JP3481603B2 - 光ディスクからのデータ再生システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光磁気ディスク装
置等の光ディスク装置に適用される記録データ再生シス
テムに関する。

【０００２】光磁気ディスク装置は、大容量、可換性、
高信頼性等により、イメージ情報の記録再生からコンピ
ュータ用のコード記録可能なものまで急速に広まりつつ
ある。

【０００３】

【従来の技術】従来の光ディスクの記録系の基本構成を
図７４に示す。図７４において、光ディスク１、光学ヘ
ッド２、データ出力ユニット３、変調器４及びレーザ駆
動ユニット５が設けられている。まず、データ出力ユニ
ット３からのデータは変調器４で変調され、その変調信
号がレーザ駆動ユニット５に送られる。そして、レーザ
駆動ユニット５が変調信号に基づいて光学ヘッド２のレ
ーザダイオード（ＬＤ）を駆動して光ディスク１にデー
タを記録する。このときのデータ、レーザ（ＬＤ）駆動
信号及び光ディスク１上に形成されるピットは例えば図
７５に示すようになる。即ち、記録データに応じてレー
ザダイオード（ＬＤ）を点灯させた位置にピットが形成
される。また、光磁気ディスクでは磁区によってピット
が形成される。

【０００４】次に、再生系の基本構成が図７６に示され
る。図７６において、光ディスク１、光学ヘッド２、ア
ンプ６、フィルタ／イコライザ７、ピークディテクタ
８、ＰＬＬ回路９及び復調器１０が設けられている。光
学ヘッド２のレーザダイオード（ＬＤ）をパワーＰｒで
点灯させてレーザ光を光ディスク１に照射する。光ディ
スク１から得られる反射光により図７７に示すような再
生信号を得る。その再生信号はアンプ６を通り、ＡＧＣ
（オートゲインコントローラ）、ＬＰＦ（ローパスフィ
ルタ）及びＥｑ（イコライザ）で波形整形された後にピ
ークディテクタ８に供給される。ピークディテクタ８
は、再生信号を微分し、その微分信号のゼロクロス点を
検出することにより当該再生信号のピーク点を検出し、
ローデータ（Row Data) と呼ばれるパルス信号を出力す
る。このローデータはＰＬＬ回路９に送られ、ＰＬＬ回
路９からクロックに同期したセパレートデータが出力さ
れる。そして、このセパレートデータが復調器１０で元
のデータに復調される。

【０００５】

【発明が解決しようとする課題】光ディスク１における
データ記録密度が低い場合の再生信号の状態は、例え
ば、図７８（ａ）に示すようになる。また、光ディスク
１におけるデータの記録密度が高い場合の再生信号の状
態は、例えば、図７８（ｂ）に示すようになる。再生信
号波形にはレーザダイオード（ＬＤ）による雑音や光デ
ィスクの雑音に加えて回路内で発生する雑音が重畳され
ている。光ディスクにおけるデータの記録密度を高くす
ると、記録時の熱干渉や再生時の波形干渉によって再生
信号の振幅が小さくなる。そのため、従来の検出系で
は、検出マージンが小さくなって、エラーが発生し易く
なる。

【０００６】本発明は上記課題に鑑みてなされたもの
で、光ディスクにおける記録密度を向上させた場合で
も、データ検出のための検出マージンを確保して正しい
データ検出が行なえる光ディスクの記録データ再生シス
テムを提供することを目的としている。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、請求項１に記載されるように、記録デー
タを所定のパーシャルレスポンス特性に対応した記録規
則に従って変調することにより得られる信号を前エッジ
及び後エッジによって情報を表現する記録ピットを形成
することによって記録した光ディスクからデータを再生
するシステムにおいて、光ディスクから信号を再生する
信号再生手段と、該信号再生手段からの再生信号を所定
のタイミングでサンプリングし、そのサンプリングデー
タを出力するサンプリング手段と、該サンプリング手段
からのサンプリングデータに基づいて、記録ピットの前
エッジによって表される最も確からしい第一のデータを
確定する第一の最尤データ検出手段と、上記サンプリン
グ手段からのサンプリングデータに基づいて、記録ピッ
トの後エッジによって表現される最も確からしい第二の
データを確定する第二の最尤データ検出手段と、上記第
一のデータ及び第二のデータを合成して再生データを生
成するデータ合成手段とを有するように構成される。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【０００９】本発明の実施の一形態に係る光ディスク装
置の記録系は、例えば、図１に示すように構成されてい
る。図１において、光ディスク１、光学ヘッド２、デー
タ出力ユニット３、レーザ駆動ユニット５、走長制限変
調器１１及びパーシャルレスポンス変調プリコーダ（Ｐ
Ｒ変調プリコーダ）１２が設けられている。走長制限変
調器１１は、図３に示すような２ビットデータから３ビ
ットデータに変換する規則に従って、データ出力ユニッ
ト３からのデータ（ビット列）の１／７変調が行なわれ
る。走長制限器１１にて１／７変調されたデータは、Ｐ
Ｒプリコーダ１２によって更にパーシャルレスポンスク
ラス１に対応した特性に従って変調される。このＰＲプ
リコーダ１２は、図２に示すように、１データ分の遅延
時間が設定された遅延素子（Ｄ）１５を有しており、出
力データがこの遅延素子（Ｄ）１５を介して入力データ
に帰還されている。この場合、ＰＲ変調プリコーダ１２
では〔１／（１＋Ｄ）〕mod2変調が行なわれる。〔１／
（１＋Ｄ）〕mod2変調にて得られたデータはレーザ駆動
ユニット５に供給され、レーザ駆動ユニット５は、入力
データに対応したレーザ駆動信号を出力する。レーザ駆
動ユニット５からのレーザ駆動信号（記録信号）が光学
ヘッド２のレーザダイオード（ＬＤ）に供給され、この
レーザ駆動信号により駆動されるレーザダイオードによ
り光ディスク１へのデータの記録がなされる。上述した
ような、データ出力ユニット３からのデータからレーザ
駆動信号（記録信号）への変換は、例えば、図７
（１）、（２）、（３）及び（４）に示される。

【００１０】次に、上述したような記録系によりデータ
の記録がなされた光ディスク１からデータを再生するた
めの再生系は、例えば、図４に示すように構成されてい
る。図４において、光ディスク１、光学ヘッド２、アン
プ６、フィルタ／イコライザ７、ＰＬＬ回路９、復調器
１０、Ａ／Ｄ変換器１３、最尤復号器１４及び二値化回
路１７が設けられている。光ディスク１から光学ヘッド
２を介して記録データに対応した再生信号が得られ、該
再生信号がアンプ６にて増幅された後にフィルタ／イコ
ライザ７にて波形整形される。波形整形された信号はＡ
／Ｄ変換器１３によってデジタル信号に変換され、この
デジタル信号は最尤復号器１４により復調される。二値
化回路１７は、フィルタ／イコライザ７にて波形整形さ
れた信号を、例えば、あるスライスレベルを用いて二値
化信号に変換する。そして、この二値化信号に基づいて
ＰＬＬ回路９がタイミングクロック信号を生成する。Ａ
／Ｄ変換器１３及び最尤復号器１４は、ＰＬＬ回路９か
らのタイミングクロック信号に同期して動作する。この
ような、再生信号の生成から最尤復号までの各信号の状
態が、例えば、図７（５）、（６）、（７）、（８）及
び図８（９）、（１８）に示される。（なお、図７
（８）及び図８（８）は同じ信号遷移状態を示す。）そ
して、最尤復号にて得られた信号は、更に復調器１０に
よって最終的なデータに復調される（１／７復調）。

【００１１】図７において、上記記録信号（４）からフ
ィルタ／イコライザ７の出力である再生信号（６）に変
換される特性は、パーシャルレスポンスクラス１の特性
に対応している。従って、この再生信号（６）は、記録
信号（４）を（１＋Ｄ）変換して得られる信号に対応す
る。この記録信号（４）を（１＋Ｄ）変換した信号は、
図７（６）の破線で示すように３つの値をとり得る。
今、その値を−２、０、２に対応させる。そして、最尤
復号器１４は再生信号（６）のＡ／Ｄ変換器１３による
変換信号を記録信号に復調する。最尤復号器１４におい
て、入力信号から確からしいデータを検出したときに、
その検出データに至る最も確からしいデータ遷移パスを
確定し、そのパス上のデータを再生すべき記録信号デー
タとして確定する。記録信号データ“＋１”と“０”の
間においては、図５のトレリス線図に示すように、
“１”から“１”へのデータ遷移パス、“０”から
“０”へのデータ遷移パス、“１”から“０”へのデー
タ遷移パス及び“０”から“１”へのデータ遷移パスが
とり得る。そして、これらの状態遷移は、図６の状態遷
移図にまとめて表わされる。“１”から“１”へのデー
タ遷移パスは、上記（１＋Ｄ）変換で得られた信号（図
７（６）参照）の“＋２”に対応し、このデータ遷移の
状態を＋merge（プラスマージ）と定義する。“０”か
ら“０”へのデータ遷移パスは、上記（１＋Ｄ）変換で
得られた信号の“−２”に対応し、このデータ遷移の状
態を−merge （マイナスマージ）と定義する。また、
“０”から“１”および“１”から“０”への遷移パス
は上記（１＋Ｄ）変換で得られた信号の“０”に対応
し、これらのデータ遷移のいずれかであるが確定してい
ない状態をno merge（ノーマージ）と定義する。

【００１２】上述したような最尤復号器１４は、例え
ば、図９に示すように構成されている。図９において、
Ａ／Ｄ変換器１３に接続される最尤復号器１４は、第一
の加算器５１、第一の比較器５２、第一の符号反転器５
３、第二の加算器５４、Δメモリ５５、第二の比較器５
６、第二の符号反転器５７、スイッチ回路ＳＷ₁ 及び第
三の加算器５８を有している。この最尤復号器１４は更
に、メモリ制御器５９、データメモリ６０、比較器６
１、レジスタ６２、（１＋Ｄ）mod2変換器６３及び出力
レジスタ６４を有している。

【００１３】第一の加算器５１はＡ／Ｄ変換器１３から
の入力データｙ（ノイズを含んだ再生信号に対応）と後
述する基準値Δとを加算して、加算値Ｚ（＝ｙ＋Δ）を
出力する。第一の比較器５２は、加算値ＺがＺ＞１、Ｚ
＜−１及び−１≦Ｚ≦１のいずれの範囲にあるかを判別
し、Ｚ＞１のとき“＋１”、Ｚ＜−１のとき“−１”、
及び−１≦Ｚ≦１のとき“０”を出力する。第一の符号
反転器５３は、第一の比較器５２からの出力値の符号を
反転してデータａを出力する。即ち、第一の比較器５２
からの出力値が“＋１”のときには、第一の符号反転器
５３から“−１”のデータａ（ａ＝−１）が出力され、
第一の比較器５２からの出力値が“−１”のときには、
第一の符号反転器５３から“＋１”のデータａ（ａ＝＋
１）が出力される。また、第一の比較器５２からの出力
値が“０”のときには、第一の符号反転器５３から
“０”のデータａ（ａ＝０）が出力される。第二の加算
器５４はＡ／Ｄ変換器１３からの入力データｙと上記デ
ータａを加算して加算値ｙ＋ａを出力する。スイッチ回
路ＳＷ₁ は、第二の符号反転回路５７に接続された端子
（１）と第二の加算器５４に接続された端子（２）とを
有し、端子（１）又は端子（２）がデータａの状態に応
じて選択される。データａが“０”でないとき（ａ＝＋
１またはａ＝−１）端子（２）が選択され、第二の加算
器５４からの加算値ｙ＋ａが基準値Δとしてスイッチ回
路ＳＷ₁ を介してΔメモリ５５に格納される（Δ＝ｙ＋
ａ）。一方、データａが“０”のとき端子（１）が選択
され、Δメモリ５５からの基準値Δの符号を反転する第
二の符号反転器５７からの出力値−Δが新たな基準値と
してスイッチ回路ＳＷ₁ を介してΔメモリ５５に格納さ
れる（Δ＝−Δ）。第二の比較器５６は、Δメモリ５５
から供給される基準値Δの符号ＳＧＮ（Δ）が正である
か負であるかを判別する。基準値Δの符号ＳＧＮ（Δ）
が正のとき第２の比較器５６は判別信号“＋１”を出力
し、基準値Δの符号ＳＧＮ（Δ）が負のとき第二の比較
器５６は判別信号“−１”を出力する。第三の加算器５
８は、第一の比較器５２からの判別信号（０、±１）と
第二の比較器５６からの判別信号（±１）とを加算して
その加算値（０、±１、±２）をメモリ制御器５９に供
給する。

【００１４】第二の比較器５６からの判別信号（＋１又
は−１）がデータメモリ６０に書込まれる。そして、メ
モリ制御器５９は、加算値（０、±１、±２）を制御信
号として入力し、表１に示すアルゴリズムに従ってデー
タメモリ６０を制御する。

【００１５】

【表１】 データメモリ６０に書込まれた各データ（＋１又は−
１）は比較器６１にて基準値“０”と比較され、“＋
１”が“１”に“−１”が“０”に夫々変換される。こ
の比較器６１にて得られた２値データはレジスタ６２に
セットされ、そのセットデータがレジスタ６２から（１
＋Ｄ）mod2変換器６３に供給される。そして、（１＋
Ｄ）mod2変換器６３は入力データに対して（１＋Ｄ）mo
d2変換を行ない、元の１／７変調されたデータが得られ
る。１／７変調されたデータは出力レジスタ６４にセッ
トされる。そして、出力レジスタ６４にセットされたデ
ータは、復調器１０に供給され、１／７走長制限に従っ
て復調される。

【００１６】上記のように構成された最尤復号器１４
は、図１０に示すフローチャートに従って動作する。最
尤復号器１４の動作を図８（１０）〜（１８）に示す例
を参照して説明する。

【００１７】Ａ／Ｄ変換器１３からの入力データｙ_k
が、図８（１０）に示すように、 ｋ ｙ_k ｋ ｙ_k １ −１．９８ ８ −０．１ ２ −２．０５ ９ ＋１．９ ３ ０．１ １０ ＋２．０ ４ ＋１．９５ １１ ＋２．１ ５ ＋１．８５ １２ ＋０．１ ６ −０．１ １３ −１．９ ７ −２．１ と変化する。この入力データｙ_k は図７（６）に示す再
生データのサンプリング値であり、ノイズ成分を含んで
いる。

【００１８】例えば、ｋ＝２において、入力データｙ_k
＝−２．０５が入力すると（Ｓ１００）、第一の加算器
５１がΔメモリ５５からのｋ＝１で得られた基準値Δ＝
−０．９８と入力データｙ_k ＝−２．０５とを加算して
その加算値Ｚ＝−３．０３（＝−０．９８−２．０５）
を出力する（Ｓ１０１）。ここで、この加算値Ｚは−１
より小さいのでデータ遷移の状態が−merge であると判
定され（Ｓ１０２、Ｓ１０３）、第一の比較器５２から
判定結果“−１”が出力される。その結果、“＋１”の
データａが符号反転器５３から第二の加算器５４に供給
される（Ｓ１１０）。また、Δメモリ５５からの基準値
Δ（＝−０．９８）が負であるので、第二の比較器５６
から判定結果“−１”が出力される（Ｓ１１１）。上記
“＋１”のデータａによりスイッチ回路ＳＷ₁ は端子
（２）を選択しており、第二の加算器５４での加算値ｙ
＋ａ（＝−２．０５＋１＝−１．０５）がΔメモリ５５
に格納される（Ｓ１１３）。そして、メモリ制御器５９
は、第三の加算器５８から制御信号“−２”を入力して
おり、データメモリ６０のポインタＰを“０”にリセッ
トする（Ｓ１１４）（表１参照）。そして、データメモ
リ６０内のデータがａ _i →ａ_i-1 となるようシフトされ
ると共に、第二の比較器５６から出力される判定結果
“−１”（ＳＧＮ（Δ））がデータメモリ６０のａ0
（ｐ＝０に対応）に書込まれる（Ｓ１０５）。

【００１９】次に、ｋ＝３において、入力データｙ_k ＝
０．１が入力すると（Ｓ１００）、第一の加算器５１が
Δメモリ５５からのｋ＝２で得られた基準値Δ＝−１．
０５と入力データｙ_k ＝０．１を加算してその加算値Ｚ
＝−０．９５（−１．０５＋０．１）を出力する（Ｓ１
０１）。ここで、この加算値Ｚは−１≦Ｚ≦１の範囲に
あるので、データ遷移の状態がno mergeであると判定さ
れ（Ｓ１０２、Ｓ１０３）、第一の比較器５２から判定
結果“０”が出力される。その結果、“０”のデータａ
が符号反転器５３から出力され、このデータａ
（“０”）によってスイッチ回路ＳＷ₁ が端子（２）か
ら端子（１）に切換えられる。このとき、第二の比較器
５６からは、Δメモリ５５内の基準値Δ＝−１．０５に
基づいた判定結果“−１”（ＳＧＮ（Δ））が出力され
ている。従って、メモリ制御器５９は、第三の加算器５
８から制御信号“−１”を入力しており、データメモリ
６０のポインタＰをＰ＋１にインクリメントする（Ｓ１
０４）（表１参照）。そして、Δメモリ５５に格納され
た基準値Δ＝−１．０５の符号が第二の符号反転器５７
によって反転され、新たな基準値Δ＝１．０５がΔメモ
リ５５に格納される（Ｓ１０４）。この新たな基準値Δ
＝１．０５はΔメモリ５５から第二の比較器５６に供給
され、第二の比較器５６は判定結果“＋１”を出力す
る。その後、データメモリ６０内のデータがａ_i →ａ
_i-1 となるようにシフトされ、第二の比較器５６から出
力される判定結果“＋１”（ＳＧＮ（Δ））がデータメ
モリ６０のａ0 に書込まれる（Ｓ１０５）。

【００２０】更に、ｋ＝４において、入力データｙ_k ＝
＋１．９５が入力すると（Ｓ１００）、第一の加算器５
１がΔメモリ５５からのｋ＝３で得られた基準値Δ＝
１．０５と入力データｙ_k ＝１．９５を加算してその加
算値Ｚ＝３．０（＝１．０５＋１．９５）を出力する
（Ｓ１０１）。

【００２１】ここで、この加算値Ｚは１より大きいの
で、データ遷移の状態が＋merge であると判定され（Ｓ
１０２）、第一の比較器５２から判定結果“＋１”が出
力される。その結果、“−１”のデータａが符号反転器
５３から第二の加算器５４に供給される（Ｓ１２０）。
また、Δメモリ５５からの基準値Δ（＝１．０５）が正
であるので、第二の比較器５６から判定結果“＋１”
（ＳＧＮ（Δ））が出力される（Ｓ１２１）。上記“−
１”のデータａによりスイッチ回路ＳＷ₁ は端子（１）
から端子（２）に切換わり、第二の加算器５４での加算
値ｙ＋ａ（＝＋１．９５−１＝０．９５）がΔメモリ５
５に格納される（Ｓ１２３）。そして、メモリ制御器５
９は、第三の加算器５８から制御信号“＋２”を入力し
ており、データメモリ６０のポインタＰ（＝１）が
“０”にリセットされる（Ｓ１１４）（表１参照）。そ
して、データメモリ６０内のデータがａ_i →ａ_i-1 とな
るようにシフトされると共に、第二の比較器５６から出
力される判定結果“＋１”（ＳＧＮ（Δ））がデータメ
モリ６０のａ0 （Ｐ＝０に対応）に書込まれる（Ｓ１０
５）。

【００２２】上記のような処理が繰り返し行なわれる。
その処理の過程で、ポインタＰが“０”にリセットされ
るごとにデータメモリ６０の内容が確定する。上述した
ように、no merge状態である場合には、ポインタＰがイ
ンクリメントされると共に、基準値Δの符号に対応した
“＋１”又は“−１”が順次データメモリ６０に書込ま
れる。その後、＋merge の状態で基準値Δが正又は−me
rge の状態で基準値Δが負になると、no merge状態にて
データメモリ６０に格納されたデータ及び、その後の＋
merge 又は− merge状態でデータメモリに格納されたデ
ータが確定する。一方、no merge状態の後において、＋
merge の状態で基準値Δが負又は− mergeの状態で基準
値Δが正になるなど、本来、受け入れられない状態（di
sagree)になると、no mergeの状態でデータメモリ６０
に格納されたデータａ0 〜ａP （ＰはポインタＰの値）
の補数が演算され（Ｓ１１２、Ｓ１２２）、データメモ
リ６０内のデータａ₀ 〜ａ_P がその補数に書換えられ
る。その後、ポインタＰが“０”にリセットされて（Ｓ
１１３、Ｓ１２３）データメモリ６０の内容が確定す
る。

【００２３】上記の処理は、no mergeの状態では、デー
タ遷移パスが確定していないことに基づいている。即
ち、＋ mergeの状態になるか又は− mergeの状態になる
かに応じてそのno merge状態でのデータ遷移パスが０→
１又は１→０（図５参照）に確定される。このようにし
て、最も確からしい遷移パスが確定する。

【００２４】データメモリ６０には、上述したように、
“＋１”又は“−１”が格納される。各データ（“＋
１”又は“−１”）が比較器６１によって基準値“０”
と比較されることによって“１”又は“０”に変換さ
れ、その比較器６１の出力データ（図８（１７）参照）
はレジスタ６２に格納される。このレジスタ６２内に格
納されたデータ列は、図８（８）に示すデータ遷移パス
に対応している。その後、（１＋Ｄ）mod2変換器６３が
レジスタ６２内のデータを（１＋Ｄ）mod2に従って変換
し、その変換データが出力レジスタ６４に格納される
（図８（１８）参照）。この（１＋Ｄ）mod2変換にて得
られるデータは、元の１／７変調されたデータ（図７
（２）参照）に対応している。そして、出力レジスタ６
４に格納されたデータが復調器１０に供給され、復調器
１０が１／７走長制限復調を行なって元のデータ（図７
（１）参照）が得られる。

【００２５】次に、図１１及び図１２を参照して、１／
７走長制限の規則を考慮して最尤信号を行う最尤復号器
の実施例を説明する。

【００２６】１／７走長制限の規則に従って配列された
ビット列においては、“１”と“１”との間は必ず１つ
以上の“０”が存在し、かつ８個以上の“０”が連続し
ていない。このような規則により、“１”の次のビット
は必ず“０”となり、また、７個連続した“０”の次の
ビットは必ず“１”となる。入力データからこの１／７
走長制限のデータ（以降１／７データという）が復調さ
れる。

【００２７】本実施例に係る最尤復号器は、例えば、図
１１のように構成される。図１１において、図９に示す
ものと同様に、第一の加算器５１、第一の比較器５２、
第一の符号反転器５３、第二の加算器５４、Δメモリ５
５、第二の比較器５６、第二の符号反転器５７、スイッ
チＳＷ₁ 、第三の加算器５８、メモリ制御部５９、デー
タメモリ６０、比較器６１、レジスタ６２、（１＋Ｄ）
mod2変換器６３及び出力レジスタ６４が設けられてい
る。この最尤復号器は更に、第四の加算器７０、第三の
比較器７１、第五の加算器７２、第四の比較器７３、ス
イッチ制御器７４及びスイッチＳＷ₂ 、ＳＷ₃ を有して
いる。

【００２８】第四の加算器７０は、データメモリ６０内
の最下位ビットａ₀ 及びその次のビットａ₁ を加算し
（ａ₀ ＋ａ₁ ）、その加算結果Σ２を第三の比較器７１
に供給する。第三の比較器７１は、第四の加算器７０で
の加算結果Σ２が“０”のとき（Σ２＝０）、“１”を
出力し、その加算結果Σ２が“０”でないとき（Σ２≠
０）、“０”を出力する。ａ₀ 及びａ₁ のとり得る値及
び対応する加算結果Σ２は次の通りである。

【００２９】 ａ₀ ａ₁ Σ２ ＋１ ＋１ ＋２ ＋１ −１ ０ −１ ＋１ ０ −１ −１ −２ 従って、第三の比較器７１は、ａ₀ ＝＋１、ａ₁ ＝−１
及びａ₀ ＝−１、ａ₁＝＋１のとき“１”を出力し、ａ₀
＝＋１、ａ₁ ＝＋１及びａ₀ ＝−１、ａ₁ ＝−１のと
き“０”を出力する。ａ₀ に対応したｃ₀ 及びａ₁ に対
応したｃ₁ を用いて（１＋Ｄ）mod2変換後のｄ₀ が得ら
れる。この場合、第三の比較器７１の出力が“１”のと
きｄ₀ ＝１であり、第三の比較器７１の出力が“０”の
ときｄ₀＝０である。ここで、上述した“１”の次のビ
ットは必ず“０”でなければいけないという条件を満足
するためには、第三の比較器７１の出力が“１”となっ
た場合、次の入力ｙでデータメモリ６０のａ₀ にｄ₀ ＝
０となるような値がセットされなければならない。

【００３０】第五の加算器７２は、データメモリ６０内
の全ビット（８ビット）ａ0 〜ａ7を加算し（ａ₀ ＋ａ₁
＋ａ₂ ＋…＋ａ₇ ）、その加算結果Σ８を第四の比較
器７３に供給する。第四の比較器７３は、第五の加算器
７２での加算結果Σ８が±８のとき（Σ８＝±８）、
“１”を出力し、その加算結果Σ８が±８でないとき
（Σ８≠±８）、“０”を出力する。即ち、データメモ
リ６０内の全てのビットａ ₀ 〜ａ₇ が“＋１”又は全て
のビットａ₀ 〜ａ₇ が“−１”のときに、第四の比較器
７３は“１”を出力し、それ以外の場合に、第四の比較
器７３は“０”を出力する。データメモリ６０内の全て
のビットａ₀ 〜ａ₇ が“＋１”又はその全ビットが“−
１”のとき、１／７データの全てのビットｄ₀ 〜ｄ₆ が
“０”になる。従って、上述した７個連続した“０”の
次のビットは必ず“１”でなければいけないという条件
を満足するためには、第四の比較器７３の出力が“１”
となった場合、次の入力ｙで、データメモリ６０のａ₀
にｄ₀ ＝１となるような値がセットされなければならな
い。

【００３１】Ａ／Ｄ変換器１３からの入力データｙはス
イッチＳＷ₂ の端子ａに供給され、このスイッチＳＷ₂
の端子ｂがスイッチＳＷ₃ の出力端子に接続されてい
る。また、スイッチＳＷ₂ の出力端子は第一及び第二の
加算器５１、５４に接続されると共にスイッチＳＷ₃ の
端子ａに接続されている。スイッチＳＷ₂ を介して入力
された入力データｙは更に第三の符号反転器７５に供給
され、その第三の符号反転器７５の出力がスイッチＳＷ
₃ の端子ｂに接続されている。スイッチ制御部７４は、
第三の比較器７１及び第四の比較器７３からの出力信号
を入力し、これらの出力信号の状態に応じて、上述した
条件が満たされるように、上記スイッチＳＷ2 及びスイ
ッチＳＷ3 の切換え制御を行なう。即ち、表２の規則に
従って、スイッチＳＷ2 及びＳＷ3 の切換え制御を行な
う。

【００３２】

【表２】 上記のように構成された最尤復号器は図１２に示すフロ
ーチャートに従って動作する。

【００３３】図１２において、新たな入力データｙが当
該最尤復号器に与えられると（Ｓ２００）、前回与えら
れた入力データｙ0 が前データｙ1 として定義され、新
たな入力データｙが現データｙ0 として定義される（Ｓ
２０１）。そして、データメモリ６０の全ビットａ₀ 〜
ａ₇ の総和Σ８が“±８”でなく、ａ₀ とａ₁ の和（Σ
２）が“０”でない場合（第三の比較器７１の出力が
“０”及び第四の比較器７２の出力が“０”の場合）
（Ｓ２０２、Ｓ２０３）、現データｙ0 が処理データｙ
2 として定義される。。即ち、スイッチＳＷ₂ が端子ａ
を選択し（表２参照）、現データｙ0 が処理すべきデー
タｙ2 として、第一及び第二の加算器５１及び５４に供
給される。（Ｓ２０７、Ｓ２２３、Ｓ２３３）。この場
合、図９及び図１０で説明した場合と同様にデータｙ2
が処理される。即ち、データ遷移の状態が＋merge と判
定されると（Ｓ２０８）、図１０におけるステップＳ１
２０、Ｓ１２１、Ｓ１２３、Ｓ１１４、Ｓ１０５と同様
に、ステップＳ２３０、Ｓ２３１、Ｓ２３３、Ｓ２２
４、Ｓ２１１に従って処理が行なわれ、データメモリ６
０の各ビットａ₀ 〜ａ₇ が１ビットずつシフトされると
共に、ステップＳ２３３でΔメモリ５５に格納された基
準値Δ（＝ｙ2 −１）の符号データＳＧＮ（Δ）がデー
タメモリ６０の最下位ビットａ₀ に格納される。そし
て、第三及び第四の加算器７１、７３が更新されたａ₀
〜ａ₇ のデータを用いて加算結果Σ２及びΣ８を出力す
る（ステップＳ２１２）。また、データ遷移の状態が−
merge と判定されると（Ｓ２０８、Ｓ２０９）、図１０
におけるステップＳ１１０、Ｓ１１１、Ｓ１１３、Ｓ１
１４、Ｓ１０５と同様に、ステップＳ２２０、Ｓ２２
１、Ｓ２２３、Ｓ２２４、Ｓ２１１に従って処理が行な
われ、ａ₀ 〜ａ₇ がシフトされると共に、ステップＳ２
２３でΔメモリ５５に格納された基準値Δ（＝ｙ2 ＋
１）の符号データＡＧＮ（Δ）がデータメモリ６０の最
下位ビットａ₀ に格納される。更に、データ遷移の状態
がno mergeと判定されると（Ｓ２０８、Ｓ２０９）、図
１０におけるＳ１０４、Ｓ１０５と同様に、ステップＳ
２１０、Ｓ２１１、Ｓ２１２に従って処理が行なわれ
る。即ち、ポインタＰが１だけインクリメントされ、第
二の符号反転器５７からの符号が反転された基準値Δが
Δメモリ５５に格納され、更にａ₀ 〜ａ₇ がシフトされ
ると共に、ステップＳ２１０でΔメモリ５５に格納され
た基準値Δ（＝−Δ）の符号データＳＧＮ（Δ）がデー
タメモリ６０の最下位ビットａ₀ に格納される。

【００３４】一方、データメモリ６０のａ₀ 及びａ₁ の
和Σ２が“０”になると（Ｓ２０２、Ｓ２０４）、即
ち、第三の比較器７１の出力が“１”及び第四の比較器
７３の出力が“０”になると、スイッチＳＷ₂ が端子ａ
から端子ｂに切換わりスイッチＳＷ₃ が端子ａを選択す
る（表２参照）。その結果、前回の入力データｙが、ス
イッチＳＷ₃ 、ＳＷ₂ を介して第一の加算器５１に再度
供給される。即ち、前データｙ1 が処理すべきデータｙ
2 として定義される（Ｓ２０５）。ａ₀ 及びａ₁の和Σ
２が“０”であることは、前回得られたａ₀ 及びａ₂ の
値が異なる（＋１及び−１）ことであり、この場合、１
／７データ現在の最下位ビットｄ₀ は“１”である。こ
こで、上記のように、前データｙ1 を処理すべきデータ
ｙ2 として定義すると、今回の処理で得られるａ₀ の値
と前回の処理で得られたａ₀ （今回の処理で得られるａ
₁ ）の値は等しくなる。この場合、対応する比較器６１
の出力ビットｃ₀ 及びｃ₁ の値も等しくなるので、新た
に得られる１／７データの最下位ビットｄ₀ は“０”と
なる。即ち、上述した、“１”と“１”の間には１つ以
上の“０”が存在するという１／７走長制限の規則を満
足することになる。

【００３５】上述したように、データメモリ６０のａ₀
及びａ₁ の和Σ２が“０”となると、どんな入力データ
ｙが与えられたとしても、前データｙ1 が処理すべきデ
ータｙ2 として定義されることにより、１／７走長制限
の規則が満足される。

【００３６】また、一方、データメモリ６０の全ビット
ａ₀ 〜ａ₇ の総和Σ８が“±８”になると（Ｓ２０
２）、即ち、第三の比較器７１の出力が“０”及び第四
の比較器７３の出力が“１”になると、スイッチＳＷ₂
が端子ｂを保持し、スイッチＳＷ ₃ が端子ａから端子ｂ
に切換わる（表２参照）。その結果、入力データｙが第
三の符号反転器７５、スイッチＳＷ₃ 及びＳＷ₂ を介し
て第一の加算器５１に供給される。即ち、前データｙ1
の符号を反転したデータ−ｙ1 が処理すべきデータｙ2
として定義される（Ｓ２０３）。データメモリ６０の全
ビットａ₀ 〜ａ₇ の総和Σ８が“±８”であることは、
当該全ビットａ₀ 〜ａ₇ の値が全て等しい（−１又は＋
１）ことであり、この場合、１／７データの７ビットｄ
₀ 〜ｄ₆ は全て“０”である。ここで、上記のように、
前データの符号を反転したデータ−ｙ1 を処理すべきデ
ータとして定義すると、今回の処理で得られるａ₀ の値
と前回の処理で得られたａ₀ （今回の処理で得られるａ
₁ ）の値は異なる。この場合、対応する比較器６１の出
力ビットｃ₀ 及びｃ₁ の値も異なるので（“１”及び
“０”又は“０”及び“１”）、新たに得られる１／７
データの最下位ビットｄ₀は“１”となる。即ち、上述
した８個以上の“０”が連続していないという１／７走
長制限の規則を満足する。

【００３７】上述したように、データメモリ６０の全ビ
ットａ₀ 〜ａ₇ の総和Σ８が“±８”になると、どんな
入力データｙが与えられたとしても、前データｙ1 の符
号を反転したデータ−ｙ1 が処理すべきデータｙ2 とし
て定義されることにより、１／７走長制限の規則が満足
される。

【００３８】なお、データ遷移の状態が＋merge 及び−
merge の場合において、第二の比較器５６での比較結果
ＳＧＮ（Δ）（符号データ）が本来とり得るべき値と異
なる場合（disagree) 、図９、図１０の実施例と同様
に、データメモリ６０のａ0 からポインタｐで指定され
るａP までの値がそれらの補数に入れ替えられる。

【００３９】上記実施例によれば、１／７走長制限の規
則を考慮して最尤復号が行なわれているので、光ディス
クから更に確実なデータの再生を行なうことが可能とな
る。

【００４０】なお、上記実施例では、１／７データの最
下位ビットｄ₀ が“０”であるか否かを、データメモリ
６０のａ₀ とａ₁ の和Σ２の値に基づいて判定してい
る。更に、比較器６１の出力ビットｃ₀ 及びｃ₁ の値に
基づいて判定することも可能である。比較器６１の出力
ビットｃ₀ 及びｃ₁ の排他的論理和（ｃ₀ EXOR ｃ₁ ）
は次のようになる。

【００４１】 ａ₀ ａ₁ ｃ₀ ｃ₁ ｃ₀ EXOR ｃ₁ ＋１ ＋１ １ １ ０ ＋１ −１ １ ０ １ −１ ＋１ ０ １ １ −１ −１ ０ ０ ０ １／７データの最下位ビットｄ0 が“０”になるのは、
排他的論理和（ｃ0 EXOR ｃ1 ）が０のときである。従
って、比較器６１の出力ビットｃ₀ 及びｃ₁ の排他的論
和（ｃ₀ EXOR ｃ₁ ）に基づいて、１／７データの最下
位ビットｄ₀ が“０”であるか否かを判定することがで
きる。

【００４２】また更に、出力レジスタ６４の格納された
１／７データの最下位ビットｄ₀ の値に基づいて直接ス
イッチＳＷ₂ 及びＳＷ₃ の制御を行なうことも可能であ
る。

【００４３】次に、図１３及び図１４を参照して、２／
７走長制限の規則を考慮して最尤復号を行なう最尤復号
器の実施例を説明する。この場合、記録系において２／
７走長制限の規則に従って、光ディスクへのデータの書
込みが行なわれている。

【００４４】２／７走長制限の規則に従って配列された
ビット列においては、“１”と“１”の間は必ず２つ以
上の“０”が存在し、かつ８個以上の“０”が連続して
いない。この規則により、“１”の次のビットは必ず
“０”となり、“１、０”の次のビットは必ず“０”と
なり、そして、７個連続した“０”の次のビットは必ず
“１”となる。入力データから、この２／７走長制限の
データ（以下、２／７データという）が復調される。

【００４５】本実施例に係る最尤復号器は、例えば、図
１３に示すように構成されている。図１３において、図
１１に示すものと同様のものには同一の符号を付してあ
る。この例では、図１１に示す第四の加算器７０に替え
て加算器７０’が設けられている。この加算器７０’は
データメモリ６０の最下位ビットａ₀ 及び三番目のビッ
トａ₂ を加算し、（ａ₀ ＋ａ₂ ）、その加算結果Σ３を
第三の比較器７１に供給する。第三の比較器７１は、図
１１に示すものと同様に、加算器７０’での加算結果Σ
３が“０”のとき（Σ３＝０）、“１”を出力し、その
加算結果Σ３が“０”でないとき（Σ３≠０）、“０”
を出力する。ａ₀ 、ａ₁ 及びａ0 のとり得る値及び対応
する加算結果Σ３は次の通りである。

【００４６】 ａ₀ ａ₁ ａ₂ Σ３ ＋１ ＋１ ＋１ ＋２ ＋１ ＋１ −１ ０ ＋１ −１ ＋１ ＋２ −１ ＋１ ＋１ ０ ＋１ −１ −１ ０ −１ ＋１ −１ −２ −１ −１ ＋１ ０ −１ −１ −１ −２ 従って、第三の比較器７１は（ａ₀ ，ａ₁ ，ａ₂ ）＝
（＋１，＋１，−１）、（−１，＋１，＋１）、（＋
１，−１，−１）、（−１，−１，＋１）のとき“１”
を出力し、（ａ₀ ，ａ₁ ，ａ₂ ）＝（＋１，＋１，＋
１）、（＋１，−１，＋１）、（−１，＋１，−１）、
（−１，−１，−１）のとき“０”を出力する。上記ａ
0 、ａ1 、ａ2 に対して、比較器６１の出力ビットｃ
₀ 、ｃ₁ 、ｃ₂ 及び対応する２／７データは次のように
なる。

【００４７】 ａ₀ ａ₁ ａ₂ ｃ₀ ｃ₁ ｃ₂ ｄ₀ ｄ₁ ＋１ ＋１ ＋１ １ １ １ ０ ０ ＋１ ＋１ −１ １ １ ０ ０ １ ＋１ −１ ＋１ １ ０ １ １ １ −１ ＋１ ＋１ ０ １ １ １ ０ ＋１ −１ −１ １ ０ ０ １ ０ −１ ＋１ −１ ０ １ ０ １ １ −１ −１ ＋１ ０ ０ １ ０ １ −１ −１ −１ ０ ０ ０ ０ ０ ここで、上述した“１”の次のビットは必ず“０”とな
り、また“１、０”の次のビットは必ず“０”となると
いう条件を満足するためには、第三の比較器７１の出力
が“１”となった場合、次の入力ｙでデータメモリ６０
のａ₀ にｄ₀ ＝０となるような値がセットされなければ
ならない。

【００４８】第五の加算器７２及び第四の比較器７３は
図１１に示すものと同様であり、再生された２／７デー
タ（ｄ₀ 〜ｄ₆ ）において“０”が連続して７回並んで
いるか否かを判定する。

【００４９】上述した２／７走長制限の規則を考慮して
最尤復号を行なうため、スイッチ制御器７４は、図１１
に示すものと同様に、第三の比較器７１及び第四の比較
器７３からの出力信号を入力し、表２の規則に従ってス
イッチＳＷ2 及びＳＷ3 を制御する。

【００５０】上述したように構成された最尤復号器は図
１４に示すフローチャートに従って動作する。

【００５１】この動作は、図１２に示すフローチャート
に従った動作とほぼ同じである。即ち、第三の比較器７
１及び第四の比較器７３の出力が“０”のとき（Ｓ２０
２、Ｓ２０４’）、通常の最尤復号が行なわれる。ただ
し、起こり得ない（ｄ₀ ，ｄ ₁ ）＝（１，１）の場合に
対応した（ａ₀ ，ａ₂ ，ａ₃ ）＝（＋１，−１，＋
１）、（−１，＋１，−1)の場合にも第三の比較器７１
の出力は“０”になる。本実施例ではもしこのような場
合が発生したときは、このような状態を許容したうえで
（特に訂正せずに）通常の最尤復号が行なわれる。

【００５２】一方、第三の比較器７１の出力が“１”，
第四の比較器７３の出力が“０”の場合、２／７データ
の最下位ビットｄ0 が“０”となるように、前データｙ
1 が処理すべきデータｙ2 として定義される。また、第
三の比較器の出力が“０”，第四の比較器７３の出力が
“１”の場合、２／７データの最下位ビットｄ₀ が
“１”となるように前データｙ1 の符号を反転したデー
タ−ｙ1 が処理すべきデータｙ2 として定義される。以
下の処理は、図１２に示す処理と同様である。

【００５３】上記の実施例において、比較器６１の出力
ビットｃ₀ とｃ₂ の排他的論理和（ｃ₀ EXOR ｃ₂ ）又
は、２／７データの最下位ビットｄ₀ と二番目のビット
ｄ₁との排他的論理和（ｄ₀ EXOR ｄ₁ ）に基づいて、２
／７データの最下位ビットｄ₀ に“０”をセットすべき
場合（（ｄ₀ ，ｄ₁ ）＝（０，１），（１，０））か否
かを判定することが可能である。

【００５４】この実施例においても、２／７走長制限の
規則を考慮して最尤復号が行なわれるので、光ディスク
から更に確実なデータの再生を行なうことが可能とな
る。

【００５５】ところで、光ディスクの再生波形は直流
（ＤＣ）までの帯域を有しているが、その再生波形を処
理するための実際の回路は、ＤＣオフセット等の影響を
除去するために、帯域をＤＣ等の低域をカットした領域
に制限しているため、該回路で処理された信号波形は、
記録パターンにより低域変動を起こす。また、光ディス
クにポリカーボネイト製の基板が用いられることが多い
が、一般に、光ディスクの基板の材料となるポリカーボ
ネイトは復屈折による反射光のむらが大きく、再生信号
のエンベロープが変動して信号検出（スライス検出）の
マージンが小さくなるという不利な点を有する。すなわ
ち、図１５に示すように、記録信号（ＬＤ駆動信号）に
対応した再生信号がゼロレベル（０）を中心に変化する
のではなく、その中心レベルＣk が緩やかに変動する。
このように、再生信号がＤＣにより低域変動したりエン
ベロープ変動してＡ／Ｄ変換時に振幅方向にずれると、
例えば、図１０に示す最尤復号処理において求めた、基
準値Δとサンプリング値ｙの加算値ＺはＤＣ成分を強調
することになる。また、検出されるデータは、該基準値
Δの符号を表わす符号ＳＮＧ（Δ）であるため、再生信
号のＤＣ成分によりその符号ＳＮＧ（Δ）が影響を受け
る。その結果、正確なデータ検出を損ね、エラーレート
が劣化してしまう。

【００５６】また、上述した最尤復号器１４では、検出
データをプリコード前の走長制限符号（例えば、１／７
変調信号）に復号するために検出データを（１＋Ｄ）mo
d2変換する必要がある。（１＋Ｄ）mod2変換は隣り合う
タイミングでの２つの検出データを用いて行われるた
め、（図８（１８）参照）、１つの検出データに誤りが
発生すると、最終的に２つの復調データに誤りが生じて
しまう。

【００５７】そこで、次に示す実施例は上記のような不
具合を更に改善するものである。

【００５８】当該実施例に係る最尤復号器１４は、図１
６に示すように構成される。図１６において、最尤復号
器１４は、マージ（Merge)判定ユニット１４１、中心値
演算ユニット１４２、基準値演算ユニット１４３及びマ
ージ（Merge)検出ユニット１４４を有している。マージ
判定ユニット１４１は、Ａ／Ｄ変換器１３からの入力デ
ータｙ_k と後述する基準値演算ユニット１４３からの基
準値Δ_k とを用いて当該入力データｙ_k に対するマージ
判定を行い、その判定値Ｍ_k を出力する。

【００５９】このマージ判定ユニット１４１は、図１７
に示すフローに従った処理を行う。すなわち、新たな入
力データｙ_k と基準値Δ_k とを用いてＺ_k （＝ｙ_k −Δ
_k ）を演算し、その値に応じて+merge、-merge、no mer
ge を判定する。+merge（Ｚ_k＞１）のとき判定値Ｍ_k ＝
（ｍ_k1，ｍ_k2）＝０１を出力し、-merge（Ｚ_k ＜−１）
のとき判定値Ｍ_k ＝１０を出力し、更にno merge

【００６０】

【数１】 のとき判定値Ｍ_k ＝００を出力する。このマージ判定ユ
ニット１４１での処理は、図１０におけるステップＳ１
００〜Ｓ１０３に対応する。上記のような処理を実現す
るため、マージ判定ユニット１４１は、例えば、図２１
に示すように減算器１４１１（Ｚ_k ＝ｙ_k −Δ_k ）、第
一の比較器１４１２（Ｚ_k ＜−１）及び第二の比較器１
４１３（Ｚ_k ＞１）にて構成される。

【００６１】中心値演算ユニット１４２は、図１８に示
すフローに従って処理を行う。すなわち、新たな入力信
号ｙ_k が与えられると、マージ判定ユニット１４１で得
られたＺ_k 値に応じた中心値データＣ_kdを演算する。Ｚ
_k ＞２の場合、中心値データＣ_kdが、 Ｃ_kd＝ｙ_k −２ に従って演算され、

【００６２】

【数２】 の場合、中心値データＣ_kdが、 Ｃ_kd＝Ｃ_k-1ave に従って演算され、また、Ｚ_k ＜−２の場合、中心値デ
ータＣ_kdが、 Ｃ_kd＝ｙ_k ＋２ に従って演算される。Ｚ_k ＞２の場合とは、確実に入力
データｙ_k が+mergeの状態であるので、その入力データ
ｙ_k から理想的な振幅値“２”を減ずることにより、中
心値データＣ_kdを求めている（図７（６）参照）。Ｚ_k
＜−２の場合とは、確実に入力データｙ_k が-mergeの状
態であるので、その入力データｙ_k から理想的な負の振
幅値“−２”を減ずることにより、中心値データＣ_kdを
求めている。また

【００６３】

【数３】 の場合とは、確実に+merge又は-mergeと判定できない場
合（no mergeを含む）であるので、後述するように演算
された前回の中心値Ｃ_k-1aveを中心値データＣ_kdとして
用いる。上記のように演算された中心値データＣ_kdと前
回得られている中心値Ｃ_k-1aveを用いて、中心値Ｃ_kave
が、 Ｃ_kKave＝〔（ｎ−１）Ｃ_k-1ave＋Ｃ_kd〕／ｎ に従って、演算される。このように演算される中心値Ｃ
_kaveは、ｎ個の中心値データＣ_kdの平均値に相当する。
中心値Ｃ_kaveを連ねた曲線は図１５に示す再生信号の中
心レベルＣ_k を表わす。

【００６４】上記のような処理を実現するため、中心値
演算ユニット１４２は、例えば、図２３に示すように構
成される。図２３において、中心値演算ユニット１４２
は、Ｚ_k ＜−２を判定する第一の比較器１４２１，Ｚ_k
＞２を判定する第二の比較器１４２２，定数出力回路１
４２３（Ｒk ）、加算器１４２４、マルチプレクサ１４
２５、減算器１４２６、除算器１４２７、加算器１４２
８、乗算器１４２９及びカウント値ｎがセットされるレ
ジスタ１４３０を有している。第一の比較器１４２１か
らのＺ_k ＜−２の判定結果ｌ1 と第二の比較器１４２２
からのＺ_k ＞２の判定結果ｌ2 に応じて定数出力回路１
４２３が定数Ｒ_k （８ビット）を出力する。この定数Ｒ
_k は、−２（ｌ₁ ＝０、ｌ₂ ＝１）又は２（ｌ₁ ＝１、
ｌ₂ ＝０）である。加算器１４２４は入力データｙ_k と
定数Ｒ_k （−２又は２）を加算する。マルチプレクサ１
４２５は第一及び第二の比較器１４２１，１４２２から
の判定結果Ｌ_k ＝（ｌ₁ ，ｌ₂ ）に応じて加算器１４２
４からの加算結果ｙ_k ＋Ｒ _k 又は加算器１４２８にて前
回演算された中心値Ｃ_k-1aveのいずれかを中心値データ
Ｃ_kdとして選択する。該判定結果Ｌ_k ＝（ｌ₁ ，ｌ₂ ）
が（０，０）のとき（no mergeに対応) に前回演算され
た中心値Ｃ_k-1aveが選択される。減算器１４２６はマル
チプレクサ１４２５からの中心値データＣ_kdから前回演
算された中心値Ｃ_k-1aveを減算する。除算器１４２７は
減算器１４２６からの演算結果Ｃ_kd−Ｃ_k-1aveをレジス
タ１４３０にセットされたカウント値ｎにて除し、演算
値（〔Ｃ_kd−Ｃ_k-1ave〕／ｎ）を出力する。加算器１４
２８は除算器１４２７からの演算値（〔Ｃ_kd−
Ｃ_k-1ave〕／ｎ）及び前回演算された中心値Ｃk-1aveを
加算して今回の中心値Ｃ_kave Ｃ_kave＝Ｃ_k-1ave＋〔Ｃ_kd−Ｃ_k-1ave〕／ｎ を出力する。乗算器１４２９は加算器１４２８からの中
心値Ｃ_ave を２倍して２Ｃ_kaveを出力する。この２倍の
中心値２Ｃ_kaveは基準値演算ユニット１４３にて用いら
れる。

【００６５】基準値演算ユニット１４３は、例えば、図
１９に示すフローに従って処理を行う。即ち、マージ判
定ユニット１４１からの判定値Ｍ_k に応じた基準値Δ
_k+1 を出力する。判定値Ｍ_k ＝０１（Ｚ_k ＞１：+merg
e）の場合、基準値Δ_k+1 ＝２Ｃ _kave−ｙ_k ＋１が出力
される。判定値Ｍ_k ＝１０（Ｚ_k ＜−１：-merge）の場
合、基準値Δ_k+1 ＝２Ｃ_kave−ｙ_k −１が出力される。
また、判定値Ｍ_k ＝００の場合

【００６６】

【数４】 の場合、基準値Δ_k+1 ＝２Ｃ_kave−Δ_k が出力される。
これらの基準値Δ_k+1 は、図１０の処理にて得られる基
準値（Δ_k+1 ＝ｙ_k −１）、（Δ_k+1 ＝ｙ_k ＋１）及び
（Δ_k+1 ＝−Δ_k ）を中心値Ｃ_kaveで補正したものであ
る。

【００６７】上記のような処理を実現するため、基準値
演算ユニット１４３は、例えば、図２２に示すように構
成される。即ち、基準値演算ユニット１４３は、定数出
力回路１４３１、加算器１４３２、マルチプレクサ１４
３３及び減算器１４３４にて構成されている。定数出力
回路１４３１は、判定値Ｍ_k に応じた定数Ｑ_k （８ビッ
ト）を出力する。判定値Ｍ_k ＝０１（+merge）の場合、
定数Ｑ_k ＝−１が出力され、判定値Ｍ_k ＝１０（-merg
e）の場合、定数Ｑ_k ＝１が出力され、更に、判定値Ｍ_k
＝００（no merge）の場合、定数Ｑ_k ＝０が出力され
る。加算器１４３２は、入力データｙ_k と定数出力回路
１４３１からの定数Ｑ_k を加算してその加算値ｙ_k ＋Ｑ
_k を出力する。マルチプレクサ１４３３は、マージ判定
器１４１からの判定値Ｍに従って加算器１４３２からの
加算値ｙ_k ＋Ｑ_k 又は減算器１４３４からの前回演算さ
れた基準値Δ_k のいずれかを選択する。即ち、Ｍ_k ＝０
１及び１０のとき、加算器１４３２からの加算値ｙ_k ＋
Ｑ_k が選択され、判定値Ｍ_k＝００のとき、前回演算さ
れた基準値Δ_k が選択される。減算器１４３４は、中心
値演算ユニット１４２からの２Ｃ_kaveからマルチプレク
サ１４３３にて選択された値Ｗ_k （ｙ_k ＋Ｑ_k 又はΔ
_k ）を減算して前述した次回の基準値Δ_k+1 を出力す
る。

【００６８】マージ検出ユニット１４４は、マージ判定
ユニット１４１からの判定値Ｍ_k に基づいて入力データ
ｙ_k の-mergeから+mergeへの変化及び+mergeから-merge
への変化を検出する。マージ検出ユニット１４４の具体
的な処理は、図２０に示すフローに従って行われる。当
該処理において、変数Ａ_k ＝（ａ_k1，ａ_k2）≠（０，
０）（１，１）が定義され、Ｍ_k ＝００（no merge) 及
びＭ_k ＝Ａ_k （+merge又は-mergeで変化なし）の場合、
前回の変数Ａ_k を変化させない（Ａ_k ＝Ａ_k+1 ）。ま
た、Ｍ_k ≠Ａ_k （+mergeから-mergeへの変化又は-merge
から+mergeへの変化）の場合、変数Ａ_k+1 は前回の判定
値Ｍ_k に設定される（Ａ_k+1 ＝Ｍ_k ）。そして、データ
ｄ_k が、

【００６９】

【数５】 に従って演算される。上記no merge及び+merge又は-mer
geで変化がない場合には、ｄ_k ＝０となり、入力データ
ｙ_k の+mergeから-mergeへの変化及び-mergeから+merge
への変化がある場合には、ｄ_k ＝１となる（図２５参
照）。このマージ検出ユニット１４４からの出力データ
ｄ_k が更に１／７復調されて当該最尤復号器１４の出力
データとなる。

【００７０】上記のような処理を実現するために、マー
ジ検出ユニット１４４は、例えば、図２４に示すように
構成される。即ち、マージ検出ユニット１４４は、判定
値Ｍ _k とＡ_k+1 とからａ_k+11を

【００７１】

【数６】 に従って演算する第一の演算器１４４１、ａ_k+12を

【００７２】

【数７】 に従って演算する第二の演算器１４４２及び判定値Ｍ_k
とａ_k+11とａ_k+12とからデータｄ_k を

【００７３】

【数８】 に従って演算する第三の演算器１４４３とから構成され
ている。

【００７４】上記のような構成の最尤復号器１４によれ
ば、図２５に示すように、再生信号に低域のエンベロー
プ変動があっても、merge の状態を判定するための基準
値Δ _k が入力データｙ_k の中心値Ｃ_k に追従して緩やか
に変動するので、その基準値Δ_k によってより確からし
いデータを復調することが可能となる。また、（１＋
Ｄ）mod2変換を用いることなく、マージ判定ユニット１
４１からの判定値Ｍ_k に基づいて直接入力データの立ち
上がり（-mergeから+mergeへの変化）及び立ち下がり
（+mergeから-mergeへの変化）を検出するため、仮に入
力データｙ_k が１つ誤った場合でも、その誤りは、１つ
の復調データにしか影響を与えない。従って、エラーレ
ートの改善が図られる。

【００７５】図２６に、低域雑音振幅（％）とエラーレ
ートとの関係を示す。図１０に示す処理に従った最尤復
号の特性Ｑ１に対して当該実施例に係る最尤復号の特性
Ｑ２は、改善されたものとなった。なお、図２６におい
て、再生信号の振幅を１００（％）として低域雑音振幅
が表わされている。

【００７６】光ディスクの感度むら、データ記録時にお
ける環境温度変化、光点制御の変動によって光ディスク
に記録されるマークの大きさ（トラックが延びる方向の
長さ）が変動する。このように、光ディスクに記録され
るマークの大きさが変動すると、該光ディスクから得ら
れる再生信号波形が変動する。特に、最尤復号器１４に
て記録マークのエッジに対応したデータ信号を再生して
いるので、前エッジに対応した再生データ信号と後エッ
ジに対応した再生データ信号では、マークの大きさの変
動に伴う位相の変化方向が異なる。即ち、図２７に示す
ように、高温時における光ディスクへのデータの書き込
みにより記録ピット（記録マーク）が大きくなった場合
と、図２８に示すように、低温時における光ディスクへ
のデータ書き込みにより記録ピット（記録マーク）が小
さくなった場合では、各記録ピットにおける前エッジと
後エッジとの間隔が異なる。このため、各エッジに対応
したデータを１つの同期信号によって得ることができな
い。しかし、環境温度の変化によって各記録ピットが変
化しても、隣接する記録ピットの前エッジ間隔及び後エ
ッジ間隔は、図２７及び図２８に示すように、ほぼ一定
である。従って、記録ピットの前エッジ（再生信号の立
ち上がりに対応）に同期した前エッジ同期クロックと、
記録ピットの後エッジ（再生信号の立ち下がりに対応）
に同期した後エッジクロックによってデータのサンプリ
ングを行うことによって正確な復調が可能となる。この
場合、信号再生系の構成は図２９に示すようになる。

【００７７】図２９において、この信号再生系は、セン
タレベル二値化回路２１、エッジ検出回路２２、第一の
ＰＬＬ回路２３及び第二のＰＬＬ回路２４を有してい
る。センタレベル二値化回路２１は、再生信号波形
（１）の振幅の中点に対応した基準レベル（Ｌc ）を用
いて該再生信号波形を二値化している。エッジ検出回路
２２は、センタレベル二値化回路２１から供給される二
値信号（２）の立ち上がり及び立ち下がりを検出し、立
ち上がりに対応した前エッジ検出信号（３）及び立ち下
がりに対応した後エッジ検出信号（４）を出力する。そ
して、第一のＰＬＬ回路２３は、前エンジ検出信号
（３）に基づいて前エッジ同期クロック（５）を生成
し、第二のＰＬＬ回路２４は、後エッジ検出信号（４）
に基づいて後エッジ同期クロック（６）を生成する。

【００７８】上記各信号（１）〜（６）の状態が図３０
に示される。

【００７９】該信号再生系は、更に、第一の最尤データ
検出回路２５ａ、第二の最尤データ検出回路２５ｂ及び
オア回路２６を有している。第一の最尤データ検出回路
２５ａは、前エッジ同期クロック（５）に同期して作動
し、第二の最尤データ検出回路２５ｂは、後エッジ同期
クロック（６）に同期して作動する。第一及び第二の最
尤データ検出回路２５ａ及び２５ｂは、図１６に示す構
成と同様になっている。そして、マージ検出ユニット１
４４が図３１のように構成され、また、図３２に示すフ
ローに従って処理を行う。即ち、前記実施例と同様に、
マージ検出ユニット１４４は、ａ_k+11を演算する第一の
演算回路１４４１、ａ_k+12を演算する第二の演算回路１
４４２を有し、更に前エッジデータ def_k を

【００８０】

【数９】 に従って演算する第三の演算回路１４４４及び後エッジ
データ der_k を

【００８１】

【数１０】 に従って演算する第四の演算回路１４４５を有してい
る。前エッジ同期クロック（５）に同期して動作する第
一の最尤データ検出回路２５ａにおいては、入力信号ｙ
_k の立ち上がりに対応した-mergeから+mergeへの変化に
て前エッジデータ def_k ＝１となる。また、後エッジ同
期クロック（６）に同期して動作する第二の最尤データ
検出回路２５ｂにおいては、入力信号ｙ_k の立ち下がり
に対応した+mergeから-mergeへの変化にて後エッジデー
タ der_k ＝１となる。第一の最尤データ検出回路２５ａ
からの前エッジデータ def_k 及び第二の最尤データ検出
回路２５ａからの後エッジデータ der_k がオア回路２６
にて合成され、最終的な復号データが得られる。

【００８２】上記のような実施例によれば、再生信号の
立ち上がりに対応した前エッジと、再生信号の立ち下が
りに対応した後エッジを独立して検出できる最尤データ
検出回路を提供することが可能となる。その結果、環境
温度などにより記録ピット（記録マーク）の大きさが変
動しても、正確なデータを最尤復調によって得ることが
可能となる。

【００８３】上述した各実施例においては、光ディスク
（光磁気ディスク）に、いわゆる、長穴方式にてデータ
記録がなされ、再生信号のエッジがデータとしての意味
を持つものであった。従って、上記実施例は、いわゆる
記録ピットそのものがデータ“１”に対応する短穴方式
にてデータ記録がなされた光ディスクからは直接データ
の再生ができなかった。そこで、次に、長穴方式及び短
穴方式のいずれかにてデータ記録がなされた光ディスク
であっても最尤復号によるデータ再生が可能なシステム
について説明する。

【００８４】図３３は、当該実施例に係る光磁気ディス
ク装置の再生系を示す。図３３において、再生系は、図
４に示すものと同様に、光ディスク１、光学ヘッド２、
アンプ６、フィルタ／イコライザ７、第一及び第二のＰ
ＬＬ回路９ａ，９ｂ、復調器１０、第一及び第二のＡ／
Ｄ変換器１３ａ，１３ｂ、最尤復号器１４、二値化回路
２１及びエッジ検出回路２２を有している。この再生系
は、更に、切り換えロジック回路１５及び記録方式検出
器１６を有している。最尤復号器１４は図２９と同様第
一の回路，第二の回路から構成され、夫々が図１６に示
すように構成されるとともに、そのマージ検出ユニット
１４４は図３１に示すように構成され、第一の回路が前
エッジデータ def_k を検出し、第二の回路が後エッジデ
ータ der _k を検出するようになっている。記録方式検出
器１６は、光ディスク１に長穴方式にてデータ記録がな
されている場合にレベル“１”の選択信号sel を出力
し、短穴方式にてデータ記録がなされている場合にレベ
ル“０”の選択信号sel を出力する。切り換えロジック
回路１５は、例えば、図３４に示すように、最尤復号器
１４からの前エッジデータ def_k 及び記録方式検出器１
６からの選択信号selを入力するアンド回路１５１と該
アンド回路１５１との出力信号と最尤復号器１４からの
後エッジデータ der_k とを入力するオア回路１５２とを
有している。

【００８５】上記のような構成の光磁気ディスク装置で
は、記録方式検出器１６が当該光ディスク１に長穴方式
にてデータが記録されていることを検出すると、レベル
“１”（ハイレベル）の選択信号sel を出力する。その
結果、アンド回路１５１が許容状態となり、最尤復号器
１４からの前エッジデータ信号 def_k 及び後エッジデー
タ信号 der_k が切換えロジック回路１５を介して後段の
復調回路１０に供給される。一方、記録方式検出器１６
が当該光ディスク１に短穴記録方式にてデータ記録がさ
れていることを検出すると、レベル“０”（ローレベ
ル）の選択信号sel を出力する。その結果、アンド回路
１５１が禁止状態となり、最尤復号器１４からの後エッ
ジデータ信号 der_k だけが切換えロジック回路１５を介
して復調回路１０に供給される。

【００８６】図３５に、短穴記録データ最尤復号検出の
信号処理例を示す。この場合、レーザ駆動信号及び再生
信号は、図７及び図８に示す長穴記録データ最尤復号検
出の場合と異なる。そして、後エッジデータ der_k だけ
が最終的なデータとして、１／７復調される。

【００８７】上記実施例によれば、長穴方式及び短穴方
式の双方で記録された記録データを最尤復号処理により
再生することが可能となる。

【００８８】上述した実施例では、各データが８ビット
で扱われていたが、７ビット以上であればよい。

【００８９】上述した前エッジと後エッジを独立して最
尤検出する方式と、長穴方式及び短穴方式で記録された
記録データを最尤検出する方式とを共に行なう場合に
は、図２９のオア回路２６を図３４のロジック制御回路
１５に置き換えればよい。

【００９０】上述のように最尤復号器１４を用いた光デ
ィスク装置における再生系では、図２９，図３３に示す
ように、フィルタ／イコライザ７にて波形整形された再
生信号を、あるスライスレベルを用いて二値化信号に変
換し、ＰＬＬ回路９（９ａ，９ｂ）が該二値化信号を同
期用信号として用いてクロック信号を生成している。

【００９１】再生信号は前述したように直流（ＤＣ）ま
での帯域を有しているので、再生系を構成する実際の回
路の周波数特性が直流（ＤＣ）まで及んでいれば、該回
路にて生成される信号は、図３６（ａ）に示すように、
グランドレベルＧＮＤに対して正しく正負に振り分けら
れる。この場合は、該グランドレベルにてスライス検出
を行えば、図３６（ｂ）に示すような、正確な二値化信
号が得られ、該二値化信号に基づいて生成されるクロッ
ク信号も再生信号に同期する。しかし、再生系の実際の
回路では、前述したように、直流（ＤＣ）等の低域をカ
ットされた周波数特性となることから、該再生系回路で
は、図３７（ａ）に示すように、正弦波とは異なってオ
ン時間とオフ時間が等しくない再生信号は正または負の
方向にレベルシフトする。このような再生信号をグラン
ドレベルＧＮＤをスライスレベルとして二値化信号に変
換すると、図３７（ｂ）に示すように、正確に再生信号
に同期した二値化信号が得られない。このように、記録
パターンの相違によって再生信号レベルがシフトするこ
とにより、前述したように、再生信号のエンベロープが
変動する。さらに、前述したように、光ディスクの基板
（ポリカーボネート等）での復屈折むらによっても生成
信号のエンベロープが変動する。従って、二値化信号を
得るために必要なスライスレベルは、該再生信号のエン
ベロープ変動に追従して変動しなければならない。

【００９２】しかし、図３８に示すように、記録パター
ンの相違に起因した再生信号のエンベロープ変動は比較
的緩やかであるのに対して、光ディスク基板の復屈折む
らに起因した再生信号のエンベロープ変動は比較的急激
である。従って、記録パターンの相違に起因した再生信
号のエンベロープ変動に追従するようにスライスレベル
検出を行おうとすると（例えば、積分スライス検出）、
図３８に示すように、光ディスク基板の復屈折むらに起
因した再生信号のエンベロープ変動に追従したスライス
レベルの検出ができない。一方、光ディスク基板の復屈
折むらに起因した再生信号のエンベロープ変動に追従す
るようにスライスレベル検出を行おうとすると（例え
ば、積分スライス検出）、図３９に示すように、再生信
号の緩やかなエンベロープ変動であっても、検出される
スライスレベルが再生信号の細かい変動にまで追従して
しまう。この場合は、安定したスライスレベルを得るこ
とができない。

【００９３】そこで、次の実施例は、再生信号が緩やか
あるいは急激にエンベロープ変動しても、ＰＬＬ回路に
て同期信号として使用される安定した二値化信号を再生
信号から抽出することを目的としている。

【００９４】図４０は、当該実施例に係る光磁気ディス
ク装置の再生系を示すブロック図である。

【００９５】図４０において、当該再生系は、図４に示
すものと同様に、光ディスク１、光学ヘッド２、アンプ
６、イコライザ７ａ、ローパスフィルタ７ｂ、ＰＬＬ回
路９、復調器１０、Ａ／Ｄ変換器１３、最尤復号器１４
及び二値化回路１７を有している。この再生系は、更
に、Ｄ／Ａ変換器１８を有している。最尤復号器１４
は、前述した実施例と同様に、マージ判定ユニット１４
１、中心値演算ユニット１４２、基準値演算ユニット１
４３及びマージ検出ユニット１４４を備えている。最尤
復号器１４の各ユニット１４１，１４２，１４３，１４
５は、ＰＬＬ回路９からのクロック信号に同期して動作
する。中心値演算ユニット１４２は、再生信号レベルの
中心値Ｃ_kdを演算する。中心値データＣ_kdは中心値演算
ユニット１４２においてデジタル値として得られ、この
中心値データＣ_kdがＤ／Ａ変換器１８によってアナログ
の信号レベルに変換される。Ｄ／Ａ変換器１８から出力
される信号レベルは常に再生信号の中心値を表してお
り、この信号（中心値信号という）がスライスレベルを
表す信号として二値化回路１７に供給される。二値化回
路１７はＤ／Ａ変換器１８からの中心値信号レベルをス
ライスレベルとして二値化信号を生成する。

【００９６】二値化回路１７からの二値化信号はＰＬＬ
回路９に供給され、このＰＬＬ回路９が該二値化信号に
基づいて同期用のクロック信号を生成する。そして、Ｐ
ＬＬ回路９にて生成されたクロック信号に同期して、Ａ
／Ｄ変換器１３、最尤復号器１４及びＤ／Ａ変換器１８
が動作する。

【００９７】上記のように、最尤復号器１４内の中心値
演算ユニット１４２によって演算される中心値データＣ
_kdに対応した中心値信号レベルを再生信号のスライスレ
ベルとしたので、再生信号のエンベロープが緩やかある
いは急激に変動しても、図４１に示すように、スライス
レベルが再生信号の中心レベルに維持されながら該エン
ベロープ変動に追従して変動する。このスライスレベル
によって再生信号が二値化され、その二値化信号に基づ
いてＰＬＬ回路９がクロック信号を生成する。従って、
ＰＬＬ回路９は、再生信号と安定的に同期するクロック
信号を生成することができ、最尤復号器１４での安定し
た同期処理が可能となる。

【００９８】ところで、上記のようにしてＰＬＬ回路９
を用いて生成されるクロック信号は、再生信号の立ち上
がり点（前エッジ点）と立ち下がり点（後エッジ点）に
同期するようになる。しかし、更に高密度にてデータ記
録のなされた光ディスクからのデータ再生を行う場合、
再生信号からクロック信号を生成する回路（二値化回路
１７、ＰＬＬ回路９等）での遅延により、Ａ／Ｄ変換器
１３において、再生信号の前エッジ点や後エッジ点とク
ロック信号の位相が僅かにずれてくる。このように、Ａ
／Ｄ変換器１３において再生信号の前エッジ点や後エッ
ジ点とクロック信号の位相がずれると、再生信号が適正
な位相にてＡ／Ｄ変換されず、正確なデータ再生が保証
できなくなる。そこで、以下の実施例は、Ａ／Ｄ変換器
１３に供給される再生信号の前エッジ点や後エッジ点と
クロック信号との位相ずれを補償するようにして、上記
のような不具合を改善するものである。

【００９９】当該実施例に係る再生系は、例えば図４２
に示すように構成される。図４２において、当該再生系
は、図４０に示す実施例と同様に、光ディスク１、光学
ヘッド２、アンプ６、イコライザ７ａ、ローパスフィル
タ７ｂ、復号器１０、Ａ／Ｄ変換器１３、最尤復号器１
４、二値化回路１７及びＤ／Ａ変換器１８を有してい
る。この再生系は、更に、新たな構成となるＰＬＬ回路
３０及びＤ／Ａ変換器３５を有している。

【０１００】最尤復号器１４は、例えば、図４３のよう
に構成されている。図４３において、この最尤復号器１
４は、前述した実施例と同様に、マージ判定ユニット１
４１、中心値演算ユニット１４２、基準値演算ユニット
１４３及びマージ検出ユニット１４４を備えている。そ
して、更に、この最尤復号器１４は、位相誤差検出ユニ
ット１４５を有している。この位相誤差検出ユニット１
４５は、中心値演算ユニット１４２からの中心値
Ｃ_kave、Ａ／Ｄ変換器１３でのサンプリングデータｙ _k
及びマージ検出ユニット１４４からの前エッジデータ d
ef_k 及び後エッジデータ der_k に基づいて位相誤差デー
タdT_k を演算する。この位相誤差データdT_k の演算は、
図４４に示す手順に従ってなされる。即ち、クロックタ
イミングｋでマージ検出ユニット１４４から新たな前エ
ッジデータ def_k ("1"又は"0")及び後エッジデータ der
_k ("1"又は"0")が出力される毎に（Ｓ１）、前エッジ位
相誤差データ dTf_k が、前のクロックタイミングk-1 に
て得られた中心値Ｃ_k-1ave及びサンプリングデータｙ
_k-1 と前エッジデータ def_k を用いて、次式に従って演
算され、dTf_k ＝（Ｃ_k-1ave − ｙ_k-1 )・def_k また、後
エッジ位相誤差データ dTr_k が、前のクロックタイミン
グk-1 にて得られた中心値Ｃ_k-1ave及びサンプリングデ
ータｙk-1 と後エッジデータ der_k を用いて、次式に従
って演算される（Ｓ２）。

【０１０１】dTr_k = （ｙ_k-1 − Ｃ_k-1ave）・der_k 前エッジデータ def_k は、再生信号の前エッジ点( 立ち
上がり) のみで"1" となるので、前エッジ位相誤差デー
タ dTf_k は、前エッジ点での再生信号の中心値とサンプ
リングデータとの差に対応することになる。また、同様
に、後エッジ位相誤差データ dTr_k は、後エッジ点での
再生信号の中心値とサンプリングデータとの差に対応す
る。そして、位相誤差データdT_k は、上記前エッジ位相
誤差データ dTf_k と後エッジ位相誤差データ dTr_k との
和によって得られる（Ｓ３）。得られた位相誤差データ
dT_k は、Ｄ／Ａ変換器３５に供給される（Ｓ４）。

【０１０２】前エッジデータ def_k 及び後エッジデータ
der_k は、理想的には、再生信号の前エッジ点及び後エ
ッジ点に対応したクロックタイミングにて得られるはず
である。即ち、この位相誤差データdT_k は、再生信号の
前エッジ点及び後エッジ点と同期用クロック信号（Ａ／
Ｄ変換器１３及び最尤復号器１４に供給される）との位
相誤差を数量的に表現する。

【０１０３】上記のような手順に従って位相誤差データ
dT_k を演算する位相誤差検出ユニット１４５は、例え
ば、図４５に示すように構成される。

【０１０４】図４５において、この位相誤差検出ユニッ
ト１４５は、第一のシフトレジスタ１４５１、第二のシ
フトレジスタ１４５２、定数設定器１４５３、第一の減
算器１４５４、第二の減算器１４５５及びセレクタ１４
５６を備えている。第一のシフトレジスタ１４５１には
中心値演算ユニット１４２からの中心値Ｃ_kaveが次のク
ロックタイミングまで保持される。第二のシフトレジス
タ１４５２にはＡ／Ｄ変換器１３でのサンプリング値ｙ
_k が次のクロックタイミングまで保持される。第一の減
算器１４５４は第一のシフトレジスタ１４５１からの中
心値Ｃ_k-1aveから第二のシフトレジスタ１４５２からの
サンプリング値ｙ_k-1 を減算する。前エッジ点に対応し
たクロックタイミングにてこの第一の減算器１４５４か
ら出力される値は、図４４のＳ２に示されるように演算
された前エッジ位相誤差データ dTf_k となる（前エッジ
データ def_k は"1" ) 。第二の減算器１４５５は第二の
シフトレジスタ１４５２からのサンプリング値ｙ_k-1 か
ら第一のシフトレジスタ１４５１からの中心値Ｃ_k-1ave
を減算する。後エッジ点に対応するクロックタイミング
にてこの第二の減算器１４５５から出力される値は、図
４４のＳ２に示されるように演算された後エッジ位相誤
差データ dTr_k となる（後エッジデータ der _k は"1" )
。定数設定器１４５３には、例えば、定数"0" が予め
設定されている。セレクタ１４５６は３つの入力端子
Ａ，Ｂ，Ｃを有している。定数設定器１４５３に設定さ
れた定数値"0" が入力端子Ａに、第一の減算器１４５４
からの値が入力端子Ｂに、第二の減算器１４５５からの
値が入力端子Ｃに夫々供給されている。セレクタ１４５
６は３つの入力端子Ａ，Ｂ，Ｃから次表に従って前エッ
ジデータ def_k 及び後エッジデータ der_k に対応した入
力端子を選択する。

【０１０５】

【表３】 即ち、再生信号の前エッジ点に対応したクロックタイミ
ングでは（ def_k = "1"、der_k = "0")、入力端子Ｂに入
力する前エッジ位相誤差データ（Ｃ_k-1ave −ｙ_k-1 ）
がセレクタ１４５６から出力され、再生信号の後エッジ
点に対応したクロックタイミングでは（ def_k = "0"、d
er_k = "1")、入力端子Ｃに入力する後エッジ位相誤差デ
ータ（ｙ_k-1 − Ｃ_k-1ave ）がセレクタ１４５６から出
力される。また、再生信号の前エッジ点及び後エッジ点
以外の点に対応したクロックタイミングでは（ def_k =
"0"、der_k = "0")、入力端子Ａに入力する定数値"0"
がセレクタ１４５６から出力される。なお、前エッジデ
ータ def_k 及び後エッジデータ der_k 双方が同時に"1"
となることは理論的にあり得ないが、回路の誤動作等で
このような状態となった場合には、セレクタ１４５６か
らは入力端子Ａに入力する定数値"0" が出力される。

【０１０６】上記のようにして最尤復号器１４の位相誤
差検出ユニット１４５から、前エッジ点及び後エッジ点
に対応したクロックタイミング毎に位相誤差データdT_k
が出力される。この位相誤差データdT_k はＤ／Ａ変換器
３５に供給され、このＤ／Ａ変換器３５からは、例え
ば、図４６及び図４７に示すような、位相誤差データdT
_k に応じた振幅の矩形波信号（位相誤差信号）が出力さ
れる。図４６は、実際のクロック信号の位相（●印）と
再生信号の理想的なサンプル点（○印）（前エッジ点及
び後エッジ点を含む）との間の位相誤差ｄτが正（＋）
である場合を示している。この場合、前エッジ点及び後
エッジ点に対応したタイミング毎に位相誤差データdT_k
に対応した正（＋）の振幅値となる位相誤差信号がＤ／
Ａ変換器１３から出力される。また、図４７は、実際の
クロック信号の位相（●印）と再生信号の理想的なサン
プル点（○印）との間の位相誤差ｄτが負（−）である
場合を示している。この場合、前エッジ点及び後エッジ
点に対応したタイミング毎に位相誤差データdT_k に対応
した負（−）の振幅値となる位相誤差信号がＤ／Ａ変換
器３５から出力される。

【０１０７】また、図４２に示すＰＬＬ回路３０は、例
えば、図４８に示すように構成される。図４８におい
て、ＰＬＬ回路３０は、位相比較器３１、ローパスフィ
ルタ（ＬＰＦ）３２−１、３２−２及び電圧制御発振器
（ＶＣＯ）３３を備えている。二値化回路１７からは、
再生信号をその中心値をスライスレベルとて二値化して
得られる二値化信号の立ち上がり及び立ち下がりに対応
したエッジ検出信号（再生信号の前エッジ及び後エッジ
に対応）が出力される。位相比較器３１はこのＰＬＬ回
路３０から出力されるクロック信号と二値化回路１７か
らのエッジ検出信号（入力１）との位相を比較し、その
位相差に応じた信号を出力する。位相比較器３１からの
信号はローパスフィルタ３２−１にて当該位相差に対応
した電圧レベルに変換される。また、上述したＤ／Ａ変
換器３５からの位相誤差信号がローパスフィルタ３２−
２にて当該位相誤差信号に対応した電圧レベルに変換さ
れる。上述した位相誤差が正（＋）の場合には、このロ
ーパスフィルタ３２−２から出力される電圧レベルは、
図４６に示すように正（＋）となり、また、位相誤差が
負（−）の場合には、ローパスフィルタ３２−２からの
出力電圧レベルは、図４７に示すように負（−）とな
る。各ローパスフィルタ３２−１及び３２−２から出力
された電圧レベルが加算されて電圧制御発振器３３に供
給される。電圧制御発振器３３は、例えば、データ記録
に用いた基準クロック信号と同一の周波数のクロック信
号の位相を入力される電圧レベルに応じて制御し、この
位相調整されたクロック信号を出力する。この電圧制御
発振器３３からのクロック信号がＰＬＬ回路３０の出力
クロック信号としてＡ／Ｄ変換器１３及び最尤復号器１
４に供給される。このＰＬＬ回路３０は、位相差信号が
位相誤差分だけオフセットした状態で動作するので、こ
のＰＬＬ回路３０から出力されるクロック信号の位相
は、該位相誤差がキャンセルされるようにロックされ
る。即ち、Ａ／Ｄ変換器１３及び最尤復号器１４に供給
される同期用クロック信号の位相は、Ａ／Ｄ変換器１３
に入力する再生信号の理想的なサンプル点に収束する。

【０１０８】また、図４９に示すように、電圧制御発振
器３３に供給される電圧を最初はロータパスフィルタ３
２−１の電圧でＰＬＬを引込み動作し、後から切り換え
スイッチ１００で当該位相誤差信号からローパスフィル
タ３２−２を経て得られた電圧に切り換えても同様に該
位相誤差がキャンセルされるようにクロックがロック
し、理想的なサンプル点に収束する。

【０１０９】このクロック信号に同期するＡ／Ｄ変換器
１３及び最尤復号器１４の動作は、図４０に示す実施例
の場合と同様である。例えば、図５０に示すように、前
エッジ点に対応したクロックタイミング毎（k=4,9,・・
・) に演算される位相誤差データ（Ｃ₃ −ｙ₃ ，Ｃ₈ −
ｙ₈ ・・・）及び後エッジ点に対応したクロックタイミ
ング毎（k=7,13, ・・・) に演算される位相誤差データ
（ｙ₆ −Ｃ₆ ，ｙ₁₂−Ｃ₁₂・・・）に基づいて位相調整
されたクロック信号に同期して再生信号がサンプリング
され、更にそのサンプリング値に基いた中心値Ｃ_k 、判
定値Ｍ_k 、及び変数Ａ_k が演算される。そして、この判
定値Ｍ_k 及び変数Ａ_k に基づいて得られる前エッジデー
タ def_k び後エッジデータ der_k が上記位相調整された
クロック信号に同期して最尤復号器14から出力され、こ
の前エッジデータ def_k 及び後エッジデータ der_k が交
互に並んだデータ列が復号器１０によって復号される。

【０１１０】図５１は、図２７から図３２に示す実施例
と同様に再生信号の立ち上がりに同期した前エッジ同期
クロック信号及び再生信号の立ち下がりに同期した後エ
ッジ同期クロック信号を用いて前エッジデータ及び後エ
ッジデータを独立して演算するようにした再生系の実施
例を示しており、この再生系において、上述したように
位相調整された前エッジ同期クロック信号及び後エッジ
同期クロック信号がそれぞれ得られる。

【０１１１】図５１において、この再生系は、光ディス
ク１、光学ヘッド２、アンプ６、イコライザ７ａ、ロー
パスフィルタ７ｂ、Ｄ／Ａ変換器１８及び二値化回路１
７を有している。また、前エッジ同期クロック信号に係
る系として、第一のＡ／Ｄ変換器１３−１、第一の最尤
復号器１４−１、第一のＰＬＬ回路３０−１及び第一の
Ｄ／Ａ変換器３５−１が設けられ、後エッジ同期クロッ
ク信号に係る系として、第二のＡ／Ｄ変換器１３−２、
第二の最尤復号器１４−２、第二のＰＬＬ回路３０−２
及び第二のＤ／Ａ変換器３５−２が設けられている。第
一の最尤復号器１４−１及び第二の最尤復号器１４−２
の基本構成は図４３に示すものと同様に構成されてお
り、そして、マージ検出ユニット１４４が特に図３１に
示すものと同様に構成されている。そして、第一の最尤
復号器１４−１におけるマージ検出ユニット１４４から
は前エッジデータdef_kだけが出力され、第二の最尤復号
器１４−２からは後エッジデータder_kだけが出力され
る。第一の最尤復号器１４−１における位相誤差検出ユ
ニット１４５は図４５と同様に構成され、そのセレクタ
１４５６は３つの入力端子Ａ，Ｂ，Ｃから次表に従って
前エッジデータ def_k 及び後エッジデータ der_k に対応
した入力端子を選択する。

【０１１２】

【表４】 即ち、再生信号の前エッジ点に対応したクロックタイミ
ングでのみ（ def_k ="1"、der_k = "0")、入力端子Ｂに
入力する前エッジ位相誤差データ（Ｃ_k-1ave− ｙ
_k-1 ）がセレクタ１４５６から出力され、他のタイミン
グでは、常に入力端子Ａに入力する定数値"0" がセレク
タ１４５６から出力される。

【０１１３】第一の最尤復号器１４−１からの中心値Ｃ
_k がＤ／Ａ変換器１８にて信号レベルに変換され、この
信号レベルをスライスレベルとして二値化回路１７が二
値化信号を生成し、生成された二値化信号の立ち上がり
に対応した前エッジ検出信号と該二値化信号の立ち下が
りに対応した後エッジ検出信号が二値化回路１７から出
力される。そして、第一の最尤復号器１４−１からの前
エッジ位相誤差データdTf_k が第一のＤ／Ａ変換器３５
−１にて位相誤差信号に変換され、上記前エッジ検出信
号と位相誤差信号が、図４８に示すように構成される第
一のＰＬＬ回路３０−１に供給される。第一のＰＬＬ回
路３０−１が位相誤差信号及び前エッジ検出信号に基づ
いて、上述したのと同様に、該前エッジ点での位相誤差
がなくなるように内部で発生されるクロック信号の位相
調整を行い、この位相調整されたクロック信号が前エッ
ジ同期クロック信号として第一のＰＬＬ回路３０−１か
ら出力される。

【０１１４】また、第二の最尤復号器１４−2 における
位相誤差検出ユニット１４５は図４５と同様に構成さ
れ、そのセレクタ１４５６は３つの入力端子Ａ，Ｂ，Ｃ
から次表に従って前エッジデータ def_k 及び後エッジデ
ータ der_k に対応した入力端子を選択する。

【０１１５】

【表５】 即ち、再生信号の後エッジ点に対応したクロックタイミ
ングでのみ（ def_k ="0"、der_k = "1")、入力端子Ｃに
入力する後エッジ位相誤差データ（ｙ_k-1 −Ｃ
_k-1ave ）がセレクタ１４５６から出力され、他のタイ
ミングでは、入力端子Ａに入力する定数値"0" がセレク
タ１４５６から出力される。二値化回路１７から出力さ
れる後エッジ検出信号と第二の最尤復号器１４−２から
の後エッジ位相誤差データに基づいて、第二のＰＬＬ回
路３０−２、第二のＤ／Ａ変換器３５−２を含む系にて
クロック信号の位相調整される。その結果、第二のＰＬ
Ｌ回路３０−２から後エッジ点での位相誤差がなくなる
ように位相調整された後エッジ同期クロック信号が出力
される。

【０１１６】上記のようにして位相調整された前エッジ
同期クロック信号及び後エッジ同期クロック信号それぞ
れに同期して第一及び第二の最尤復号器１４−１、１４
−２から出力される前エッジデータ def_k 及び後エッジ
データ der_k がＯＲ回路等の合成回路３６にて合成され
る。そして、合成回路３６からの合成データが復号器１
０によって復号される。

【０１１７】図５２は、再生信号から生成される二値化
信号を用いないで同期クロック信号を生成するようにし
た再生系の実施例を示す。図５２において、この再生系
は、光ディスク１、光学ヘッド２、アンプ６、イコライ
ザ７ａ、ローパスフィルタ７ｂ、Ａ／Ｄ変換器１３、最
尤復号器１４、復号器１０を有している。この再生系は
更にＤ／Ａ変換器３５、ローパスフィルタ３２及び電圧
制御発振器３３（ＶＣＯ）を有している。最尤復号器１
４は図４３に示すように構成され、前述した実施例と同
様に位相誤差データを出力する。そして、最尤復号器１
４からの位相誤差データがＤ／Ａ変換器３５にて位相誤
差信号（矩形波信号）に変換される。位相誤差信号はロ
ーパスフィルタ３２によって電圧レベルに変換され、そ
の電圧レベルに応じて電圧制御発振器３３が出力クロッ
ク信号の位相を制御する。電圧制御発振器３３はデータ
記録用の同期信号と同じクロック信号を基準クロック信
号として生成しており、この基準クロック信号の位相が
上記位相誤差データに対応した電圧レベルにて応じて調
整される。そして、電圧調整発振器３３からのクロック
信号がＡ／Ｄ変換器１３及び最尤復号器１４に供給さ
れ、Ａ／Ｄ変換器１３及び最尤復号器１４はこのクロッ
ク信号に同期して作動する。

【０１１８】図５２に示す構成の再生系では、最尤復号
器１４の位相誤差検出ユニット１４５、Ｄ／Ａ変換器３
５、ローパスフィルタ３２及び電圧制御発振器３３によ
って所謂ＰＬＬ回路が構成される。再生信号の位相が大
きく変化しない場合に、このような簡易な構成の再生系
でも、再生信号に正しく同期したクロック信号が得られ
る。

【０１１９】図５３は、前エッジデータと後エッジデー
タを独立して検出する再生系に図５２に示す位相調整の
手法を適用した実施例である。図５３において、再生系
は、光ディスク１、光学ヘッド２、アンプ６、イコライ
ザ７ａ及びローパスフィルタ７ｂを備えている。更にこ
の再生系は、前エッジ同期クロック信号に係る系とし
て、第一のＡ／Ｄ変換器１３−１、第一の最尤復号器１
４−１、第一のＤ／Ａ変換器３５−１、第一のローパス
フィルタ３２−１及び第一の電圧制御発振器３３−１を
有しており、後エッジ同期クロック信号に係る系とし
て、第二のＡ／Ｄ変換器１３−２、第二の最尤復号器１
４−２、第二のＤ／Ａ変換器３５−２、第二のローパス
フィルタ３２−２及び第二の電圧制御発振器３３−２を
有している。第一及び第二の最尤復号器１４−１、１４
−２は図５１に示す実施例と同様に構成されている。そ
して、前エッジ同期クロック信号に係る系及び後エッジ
同期クロック信号に係る系は、図５２に示すＡ／Ｄ変換
器１３、最尤復号器１４、Ｄ／Ａ変換器３５、ローパス
フィルタ３２及び電圧制御発振器３３と同様に構成され
ている。位相調整された前エッジ同期クロック信号に同
期して第一の最尤復号器１４−１から出力される前エッ
ジデータ及び位相調整された後エッジ同期クロック信号
に同期して第二の最尤復号器１４−２から出力される後
エッジデータが合成回路３６によって合成される。この
合成回路３６は、例えば、ＦＩＦＯ（First-In, First-
Out ）メモリを利用して構成され、前エッジ同期クロッ
ク信号に同期して前エッジデータが、また、後エッジ同
期クロック信号に同期して後エッジデータが夫々ＦＩＦ
Ｏに格納される。そして、格納された前エッジデータ及
び後エッジデータが前エッジ同期クロック信号及び後エ
ッジ同期クロック信号のいずれかに同期して交互にＦＩ
ＦＯから読みだされ、データ列が合成される。この合成
されたデータ列が復号器１０によって復号される。

【０１２０】図５４もまた、前エッジ同期クロック信号
に係る系と後エッジ同期クロック信号に係る系とを有し
た再生系の実施例を示す。各系において、再生信号から
二値化信号を生成するためのスライスレベルを位相誤差
がキャンセルされるように補正している。その結果、前
エッジ同期クロック信号及び後エッジ同期クロック信号
がそれぞれ再生信号の前エッジ点及び後エッジ点に正し
く同期するようになる。

【０１２１】図５４において、再生系は、光ディスク
１、光学ヘッド２、アンプ６、イコライザ７ａ、ローパ
スフィルタ７ｂを備えている。この再生系は、更に、前
エッジ同期クロック信号に係る系として、第一のＡ／Ｄ
変換器１３−１、第一の最尤復号器１４−１、第一の中
心値Ｄ／Ａ変換器１８−１，第一の二値化回路１７−
１、第一の位相誤差Ｄ／Ａ変換器３５−１及び第一のＰ
ＬＬ回路９−１を有し、後エッジ同期クロック信号に係
る系として、第二のＡ／Ｄ変換器１３−２、第二の最尤
復号器１４−２、第二の中心値Ｄ／Ａ変換器１８−２、
第二の二値化回路１７−２、第二の位相誤差Ｄ／Ａ変換
器３５−２及び第二のＰＬＬ回路９−２を有している。

【０１２２】前エッジ同期クロック信号に係る系におい
て、第一のＡ／Ｄ変換器１３−１、第一の最尤復号器１
４−１及び第一の位相誤差Ｄ／Ａ変換器３５−１は、図
５１に示すものと同様に構成され、第一の位相誤差Ｄ／
Ａ変換器３５−１から前エッジ位相誤差信号が出力され
る。また、第一の最尤復号器１４−１からの中心値Ｃ _k
が第一の中心値Ｄ／Ａ変換器１８−１にて電圧レベルに
変換され、この電圧レベルに第一の位相誤差Ｄ／Ａ変換
器３５−１からの前エッジ位相誤差信号のレベルが加算
される。そして、その加算電圧レベルがスライスレベル
として第一の二値化回路１７−１に供給される。即ち、
このスライスレベルは、再生信号の中心値から前エッジ
位相誤差に対応したレベルだけオフセットしたものとな
る。そして、第一の二値化回路１７−１は供給されるス
ライスレベルに基づいて二値化信号を生成し、その二値
化信号の立ち上がりに対応した前エッジ検出信号を出力
する。第一のＰＬＬ回路９−１は第一の二値化回路１７
−１からの前エッジ検出信号に同期するように内部のク
ロック信号の位相を調整する。第一のＰＬＬ回路９−１
から出力される位相調整されたクロック信号が、前エッ
ジ同期クロック信号として、第一のＡ／Ｄ変換器１３−
１及び第一の最尤復号器１４−１に供給される。

【０１２３】前エッジデータは、図４６及び図４７に示
すように、理想的には、再生信号が中心値となるとき
（no mergeの状態に対応) 得られる。ここで、再生信号
の前エッジ点でサンプリング値ｙ_k が中心値Ｃ_k からず
れた場合、そのずれ量で表された前エッジ位相誤差がキ
ャンセルされるように中心値を補正( オフセット) し、
その補正された中心値をスライスレベルとして二値化信
号が生成される。この二値化信号の立ち上がりに対応し
た前エッジ検出信号に基づいて得られる前エッジ同期ク
ロック信号は、再生信号の前エッジ点に正確に同期する
ようになる。

【０１２４】後エッジ同期クロック信号に係る系におい
ても、第二のＡ／Ｄ変換器１３−２、第二の最尤復号器
１４−２及び第二の位相誤差Ｄ／Ａ変換器３５−２は、
図５１に示すものと同様に構成されいる。更に、第二の
中心値Ｄ／Ａ変換器１８−１、第二の二値化回路１７−
２及び第二のＰＬＬ回路９−２が、前記前エッジ同期ク
ロック信号に係る系のものと対応するように構成されて
いる。この場合、再生信号の中心値に対応した電圧レベ
ルが後エッジ位相誤差に対応したレベルだけ補正された
レベルをスライスレベルとして第二の二値化回路１７−
２が再生信号から二値化信号を生成する。そして、この
二値化信号の立ち下がりに対応した後エッジ検出信号に
同期するように第二のＰＬＬ回路９−２の内部クロック
信号の位相調整が行われ、この位相調整されたクロック
信号が後エッジ同期クロック信号として第二のＰＬＬ回
路９−２から第二のＡ／Ｄ変換器１３−２及び第二の最
尤復号器１４−２に供給される。この後エッジ同期クロ
ック信号に係る系においても、再生信号の後エッジ点で
サンプリング値ｙ_k が中心値Ｃ_k からずれた場合、その
ずれ量で表された後エッジ位相誤差がキャンセルされる
ように中心値が補正( オフセット) され、その補正され
た中心値をスライスレベルとして二値化信号が生成され
る。この二値化信号の立ち下がりに対応した後エッジ検
出信号に基づいて得られる後エッジ同期クロック信号
は、再生信号の後エッジ点に正確に同期するようにな
る。

【０１２５】図５５は、位相調整素子を用いてクロック
信号の位相調整を行うようにした再生系の実施例を示
す。図５５において、この再生系は、図４０に示すもの
と同様に、光ディスク１、光学ヘッド２、アンプ６、イ
コライザ７ａ、ローパスフィルタ７ｂ、Ａ／Ｄ変換器１
３、最尤復号器１４、Ｄ／Ａ変換器１８、二値化回路１
７、ＰＬＬ回路９及び復号器１０を備えている。最尤復
号器１４は、図４３に示すように、位相誤差検出ユニッ
ト１４５を備えるように構成される。この再生系は、更
に、位相調整素子４０を有する。この位相調整素子４０
は、最尤復号器１４の位相誤差検出ユニット１４５から
の位相誤差データに基づいて当該位相誤差をキャンセル
するようにＰＬＬ回路９からのクロック信号の位相を調
整する。位相調整素子４０は、例えば、複数のディレイ
ラインを位相誤差信号に応じてその接続を切り換えるよ
うにした遅延量可変型のディレイ回路等で構成される。

【０１２６】このような再生系によれば、ＰＬＬ回路９
から出力するクロック信号の位相が位相調整素子４０に
よって位相誤差がキャンセルされるように調整されるの
で、該クロック信号の位相を再生信号の理想的なサンプ
リング点に近づけることが可能となる。

【０１２７】なお、最尤復号器１４の位相誤差検出ユニ
ット１４５からの位相誤差データをＤ／Ａ変換器にてア
ナログ信号の位相誤差信号に変換し、この位相誤差信号
に基づいてクロック信号の位相を調整するように位相調
整素子４０を構成することも可能である。

【０１２８】図５６は、前エッジデータと後エッジデー
タを独立して検出する再生系に図５５に示す位相調整の
手法を適用した実施例である。図５６において、再生系
は、光ディスク１、光学ヘッド２、アンプ６、イコライ
ザ７ａ、ローパスフィルタ７ｂ及び復号器１０を備えて
いる。この再生系は、更に、前エッジ同期クロック信号
に係る系として、第一のＡ／Ｄ変換器１３−１、第一の
最尤復号器１４−１、第一のＤ／Ａ変換器１８−１、第
一の二値化回路１７−１、第一のＰＬＬ回路９−１及び
第一の位相調整素子４０−１を備え、後エッジ同期クロ
ック信号に係る系として、第二のＡ／Ｄ変換器１３−
２、第二の最尤復号器１４−２、第二のＤ／Ａ変換器１
８−２、第二の二値化回路１７−２、第二のＰＬＬ回路
９−２及び第二の位相調整素子４０−２を備えている。

【０１２９】第一の最尤復号器１４−１の位相誤差検出
ユニット１４５は前エッジ位相誤差データを出力し、第
一の二値化回路１７−１は前エッジ検出信号を出力す
る。第一のＰＬＬ回路９−１から出力される前エッジ検
出信号に同期したクロック信号の位相が第一の位相調整
素子４０−１により前エッジ位相誤差データに応じて調
整される。この第一の位相調整素子４０−１によって位
相調整されたクロック信号が前エッジ同期クロック信号
として第一のＡ／Ｄ変換器１３−１及び第一の最尤復号
器１４−１に供給される。

【０１３０】第二の最尤復号器１４ｌ−２の位相誤差検
出ユニット１４５は後エッジ位相誤差データを出力し、
第二の二値化回路１７−２は後エッジ検出信号を出力す
る。第二のＰＬＬ回路９−１から出力される後エッジ検
出信号に同期したクロック信号の位相が第二の位相調整
素子４０−２により後エッジ位相誤差データに応じて調
整される。この第二の位相調整素子４０−２によって位
相調整されたクロック信号が後エッジ同期クロックとし
て第二のＡ／Ｄ変換器１３−２及び第二の最尤復号器１
４−２に供給される。

【０１３１】通常、上述した光磁気ディスク装置の記録
媒体として用いられる光ディスク１では、トラック上に
配列されたセクタに情報が記録される。その記録フォー
マットは、例えば、図５９に示すようになっている。図
５９において、各セクタは、ＶＦＯ領域、Ｓｙｎｃ領域
及びデータ（ＤＡＴＡ）領域を有している。ＶＦＯ領域
には、パーシャルレスポンス特性に従って変調した最密
の連続的な繰り返しパターンが記録されており、この繰
り返しパターンに対応したパルス信号にＰＬＬ回路を引
込んでロックさせて同期信号が生成される。従って、光
ディスク１に回転変動があっても、その変動に追従した
同期信号が得られ、この同期信号を用いて確実なデータ
サンプリングが行える。Ｓｙｎｃ領域は、データ領域の
開始位置を表す特定のパターンが記録されている。デー
タ（ＤＡＴＡ）領域には、前述したように所望のデータ
をパーシャルレスポンス特性に従って変調して得られる
信号が記録されている。

【０１３２】ところで、各セクタのデータ（ＤＡＴＡ）
領域において、上述した最尤データ検出が行われるが、
その最尤データ検出において用いられる各種定数値は、
各セクタにデータが同時に記録されないことから、その
記録条件の変動により、その最適値が異なる。そこで、
次の実施例では、最尤データ検出において用いられる各
種定数値を各セクタのＶＦＯ領域からの再生信号（最密
の連続繰り返しパターン）に基づいて決定している。

【０１３３】また、ＶＦＯ領域からの再生信号に基づい
て最尤データ検出において用いられる各種定数を決定す
るために最尤データ検出器（最尤復号器）にて得られる
情報を用いる場合、最適な初期値を最尤データ検出器に
提供しなければならない。

【０１３４】ＡＣ結合の回路を有する当該光磁気ディス
ク装置の再生系では、ＶＦＯ領域の先頭部分から開始さ
れる繰り返しパターンの再生信号に図５７に示すような
トランジェントが発生する。即ち、Ａ／Ｄ変換器１３に
入力する再生信号が、ＶＦＯ領域の先頭部分で、大きく
変動する。このような状況では、上述したように再生信
号の中心値Ｃ_kaveを用いて最尤データ検出を行う最尤デ
ータ検出器１４では、固定的な中心値の初期値を用いる
と再生信号のトランジェントに追従した正確な最尤デー
タ検出が行えない。そこで、次の実施例では、更に、最
尤データ検出において用いられる各種定数値を各セクタ
のＶＦＯ領域からの再生信号に基づいて得る際に、該再
生信号の変動に追従した正確な中心値Ｃ_kaveの初期値を
最尤データ検出器に提供している。

【０１３５】更に、前述した再生系においては、イコラ
イザ（等化器）７ａにて再生信号の波形等化が行われて
いるが、このイコライザ（等化器）７ａは、例えば、ア
ナログのトランスバーサル型等化器にて構成されてい
る。しかし、光ディスク１に、例えば、ＭＣＡＶ（Modi
fied-Constant Angular Velocity) 方式にて高密度のデ
ータ記録が行われた場合、光ディスク１の内側と外側で
（セクタの光ディスク１の径方向の位置に応じて）、等
化器内での遅延時間を変えなければならず、その調整が
アナログのトランスバーサル型等化器では難しい。ま
た、単に等化器をディジタル化しても、等化目標値をセ
クタの位置に応じて細かく可変設定することが難しい。
そこで、更にまた、次の実施例では、セクタの位置に応
じて特性を変えながら適応等化させることが可能となる
等化器を提供している。

【０１３６】当該実施例に係る最尤復号器１４（最尤デ
ータ検出器）は、例えば、図５８に示すように構成され
ている。

【０１３７】図５８において、この最尤復号器１４は、
図４３に示す実施例と同様に、マージ判定ユニット１４
１、中心値演算ユニット１４２、基準値演算ユニット１
４３、マージ検出ユニット１４４及び位相誤差検出ユニ
ット１４５を有している。そして、更に、この最尤復号
器１４は、初期中心値設定ユニット１４６、演算ユニッ
ト１４７、比較基準値設定ユニット１４８、タイミング
設定ユニット１４９及び比較器１５１を有し、また、ア
ナログのイコライザ７ａに代わるデジタルのトランスバ
ーサル型等化器１５０を含んでいる。

【０１３８】この最尤復号器１４では、図６０に示すタ
イミングチャートに従い、各セクタのＶＦＯ領域にて各
種の処理を行う。即ち、電源投入または強制リセットに
よってパワー・オン・リセット信号が立ち上がった時点
では、当該最尤復号器１４はリセット状態にある。そし
て、ＶＦＯ領域の先頭部分の近傍でＭＯリードゲート信
号ＲＤＧＴが立ち上がると、タイミング設定ユニット１
４９内のクロックカウンタが有効となり、初期中心値設
定ユニット１４６がＶＦＯ領域からの再生信号に基づい
て中心値の初期値を演算するための処理を開始する。な
お、この場合、再生信号のサンプル値ｙ_k がＰＬＬ回路
からのクロック信号ＣＬＫに同期して動作するＡ／Ｄ変
換器１３からトランスバーサル型等化器１５０を介して
初期中心値設定ユニット１４６に提供される。トランス
バーサル型等化器１５０内の定数はデフォルト値に設定
されている。タイミング設定ユニット１４９内のクロッ
クカウンタの値がｊ1 に達したときに得られている中心
値が初期値として初期中心値設定ユニット１４６内にラ
ッチされる。

【０１３９】クロックカウンタの値がj1に達して中心値
の初期値が設定ユニット１４６内にラッチされ、かつＰ
ＬＬ回路がロック状態となったことを示すゲート信号Ｉ
ＮＩＴＧＴが立ち上がると、クロックカウンタの値ｉ
が”０”にリセットされ、最尤復号器１４で使用される
各種定数の演算が開始される。この実施例では、後述す
る比較基準値Δ１及びΔ２と、トランスバーサル型等化
器１５０にて用いられる適応等化の目標値が演算され
る。比較基準値Δ1 及びΔ2 は比較基準設定ユニット１
４８によって演算され、また、適応等化の目標値は演算
ユニット１４７にて演算される。そして、クロックカウ
ンタの値がj2に達した時点で、比較基準値Δ1 及びΔ2
が比較基準値設定ユニット１４８にラッチされると共
に、適応化の目標値が演算ユニット１４７から比較器１
５１に提供され、該比較器１５１内にラッチされる。

【０１４０】上記比較基準値Δ１及びΔ２は次のような
値である。

【０１４１】最尤復号器１４のマージ判定ユニット１４
１では、前述したように、図１７に示す手順に従って各
サンプリング値に対応したマージ（merge)状態( データ
の遷移状態) を判定している。この場合、+merge (Ｍ_k
＝０１）、-merge (Ｍ_k ＝１０）及びno merge（Ｍ_k ＝
００）の判定基準となる

【０１４２】

【数１１】 は、図２５に示すように、再生信号の正ピーク値を”
２”、負のピーク値を”−２”に仮定したときに最適と
なる値である。この定数”１”及び”−１”は、図１９
に示す基準値演算ユニット１４３での処理においても使
用されている（Δ_{k+ 1} ＝２Ｃ_kave−ｙ_k −１、Δ_k+1 ＝
２Ｃ_kave−ｙ_k ＋１）。このマージ状態の判定に用いら
れる定数を一般的に比較基準値Δ１と定義する。上記定
数（１、−１）の絶対値は、理想的な再生信号の振幅
値”４（＝２−（−２））”の四分の一の値である。従
って、この比較基準値Δ１も再生信号の振幅値の四分の
一の値とする。

【０１４３】また、最尤復号器１４の中心値演算ユニッ
ト１４２では、前述したように、図１８に示す手順に従
って中心値データＣ_kdを演算している。この場合、中心
値データＣ_kdを求めるための演算式を選択するための判
定基準となる

【０１４４】

【数１２】 もまた、再生信号の正ピーク値を”２”、負のピーク値
を”−２”に仮定したときに最適となる値である。この
判定基準として用いられる定数を一般的に比較基準値Δ
２と定義する。この定数（２、−２）の絶対値は、理想
的な再生信号の振幅値”４”の二分の一の値である。従
って、この比較基準値Δ２も再生信号の振幅値の二分の
一の値とする。

【０１４５】最尤データ検出に使用すべき中心値Ｃ_kave
の初期値を得るための演算の原理が図６１に示される。
即ち、サンプリング値の最大値ｙ_max と最小値ｙ_min と
の差が所定値ｙ_com 以上となったときに、ＶＦＯ領域の
繰り返しパターンに対応した再生信号が立ち上がったと
判定し、その後、ｊ1 個のサンプリング値の平均値を演
算する。この平均値が中心値の初期値として設定され
る。ここで、サンプルリング数ｊ1 は、再生信号１周期
のサンプルリング数の整数倍となってる。このように、
サンプルリング数ｊを再生信号１周期のサンプルリング
数の整数倍とすることにより、位相同期のとれていない
ＰＬＬ回路からのクロックＣＬＫに同期したサンプリン
グ動作であっても、そのサンプリング値の平均値は常に
再生信号の中心値となる。

【０１４６】上記原理に従って中心値の初期値を演算す
る初期中心値設定ユニット１４６は、例えば、図６２に
示すような手順で処理を実行するようになっている。

【０１４７】サンプリング値ｙ_k を入力すると、その値
が今までに得られた最大値ｙ_max より大きいか否かが判
定され、もし、大きければ、その値に最大値ｙ_max が更
新される（ｙ_max ＝ｙ_k ）。また、そのサンプリング値
ｙ_k が今までに得られた最小値ｙ_min より小さいと、最
小値ｙ_min がそのサンプリング値ｙ_k に更新される（ｙ
_min ＝ｙ_k ）。そして、最大値ｙ_max 及び最小値ｙ_min
のいずれかが更新されると、該最大値ｙ_max と該最小値
ｙ_min との差ｙd （＝ｙ_max −ｙ_min ）が演算される。
そして、この差ｙ_d が所定値ｙ_com より大きくなるまで
最大値ｙ_max と最小値ｙ_min の更新処理が行われる。こ
こで、最大値ｙ_max と最小値ｙ_min との差ｙ_d が所定値
ｙ_com を超えると、ＶＦＯ領域の繰り返しパターンに対
応した再生信号が立ち上がったと判定され、中心値の演
算が行われる。中心値の演算処理においては、クロック
信号のカウント値ｉが”０”に初期化され、その後、新
たなサンプリング値ｙ_k が与えられる毎に、 Ｃ_iinit ＝｛( j1-1 )・Ｃ_i-1init ＋ｙ_k ｝／j1 に基づいてＣ_iinit が演算される。そして、カウント値
ｉがインクリメントされ（ｉ＝ｉ＋１）、サンプリング
値がj1個（ｉ＝j1) に達するまでこの演算が実行され
る。カウント値ｉがj1に達したときの演算値Ｃ
_j1initは、j1個のサンプリング値の平均値であり、即
ち、サンプリングされた再生信号の中心値を示す。従っ
て、カウント値ｉがj1に達したときに、その時点で得ら
れている演算値Ｃ_j1initが中心値Ｃ_kaveの初期値として
初期中心値設定ユニット１４６内にラッチされる（Ｃ
_kave＝Ｃ_j1init）。

【０１４８】上記のように、中心値の初期値が初期中心
値設定ユニット１４６にラッチされると、その初期値が
中心値演算ユニット１４２に与えられ、この中心値の初
期値を用いて基準値演算ユニット１４３での演算が行わ
れ（図１９参照）、以後、中心値演算ユニット１４２が
この初期値からサンプリング値に基づいて中心値を順次
更新していく（図１８参照）。なお、中心値の初期値が
決定した後、後述する比較基準値Δ１及びΔ２が決定す
るまでの間、マージ判定ユニット１４１及び基準値演算
ユニット１４３において、比較基準値Δ１として定数”
１”が用いられる。また、その間、中心値演算ユニット
１４２において、比較基準値Δ２として定数”２”が用
いられる。

【０１４９】上記比較基準値Δ１及びΔ２は、演算ユニ
ット１４７及び比較基準値設定ユニット１４８によって
次のように演算される。

【０１５０】まず、ＶＦＯ領域の繰り返しパターンに対
応した再生信号の振幅値を得るための演算の原理が図６
３に示される。ＰＬＬ回路がロックした状態において
（ＩＮＩＴＧＴが立ち上がった状態）、このＰＬＬ回路
からのクロック信号に同期して該再生信号の略正及び負
のピーク値がサンプリングされる。そして、正のピーク
値がサンプリングされるときは、マージ判定ユニット１
４１は、+mergeの判定結果（Ｍ_k ＝０１）を出力してお
り、また、負のピーク値がサンプリングされるときは、
マージ判定ユニット１４１は、-mergeの判定結果（Ｍ_k
＝１０）を出力している。従って、比較基準値設定ユニ
ット１４８は、マージ判定ユニット１４１からの判定結
果が +merge のときのサンプリング値ｙ_p の平均値と、
該判定結果が -merge のときのサンプリング値ｙ_m の平
均値を求め、その差ｄｙ_pm（＝ｙ_p−ｙ_m ）を該再生信
号の振幅値とて演算する。

【０１５１】演算ユニット１４７及び比較基準値設定ユ
ニット１４８は、図６４に示す手順に従って処理を実行
する。まず、演算ユニット１４７では、クロックカウン
タ値ｉを”０”にリセットした後に、サンプリング値ｙ
_k に対するマージ判定ユニット１４１からの判定結果に
基づいて、サンプリング値の正のピーク値ｙ_p の平均値
を得るための演算及びサンプリング値の負のピーク値ｙ
_m の平均値を得るための演算を行う。そして、正のピー
ク値ｙ_p の平均値と負のピーク値ｙ_m の平均値との差ｄ
ｙ_pmを演算する。その後、比較基準値設定ユニット１４
８が、この差ｄｙ_pmを四分の一にして比較基準値Δ１を
求め、更に、この差ｄｙ_pmを二分の一にして比較基準値
Δ２を求める。演算ユニット１４７及び比較基準値設定
ユニット１４８での上記の処理をクロックカウント値ｉ
（サンプリング数）がｊ２に達するまで行い、演算ユニ
ット１４７はクロックカウント値がｊ２の時点での上記
差ｄｙ_pmを最終的な再生信号の振幅値として得、その時
点での比較基準値Δ１及びΔ２が最終値として比較基準
値設定ユニット１４８にラッチされる。

【０１５２】演算ユニット１４７は、上記正のピーク値
ｙ_p の平均値を得るための演算及び負のピーク値ｙ_m の
平均値を得るための演算をそれぞれ図６５及び図６６に
示す手順に従って行っている。

【０１５３】即ち、マージ判定ユニット１４１から＋me
rge （Ｚ_k ＞１）の判定結果が得られると、変数ｙ_kpd
としてサンプリング値ｙ_k を用いて（ｙ_kpd ＝ｙ_k ）、 ｙ_kp＝｛（ｉ−１）・ｙ_k-1p＋ｙ_kpd ｝／ｉ に従って正のピーク値の平均値ｙ_kpが演算される（図６
５参照）。この場合（＋merge ）、新たなサンプリング
値ｙ_k を用いて正のピーク値の平均値ｙ_kpの更新演算が
なされる。また、マージ判定ユニット１４１での判定結
果が＋merge の場合、変数ｙ_kmd として前回（ｉ＝ｋ−
１）の演算で得られた負のピーク値の平均値ｙ_k-1mを用
いて（ｙ_kmd ＝ｙ_k-1m）、 ｙ_km＝｛（ｉ−１）・ｙ_k-1m＋ｙ_kmd ｝／ｉ に従って負のピーク値の平均値ｙkmが演算される（図６
６参照）。この場合（＋merge ）、今回（ｉ＝ｋ）の負
のピーク値の平均値ｙ_kmは前回（ｉ＝ｋ−１）の負のピ
ーク値の平均値ｙ_k-1mと等しくなり、今回のサンプリン
グ値ｙ_k は実質的に負のピーク値の平均値の更新演算に
は用いられない。

【０１５４】マージ判定ユニット１４１から−merge
（Ｚ_k ＜−１）の判定結果が得られると、変数ｙ_kpd と
して前回（ｉ＝ｋ−１）の演算で得られた正のピーク値
の平均値ｙ_k-1pを用いて（ｙ_kpd ＝ｙ_k-1p）、上式に従
って正のピーク値の平均値ｙ_kpが演算される（図６５参
照）。この場合（−merge)、今回（ｉ＝ｋ）の正のピー
ク値の平均値ｙ_kpは前回（ｉ＝ｋ−１）の正のピーク値
の平均値ｙ_k-1pと等しくなり、今回のサンプリング値ｙ
_k は実質的に正のピーク値の平均値の更新演算には用い
られない。また、マージ判定ユニットでの判定結果が−
merge の場合、変数ｙ_kmd としてサンプリング値ｙ_k を
用いて（ｙ_kmd ＝ｙ_k ）、上式に従って負のピーク値の
平均値ｙ_kmが演算される（図６６参照）。この場合（−
merge)、新たなサンプリング値ｙ_k を用いて負のピーク
値の平均値ｙ_kmの更新演算が行われる。

【０１５５】マージ判定ユニット１４１からno merge
（−１＜Ｚ_k ＜１）の判定結果が得られると、正のピー
ク値の平均値ｙ_kpの更新演算及び負のピーク値の平均値
ｙ_kmの更新演算のそれぞれにおいて、変数ｙ_kpd 、ｙ
_kmd として前回（ｉ＝ｋ−１）の演算にて得られた正及
び負のピーク値の平均値ｙ_k-1p及びｙ_k-1mを用いて（ｙ
_{kp d} ＝ｙ_k-1p ,ｙ_kmd ＝ｙ_k-1m），上式に従って正及び
負のピーク値の平均値ｙ_kp及びｙ_kmが演算される（図６
５及び図６６参照）。この場合（no merge）、今回（ｉ
＝ｋ）の正及び負のピーク値の平均値ｙ_kp及びｙ_kmはそ
れぞれ前回（ｉ＝k−１）の正及び負のピーク値の平均
値ｙ_k-1p及びｙ_k-1mに等しくなり、今回のサンプリング
値ｙ_k が実質的に正及び負のピーク値の平均値の更新演
算には用いられない。

【０１５６】上記のようにして、クロックカウント値が
ｊ２に達した時点で比較基準値Δ１及びΔ２がラッチさ
れると、その比較基準値Δ１がマージ判定ユニット１４
１及び基準値演算ユニット１４３に与えられる。その結
果、以後、マージ判定ユニット１４１及び基準値演算ユ
ニット１４３は、それぞれ図１７及び図１９に示す手順
に代えて図６７に示す手順に従って処理を行う。また、
比較基準値Δ２が中心値演算ユニット１４２に与えら
れ、以後、中心値演算ユニット１４２は図１８に示す手
順に代えて図６８に示す手順に従って処理を行う。

【０１５７】上述したように、ＶＦＯ領域において、中
心値の初期値が得られた後に比較基準値Δ１及びΔ２の
演算が行われるが、この比較基準値Δ１及びΔ２を得る
ための演算の過程でクロックカウント値がｊ２の時点で
得られた正のピーク値の平均値ｙ_kpと負のピーク値の平
均値ｙ_kmとの差ｄｙ_kpm （ＶＦＯ領域における繰り返し
パルス信号の振幅値に対応）が信号等化の目標値ｄｙ
_lat として比較器１５１内にラッチされる。

【０１５８】トランスバーサル型等化器１５０は、例え
ば、図６９に示すように、遅延素子１５０１、及び１５
０２と、二段の遅延素子１５０１及び１５０２を介した
サンプリング値に等化係数（ゲイン）ｋを乗ずる乗算器
１５０３と、Ａ／Ｄ変換器１３からのサンプリング値に
直接等化係数（ゲイン）ｋを乗ずる乗算器１５０４と、
一段の遅延素子１５０１を介したサンプリング値と、乗
算器１０５３の出力値の反転値と、更に乗算器１５０４
の出力値の反転値とを加算して等化値を得る加算器１５
０５と、乗算器１５０３及び１５０４にて用いられるゲ
インｋの値を制御するゲインコントローラ１５１０とを
有している。このゲインコントローラ１５１０は、比較
器１５１からのゲインコントロール信号（ｋコントロー
ル信号）に基づいて等化係数（ゲイン）ｋを制御する。

【０１５９】上記ＶＦＯ領域では、トランスバーサル型
等化器１５０のゲインｋは、デフォルト値に固定される
ように制御される。各セクタのＶＦＯ領域以降の領域に
おいては、トランスバーサル型等化器１５０の等化係数
ｋは、上記の目標値ｄｙ_lat及びマージ判定ユニット１
４１からの判定結果に基づいて制御される。

【０１６０】即ち、演算ユニット１４７は、上記のよう
に決定された比較基準値Δ１を用いて判定演算を行うマ
ージ判定ユニット１４１からの判定結果に基づいて信号
の正のピーク値の平均値ｙ_kpを図７０に示す手順にて演
算し（図６５の手順に対応する）、マージ演算ユニット
１４１からのその判定結果に基づいて信号の負のピーク
値ｙ_kmを図７１に示す手順に従って演算する（図６６に
示す手順に対応する）。このように演算された正のピー
ク値の平均値ｙ_kpと負のピーク値の平均値ｙ_kmとの差ｄ
ｙ_pmが更に演算される。この差ｄｙ_pmがクロック信号に
同期して等化目標値ｄｙ_lat がラッチされた比較器１５
１に提供される。

【０１６１】比較器１５１及びトランスバーサル型等化
器１５０のゲインコントローラ１５１０は、図７２に示
す手順に従って処理を行う。

【０１６２】先ず、演算ユニット１４７から比較器１５
１に正のピーク値の平均値ｙ_kpと負のピーク値の平均値
ｙ_kmとの差ｄｙ_pmが与えられる毎に、比較器１５１がそ
の差ｄｙ_pmと等化目標値ｄｙ_lat との差、即ち振幅差ｄ
ｙ_diffを演算して、この演算された振幅差ｄｙ_diffをゲ
インコントロール信号としてトランスバーサル型等化器
１５０のゲインコントローラ１５１０に与える。次に、
ゲインコントローラ１５１０は、所定の等化係数ｋo を
基準値として用いて等化係数ｋをｋ＝ｋo ＋ｄｙ_diff／
ｍに従って決定し、乗算器１５０３及び１５０４にて用
いられる等化係数（ゲイン）をこの決定された等化係数
値ｋとなるように制御する。ここで、ｍは、振幅差ｄｙ
_diffを補正すべき等化係数の大きさに調整するための定
数である。各乗算器１５０３及び１５０４は、Ａ／Ｄ変
換器１３からのサンプリング値に上記のように制御され
る等化係数を乗じてその結果を加算器１５０５に供給す
る。

【０１６３】上述したようにトランスバーサル型等化器
１５０の等化係数を制御すれば、信号振幅値ｄｙ_pmが変
動して等化目標値ｄｙ_lat からずれると、上式に従って
そのずれｄｙ_diffを補正するように等化係数ｋが制御さ
れる。従って、安定した等化出力が得られる。

【０１６４】また、上記等化目標値は、各セクタのＶＦ
Ｏ領域においてその再生信号の振幅値ｄｙ_pmに基づいて
容易に決定することができる。即ち、等化器において、
等化目標値をセクタ位置に応じて容易に可変設定でき
る。

【０１６５】更に、上記等化器がディジタル処理にて等
化出力を得ているので、アナログ等化では困難であった
光ディスク１の内周及び外周によって遅延時間を変える
ことが、クロックの周期を変えることで容易に達成され
る。

【０１６６】なお、トランスバーサル型等化器１５０の
各乗算器１５０３及び１５０４は、二数の乗算を行う通
常の回路にて実現できるが、図７３に示すように、サン
プル値と等化係数との乗算を簡易的かつ高速にに行うよ
う構成することも可能である。

【０１６７】図７３において、この乗算器は、Ａ／Ｄ変
換器１３からのデータＸ（ｔ）（７ビット）または遅延
素子１５０１及び１０５２を介したデータＸ（ｔ−２
τ）（７ビット）を順次１ビットずつシフトして格納す
るレジスタＲｇ１，Ｒｇ２，Ｒｇ３，Ｒｇ４，Ｒｇ５，
Ｒｇ６及びＲｇ７と、セレクタＳｅｌ１及びＳｅｌ２
と、加算器ＡＤＤとを有している。レジスタＲｇ１には
入力データがそのままセットされ、レジスタＲｇ２には
入力データを１ビットシフトした該入力データの１／２
のデータがセットされ、レジスタＲｇ３には入力データ
を２ビットシフトした該入力データの１／４のデータが
セットされ、レジスタＲｇ４には入力データを３ビット
シフトした該入力データの１／８のデータがセットさ
れ、レジスタＲｇ５には入力データを４ビットシフトし
た該入力データの１／１６のデータがセットされ、レジ
スタＲｇ６には入力データを５ビットシフトした該入力
データの１／３２のデータがセットされ、そして、レジ
スタＲｇ７には入力データを６ビットシフトした該入力
データの１／６４がセットされる。各セレクタＳｅｌ１
及びＳｅｌ２は比較器１５１からのゲインコントロール
信号に従って、各レジスタにセットされた入力データの
１／４，１／８，１／１６、１／３２及び１／６４の値
のうちのいずれかの値を選択する。そして、加算器ＡＤ
ＤがセレクタＳｅｌ１にて選択された値にセレクタＳｅ
ｌ２にて選択された値(+) またはその符号反転値(-) を
加算して、最終的な乗算値（ｋ・Ｘ（ｔ）またはｋ・Ｘ
（ｔ−２τ））を出力するこのように、各乗算器１５０
２及び１５０３を構成すれば、シフト動作及び加算にて
乗算が可能となるので、簡単かつ高速に乗算処理ができ
る。

【０１６８】

【発明の効果】上述の如く、本発明の光ディスク記録再
生装置によれば、光ディスクからのデータ再生に最尤復
号を適用することができ、記録密度の高度化によって再
生信号波形の振幅が小さくなって対雑音比が小さくなっ
ても、最尤復号により最も確からしいデータが検出でき
る。また、データの記録時にディスクに形成される記録
ピットの大きさが環境温度等に起因して変動しても、隣
接する記録ピットの前エッジ間のインターバル及び隣接
する記録ピットの後エッジ間のインターバルの変動は少
ないので、そのエッジ部分に対応したデータを正確に再
生できるようになる。

【図面の簡単な説明】

【図１】本発明の光ディスク記録系の実施例を示すブロ
ック図である。

【図２】ＰＲプリコーダの構成を示すブロック図であ
る。

【図３】１／７変調の規則を示す図表である。

【図４】本発明の光ディスク再生系の実施例を示すブロ
ック図である。

【図５】クラス１のパーシャルレスポンス特性のトレリ
ス図である。

【図６】クラス１のパーシャルレスポンス特性の状態遷
移を示す図である。

【図７】記録系及び再生系での信号処理を示すタイミン
グチャート（その１）である。

【図８】再生系での信号処理を示すタイミングチャート
（その２）である。

【図９】図４に示す最尤復号器の構成例を示すブロック
図である。

【図１０】最尤復号信号を示すフローチャートである。

【図１１】図４に示す最尤復号器の他の構成例を示すブ
ロック図である。

【図１２】図１０に示す最尤復号器での処理を示すフロ
ーチャートである。

【図１３】図４に示す最尤復号器の更に他の構成例を示
すブロック図である。

【図１４】図１２に示す最尤復号器での処理を示すフロ
ーチャートである。

【図１５】エンベロープ変動を含む再生信号を示す図で
ある。

【図１６】最尤復号器の他の構成例を示すブロック図で
ある。

【図１７】図１６に示すマージ判定ユニットでの処理を
示すフローチャートである。

【図１８】図１６に示す中心値演算ユニットでの処理を
示すフローチャートである。

【図１９】図４に示す基準値演算ユニットでの処理を示
すフローチャートである。

【図２０】図１６に示すマージ検出ユニットでの処理を
示すフローチャートである。

【図２１】図１６に示すマージ判定ユニットの構成を示
すブロック図である。

【図２２】図１６に示す基準値演算ユニットの構成を示
すブロック図である。

【図２３】図１６に示す中心値演算ユニットの構成を示
すブロック図である。

【図２４】図１６に示すマージ検出ユニットの構成を示
すブロック図である。

【図２５】記録系及び再生系での信号処理タイミングを
示すタイミングチャートである。

【図２６】低域雑音振幅に対するエラーレートの状態を
示すグラフである。

【図２７】高温時に記録された記録ピットに対するデー
タを示す図である。

【図２８】低温時に記録された記録ピットに対するデー
タを示す図である。

【図２９】最尤復号器の他の適用例を示すブロック図で
ある。

【図３０】同期クロックの生成タイミングを示すタイミ
ングチャートである。

【図３１】図２９に示す最尤データ検出におけるマージ
検出ユニットの構成例を示すブロック図である。

【図３２】図３１に示すマージ検出ユニットでの処理を
示すフローチャートである。

【図３３】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図３４】図３３に示す切り換えロジック回路の構成例
を示す図である。

【図３５】短穴方式による記録系と再生系の信号処理状
態を示すタイミングチャートである。

【図３６】理想的な再生信号及びその再生信号から得ら
れる二値化信号（同期用信号）を示す波形図である。

【図３７】実際の再生信号及びその再生信号をグランド
レベルにてスライス検出して得られる二値化信号（同期
用信号）を示す波形図である。

【図３８】エンベロープ変動する再生信号から検出され
るスライスレベルの例を示す波形図である。

【図３９】エンベロープ変動する再生信号から検出され
るスライスレベルの他の例を示す波形図である。

【図４０】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図４１】図４０に示す再生系にて得られるスライスレ
ベルの例を示す波形図である。

【図４２】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図４３】図４２に示す再生系における最尤復号器の構
成例を示すブロック図である。

【図４４】位相誤差データを得るための演算の手順を示
すフロー図である。

【図４５】位相誤差検出ユニットの構成例を示すブロッ
ク図である。

【図４６】正の位相誤差を示す図である。

【図４７】負の位相誤差を示す図である。

【図４８】図４２に示す再生系におけるＰＬＬ回路の構
成例を示すブロック図である。

【図４９】ＰＬＬ回路の他の構成例を示すブロック図で
ある。

【図５０】記録系及び再生系での信号処理を示すタイミ
ングチャートである。

【図５１】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５２】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５３】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５４】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５５】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５６】光磁気ディスク装置の再生系の他の例を示す
ブロック図である。

【図５７】ＶＦＯ領域での再生信号の状態を示す波形図
である。

【図５８】最尤復号器の他の構成例を示すブロック図で
ある。

【図５９】光ディスクの記録フォーマットの一例を示す
図である。

【図６０】各セクタでの処理タイミングを示すタイミン
グチャートである。

【図６１】中心値の初期値を得るための演算の原理を示
す図である。

【図６２】中心値の初期値を得るための手順を示すフロ
ーチャートである。

【図６３】比較基準値Δ１及びΔ２を得るための原理を
示す図である。

【図６４】比較基準値Δ１及びΔ２を得るための手順を
示すフローチャートである。

【図６５】正のピーク値の平均値を演算する手順を示す
フローチャートである。

【図６６】負のピーク値の平均値を演算する手順を示す
フローチャートである。

【図６７】比較基準値Δ１が設定されたマージ判定ユニ
ット及び基準値演算ユニットでの処理手順を示すフロー
チャートである。

【図６８】比較基準値Δ２が設定された中心値演算ユニ
ットでの処理手順を示すフローチャートである。

【図６９】トランスバーサル型等化器の構成を示すブロ
ック図である。

【図７０】比較基準値Δ１を用いて正のピーク値の平均
値を演算する手順を示すフローチャートである。

【図７１】比較基準値Δ１を用いて負のピーク値の平均
値を演算する手順を示すフローチャートである。

【図７２】トランスバーサル型等化器における等化係数
を制御する手順を示すフローチャートである。

【図７３】トランスバーサル型等化器における乗算器の
構成例を示すブロック図である。

【図７４】従来の光ディスク記録系を示すブロック図で
ある。

【図７５】記録データと光ディスク上に形成されるピッ
トとの関係を示す図である。

【図７６】従来の光ディスク再生系を示すブロック図で
ある。

【図７７】従来の再生信号系と復調データとの関係を示
す図である。

【図７８】高密度記録と低密度記録における再生信号波
形を示す図である。

【符号の説明】

１ 光ディスク ２ 光学ヘッド ３ データ出力ユニット ４ 変調器 ５ レーザ駆動ユニット ６ アンプ ７ フィルタ／イコライザ ８ ピークディテクタ ９ ＰＬＬ回路 １０ 復調器 １１ 走長制限変調器 １２ ＰＲ変調プリコーダ １３ Ａ／Ｄ変換器 １４ 走長制限最尤復号器 １７ 二値化回路 １８ Ｄ／Ａ変換器

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−167206 (32)優先日 平成６年７月19日(1994．7．19) (33)優先権主張国 日本（ＪＰ） (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】記録データを所定のパーシャルレスポンス
   特性に対応した記録規則に従って変調することにより得
   られる信号を前エッジ及び後エッジによって情報を表現
   する記録ピットを形成することによって記録した光ディ
   スクからデータを再生するシステムにおいて、 光ディスクから信号を再生する信号再生手段と、 該信号再生手段からの再生信号を所定のタイミングでサ
   ンプリングし、そのサンプリングデータを出力するサン
   プリング手段と、 該サンプリング手段からのサンプリングデータに基づい
   て、記録ピットの前エッジによって表される最も確から
   しい第一のデータを確定する第一の最尤データ検出手段
   と、 上記サンプリング手段からのサンプリングデータに基づ
   いて、記録ピットの後エッジによって表現される最も確
   からしい第二のデータを確定する第二の最尤データ検出
   手段と、 上記第一のデータ及び第二のデータを合成して再生デー
   タを生成するデータ合成手段とを有するデータ再生シス
   テム。
2. 【請求項２】請求項１記載のデータ再生システムにおい
   て、 信号再生手段にて再生される信号に基づいてサンプリン
   グ手段でのサンプリングタイミングを規定する同期クロ
   ック信号を生成するクロック生成手段を有し、 該クロック生成手段にて生成された同期クロック信号に
   同期してサンプリング手段が再生信号をサンプリングす
   るようにしたデータ再生システム。
3. 【請求項３】請求項２記載のデータ再生システムにおい
   て、 クロック生成手段は、サンプリングデータの遷移状態を
   判定した結果に基づいて計算される再生信号の中心値と
   再生されたサンプリングデータとの差に応じて位相誤差
   を検出する位相誤差検出手段と、 該位相誤差検出手段にて検出された位相誤差をなくすよ
   うに同期クロック信号の位相を調整する位相調整手段と
   を備えるデータ再生システム。
4. 【請求項４】請求項２または３記載のデータ再生システ
   ムにおいて、 クロック生成手段は、記録ピットの前エッジに同期した
   第一の同期クロック信号を生成する第一のクロック生成
   手段と、 記録ピットの後エッジに同期した第二の同期クロック信
   号を生成する第二のクロック生成手段とを備え、 上記第一の最尤データ検出手段は、上記第一の同期クロ
   ック信号に同期して上記サンプリング手段から得られる
   サンプリングデータに基づいて第一のデータを確定し、
   上記第二の最尤データ検出手段は、上記第二の同期クロ
   ック信号に同期して上記サンプリング手段から得られる
   サンプリングデータに基づいて第二のデータを確定する
   ようにしたデータ再生システム。