JP3479329B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP3479329B2
JP3479329B2 JP27148093A JP27148093A JP3479329B2 JP 3479329 B2 JP3479329 B2 JP 3479329B2 JP 27148093 A JP27148093 A JP 27148093A JP 27148093 A JP27148093 A JP 27148093A JP 3479329 B2 JP3479329 B2 JP 3479329B2
Authority
JP
Japan
Prior art keywords
light
width
gate electrode
pattern
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27148093A
Other languages
English (en)
Other versions
JPH07130615A (ja
Inventor
昇 森内
公三郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27148093A priority Critical patent/JP3479329B2/ja
Publication of JPH07130615A publication Critical patent/JPH07130615A/ja
Application granted granted Critical
Publication of JP3479329B2 publication Critical patent/JP3479329B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、微細パターンの形成技
術に関し、特に、位相シフトマスクを用いた微細パター
ンの形成に適用して有効な技術に関するものである。
【0002】
【従来の技術】フォトマスク(レチクル)の遮光領域を
挟む一対の光透過領域の一方に位相シフタを設け、この
一対の光透過領域を透過する二つの光の位相を互いに反
転させることによって、半導体ウエハ上の二つの光の境
界部における光の強度を弱める位相シフト技術が注目さ
れている(特公昭62−59296号公報など)。
【0003】図5は、一例として半導体ウエハに形成さ
れるゲート電極のパターン10を、図6は、このパター
ン10の形成に使用する位相シフトマスク11をそれぞ
れ示す。位相シフトマスク11は、透明なガラス基板1
2の一面に上記パターン10に対応する遮光パターン1
3を形成し、光透過領域の一部に光の位相を約180度
反転させる位相シフタ14を配置した構成になってい
る。
【0004】ところで、半導体集積回路装置の製造工程
で広く使用されているポジ型のフォトレジストを使って
上記位相シフトマスク11の遮光パターン13をウエハ
側に転写しようとすると、位相シフタ14のエッジ部に
対応する領域で光強度が零になるため、図7に示すよう
に、現像後のレジストパターン18の一部にレジスト残
り15が発生することが知られている。
【0005】その対策として、図8に示すように、前記
遮光パターン13をブローデン(broaden) した遮光パタ
ーン16を通常のフォトマスク17に形成し、このフォ
トマスク17と前記位相シフトマスク11とを重ね露光
することによって、レジスト残り15の発生を防止する
ことが考えられる。この場合、上記遮光パターン16の
ブローデン量は、重ね露光の際の重ね合わせ精度に依存
し、現状の技術では、片側0.1〔μm〕程度が必要であ
る。
【0006】
【発明が解決しようとする課題】本発明者は、前記の重
ね露光技術を検討した結果、次のような問題点を見出し
た。
【0007】例えば解像度が0.3〔μm〕の露光装置を
使って、前記図6に示す位相シフトマスク11と図8に
示すフォトマスク17を重ね露光する場合、前記図5に
示すパターン10のスペース部a(隣接するパターン1
0とのスペースが最小になる箇所)の寸法を0.4〔μ
m〕、図8に示す遮光パターン16のブローデン量を片
側0.1〔μm〕とすると、上記パターン10のスペース
部aに対応する遮光パターン16のスペース部a' の寸
法は、0.2〔μm〕となる。
【0008】すなわち、この場合は、スペース部a' の
寸法が露光装置の解像度(0.3〔μm〕)を上回るた
め、ウエハ側のスペース部a' に対応する領域で光の強
度が非常に弱くなり、レジスト残りの発生の防止を目的
とした重ね露光の効果が失われてしまう。
【0009】本発明の目的は、位相シフトマスクを用い
た微細パターンの形成技術を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0012】フォトマスクに形成された所定のラインお
よびスペースを有する一群の遮光パターンを転写する
際、前記遮光パターンのライン部を形成するための第1
のフォトマスクと、前記遮光パターンのスペース部を形
成するための第2のフォトマスクとを用意し、これらを
重ね合わせて露光する。
【0013】
【作用】上記した手段によれば、遮光パターンのライン
部とスペース部とを2つのフォトマスクに分けて形成
し、露光装置の解像度を上回る微細な寸法のライン部は
位相シフトマスクを使って露光し、スペース部は露光装
置の解像度に見合った従来型フォトマスクを使って露光
することにより、遮光パターンのライン部とスペース部
とを矛盾なく転写することができる。
【0014】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【0015】(実施例1)図1は本実施例で使用する第
1のフォトマスクの要部平面図、図2は同じく第2のフ
ォトマスクの要部平面図である。
【0016】図1に示す第1のフォトマスク1は、前記
図5に示すゲート電極のパターン10のライン部bを転
写するためのものである。このフォトマスク1のガラス
基板2の一面には、上記パターン10のライン部bとス
ペース部aとが共に遮光部となるような遮光パターン3
が形成され、光透過領域の一部には光の位相を約180
度反転させる位相シフタ4が配置されている。パターン
10のライン部bの寸法(ゲート幅)は、例えば0.2
〔μm〕である。
【0017】図2に示す第2のフォトマスク5は、前記
図5に示すゲート電極のパターン10のスペース部aを
転写するためのものである。このフォトマスク5のガラ
ス基板2の一面には、上記パターン10のスペース部a
が光透過部となるような遮光パターン6が形成されてい
る。パターン10のスペース部aの寸法は、例えば0.4
〔μm〕である。
【0018】ここで、例えば解像度が0.3〔μm〕のi
線縮小露光装置と汎用のポジ型フォトレジストを使って
上記第1のフォトマスク1と第2のフォトマスク2を重
ね露光する。このとき、パターン10のライン部bは、
その寸法が露光装置の解像度(0.3〔μm〕)を上回っ
ているが、光透過領域の一部に位相シフタ4を配置して
いることから、高精度の転写が可能である。また、パタ
ーン10のスペース部aは、その寸法が露光装置の解像
度を下回っているので高精度の転写が可能である。
【0019】このように、本実施例によれば、解像度の
高いポジ型のフォトレジストを使用し、レジスト残りが
発生することなく、露光装置の解像度を上回る微細な寸
法のライン部bを有するパターン10を高精度に転写す
ることができる。
【0020】(実施例2)図3は本実施例で使用する第
1のフォトマスクの要部平面図、図4は同じく第2のフ
ォトマスクの要部平面図である。
【0021】図3に示す第1のフォトマスク1は、前記
図5に示すゲート電極のパターン10のライン部bを転
写するためのものであって、前記実施例1のフォトマス
ク1と同じものである。
【0022】一方、図4に示す第2のフォトマスク7
は、前記実施例2のフォトマスク5の遮光パターン6の
一部に露光装置の解像度以下の寸法を有する光透過領域
8を設け、この光透過領域8上に位相シフタ9を配置し
た構成になっているので、パターン10のスペース部a
に相当する領域(光透過部)を透過する光の位相と光透
過領域8を透過する光の位相を互いに反転させることが
できる。
【0023】従って、上記フォトマスク7と前記第1の
フォトマスク1とを重ね露光することにより、パターン
10のスペース部aの寸法が露光装置の解像度を上回っ
ている場合でも高精度の転写が可能になる。すなわち、
本実施例によれば、解像度の高いポジ型のフォトレジス
トを使用し、レジスト残りが発生することなく、露光装
置の解像度を上回る微細な寸法のライン部bおよびスペ
ース部aを有するパターン10を高精度に転写すること
ができる。
【0024】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0025】前記実施例では、ゲート電極のパターンの
転写に適用した場合について説明したが、配線パターン
その他微細なラインおよびスペースを有する遮光パター
ンの転写に適用することができる。また、半導体ウエハ
のみならず、液晶表示素子やプリント配線基板などの微
細パターンの形成に広く適用することができる。
【0026】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0027】本発明によれば、解像度の高いポジ型のフ
ォトレジストを使用し、レジスト残りが発生することな
く、露光装置の解像度を上回る微細な寸法のラインおよ
びスペースを有するパターンを高精度に転写することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施例である第1のフォトマスクの
要部平面図である。
【図2】本発明の一実施例である第2のフォトマスクの
要部平面図である。
【図3】本発明の他の実施例である第1のフォトマスク
の要部平面図である。
【図4】本発明の他の実施例である第2のフォトマスク
の要部平面図である。
【図5】ゲート電極のパターンの一例を示す要部平面図
である。
【図6】図5に示すパターンの形成に使用する位相シフ
トマスクを示す要部平面図である。
【図7】レジスト残りのパターンを示す要部平面図であ
る。
【図8】図6の位相シフトマスクと重ね露光するフォト
マスクの要部平面図である。
【符号の説明】
1 フォトマスク 2 ガラス基板 3 遮光パターン 4 位相シフタ 5 フォトマスク 6 遮光パターン 7 フォトマスク 8 光透過領域 9 位相シフタ 10 パターン 11 位相シフトマスク 12 ガラス基板 13 遮光パターン 14 位相シフタ 15 レジスト残り 16 遮光パターン 17 フォトマスク 18 レジストパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 1/08

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の幅を有する第1の部分および前記
    第1の幅よりも広い第2の幅を有する第2の部分を備え
    た第1のゲート電極と、第1の幅を有する第3の部分お
    よび前記第1の幅よりも広い第2の幅を有する第4の部
    分を備えた第2のゲート電極とが、前記第1の部分およ
    び前記第3の部分が互いに並列となるように並んで設け
    られ、前記第1の部分と前記第3の部分との間には露光
    装置の解像度に見合って分離することのできるスペース
    が設けられている半導体集積回路装置の製造方法であっ
    て、 (a)ポジ型フォトレジスト膜が形成された半導体ウエ
    ハを準備する工程と、 (b)前記第1の部分を転写するための第1の遮光領域
    と、前記第2の部分、前記第4の部分およびそれらの間
    の部分を含む領域を転写するための第2の遮光領域と、
    前記第3の部分を転写するための第3の遮光領域と、前
    記第1、第2および第3の遮光領域で囲まれた開口部を
    覆って設けられ、その端部が前記第1、第2および第3
    の遮光領域内に配置された位相シフタとを有する第1の
    フォトマスクを用いて前記ポジ型フォトレジスト膜に露
    光をする工程と、 (c)前記第1および第3の部分をそれぞれ別々に覆う
    遮光領域と、前記第2および第4の部分を露光装置の解
    像度に見合って分離するためのスペースとを備えた第2
    のフォトマスクを用いて前記ポジ型フォトレジスト膜に
    露光をする工程と、 を有することを特徴とする半導体集積回路装置の製造方
    法。
  2. 【請求項2】 さらに、第1の幅を有する第5の部分お
    よび前記第1の幅よりも広い第2の幅を有する第6の部
    分を備えた第3のゲート電極が、前記第1のゲート電極
    と互いに直列となるように並んで設けられていることを
    特徴とする請求項1記載の半導体集積回路装置の製造方
    法。
  3. 【請求項3】 さらに、第1の幅を有する第7の部分お
    よび前記第1の幅よりも広い第2の幅を有する第8の部
    分を備えた第4のゲート電極が、前記第2のゲート電極
    と互いに直列となるように並んで設けられていることを
    特徴とする請求項1または2記載の半導体集積回路装置
    の製造方法。
JP27148093A 1993-10-29 1993-10-29 半導体集積回路装置の製造方法 Expired - Lifetime JP3479329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27148093A JP3479329B2 (ja) 1993-10-29 1993-10-29 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27148093A JP3479329B2 (ja) 1993-10-29 1993-10-29 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07130615A JPH07130615A (ja) 1995-05-19
JP3479329B2 true JP3479329B2 (ja) 2003-12-15

Family

ID=17500635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27148093A Expired - Lifetime JP3479329B2 (ja) 1993-10-29 1993-10-29 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3479329B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650962B2 (ja) * 1988-05-11 1997-09-10 株式会社日立製作所 露光方法及び素子の形成方法並びに半導体素子の製造方法
JP2892765B2 (ja) * 1990-04-27 1999-05-17 株式会社日立製作所 パターン構造を有する素子の製造方法
JPH0770468B2 (ja) * 1991-09-27 1995-07-31 富士通株式会社 レジストパターンの形成方法

Also Published As

Publication number Publication date
JPH07130615A (ja) 1995-05-19

Similar Documents

Publication Publication Date Title
JP2974821B2 (ja) パターン形成方法
US6420074B2 (en) Phase shifting circuit manufacture method and apparatus
JPH08227140A (ja) 位相シフト・リソグラフィ・マスクおよびその製造方法
KR101408580B1 (ko) 포토마스크, 포토마스크의 제조 방법, 패턴 전사 방법, 표시 장치용 화소 전극의 제조 방법 및 표시 장치의 제조 방법
JP3094439B2 (ja) 露光方法
US5686208A (en) Process for generating a phase level of an alternating aperture phase shifting mask
KR19980025511A (ko) 스티칭 노광 공정에 사용되는 마스크
JP3164779B2 (ja) ホトマスク
JP3479329B2 (ja) 半導体集積回路装置の製造方法
JPH04165352A (ja) フォトマスク
JPS62135837A (ja) ホトマスクおよびそれを用いた写真蝕刻法
JPH1115128A (ja) ホトマスク及びそれを用いたパタン形成方法
KR100236075B1 (ko) 마스크 패턴
JPH0777796A (ja) 露光用マスク及び露光方法
US7829246B2 (en) Method of forming pattern
JPH06252031A (ja) 露光装置及び露光方法
KR20000001481A (ko) 하프톤 위상 반전 마스크 및 그 제조방법
JP2734396B2 (ja) 露光マスク
JP2908649B2 (ja) 位相シフトマスクおよびその製造方法
JPH0812416B2 (ja) マスク
JP2001166451A (ja) 3つの異なる位相シフト領域を有する位相シフトマスクおよびその製造方法
KR0151228B1 (ko) 고립된 다수의 패턴을 형성하기 위한 포토마스크
KR0145336B1 (ko) 패턴 형성 방법
KR100272656B1 (ko) 반도체 소자의 레티클 구조
KR100224717B1 (ko) 위상반전 마스크 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9