JP3475637B2 - 半導体構造体および半導体装置の製造方法 - Google Patents
半導体構造体および半導体装置の製造方法Info
- Publication number
- JP3475637B2 JP3475637B2 JP03944596A JP3944596A JP3475637B2 JP 3475637 B2 JP3475637 B2 JP 3475637B2 JP 03944596 A JP03944596 A JP 03944596A JP 3944596 A JP3944596 A JP 3944596A JP 3475637 B2 JP3475637 B2 JP 3475637B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- doped
- znse
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光ディスクなどに用
いられる半導体発光素子等の半導体装置に関するもので
ある。
いられる半導体発光素子等の半導体装置に関するもので
ある。
【０００２】
【従来の技術】ZnSe系II-VI族化合物半導体は直接遷移
型で広いバンドギャップをもつことから、近年、これを
用いた青色半導体レーザの開発が活発に行われている。
型で広いバンドギャップをもつことから、近年、これを
用いた青色半導体レーザの開発が活発に行われている。
【０００３】従来例として、ZnSe系II-VI族半導体を用
いた青色半導体レーザの構造を図１１に示す。１１１は
Siをドープしたn型GaAs基板、１１２はClをドープしたn
型ZnSe層、１１３はClをドープしたn型ZnSSeクラッド
層、１１４はClをドープしたn型ZnMgSSeクラッド層、１
１５はClをドープしたn型ZnSSe光導波層、１１６はZnCd
Se活性層、１１７はNをドープしたp型ZnSSe光導波層、
１１８はNをドープしたp型ZnMgSSeクラッド層、１１９
はNをドープしたp型ZnSSe層、１１１０はNをドープした
p型ZnSe層、１１１１はp型ZnSe/ZnTe多重量子井戸層、
１１１２はNをドープしたp型ZnTeコンタクト層、１１１
３は絶縁層、１１１４はp型AuPd電極、１１１５はn型In
電極である。
いた青色半導体レーザの構造を図１１に示す。１１１は
Siをドープしたn型GaAs基板、１１２はClをドープしたn
型ZnSe層、１１３はClをドープしたn型ZnSSeクラッド
層、１１４はClをドープしたn型ZnMgSSeクラッド層、１
１５はClをドープしたn型ZnSSe光導波層、１１６はZnCd
Se活性層、１１７はNをドープしたp型ZnSSe光導波層、
１１８はNをドープしたp型ZnMgSSeクラッド層、１１９
はNをドープしたp型ZnSSe層、１１１０はNをドープした
p型ZnSe層、１１１１はp型ZnSe/ZnTe多重量子井戸層、
１１１２はNをドープしたp型ZnTeコンタクト層、１１１
３は絶縁層、１１１４はp型AuPd電極、１１１５はn型In
電極である。
【０００４】
【発明が解決しようとする課題】本発明が解決しようと
する課題を以下に述べる。
する課題を以下に述べる。
【０００５】（１）p型ZnSeまたはp型ZnSSe上に金属を
直接形成してp型電極を得る場合、最も仕事関数の大き
な金属である金や白金などを用いても、ショットキー障
壁が生じオーム性接触が得られない。そのためレーザ素
子の駆動電圧の増加が生じる。
直接形成してp型電極を得る場合、最も仕事関数の大き
な金属である金や白金などを用いても、ショットキー障
壁が生じオーム性接触が得られない。そのためレーザ素
子の駆動電圧の増加が生じる。
【０００６】（２）従来のようにp型ZnTeコンタクト層
を用いる場合、p型ZnTeに対しては金を用いればオーム
性接触が容易に得られるが、ZnTeとその下の層であるZn
Seとは格子定数の不整合率が7%と大きいためZnTe層中に
ミスフィット転位が発生し、これがレーザの劣化を生じ
させる。
を用いる場合、p型ZnTeに対しては金を用いればオーム
性接触が容易に得られるが、ZnTeとその下の層であるZn
Seとは格子定数の不整合率が7%と大きいためZnTe層中に
ミスフィット転位が発生し、これがレーザの劣化を生じ
させる。
【０００７】（３）結晶成長後II-VI族半導体を空気中
に放置すると急速に酸化が進み、ZnOやSeOが最表面に形
成される。特にこのZnOは材料的に非常に安定であるた
め金属-II-VI族半導体間に存在すると大きな障壁となり
オーム性接触を得ることは困難となる。
に放置すると急速に酸化が進み、ZnOやSeOが最表面に形
成される。特にこのZnOは材料的に非常に安定であるた
め金属-II-VI族半導体間に存在すると大きな障壁となり
オーム性接触を得ることは困難となる。
【０００８】（４）ZnSe系II-VI族化合物半導体の結晶
成長温度は一般に200から300℃と極めて低いため電極形
成のための熱処理温度をそれ以下に設定しなければなら
ない。金属が表面酸化層を拡散しII-VI族半導体と反応
層を形成できるような充分高い温度で熱処理を行うこと
ができない。
成長温度は一般に200から300℃と極めて低いため電極形
成のための熱処理温度をそれ以下に設定しなければなら
ない。金属が表面酸化層を拡散しII-VI族半導体と反応
層を形成できるような充分高い温度で熱処理を行うこと
ができない。
【０００９】そこで本発明は、II-VI族半導体レーザ等
の低コンタクト抵抗のｐ型オーム性電極構造体を提供す
るものである。
の低コンタクト抵抗のｐ型オーム性電極構造体を提供す
るものである。
【００１０】
【課題を解決するための手段】課題を解決するための手
段は次の通りである。
段は次の通りである。
【００１１】（１）II-VI族半導体エピタキシャル層上
にアモルファス半導体を形成した後、そのアモルファス
半導体上に金属を形成した電極構造にすることである。
にアモルファス半導体を形成した後、そのアモルファス
半導体上に金属を形成した電極構造にすることである。
【００１２】（２）II-VI族半導体エピタキシャル層上
にS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層を形成した後、その層上に金属を形成した
電極構造にすることである。
にS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層を形成した後、その層上に金属を形成した
電極構造にすることである。
【００１３】（３）II-VI族半導体エピタキシャル層上
に水素不純物を添加したアモルファス半導体層を形成し
た後、そのアモルファス半導体層上に金属を形成した電
極構造にすることである。
に水素不純物を添加したアモルファス半導体層を形成し
た後、そのアモルファス半導体層上に金属を形成した電
極構造にすることである。
【００１４】（４）II-VI族半導体エピタキシャル層上
に銀不純物を添加したアモルファス半導体層を形成した
後、そのアモルファス半導体層上に金属を形成した電極
構造にすることである。
に銀不純物を添加したアモルファス半導体層を形成した
後、そのアモルファス半導体層上に金属を形成した電極
構造にすることである。
【００１５】（５）真空中にて半導体基板上にII-VI族
半導体エピタキシャル層を成長した後、引き続き真空中
にて半導体基板及びII-VI族半導体エピタキシャル層を
冷却し、さらに引き続き真空中にてII-VI族半導体エピ
タキシャル層上にSiCなどのアモルファス半導体を形成
し、その後アモルファス半導体層上に電極用金属を形成
することである。
半導体エピタキシャル層を成長した後、引き続き真空中
にて半導体基板及びII-VI族半導体エピタキシャル層を
冷却し、さらに引き続き真空中にてII-VI族半導体エピ
タキシャル層上にSiCなどのアモルファス半導体を形成
し、その後アモルファス半導体層上に電極用金属を形成
することである。
【００１６】（６）真空中にて半導体基板上にII-VI族
半導体エピタキシャル層を成長した後、引き続き真空中
にて成長温度付近の基板温度でII-VI族半導体エピタキ
シャル層上に電極用金属を形成することである。
半導体エピタキシャル層を成長した後、引き続き真空中
にて成長温度付近の基板温度でII-VI族半導体エピタキ
シャル層上に電極用金属を形成することである。
【００１７】（７）真空中にて半導体基板上にII-VI族
半導体エピタキシャル層を成長した後、引き続き真空中
にて半導体基板及びII-VI族半導体エピタキシャル層を
冷却し、さらに引き続き真空中にてII-VI族半導体エピ
タキシャル層上に電極用金属を形成することである。
半導体エピタキシャル層を成長した後、引き続き真空中
にて半導体基板及びII-VI族半導体エピタキシャル層を
冷却し、さらに引き続き真空中にてII-VI族半導体エピ
タキシャル層上に電極用金属を形成することである。
【００１８】（８）半導体基板上にII-VI族半導体エピ
タキシャル層を成長した後、そのII-VI族半導体エピタ
キシャル層上に電極用金属を形成し、さらにその金属表
面に加速イオンを照射することである。
タキシャル層を成長した後、そのII-VI族半導体エピタ
キシャル層上に電極用金属を形成し、さらにその金属表
面に加速イオンを照射することである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１から図１０を用いて説明する。
て図１から図１０を用いて説明する。
【００２０】（実施の形態１）図１はZnSe系II-VI族半
導体を用いた青色半導体レーザの構造断面図を示す。１
１はSiをドープしたn型GaAs基板、１２はClをドープし
たn型ZnSe層、１３はClをドープしたn型ZnSSeクラッド
層、１４はClをドープしたn型ZnMgSSeクラッド層、１５
はClをドープしたn型ZnSSe光導波層、１６はZnCdSe活性
層、１７はNをドープしたp型ZnSSe光導波層、１８はNを
ドープしたp型ZnMgSSeクラッド層、１９はNをドープし
たp型ZnSSe層、１１０はNをドープしたp型ZnSe層、１１
１はアモルファスTe層、１１２は絶縁層、１１３はp型A
uPd電極、１１４はn型In電極である。本実施の形態のよ
うに、Teアモルファス層１１１をコンタクト層に用いる
ことにより、低いコンタクト抵抗が得られた。
導体を用いた青色半導体レーザの構造断面図を示す。１
１はSiをドープしたn型GaAs基板、１２はClをドープし
たn型ZnSe層、１３はClをドープしたn型ZnSSeクラッド
層、１４はClをドープしたn型ZnMgSSeクラッド層、１５
はClをドープしたn型ZnSSe光導波層、１６はZnCdSe活性
層、１７はNをドープしたp型ZnSSe光導波層、１８はNを
ドープしたp型ZnMgSSeクラッド層、１９はNをドープし
たp型ZnSSe層、１１０はNをドープしたp型ZnSe層、１１
１はアモルファスTe層、１１２は絶縁層、１１３はp型A
uPd電極、１１４はn型In電極である。本実施の形態のよ
うに、Teアモルファス層１１１をコンタクト層に用いる
ことにより、低いコンタクト抵抗が得られた。
【００２１】その結果である作製したレーザの電流ー電
圧特性を図１(b)に示す。図に示すように従来に比べレ
ーザの立ち上がり電圧は減少し、レーザの駆動電圧の低
減化がはかれた。その結果長寿命化が実現できた。
圧特性を図１(b)に示す。図に示すように従来に比べレ
ーザの立ち上がり電圧は減少し、レーザの駆動電圧の低
減化がはかれた。その結果長寿命化が実現できた。
【００２２】従来のようにp型ZnTeなどのエピタキシャ
ル層でコンタクト層を形成する場合も、p型ZnTeに対し
ては金を用いれば上述の実施の形態と同様にオーム性接
触が容易に得られる。しかしZnTeがエピタキシャル結晶
であるがためにZnTeとその下の層であるZnSeとの格子定
数の不整合率が大きな問題となり、これによりZnTe層中
にミスフィット転位が発生し、レーザの劣化を生じさせ
る。
ル層でコンタクト層を形成する場合も、p型ZnTeに対し
ては金を用いれば上述の実施の形態と同様にオーム性接
触が容易に得られる。しかしZnTeがエピタキシャル結晶
であるがためにZnTeとその下の層であるZnSeとの格子定
数の不整合率が大きな問題となり、これによりZnTe層中
にミスフィット転位が発生し、レーザの劣化を生じさせ
る。
【００２３】一方アモルファス層をエピタキシャル層上
に形成する場合は、アモルファス層がもともと規則的な
原子配列をとっていないため格子整合率を考慮する必要
がない。従って格子不整に起因した転位の発生、伝搬も
なく高品質のアモルファス層が形成できる。その結果レ
ーザの寿命も向上できる。またAuなどの金属を用いれば
Teアモルファス層１１１に対してオーム性接触が容易に
得られることは言うまでもない。
に形成する場合は、アモルファス層がもともと規則的な
原子配列をとっていないため格子整合率を考慮する必要
がない。従って格子不整に起因した転位の発生、伝搬も
なく高品質のアモルファス層が形成できる。その結果レ
ーザの寿命も向上できる。またAuなどの金属を用いれば
Teアモルファス層１１１に対してオーム性接触が容易に
得られることは言うまでもない。
【００２４】次に、図２は作製の工程の一例を示す。本
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板１１
上にClをドープしたn型ZnSe層１２、Clをドープしたn型
ZnSSeクラッド層１３、Clをドープしたn型ZnMgSSeクラ
ッド層１４、Clをドープしたn型ZnSSe光導波層１５、Zn
CdSe活性層１６、Nをドープしたp型ZnSSe光導波層１
７、Nをドープしたp型ZnMgSSeクラッド層１８、Nをドー
プしたp型ZnSSe層１９、Nをドープしたp型ZnSe層１１０
と順次エピタキシャル成長する。次に、Nをドープしたp
型ZnSe層１１０上に蒸着法を用いてTeアモルファス層１
１１を形成する。次にフォトリソグラフ法によってスト
ライプ状のレジストパターンを成長層上に形成し、それ
をマスクとして用いて成長層をストライプ状にエッチン
グする。
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板１１
上にClをドープしたn型ZnSe層１２、Clをドープしたn型
ZnSSeクラッド層１３、Clをドープしたn型ZnMgSSeクラ
ッド層１４、Clをドープしたn型ZnSSe光導波層１５、Zn
CdSe活性層１６、Nをドープしたp型ZnSSe光導波層１
７、Nをドープしたp型ZnMgSSeクラッド層１８、Nをドー
プしたp型ZnSSe層１９、Nをドープしたp型ZnSe層１１０
と順次エピタキシャル成長する。次に、Nをドープしたp
型ZnSe層１１０上に蒸着法を用いてTeアモルファス層１
１１を形成する。次にフォトリソグラフ法によってスト
ライプ状のレジストパターンを成長層上に形成し、それ
をマスクとして用いて成長層をストライプ状にエッチン
グする。
【００２５】レジストマスク下以外の領域のNをドープ
したp型ZnMgSSeクラッド層１８、Nをドープしたp型ZnSS
e層１９、Nをドープしたp型ZnSe層１１０、Teアモルフ
ァス１１１をエッチング除去した。その後、絶縁層１１
２を全面蒸着した後リフトオフを行い、エッチングされ
た領域に電流狭窄層として絶縁層１１２が埋め込まれた
構造を形成する。そしてさらにウエハ全面に蒸着法を用
いてp型AuPd電極１１３を形成する。
したp型ZnMgSSeクラッド層１８、Nをドープしたp型ZnSS
e層１９、Nをドープしたp型ZnSe層１１０、Teアモルフ
ァス１１１をエッチング除去した。その後、絶縁層１１
２を全面蒸着した後リフトオフを行い、エッチングされ
た領域に電流狭窄層として絶縁層１１２が埋め込まれた
構造を形成する。そしてさらにウエハ全面に蒸着法を用
いてp型AuPd電極１１３を形成する。
【００２６】尚、以上の説明では、コンタクト層をTeア
モルファス層１１１で構成した例で説明したが、その他
のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層についても同様に実施可能である。
モルファス層１１１で構成した例で説明したが、その他
のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層についても同様に実施可能である。
【００２７】（実施の形態２）図３は、ZnSe系II-VI族
半導体を用いた青色半導体レーザの構造断面図を示す。
３１はSiをドープしたn型GaAs基板、３２はClをドープ
したn型ZnSe層、３３はClをドープしたn型ZnSSeクラッ
ド層、３４はClをドープしたn型ZnMgSSeクラッド層、３
５はClをドープしたn型ZnSSe光導波層、３６はZnCdSe活
性層、３７はNをドープしたp型ZnSSe光導波層、３８はN
をドープしたp型ZnMgSSeクラッド層、３９はNをドープ
したp型ZnSSe層、３１０はNをドープしたp型ZnSe層、３
１１は水素不純物を添加したアモルファスSiC層、３１
２は絶縁層、３１３はp型AuPd電極、３１４はn型In電極
である。
半導体を用いた青色半導体レーザの構造断面図を示す。
３１はSiをドープしたn型GaAs基板、３２はClをドープ
したn型ZnSe層、３３はClをドープしたn型ZnSSeクラッ
ド層、３４はClをドープしたn型ZnMgSSeクラッド層、３
５はClをドープしたn型ZnSSe光導波層、３６はZnCdSe活
性層、３７はNをドープしたp型ZnSSe光導波層、３８はN
をドープしたp型ZnMgSSeクラッド層、３９はNをドープ
したp型ZnSSe層、３１０はNをドープしたp型ZnSe層、３
１１は水素不純物を添加したアモルファスSiC層、３１
２は絶縁層、３１３はp型AuPd電極、３１４はn型In電極
である。
【００２８】本実施の形態のように、水素不純物を添加
したSiCアモルファス層３１１をコンタクト層に用いる
ことにより、低いコンタクト抵抗が得られた。その結果
である作製したレーザの電流ー電圧特性を図３(b)に示
す。図に示すように従来に比べレーザの立ち上がり電圧
は減少し、レーザの駆動電圧の低減化がはかれた。その
結果長寿命化が実現できた。
したSiCアモルファス層３１１をコンタクト層に用いる
ことにより、低いコンタクト抵抗が得られた。その結果
である作製したレーザの電流ー電圧特性を図３(b)に示
す。図に示すように従来に比べレーザの立ち上がり電圧
は減少し、レーザの駆動電圧の低減化がはかれた。その
結果長寿命化が実現できた。
【００２９】本実施の形態のようにSiCアモルファス層
３１１に水素不純物を添加することによりSiCアモルフ
ァス層３１１のバンドギャップ内の局在準位密度を低減
または制御できる。II-VI族半導体とSiCアモルファス層
３１１との界面におけるキャリア輸送はこの局在準位密
度と強く関係しており、この水素不純物の添加量を制御
することによりII-VI族半導体に対するコンタクト層と
しての特性を容易に制御することができる。
３１１に水素不純物を添加することによりSiCアモルフ
ァス層３１１のバンドギャップ内の局在準位密度を低減
または制御できる。II-VI族半導体とSiCアモルファス層
３１１との界面におけるキャリア輸送はこの局在準位密
度と強く関係しており、この水素不純物の添加量を制御
することによりII-VI族半導体に対するコンタクト層と
しての特性を容易に制御することができる。
【００３０】SiCアモルファス層３１１をエピタキシャ
ル層上に形成する場合も同様に格子整合率を考慮する必
要がない。従って格子不整に起因した転位の発生、伝搬
もなく高品質のアモルファス層が形成できる。その結果
レーザの寿命も向上できる。またAuなどの金属を用いれ
ばSiCアモルファス層３１１に対してオーム性接触が容
易に得られることは言うまでもない。
ル層上に形成する場合も同様に格子整合率を考慮する必
要がない。従って格子不整に起因した転位の発生、伝搬
もなく高品質のアモルファス層が形成できる。その結果
レーザの寿命も向上できる。またAuなどの金属を用いれ
ばSiCアモルファス層３１１に対してオーム性接触が容
易に得られることは言うまでもない。
【００３１】次に、図４は作製の工程の一例を示す。本
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板３１
上にClをドープしたn型ZnSe層３２、Clをドープしたn型
ZnSSeクラッド層３３、Clをドープしたn型ZnMgSSeクラ
ッド層３４、Clをドープしたn型ZnSSe光導波層３５、Zn
CdSe活性層３６、Nをドープしたp型ZnSSe光導波層３
７、Nをドープしたp型ZnMgSSeクラッド層３８、Nをドー
プしたp型ZnSSe層３９、Nをドープしたp型ZnSe層３１０
と順次エピタキシャル成長する。次に、Nをドープしたp
型ZnSe層３１０上にECRプラズマCVDを用いて水素不純物
を添加したSiCアモルファス層３１１を形成する。
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板３１
上にClをドープしたn型ZnSe層３２、Clをドープしたn型
ZnSSeクラッド層３３、Clをドープしたn型ZnMgSSeクラ
ッド層３４、Clをドープしたn型ZnSSe光導波層３５、Zn
CdSe活性層３６、Nをドープしたp型ZnSSe光導波層３
７、Nをドープしたp型ZnMgSSeクラッド層３８、Nをドー
プしたp型ZnSSe層３９、Nをドープしたp型ZnSe層３１０
と順次エピタキシャル成長する。次に、Nをドープしたp
型ZnSe層３１０上にECRプラズマCVDを用いて水素不純物
を添加したSiCアモルファス層３１１を形成する。
【００３２】次にフォトリソグラフ法によってストライ
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層３８、Nをドープしたp型ZnSSe層３９、
Nをドープしたp型ZnSe層３１０、水素不純物を添加した
アモルファスSiC層３１１をエッチング除去した。その
後、絶縁層３１２を全面蒸着した後リフトオフを行い、
エッチングされた領域に電流狭窄層として絶縁層３１２
が埋め込まれた構造を形成する。そしてウエハ全面に蒸
着法を用いてp型AuPd電極３１０を形成する。
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層３８、Nをドープしたp型ZnSSe層３９、
Nをドープしたp型ZnSe層３１０、水素不純物を添加した
アモルファスSiC層３１１をエッチング除去した。その
後、絶縁層３１２を全面蒸着した後リフトオフを行い、
エッチングされた領域に電流狭窄層として絶縁層３１２
が埋め込まれた構造を形成する。そしてウエハ全面に蒸
着法を用いてp型AuPd電極３１０を形成する。
【００３３】尚、以上の説明では、コンタクト層をSiC
アモルファス層３１１で構成した例で説明したが、その
他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si
GeまたはSiC層についても同様に実施可能である。
アモルファス層３１１で構成した例で説明したが、その
他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si
GeまたはSiC層についても同様に実施可能である。
【００３４】（実施の形態３）図５は、ZnSe系II-VI族
半導体を用いた青色半導体レーザの構造断面図を示す。
５１はSiをドープしたn型GaAs基板、５２はClをドープ
したn型ZnSe層、５３はClをドープしたn型ZnSSeクラッ
ド層、５４はClをドープしたn型ZnMgSSeクラッド層、５
５はClをドープしたn型ZnSSe光導波層、５６はZnCdSe活
性層、５７はNをドープしたp型ZnSSe光導波層、５８はN
をドープしたp型ZnMgSSeクラッド層、５９はNをドープ
したp型ZnSSe層、５１０はNをドープしたp型ZnSe層、５
１１は銀不純物を添加したアモルファスAsSe層、５１２
は絶縁層、５１３はp型AuPd電極、５１４はn型In電極で
ある。
半導体を用いた青色半導体レーザの構造断面図を示す。
５１はSiをドープしたn型GaAs基板、５２はClをドープ
したn型ZnSe層、５３はClをドープしたn型ZnSSeクラッ
ド層、５４はClをドープしたn型ZnMgSSeクラッド層、５
５はClをドープしたn型ZnSSe光導波層、５６はZnCdSe活
性層、５７はNをドープしたp型ZnSSe光導波層、５８はN
をドープしたp型ZnMgSSeクラッド層、５９はNをドープ
したp型ZnSSe層、５１０はNをドープしたp型ZnSe層、５
１１は銀不純物を添加したアモルファスAsSe層、５１２
は絶縁層、５１３はp型AuPd電極、５１４はn型In電極で
ある。
【００３５】本実施の形態のように、銀不純物を添加し
たアモルファスAsSe層５１１をコンタクト層に用いるこ
とにより、低いコンタクト抵抗が得られた。その結果で
ある作製したレーザの電流ー電圧特性を図５(b)に示
す。図に示すように従来に比べレーザの立ち上がり電圧
は減少し、レーザの駆動電圧の低減化がはかれた。その
結果長寿命化が実現できた。
たアモルファスAsSe層５１１をコンタクト層に用いるこ
とにより、低いコンタクト抵抗が得られた。その結果で
ある作製したレーザの電流ー電圧特性を図５(b)に示
す。図に示すように従来に比べレーザの立ち上がり電圧
は減少し、レーザの駆動電圧の低減化がはかれた。その
結果長寿命化が実現できた。
【００３６】本実施の形態のように、アモルファスAsSe
層５１１に銀不純物を添加すると銀不純物がII-VI族半
導体とアモルファスAsSe層５１１との界面に熱処理また
は光照射などにより異常拡散する。銀不純物はII-VI族
半導体中においてはアクセプタとして働き、界面に多く
存在させることにより電圧障壁の厚みを薄くすることが
可能となり、トンネル電流を増やし、コンタクト抵抗を
減少させることができる。
層５１１に銀不純物を添加すると銀不純物がII-VI族半
導体とアモルファスAsSe層５１１との界面に熱処理また
は光照射などにより異常拡散する。銀不純物はII-VI族
半導体中においてはアクセプタとして働き、界面に多く
存在させることにより電圧障壁の厚みを薄くすることが
可能となり、トンネル電流を増やし、コンタクト抵抗を
減少させることができる。
【００３７】AsSeアモルファス層５１１をエピタキシャ
ル層上に形成する場合も同様に格子整合率を考慮する必
要がない。従って格子不整に起因した転位の発生、伝搬
もなく高品質のアモルファス層が形成できる。その結果
レーザの寿命も向上できる。またAuなどの金属を用いれ
ばAsSeアモルファス層５１１に対してオーム性接触が容
易に得られることは言うまでもない。
ル層上に形成する場合も同様に格子整合率を考慮する必
要がない。従って格子不整に起因した転位の発生、伝搬
もなく高品質のアモルファス層が形成できる。その結果
レーザの寿命も向上できる。またAuなどの金属を用いれ
ばAsSeアモルファス層５１１に対してオーム性接触が容
易に得られることは言うまでもない。
【００３８】次に、図６は作製の工程の一例を示す。本
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板５１
上にClをドープしたn型ZnSe層５２、Clをドープしたn型
ZnSSeクラッド層５３、Clをドープしたn型ZnMgSSeクラ
ッド層５４、Clをドープしたn型ZnSSe光導波層５５、Zn
CdSe活性層５６、Nをドープしたp型ZnSSe光導波層５
７、Nをドープしたp型ZnMgSSeクラッド層５８、Nをドー
プしたp型ZnSSe層５９、Nをドープしたp型ZnSe層５１０
と順次エピタキシャル成長する。次に、分子線エピタキ
シー装置のチャンバー内で基板を冷却する。そして引き
続き同一チャンバー内にてNをドープしたp型ZnSe層５１
０上に銀不純物を添加したアモルファスAsSe層５１１を
形成する。
実施の形態ではZnSe系II-VI族半導体の成長方法とし
て、分子線エピタキシー法を用いた。まずGaAs基板５１
上にClをドープしたn型ZnSe層５２、Clをドープしたn型
ZnSSeクラッド層５３、Clをドープしたn型ZnMgSSeクラ
ッド層５４、Clをドープしたn型ZnSSe光導波層５５、Zn
CdSe活性層５６、Nをドープしたp型ZnSSe光導波層５
７、Nをドープしたp型ZnMgSSeクラッド層５８、Nをドー
プしたp型ZnSSe層５９、Nをドープしたp型ZnSe層５１０
と順次エピタキシャル成長する。次に、分子線エピタキ
シー装置のチャンバー内で基板を冷却する。そして引き
続き同一チャンバー内にてNをドープしたp型ZnSe層５１
０上に銀不純物を添加したアモルファスAsSe層５１１を
形成する。
【００３９】次にフォトリソグラフ法によってストライ
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層５８、Nをドープしたp型ZnSSe層５９、
Nをドープしたp型ZnSe層５１０、銀不純物を添加したア
モルファスAsSe層５１１をエッチング除去した。その
後、絶縁層５１２を全面蒸着した後リフトオフを行い、
エッチングされた領域に電流狭窄層として絶縁層５１２
が埋め込まれた構造を形成する。そしてウエハ全面に蒸
着法を用いてp型AuPd電極５１０を形成する。
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層５８、Nをドープしたp型ZnSSe層５９、
Nをドープしたp型ZnSe層５１０、銀不純物を添加したア
モルファスAsSe層５１１をエッチング除去した。その
後、絶縁層５１２を全面蒸着した後リフトオフを行い、
エッチングされた領域に電流狭窄層として絶縁層５１２
が埋め込まれた構造を形成する。そしてウエハ全面に蒸
着法を用いてp型AuPd電極５１０を形成する。
【００４０】尚、以上の説明では、コンタクト層をAsTe
アモルファス層５１１で構成した例で説明したが、その
他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si
GeまたはSiC層についても同様に実施可能である。
アモルファス層５１１で構成した例で説明したが、その
他のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、Si
GeまたはSiC層についても同様に実施可能である。
【００４１】（実施の形態４）次に、図７は作製の工程
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板７１上にClをドープしたn型ZnSe層７２、Cl
をドープしたn型ZnSSeクラッド層７３、Clをドープした
n型ZnMgSSeクラッド層７４、Clをドープしたn型ZnSSe光
導波層７５、ZnCdSe活性層７６、Nをドープしたp型ZnSS
e光導波層７７、Nをドープしたp型ZnMgSSeクラッド層７
８、Nをドープしたp型ZnSSe層７９、Nをドープしたp型Z
nSe層７１０と順次エピタキシャル成長する。
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板７１上にClをドープしたn型ZnSe層７２、Cl
をドープしたn型ZnSSeクラッド層７３、Clをドープした
n型ZnMgSSeクラッド層７４、Clをドープしたn型ZnSSe光
導波層７５、ZnCdSe活性層７６、Nをドープしたp型ZnSS
e光導波層７７、Nをドープしたp型ZnMgSSeクラッド層７
８、Nをドープしたp型ZnSSe層７９、Nをドープしたp型Z
nSe層７１０と順次エピタキシャル成長する。
【００４２】次に、分子線エピタキシー装置のチャンバ
ー内で基板を冷却する。そして引き続き同一チャンバー
内にてNをドープしたp型ZnSe層７１０上にTeアモルファ
ス層７１１を室温において形成する。次に真空のチャン
バーより大気中に取り出す。そして、フォトリソグラフ
法によってストライプ状のレジストパターンを成長層上
に形成し、それをマスクとして用いて成長層をストライ
プ状にエッチングする。レジストマスク下以外の領域の
Nをドープしたp型ZnMgSSeクラッド層７８、Nをドープし
たp型ZnSSe層７９、Nをドープしたp型ZnSe層７１０、Te
アモルファス層７１１をエッチング除去した。その後、
絶縁層７１２を全面蒸着した後リフトオフを行い、エッ
チングされた領域に電流狭窄層として絶縁層７１２が埋
め込まれた構造を形成する。その後さらにウエハ全面に
蒸着法を用いてp型AuPd電極７１３を形成する。
ー内で基板を冷却する。そして引き続き同一チャンバー
内にてNをドープしたp型ZnSe層７１０上にTeアモルファ
ス層７１１を室温において形成する。次に真空のチャン
バーより大気中に取り出す。そして、フォトリソグラフ
法によってストライプ状のレジストパターンを成長層上
に形成し、それをマスクとして用いて成長層をストライ
プ状にエッチングする。レジストマスク下以外の領域の
Nをドープしたp型ZnMgSSeクラッド層７８、Nをドープし
たp型ZnSSe層７９、Nをドープしたp型ZnSe層７１０、Te
アモルファス層７１１をエッチング除去した。その後、
絶縁層７１２を全面蒸着した後リフトオフを行い、エッ
チングされた領域に電流狭窄層として絶縁層７１２が埋
め込まれた構造を形成する。その後さらにウエハ全面に
蒸着法を用いてp型AuPd電極７１３を形成する。
【００４３】結晶成長後II-VI族半導体を空気中に放置
すると急速に酸化が進み、ZnOやSeOが最表面に形成され
る。特にこのZnOは材料的に非常に安定であるためエッ
チングなどにより完全に除去することは難しく、金属-I
I-VI族半導体間に存在すると大きな電圧障壁を形成する
ためオーム性接触を得ることは困難となる。しかし、本
実施の形態によれば、結晶成長後II-VI族半導体を空気
中に放置することなしに同一真空チャンバー中でその上
にTeアモルファス層７１１を形成するため、Teアモルフ
ァス層７１１とII-VI族半導体との間に酸化膜が介在す
ることがない。したがって酸化膜による電圧障壁を取り
除くことができ良好なコンタクト特性を得ることが可能
となる。
すると急速に酸化が進み、ZnOやSeOが最表面に形成され
る。特にこのZnOは材料的に非常に安定であるためエッ
チングなどにより完全に除去することは難しく、金属-I
I-VI族半導体間に存在すると大きな電圧障壁を形成する
ためオーム性接触を得ることは困難となる。しかし、本
実施の形態によれば、結晶成長後II-VI族半導体を空気
中に放置することなしに同一真空チャンバー中でその上
にTeアモルファス層７１１を形成するため、Teアモルフ
ァス層７１１とII-VI族半導体との間に酸化膜が介在す
ることがない。したがって酸化膜による電圧障壁を取り
除くことができ良好なコンタクト特性を得ることが可能
となる。
【００４４】尚、本実施の形態においては同一チャンバ
ー内で引き続きTeアモルファス層７１１の形成を行って
いるが、空気中に放置することなしに引き続きTeアモル
ファス層７１１の形成を行えば同様の効果は得られ、例
えばII-VI族半導体の成長室とは別の蒸着室を設けて真
空中でII-VI族半導体をそのチャンバーに移動してTeア
モルファス層７１１を形成してもよい。
ー内で引き続きTeアモルファス層７１１の形成を行って
いるが、空気中に放置することなしに引き続きTeアモル
ファス層７１１の形成を行えば同様の効果は得られ、例
えばII-VI族半導体の成長室とは別の蒸着室を設けて真
空中でII-VI族半導体をそのチャンバーに移動してTeア
モルファス層７１１を形成してもよい。
【００４５】尚、以上の説明では、コンタクト層をTeア
モルファス層７１１で構成した例で説明したが、その他
のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層についても同様に実施可能である。
モルファス層７１１で構成した例で説明したが、その他
のS、Se、Te、AsS、AsSe、AsTe、As、Sb、Si、Ge、SiGe
またはSiC層についても同様に実施可能である。
【００４６】（実施の形態５）次に、図８は作製の工程
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板８１上にClをドープしたn型ZnSe層８２、Cl
をドープしたn型ZnSSeクラッド層８３、Clをドープした
n型ZnMgSSeクラッド層８４、Clをドープしたn型ZnSSe光
導波層８５、ZnCdSe活性層８６、Nをドープしたp型ZnSS
e光導波層８７、Nをドープしたp型ZnMgSSeクラッド層８
８、Nをドープしたp型ZnSSe層８９、Nをドープしたp型Z
nSe層８１０と順次エピタキシャル成長する。次に、分
子線エピタキシー装置のチャンバー内で基板を冷却す
る。
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板８１上にClをドープしたn型ZnSe層８２、Cl
をドープしたn型ZnSSeクラッド層８３、Clをドープした
n型ZnMgSSeクラッド層８４、Clをドープしたn型ZnSSe光
導波層８５、ZnCdSe活性層８６、Nをドープしたp型ZnSS
e光導波層８７、Nをドープしたp型ZnMgSSeクラッド層８
８、Nをドープしたp型ZnSSe層８９、Nをドープしたp型Z
nSe層８１０と順次エピタキシャル成長する。次に、分
子線エピタキシー装置のチャンバー内で基板を冷却す
る。
【００４７】そして引き続き同一チャンバー内にてNを
ドープしたp型ZnSe層８１０上にp型Au電極８１１を室温
において形成する。次にフォトリソグラフ法によってス
トライプ状のレジストパターンを成長層上に形成し、そ
れをマスクとして用いて成長層をストライプ状にエッチ
ングする。レジストマスク下以外の領域のNをドープし
たp型ZnMgSSeクラッド層８８、Nをドープしたp型ZnSSe
層８９、Nをドープしたp型ZnSe層８１０、p型AuPd電極
８１１をエッチング除去した。その後、絶縁層８１２を
全面蒸着した後リフトオフを行い、エッチングされた領
域に電流狭窄層として絶縁層８１２が埋め込まれた構造
を形成する。その後さらにウエハ全面に蒸着法を用いて
p型Au電極８１１を形成する。
ドープしたp型ZnSe層８１０上にp型Au電極８１１を室温
において形成する。次にフォトリソグラフ法によってス
トライプ状のレジストパターンを成長層上に形成し、そ
れをマスクとして用いて成長層をストライプ状にエッチ
ングする。レジストマスク下以外の領域のNをドープし
たp型ZnMgSSeクラッド層８８、Nをドープしたp型ZnSSe
層８９、Nをドープしたp型ZnSe層８１０、p型AuPd電極
８１１をエッチング除去した。その後、絶縁層８１２を
全面蒸着した後リフトオフを行い、エッチングされた領
域に電流狭窄層として絶縁層８１２が埋め込まれた構造
を形成する。その後さらにウエハ全面に蒸着法を用いて
p型Au電極８１１を形成する。
【００４８】結晶成長後II-VI族半導体を空気中に放置
すると急速に酸化が進み、ZnOやSeOが最表面に形成され
る。特にこのZnOは材料的に非常に安定であるためエッ
チングなどにより完全に除去することは難しく、金属-I
I-VI族半導体間に存在すると大きな電圧障壁を形成する
ためオーム性接触を得ることは困難となる。しかし、本
実施の形態によれば、結晶成長後II-VI族半導体を空気
中に放置することなしに同一真空チャンバー中でその上
に電極金属を形成するため、金属とII-VI族半導体との
間に酸化膜が介在することがない。したがって酸化膜に
よる電圧障壁を取り除くことができ良好なコンタクト特
性を得ることが可能となる。
すると急速に酸化が進み、ZnOやSeOが最表面に形成され
る。特にこのZnOは材料的に非常に安定であるためエッ
チングなどにより完全に除去することは難しく、金属-I
I-VI族半導体間に存在すると大きな電圧障壁を形成する
ためオーム性接触を得ることは困難となる。しかし、本
実施の形態によれば、結晶成長後II-VI族半導体を空気
中に放置することなしに同一真空チャンバー中でその上
に電極金属を形成するため、金属とII-VI族半導体との
間に酸化膜が介在することがない。したがって酸化膜に
よる電圧障壁を取り除くことができ良好なコンタクト特
性を得ることが可能となる。
【００４９】尚、本実施の形態においては同一チャンバ
ー内で引き続き金属の形成を行っているが、空気中に放
置することなしに引き続き金属の形成を行えば同様の効
果は得られ、例えばII-VI族半導体形成用の成長室とは
別の蒸着室を設けて真空中でII-VI族半導体をそのチャ
ンバーに移動して金属を形成してもよい。
ー内で引き続き金属の形成を行っているが、空気中に放
置することなしに引き続き金属の形成を行えば同様の効
果は得られ、例えばII-VI族半導体形成用の成長室とは
別の蒸着室を設けて真空中でII-VI族半導体をそのチャ
ンバーに移動して金属を形成してもよい。
【００５０】（実施の形態６）次に、図９は作製の工程
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板９１上にClをドープしたn型ZnSe層９２、Cl
をドープしたn型ZnSSeクラッド層９３、Clをドープした
n型ZnMgSSeクラッド層９４、Clをドープしたn型ZnSSe光
導波層９５、ZnCdSe活性層９６、Nをドープしたp型ZnSS
e光導波層９７、Nをドープしたp型ZnMgSSeクラッド層９
８、Nをドープしたp型ZnSSe層９９、Nをドープしたp型Z
nSe層９１０と順次エピタキシャル成長する。成長温度
は270℃とした。
の一例を示す。本実施の形態ではZnSe系II-VI族半導体
の成長方法として、分子線エピタキシー法を用いた。ま
ずGaAs基板９１上にClをドープしたn型ZnSe層９２、Cl
をドープしたn型ZnSSeクラッド層９３、Clをドープした
n型ZnMgSSeクラッド層９４、Clをドープしたn型ZnSSe光
導波層９５、ZnCdSe活性層９６、Nをドープしたp型ZnSS
e光導波層９７、Nをドープしたp型ZnMgSSeクラッド層９
８、Nをドープしたp型ZnSSe層９９、Nをドープしたp型Z
nSe層９１０と順次エピタキシャル成長する。成長温度
は270℃とした。
【００５１】次に、分子線エピタキシー装置のチャンバ
ー内で基板を成長温度付近に保持しておく。そして引き
続き同一チャンバー内にてNをドープしたp型ZnSe層９１
０上にp型Au電極９１１を形成する。これにより、熱処
理効果からさらにコンタクト抵抗の低減がはかれる。次
にフォトリソグラフ法によってストライプ状のレジスト
パターンを成長層上に形成し、それをマスクとして用い
て成長層をストライプ状にエッチングする。レジストマ
スク下以外の領域のNをドープしたp型ZnMgSSeクラッド
層９８、Nをドープしたp型ZnSSe層９９、Nをドープした
p型ZnSe層９１０、p型Au電極９１１をエッチング除去し
た。その後、絶縁層９１２を全面蒸着した後リフトオフ
を行い、エッチングされた領域に電流狭窄層として絶縁
層９１２が埋め込まれた構造を形成する。その後さらに
ウエハ全面に蒸着法を用いてp型Au電極９１１を形成す
る。
ー内で基板を成長温度付近に保持しておく。そして引き
続き同一チャンバー内にてNをドープしたp型ZnSe層９１
０上にp型Au電極９１１を形成する。これにより、熱処
理効果からさらにコンタクト抵抗の低減がはかれる。次
にフォトリソグラフ法によってストライプ状のレジスト
パターンを成長層上に形成し、それをマスクとして用い
て成長層をストライプ状にエッチングする。レジストマ
スク下以外の領域のNをドープしたp型ZnMgSSeクラッド
層９８、Nをドープしたp型ZnSSe層９９、Nをドープした
p型ZnSe層９１０、p型Au電極９１１をエッチング除去し
た。その後、絶縁層９１２を全面蒸着した後リフトオフ
を行い、エッチングされた領域に電流狭窄層として絶縁
層９１２が埋め込まれた構造を形成する。その後さらに
ウエハ全面に蒸着法を用いてp型Au電極９１１を形成す
る。
【００５２】本実施の形態によれば、結晶成長後II-VI
族半導体を空気中に放置することなしに同一真空チャン
バー中でその上に電極金属を形成するため、金属-II-VI
族半導体間に酸化膜が介在することがない。したがって
酸化膜による電圧障壁を取り除くことができ良好なコン
タクト特性を得ることが可能となる。また成長温度付近
の基板温度にて金属を形成するため、熱処理効果が期待
できさらにコンタクト抵抗の低減がはかれる。
族半導体を空気中に放置することなしに同一真空チャン
バー中でその上に電極金属を形成するため、金属-II-VI
族半導体間に酸化膜が介在することがない。したがって
酸化膜による電圧障壁を取り除くことができ良好なコン
タクト特性を得ることが可能となる。また成長温度付近
の基板温度にて金属を形成するため、熱処理効果が期待
できさらにコンタクト抵抗の低減がはかれる。
【００５３】尚、本実施の形態においては同一チャンバ
ー内で引き続き金属の形成を行っているが、空気中に放
置することなしに引き続き金属の形成を行えば同様の効
果は得られ、例えばII-VI族半導体形成用の成長室とは
別の蒸着室を設けて真空中でII-VI族半導体をそのチャ
ンバーに移動して金属を形成してもよい。
ー内で引き続き金属の形成を行っているが、空気中に放
置することなしに引き続き金属の形成を行えば同様の効
果は得られ、例えばII-VI族半導体形成用の成長室とは
別の蒸着室を設けて真空中でII-VI族半導体をそのチャ
ンバーに移動して金属を形成してもよい。
【００５４】（実施の形態７）次に、図１０は作製の工
程の一例を示す。本実施の形態ではZnSe系II-VI族半導
体の成長方法として、分子線エピタキシー法を用いた。
まずGaAs基板１０１上にClをドープしたn型ZnSe層１０
２、Clをドープしたn型ZnSSeクラッド層１０３、Clをド
ープしたn型ZnMgSSeクラッド層１０４、Clをドープした
n型ZnSSe光導波層１０５、ZnCdSe活性層１０６、Nをド
ープしたp型ZnSSe光導波層１０７、Nをドープしたp型Zn
MgSSeクラッド層１０８、Nをドープしたp型ZnSSe層１０
９、Nをドープしたp型ZnSe層１０１０と順次エピタキシ
ャル成長する。
程の一例を示す。本実施の形態ではZnSe系II-VI族半導
体の成長方法として、分子線エピタキシー法を用いた。
まずGaAs基板１０１上にClをドープしたn型ZnSe層１０
２、Clをドープしたn型ZnSSeクラッド層１０３、Clをド
ープしたn型ZnMgSSeクラッド層１０４、Clをドープした
n型ZnSSe光導波層１０５、ZnCdSe活性層１０６、Nをド
ープしたp型ZnSSe光導波層１０７、Nをドープしたp型Zn
MgSSeクラッド層１０８、Nをドープしたp型ZnSSe層１０
９、Nをドープしたp型ZnSe層１０１０と順次エピタキシ
ャル成長する。
【００５５】次にフォトリソグラフ法によってストライ
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層１０８、Nをドープしたp型ZnSSe層１０
９、Nをドープしたp型ZnSe層１０１０をエッチング除去
した。その後、絶縁層１０１１から成る電流狭窄層を形
成する。そしてウエハ全面に蒸着法を用いてp型AuPd電
極１０１２を形成する。
プ状のレジストパターンを成長層上に形成し、それをマ
スクとして用いて成長層をストライプ状にエッチングす
る。レジストマスク下以外の領域のNをドープしたp型Zn
MgSSeクラッド層１０８、Nをドープしたp型ZnSSe層１０
９、Nをドープしたp型ZnSe層１０１０をエッチング除去
した。その後、絶縁層１０１１から成る電流狭窄層を形
成する。そしてウエハ全面に蒸着法を用いてp型AuPd電
極１０１２を形成する。
【００５６】次に、p型AuPd電極１０１２上から窒素の
イオン注入を行う。イオン注入条件の一例は、加速電圧
90 eV、ドーズ量1X1013cm-2、でLSS理論から計算される
飛程はRp=0.14umである。ZnSe系II-VI族半導体に窒素を
イオン注入する場合、ドーズ量は1X1014cm-2以下であり
5X1012cm-2以上であることが望ましい。尚、本実施例で
はイオン注入後250C、10分間の熱処理を行なっている
が、これはドーズ量によっては省略可能である。
イオン注入を行う。イオン注入条件の一例は、加速電圧
90 eV、ドーズ量1X1013cm-2、でLSS理論から計算される
飛程はRp=0.14umである。ZnSe系II-VI族半導体に窒素を
イオン注入する場合、ドーズ量は1X1014cm-2以下であり
5X1012cm-2以上であることが望ましい。尚、本実施例で
はイオン注入後250C、10分間の熱処理を行なっている
が、これはドーズ量によっては省略可能である。
【００５７】従来、結晶成長後II-VI族半導体を空気中
に放置すると急速に酸化が進み、ZnOやSeOが最表面に形
成される。特にこのZnOは材料的に非常に安定であるた
め金属-II-VI族半導体間に存在すると大きな電圧障壁と
なりオーム性接触を得ることは困難となる。そこで電極
金属を表面酸化膜を貫通してII-VI族半導体表面まで拡
散させて金属/II-VI界面反応層を形成するためには高温
での熱処理が一般的に有効である。しかし、ZnSe系II-V
I族化合物半導体の結晶成長温度は200から300℃と極め
て低いため電極形成のための熱処理温度をそれ以下に設
定しなければならない。金属が表面酸化層を拡散しII-V
I族半導体と反応層を形成できるような充分高い温度で
熱処理を行うことができない。
に放置すると急速に酸化が進み、ZnOやSeOが最表面に形
成される。特にこのZnOは材料的に非常に安定であるた
め金属-II-VI族半導体間に存在すると大きな電圧障壁と
なりオーム性接触を得ることは困難となる。そこで電極
金属を表面酸化膜を貫通してII-VI族半導体表面まで拡
散させて金属/II-VI界面反応層を形成するためには高温
での熱処理が一般的に有効である。しかし、ZnSe系II-V
I族化合物半導体の結晶成長温度は200から300℃と極め
て低いため電極形成のための熱処理温度をそれ以下に設
定しなければならない。金属が表面酸化層を拡散しII-V
I族半導体と反応層を形成できるような充分高い温度で
熱処理を行うことができない。
【００５８】本実施の形態のようにp型AuPd電極１０１
２上から窒素のイオン注入を行うと、まず運動エネルギ
ーを持った窒素イオンがp型AuPd電極１０１２中のAuま
たはPd原子と衝突する。それによりAuまたはPd原子がエ
ネルギーを得て表面酸化膜を貫通してII-VI族半導体内
に弾き出される。これによって擬似的な金属/II-VI界面
反応層が形成される。その結果250Cなどの低温の熱処理
によっても容易に良好なオーム性接触が得られる。
２上から窒素のイオン注入を行うと、まず運動エネルギ
ーを持った窒素イオンがp型AuPd電極１０１２中のAuま
たはPd原子と衝突する。それによりAuまたはPd原子がエ
ネルギーを得て表面酸化膜を貫通してII-VI族半導体内
に弾き出される。これによって擬似的な金属/II-VI界面
反応層が形成される。その結果250Cなどの低温の熱処理
によっても容易に良好なオーム性接触が得られる。
【００５９】尚、上記実施の形態１から７ではZnSe系II
-VI族半導体レーザを例で説明したが、その他のZnS系II
-VI族半導体レーザやGaN系III-V族半導体レーザにおい
ても本発明が同様に実施可能である。また電極金属とし
てAnPdの例を示したが、Ni系やPt系など様々な金属につ
いてもその効果は得られる。
-VI族半導体レーザを例で説明したが、その他のZnS系II
-VI族半導体レーザやGaN系III-V族半導体レーザにおい
ても本発明が同様に実施可能である。また電極金属とし
てAnPdの例を示したが、Ni系やPt系など様々な金属につ
いてもその効果は得られる。
【００６０】
【発明の効果】以上のように本発明によれば、アモルフ
ァス半導体層をコンタクト層に用いることにより、コン
タクト抵抗が低減できるという有利な効果が得られる。
そのためZnSe系青色半導体レーザにおいて、従来にない
低電圧駆動、長寿命などが得られ、工業的価値は極めて
高い。
ァス半導体層をコンタクト層に用いることにより、コン
タクト抵抗が低減できるという有利な効果が得られる。
そのためZnSe系青色半導体レーザにおいて、従来にない
低電圧駆動、長寿命などが得られ、工業的価値は極めて
高い。
【図１】本発明の一実施の形態による青色半導体レーザ
の構造断面図
の構造断面図
【図２】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図３】本発明の一実施の形態による青色半導体レーザ
の構造断面図
の構造断面図
【図４】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図５】本発明の一実施の形態による青色半導体レーザ
の構造断面図
の構造断面図
【図６】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図７】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図８】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図９】本発明の一実施の形態による青色半導体レーザ
の製造工程断面図
の製造工程断面図
【図１０】本発明の一実施の形態による青色半導体レー
ザの製造工程断面図
ザの製造工程断面図
【図１１】従来の青色半導体レーザの構造断面図
１１ Siをドープしたn型GaAs基板
１２ Clをドープしたn型ZnSe層
１３ Clをドープしたn型ZnSSeクラッド層
１４ Clをドープしたn型ZnMgSSeクラッド層
１５ Clをドープしたn型ZnSSe光導波層
１６ ZnCdSe活性層
１７ Nをドープしたp型ZnSSe光導波層
１８ Nをドープしたp型ZnMgSSeクラッド層
１９ Nをドープしたp型ZnSSe層
３１ Siをドープしたn型GaAs基板
３２ Clをドープしたn型ZnSe層
３３ Clをドープしたn型ZnSSeクラッド層
３４ Clをドープしたn型ZnMgSSeクラッド層
３５ Clをドープしたn型ZnSSe光導波層
３６ ZnCdSe活性層
３７ Nをドープしたp型ZnSSe光導波層
３８ Nをドープしたp型ZnMgSSeクラッド層
３９ Nをドープしたp型ZnSSe層
５１ Siをドープしたn型GaAs基板
５２ Clをドープしたn型ZnSe層
５３ Clをドープしたn型ZnSSeクラッド層
５４ Clをドープしたn型ZnMgSSeクラッド層
５５ Clをドープしたn型ZnSSe光導波層
５６ ZnCdSe活性層
５７ Nをドープしたp型ZnSSe光導波層
５８ Nをドープしたp型ZnMgSSeクラッド層
５９ Nをドープしたp型ZnSSe層
７１ Siをドープしたn型GaAs基板
７２ Clをドープしたn型ZnSe層
７３ Clをドープしたn型ZnSSeクラッド層
７４ Clをドープしたn型ZnMgSSeクラッド層
７５ Clをドープしたn型ZnSSe光導波層
７６ ZnCdSe活性層
７７ Nをドープしたp型ZnSSe光導波層
７８ Nをドープしたp型ZnMgSSeクラッド層
７９ Nをドープしたp型ZnSSe層
８１ Siをドープしたn型GaAs基板
８２ Clをドープしたn型ZnSe層
８３ Clをドープしたn型ZnSSeクラッド層
８４ Clをドープしたn型ZnMgSSeクラッド層
８５ Clをドープしたn型ZnSSe光導波層
８６ ZnCdSe活性層
８７ Nをドープしたp型ZnSSe光導波層
８８ Nをドープしたp型ZnMgSSeクラッド層
８９ Nをドープしたp型ZnSSe層
９１ Siをドープしたn型GaAs基板
９２ Clをドープしたn型ZnSe層
９３ Clをドープしたn型ZnSSeクラッド層
９４ Clをドープしたn型ZnMgSSeクラッド層
９５ Clをドープしたn型ZnSSe光導波層
９６ ZnCdSe活性層
９７ Nをドープしたp型ZnSSe光導波層
９８ Nをドープしたp型ZnMgSSeクラッド層
９９ Nをドープしたp型ZnSSe層
１０１ Siをドープしたn型GaAs基板
１０２ Clをドープしたn型ZnSe層
１０３ Clをドープしたn型ZnSSeクラッド層
１０４ Clをドープしたn型ZnMgSSeクラッド層
１０５ Clをドープしたn型ZnSSe光導波層
１０６ ZnCdSe活性層
１０７ Nをドープしたp型ZnSSe光導波層
１０８ Nをドープしたp型ZnMgSSeクラッド層
１０９ Nをドープしたp型ZnSSe層
１１０ Nをドープしたp型ZnSe層
１１１ Teアモルファス層
１１２ 絶縁層
１１３ p型AuPd電極
１１４ n型In電極
３１０ Nをドープしたp型ZnSe層
３１１ 水素不純物を添加したアモルファスSiC層
３１２ 絶縁層
３１３ p型AuPd電極
３１４ n型In電極
５１０ Nをドープしたp型ZnSe層
５１１ 銀不純物を添加したアモルファスAsSe層
５１２ 絶縁層
５１３ p型AuPd電極
５１４ n型In電極
７１０ Nをドープしたp型ZnSe層
７１１ 同一チャンバー内にて形成したTeアモルファス
層 ７１２ 絶縁層 ７１３ p型AuPd電極 ７１４ n型In電極 ８１０ Nをドープしたp型ZnSe層 ８１１ 同一チャンバー内にて形成したp型AuPd電極 ８１２ 絶縁層 ８１３ n型In電極 ９１０ Nをドープしたp型ZnSe層 ９１１ 同一チャンバー内にて形成したp型AuPd電極 ９１２ 絶縁層 ９１３ n型In電極 １０１０ Nをドープしたp型ZnSe層 １０１１ 絶縁層 １０１２ p型AuPd電極 １０１３ n型In電極
層 ７１２ 絶縁層 ７１３ p型AuPd電極 ７１４ n型In電極 ８１０ Nをドープしたp型ZnSe層 ８１１ 同一チャンバー内にて形成したp型AuPd電極 ８１２ 絶縁層 ８１３ n型In電極 ９１０ Nをドープしたp型ZnSe層 ９１１ 同一チャンバー内にて形成したp型AuPd電極 ９１２ 絶縁層 ９１３ n型In電極 １０１０ Nをドープしたp型ZnSe層 １０１１ 絶縁層 １０１２ p型AuPd電極 １０１３ n型In電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｓ 5/042 ６１２ Ｈ０１Ｓ 5/042 ６１２
(56)参考文献 特開 平８−148762（ＪＰ，Ａ)
特開 平１−140663（ＪＰ，Ａ)
特開 平７−254749（ＪＰ，Ａ)
特開 平６−181339（ＪＰ，Ａ)
特開 平２−122565（ＪＰ，Ａ)
特開 平７−45911（ＪＰ，Ａ)
特開 平７−66503（ＪＰ，Ａ)
特開 平５−275744（ＪＰ，Ａ)
特開 昭64−39082（ＪＰ，Ａ)
特開 昭49−4797（ＪＰ，Ａ)
特開 平６−97504（ＪＰ，Ａ)
特開 平６−188524（ＪＰ，Ａ)
特開 平４−63479（ＪＰ，Ａ)
特開 平７−14805（ＪＰ，Ａ)
特開 昭49−98190（ＪＰ，Ａ)
特開 昭62−13035（ＪＰ，Ａ)
特開 昭54−130890（ＪＰ，Ａ)
特開 平７−142765（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
H01L 21/203
H01L 21/205
H01L 21/28
H01L 21/363
H01S 5/00 - 5/50
Claims (2)
- 【請求項１】 基板上に形成したＺｎＳｅ系またはＧａ
Ｎ系のｐ型の半導体多層膜と、前記ｐ型の半導体多層膜
上に形成した水素不純物を添加したアモルファス半導体
層と、前記アモルファス半導体層上に形成した金属電極
とを備えたことを特徴とする半導体構造体。 - 【請求項２】 真空中にて基板上に、ＺｎＳｅ系または
ＧａＮ系のｐ型の半導体エピタキシャル層を成長する工
程と、真空中にて前記ｐ型の半導体エピタキシャル層を
冷却する工程と、真空中にて前記ｐ型の半導体エピタキ
シャル層上に水素不純物を添加したアモルファス半導体
層を形成する工程と、真空中にて前記アモルファス半導
体層上に金属電極を形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03944596A JP3475637B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体構造体および半導体装置の製造方法 |
| US08/806,929 US5956362A (en) | 1996-02-27 | 1997-02-26 | Semiconductor light emitting device and method of etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03944596A JP3475637B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体構造体および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232633A JPH09232633A (ja) | 1997-09-05 |
| JP3475637B2 true JP3475637B2 (ja) | 2003-12-08 |
Family
ID=12553227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03944596A Expired - Fee Related JP3475637B2 (ja) | 1996-02-27 | 1996-02-27 | 半導体構造体および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475637B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876003B1 (en) | 1999-04-15 | 2005-04-05 | Sumitomo Electric Industries, Ltd. | Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device |
-
1996
- 1996-02-27 JP JP03944596A patent/JP3475637B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232633A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639275A (en) | Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor | |
| US5821555A (en) | Semicoductor device having a hetero interface with a lowered barrier | |
| JP3209096B2 (ja) | ３族窒化物化合物半導体発光素子 | |
| AU654726B2 (en) | Blue-green laser diode | |
| US10685835B2 (en) | III-nitride tunnel junction with modified P-N interface | |
| US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
| KR100329023B1 (ko) | 피(p)형II-VI족반도체의경사형조성의오믹접촉 | |
| US5108948A (en) | Method of producing a semiconductor device having a disordered superlattice using an epitaxial solid diffusion source | |
| EP0723322B1 (en) | Semiconductor light emitting device and method for fabricating the same | |
| JP2905667B2 (ja) | Ｉｉ−ｖｉ族化合物半導体薄膜の製造方法およびｉｉ−ｖｉ族化合物半導体装置 | |
| JP2760596B2 (ja) | 導波路構造を有する半導体デバイスおよびその製造方法 | |
| JP3475637B2 (ja) | 半導体構造体および半導体装置の製造方法 | |
| JP4465890B2 (ja) | 半導体装置の製造方法 | |
| US6005263A (en) | Light emitter with lowered heterojunction interface barrier | |
| JP3674412B2 (ja) | ＡｌＧａＩｎＰ系発光ダイオード及びその製造方法 | |
| JP3464629B2 (ja) | ｐ型コンタクト電極装置および発光装置 | |
| JP3333346B2 (ja) | 半導体装置 | |
| US5298456A (en) | Method of manufacturing semiconductor laser | |
| JP2737748B2 (ja) | 化合物半導体の接合方法 | |
| JP3271225B2 (ja) | Ｉｉ−ｖｉ族化合物半導体の成長方法 | |
| JPH0983079A (ja) | 半導体素子 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| JP2993167B2 (ja) | 面発光半導体レーザの製造方法 | |
| EP1233492B1 (en) | Compound semiconductor laser manufacturing method | |
| JPH08274413A (ja) | 半導体デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |