JP3474841B2 - 面実装部品の製造方法 - Google Patents
面実装部品の製造方法Info
- Publication number
- JP3474841B2 JP3474841B2 JP2000279523A JP2000279523A JP3474841B2 JP 3474841 B2 JP3474841 B2 JP 3474841B2 JP 2000279523 A JP2000279523 A JP 2000279523A JP 2000279523 A JP2000279523 A JP 2000279523A JP 3474841 B2 JP3474841 B2 JP 3474841B2
- Authority
- JP
- Japan
- Prior art keywords
- surface mount
- slits
- conductive foil
- manufacturing
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
などに取付孔を設けることなく面で実装することを可能
とした構成の面実装部品に係り、特に半導体素子を保護
し、半導体素子の発光や受光を制御するレンズを有する
面実装部品の製造方法に関するものである。
のが、図7及び図8であり、先ず図7に示される面実装
LED80の製造方法は、鉄系又は銅系のリードフレー
ム81上に半導体素子であるLEDチップ83を搭載す
るとともに、ワイヤー84によりボンディングすること
により電気的接続を行なう。次に前記リードフレーム8
1を例えば白色の成形樹脂でインジェクションモールド
し、ハウジング82を形成する。その後、前記ハウジン
グ82に形成された光取出部となる凹部にエポキシやシ
リコン系の透明な熱硬化性封止樹脂を充填してレンズ8
5を形成し、前記LEDチップ83及びワイヤー84を
封止してなるものである。
面実装LED90を他の製造方法により形成したもので
あり、基板91に形成した配線回路92上に、LEDチ
ップ94をダイボンディングするとともに、ワイヤー9
5によりワイヤーボンディングして電気的接続を行な
う。次に、前記基板91上に白色材料により形成された
ハウジング93を接着剤などにより貼りつける。その
後、前記ハウジング93に形成された光取出部となる凹
部にエポキシやシリコン系の透明な熱硬化性樹脂を充填
してレンズ96を形成し、前記LEDチップ94及びワ
イヤー95を封止してなるものである。
た従来の面実装部品80、90の製造方法においては、
前記ハウジング82、93内に透明材料を注入により充
填しレンズ85、96を形成する必要があるため、製品
の性能を低下させる原因となっていた。
樹脂の過不足が発生し、指向性が安定せず、光度がばら
つく要因となったり、例えば白色LEDでは、透明樹脂
内に混入されている蛍光体の量が変動してしまうことに
より、色度(白色点)が安定しないという問題を有して
いた。
き込んでしまい、樹脂硬化後まで残留した気泡が製品の
発光ばらつきや信頼性の低下を招いたり、外観不良とし
ての歩留りの低下を招き、コスト高の要因となってい
た。
課題を解決するための具体的手段として、一対の導電箔
付スリットと一対の前記導電箔付スリット間に配線回路
を形成した母体基板を準備する準備工程と、前記母体基
板上の一対の前記導電箔付スリット間に半導体素子を前
記導電箔付スリットに沿い列状に搭載するとともに前記
配線回路に電気的接続を行なう搭載工程と、列状に配列
される複数の前記半導体素子を透明樹脂により所定形状
にトランスファーモールドしレンズを形成する1次モー
ルド工程と、前記レンズを所定形状にダイシングする1
次ダイシング工程と、前記レンズ部の光取出部を除く周
辺を不透明材料により所定形状にトランスファーモール
ドしハウジングを形成する2次モールド工程と、前記ハ
ウジング及び前記母体基板を所定形状にダイシングする
2次ダイシング工程とを有することを特徴とする面実装
部品の製造方法を提供することで課題を解決するもので
ある。
に基づいて図1〜図6に詳細に説明する。図1は母体基
板2を準備する準備工程及び半導体素子であるLEDチ
ップ3を前記母体基板2に搭載する搭載工程を示す図で
ある。前記母体基板2にはスルーホールといわれる内面
に導電箔5aを有する一対の導電箔付スリット5が設け
られている。この導電箔付スリット5は、細長に形成さ
れ、一対が平行に位置するものとしている。そして、こ
の一対の前記導電箔付スリット5間の前記母体基板2上
には前記導電箔5aと接続される配線回路6が形成され
ているものである。前記導電箔5aは最終的に面実装部
品1とされた際に、電極端子となるものである。
配線回路6上に、前記LEDチップ3の一方の電極をダ
イボンディングし、他方の電極をワイヤー4によりワイ
ヤーボンディングすることにより、電気的接続を行な
う。この際、前記LEDチップ3が前記導電箔付スリッ
ト5と平行な列状に複数配列されるように、前記母体基
板2上に前記配線回路6が形成されている。
工程を示す図であり、列状に形成された前記LEDチッ
プ3及びワイヤー4を覆うように透明樹脂でトランスフ
ァーモールド工法により発光部となるレンズ7を形成す
る。このレンズ7は前記列状に配列した複数のLEDチ
ップ3を、列ごとにモールドしてなる。この際、前記レ
ンズ7の上面が光取出部となるため、列に直交する断面
の上部を直線や曲線とすることにより、所望する面実装
部品1の特性が得られるようにするものである。又、各
面実装部品1の光取出部が球面を必要とする場合には、
前記トランスファーモールド時に使用する金型を、前記
LEDチップ3に対応する位置で所定形状に形成してお
けば良いものであり、この場合でも、複数の前記LED
チップ3に設けられるレンズ7を一度に形成できるもの
である。
7を、面実装部品1ごとにダイシングする1次ダイシン
グ工程を示すものであり、前記各列のレンズ7を前記L
EDチップ3ごと、すなわち面実装部品1ごとにダイシ
ングする。この際、前記ダイシングは、前記レンズ7の
み、すなわち、この下部の前記母体基板2との境界まで
行なわれるもので、この1次ダイシング工程後において
も、複数の面実装部品1は一体となっているものであ
る。
成する2次トランスファーモールド工程を示すものであ
る。この工程においても、トランスファーモールド工法
が用いられるものであり、前記レンズ7の前記光取出部
を除く周辺に、反射効果のある例えば白色エポキシ樹脂
を用いて、ハウジング8を形成する。又、この場合にも
複数の面実装部品1に対応するハウジング8を、一度に
一体的に形成するようにしている。
記母体基板2及び前記ハウジング8を面実装部品1ごと
にダイシングする2次ダイシング工程を示すものであ
り、前記母体基板2に形成した導電箔付スリット5の間
にある母体基板2及びハウジング8を、所望する面実装
部品1の外形寸法となるようダイシングする。この際、
各面実装部品1は列状に配置されているため、複雑なダ
イシングは必要とせず、各導電箔付スリット5間を直線
的にダイシングするのみで良いものとなる。
実装部品1を示すものであり、図6(a)は上面図、図
6(b)は正面図である。図6(a)に示されるよう
に、レンズ7は、全周をハウジング8に覆われているた
め、前記LEDチップ3から横方向に放射される光は、
このハウジング8により反射され、前記レンズ7から照
射されるものとなる。又、図6(b)に示されるよう
に、前記母体基板2の端部は、前記導電箔付スリット5
の導電箔部5aが露出するものとなるため、この部分が
面実装部品1の電極端子となるものである。
光透過率の高いエポキシ樹脂と、光反射効果の大きいエ
ポキシ樹脂を用いて、トランスファーモールドを2回ほ
どこすことにより、レンズ7及びハウジング8形成して
いるため、容易に形状の安定した面実装部品1を実現で
きるものである。
付スリット5を複数の面実装部品1に対応するよう、細
長に形成したが、円形のスリット(スルーホール)を各
面実装部品1に対応するよう複数個設けるようにして、
ダイシング工程を増やせば同様に形成できるものとな
る。又、半導体素子として発光ダイオード(LED)の
例で説明したがフォトダイオード(PD)などの受光素
子であっても良いものである。更に、前記レンズ7を形
成する熱硬化性樹脂は、光透過率の高いものであれば、
着色されたものでも良く、蛍光体や光散乱剤などを分散
させたものでも良い。
以上のものとしたこで、前記レンズ7はトランスファー
モールドという金型を利用した工法により形成されるた
め、形状が常に一定となり、面実装部品1の特性を安定
させることが可能となる。又、トランスファーモールド
工法を採用したことにより、気泡の発生を基本的にない
ものとすることができ、外観不良の発生率を大幅に低減
できる。
任意の位置に配置するとともにダイシングのピッチを任
意に変えることにより、金型などの追加費用を要するこ
となく多数が連続した面実装部品1が製造可能であり、
面実装部品1の外形サイズを変えることも可能なものと
なる。
程を示す説明図である。
ールド工程を示す説明図である。
イシング工程を示す説明図である。
ールド工程を示す説明図である。
イシング工程を示す説明図である。
成される面実装部品を示す上面図及び正面図である。
る面実装部品の断面図である。
り形成される面実装部品の断面図である。
Claims (2)
- 【請求項1】 一対の導電箔付スリットと一対の前記導
電箔付スリット間に配線回路を形成した母体基板を準備
する準備工程と、前記母体基板上の一対の前記導電箔付
スリット間に半導体素子を前記導電箔付スリットに沿い
列状に搭載するとともに前記配線回路に電気的接続を行
なう搭載工程と、列状に配列される複数の前記半導体素
子を透明樹脂により所定形状にトランスファーモールド
しレンズを形成する1次モールド工程と、前記レンズ部
を所定形状にダイシングする1次ダイシング工程と、前
記レンズ部の光取出部を除く周辺を不透明材料により所
定形状にトランスファーモールドしハウジングを形成す
る2次モールド工程と、前記ハウジング及び前記母体基
板を所定形状にダイシングする2次ダイシング工程とを
有することを特徴とする面実装部品の製造方法。 - 【請求項2】 前記半導体素子は発光素子又は受光素子
であることを特徴とする請求項1に記載の面実装部品の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000279523A JP3474841B2 (ja) | 2000-09-14 | 2000-09-14 | 面実装部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000279523A JP3474841B2 (ja) | 2000-09-14 | 2000-09-14 | 面実装部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094124A JP2002094124A (ja) | 2002-03-29 |
JP3474841B2 true JP3474841B2 (ja) | 2003-12-08 |
Family
ID=18764518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000279523A Expired - Fee Related JP3474841B2 (ja) | 2000-09-14 | 2000-09-14 | 面実装部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3474841B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101488448B1 (ko) | 2007-12-06 | 2015-02-02 | 서울반도체 주식회사 | Led 패키지 및 그 제조방법 |
-
2000
- 2000-09-14 JP JP2000279523A patent/JP3474841B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002094124A (ja) | 2002-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI497746B (zh) | 發光二極體封裝及其製造方法 | |
KR100809210B1 (ko) | 고출력 led 패키지 및 그 제조방법 | |
EP2284913B1 (en) | Manufacturing method of light emitting diode | |
EP2479810B1 (en) | Light-emitting device package and method of manufacturing the same | |
EP1900040B1 (en) | Light emitting diode and method of fabricating the same | |
KR101766297B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
KR20120119395A (ko) | 발광소자 패키지 및 그 제조방법 | |
US8431949B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
GB2333180A (en) | Moulded lead-frame assembly for arrays of individual photonic device dies | |
KR100646569B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
KR101047603B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
JP3332880B2 (ja) | 表面実装型発光ダイオードの製造方法 | |
US20170092690A1 (en) | Led illuminator and method of making the same | |
JP3474841B2 (ja) | 面実装部品の製造方法 | |
US20200083200A1 (en) | Production of a chip module | |
KR100609971B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
CN117691026B (zh) | 灯珠组件和led灯珠的制备方法 | |
JP2013187269A (ja) | 光半導体装置及びその製造方法 | |
KR20080087405A (ko) | Led 패키지 및 그 제조방법 | |
KR100881979B1 (ko) | 반사판을 갖는 전력용 엘이디 칩 패키지 및 그 제조방법 | |
KR20070065734A (ko) | 발광소자 및 이의 제조 방법 | |
KR101423455B1 (ko) | Led 패키지 및 그 제조방법 | |
CN114270505A (zh) | 导线框复合件、用于制造多个构件的方法和构件 | |
CN115956303A (zh) | 用于制造光电子部件的方法和光电子部件 | |
KR20120069072A (ko) | 발광장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |