JP3473391B2 - プログラム処理方法、プログラム処理装置及び記録媒体 - Google Patents
プログラム処理方法、プログラム処理装置及び記録媒体Info
- Publication number
- JP3473391B2 JP3473391B2 JP09564798A JP9564798A JP3473391B2 JP 3473391 B2 JP3473391 B2 JP 3473391B2 JP 09564798 A JP09564798 A JP 09564798A JP 9564798 A JP9564798 A JP 9564798A JP 3473391 B2 JP3473391 B2 JP 3473391B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- combination
- address
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高級言語からオブ
ジェクトコードを生成するコンパイラ、複数のオブジェ
クトコードを連結編集し実行可能コードを生成するリン
カ、を含むプログラム処理方法、処理装置及び記録媒体
に関するものであり、特に並列プロセッサ向けのコード
最適化技術に関する。
ジェクトコードを生成するコンパイラ、複数のオブジェ
クトコードを連結編集し実行可能コードを生成するリン
カ、を含むプログラム処理方法、処理装置及び記録媒体
に関するものであり、特に並列プロセッサ向けのコード
最適化技術に関する。
【０００２】
【従来の技術】従来よりスーパースカラやＶＬＩＷなど
の並列プロセッサ向けのプログラム処理装置では、コン
パイラが高級言語ソースコードを解析し、目的機械向け
に命令の並べ替えを行なうことによりコードの並列化を
行ない、オブジェクトコードとして生成し、リンカが複
数のオブジェクトコードを連結編集して実行形式コード
を生成していた。
の並列プロセッサ向けのプログラム処理装置では、コン
パイラが高級言語ソースコードを解析し、目的機械向け
に命令の並べ替えを行なうことによりコードの並列化を
行ない、オブジェクトコードとして生成し、リンカが複
数のオブジェクトコードを連結編集して実行形式コード
を生成していた。
【０００３】
【発明が解決しようとする課題】スーパースカラ方式で
はプロセッサが動的に命令間の依存関係を解析する為、
ハードウェア量が増大し、また、構成が複雑になる為動
作周波数があげにくいという欠点があった。一方、ＶＬ
ＩＷプロセッサは長語長の固定長命令体系をとり、コン
パイラが静的に命令を解析し、並列実行可能な命令をパ
ケット内に配置する。ＶＬＩＷ方式ではプロセッサ上に
は命令依存解析機構が不要なためハードウェアは簡単に
なるが、１サイクル中の発行命令数が固定であるため長
語命令中に無動作命令（ｎｏｐ命令）を含み、コード効
率が悪い。
はプロセッサが動的に命令間の依存関係を解析する為、
ハードウェア量が増大し、また、構成が複雑になる為動
作周波数があげにくいという欠点があった。一方、ＶＬ
ＩＷプロセッサは長語長の固定長命令体系をとり、コン
パイラが静的に命令を解析し、並列実行可能な命令をパ
ケット内に配置する。ＶＬＩＷ方式ではプロセッサ上に
は命令依存解析機構が不要なためハードウェアは簡単に
なるが、１サイクル中の発行命令数が固定であるため長
語命令中に無動作命令（ｎｏｐ命令）を含み、コード効
率が悪い。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであり、性能向上とコード効率向上を両立するプログ
ラム変換方法及びプログラム処理装置を提供することを
目的とする。
のであり、性能向上とコード効率向上を両立するプログ
ラム変換方法及びプログラム処理装置を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係るプログラム処理装置は、高級言語で記
述された複数のソースコードからなるプログラムを実行
形式コードに変換する方法であって、前記ソースコード
をオブジェクトコードに変換する変換ステップ１と、前
記オブジェクトコードを前記実行形式コードに変換する
変換ステップ２とを備え、前記変換ステップ１は、前記
ソースコード中の命令を、並列実行すべき複数の命令が
隣接するように並べ直す命令スケジューリングステップ
を備え、前記命令スケジューリングステップは、並列実
行すべき異なるビット幅の複数の命令の命令サイズの組
合せが所定の制限を満たすように、並列実行可能な命令
の集合をグループとして区分する命令集合化ステップを
備えることを特徴とする。
に、本発明に係るプログラム処理装置は、高級言語で記
述された複数のソースコードからなるプログラムを実行
形式コードに変換する方法であって、前記ソースコード
をオブジェクトコードに変換する変換ステップ１と、前
記オブジェクトコードを前記実行形式コードに変換する
変換ステップ２とを備え、前記変換ステップ１は、前記
ソースコード中の命令を、並列実行すべき複数の命令が
隣接するように並べ直す命令スケジューリングステップ
を備え、前記命令スケジューリングステップは、並列実
行すべき異なるビット幅の複数の命令の命令サイズの組
合せが所定の制限を満たすように、並列実行可能な命令
の集合をグループとして区分する命令集合化ステップを
備えることを特徴とする。
【０００６】ここで、前記命令スケジューリングステッ
プは、前記複数の命令の順序の組合せを調べる組合せ試
行ステップを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、最も前記グループの数が少なくなる組合せに従って
前記複数の命令を前記グループに区分するとすることが
できる。
プは、前記複数の命令の順序の組合せを調べる組合せ試
行ステップを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、最も前記グループの数が少なくなる組合せに従って
前記複数の命令を前記グループに区分するとすることが
できる。
【０００７】また、前記命令スケジューリングステップ
は、前記ソースコードの命令間の依存関係を満たしたま
まで並列実行可能な単数または複数の命令を、並列実行
候補命令集合として前記ソースコードより抽出する並列
実行候補集合抽出ステップを含み、前記命令集合化ステ
ップは、前記並列実行候補集合から、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、最多の命令を含む並列実行可能
な命令の集合をグループとして区分するとすることがで
きる。
は、前記ソースコードの命令間の依存関係を満たしたま
まで並列実行可能な単数または複数の命令を、並列実行
候補命令集合として前記ソースコードより抽出する並列
実行候補集合抽出ステップを含み、前記命令集合化ステ
ップは、前記並列実行候補集合から、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、最多の命令を含む並列実行可能
な命令の集合をグループとして区分するとすることがで
きる。
【０００８】また、前記命令スケジューリングステップ
は、前記並列実行候補集合から、前記実行形式コードを
実行する目的機械の並列度に相当する数の命令を仮グル
ープとして選び出す仮グループ選択ステップと、仮グル
ープに含まれる命令の順序の組合せを調べる組合せ試行
ステップとを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、前記目的機械で実行可能な命令サイズの組合せに合
致する並列実行可能な命令の集合をグループとして区分
するとすることができる。
は、前記並列実行候補集合から、前記実行形式コードを
実行する目的機械の並列度に相当する数の命令を仮グル
ープとして選び出す仮グループ選択ステップと、仮グル
ープに含まれる命令の順序の組合せを調べる組合せ試行
ステップとを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、前記目的機械で実行可能な命令サイズの組合せに合
致する並列実行可能な命令の集合をグループとして区分
するとすることができる。
【０００９】また、前記命令スケジューリングステップ
は、前記命令集合化ステップで区分された前記グループ
間の境界に関する情報を命令に付加する境界付加ステッ
プ１を備えるとすることができる。
は、前記命令集合化ステップで区分された前記グループ
間の境界に関する情報を命令に付加する境界付加ステッ
プ１を備えるとすることができる。
【００１０】また、前記命令スケジューリングステップ
は、前記命令集合化ステップで区分された前記グループ
間にグループ境界を示す情報を付加する境界付加ステッ
プ２を備えるとすることができる。
は、前記命令集合化ステップで区分された前記グループ
間にグループ境界を示す情報を付加する境界付加ステッ
プ２を備えるとすることができる。
【００１１】また、前記変換ステップ２は、前記オブジ
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令のサイズが変化した場合に、該命令
を含む前記グループを更に複数のサブグループに区分す
る命令グループ分割ステップを備えるとすることができ
る。
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令のサイズが変化した場合に、該命令
を含む前記グループを更に複数のサブグループに区分す
る命令グループ分割ステップを備えるとすることができ
る。
【００１２】また、前記変換ステップ２は、前記オブジ
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令が複数命令に分割された場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを備えるとすることが
できる。
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令が複数命令に分割された場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを備えるとすることが
できる。
【００１３】また、前記アドレス確定ステップは、前記
命令グループ分割ステップで区分された前記サブグルー
プ間の境界に関する情報を命令に付加する境界付加ステ
ップ３を備えるとすることができる。
命令グループ分割ステップで区分された前記サブグルー
プ間の境界に関する情報を命令に付加する境界付加ステ
ップ３を備えるとすることができる。
【００１４】また、前記アドレス確定ステップは、前記
命令グループ分割ステップで区分された前記サブグルー
プ間にグループ境界を示す情報を付加する境界付加ステ
ップ４を備えるとすることができる。
命令グループ分割ステップで区分された前記サブグルー
プ間にグループ境界を示す情報を付加する境界付加ステ
ップ４を備えるとすることができる。
【００１５】
【発明の実施の形態】以下、本発明に係るプログラム処
理方法、プログラム処理装置及び記録媒体について図面
を参照しながら説明する。 ［用語の説明］まず初めに本説明で用いる用語の説明を
行なう。 ・オブジェクトコード 再配置可能情報を含んだ目的機械向け機械語プログラ
ム。連結編集を行ない未確定アドレスを決定することに
より実行形式コードに変換できる。 ・プレデセッサ ある命令を実行する為に、それ以前に実行しておく必要
のある命令。 ［対象プロセッサ］次に、本プログラム処理装置が対象
とする目的機械について説明する。目的機械は並列度３
の可変長可変発行プロセッサである。目的機械の命令
は、２１ビットを単位とする命令構成要素（以下、ユニ
ットと呼ぶ。）で構成される。命令フォーマットとして
は１ユニットで構成される２１ビット命令（以下、短命
令と呼ぶ。）と２ユニットで構成される４２ビット命令
（以下、長命令と呼ぶ。）を持つ可変長命令体系であ
る。また各命令は、並列実行境界を持つか否かの情報を
持つ。並列実行境界を持つ場合には、この命令とこれに
続く命令とは同時に実行されない。
理方法、プログラム処理装置及び記録媒体について図面
を参照しながら説明する。 ［用語の説明］まず初めに本説明で用いる用語の説明を
行なう。 ・オブジェクトコード 再配置可能情報を含んだ目的機械向け機械語プログラ
ム。連結編集を行ない未確定アドレスを決定することに
より実行形式コードに変換できる。 ・プレデセッサ ある命令を実行する為に、それ以前に実行しておく必要
のある命令。 ［対象プロセッサ］次に、本プログラム処理装置が対象
とする目的機械について説明する。目的機械は並列度３
の可変長可変発行プロセッサである。目的機械の命令
は、２１ビットを単位とする命令構成要素（以下、ユニ
ットと呼ぶ。）で構成される。命令フォーマットとして
は１ユニットで構成される２１ビット命令（以下、短命
令と呼ぶ。）と２ユニットで構成される４２ビット命令
（以下、長命令と呼ぶ。）を持つ可変長命令体系であ
る。また各命令は、並列実行境界を持つか否かの情報を
持つ。並列実行境界を持つ場合には、この命令とこれに
続く命令とは同時に実行されない。
【００１６】目的機械は並列実行境界から並列実行境界
までの命令を同時に実行する（並列実行境界間に含まれ
る命令を以下、並列実行可能命令群と呼ぶ。）。並列実
行可能命令群に含まれる命令数は後述する目的機械の制
限の範囲で任意であるので、可変数発行が実現できる。
目的機械は、並列実行可能命令群がプログラムの意味的
に、また、目的機械の演算器資源制約を満たして、同時
に実行可能か否かの判定は行なわない。これによりハー
ドウェア量の削減を実現している。並列実行境界間に、
同時実行可能な命令を正しく配置されていることは、目
的機械向けのプログラム処理装置が保証する。並列実行
境界間に配置できる命令に対する制限は以下の通り。命
令は以下の３条件全てが満たされた場合のみ並列実行が
できる。 （１）並列実行可能命令群中の命令の総数は３を越えな
い。 （２）並列実行可能命令群中の命令が使用する目的機械
資源の総和は、３ＡＬＵユニット、１ＬＤ／ＳＴユニッ
ト、１分岐ユニットを越えない。 （３）並列実行可能命令群中の各命令の命令サイズの組
合せは以下のうちのいずれか。 ・短 ・長 ・短短 ・短長 ・長短 ・長長 ・短短短 ・短短長 つまり、以下の組合せは条件（１）、（２）を満たして
いても実行できない。 ・短長短 ・短長長 ・長短短 ・長短長 ・長長短 ・長長長 ここで短は短命令、長は長命令を表し、左から右の順に
命令が配置されていることを示す。つまり「短短長」は
短命令、短命令、長命令の順に命令が配置されているこ
とを示す。
までの命令を同時に実行する（並列実行境界間に含まれ
る命令を以下、並列実行可能命令群と呼ぶ。）。並列実
行可能命令群に含まれる命令数は後述する目的機械の制
限の範囲で任意であるので、可変数発行が実現できる。
目的機械は、並列実行可能命令群がプログラムの意味的
に、また、目的機械の演算器資源制約を満たして、同時
に実行可能か否かの判定は行なわない。これによりハー
ドウェア量の削減を実現している。並列実行境界間に、
同時実行可能な命令を正しく配置されていることは、目
的機械向けのプログラム処理装置が保証する。並列実行
境界間に配置できる命令に対する制限は以下の通り。命
令は以下の３条件全てが満たされた場合のみ並列実行が
できる。 （１）並列実行可能命令群中の命令の総数は３を越えな
い。 （２）並列実行可能命令群中の命令が使用する目的機械
資源の総和は、３ＡＬＵユニット、１ＬＤ／ＳＴユニッ
ト、１分岐ユニットを越えない。 （３）並列実行可能命令群中の各命令の命令サイズの組
合せは以下のうちのいずれか。 ・短 ・長 ・短短 ・短長 ・長短 ・長長 ・短短短 ・短短長 つまり、以下の組合せは条件（１）、（２）を満たして
いても実行できない。 ・短長短 ・短長長 ・長短短 ・長短長 ・長長短 ・長長長 ここで短は短命令、長は長命令を表し、左から右の順に
命令が配置されていることを示す。つまり「短短長」は
短命令、短命令、長命令の順に命令が配置されているこ
とを示す。
【００１７】また、目的機械は並列実行可能命令群中の
命令を必ずしも同時に実行するわけではない。命令の供
給が追い付かないなどの理由で並列実行可能命令群を２
回以上に分けて実行することもある。このためプログラ
ム処理装置は、並列実行可能命令群が２回以上に分割さ
れて実行される場合であっても、プログラムの意味動作
が正しくなるように、命令群中の命令順を設定する必要
がある。
命令を必ずしも同時に実行するわけではない。命令の供
給が追い付かないなどの理由で並列実行可能命令群を２
回以上に分けて実行することもある。このためプログラ
ム処理装置は、並列実行可能命令群が２回以上に分割さ
れて実行される場合であっても、プログラムの意味動作
が正しくなるように、命令群中の命令順を設定する必要
がある。
【００１８】図１（ａ）に目的機械の命令セット例の一
部をあげる。図中Ｏｐはオペコード、Ｒｓはソースレジ
スタ、Ｒｄはディストネーションレジスタ、ｉｍｍは定
数（後ろの数値は定数のサイズを示すビット数）を意味
する。Ｅは並列実行境界の有無を表すビットである。こ
の例では演算命令として、レジスタ間演算（ａ）、５ビ
ットまでの定数との演算（ｂ）、２１ビットまでの定数
との演算（ｃ）、及び３２ビットまでの定数との演算
（ｄ）がある。３２ビット定数との演算命令は３２ビッ
ト定数をレジスタに転送する転送命令のみ存在するとす
る。これは図１からも明らかなように、３２ビット定数
を含む命令ではオペコードに割けるビット数が少なく、
３２ビット定数を扱う命令を数多く定義することができ
ない為である。また（ａ）、（ｂ）は２１ビット幅の短
命令、（ｃ）、（ｄ）は４２ビット幅の長命令である。
部をあげる。図中Ｏｐはオペコード、Ｒｓはソースレジ
スタ、Ｒｄはディストネーションレジスタ、ｉｍｍは定
数（後ろの数値は定数のサイズを示すビット数）を意味
する。Ｅは並列実行境界の有無を表すビットである。こ
の例では演算命令として、レジスタ間演算（ａ）、５ビ
ットまでの定数との演算（ｂ）、２１ビットまでの定数
との演算（ｃ）、及び３２ビットまでの定数との演算
（ｄ）がある。３２ビット定数との演算命令は３２ビッ
ト定数をレジスタに転送する転送命令のみ存在するとす
る。これは図１からも明らかなように、３２ビット定数
を含む命令ではオペコードに割けるビット数が少なく、
３２ビット定数を扱う命令を数多く定義することができ
ない為である。また（ａ）、（ｂ）は２１ビット幅の短
命令、（ｃ）、（ｄ）は４２ビット幅の長命令である。
【００１９】目的機械の実際の動作について簡単に説明
する。図１（ｅ）は目的機械で実行する実行形式コード
の一例である。実行形式コードは２１ビットのユニット
３個をまとめた６４ビット単位（以下、パケットと呼
ぶ）で目的機械にフェッチされる。ユニット３個の実際
の長さは２１×３＝６３ビットであり１ビット余分とな
るが、この１ビットは特に使用しない。目的機械にフェ
ッチされた命令は並列実行境界から次の並列実行境界ま
での並列実行可能命令群毎に実行される。フェッチされ
た命令の内で実行されなかった命令は命令バッファに蓄
積され、次実行サイクル以降での実行にあてられる。目
的機械の命令実行イメージを図１（ｆ）に示す。各行は
目的機械が１実行サイクルあたりに実行する命令を示
す。
する。図１（ｅ）は目的機械で実行する実行形式コード
の一例である。実行形式コードは２１ビットのユニット
３個をまとめた６４ビット単位（以下、パケットと呼
ぶ）で目的機械にフェッチされる。ユニット３個の実際
の長さは２１×３＝６３ビットであり１ビット余分とな
るが、この１ビットは特に使用しない。目的機械にフェ
ッチされた命令は並列実行境界から次の並列実行境界ま
での並列実行可能命令群毎に実行される。フェッチされ
た命令の内で実行されなかった命令は命令バッファに蓄
積され、次実行サイクル以降での実行にあてられる。目
的機械の命令実行イメージを図１（ｆ）に示す。各行は
目的機械が１実行サイクルあたりに実行する命令を示
す。
【００２０】説明の都合上、上記プロセッサを目的機械
とするが、本発明はこのプロセッサで例として挙げた基
本命令語長（この例では２１ビット）、並列度（この例
では３）、演算器資源（この例では、３ＡＬＵユニッ
ト、１ＬＤ／ＳＴユニット、１分岐ユニット）、及び、
実行できる命令の組合せに依存するものではない。これ
らが異なる場合でも適用可能である。
とするが、本発明はこのプロセッサで例として挙げた基
本命令語長（この例では２１ビット）、並列度（この例
では３）、演算器資源（この例では、３ＡＬＵユニッ
ト、１ＬＤ／ＳＴユニット、１分岐ユニット）、及び、
実行できる命令の組合せに依存するものではない。これ
らが異なる場合でも適用可能である。
【００２１】また、並列実行境界は命令に含まれるとし
たが、命令とは独立した領域に並列実行境界を表す情報
を保持することとしても良い。 ［実施の形態］ ［プログラム処理装置の構成］図２は、実施形態におけ
るプログラム処理装置の構成及び関連するデータを示す
ブロック図である。
たが、命令とは独立した領域に並列実行境界を表す情報
を保持することとしても良い。 ［実施の形態］ ［プログラム処理装置の構成］図２は、実施形態におけ
るプログラム処理装置の構成及び関連するデータを示す
ブロック図である。
【００２２】本プログラム処理装置は、大きく２つのグ
ループ、即ち、（１）高級言語で書かれたソースコード
５０からオブジェクトコード６０を生成するグループ
（コンパイラ上流部１０、アセンブラコード生成部１
１、命令スケジューリング部１２、オブジェクトコード
生成部１３からなる変換手段１、以下コンパイラと呼
ぶ）と（２）複数のオブジェクトコード６０を連結編集
し、最終的な実行形式コード７０を生成するグループ
（連結編集部１４からなる変換手段２、以下リンカと呼
ぶ）から構成される。 （コンパイラ上流部１０）コンパイラ上流部１０は、フ
ァイル形式で保存されている高級言語ソースコード５０
を読み込み、構文解析及び意味解析を行なって内部形式
コードを生成する。更に必要に応じて、最終的に生成さ
れる実行形式コードのサイズやその実行時間が短くなる
ように内部形式コードを最適化する。 （アセンブラコード生成部１１）アセンブラコード生成
部１１は、コンパイラ上流部１０により生成、最適化さ
れた内部形式コードからアセンブラコードを生成する。
ループ、即ち、（１）高級言語で書かれたソースコード
５０からオブジェクトコード６０を生成するグループ
（コンパイラ上流部１０、アセンブラコード生成部１
１、命令スケジューリング部１２、オブジェクトコード
生成部１３からなる変換手段１、以下コンパイラと呼
ぶ）と（２）複数のオブジェクトコード６０を連結編集
し、最終的な実行形式コード７０を生成するグループ
（連結編集部１４からなる変換手段２、以下リンカと呼
ぶ）から構成される。 （コンパイラ上流部１０）コンパイラ上流部１０は、フ
ァイル形式で保存されている高級言語ソースコード５０
を読み込み、構文解析及び意味解析を行なって内部形式
コードを生成する。更に必要に応じて、最終的に生成さ
れる実行形式コードのサイズやその実行時間が短くなる
ように内部形式コードを最適化する。 （アセンブラコード生成部１１）アセンブラコード生成
部１１は、コンパイラ上流部１０により生成、最適化さ
れた内部形式コードからアセンブラコードを生成する。
【００２３】コンパイラ上流部１０及びアセンブラコー
ド生成部１１での処理は本発明の主眼ではなく、また、
従来のプログラム処理装置で行なわれてきた処理と同一
であるので、詳細は省略する。 （命令スケジューリング部１２） 命令スケジューリング部１２は、アセンブラコード生成
部１１で生成されたアセンブラコードに対し命令間の依
存関係の解析、命令スケジューリング（命令順の並べ替
え）及び並列実行境界の付加を行ない、アセンブラコー
ドを目的機械向けに並列化する。命令スケジューリング
部１２は、依存関係解析部２０、命令再配置部２１、実
行境界付加部２２から構成される。ここでは簡単のため
命令スケジューリング部１２は基本ブロック単位で動作
することとする。
ド生成部１１での処理は本発明の主眼ではなく、また、
従来のプログラム処理装置で行なわれてきた処理と同一
であるので、詳細は省略する。 （命令スケジューリング部１２） 命令スケジューリング部１２は、アセンブラコード生成
部１１で生成されたアセンブラコードに対し命令間の依
存関係の解析、命令スケジューリング（命令順の並べ替
え）及び並列実行境界の付加を行ない、アセンブラコー
ドを目的機械向けに並列化する。命令スケジューリング
部１２は、依存関係解析部２０、命令再配置部２１、実
行境界付加部２２から構成される。ここでは簡単のため
命令スケジューリング部１２は基本ブロック単位で動作
することとする。
【００２４】依存関係解析部２０は、基本ブロックに含
まれる命令間の依存関係を解析し依存グラフとして表現
する。命令間の依存関係には以下の３種類がある。 ・データ依存関係 ある資源を定義する命令と、同じ資源を参照する命令間
の依存関係。 ・逆依存関係 ある資源を参照する命令と、同じ資源を定義する命令間
の依存関係。 ・出力依存関係 ある資源を定義する命令と、同じ資源を定義する命令間
の依存関係。
まれる命令間の依存関係を解析し依存グラフとして表現
する。命令間の依存関係には以下の３種類がある。 ・データ依存関係 ある資源を定義する命令と、同じ資源を参照する命令間
の依存関係。 ・逆依存関係 ある資源を参照する命令と、同じ資源を定義する命令間
の依存関係。 ・出力依存関係 ある資源を定義する命令と、同じ資源を定義する命令間
の依存関係。
【００２５】いずれの依存関係にある命令も、元の命令
順を変更するとプログラムの意味が異なってしまう為、
命令並べ替え時においても依存関係は守る必要がある。
順を変更するとプログラムの意味が異なってしまう為、
命令並べ替え時においても依存関係は守る必要がある。
【００２６】依存関係解析部２０では、基本ブロックに
含まれる各命令毎に、これに対応するノード（節）を、
また、各依存関係毎に、これに対応するエッジ（矢印）
を生成する。例として図３のアセンブラコードに対する
依存グラフを図４に示す。図４中、実線はデータ依存関
係を、破線は逆依存関係を示す。依存グラフの生成方法
は例えば、論文 Instruction scheduling in the TOBEY
compiler (R.J.Blainey, IBMJ.RES.DEVELOP. VOL.38 N
O.5 SEPTEMBER 1994)に開示されている。
含まれる各命令毎に、これに対応するノード（節）を、
また、各依存関係毎に、これに対応するエッジ（矢印）
を生成する。例として図３のアセンブラコードに対する
依存グラフを図４に示す。図４中、実線はデータ依存関
係を、破線は逆依存関係を示す。依存グラフの生成方法
は例えば、論文 Instruction scheduling in the TOBEY
compiler (R.J.Blainey, IBMJ.RES.DEVELOP. VOL.38 N
O.5 SEPTEMBER 1994)に開示されている。
【００２７】命令再配置部２１は、依存関係解析部２０
で生成された依存グラフを用いて、基本ブロック内の命
令を並べ替え、目的機械向けの並列化されたアセンブラ
コードを生成する。命令再配置部２１の処理の詳細は以
下の通りである。
で生成された依存グラフを用いて、基本ブロック内の命
令を並べ替え、目的機械向けの並列化されたアセンブラ
コードを生成する。命令再配置部２１の処理の詳細は以
下の通りである。
【００２８】図５は、命令再配置部２１での処理手順を
示すフローチャートである。命令再配置部２１は、依存
関係解析部２０が生成した依存グラフの全てのノードに
ついて、以下の処理（ステップＳ２〜Ｓ９）を繰り返す
（ループ１）（ステップＳ１、Ｓ１０）。
示すフローチャートである。命令再配置部２１は、依存
関係解析部２０が生成した依存グラフの全てのノードに
ついて、以下の処理（ステップＳ２〜Ｓ９）を繰り返す
（ループ１）（ステップＳ１、Ｓ１０）。
【００２９】まず、命令再配置部２１は、現時点で配置
候補となり得るノードを依存グラフより抽出し配置候補
集合とする（ステップＳ２）。ここで配置候補となり得
るノードとは、「プレデセッサが全て配置完了済み」で
あるノードである。
候補となり得るノードを依存グラフより抽出し配置候補
集合とする（ステップＳ２）。ここで配置候補となり得
るノードとは、「プレデセッサが全て配置完了済み」で
あるノードである。
【００３０】次に、命令再配置部２１は、配置候補ノー
ド集合の全ての候補ノードについて、以下の処理（ステ
ップＳ４〜Ｓ７）を繰り返す（ループ２）（ステップＳ
３、Ｓ８）。
ド集合の全ての候補ノードについて、以下の処理（ステ
ップＳ４〜Ｓ７）を繰り返す（ループ２）（ステップＳ
３、Ｓ８）。
【００３１】次に、配置候補ノード集合から現時点で配
置することが最良と思われるノード（以下、単に「最良
ノード」と呼ぶ。）を取り出す（ステップＳ４）。最良
ノードの決定方法については後述する。
置することが最良と思われるノード（以下、単に「最良
ノード」と呼ぶ。）を取り出す（ステップＳ４）。最良
ノードの決定方法については後述する。
【００３２】続いて最良ノードが、実際に配置可能か否
かを判断し、可能な場合は仮配置する（ステップＳ
５）。判断の詳細については後述する。
かを判断し、可能な場合は仮配置する（ステップＳ
５）。判断の詳細については後述する。
【００３３】続いて、現時点で仮配置されているノード
集合を調べ、更に命令を配置することができるか否かを
判断する（ステップＳ６）。判断の詳細については後述
する。配置不可と判断された場合はループ２を終了し処
理をステップＳ９へ移す。
集合を調べ、更に命令を配置することができるか否かを
判断する（ステップＳ６）。判断の詳細については後述
する。配置不可と判断された場合はループ２を終了し処
理をステップＳ９へ移す。
【００３４】配置可能と判断された場合、最良ノードが
配置されたことによって新たに配置候補となり得るノー
ドが生じたか否かを判断し、新たな配置候補が生じた場
合はこれを配置候補ノードに追加する（ステップＳ
７）。ステップＳ７で新たに配置候補にできるのは、
「（現在配置しようとしている）最良ノードのみをプレ
デセッサとして持ち、且つ、最良ノードとの依存関係が
逆依存もしくは出力依存」のノードである。つまりここ
で新たな配置候補になることができるノードは、最良ノ
ードと同じサイクルで実行することはできるが、最良ノ
ードより前のサイクルでは実行できないノードである。
配置されたことによって新たに配置候補となり得るノー
ドが生じたか否かを判断し、新たな配置候補が生じた場
合はこれを配置候補ノードに追加する（ステップＳ
７）。ステップＳ７で新たに配置候補にできるのは、
「（現在配置しようとしている）最良ノードのみをプレ
デセッサとして持ち、且つ、最良ノードとの依存関係が
逆依存もしくは出力依存」のノードである。つまりここ
で新たな配置候補になることができるノードは、最良ノ
ードと同じサイクルで実行することはできるが、最良ノ
ードより前のサイクルでは実行できないノードである。
【００３５】ループ２が終了した後、仮配置ノード集合
に含まれているノードを確定する（ステップＳ９）。具
体的には、仮配置ノード集合に含まれているノードに対
応する命令を元の命令列から取り出し、実行境界付加部
２２へ渡すための新たな命令列に再配置する。この段階
で配置候補ノードの一部が実際に同時に実行する命令群
としてまとめられ確定したことになる。ステップＳ３〜
ステップＳ９の一連の処理が「命令集合化ステップ」に
相当する。
に含まれているノードを確定する（ステップＳ９）。具
体的には、仮配置ノード集合に含まれているノードに対
応する命令を元の命令列から取り出し、実行境界付加部
２２へ渡すための新たな命令列に再配置する。この段階
で配置候補ノードの一部が実際に同時に実行する命令群
としてまとめられ確定したことになる。ステップＳ３〜
ステップＳ９の一連の処理が「命令集合化ステップ」に
相当する。
【００３６】実行境界付加部２２は、命令再配置部２１
のステップＳ９で配置が確定した命令群の末尾毎に並列
実行境界を付加する。
のステップＳ９で配置が確定した命令群の末尾毎に並列
実行境界を付加する。
【００３７】次に、ステップＳ４における最良ノードの
決定方法について述べる。最良ノードは、依存グラフ、
仮配置領域を参照して、基本ブロック内の命令全体を最
も短時間で実行できるであろう命令をヒューリスティッ
クに選び出す。ここでは現時点での依存グラフにおいて
依存グラフの終端までの命令の実行時間総和が最も多い
ものを選ぶ。この条件に合致する命令が多数ある場合に
は、元の命令順が早い命令を最良ノードとする。
決定方法について述べる。最良ノードは、依存グラフ、
仮配置領域を参照して、基本ブロック内の命令全体を最
も短時間で実行できるであろう命令をヒューリスティッ
クに選び出す。ここでは現時点での依存グラフにおいて
依存グラフの終端までの命令の実行時間総和が最も多い
ものを選ぶ。この条件に合致する命令が多数ある場合に
は、元の命令順が早い命令を最良ノードとする。
【００３８】次に、ステップＳ５における配置可能判定
方法について述べる。図６は配置可能判定手順を示すフ
ローチャートである。
方法について述べる。図６は配置可能判定手順を示すフ
ローチャートである。
【００３９】まず、現時点で仮配置されている命令によ
って使用される目的機械資源に加え、判定命令が使用す
る資源を考慮しても目的機械でこれらの命令が同時に処
理できるか否かを判定する（ステップＵ１）。否と判定
された場合には配置不可と判定する。
って使用される目的機械資源に加え、判定命令が使用す
る資源を考慮しても目的機械でこれらの命令が同時に処
理できるか否かを判定する（ステップＵ１）。否と判定
された場合には配置不可と判定する。
【００４０】次に、現時点で仮配置されている命令数が
２より小さいか否かを判定する（ステップＵ２）。２よ
り小さい場合には、更に命令語長の短長を問わず配置で
きるので、配置可能と判断しステップＵ９に移る 。
２より小さいか否かを判定する（ステップＵ２）。２よ
り小さい場合には、更に命令語長の短長を問わず配置で
きるので、配置可能と判断しステップＵ９に移る 。
【００４１】ステップＵ２で否と判定された場合に、仮
配置されている命令が短命令と短命令であるか否かを判
定する（ステップＵ３）。短命令が２つ配置されている
場合には、更に命令を語長の短長を問わず配置できるの
で、配置可能と判断しステップＵ９に移る。
配置されている命令が短命令と短命令であるか否かを判
定する（ステップＵ３）。短命令が２つ配置されている
場合には、更に命令を語長の短長を問わず配置できるの
で、配置可能と判断しステップＵ９に移る。
【００４２】ステップＵ３で否と判定された場合に、仮
配置されている命令が「短命令と長命令」もしくは「長
命令と短命令」であるか否かを判定する（ステップＵ
４）。この条件に合致しない場合には、これに加えて如
何なる命令も並列に実行することはできないので、配置
不可と判断する。
配置されている命令が「短命令と長命令」もしくは「長
命令と短命令」であるか否かを判定する（ステップＵ
４）。この条件に合致しない場合には、これに加えて如
何なる命令も並列に実行することはできないので、配置
不可と判断する。
【００４３】ステップＵ４で条件に合致した場合に、現
時点で配置しようと試みている命令（以下、試行命令と
呼ぶ。）が短命令か否かを判定する（ステップＵ５）。
試行命令が長命令であった場合には並列に実行すること
はできないので、配置不可と判断する。
時点で配置しようと試みている命令（以下、試行命令と
呼ぶ。）が短命令か否かを判定する（ステップＵ５）。
試行命令が長命令であった場合には並列に実行すること
はできないので、配置不可と判断する。
【００４４】ステップＵ５で条件に合致した場合に、既
に仮配置されている命令と試行命令との間の依存関係を
依存グラフより解析する（ステップＵ６）。
に仮配置されている命令と試行命令との間の依存関係を
依存グラフより解析する（ステップＵ６）。
【００４５】次にステップＵ６での解析の結果、仮配置
されている命令と試行命令の順序を入れ換えて「短命令
―短命令―長命令」の順での命令配置が可能か否かを判
定する（ステップＵ７）。具体的には、ステップＵ６で
の解析結果を調べ、「短命令―短命令―長命令」と並べ
た場合に依存関係を満たす命令並びがあるか否かを判定
する。全ての「短命令―短命令―長命令」の命令並びが
依存関係を満たさない場合には、これらの命令を並列に
実行することはできないので配置不可と判定する。この
ステップＵ６の処理が「組合せ試行ステップ」に相当す
る。
されている命令と試行命令の順序を入れ換えて「短命令
―短命令―長命令」の順での命令配置が可能か否かを判
定する（ステップＵ７）。具体的には、ステップＵ６で
の解析結果を調べ、「短命令―短命令―長命令」と並べ
た場合に依存関係を満たす命令並びがあるか否かを判定
する。全ての「短命令―短命令―長命令」の命令並びが
依存関係を満たさない場合には、これらの命令を並列に
実行することはできないので配置不可と判定する。この
ステップＵ６の処理が「組合せ試行ステップ」に相当す
る。
【００４６】ステップＵ７で条件に合致した場合に、試
行命令を仮配置し、ステップＵ７の条件に合致する命令
並びに仮配置命令を並び替える（ステップＵ８）。
行命令を仮配置し、ステップＵ７の条件に合致する命令
並びに仮配置命令を並び替える（ステップＵ８）。
【００４７】ステップＵ２、Ｕ３で条件に合致した場合
に、既に仮配置されている命令の後ろに試行命令を仮配
置する（ステップＵ９）。 （オブジェクトコード生成部１３）図２に戻って、オブ
ジェクトコード生成部１３は、命令スケジューリング部
１２が出力したアセンブラコードをオブジェクトコード
６０に変換し、ファイルとして出力する。 （連結編集部１４）連結編集部１４は、複数のオブジェ
クトコード６０を読み込み、連結編集を行なって実行形
式コード７０を生成する。具体的には、オブジェクトコ
ード６０に含まれる未解決アドレスを決定し、命令サイ
ズが変更になった場合にはアドレスの再決定を行ない、
最終的に確定したアドレス値を用いて実行形式コードを
生成する。従来の連結編集部と本発明での連結編集部１
４との違いは未解決アドレスを確定するアドレス解決部
２３にあるので、アドレス解決部２３について図を用い
て詳細に説明する。アドレス解決部２３は連結編集の
際、処理している命令（以下、処理命令と呼ぶ。）に未
解決アドレスが含まれている場合に起動される。
に、既に仮配置されている命令の後ろに試行命令を仮配
置する（ステップＵ９）。 （オブジェクトコード生成部１３）図２に戻って、オブ
ジェクトコード生成部１３は、命令スケジューリング部
１２が出力したアセンブラコードをオブジェクトコード
６０に変換し、ファイルとして出力する。 （連結編集部１４）連結編集部１４は、複数のオブジェ
クトコード６０を読み込み、連結編集を行なって実行形
式コード７０を生成する。具体的には、オブジェクトコ
ード６０に含まれる未解決アドレスを決定し、命令サイ
ズが変更になった場合にはアドレスの再決定を行ない、
最終的に確定したアドレス値を用いて実行形式コードを
生成する。従来の連結編集部と本発明での連結編集部１
４との違いは未解決アドレスを確定するアドレス解決部
２３にあるので、アドレス解決部２３について図を用い
て詳細に説明する。アドレス解決部２３は連結編集の
際、処理している命令（以下、処理命令と呼ぶ。）に未
解決アドレスが含まれている場合に起動される。
【００４８】図７は、連結編集部１４の内部パートであ
るアドレス解決部２３での処理手順を示すフローチャー
トである。
るアドレス解決部２３での処理手順を示すフローチャー
トである。
【００４９】アドレス解決部２３は、まずオブジェクト
コード６０及びオブジェクトコード６０に含まれるシン
ボル情報を用いて未解決アドレスを決定する（ステップ
Ｖ１）。これ自体は従来の連結編集部の処理と同じであ
る。
コード６０及びオブジェクトコード６０に含まれるシン
ボル情報を用いて未解決アドレスを決定する（ステップ
Ｖ１）。これ自体は従来の連結編集部の処理と同じであ
る。
【００５０】次に、確定したアドレスが５ビットで表せ
る範囲を越えているか否かを判定する（ステップＶ
２）。範囲内に収まっている場合には、処理命令に確定
したアドレスを書き込み（ステップＶ３）処理を終る。
る範囲を越えているか否かを判定する（ステップＶ
２）。範囲内に収まっている場合には、処理命令に確定
したアドレスを書き込み（ステップＶ３）処理を終る。
【００５１】確定したアドレスが５ビットで表せる範囲
を越えていた場合、更に２１ビットで表せる範囲を越え
ているか否かを判定する（ステップＶ４）。範囲内に収
まっている場合には、処理命令を長命令にすれば確定し
たアドレスを格納できるので、処理命令を長命令に拡大
し、確定したアドレスを書き込む（ステップＶ５）。こ
の命令サイズの拡張により、処理命令を含む並列実行命
令群が、命令サイズの組合せ制限により同時実行するこ
とができなくなる場合がある。この場合に、この並列処
理命令群を並列実行境界により分割し、同時並列実行を
保証する（ステップＶ６）。
を越えていた場合、更に２１ビットで表せる範囲を越え
ているか否かを判定する（ステップＶ４）。範囲内に収
まっている場合には、処理命令を長命令にすれば確定し
たアドレスを格納できるので、処理命令を長命令に拡大
し、確定したアドレスを書き込む（ステップＶ５）。こ
の命令サイズの拡張により、処理命令を含む並列実行命
令群が、命令サイズの組合せ制限により同時実行するこ
とができなくなる場合がある。この場合に、この並列処
理命令群を並列実行境界により分割し、同時並列実行を
保証する（ステップＶ６）。
【００５２】ステップＶ４で、確定したアドレスが２１
ビットで表せる範囲を越えてた場合、処理命令を長命令
にしても確定したアドレスを格納することはできない。
この為、処理命令の処理自体を、 （１）アドレスをレジスタに格納する命令（長命令） （２）レジスタに格納されたアドレスが指すメモリに対
して元の処理命令と同じ処理を行なう命令（短命令） の２命令に分割する（ステップＶ７）。ここで用いるレ
ジスタはプログラム処理装置を通じて、この分割処理の
為に予約しておく。
ビットで表せる範囲を越えてた場合、処理命令を長命令
にしても確定したアドレスを格納することはできない。
この為、処理命令の処理自体を、 （１）アドレスをレジスタに格納する命令（長命令） （２）レジスタに格納されたアドレスが指すメモリに対
して元の処理命令と同じ処理を行なう命令（短命令） の２命令に分割する（ステップＶ７）。ここで用いるレ
ジスタはプログラム処理装置を通じて、この分割処理の
為に予約しておく。
【００５３】ステップＶ７で分割された命令間には
（１）から（２）へのレジスタを介したデータ依存が存
在するため同時実行することはできない。このため、命
令（１）、（２）間に並列実行境界を挿入する（ステッ
プＶ８）。
（１）から（２）へのレジスタを介したデータ依存が存
在するため同時実行することはできない。このため、命
令（１）、（２）間に並列実行境界を挿入する（ステッ
プＶ８）。
【００５４】以上の処理により、連結編集により未確定
アドレスが決定され命令長に変動があった場合でも対象
プロセッサで動作可能な並列化コードを出力できること
が保証される。 ［プログラム処理装置の具体的な動作］ ［動作例１］次に、本プログラム処理装置の特徴的な構
成要素の動作について、具体的な命令を用いて説明す
る。
アドレスが決定され命令長に変動があった場合でも対象
プロセッサで動作可能な並列化コードを出力できること
が保証される。 ［プログラム処理装置の具体的な動作］ ［動作例１］次に、本プログラム処理装置の特徴的な構
成要素の動作について、具体的な命令を用いて説明す
る。
【００５５】図８は、ソースコードをコンパイラ上流部
１０に入力し、アセンブラコード生成部１１を経て生成
されたアセンブラコードである。命令スケジューリング
部１２は図８のコードを入力として受け取る。図８に含
まれる各命令の意味は以下の通りである。 ・命令１…定数０ｘ１０００（０ｘは１６進数を意味す
る）をレジスタＲ０に転送する。 ・命令２…レジスタＲ０の内容を、スタックポインタＳ
Ｐが指すメモリにストアする。 ・命令３…レジスタＲ１の内容をレジスタＲ２に転送す
る。 ・命令４…レジスタＲ３の内容をレジスタＲ４に転送す
る。 ・命令５…レジスタＲ２の内容をレジスタＲ４に加え
る。
１０に入力し、アセンブラコード生成部１１を経て生成
されたアセンブラコードである。命令スケジューリング
部１２は図８のコードを入力として受け取る。図８に含
まれる各命令の意味は以下の通りである。 ・命令１…定数０ｘ１０００（０ｘは１６進数を意味す
る）をレジスタＲ０に転送する。 ・命令２…レジスタＲ０の内容を、スタックポインタＳ
Ｐが指すメモリにストアする。 ・命令３…レジスタＲ１の内容をレジスタＲ２に転送す
る。 ・命令４…レジスタＲ３の内容をレジスタＲ４に転送す
る。 ・命令５…レジスタＲ２の内容をレジスタＲ４に加え
る。
【００５６】命令スケジューリング部１２の動作につい
て図２及び図５〜７を用いて説明する。まず依存関係解
析部２０が起動され、図８のコードより図９の依存グラ
フを生成する。次に命令再配置部２１が起動される。命
令再配置部２１は図５のステップＳ３〜Ｓ８で示される
ループ２が終了する度にステップＳ９において単数また
は複数の命令を含むグループが配置ノードとして確定す
る。このグループが確定する単位をサイクルと呼ぶこと
とする。 （第１サイクル） まず配置候補集合が選ばれる（ステップＳ２）。この時
点でプレデセッサの無いノードはノード１、３、４であ
る。次に最良ノードが選ばれる（ステップＳ４）。ここ
ではノード１が選択される。続いてノード１が配置可能
か否かが判定される（ステップＳ５）。配置可能判定で
は配置可能と判定され（ステップＵ１、Ｕ２）、仮配置
される（ステップＵ９）。この時点の仮配置領域の図を
図１０（ａ）に示す。次に配置状態判定をする（ステッ
プＳ６）。この時点の仮配置領域は図１０（ａ）のよう
になっているので更に配置が可能と判断される。新たな
配置候補は生じないので（ステップＳ７）、ループ２の
先頭に戻る（ステップＳ８）。まだ配置候補集合にノー
ドがあるのでループ２を繰り返す（ステップＳ３）。次
に最適ノードが選ばれる（ステップＳ４）。ここではノ
ード３が選択される。続いてノード３が配置可能か否か
が判定される（ステップＳ５）。配置可能判定では配置
可能と判定され（ステップＵ１、Ｕ２）、仮配置される
（ステップＵ９）。この時点での仮配置領域は図１０
（ｂ）になる。次に配置状態判定を行なう（ステップＳ
６）。仮配置領域は図１０（ｂ）のようになっているの
で、更に配置が可能であると判定される。新たな配置候
補は生じないので（ステップＳ７）、ループ２の先頭に
戻る（ステップＳ８）。まだ配置候補集合にノードがあ
るのでループ２を繰り返す（ステップＳ３）。次に最適
ノードが選ばれる（ステップＳ４）。配置候補集合には
ノード４しか残っていないので、ノード４が選択され
る。続いて配置可能判定を行なう（ステップＳ５）。こ
の時点での仮配置領域は図１０（ｂ）になっており、仮
配置命令数は２、仮配置命令長は「長・短」であるので
ステップＵ１、Ｕ２、Ｕ３、Ｕ４を経てステップＵ５へ
移る。試行命令長は「短」であるのでステップＵ５は真
となりステップＵ６へ移る。ステップＵ６では仮配置命
令（ノード１、３）と試行命令（ノード４）間の依存関
係を解析する。依存グラフから分かるようにこれらの命
令間には依存関係はないのでノード１、３、４はどの様
な順で実行してもよい。このためステップＵ７の判定は
真となり、仮配置領域の命令はステップＵ８でノード
３、４、１の順に並べ直される。次に配置状態判定を行
なう（ステップＳ６）。仮配置領域は図１０（ｃ）にな
っており、既に目的機械の並列度である３命令が決定さ
れているのでこれ以上の配置は不可と判定され、ループ
２を中断しステップＳ９へ移る。仮配置領域にある命令
が配置される（ステップＳ９）。以上で第１サイクルの
処理を終る。未配置ノードが残っているのでループ１を
繰り返す（ステップＳ１０、Ｓ１）。 （第２サイクル） まず配置候補集合が選ばれる（ステップＳ２）。この時
点でプレデセッサの無いノードはノード２、５であるの
でこれら２つのノードが配置候補となる。以降の処理内
容は第１サイクルと同様であるので省略する。結果これ
ら２つのノードが第２サイクルの配置命令として配置さ
れる。
て図２及び図５〜７を用いて説明する。まず依存関係解
析部２０が起動され、図８のコードより図９の依存グラ
フを生成する。次に命令再配置部２１が起動される。命
令再配置部２１は図５のステップＳ３〜Ｓ８で示される
ループ２が終了する度にステップＳ９において単数また
は複数の命令を含むグループが配置ノードとして確定す
る。このグループが確定する単位をサイクルと呼ぶこと
とする。 （第１サイクル） まず配置候補集合が選ばれる（ステップＳ２）。この時
点でプレデセッサの無いノードはノード１、３、４であ
る。次に最良ノードが選ばれる（ステップＳ４）。ここ
ではノード１が選択される。続いてノード１が配置可能
か否かが判定される（ステップＳ５）。配置可能判定で
は配置可能と判定され（ステップＵ１、Ｕ２）、仮配置
される（ステップＵ９）。この時点の仮配置領域の図を
図１０（ａ）に示す。次に配置状態判定をする（ステッ
プＳ６）。この時点の仮配置領域は図１０（ａ）のよう
になっているので更に配置が可能と判断される。新たな
配置候補は生じないので（ステップＳ７）、ループ２の
先頭に戻る（ステップＳ８）。まだ配置候補集合にノー
ドがあるのでループ２を繰り返す（ステップＳ３）。次
に最適ノードが選ばれる（ステップＳ４）。ここではノ
ード３が選択される。続いてノード３が配置可能か否か
が判定される（ステップＳ５）。配置可能判定では配置
可能と判定され（ステップＵ１、Ｕ２）、仮配置される
（ステップＵ９）。この時点での仮配置領域は図１０
（ｂ）になる。次に配置状態判定を行なう（ステップＳ
６）。仮配置領域は図１０（ｂ）のようになっているの
で、更に配置が可能であると判定される。新たな配置候
補は生じないので（ステップＳ７）、ループ２の先頭に
戻る（ステップＳ８）。まだ配置候補集合にノードがあ
るのでループ２を繰り返す（ステップＳ３）。次に最適
ノードが選ばれる（ステップＳ４）。配置候補集合には
ノード４しか残っていないので、ノード４が選択され
る。続いて配置可能判定を行なう（ステップＳ５）。こ
の時点での仮配置領域は図１０（ｂ）になっており、仮
配置命令数は２、仮配置命令長は「長・短」であるので
ステップＵ１、Ｕ２、Ｕ３、Ｕ４を経てステップＵ５へ
移る。試行命令長は「短」であるのでステップＵ５は真
となりステップＵ６へ移る。ステップＵ６では仮配置命
令（ノード１、３）と試行命令（ノード４）間の依存関
係を解析する。依存グラフから分かるようにこれらの命
令間には依存関係はないのでノード１、３、４はどの様
な順で実行してもよい。このためステップＵ７の判定は
真となり、仮配置領域の命令はステップＵ８でノード
３、４、１の順に並べ直される。次に配置状態判定を行
なう（ステップＳ６）。仮配置領域は図１０（ｃ）にな
っており、既に目的機械の並列度である３命令が決定さ
れているのでこれ以上の配置は不可と判定され、ループ
２を中断しステップＳ９へ移る。仮配置領域にある命令
が配置される（ステップＳ９）。以上で第１サイクルの
処理を終る。未配置ノードが残っているのでループ１を
繰り返す（ステップＳ１０、Ｓ１）。 （第２サイクル） まず配置候補集合が選ばれる（ステップＳ２）。この時
点でプレデセッサの無いノードはノード２、５であるの
でこれら２つのノードが配置候補となる。以降の処理内
容は第１サイクルと同様であるので省略する。結果これ
ら２つのノードが第２サイクルの配置命令として配置さ
れる。
【００５７】次に実行境界付加部２２が起動される。実
行境界付加部２２は命令再配置２１で配置された各サイ
クルの先頭命令に並列実行境界を付加する。実行境界付
加部２２終了後のコードを図１１に示す。
行境界付加部２２は命令再配置２１で配置された各サイ
クルの先頭命令に並列実行境界を付加する。実行境界付
加部２２終了後のコードを図１１に示す。
【００５８】続いてオブジェクトコード生成部１３が起
動される。ここで図１１のコードがオブジェクトファイ
ルとして出力される。
動される。ここで図１１のコードがオブジェクトファイ
ルとして出力される。
【００５９】最後に連結編集部１４が起動される。図１
１のコードではアドレス解決の必要が無いので、従来と
同様の処理を行ない最終的な実行形式コードを得る。実
行形式コードのイメージを図１２に示す。実際の実行形
式コードは６４ビット単位にまとめられたビット列であ
る。 ［動作例２］図１３は、ソースコードをコンパイラ上流
部１０に入力し、アセンブラコード生成部１１を経て生
成されたアセンブラコードである。命令スケジューリン
グ部１２は図１３のコードを入力として受け取る。図１
３に含まれる各命令の意味は以下の通りである。 ・命令６…ラベルｍｅｍ１が表すメモリの内容をレジス
タＲ０にロードする。 ・命令７…レジスタＲ０の内容を、スタックポインタＳ
Ｐが指すメモリにストアする。 ・命令８…レジスタＲ１の内容をレジスタＲ２に転送す
る。 ・命令９…レジスタＲ３の内容をレジスタＲ４に転送す
る。 ・命令１０…レジスタＲ２の内容をレジスタＲ４に加え
る。
１のコードではアドレス解決の必要が無いので、従来と
同様の処理を行ない最終的な実行形式コードを得る。実
行形式コードのイメージを図１２に示す。実際の実行形
式コードは６４ビット単位にまとめられたビット列であ
る。 ［動作例２］図１３は、ソースコードをコンパイラ上流
部１０に入力し、アセンブラコード生成部１１を経て生
成されたアセンブラコードである。命令スケジューリン
グ部１２は図１３のコードを入力として受け取る。図１
３に含まれる各命令の意味は以下の通りである。 ・命令６…ラベルｍｅｍ１が表すメモリの内容をレジス
タＲ０にロードする。 ・命令７…レジスタＲ０の内容を、スタックポインタＳ
Ｐが指すメモリにストアする。 ・命令８…レジスタＲ１の内容をレジスタＲ２に転送す
る。 ・命令９…レジスタＲ３の内容をレジスタＲ４に転送す
る。 ・命令１０…レジスタＲ２の内容をレジスタＲ４に加え
る。
【００６０】命令スケジューリング部１２は、依存関係
解析部２０を起動し、図１３のコードより図１４の依存
グラフを生成する。続いて命令再配置部２１、実行境界
付加部２２を起動する。命令スケジューリング部１２の
処理結果はオブジェクトコード生成部１３へ渡され、結
果図１５のコードがオブジェクトファイルとして出力さ
れる。ここまでの動作は例１と同様であるので結果のみ
を示す。
解析部２０を起動し、図１３のコードより図１４の依存
グラフを生成する。続いて命令再配置部２１、実行境界
付加部２２を起動する。命令スケジューリング部１２の
処理結果はオブジェクトコード生成部１３へ渡され、結
果図１５のコードがオブジェクトファイルとして出力さ
れる。ここまでの動作は例１と同様であるので結果のみ
を示す。
【００６１】続いて、連結編集部１４が起動される。図
１５のコードには未解決アドレスが含まれているので、
連結編集部１４の内部にあるアドレス解決部２３が起動
される。まずステップＶ１でアドレスが決定される。ア
ドレス決定の結果ｍｅｍ１は０ｘＦ０００番地に決定さ
れたとする。０ｘＦ０００は２１ビットを越える数値で
あるのでステップＶ２、Ｖ４の判定は共に真となりステ
ップＶ７に処理が移る。ステップＶ７では「ｌｄ （ｍ
ｅｍ１）、Ｒ０」を分割する。この命令は「ｍｏｖ ｍ
ｅｍ１、Ｒ３１」「ｌｄ （Ｒ３１）、Ｒ０」に分割さ
れる。Ｒ３１はプログラム処理装置がこの分割目的の為
に予約しておいたレジスタである。ここで命令「ｌｄ
（ｍｅｍ１）、Ｒ０」の分割を行なうのは、目的機械に
３２ビットの数値を扱える命令が、レジスタへの転送命
令しか存在せず、３２ビットアドレスを直接扱えるロー
ド命令は無いためである。次にステップＶ８で「ｍｏｖ
ｍｅｍ１、Ｒ３１」「ｌｄ （Ｒ３１）、Ｒ０」命令間
に並列実行境界が挿入される。最終的な実行形式コード
は図１６の様になる。 ［従来のプログラム処理装置との比較］以上、本発明の
プログラム処理装置での具体的な動作を示したが、本発
明のプログラム処理装置の特徴を明確に示す為に、従来
のプログラム処理装置での処理と比較する。 ［比較１］図１７は、従来のプログラム処理装置の構成
を示すブロック図である。従来のプログラム処理装置で
は図２に示す本発明の実施形態における実行境界付加部
２２、組合せ試行部３０、命令集合化部３１、実行境界
調整部３２を備えていない。
１５のコードには未解決アドレスが含まれているので、
連結編集部１４の内部にあるアドレス解決部２３が起動
される。まずステップＶ１でアドレスが決定される。ア
ドレス決定の結果ｍｅｍ１は０ｘＦ０００番地に決定さ
れたとする。０ｘＦ０００は２１ビットを越える数値で
あるのでステップＶ２、Ｖ４の判定は共に真となりステ
ップＶ７に処理が移る。ステップＶ７では「ｌｄ （ｍ
ｅｍ１）、Ｒ０」を分割する。この命令は「ｍｏｖ ｍ
ｅｍ１、Ｒ３１」「ｌｄ （Ｒ３１）、Ｒ０」に分割さ
れる。Ｒ３１はプログラム処理装置がこの分割目的の為
に予約しておいたレジスタである。ここで命令「ｌｄ
（ｍｅｍ１）、Ｒ０」の分割を行なうのは、目的機械に
３２ビットの数値を扱える命令が、レジスタへの転送命
令しか存在せず、３２ビットアドレスを直接扱えるロー
ド命令は無いためである。次にステップＶ８で「ｍｏｖ
ｍｅｍ１、Ｒ３１」「ｌｄ （Ｒ３１）、Ｒ０」命令間
に並列実行境界が挿入される。最終的な実行形式コード
は図１６の様になる。 ［従来のプログラム処理装置との比較］以上、本発明の
プログラム処理装置での具体的な動作を示したが、本発
明のプログラム処理装置の特徴を明確に示す為に、従来
のプログラム処理装置での処理と比較する。 ［比較１］図１７は、従来のプログラム処理装置の構成
を示すブロック図である。従来のプログラム処理装置で
は図２に示す本発明の実施形態における実行境界付加部
２２、組合せ試行部３０、命令集合化部３１、実行境界
調整部３２を備えていない。
【００６２】従って、従来のプログラム処理装置で図８
のコードを処理すると仮配置命令と試行命令の順序を並
べ直す手段がないので、出力されるオブジェクトコード
は図１８、実行形式コードは図１９の様になる。図から
明らかなように、本実施の形態での結果に比べ、並列実
行境界が余分に必要になっており、実行時間が１サイク
ル余計にかかる。 ［比較２］次に従来のプログラム処理装置で図１３のコ
ードを処理した場合の動作を考える。従来のプログラム
処理装置では図２０のオブジェクトコードが得られる。
このオブジェクトコードが連結編集部で処理され実行形
式コードとなるが、従来のプログラム処理装置には解決
されたアドレスサイズによって並列実行境界を調整する
手段がないため、出力される実行形式コードは図２１の
様になる。この図２１のコードは１つめの並列実行命令
群に４つの命令が含まれ、目的機械では正しく実行する
ことができない。
のコードを処理すると仮配置命令と試行命令の順序を並
べ直す手段がないので、出力されるオブジェクトコード
は図１８、実行形式コードは図１９の様になる。図から
明らかなように、本実施の形態での結果に比べ、並列実
行境界が余分に必要になっており、実行時間が１サイク
ル余計にかかる。 ［比較２］次に従来のプログラム処理装置で図１３のコ
ードを処理した場合の動作を考える。従来のプログラム
処理装置では図２０のオブジェクトコードが得られる。
このオブジェクトコードが連結編集部で処理され実行形
式コードとなるが、従来のプログラム処理装置には解決
されたアドレスサイズによって並列実行境界を調整する
手段がないため、出力される実行形式コードは図２１の
様になる。この図２１のコードは１つめの並列実行命令
群に４つの命令が含まれ、目的機械では正しく実行する
ことができない。
【００６３】本実施形態で示されるプログラム処理装置
をフロッピーディスク、ハードディスク、ＣＤ―ＲＯ
Ｍ、ＭＯ、ＤＶＤなどの記録媒体に入れることにより本
実施形態で示されるプログラム処理装置を、コンピュー
ターで実現できる。
をフロッピーディスク、ハードディスク、ＣＤ―ＲＯ
Ｍ、ＭＯ、ＤＶＤなどの記録媒体に入れることにより本
実施形態で示されるプログラム処理装置を、コンピュー
ターで実現できる。
【００６４】また、本実施形態で示されるプログラム処
理装置により生成された実行形式コードをフロッピーデ
ィスク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶ
Ｄ、半導体メモリなどの記憶媒体に入れることもでき
る。
理装置により生成された実行形式コードをフロッピーデ
ィスク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶ
Ｄ、半導体メモリなどの記憶媒体に入れることもでき
る。
【００６５】
【発明の効果】以上の説明から明らかなように、本発明
に係るプログラム処理方法は、高級言語で記述された複
数のソースコードからなるプログラムを実行形式コード
に変換する方法であって、前記ソースコードをオブジェ
クトコードに変換する変換ステップ１と、前記オブジェ
クトコードを前記実行形式コードに変換する変換ステッ
プ２とを備え、前記変換ステップ１は、前記ソースコー
ド中の命令を、並列実行すべき複数の命令が隣接するよ
うに並べ直す命令スケジューリングステップを備え、前
記命令スケジューリングステップは、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、並列実行可能な命令の集合をグ
ループとして区分する命令集合化ステップを備えること
を特徴とする。これによって、並列実行できる命令サイ
ズの組合せに制限のあるプロセッサに好適なコードが生
成できる。
に係るプログラム処理方法は、高級言語で記述された複
数のソースコードからなるプログラムを実行形式コード
に変換する方法であって、前記ソースコードをオブジェ
クトコードに変換する変換ステップ１と、前記オブジェ
クトコードを前記実行形式コードに変換する変換ステッ
プ２とを備え、前記変換ステップ１は、前記ソースコー
ド中の命令を、並列実行すべき複数の命令が隣接するよ
うに並べ直す命令スケジューリングステップを備え、前
記命令スケジューリングステップは、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、並列実行可能な命令の集合をグ
ループとして区分する命令集合化ステップを備えること
を特徴とする。これによって、並列実行できる命令サイ
ズの組合せに制限のあるプロセッサに好適なコードが生
成できる。
【００６６】ここで、前記スケジューリングステップ
は、 前記複数の命令の順序の組合せを調べる組合せ試
行ステップを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、最も前記グループの数が少なくなる組合せに従って
前記複数の命令を前記グループに区分するとすることが
できる。
は、 前記複数の命令の順序の組合せを調べる組合せ試
行ステップを含み、前記命令集合化ステップは、前記組
合せ試行ステップにより調べられた命令順序の組合せの
内、最も前記グループの数が少なくなる組合せに従って
前記複数の命令を前記グループに区分するとすることが
できる。
【００６７】これによって、並列実行できる命令サイズ
の組合せに制限のあるプロセッサにおいて実行時間が少
ない命令並びが実現できる。
の組合せに制限のあるプロセッサにおいて実行時間が少
ない命令並びが実現できる。
【００６８】また、前記命令スケジューリングステップ
は、前記ソースコードの命令間の依存関係を満たしたま
まで並列実行可能な単数または複数の命令を、並列実行
候補命令集合として前記ソースコードより抽出する並列
実行候補集合抽出ステップを含み、前記命令集合化ステ
ップは、前記並列実行候補集合から、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、最多の命令を含む並列実行可能
な命令の集合をグループとして区分するとすることがで
きる。
は、前記ソースコードの命令間の依存関係を満たしたま
まで並列実行可能な単数または複数の命令を、並列実行
候補命令集合として前記ソースコードより抽出する並列
実行候補集合抽出ステップを含み、前記命令集合化ステ
ップは、前記並列実行候補集合から、並列実行すべき異
なるビット幅の複数の命令の命令サイズの組合せが所定
の制限を満たすように、最多の命令を含む並列実行可能
な命令の集合をグループとして区分するとすることがで
きる。
【００６９】これによって、並列実行できる命令サイズ
の組合せに制限のあるプロセッサにおいて、１サイクル
で実行する命令数を増加させ、結果として全体の実行時
間が少ない命令並びが実現できる。
の組合せに制限のあるプロセッサにおいて、１サイクル
で実行する命令数を増加させ、結果として全体の実行時
間が少ない命令並びが実現できる。
【００７０】また、前記命令スケジューリングステップ
は、前記並列実行候補集合から、前記実行形式コードを
実行する目的機械の並列度に相当する数の命令を仮グル
ープとして選び出す仮グループ選択ステップと、仮グル
ープに含まれる命令の順序の組合せを調べる組合せ試行
ステップと、を含み、前記命令集合化ステップは、前記
組合せ試行ステップにより調べられた命令順序の組合せ
の内、前記目的機械で実行可能な命令サイズの組合せに
合致する並列実行可能な命令の集合をグループとして区
分するとすることができる。
は、前記並列実行候補集合から、前記実行形式コードを
実行する目的機械の並列度に相当する数の命令を仮グル
ープとして選び出す仮グループ選択ステップと、仮グル
ープに含まれる命令の順序の組合せを調べる組合せ試行
ステップと、を含み、前記命令集合化ステップは、前記
組合せ試行ステップにより調べられた命令順序の組合せ
の内、前記目的機械で実行可能な命令サイズの組合せに
合致する並列実行可能な命令の集合をグループとして区
分するとすることができる。
【００７１】これによって、並列実行できる命令サイズ
の組合せに制限のあるプロセッサにおける並列資源を最
大限活用する命令並びが実現でき、全体の実行時間を短
縮できる。
の組合せに制限のあるプロセッサにおける並列資源を最
大限活用する命令並びが実現でき、全体の実行時間を短
縮できる。
【００７２】また、前記命令スケジューリングステップ
は、前記命令集合化ステップで区分された前記グループ
間の境界に関する情報を命令に付加する境界付加ステッ
プ１を備えるとすることができる。
は、前記命令集合化ステップで区分された前記グループ
間の境界に関する情報を命令に付加する境界付加ステッ
プ１を備えるとすることができる。
【００７３】これによって、並列発行命令を命令に付加
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに好適なコードが生成できる。
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに好適なコードが生成できる。
【００７４】また、前記命令スケジューリングステップ
は、前記命令集合化ステップで区分された前記グループ
間にグループ境界を示す情報を付加する境界付加ステッ
プ２を備えるとすることができる。
は、前記命令集合化ステップで区分された前記グループ
間にグループ境界を示す情報を付加する境界付加ステッ
プ２を備えるとすることができる。
【００７５】これによって、並列発行命令を並列実行す
る境界に付加された情報によって区切り、可変数命令発
行を行なうプロセッサに好適なコードが生成できる。
る境界に付加された情報によって区切り、可変数命令発
行を行なうプロセッサに好適なコードが生成できる。
【００７６】また、前記変換ステップ２は、前記オブジ
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令のサイズが変化した場合に、該命令
を含む前記グループを更に複数のサブグループに区分す
る命令グループ分割ステップを備えるとすることができ
る。
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令のサイズが変化した場合に、該命令
を含む前記グループを更に複数のサブグループに区分す
る命令グループ分割ステップを備えるとすることができ
る。
【００７７】これによって、前記変換手段１で並列実行
できる命令サイズの組合せに制限のあるプロセッサに対
し実現された好適な命令並びが、連結編集による命令サ
イズの変更で崩れた場合にも、再度命令サイズの組合せ
制限を満たすようにできる。
できる命令サイズの組合せに制限のあるプロセッサに対
し実現された好適な命令並びが、連結編集による命令サ
イズの変更で崩れた場合にも、再度命令サイズの組合せ
制限を満たすようにできる。
【００７８】また、前記変換ステップ２は、前記オブジ
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令が複数命令に分割された場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを備えるとすることが
できる。
ェクトコード中の未解決アドレスを決定するアドレス確
定ステップを備え、前記アドレス確定ステップは、アド
レス決定により命令が複数命令に分割された場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを備えるとすることが
できる。
【００７９】これによって、前記変換手段１で並列実行
できる命令サイズの組合せに制限のあるプロセッサに対
し実現された好適な命令並びが、連結編集による命令の
複数命令への分割で崩れた場合にも、再度命令サイズの
組合せ制限を満たすようにできる。
できる命令サイズの組合せに制限のあるプロセッサに対
し実現された好適な命令並びが、連結編集による命令の
複数命令への分割で崩れた場合にも、再度命令サイズの
組合せ制限を満たすようにできる。
【００８０】また、前記アドレス確定ステップは、前記
命令グループ分割ステップで区分された前記サブグルー
プ間の境界に関する情報を命令に付加する境界付加ステ
ップ３を備えるとすることができる。
命令グループ分割ステップで区分された前記サブグルー
プ間の境界に関する情報を命令に付加する境界付加ステ
ップ３を備えるとすることができる。
【００８１】これによって、並列発行命令を命令に付加
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに対しても、連結編集による命令サイズの変更
もしくは命令の複数命令への分割が生じた際にも好適な
コードが生成できる。
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに対しても、連結編集による命令サイズの変更
もしくは命令の複数命令への分割が生じた際にも好適な
コードが生成できる。
【００８２】また、前記アドレス確定ステップは、前記
命令グループ分割ステップで区分された前記サブグルー
プ間にグループ境界を示す情報を付加する境界付加ステ
ップ４を備えるとすることができる。
命令グループ分割ステップで区分された前記サブグルー
プ間にグループ境界を示す情報を付加する境界付加ステ
ップ４を備えるとすることができる。
【００８３】これによって、並列発行命令を命令に付加
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに対しても連結編集による命令サイズの変更も
しくは命令の複数命令への分割が生じた際にも好適なコ
ードが生成できる。
された情報によって区切り、可変数命令発行を行なうプ
ロセッサに対しても連結編集による命令サイズの変更も
しくは命令の複数命令への分割が生じた際にも好適なコ
ードが生成できる。
【図１】（ａ）〜（ｆ）対象とする目的機械の命令セッ
トの一例を示す図
トの一例を示す図
【図２】本発明の一実施形態におけるプログラム処理装
置の構成及び関連するデータを示すブロック図
置の構成及び関連するデータを示すブロック図
【図３】アセンブラコードの一例を示す図
【図４】図３に対応する依存グラフ
【図５】同実施形態における命令再配置部２１の処理手
順を示すフローチャート
順を示すフローチャート
【図６】同実施形態における配置可能判定手順を示すフ
ローチャート
ローチャート
【図７】同実施形態における連結編集部１４中のアドレ
ス解決部での処理手順を示すフローチャート
ス解決部での処理手順を示すフローチャート
【図８】アセンブラコードの一例を示す図
【図９】図８に対応する依存グラフ
【図１０】仮配置領域の内容を示す図
【図１１】図８に対応する実行境界付加後のコードを示
す図
す図
【図１２】図８に対応する実行形式コードを示す図
【図１３】アセンブラコードの一例を示す図
【図１４】図１３に対応する依存グラフ
【図１５】図１３に対応する実行境界付加後のコードを
示す図
示す図
【図１６】図１３に対応する実行形式コードを示す図
【図１７】従来のプログラム処理装置の構成を示すブロ
ック図
ック図
【図１８】図８に対応する従来のプログラム処理装置に
よるオブジェクトコードを示す図
よるオブジェクトコードを示す図
【図１９】図８に対応する従来のプログラム処理装置に
よる実行形式コードを示す図
よる実行形式コードを示す図
【図２０】図１３に対応する従来のプログラム処理装置
によるオブジェクトコードを示す図
によるオブジェクトコードを示す図
【図２１】図１３に対応する従来のプログラム処理装置
による実行形式コードを示す図
による実行形式コードを示す図
１０ コンパイラ上流部
１１ アセンブラコード生成部
１２ 命令スケジューリング部
１３ オブジェクトコード生成部
１４ 連結編集部
２０ 依存関係解析部
２１ 命令再配置部
２２ 実行境界付加部
２３ アドレス解決部
３０ 組合せ試行部
３１ 命令集合化部
３２ 実行境界調整部
５０ ソースコード
６０ オブジェクトコード
７０ 実行形式コード
９１０ コンパイラ上流部
９１１ アセンブラコード生成部
９１２ 命令スケジューリング部
９１３ オブジェクトコード生成部
９１４ 連結編集部
９２０ 依存グラフ生成部
９２１ 命令再配置部
９２３ アドレス解決部
９５０ ソースコード
９６０ オブジェクトコード
９７０ 実行形式コード
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 檜垣 信生
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(72)発明者 高山 秀一
大阪府門真市大字門真1006番地 松下電
器産業株式会社内
(56)参考文献 特開 平４−51328（ＪＰ，Ａ)
特開 平５−289870（ＪＰ，Ａ)
特開 平８−137688（ＪＰ，Ａ)
日経エレクトロニクス，日本，日経Ｂ
Ｐ社，1997年11月 ３日，Ｎｏ．702,
ｐｐ．27−28
日経エレクトロニクス，日本，日経Ｂ
Ｐ社，1997年 ６月16日，Ｎｏ．691,
ｐｐ．135−146
日経エレクトロニクス，日本，日経Ｂ
Ｐ社，1997年 ５月19日，ｎｏ．689,
ｐｐ．149−160
日経エレクトロニクス，日本，日経Ｂ
Ｐ社，1991年 ３月 ４日，Ｎｏ．521,
ｐｐ．165−185
日経エレクトロニクス，日本，日経Ｂ
Ｐ社，1996年 ６月 ３日，Ｎｏ．663,
ｐｐ．163−180
情報処理学会研究報告，日本，社団法
人情報処理学会，1994年 ６月13日，Ｖ
ｏｌ．94，Ｎｏ．50（94−ＡＲＣ−
106），ｐｐ．９−16
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/45
G06F 9/38
G06F 9/30
G06F 9/32
ＪＳＴファイル（ＪＯＩＳ)
ＣＳＤＢ（日本国特許庁)
Claims (30)
- 【請求項１】 高級言語で記述された複数のソースコー
ドからなるプログラムを実行形式コードに変換する方法
であって、 前記ソースコードをオブジェクトコードに変換する変換
ステップ１と、 前記オブジェクトコードを前記実行形式コードに変換す
る変換ステップ２とを備え、 前記変換ステップ１は、 前記ソースコード中の命令を、並列実行すべき複数の命
令が隣接するように並べ直す命令スケジューリングステ
ップを備え、 前記命令スケジューリングステップは、並列実行すべき異なるビット幅の複数の命令の命令サイ
ズの組合せが所定の制限を満たすように 、並列実行可能
な命令の集合をグループとして区分する命令集合化ステ
ップを備えることを特徴とするプログラム処理方法。 - 【請求項２】 前記命令スケジューリングステップは、 前記複数の命令の順序の組合せを調べる組合せ試行ステ
ップを含み、 前記命令集合化ステップは、 前記組合せ試行ステップにより調べられた命令順序の組
合せの内、最も前記グループの数が少なくなる組合せに
従って前記複数の命令を前記グループに区分することを
特徴とする請求項１記載のプログラム処理方法。 - 【請求項３】 前記命令スケジューリングステップは、 前記ソースコードの命令間の依存関係を満たしたままで
並列実行可能な単数または複数の命令を、並列実行候補
命令集合として前記ソースコードより抽出する並列実行
候補集合抽出ステップを含み、 前記命令集合化ステップは、 前記並列実行候補集合から、並列実行すべき異なるビッ
ト幅の複数の命令の命令サイズの組合せが所定の制限を
満たすように、最多の命令を含む並列実行可能な命令の
集合をグループとして区分することを特徴とする請求項
１記載のプログラム処理方法。 - 【請求項４】 前記命令スケジューリングステップは、 前記並列実行候補集合から、前記実行形式コードを実行
する目的機械の並列度に相当する数の命令を仮グループ
として選び出す仮グループ選択ステップと、 仮グループに含まれる命令の順序の組合せを調べる組合
せ試行ステップとを含み、 前記命令集合化ステップは、 前記組合せ試行ステップにより調べられた命令順序の組
合せの内、前記目的機械で実行可能な命令サイズの組合
せに合致する並列実行可能な命令の集合をグループとし
て区分することを特徴とする請求項３記載のプログラム
処理方法。 - 【請求項５】 前記命令スケジューリングステップは、 前記命令集合化ステップで区分された前記グループ間の
境界に関する情報を命令に付加する境界付加ステップ１
を備えることを特徴とする請求項１〜４のいずれか１項
に記載のプログラム処理方法。 - 【請求項６】 前記命令スケジューリングステップは、 前記命令集合化ステップで区分された前記グループ間に
グループ境界を示す情報を付加する境界付加ステップ２
を備えることを特徴とする請求項１〜４のいずれか１項
記載のプログラム処理方法。 - 【請求項７】 前記変換ステップ２は、 前記オブジェクトコード中の未解決アドレスを決定する
アドレス確定ステップを備え、 前記アドレス確定ステップは、 アドレス決定により命令のサイズが変化した場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを備えることを特徴と
する請求項１〜６のいずれか１項に記載のプログラム処
理方法。 - 【請求項８】 前記変換ステップ２は、 前記オブジェクトコード中の未解決アドレスを決定する
アドレス確定ステップを備え、 前記アドレス確定ステップは、 アドレス決定により命令が複数命令に分割された場合
に、該命令を含む前記グループを更に複数のサブグルー
プに区分する命令グループ分割ステップを備えることを
特徴とする請求項１〜６のいずれか１項に記載のプログ
ラム処理方法。 - 【請求項９】 前記アドレス確定ステップは、 前記命令グループ分割ステップで区分された前記サブグ
ループ間の境界に関する情報を命令に付加する境界付加
ステップ３を備えることを特徴とする請求項７または８
に記載のプログラム処理方法。 - 【請求項１０】 前記アドレス確定ステップは、 前記命令グループ分割ステップで区分された前記サブグ
ループ間にグループ境界を示す情報を付加する境界付加
ステップ４を備えることを特徴とする請求項７または８
に記載のプログラム処理方法。 - 【請求項１１】 高級言語で記述された複数のソースコ
ードからなるプログラムを実行形式コードに変換する装
置であって、 前記ソースコードをオブジェクトコードに変換する変換
手段１と、 前記オブジェクトコードを前記実行形式コードに変換す
る変換手段２とを備え、 前記変換手段１は、 前記ソースコード中の命令を、並列実行すべき複数の命
令が隣接するように並べ直す命令スケジューリング手段
を備え、 前記命令スケジューリング手段は、並列実行すべき異なるビット幅の複数の命令の命令サイ
ズの組合せが所定の制限を満たすように 、並列実行可能
な命令の集合をグループとして区分する命令集合化手段
を備えることを特徴とするプログラム処理装置。 - 【請求項１２】 前記命令スケジューリング手段は、 前記複数の命令の順序の組合せを調べる組合せ試行手段
を含み、 前記命令集合化手段は、 前記組合せ試行手段により調べられた命令順序の組合せ
の内、最も前記グループの数が少なくなる組合せに従っ
て前記複数の命令を前記グループに区分することを特徴
とする請求項１１記載のプログラム処理方法。 - 【請求項１３】 前記命令スケジューリング手段は、 前記ソースコードの命令間の依存関係を満たしたままで
並列実行可能な単数または複数の命令を、並列実行候補
命令集合として前記ソースコードより抽出する並列実行
候補集合抽出手段を含み、 前記命令集合化手段は、 前記並列実行候補集合から、並列実行すべき異なるビッ
ト幅の複数の命令の命令サイズの組合せが所定の制限を
満たすように、最多の命令を含む並列実行可能な命令の
集合をグループとして区分することを特徴とする請求項
１１記載のプログラム処理装置。 - 【請求項１４】 前記命令スケジューリング手段は、 前記並列実行候補集合から、前記実行形式コードを実行
する目的機械の並列度に相当する数の命令を仮グループ
として選び出す仮グループ選択手段と、 仮グループに含まれる命令の順序の組合せを調べる組合
せ試行手段とを含み、 前記命令集合化手段は、 前記組合せ試行手段により調べられた命令順序の組合せ
の内、前記目的機械で実行可能な命令サイズの組合せに
合致する並列実行可能な命令の集合をグループとして区
分することを特徴とする請求項１３記載のプログラム処
理装置。 - 【請求項１５】 前記命令スケジューリング手段は、 前記命令集合化手段で区分された前記グループ間の境界
に関する情報を命令に付加する境界付加手段１を備える
ことを特徴とする請求項１１〜１４のいずれか１項に記
載のプログラム処理装置。 - 【請求項１６】 前記命令スケジューリング手段は、 前記命令集合化手段で区分された前記グループ間にグル
ープ境界を示す情報を付加する境界付加手段２を備える
ことを特徴とする請求項１１〜１４のいずれか１項記載
のプログラム処理装置。 - 【請求項１７】 前記変換手段２は、 前記オブジェクトコード中の未解決アドレスを決定する
アドレス確定手段を備え、 前記アドレス確定手段は、 アドレス決定により命令のサイズが変化した場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割手段を備えることを特徴とする
請求項１１〜１６のいずれか１項に記載のプログラム処
理装置。 - 【請求項１８】 前記変換手段２は、 前記オブジェクトコード中の未解決アドレスを決定する
アドレス確定手段を備え、 前記アドレス確定手段は、 アドレス決定により命令が複数命令に分割された場合
に、該命令を含む前記グループを更に複数のサブグルー
プに区分する命令グループ分割手段を備えることを特徴
とする請求項１１〜１６のいずれか１項に記載のプログ
ラム処理装置。 - 【請求項１９】 前記アドレス確定手段は、 前記命令グループ分割手段で区分された前記サブグルー
プ間の境界に関する情報を命令に付加する境界付加手段
３を備えることを特徴とする請求項１７または１８に記
載のプログラム処理装置。 - 【請求項２０】 前記アドレス確定手段は、 前記命令グループ分割手段で区分された前記サブグルー
プ間にグループ境界を示す情報を付加する境界付加手段
４を備えることを特徴とする請求項１７または１８に記
載のプログラム処理装置。 - 【請求項２１】 コンピュータに高級言語で記述された
複数のソースコードからなるプログラムを実行形式コー
ドに変換させるためのプログラムを記録した記録媒体で
あって、コンピュータに 前記ソースコードをオブジェクトコード
に変換する変換ステップ１と、 前記オブジェクトコードを前記実行形式コードに変換す
る変換ステップ２とを実行させ、 前記変換ステップ１は、 前記ソースコード中の命令を、並列実行すべき複数の命
令が隣接するように並べ直す命令スケジューリングステ
ップを実行させ、 前記命令スケジューリングステップは、並列実行すべき異なるビット幅の複数の命令の命令サイ
ズの組合せが所定の制限を満たすように 、並列実行可能
な命令の集合をグループとして区分する命令集合化ステ
ップを実行させるためのプログラムを記録したコンピュ
ータ読み取り可能な記録媒体。 - 【請求項２２】 前記命令スケジューリングステップ
は、コンピュータに 前記複数の命令の順序の組合せを調べる
組合せ試行ステップを実行させ、 前記命令集合化ステップは、 前記組合せ試行ステップにより調べられた命令順序の組
合せの内、最も前記グループの数が少なくなる組合せに
従って前記複数の命令を前記グループに区分することを
実行させることを特徴とする請求項２１記載のコンピュ
ータ読み取り可能な記録媒体。 - 【請求項２３】 前記命令スケジューリングステップ
は、コンピュータに 前記ソースコードの命令間の依存関係を
満たしたままで並列実行可能な単数または複数の命令
を、並列実行候補命令集合として前記ソースコードより
抽出する並列実行候補集合抽出ステップを実行させ、 前記命令集合化ステップは、 前記並列実行候補集合から、並列実行すべき異なるビッ
ト幅の複数の命令の命令サイズの組合せが所定の制限を
満たすように、最多の命令を含む並列実行可能な命令の
集合をグループとして区分することを実行させることを
特徴とする請求項２１記載のコンピュータ読み取り可能
な記録媒体。 - 【請求項２４】 前記命令スケジューリングステップ
は、コンピュータに 前記並列実行候補集合から、前記実行形
式コードを実行する目的機械の並列度に相当する数の命
令を仮グループとして選び出す仮グループ選択ステップ
と、 仮グループに含まれる命令の順序の組合せを調べる組合
せ試行ステップとを実行させ、 前記命令集合化ステップは、 前記組合せ試行ステップにより調べられた命令順序の組
合せの内、前記目的機械で実行可能な命令サイズの組合
せに合致する並列実行可能な命令の集合をグループとし
て区分することを実行させることを特徴とする請求項２
３記載のコンピ ュータ読み取り可能な記録媒体。 - 【請求項２５】 前記命令スケジューリングステップ
は、コンピュータに 前記命令集合化ステップで区分された前
記グループ間の境界に関する情報を命令に付加する境界
付加ステップ１を実行させることを特徴とする請求項２
１〜２４のいずれか１項に記載のコンピュータ読み取り
可能な記録媒体。 - 【請求項２６】 前記命令スケジューリングステップ
は、コンピュータに 前記命令集合化ステップで区分された前
記グループ間にグループ境界を示す情報を付加する境界
付加ステップ２を実行させることを特徴とする請求項２
１〜２４のいずれか１項記載のコンピュータ読み取り可
能な記録媒体。 - 【請求項２７】 前記変換ステップ２は、コンピュータに 前記オブジェクトコード中の未解決アド
レスを決定するアドレス確定ステップを実行させ、 前記アドレス確定ステップは、 アドレス決定により命令のサイズが変化した場合に、該
命令を含む前記グループを更に複数のサブグループに区
分する命令グループ分割ステップを実行させることを特
徴とする請求項２１〜２６のいずれか１項に記載のコン
ピュータ読み取り可能な記録媒体。 - 【請求項２８】 前記変換ステップ２は、コンピュータに 前記オブジェクトコード中の未解決アド
レスを決定するアドレス確定ステップを実行させ、 前記アドレス確定ステップは、 アドレス決定により命令が複数命令に分割された場合
に、該命令を含む前記グループを更に複数のサブグルー
プに区分する命令グループ分割ステップを実行させるこ
とを特徴とする請求項２１〜２６のいずれか１項に記載
のコンピュータ読み取り可能な記録媒体。 - 【請求項２９】 前記アドレス確定ステップは、コンピュータに 前記命令グループ分割ステップで区分さ
れた前記サブグループ間の境界に関する情報を命令に付
加する境界付加ステップ３を実行させることを特徴とす
る請求項２７または２８に記載のコンピュータ読み取り
可能な記録媒体。 - 【請求項３０】 前記アドレス確定ステップは、コンピュータに 前記命令グループ分割ステップで区分さ
れた前記サブグループ間にグループ境界を示す情報を付
加する境界付加ステップ４を実行させることを特徴とす
る請求項２７または２８に記載のコンピュータ読み取り
可能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09564798A JP3473391B2 (ja) | 1998-04-08 | 1998-04-08 | プログラム処理方法、プログラム処理装置及び記録媒体 |
| US09/280,777 US6324639B1 (en) | 1998-03-30 | 1999-03-29 | Instruction converting apparatus using parallel execution code |
| US10/720,030 USRE41751E1 (en) | 1998-03-30 | 2003-11-24 | Instruction converting apparatus using parallel execution code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09564798A JP3473391B2 (ja) | 1998-04-08 | 1998-04-08 | プログラム処理方法、プログラム処理装置及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11296377A JPH11296377A (ja) | 1999-10-29 |
| JP3473391B2 true JP3473391B2 (ja) | 2003-12-02 |
Family
ID=14143309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09564798A Expired - Fee Related JP3473391B2 (ja) | 1998-03-30 | 1998-04-08 | プログラム処理方法、プログラム処理装置及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473391B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564445B2 (ja) | 2001-09-20 | 2004-09-08 | 松下電器産業株式会社 | プロセッサ、コンパイル装置及びコンパイル方法 |
| JP3727324B2 (ja) * | 2004-04-26 | 2005-12-14 | 松下電器産業株式会社 | プロセッサ及びコンパイル装置 |
| JP2006012185A (ja) * | 2005-08-02 | 2006-01-12 | Matsushita Electric Ind Co Ltd | プロセッサ |
-
1998
- 1998-04-08 JP JP09564798A patent/JP3473391B2/ja not_active Expired - Fee Related
Non-Patent Citations (6)
| Title |
|---|
| 情報処理学会研究報告，日本，社団法人情報処理学会，１９９４年 ６月１３日，Ｖｏｌ．９４，Ｎｏ．５０（９４−ＡＲＣ−１０６），ｐｐ．９−１６ |
| 日経エレクトロニクス，日本，日経ＢＰ社，１９９１年 ３月 ４日，Ｎｏ．５２１，ｐｐ．１６５−１８５ |
| 日経エレクトロニクス，日本，日経ＢＰ社，１９９６年 ６月 ３日，Ｎｏ．６６３，ｐｐ．１６３−１８０ |
| 日経エレクトロニクス，日本，日経ＢＰ社，１９９７年 ５月１９日，ｎｏ．６８９，ｐｐ．１４９−１６０ |
| 日経エレクトロニクス，日本，日経ＢＰ社，１９９７年 ６月１６日，Ｎｏ．６９１，ｐｐ．１３５−１４６ |
| 日経エレクトロニクス，日本，日経ＢＰ社，１９９７年１１月 ３日，Ｎｏ．７０２，ｐｐ．２７−２８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11296377A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327818B2 (ja) | プログラム変換装置及び記録媒体 | |
| JP2000207223A (ja) | 並列処理向けのプログラム処理方法および装置、並びに並列処理向けのプログラム処理を実行するプログラムを記録した記録媒体および並列処理向けの命令列を記録した記録媒体 | |
| USRE45199E1 (en) | Compiler apparatus | |
| JP4979875B2 (ja) | リターゲッタブルコンパイルシステム及び方法 | |
| JP3190773B2 (ja) | 言語処理プログラムのコンパイル処理方法 | |
| US7917899B2 (en) | Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus | |
| JP2003099248A (ja) | プロセッサ、コンパイル装置及びコンパイル方法 | |
| JP2003173262A (ja) | プログラムチューニングシステムとプログラムチューニング方法およびプログラムと記録媒体 | |
| US6324639B1 (en) | Instruction converting apparatus using parallel execution code | |
| JP2000132404A (ja) | 命令列最適化装置 | |
| US20050257200A1 (en) | Generating code for a configurable microprocessor | |
| JP3473391B2 (ja) | プログラム処理方法、プログラム処理装置及び記録媒体 | |
| US20080184213A1 (en) | Compiler device, method, program and recording medium | |
| JP4462676B2 (ja) | プログラム変換装置、コンパイラ装置およびプログラム変換プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP4719415B2 (ja) | 情報処理システム及びコード生成方法 | |
| JP3553845B2 (ja) | プロセッサ、コンパイラ、コイパイル方法及び記録媒体 | |
| JP3032030B2 (ja) | ループ最適化方法及び装置 | |
| JP3323147B2 (ja) | コンパイル装置、コンパイル方法およびコンパイラプログラムを記録した記録媒体 | |
| JP5140105B2 (ja) | 命令スケジューリング装置、命令スケジューリング方法および命令スケジューリングプログラム | |
| Knudsen et al. | Graph based communication analysis for hardware/software codesign | |
| US7086037B2 (en) | Method and computer program product for localizing an interruption structure included in a hierarchical structure of a specification | |
| JP3692884B2 (ja) | プログラム処理方法および記録媒体 | |
| JP2827979B2 (ja) | アセンブラ処理装置及びアセンブラ処理方法 | |
| JPH1196018A (ja) | コンパイル装置及び方法並びにコンパイル実行プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP4032822B2 (ja) | アセンブラプログラムのためのアドレス記述変換システム及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |