JP3032030B2

JP3032030B2 - ループ最適化方法及び装置

Info

Publication number: JP3032030B2
Application number: JP3071978A
Authority: JP
Inventors: 淳井上; 健治白川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-04-05
Filing date: 1991-04-05
Publication date: 2000-04-10
Anticipated expiration: 2015-04-10
Also published as: JPH04307624A

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、複数の命令の列を並列
に実行可能とする電子計算機におけるループ最適化方法
及び装置に関する。

【０００２】

【従来の技術】従来、電子計算機の命令列は逐次処理さ
れることを前提に構成され、電子計算機はこれに従って
命令を１個ずつ取り出して実行していた。

【０００３】この命令列の処理高速化のため、パイプラ
イン技術が導入された。これは命令の実行を複数の段階
（ステージ）に分解し、この分解された実行段階を単位
として、異なる段階の複数の命令を同時に演算する技術
であり、これにより処理のサイクルタイム短縮が可能と
なり命令列全体の処理時間も短縮された。しかし、パイ
プライン技術においても実行開始される命令は１サイク
ルあたり１個であり、これを超えた命令の並列実行は行
われていなかった。

【０００４】これに対し、近年、命令単位で並列実行を
可能とする技術が導入されており、１サイクルあたり１
個以上の命令を処理することが可能になってきている。
ＶＬＩＷ(Very Long Instruction Word) 技術とスーパ
ースカラー技術と呼ばれる２つの手法が代表的なもので
ある。

【０００５】ＶＬＩＷ技術は、予め定められた数の複数
命令を１つの実行単位として定義し、計算機はこれら複
数の命令を必ず同時に実行する。計算機は処理対象の複
数命令が同時に実行可能であるか否かを判定する必要が
なく制御が単純であるため、少ないハードウェア量で実
現可能であり、またサイクルタイムの短縮が可能であ
る。しかしながら、処理の並列性はコンパイラまたは人
手により判定し、予め命令の割当を行っておかなければ
ならない。この命令割当を「命令スケジューリング」と
呼ぶ。

【０００６】一方スーパースカラー技術は、従来と同様
の逐次実行を前提とした命令列を解釈して並列実行可能
性を調べるハードウェアを備え、並列実行可能な場合に
はこれらの複数命令を並列実行するように制御する方式
である。この方式では命令の並列実行可能性判定を専用
ハードウェアに委ねているため、通常のプログラムであ
っても逐次実行時との互換性を保った実行は保証され
る。しかし実際にスーパースカラー方式で性能向上を目
指す場合には、ハードウェアリソースやデータ依存性等
の情報を元に演算ユニットが出来る限り動作状態にある
ようにするため、ＶＬＩＷ方式と同様の命令スケジュー
リングを行っておくことが必須である。

【０００７】これらの並列実行方式における命令スケジ
ューリング手法として、１つの基本ブロック（プログラ
ムのうち分岐、脱出のない命令列）を処理対象としてハ
ードウェアリソースやデータ依存関係などの制約条件を
元に命令を並べ替えていく「リストスケジューリング」
と呼ばれる方式が知られている。この方式は実現が容易
であるが、一般のプログラムでは１つの基本ブロックに
含まれる命令数には限りがあるため充分な性能向上が得
られないという欠点もある。この欠点を解消するため、
プログラムのループ部分を対象とする場合に、ループ内
の演算を複数反復分展開して処理する「ループ展開（ル
ープアンローリング）」と呼ばれる手法を組み合わせて
使用することがある。この方式でループ部分を処理する
と、リストスケジュリング単独で適用するより高い並列
性を得られることもよく知られている。

【０００８】この「ループ展開」とは、複数の隣接する
ループ反復を展開して処理する方法である。例えば、Ｃ
言語で記述したループ図３(a) を考える。このループを
そのままアセンブラに変換すると図３(b) を得る。こ
のループに４段のループ展開を施すとループ図４(a) が
得られる。ループ展開処理では、このようにループの４
回分の反復処理を１つのループ反復にまとめて等価なル
ープを構成する。このループをアセンブラに変換すると
図４(b) を得る。

【０００９】以上の２つのループのコンパイル結果から
判るように、ループ展開によりループ内の命令スケジュ
ーリング処理対象となる命令が図３(b) の７個から図４
(b)の１６個に増加する。またこの例では、ループの各
段階の演算（sub ）は独立に実行できるので、命令スケ
ジューリングにより、ＶＬＩＷ、スーパースカラー方式
に適した並列化プログラムに変換できる。このようなル
ープ展開をソースプログラムに手を加えることなく、コ
ンパイラ内部で処理するループ最適化技法が一般に行わ
れている。

【００１０】このようにループ展開とリストスケジュー
リングを組み合わせて命令列を再構成する手法は、従来
の方法に比べ高い並列性を達成できるが、一方ではルー
プを展開するためにオブジェクトプログラムのサイズが
増加してしまう欠点があった。

【００１１】またこのループ展開とリストスケジューリ
ングの組み合わせ手法は必ずしも万能ではない。例えば
図５(a) に示すループのようにループ内のデータ参照関
係が循環するような場合（データリカージョン）では１
回前の反復結果を次回の計算に使用するため、ループを
展開しても前後２回の反復間で演算を多重化できず、さ
ほど並列化効果をあげることができない。実際、図５
(a) に４段のループ展開を施してアセンブラに変換した
結果の図５(b)を見ると、ループ内の命令は増加してい
るが、データリカージョンがあるため４つのsub 命令は
本質的に逐次実行しなければならない。即ち、(*) のsu
b は(**)のsub の計算結果をオペランドに持っているの
で(**)が完全に終了するまでは実行してはいけない。こ
のため、このようなループではたとえ複数の演算器を持
つＶＬＩＷ、スーパースカラー計算機でも並列化性能は
高くできないという問題があった。

【００１２】またコンパイラのコード生成方式によって
は、図６のようにループ内に帰納変数（この例ではｋ）
でアクセスするような配列参照がある場合も、ループ展
開を施しても各段での帰納変数計算のため演算実行の多
重化が妨げられる場合がある。

【００１３】つまり、以上示した図５、図６のように
「ループ展開」の効果が小さいループを対象とする場合
は、従来のループ展開処理を行っても、単にオブジェク
トコードサイズが増加するだけで充分な並列化効果が得
られず、システムの有効な稼働の障害になっていた。

【００１４】さらに、ループ展開とリストスケジューリ
ングを組み合わせて命令列を再構成する手法には、上記
の問題の他にも、ループ内の演算種類に偏りがある場合
に計算機の有する複数の処理ユニットが有効に利用でき
ず性能があまり向上しないという欠点があった。即ち、
ループ内の各演算種類（整数演算、浮動小数点演算）の
演算数比ができる限り計算機の持つ演算ユニット数比に
近い状態で実行するようにはなっていないために、効率
のよい並列実行ができなかった。

【００１５】このことを図９を例にとって説明する。図
９(a) に示すループを整数演算ユニット２個、浮動小数
点演算ユニット１個の計算機で実行することを考える
と、ループ展開段数を変化させた場合にはループ内の整
数演算数、浮動小数点演算数は図９(b) のように変化す
る。この整数演算数／浮動小数点演算数比は、できる限
り整数ユニット数／浮動小数点ユニット数比に近い方が
効率の良いスケジューリングが得られる可能性が高くな
る。実際、図９(a) のプログラムのループ展開段数を変
えて命令スケジューリングを行った場合のループ内１サ
イクルあたり命令数は図９(b) のように変化するが、こ
れは整数演算数／浮動小数点演算数比が演算ユニット数
比に近い場合が最適値を出している。

【００１６】またこのループ展開とリストスケジューリ
ングの組み合わせ手法を行う場合、一定段数以上ループ
展開を行うとループ内で使用されるレジスタ数が計算機
の持つレジスタ数を越えてしまう場合が起こりうる。こ
の場合使用できるレジスタがないのでスタックへの値の
セーブが発生する（このような状況を「レジスタあふ
れ」という）。一般にスタックへのアクセスは効率が悪
いので、このようなレジスタあふれを発生させてしまう
とループ展開を行ったにもかかわらずかえって性能が低
下してしまうという問題があった。実際、図９(a) のプ
ログラムについて図９(b) を見るとループ展開段数が12
以上でレジスタあふれが発生して性能が低下している。

【００１７】つまり、「ループ展開」を有効に適用する
ためには、以上に示したようにループ内の演算数、ルー
プ内で使用されるレジスタ数を元に最適な展開段数を決
定して処理することが非常に重要であるが、従来はこれ
らの情報を活かした柔軟なループ展開処理を行うことが
できなかった。

【００１８】

【発明が解決しようとする課題】このように、従来ＶＬ
ＩＷ、スーパースカラー方式用に提案されているループ
展開とリストスケジューリングの組み合わせ最適化方式
では、プログラムのループ自体の特性に応じて命令スケ
ジュール方式を自由に切り替えることが不可能であり、
その結果、さほど並列化効果が上がらないにもかかわら
ず、ループを多重展開するためオブジェクトコードサイ
ズが膨大になり、システムの効率的運用を阻害してしま
う場合が起こってしまう欠点があった。さらに、演算種
類の演算数比と計算機の持つ演算ユニット数比が大きく
異なるために、計算機の有するハードウェアを有効に利
用できず充分な並列化効果が得られなかったり、あるい
はループ展開段数を大きく設定しすぎるために、レジス
タあふれを発生してかえって性能低下を起こしてしまう
などシステムの効率的運用を阻害してしまう欠点があっ
た。

【００１９】本発明は、このような事情を考慮してなさ
れたものであり、システムの有効運用を保証するループ
最適化方法及び装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明では、ループ内の
整数演算数、浮動小数点演算数、ループ内で使用するレ
ジスタ数を求め、計算機の有する演算ユニット数に応じ
て、できるだけ並列化効果が高くかつレジスタあふれを
起こさない最適ループ展開段数決定した上で処理を行
う。例えば、ループ展開とリストスケジューリングの組
合せ最適化を行うループ最適化部と、ループ内の整数演
算数、浮動小数点演算数、整数レジスタ数、浮動小数点
レジスタ数を求め、ループ展開処理適用時の整数演算
数、浮動小数点演算数、使用する整数レジスタ数、浮動
小数点レジスタ数を求めるループ解析部と、このループ
解析部の出力結果を元に、計算機の有する整数ユニット
数、浮動小数点ユニット数、レジスタ数を考慮して最も
ハードウェアを有効に使用でき、かつ、レジスタあふれ
を起こさせない最適なループ展開段数を決定するループ
展開段数決定部とを具備し、このループ展開段数決定部
の判定結果に基づき、ループ展開、及びリストスケジュ
ーリングを行いループ部分の最適化を行う。

【００２１】

【００２２】

【作用】本発明によれば、予めプログラム内の各ループ
の整数／浮動小数点演算数、ループ内で使用する整数／
浮動小数点レジスタ数を求め、これを元に計算機の有す
る演算ユニット数やレジスタ数を考慮して最適なループ
展開段数を決定してループの展開、及び命令の並べ替え
を行うので、従来方式で充分な並列化効果を得られない
ループであっても性能を向上させ、かつレジスタあふれ
による性能の低下を未然に防止することができる。

【００２３】

【００２４】

【実施例】以下、図面に基づいて本発明の一実施例につ
いて説明する。 ○実施例１

【００２５】図１は本発明の一実施例に係るループ最適
化方式を適用したコンパイラの構成を示す図である。コ
ンパイラは、プログラム入力部２１、構文解析部２２、
ループ抽出部２３、ループ解析部２４、ループ展開部２
５、命令スケジュール部２６、コード生成部２７より構
成されている。

【００２６】プログラム入力部２１で読み込まれたソー
スプログラムは構文解析部２２で中間テキストに変換さ
れてループ抽出部２３に入力される。ループ抽出部２３
は入力された中間テキストを調べ、プログラム内のルー
プ部分を検出して取り出し、この内容をループ解析部２
４に渡す。

【００２７】ループ解析部２４はループ内に現れる各デ
ータの参照、更新アドレスを調べ、ある反復で生成され
たデータ値を後続の反復で使用する場合がないかどうか
を調べる。もしそのようなアドレス重なりがある場合
は、相互にアドレスが重なり合うループ反復段数の差
（この値を、以下「最小アドレス重なり反復差」と称す
る）を求めて、これをループ展開部２５に通知する。

【００２８】この解析には、ループ内の左辺、右辺に共
通に現れる配列の添字式を調べて両者が共通の値を取り
うるか否かを調べるデータ依存解析の手法を使用すれば
よい。またポインタ変数を使用する言語では、ポインタ
値の変化を追跡することにより同様の解析を行うことが
できる。このデータ依存解析部分は、処理対象言語や最
適化要求仕様に応じて任意に構成すればよい。

【００２９】例えば、図７(a) に示すループの場合、ル
ープ反復ｉで定義されたデータｘ［ｉ］を２回後の反復
で参照することが認識できる。この場合ループ解析部２
４は最小のデータアドレス重なりを生ずる反復差２をル
ープ展開部２５に通知する。同様に図８の場合、ループ
反復ｉで定義されたデータｘ［ｉ］を次の反復で参照す
るので、ループ解析部２４は最小アドレス重なり反復差
１を通知する。

【００３０】ループ展開部２５は、ここで通知された最
小アドレス重なり反復差を元にループ展開処理を行う。
この際、もしループ解析部２４が最小アドレス重なり反
復差Ｍを通知した場合には、最大でもＭ段までしかルー
プを展開しないようにする。従って図７(a) のループに
対しては１段または２段のループ展開は行うが、３段以
上には展開しない。また図８のループに対しては１段の
み、従ってループ展開は全く適用しないことにする。

【００３１】実際、図７(a) のループを３段以上展開し
たり、図８のループを２段以上展開しても、反復間でデ
ータ依存性により命令並べ替えに制限が生じ、並列性を
高めることは困難である。例えば図８に２段ループ展開
した場合は、図５の場合と同様に２つのsub 命令が逐次
実行される必要があるので、これらの命令を並列に処理
できず高性能な並列化プログラムは得られない。一方、
図７(a) をループ解析部２４の判定結果に従って、２段
ループ展開した場合のアセンブラ出力は図７(b) のよう
になるが、この場合は２つのsub 命令は独立したデータ
に対する処理になるので、自由に並列実行してよく、性
能のよい並列プログラムを構成することが可能である。
このようにしてループ最適化された中間テキストはコー
ド生成部２６により機械語に翻訳されオブジェクトプロ
グラムとして出力される。

【００３２】図２は本発明の別の実施例に係るループ最
適化方式を適用したコンパイラの構成を示す図である。
このコンパイラは、図１と同様のプログラム入力部３
１、構文解析部３２、ループ抽出部３３、ループ解析部
３４、ループ展開部３５、命令スケジュール部３６、コ
ード生成部３７に加えて帰納変数解析部３８をもって構
成されている。

【００３３】この実施例は図６に示したようなループの
各反復毎に計算される帰納変数を伴う配列アクセスによ
りループ展開での並列化性能向上が阻害される場合に適
用するもので、この場合、ループ展開部３５はループ解
析部３４の判定結果と共に帰納変数解析部３８の判定結
果を元にループ展開を行うか否かを判断する。

【００３４】帰納変数解析部３８は、ループ抽出部３３
から入力されたループ内中間テキストの各データを調
べ、図６に示すような帰納変数ｋが出現した場合はその
旨をループ展開部３５に通知する。ループ展開部はこの
通知を受けた場合には、そのループの展開を行わないよ
うにしてループの最適化を行う。

【００３５】なお本方式では、不要なループ展開を行わ
ないのでプログラムのコンパイル時間、最適化時間を短
縮できるという副次的効果も得られるので、より一層の
システムの有効活用が可能となる。 ○実施例２

【００３６】本実施例に係るループ最適化方式を適用し
たコンパイラの構成を、図１１に示す。コンパイラは、
プログラム入力部１１、構文解析部１２、ループ抽出部
１３、ループ解析部１４、ループ展開段数決定部１５、
ループ展開部１６、命令スケジュール部１７、コード生
成部１８より構成されている。

【００３７】プログラム入力部１１で読み込まれたソー
スプログラムは構文解析部１２で中間テキストに変換さ
れてループ抽出部１３に入力される。ループ抽出部１３
は入力された中間テキストを調べ、プログラム内のルー
プ部分を検出して取り出し、この内容をループ解析部１
４に渡す。である。

【００３８】本実施例におけるループ解析部１４は、ル
ープ内に現れる整数演算数、浮動小数点演算数、ループ
内で使用される整数レジスタ数、浮動小数点レジスタ数
を中間テキストを解析して求める。例えば図９(a) のル
ープ内演算をtree形式の中間テキストで表現したものは
図１０のようになる。ループ解析部１４ではこれらの中
間テキストを辿って各treeの重複しない（異なるデータ
オブジェクトに対応する）末端ノードをレジスタ、中間
ノードを演算として演算数、レジスタ数を求めていく。
また、この際に演算の型情報から整数／浮動小数点演算
数、整数／浮動小数点レジスタ数を個別に求める。また
ループ脱出条件評価のための演算数も別に求める。さら
にコード生成方式を考慮して必要があれば、中間ノード
に対してテンポラリレジスタが使用されるものとして整
数／浮動小数点テンポラリレジスタ数を求めても良い。
図１０に対する各々の値は、整数演算数＝０浮動小数点演算数＝１６アドレス計算、分岐計算数＝４整数レジスタ数＝１（ループ変数ｋ）浮動小数点レジスタ数＝１２となる。これら算出した情報をループ展開段数決定部１
５に通知する。

【００３９】ループ展開段数決定部１５はループ解析部
１４の出力情報とハードウェア情報を元にレジスタあふ
れを起こさずにかつ計算機の構成に適合した演算数が得
られる最適なループ展開段数を決定する。ハードウェア
情報としては計算機の有する整数ユニット数、浮動小数
点ユニット数、整数レジスタ数、浮動小数点レジスタ
数、整数テンポラリレジスタ数、浮動小数点テンポラリ
レジスタ数、各演算の遅延サイクル数などを計算機の構
成、コード生成方式などに応じて与える。またハードウ
ェア情報は、特定の計算機用の情報をコンパイラ内部に
登録してもよいし、コンパイラ起動時にオプションなど
で与えてもよく、本発明ではハードウェア情報の入力形
式は任意のものを使用して構わない。

【００４０】以下、整数ユニット２個、浮動小数点ユニ
ット１個、整数レジスタ３２個、浮動小数点レジスタ３
２個、整数ロード命令の遅延が１サイクル、浮動小数点
ロード命令も整数ユニットで実行され遅延が２サイク
ル、浮動小数点演算の遅延が２サイクルである計算機を
仮定して説明していく。ループ解析部１４で得られた情
報を元に最適なループ展開段数を得るには、以下の計算
を行う。

【００４１】まず、整数演算数、浮動小数点演算数、整
数レジスタ数、浮動小数点レジスタ数を元にループ展開
をｎ段行った場合の演算数を計算する。レジスタ数はロ
ード命令で演算ユニットが使用されるサイクルを考慮に
入れるために使用する。一般にループ展開を行う場合
は、ループ内配列のアドレス加算はｎ段分をまとめて行
う。またループ終了条件の評価計算もｎ段分で１回に減
るので、整数演算、浮動小数点演算が混在するループの
場合はループ展開段数が増えると全演算に占める整数演
算の比率は小さくなっていく。整数演算数IOP は、 IOP = （整数演算数＋（整数レジスタ数）＊２＋（浮動
小数点レジスタ数）＊３）＊（ループ展開段数）＋（ア
ドレス、分岐演算数）で求められる。ここで（整数レジスタ数）＊２は１サイ
クル遅延で実行される整数ロード命令、（浮動小数点レ
ジスタ数）＊３は整数ユニットで２サイクル遅延実行さ
れる浮動小数点ロード命令に整数ユニットが使用される
サイクルを近似している。同様に浮動小数点演算数FOP
は、 FOP = 浮動小数点演算数＊３＊（ループ展開段数）で求められる。＊３は浮動小数点演算命令が２サイクル
遅延で実行されることを表している。

【００４２】これらの値から、ＩＦｒａｔｅ＝ＩＯＰ＊２／ＦＯＰを各ループ展開段数について求めていく。ハードウェア
は２つの整数ユニットと１つの浮動小数点ユニットをも
っているので、ＩＦｒａｔｅが１に近いほど各種別の命
令分布がハードウェアに適合することになる。演算数の
評価と同時に、レジスタ数も評価する。この場合、ルー
プ解析部１４で求めたレジスタノードをさらに解析し
て、・独立なスカラー変数のノード数・独立な配列変数のノード数を計算する。ここで独立な配列変数というのは、例えば
図３(a) のループに対するアセンブラプログラム図３
(b) を見ると、配列ｙ［ｉ］には予めループ外でレジス
タが確保され（＄ｆ２）、ループ内でｙ［ｉ＋１］に対
するレジスタ（＄ｆ０）のみが使用される。次段に移る
際にレジスタ間移動命令（ｍｏｖ）で値をコピーするよ
うになっている。このようにループ制御変数ｉと一定値
オフセットでアクセスされる同一配列は１つのレジスタ
で割付が可能になるので１レジスタに対応として数え
る。配列ｘはこれとは別にレジスタが使用されるので独
立な配列変数である。図９に示すプログラムでは独立な
配列ノードはＸ、Ｙ、Ｚ、Ｕの４つになる。このような
方式で使用レジスタ数を算出すると、整数レジスタ数IR
EGは IREG＝（独立整数配列ノード数）＊ループ展開段数＋
（総整数ノード数ー独立整数配列ノード数）

【００４３】独立整数配列ノードはループ展開されると
別のレジスタを必要とするのでループ展開段数倍される
が、それ以外のスカラー変数はループ内で変化しないの
で１個のレジスタで充分であることを表している。同様
に浮動小数点レジスタ数FREGは、 FREG＝（独立浮動小数点配列ノード数）＊ループ展開段
数＋（総浮動小数点ノード数ー独立浮動小数点配列ノー
ド数）となる。これらのレジスタ数が計算機の持つレジスタ数
を越えない範囲でループ展開段数を決定する。以上示し
た、演算数、レジスタ数評価を併せた最適ループ展開段
数決定部分のフローチャートを図１２に示す。

【００４４】なお本実施例では、変数レジスタのみを対
象にして評価を行う方式を述べたが、レジスタ割当方式
が確定しておりまたレジスタの使用形態も確定して一定
のテンポラリレジスタを使用することが決まっている場
合には演算treeの中間ノードに対してテンポラリレジス
タが割り当てられるとして評価に加えてもよいし、演算
ユニットに関してもさらに細分化して、整数ユニット／
浮動小数点加減算ユニット／浮動小数点乗算ユニットな
どを固有に評価してもよい。

【００４５】ループ展開部１６は、ループ展開段数決定
部１５から通知された最適ループ展開段数でループ展開
処理を行う。通知される展開段数でループ展開を行うと
レジスタあふれを起こすことなく、かつ計算機の有する
ハードウェアリソース数の構成と展開されたループ内の
演算の構成が最も適合した命令列を得ることができ、命
令スケジュール部１７での命令並べ変えにより効率の良
い並列実行を行うことができる。このようにしてループ
最適化された中間テキストはコード生成部１８により機
械語に翻訳されオブジェクトプログラムとして出力され
る。

【００４６】なお本方式は使用する計算機のハードウェ
ア構成に依らず適用可能である。即ちループ展開段数決
定部で使用するハードウェアパラメータを交換するだけ
で内部の制御を全く変えることなく最適ループ展開段数
を決定することが可能であり、非常に広範囲の計算機に
適用可能である。

【００４７】また、実施例１と実施例２を組み合わせて
実施することもできる。この場合、例えば、実施例１の
ループ解析部２４により求めた、参照あるいは更新デー
タの相互間でアドレスが重なり合う最小の反復段数の差
Ｍを、実施例２の展開段数決定部１５においてループ展
開段数を決定する際の上限とする。すると、展開段数決
定部１５で決定されるループ展開段数は、参照あるいは
更新データの相互間でアドレスが重なり合うことがな
く、かつ、レジスタあふれを起こすことのない範囲で、
計算機の有するユニットを最大限有効に利用できるもの
となる。

【００４８】

【発明の効果】以上説明したように本発明によれば、予
めプログラム内の各ループの整数／浮動小数点演算数、
ループ内で使用する整数／浮動小数点レジスタ数を求
め、これを元に計算機の有する演算ユニット数やレジス
タ数を考慮して最適なループ展開段数を決定してループ
の展開、及び命令の並び替えを行うので、従来方式で充
分な並列化効果を得られないループであっても性能を向
上させ、かつ、レジスタあふれによる性能の低下を未然
に防止することが可能なループ最適化方式を提供でき
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るループ最適化方
式を適用したコンパイラの構成例を示す図。

【図２】本発明の第１の実施例に係るループ最適化方
式を適用したコンパイラの別の構成例を示す図。

【図３】 (a) は本発明に係るループ最適化方式の処理
対象となるループを示すソースプログラム、(b) は(a)
のプログラムをコンパイルした結果を示すアセンブラプ
ログラムを表す図。

【図４】 (a) は図３(a) に４段のループ展開を施した
ループを示すソースプログラム、(b) は(a) のプログラ
ムをコンパイルした結果を示すアセンブラプログラムを
表す図。

【図５】 (a) は内部にデータリカージョンを含むルー
プを示すソースプログラム、(b) は(a) のプログラムを
４段のループ展開でコンパイルした結果を示すアセンブ
ラプログラムを表す図。

【図６】ループ内に帰納変数アクセスを含むループを
示すソースプログラムを表す図。

【図７】 (a) は最小アドレス重なり反復差が２となる
ループを示すソースプログラム、(b) は(a) のプログラ
ムをループ解析部の判定結果に従って２段ループ展開し
てコンパイルした結果を示すアセンブラプログラムを表
す図。

【図８】最小アドレス重なり反復差が１となるループ
を示すソースプログラムを表す図。

【図９】 (a) は本発明に係るループ最適化方式の処理
対象となるループを示すソースプログラム、(b) は(a)
のプログラムをループ展開段数を変えてコンパイルした
場合の整数演算数、浮動小数点演算数、命令スケジュー
リングした場合のループ内の１サイクルあたり命令数を
示す図。

【図１０】図９(a) のプログラムのループ部分のtree
形式中間テキストを示す図。

【図１１】本発明の第２の実施例に係るループ最適化
方式を適用したコンパイラの構成例を示す図。

【図１２】本発明の第２の実施例に係るループ最適化
方式における最適ループ展開段数を求める処理の流れ
図。

【符号の説明】

２１プログラム入力部２２構文解析部２３ループ抽出部２４ループ解析部２５ループ展開部２６命令スケジュール部２７コード生成部３１プログラム入力部３２構文解析部３３ループ抽出部３４ループ解析部３５ループ展開部３６命令スケジュール部３７コード生成部３８帰納変数解析部１１プログラム入力部１２構文解析部１３ループ抽出部１４ループ解析部１５ループ展開段数決定部１６ループ展開部１７命令スケジュール部１８コード生成部

フロントページの続き (56)参考文献「情報処理学会第42回（平成３年前期）全国大会講演論文集」（1991−３) Ｐ．５−111〜112 「情報処理学会研究報告」Ｖｏｌ. 89，Ｎｏ．99（89−ＡＲＣ−79）（1989 −11）Ｐ．57−64 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/45,9/38

Claims

(57)【特許請求の範囲】

【請求項１】命令列を複数回反復して実行するループ
処理を含むプログラムを構成する複数の命令列を並行し
て実行し得る電子計算機で用いるループ最適化装置にお
いて、前記ループ処理をループ展開段数分同一ループ内で展開
する場合のループ展開段数と、このループ展開段数で展
開を行なった場合の前記同一ループ内の命令列に含まれ
る整数演算数と浮動小数点演算数とを検出する第1の検
出手段と、前記ループ処理をループ展開段数分同一ループ内で展開
する場合のループ展開段数と、このループ展開段数で展
開を行った場合に前記同一ループ内で使用される整数レ
ジスタ数と浮動小数点レジスタ数とを検出する第２の検
出手段と、前記第1の検出手段で検出された整数演算数と浮動小数
点演算数とから求められる比率が該電子計算機の有する
整数演算ユニット数と浮動小数点演算ユニット数の比率
に最も近く、かつ、前記第２の検出手段で検出された整
数レジスタ数および浮動小数点レジスタ数が該電子計算
機の有する整数レジスタ数および浮動小数点レジスタ数
を超えない範囲で前記ループ展開段数を決定する決定手
段と、ループ内の命令列を、前記決定手段により決定されたル
ープ展開段数分１つのループ内に展開し、前記ループ内
の命令列と等価な命令列に変換するプログラム変換手段
と、このプログラム変換手段で１つのループ内に展開した前
記ループ展開段数分の命令列を並行して実行するプログ
ラム実行手段とを備えたことを特徴とするループ最適化
装置。
【請求項２】命令列を複数回反復して実行するループ
処理を含むプログラムを構成する複数の命令列を並行し
て実行し得る電子計算機で用いるループ最適化方法にお
いて、前記ループ処理をループ展開段数分同一ループ内で展開
する場合のループ展開段数と、このループ展開段数で展
開を行った場合の前記同一ループ内の命令列に含まれる
整数演算数と浮動小数点演算数とを検出し、前記ループ処理をループ展開段数分同一ループ内で展開
する場合のループ展開段数と、このループ展開段数で展
開を行った場合に前記同一ループ内で使用される整数レ
ジスタ数と浮動小数点レジスタ数とを検出し、検出された前記整数演算数と浮動小数点演算数とから求
められる比率が該電子計算機の有する整数演算ユニット
数と浮動小数点演算ユニット数の比率に最も近く、か
つ、検出された前記整数レジスタ数および浮動小数点レ
ジスタ数が該電子計算機の有する整数レジスタ数および
浮動小数点レジスタ数を超えない範囲で前記ループ展開
段数を決定し、ループ内の命令列を、決定された前記ループ展開段数分
１つのループ内に展開して、前記ループ内の命令列と等
価な命令列に変換し、前記１つのループ内に展開した前記ループ展開段数分の
命令列を並行して実行することを特徴とするループ最適
化方法。