JP3467372B2 - パターン形成方法及び半導体処理方法 - Google Patents
パターン形成方法及び半導体処理方法Info
- Publication number
- JP3467372B2 JP3467372B2 JP04021097A JP4021097A JP3467372B2 JP 3467372 B2 JP3467372 B2 JP 3467372B2 JP 04021097 A JP04021097 A JP 04021097A JP 4021097 A JP4021097 A JP 4021097A JP 3467372 B2 JP3467372 B2 JP 3467372B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- inorganic compound
- resist
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
を製造するプロセスに適用されるパターン形成方法及び
半導体処理方法に関するものである。
においては、紫外線を用いたフォトリソグラフィーによ
ってパターン形成を行なっているが、半導体素子の微細
化に伴って短波長光源の使用が進められている。短波長
光源を使用する場合、解像度向上及び焦点深度向上を目
的として、ドライ現像を用いた表面解像プロセスの開発
が進められてきている。
P5,278,029号に示されるように、露光される
と酸を発生するレジスト膜の表面に選択的にポリシロキ
サン膜を形成し、該ポリシロキサン膜をマスクとして前
記レジスト膜に対してドライエッチングを行なうことに
より、レジストパターンを形成する方法が提案されてい
る。以下、この方法を、図12(a)〜(c)を参照し
ながら説明する。
て、1,2,3,4−テトラヒドロナフチリデンイミノ
−p−スチレンスルフォナート(NISS)とメタクリ
ル酸メチル(MMA)との共重合体を使用した例につい
て説明する。
ン基板10の上に塗布された露光されると酸を発生する
レジスト膜11に対してマスク12を用いてKrFエキ
シマレーザ13を照射すると、レジスト膜11における
露光部に触媒となる酸14が発生する。この酸14の働
きによってレジスト膜11の露光部は親水性に変化し、
該露光部の表面に大気中の水が吸着する。
ト膜11の表面にCVD法によりアルコキシシランガス
15を導入すると、レジスト膜11の露光部の表面に発
生している酸14が触媒となってアルコキシシランの加
水分解と脱水縮合とが生じて、露光部の表面にポリシロ
キサン膜16が形成される。
ロキサン膜16をマスクとしてレジスト膜11に対し
て、O2 プラズマ17を用いるRIEによりドライエッ
チングを行なうと、レジスト膜11の露光部に微細なレ
ジストパターン18が形成されるというものである。
によりレジストパターンを形成してみると、レジスト膜
の露光部に選択的に発生させた酸が触媒となって、原材
料であるアルコキシシランが加水分解及び脱水縮合を行
なってポリシロキサンが生成されるため、図13に示す
ように、CVD処理時間(アルコキシシランガスの導入
時間)に対してリニアにポリシロキサンが形成される。
その理由は、CVD処理中に、ポリシロキサンの核にア
ルコキシシランが重合して、ポリシロキサンの成長が進
行するためである。
μmのパターン寸法の実測値との関係を示す。パターン
寸法の許容範囲を0.5μm±10%とすると、CVD
処理時間のプロセスマージンは3分±30秒となる。前
述したように、アルコキシシランの重合反応量はCVD
処理時間に依存しているので、図14から明らかなよう
に、CVD処理時間に対するプロセスマージンは非常に
小さい。CVD処理時間に対するプロセスマージンが小
さいと、ウエハ面内、ウエハ間及びロット間におけるパ
ターン寸法のばらつきが大きくなって、得られる半導体
素子の歩留まりが低下するという問題がある。
半導体基板上の被処理膜の上に堆積された薄膜例えばレ
ジスト膜に対して処理を行なって薄膜よりなるマスク用
の化合物膜を形成する際における薄膜の幅の処理時間依
存性を低減することを目的とする。
め、本発明は、マスクとなる薄膜例えばレジスト膜の表
面部を選択的に正又は負の電荷に帯電させると共に、薄
膜の上に負又は正の電荷を持つ化合物を全面的に供給し
て、薄膜の正又は負の電荷と化合物の負又は正の電荷と
を静電吸着させることにより、薄膜の表面部における正
又は負の電荷に帯電した領域にのみ化合物膜を形成する
ものである。
基板上の被処理膜の上にレジスト膜を堆積するレジスト
膜堆積工程と、レジスト膜の表面部を選択的に正又は負
の電荷に帯電させる帯電工程と、レジスト膜の表面に、
帯電工程において帯電させた電荷と逆の電荷を持つ無機
化合物を全面的に供給して、帯電工程において帯電した
レジスト膜の表面部に無機化合物の電荷を静電吸着させ
ることにより、レジスト膜の表面部に無機化合物よりな
る無機化合物膜を選択的に形成する無機化合物膜形成工
程と、レジスト膜に対して無機化合物膜をマスクとして
ドライエッチングを行なうことにより、レジスト膜より
なるレジストパターンを形成するエッチング工程とを備
えている。
ジスト膜の表面に、該レジスト膜に帯電している電荷と
逆の電荷を持つ無機化合物を全面的に供給すると、レジ
スト膜の表面部における選択的に帯電している領域に逆
の電荷を持つ無機化合物が静電吸着するため、レジスト
膜の表面部に選択的に無機化合物よりなる無機化合物膜
を形成することができる。この場合、静電吸着は瞬時に
起こり且つ瞬時に飽和するため、レジスト膜の表面部に
形成される無機化合物の量も飽和するので、レジスト膜
の表面部に選択的に形成される無機化合物膜の幅はレジ
スト膜における帯電領域の幅と一致する。
レジスト膜堆積工程におけるレジスト膜は、エネルギー
ビームが照射されると負イオンを発生するレジスト材料
よりなり、帯電工程は、レジスト膜の表面に選択的にエ
ネルギービームを照射して、レジスト膜の表面部に選択
的に負イオンを発生させる工程を含み、無機化合物膜形
成工程は、レジスト膜の表面に、正イオンを発生させる
無機化合物を全面的に供給して、負イオンが発生したレ
ジスト膜の表面に正イオンが発生した無機化合物を静電
吸着させる工程を含むことが好ましい。
ムが照射されると負イオンを発生する負イオン発生基を
有する重合体よりなることが好ましい。
エネルギービームが照射されるとスルホン酸イオン又は
カルボン酸イオンを発生することがより好ましい。
合物であることが好ましい。
レジスト膜堆積工程におけるレジスト膜は、エネルギー
ビームが照射されると正イオンを発生するレジスト材料
よりなり、帯電工程は、レジスト膜の表面に選択的にエ
ネルギービームを照射して、レジスト膜の表面部に選択
的に正イオンを発生させる工程を含み、無機化合物膜形
成工程は、レジスト膜の表面に、負イオンを発生させる
無機化合物を全面的に供給して、正イオンが発生したレ
ジスト膜の表面に負イオンが発生した無機化合物を静電
吸着させる工程を含むことが好ましい。
ムが照射されると正イオンを発生する正イオン発生基を
有する重合体よりなることが好ましい。
エネルギービームが照射されるとアンモニウムイオンを
発生することがより好ましい。
カルボン酸基を有する化合物であることが好ましい。
無機化合物膜形成工程は、レジスト膜の上に無機化合物
の水溶液を全面的に供給する工程、又は、レジスト膜の
上に無機化合物の蒸気を全面的に供給する工程を含むこ
とが好ましい。
帯電工程は、レジスト膜の表面部に選択的に正又は負の
イオンを注入することにより、レジスト膜の表面部を選
択的に正又は負の電荷に帯電させる工程を含むことが好
ましい。
板又は該半導体基板上の被処理膜の上に薄膜を堆積する
薄膜堆積工程と、薄膜の表面部を選択的に正又は負の電
荷に帯電させる帯電工程と、薄膜の表面に、帯電工程に
おいて帯電させた電荷と逆の電荷を持つ化合物を全面的
に供給して、帯電工程において帯電した薄膜部の表面に
逆の電荷を持つ化合物を静電吸着させることにより、薄
膜の表面部に選択的に化合物よりなる化合物膜を形成す
る化合物膜形成工程と、半導体基板又は被処理膜に対し
て化合物膜をマスクとして処理を行なう処理工程とを備
えている。
の表面に、該薄膜に帯電している電荷と逆の電荷を持つ
化合物を全面的に供給すると、薄膜の表面部における選
択的に帯電している領域に逆の電荷を持つ化合物が静電
吸着するため、薄膜の表面部に選択的に化合物よりなる
化合物膜を形成することができる。この場合、静電吸着
は瞬時に起こり且つ瞬時に飽和するため、薄膜の表面部
に付着する化合物の量も飽和するので、薄膜の表面部に
選択的に形成される化合物膜の幅は薄膜における帯電領
域の幅と一致する。
電工程は、薄膜の表面部に選択的に正又は負のイオンを
注入することにより、薄膜の表面部を選択的に正又は負
の電荷に帯電させる工程を含むことが好ましい。
(a)、(b)は、本発明の第1の実施形態に係るパタ
ーン形成方法の各工程を示す断面図である。
テトラヒドロナフチリデンイミノ−p−スチレンスルフ
ォナート(NISS)とメタクリル酸メチル(MMA)
との共重合体をECAに溶解したものを用いた。この場
合、NISSの混合率は24mol%であった。
ロピルトリエトキシシランを塩酸の触媒を用いて重合し
たポリシロキサンを用いた。
よりなる半導体基板100の上に前記のレジスト材料を
スピンコートした後、半導体基板100を90℃の温度
下において90秒間加熱して、膜厚1μmのレジスト膜
101を形成する。その後、マスク102を用いてエネ
ルギービームとしてのKrFエキシマレーザ103をレ
ジスト膜101に照射することにより、レジスト膜10
1にマスク102のパターンを露光する。このようにす
ると、レジスト膜101の露光部の表面においてNIS
Sが分解して、負イオンであるスルフォン酸イオン10
4が発生する。
AH水溶液(HON(CH2 CH2CH3)4 )に5分間
浸漬した後、水で洗浄し、その後、図1(b)に示すよ
うに、アミノ基を有するポリシロキサン105が水で希
釈されてなるポリシロキサン水溶液106に浸漬した。
その後、半導体基板100を水で洗浄した後、乾燥させ
た。このような処理を施すと、負イオンであるスルホン
酸イオン104が存在するレジスト膜101の露光部の
表面に、正イオンであるアンモニアイオン107を有す
るポリシロキサン105が静電吸着して、図2(a)に
示すように、ポリシロキサン膜108が形成された。
キサン膜108をマスクにしてレジスト膜101に対し
てO2 プラズマ109を用いてRIEを行なうことによ
り、レジストパターン110を形成した。この場合、O
2 プラズマ109のRIEの条件は、平行平板型のRI
E装置を使用し、パワー:900W、圧力:0.7P
a、流量:40SCCMであった。
水溶液106で処理すると、ポリシロキサンが選択的に
静電吸着するメカニズムについて、図3を参照しながら
説明する。KrFエキシマレーザ103を用いて露光す
ると、[化1]に示すように、レジスト膜101の露光
部の表面において、NISSが分解すると共に僅かに吸
着している水の影響を受けて、負イオンであるスルフォ
ン酸イオン(SO3 -)104を含む物質と、水素イオン
H+ と、[化2]に示す反応副生成物とが発生し、反応
副生成物は揮散する。
有するポリシロキサン105は、ポリシロキサン水溶液
106中においては、正イオンであるアンモニウムイオ
ン(NH3 +)107を有して存在する。
01の露光部の表面に存在する1つのスルフォン酸イオ
ン104(負イオン)に対して、アンモニウムイオン
(正イオン)107を有する1つのポリシロキサン10
5が静電吸着する。このようにして、レジスト膜101
の露光部の表面に存在する全てのスルフォン酸イオン1
04に対してポリシロキサン105が静電吸着する。こ
のため、静電吸着が進行してレジスト膜101の露光部
の表面にスルフォン酸イオン104が存在しなくなる
と、静電吸着は起こらなくなるので、処理時間が経過し
てもポリシロキサン膜108が拡がることはない。
形成したポリシロキサン膜108の生成量を、FTIR
(赤外吸光分光)によりシロキサン結合の吸収ピークを
測定することにより評価した。
光部とにおける、ポリシロキサン水溶液106による処
理時間とポリシロキサン膜108の生成量との関係を示
しており、図4に示すように、スルフォン酸イオン10
4が発生していない未露光部においては、処理時間がか
なり経過してもポリシロキサン膜108は形成されてい
ない。一方、レジスト膜101の露光部においては、瞬
時(30秒以内)にポリシロキサン膜108が形成さ
れ、処理時間が30秒を経過してもポリシロキサン膜1
08の生成量に変化がない。また、レジスト膜101に
おける露光部と未露光部との選択性も非常に高いことが
分かる。
る処理時間と、ポリシロキサン105を静電吸着させた
後にエッチングを行なったときのレジストパターン11
0のパターン寸法(設計寸法0.5μm)との関係を示
している。前述したように、ポリシロキサン膜107の
生成量が処理時間に対して完全に飽和しているので、図
5に示すように、パターン寸法の変動が非常に小さいこ
とが分かる。このパターン寸法の変動は、パターン寸法
の許容範囲(±10%以内)を十分に満たしている。
ジスト膜101の露光部の表面に選択的に負イオンであ
るスルフォン酸イオン104を発生させ、該スルフォン
酸イオン104に、正イオンであるアンモニウムイオン
107を有するポリシロキサン105を静電吸着させる
ので、選択的に形成されたポリシロキサン膜(無機化合
物膜)108の幅は生成した負イオンの量により一意的
に決まる。このため、レジスト膜101が静電吸着の処
理温度及び処理時間のばらつきの影響を受け難いので、
パターン寸法の制御性が向上する。
処理は簡便であると共に、ポリシロキサン105の生成
量が瞬時に飽和するため処理時間が短時間で済むのでス
ループットが高い。
しないレジスト膜101の未露光部においては、負イオ
ンが存在しないために、正イオンであるアンモニウムイ
オン107を有するポリシロキサン105を供給しても
静電吸着が起きないので、露光部と未露光部との選択性
は非常に高い。
材料としては、NISSとMMAとの共重合体を用いた
が、NISSに代えて、露光により酸を発生する基を適
宜用いることができる。例えば、酸発生基として、9−
フルオレニリデネイミノ−p−スチレンスルフォネイト
(FISS)又はプロピリデンイミノ−p−スチレンス
ルフォネイト(PISS)を用いてもよい。また、MM
Aに代えて、NISSと共重合体を作るもの、例えばス
チレン等を適宜用いることができる。
代えて、正イオンとなる他の基を有する無機化合物を用
いてもよい。例えば、アミノ基を有し且つTi、Al、
Ge又はZrを含有する高分子化合物を用いてもよい。
は、無機化合物の水溶液を用いる処理に代えて、無機化
合物を蒸気を用いて処理をしてもよい。
ラズマによるRIEを用いたが、これに代えて、O2 プ
ラズマによるECR(電子サイクロトロン共鳴エッチン
グ)等を用いてもよい。
レーザに代えて、ArFエキシマレーザ、電子ビーム又
はX線を用いてもよい。
び図7(a)、(b)は、本発明の第2の実施形態に係
るパターン形成方法の各工程を示す断面図である。
ンとの共重合体をジグライムに溶解したものを用いた。
この場合、NISSの混合率は55mol%であった。
ロピルトリエトキシシランを塩酸の触媒を用いて重合し
たポリシロキサンを用いた。
すように、シリコンよりなる半導体基板200の上に前
記のレジスト材料をスピンコートした後、半導体基板2
00を90℃の温度下において90秒間加熱して、膜厚
1μmのレジスト膜201を形成する。その後、マスク
202を用いてエネルギービームとしてのArFエキシ
マレーザ203を照射することにより、レジスト膜20
1にマスク202のパターンを露光する。このようにす
ると、レジスト膜201の露光部の表面においてNIS
Sが分解して、負イオンであるスルフォン酸イオン20
4が発生する。
膜201の表面に、アミノ基を有するポリシロキサン2
05の蒸気を吹き付けた。このとき、アミノ基は雰囲気
中の水分により正イオンであるアンモニウムイオン20
7となるため、ポリシロキサン205は正イオンを有す
るようになる。このような処理を施すと、負イオンが存
在するレジスト膜201の露光部の表面に、正イオンで
あるアンモニウムイオン207を有する蒸気のポリシロ
キサン205が静電吸着して、図7(a)に示すよう
に、ポリシロキサン膜208が形成された。
キサン膜208をマスクにしてレジスト膜201に対し
てO2 プラズマ209を用いてRIEを行なうことによ
り、レジストパターン210を形成した。この場合、O
2 プラズマのRIEの条件は、平行平板型のRIE装置
を使用し、パワー:900W、圧力:0.7Pa、流
量:40SCCMであった。
ジスト膜201の露光部の表面に選択的に負イオンであ
るスルフォン酸イオン204を発生させ、該スルフォン
酸イオン204に、正イオンであるアンモニウムイオン
207を有するポリシロキサン205を静電吸着させる
ので、選択的に形成されたポリシロキサン膜(無機化合
物膜)208の幅は生成した負イオンの量により一意的
に決まる。このため、レジスト膜201が静電吸着の処
理温度及び処理時間のばらつきの影響を受け難いので、
パターン寸法の制御性が向上する。
05の静電吸着の処理はポリシロキサン205を蒸気に
して供給するため、処理に必要なポリシロキサン原料は
僅かな量で済むので、コストが低いという利点がある。
しないレジスト膜201の未露光部においては、負イオ
ンが存在しないために、正イオンであるアンモニウムイ
オン207を有するポリシロキサン205を供給しても
静電吸着が起きないので、露光部と未露光部との選択性
は非常に高い。
材料としては、NISSとスチレンとの共重合体を用い
たが、NISSに代えて、露光により酸を発生する基を
適宜用いることができる。例えば、酸発生基として、9
−フルオレニリデネイミノ−p−スチレンスルフォネイ
ト(FISS)又はプロピリデンイミノ−p−スチレン
スルフォネイト(PISS)を用いてもよい。
代えて、正イオンとなる他の基を有する無機化合物を用
いてもよい。例えば、アミノ基を有し且つTi、Al、
Ge又はZrを含有する高分子化合物を用いてもよい。
は、無機化合物の水溶液を用いる処理に代えて、無機化
合物の蒸気を用いて処理をしてもよい。
ラズマによるRIEを用いたが、これに代えて、O2 プ
ラズマによるECR(電子サイクロトロン共鳴エッチン
グ)等を用いてもよい。
レーザに代えて、ArFエキシマレーザ、電子ビーム又
はX線を用いてもよい。
び図9(a)、(b)は、本発明の第3の実施形態に係
るパターン形成方法の各工程を示す断面図である。
−アセトフェノンオキシム(AAPO)とMMAとの共
重合体をジグライムに溶解したものを用いた。この場
合、AAPOの混合率は34mol%であった。
を有するポリシロキサンを用いた。
よりなる半導体基板300の上に前記のレジスト材料を
スピンコートした後、半導体基板300を90℃の温度
下において90秒間加熱して、膜厚1μmのレジスト膜
301を形成する。その後、マスク302を用いてエネ
ルギービームとしてのKrFエキシマレーザ303をレ
ジスト膜301に照射することにより、レジスト膜30
1にマスク302のパターンを露光する。このようにす
ると、レジスト膜301の露光部の表面においてAAP
Oが分解すると共に、分解したAAPOが水の影響を受
けて正イオンであるアンモニウムイオン304が発生す
る。
板300を、スルフォン酸基を有するポリシロキサン3
05が水で希釈されてなるポリシロキサン水溶液306
に浸漬した。その後、半導体基板300を水で洗浄した
後、乾燥させた。このような処理を施すと、正イオンで
あるアンモニウムイオン304が存在するレジスト膜3
01の露光部の表面に、負イオンであるスルフォン酸イ
オン307を有するポリシロキサン305が静電吸着し
て、図9(a)に示すように、ポリシロキサン膜308
が形成された。
キサン膜308をマスクにしてレジスト膜301に対し
てO2 プラズマ309を用いてRIEを行なうことによ
り、レジストパターン310を形成した。この場合、O
2 プラズマ309のRIEの条件は、平行平板型のRI
E装置を使用し、パワー:900W、圧力:0.7P
a、流量:40SCCMであった。
ジスト膜301の露光部の表面に選択的に正イオンであ
るアンモニウムイオン305を発生させ、該アンモニウ
ムイオン305に、負イオンであるスルフォン酸イオン
307を有するポリシロキサン305を静電吸着させる
ので、選択的に形成されたポリシロキサン膜(無機化合
物膜)308の幅は生成した正イオンの量により一意的
に決まる。このため、レジスト膜301が静電吸着の処
理温度及び処理時間のばらつきの影響を受け難いので、
パターン寸法の制御性が向上する。
処理は簡便であると共に、ポリシロキサン305の生成
量が瞬時に飽和するため処理時間が短時間で済むのでス
ループットが高い。
しないレジスト膜301の未露光部においては、正イオ
ンが存在しないため、負イオンであるスルフォン酸イオ
ン307を有するポリシロキサン305を供給しても静
電吸着が起きないので、露光部と未露光部との選択性は
非常に高い。
料としてはAAPOとMMAとの共重合体を用いたが、
AAPPに代えて、露光により塩基を発生する基を適宜
用いることができる。例えば、塩基発生基として、O−
フェニルアセチル−アセトフェノンオキシム(PaAp
O)又はO−フェニルアセチル−アセトナフトンオキシ
ム(PaANO)を用いてもよい。
サンに代えて、負イオンとなる他の基例えばカルボン酸
基を有する無機化合物を用いてもよい。例えば、スルフ
ォン酸基又はカルボン酸基を有し且つTi、Al、Ge
又はZrを含有する高分子化合物を用いてもよい。
は、無機化合物の水溶液を用いる処理に代えて、無機化
合物の蒸気を用いて処理してもよい。
ラズマによるRIEを用いたが、これに代えて、O2 プ
ラズマによるECR(電子サイクロトロン共鳴エッチン
グ)等を用いてもよい。
レーザに代えて、ArFエキシマレーザ、電子ビーム又
はX線を用いてもよい。
び図11(a)、(b)は、本発明の第4の実施形態に
係るパターン形成方法の各工程を示す断面図である。
ジグライムに溶解したものを用いた。
基を有するポリシロキサンを用いた。
ンよりなる半導体基板400の上に前記のレジスト材料
をスピンコートした後、半導体基板400を200℃の
温度下において90秒間加熱して、膜厚1μmのレジス
ト膜401を形成する。その後、水素イオンビーム40
3を用いて所望のパターンを露光することにより、レジ
スト膜401の表面付近に水素イオン(H+ )404を
選択的に注入した。このとき、レジスト膜401は絶縁
性であるため、注入された水素イオン404はそのまま
正電荷として残留する。
ト膜401の表面に、スルフォン酸基を有するポリシロ
キサン405の蒸気を吹き付けた。このとき、スルフォ
ン酸基は雰囲気中の水分により負イオンであるスルフォ
ン酸イオン407となるため、ポリシロキサン405は
負イオンを有するようになる。このような処理を施す
と、正イオンである水素イオン404が存在するレジス
ト膜401の露光部の表面に、負イオンであるスルフォ
ン酸イオン407を有する蒸気のポリシロキサン405
が静電吸着して、図11(a)に示すように、ポリシロ
キサン膜408が形成された。
ロキサン膜408をマスクにしてレジスト膜401に対
してO2 プラズマ409を用いてRIEを行なうことに
より、レジストパターン410を形成した。この場合、
O2 プラズマのRIEの条件は、平行平板型のRIE装
置を使用し、パワー:900W、圧力:0.7Pa、流
量:40SCCMであった。
ジスト膜401の露光部の表面に選択的に正の水素イオ
ン404を注入し、該水素イオン404に、負のイオン
であるスルフォン酸イオン407を有するポリシロキサ
ン405を静電吸着させるので、選択的に形成されたポ
リシロキサン膜(無機化合物膜)408の幅は注入した
水素イオン404のイオン量により一意的に決まる。こ
のため、レジスト膜401が静電吸着の処理温度及び処
理時間のばらつきの影響を受け難いので、パターン寸法
の制御性が向上する。
サン405の静電吸着の処理はポリシロキサン405を
蒸気にして供給するため、処理に必要なポリシロキサン
原料は僅かな量で済むのでコストが低いという利点があ
る。
ないレジスト膜401の未露光部においては、正イオン
が存在しないために、負イオンであるスルフォン酸イオ
ン407を有するポリシロキサン405を供給しても静
電吸着が起きないので、露光部と未露光部との選択性は
非常に高い。
ンに代えて、イオン注入する正イオンと逆の負イオンを
発生する無機化合物、例えばカルボン酸基を有し且つT
i、Al、Ge又はZr等を含有する高分子化合物を用
いてもよい。
るイオンとしては水素イオンを用いたが、これに代え
て、正の電荷を持つHeイオン又は正若しくは負の電荷
を持つCイオン等を注入してもよい。負のイオンを注入
する場合には、負イオンを生じるスルフォン酸基を有す
るポリシロキサンに代えて、例えば、アミノ基を有する
ポリシロキサン又はアミノ基を有し且つTi、Al、G
e若しくはZr等を含有する高分子化合物を用いてもよ
い。
は、無機化合物の水溶液を用いる処理に代えて、無機化
合物の蒸気を用いて処理をしてもよい。
ラズマによるRIEを用いたが、これに代えて、O2 プ
ラズマによるECR(電子サイクロトロン共鳴エッチン
グ)等を用いてもよい。
レジスト膜に対してドライエッチングを行なってレジス
トパターンを形成する方法についてのみ説明したが、本
発明は、これに限られず、半導体基板又は該半導体基板
上の被処理膜に不純物を選択的に注入したり、半導体基
板又は該半導体基板上の被処理膜の上に薄膜を選択的に
堆積するためのマスクを形成する場合などに広く適用す
ることができる。例えば、レジスト膜に代えて、有機高
分子膜又は絶縁膜を用いてもよい。有機高分子膜として
は、例えばポリビニルフェノール膜又はポリイミド膜等
でもよく、絶縁膜としては、例えばシリコン酸化膜又は
シリコン窒化膜等でもよい。
と、レジスト膜における帯電領域にのみ無機化合物膜を
形成できるので、高解像度を有するレジストパターンを
形成することができ、また、レジスト膜の表面部に選択
的に形成される無機化合物膜の幅は、レジスト膜におけ
る帯電領域の幅と一致し、無機化合物膜を形成するため
の処理温度や処理時間の影響を受けないため、処理温度
や処理時間のばらつきの影響を受けないので、レジスト
パターンの寸法制御性が向上する。
エネルギービームをレジスト膜の表面に選択的に照射し
て負イオンを発生させると共に、レジスト膜の表面に正
イオンを発生させる無機化合物を全面的に供給して、負
イオンが発生したレジスト膜に正イオンが発生した無機
化合物を静電吸着させると、エネルギービームの照射に
よってレジスト膜を選択的に帯電させることができるの
で、レジスト膜の表面部に選択的に形成される無機化合
物膜の幅を簡易且つ確実に規制することができる。
ムの照射により負イオンを発生する負イオン発生基を有
する重合体からなるレジスト材料により形成すると、重
合体中に負イオンが発生するため、負イオンが蒸発して
消失する恐れがないので、レジストパターンの寸法制御
性がより向上する。
て、エネルギービームの照射によりスルホン酸イオン又
はカルボン酸イオンを発生する重合体を用いると、負イ
オンが確実に発生するため、静電吸着を確実に行なうこ
とができる。つまり、静電吸着力を強くすることができ
る。
物であると、無機化合物からアンモニウムイオンが発生
するため、静電吸着を確実に行なうことができる。つま
り、静電吸着力を強くすることができる。
エネルギービームをレジスト膜の表面に選択的に照射し
て正イオンを発生させると共に、レジスト膜の表面に負
イオンを発生させる無機化合物を全面的に供給して、正
イオンが発生したレジスト膜に負イオンが発生した無機
化合物を静電吸着させると、エネルギービームの照射に
よってレジスト膜を選択的に帯電させることができるの
で、レジスト膜の表面部に選択的に形成される無機化合
物膜の幅を簡易且つ確実に規制することができる。
ムの照射により正イオンを発生する正イオン発生基を有
する重合体からなるレジスト材料により形成すると、重
合体中に正イオンが発生するため、正イオンが蒸発して
消失する恐れがないので、レジストパターンの寸法制御
性がより向上する。
て、エネルギービームの照射によりアンモニウムイオン
を発生する重合体を用いると、正イオンが確実に発生す
るため、静電吸着を確実に行なうことができる。つま
り、静電吸着力を強くすることができる。
ルボン酸基を有する化合物であると、無機化合物からア
ンモニウムイオンが発生するため、静電吸着を確実に行
なうことができる。つまり、静電吸着力を強くすること
ができる。
レジスト膜の上に無機化合物の水溶液を供給する場合に
は、簡易且つ確実に無機化合物を全面的に供給すること
ができ、また、レジスト膜の上に無機化合物の蒸気を供
給する場合には、処理に用いる無機化合物の量を低減で
きるので、処理に必要なコストを削減することができ
る。
レジスト膜の表面部に選択的に正又は負のイオンを注入
して、レジスト膜の表面部を選択的に正又は負の電荷に
帯電させると、イオン注入によってレジスト膜を選択的
に帯電させることができるので、レジスト膜の表面部に
選択的に形成される無機化合物膜の幅を簡易且つ確実に
規制することができる。
膜における帯電した領域にのみ化合物膜を形成できるの
で、半導体基板又は被処理膜に対して高精度な処理を行
なうことができ、薄膜の表面部に選択的に形成される化
合物膜の幅は、薄膜における帯電領域の幅と一致し、化
合物膜を形成するための処理温度や処理時間の影響を受
けないため、処理温度や処理時間のばらつきの影響を受
けないので、処理された領域の寸法制御性が向上する。
膜の表面部に選択的に正又は負のイオンを注入して、薄
膜の表面部を選択的に正又は負の電荷に帯電させると、
イオン注入によって薄膜を選択的に帯電させることがで
きるので、薄膜の表面部に選択的に形成される化合物膜
の幅を簡易且つ確実に規制できる。
パターン形成方法の各工程を示す断面図である。
パターン形成方法の各工程を示す断面図である。
におけるポリシロキサンの静電吸着のメカニズムの説明
図である。
により静電吸着されたポリシロキサン量と処理時間との
関係を示す図である。
により形成されたパターン寸法と処理時間との関係を示
す図である。
パターン形成方法の各工程を示す断面図である。
パターン形成方法の各工程を示す断面図である。
パターン形成方法の各工程を示す断面図である。
パターン形成方法の各工程を示す断面図である。
るパターン形成方法の各工程を示す断面図である。
るパターン形成方法の各工程を示す断面図である。
各工程を示す断面図である。
リシロキサン量と処理時間との関係を示す図である。
ターン寸法と処理時間との関係を示す図である。
Claims (14)
- 【請求項1】 半導体基板上の被処理膜の上にレジスト
膜を堆積するレジスト膜堆積工程と、 前記レジスト膜の表面部を選択的に正又は負の電荷に帯
電させる帯電工程と、 前記レジスト膜の表面に、前記帯電工程において帯電さ
せた電荷と逆の電荷を持つ無機化合物を全面的に供給し
て、前記帯電工程において帯電した前記レジスト膜の表
面部に前記無機化合物を静電吸着させることにより、前
記レジスト膜の表面部に前記無機化合物よりなる無機化
合物膜を選択的に形成する無機化合物膜形成工程と、 前記レジスト膜に対して前記無機化合物膜をマスクとし
てドライエッチングを行なうことにより、前記レジスト
膜よりなるレジストパターンを形成するエッチング工程
とを備えていることを特徴とするパターン形成方法。 - 【請求項2】 前記レジスト膜堆積工程におけるレジス
ト膜は、エネルギービームが照射されると負イオンを発
生するレジスト材料よりなり、 前記帯電工程は、前記レジスト膜の表面に選択的にエネ
ルギービームを照射して、前記レジスト膜の表面部に選
択的に負イオンを発生させる工程を含み、 前記無機化合物膜形成工程は、前記レジスト膜の表面
に、正イオンを発生させる無機化合物を全面的に供給し
て、負イオンが発生した前記レジスト膜の表面に正イオ
ンが発生した前記無機化合物を静電吸着させる工程を含
むことを特徴とする請求項1に記載のパターン形成方
法。 - 【請求項3】 前記レジスト膜は、エネルギービームが
照射されると負イオンを発生する負イオン発生基を有す
る重合体よりなることを特徴とする請求項2に記載のパ
ターン形成方法。 - 【請求項4】 前記負イオン発生基を有する重合体は、
エネルギービームが照射されるとスルホン酸イオン又は
カルボン酸イオンを発生することを特徴とする請求項3
に記載のパターン形成方法。 - 【請求項5】 前記無機化合物は、アミノ基を有する化
合物であることを特徴とする請求項2に記載のパターン
形成方法。 - 【請求項6】 前記レジスト膜堆積工程におけるレジス
ト膜は、エネルギービームが照射されると正イオンを発
生するレジスト材料よりなり、 前記帯電工程は、前記レジスト膜の表面に選択的にエネ
ルギービームを照射して、前記レジスト膜の表面部に選
択的に正イオンを発生させる工程を含み、 前記無機化合物膜形成工程は、前記レジスト膜の表面
に、負イオンを発生させる無機化合物を全面的に供給し
て、正イオンが発生した前記レジスト膜の表面部に負イ
オンが発生した前記無機化合物を静電吸着させる工程を
含むことを特徴とする請求項1に記載のパターン形成方
法。 - 【請求項7】 前記レジスト膜は、エネルギービームが
照射されると正イオンを発生する正イオン発生基を有す
る重合体よりなることを特徴とする請求項6に記載のパ
ターン形成方法。 - 【請求項8】 前記正イオン発生基を有する重合体は、
エネルギービームが照射されるとアンモニウムイオンを
発生することを特徴とする請求項7に記載のパターン形
成方法。 - 【請求項9】 前記無機化合物は、スルフォン酸基又は
カルボン酸基を有する化合物であることを特徴とする請
求項6に記載のパターン形成方法。 - 【請求項10】 前記無機化合物膜形成工程は、前記レ
ジスト膜の上に前記無機化合物の水溶液を全面的に供給
する工程を含むことを特徴とする請求項1に記載のパタ
ーン形成方法。 - 【請求項11】 前記無機化合物膜形成工程は、前記レ
ジスト膜の上に前記無機化合物の蒸気を全面的に供給す
る工程を含むことを特徴とする請求項1に記載のパター
ン形成方法。 - 【請求項12】 前記帯電工程は、前記レジスト膜の表
面部に選択的に正又は負のイオンを注入することによ
り、前記レジスト膜の表面部を選択的に正又は負の電荷
に帯電させる工程を含むことを特徴とする請求項1に記
載のパターン形成方法。 - 【請求項13】 半導体基板又は該半導体基板上の被処
理膜の上に薄膜を堆積する薄膜堆積工程と、 前記薄膜の表面部を選択的に正又は負の電荷に帯電させ
る帯電工程と、 前記薄膜の表面に、前記帯電工程において帯電させた電
荷と逆の電荷を持つ化合物を全面的に供給して、前記帯
電工程において帯電した前記薄膜の表面部に前記逆の電
荷を持つ前記化合物を静電吸着させることにより、前記
薄膜の表面部に選択的に前記化合物よりなる化合物膜を
形成する化合物膜形成工程と、 前記半導体基板又は被処理膜に対して前記化合物膜をマ
スクとして処理を行なう処理工程とを備えていることを
特徴とする半導体処理方法。 - 【請求項14】 前記帯電工程は、前記薄膜の表面部に
選択的に正又は負のイオンを注入することにより、前記
薄膜の表面部を選択的に正又は負の電荷に帯電させる工
程を含むことを特徴とする請求項13に記載の半導体処
理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04021097A JP3467372B2 (ja) | 1997-02-25 | 1997-02-25 | パターン形成方法及び半導体処理方法 |
EP98103054A EP0860743A3 (en) | 1997-02-25 | 1998-02-20 | Pattern forming method and semiconductor processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04021097A JP3467372B2 (ja) | 1997-02-25 | 1997-02-25 | パターン形成方法及び半導体処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10242022A JPH10242022A (ja) | 1998-09-11 |
JP3467372B2 true JP3467372B2 (ja) | 2003-11-17 |
Family
ID=12574425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04021097A Expired - Fee Related JP3467372B2 (ja) | 1997-02-25 | 1997-02-25 | パターン形成方法及び半導体処理方法 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0860743A3 (ja) |
JP (1) | JP3467372B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7220680B1 (en) * | 2005-10-31 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for photolithography in semiconductor manufacturing |
CN102236253B (zh) * | 2011-05-20 | 2012-11-07 | 潍坊星泰克微电子材料有限公司 | 用于微光刻工艺的多相高硅光刻胶成像方法、多相高硅光刻胶及应用 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0249416A (ja) * | 1988-08-10 | 1990-02-19 | Sanyo Electric Co Ltd | 微細パターンの形成方法 |
DE3913434A1 (de) * | 1989-04-24 | 1990-10-25 | Siemens Ag | Trockenwickelbares resistsystem |
EP0453610B1 (de) * | 1990-04-27 | 1996-06-26 | Siemens Aktiengesellschaft | Verfahren zur Erzeugung einer Resiststruktur |
KR950004976B1 (ko) * | 1992-10-26 | 1995-05-16 | 현대전자산업주식회사 | 포지티브 레지스트 형성방법 |
KR0174316B1 (ko) * | 1994-07-05 | 1999-04-01 | 모리시다 요이치 | 미세패턴 형성방법 |
-
1997
- 1997-02-25 JP JP04021097A patent/JP3467372B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-20 EP EP98103054A patent/EP0860743A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0860743A2 (en) | 1998-08-26 |
JPH10242022A (ja) | 1998-09-11 |
EP0860743A3 (en) | 1999-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8158335B2 (en) | High etch resistant material for double patterning | |
US7488672B2 (en) | Well photoresist pattern of semiconductor device and method for forming the same | |
US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
US6379869B1 (en) | Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning | |
KR0174316B1 (ko) | 미세패턴 형성방법 | |
WO1991006041A1 (en) | Surface barrier silylation microlithography | |
JP2003209046A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
EP0161256B1 (en) | Graft polymerized sio 2? lithographic masks | |
US4596761A (en) | Graft polymerized SiO2 lithographic masks | |
JP3467372B2 (ja) | パターン形成方法及び半導体処理方法 | |
JP2656913B2 (ja) | 微細パターン形成方法 | |
JPH09189998A (ja) | パターン形成材料及びパターン形成方法 | |
JPH0883786A (ja) | 半導体装置の製造方法 | |
JP3293803B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
US6190837B1 (en) | Method for forming photoresist film pattern | |
JP3387740B2 (ja) | パターン形成方法 | |
US6279502B1 (en) | Resist developing method by magnetic field controlling, resist developing apparatus and method of fabricating semiconductor device | |
JPH11258803A (ja) | パターン形成材料及びパターン形成方法 | |
JP4836363B2 (ja) | レジストパターンの形成方法 | |
JP3361445B2 (ja) | パターン形成方法及び表面処理剤 | |
JP2643879B2 (ja) | 微細パターン形成方法 | |
JP4017231B2 (ja) | 化学増幅レジストの感度促進方法およびパターン形成方法 | |
JPH08328265A (ja) | 微細パターン形成方法 | |
JP2705646B2 (ja) | 微細パターン形成方法 | |
JPH07152156A (ja) | 樹脂組成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |