JP3460691B2 - 液晶駆動装置、液晶表示装置及び液晶駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に利
用されるＲＡＭ内蔵型の信号電極ドライバの改良に関す
る。

【０００２】

【背景技術】従来より、単純マトリクス型液晶表示装置
においては、ＭＰＵ（マイクロ・プロセッサ・ユニッ
ト）側からＬＣＤモジュール（液晶パネル、ＬＣＤパネ
ル）内の信号電極駆動回路（Ｘドライバ）へ表示データ
を転送する手法として、ＲＡＭ内蔵型Ｘドライバを用い
る手法が知られている。この手法においては、表示デー
タをシフトクロックにより順次Ｘドライバに転送し、こ
の表示データを一旦内蔵ＲＡＭに書き込む。そして、こ
の内蔵ＲＡＭから一走査ライン分の表示データを同時に
読み出すことで表示動作が行われる。この手法によれ
ば、Ｘドライバの内蔵ＲＡＭに表示データが記憶されて
いる。従って、表示変化がない場合には、Ｘドライバに
新たに表示データを転送しなくても、内蔵ＲＡＭから表
示データを読み出すことで表示リフレッシュが行える。
この結果、表示変化がない場合には、シフトクロックに
よる表示データの転送の必要が無くなり、低消費電力動
作が可能となる。

【０００３】図１４に、従来のＲＡＭ内蔵型Ｘドライバ
の構成の一例を示す。このＸドライバは、ローアドレス
カウンタデコーダ９０４、タイミング回路９０６、デー
タ入力制御回路９０８、チップイネーブルコントロール
回路９１０、双方向シフトレジスタ９１２、データレジ
スタ９１４、フレームメモリ（内蔵ＲＡＭ）９１６、ラ
ッチ回路９１８、レベルシフタ９２０、電圧セレクタ９
２２を含む。ローアドレスカウンタデコーダ９０４は、
フレームメモリ９１６の１ラインを順次選択する機能を
有する。選択アドレスの初期化はＹＤ信号に基づいて行
われ、選択アドレスは、ＬＰ信号の立ち下がりエッジ
後、フレームメモリ９１６へのデータ書き込みが終了す
るとインクリメントされる。タイミング回路９０６は、
シフトクロックＸＳＣＬに基づいて、ローアドレスカウ
ンタデコーダ９０４を制御する等の機能を有する。デー
タ入力制御回路９０８は、ＭＰＵからの表示データＤ₀
〜Ｄ_nを取り込み、取り込んだデータをデータレジスタ
９１４に転送する。チップイネーブルコントロール回路
９１０は、複数チップ使用の場合のチップ単位の自動パ
ワーセーブを、イネーブル信号ＣＥＩ、ＣＥ０に基づき
行うものである。双方向シフトレジスタ９１２は、表示
データＤ₀〜Ｄ_nをデータレジスタ９１４に書き込むため
のコントロール信号をデータレジスタ９１４に出力す
る。データレジスタ９１４に書き込む表示データの順序
はＳＨＬ信号により反転される。データレジスタ９１４
は、フレームメモリ９１６への表示データの書き込みを
コントロールするレジスタであり、フレームメモリ９１
６へのデータ書き込みはＬＰ信号の立ち下がりエッジで
行われる。

【０００４】ラッチ回路９１８は、ローアドレスカウン
タデコーダ９０４により選択されたローアドレスの表示
データを、ＬＰ信号の立ち下がりエッジでフレームメモ
リ９１６から読み出し、レベルシフタ９２０へと出力す
る。レベルシフタ９２０は、信号の電圧レベルをロジッ
ク系電源レベル（Ｖ_DD、Ｖ_SS）から、液晶駆動系電源レ
ベル（Ｖ₀〜Ｖ₅）に変換するための回路である。電圧セ
レクタ９２２は、信号電極Ｘ₁〜Ｘ_mを駆動する液晶駆動
電圧をＶ₀〜Ｖ₅から選択する機能を有する。Ｖ ₀〜Ｖ₅の
いずれを選択するかは、表示データと液晶駆動を交流化
するための信号であるＦＲ信号とにより決定される。

【０００５】上記従来例においては、図１４に示すよう
に、ローアドレスカウンタデコーダ９０４、タイミング
回路９０６、データ入力制御回路９０８、チップイネー
ブルコントロール回路９１０、双方向シフトレジスタ９
１２、データレジスタ９１４、フレームメモリ（内蔵Ｒ
ＡＭ）９１６、ラッチ回路９１８は低電圧振幅動作部分
９０１に配置されている。一方、レベルシフタ９２０、
電圧セレクタ９２２は高電圧振幅動作部分９０２に配置
されている。低電圧振幅動作部分９０１では、高電位側
の電源電圧と低電位側の電源電圧との電圧差が小さく、
高電圧振幅動作部分９０２では、高電位側の電源電圧と
低電位側の電源電圧との電圧差が大きい。

【０００６】

【発明が解決しようとする課題】さて、上記従来例にお
いては、ＬＣＤパネルの大型化とともにＸドライバに内
蔵するＲＡＭ（フレームメモリ９１６）も大容量化して
きており、それはそのままチップ面積の増大につなが
る。チップ面積の増大化を防止するために、内蔵ＲＡＭ
に、フルＣＭＯＳタイプのＲＡＭではなく、ハイレジタ
イプのＲＡＭを採用する対策が考えられる。フルＣＭＯ
ＳタイプのＲＡＭセルでは、Ｐチャネルトランジスタと
Ｎチャネルトランジスタとが含まれるが、ハイレジタイ
プのＲＡＭセルでは、高抵抗素子とＮチャンネルトラン
ジスタとが含まれる。そして、ハイレジタイプのＲＡＭ
では、ＰチャネルトランジスタがＲＡＭセル内に存在し
ないため、ＰチャネルトランジスタとＮチャネルトラン
ジスタとの素子分離の必要が無く、従って大幅な小面積
化が図れる。このため、チップ面積を小規模化して装置
のコストを低減するためには、内蔵ＲＡＭとしてハイレ
ジタイプのＲＡＭを採用することが望まれる。

【０００７】一方、液晶駆動装置は、携帯用の電子機器
等における液晶表示装置に使用されるため、低消費電力
か望まれており、このため使用される電源電圧も低電圧
化される傾向にある。従って、Ｘドライバにおいても、
低電圧振幅動作部分９０１の電源電圧の低電圧化が実現
されつつある。そして、この低電圧化を完全なものとす
るためには、Ｘドライバの低電圧振幅動作部分９０１に
配置される内蔵ＲＡＭ（フレームメモリ９１６）の電源
電圧も低電圧化する必要がある。

【０００８】以上のようにチップ面積の小規模化を図る
ためには内蔵ＲＡＭとしてハイレジタイプのＲＡＭを採
用する必要がある一方で、低電圧振幅動作部分９０１の
電源電圧を低電圧化し装置の低消費電力化を図るために
は内蔵ＲＡＭの電源電圧を低電圧化しなければならない
という課題がある。

【０００９】しかしながら、ハイレジタイプのＲＡＭセ
ルにおいては、動作電源電圧が３．０Ｖよりも小さくな
ると書き込み動作不良や読み出し動作不良が発生し、
１．５Ｖよりも小さくなるとデータの保持自体ができな
くなるリテンション不良が発生しデータ化けが起こると
いう問題があった。この問題について、図１５を用いて
以下に詳細に説明する。

【００１０】図１５には、ハイレジタイプ（高抵抗負荷
型）のＲＡＭセルの構成の一例が示される。このＲＡＭ
セルは、ドライブ用のＮチャンネルトランジスタ８０
１、８０２（Ｔ１、Ｔ２）と、高抵抗８０５、８０６
（Ｒ１、Ｒ２）とを含む。これらのＴ１、Ｔ２、Ｒ１、
Ｒ２がデータ保持部分を構成している。また、このＲＡ
Ｍセルは、トランスミッションゲート用のＮチャンネル
トランジスタ８０３、８０４（Ｔ３、Ｔ４）も含む。Ｔ
３、Ｔ４は、ワードラインＷＬ８０７が”Ｈ”でオン状
態になり、ビットラインＢＬ８０８、ビットラインバー
ＢＬ８０９の電位を、Ｔ１、Ｔ２、Ｒ１、Ｒ２で構成さ
れるデータ保持部分に伝達する。

【００１１】次に、このＲＡＭセルの基本動作について
説明する。データ書き込み時は、トランスミッションゲ
ートＴ３およびＴ４がオンして、ＢＬおよびバーＢＬ
（ＢＬの反転信号）の電位がデータ保持部分に伝達され
る。今、仮にＢＬ＝”Ｈ”、バーＢＬ＝”Ｌ”とする
と、Ｍ１およびＭ２の電位がそれぞれ”Ｈ”および”
Ｌ”になる。Ｍ１の電位が”Ｈ”になるとトランジスタ
Ｔ２がオンしてＭ２の電位が”Ｌ”に安定する。また、
Ｍ２の電位は”Ｌ”なのでトランジスタＴ１はオフとな
り、Ｍ１の電位は”Ｈ”に安定する。この後、トランス
ミッションゲートＴ３およびＴ４をオフしても、Ｍ１の
電位は高抵抗Ｒ１によりＨレベルにプルアップされ、Ｍ
２の電位はトランジスタＴ２によりＬレベルに固定され
るため、Ｍ１およびＭ２の電位が保持される。これによ
りデータの書き込み動作が実現される。また、読み出し
時は、トランスミッションゲートＴ３およびＴ４がオン
し、Ｍ１およびＭ２の電位がＢＬおよびバーＢＬに伝達
される。そして、この電位をセンスアンプ等により検出
することでデータの読み出し動作が実現される。

【００１２】次に、書き込み動作不良について説明す
る。書き込み時においては、トランスミッションゲート
Ｔ３、Ｔ４を介して書き込み信号が伝達される。この際
に、トランスミッションゲートのＮチャンネルトランジ
スタのスレッシュホルド電圧Ｖ _th分だけ、書き込み信号
の電圧が低くなる事態が生じる。仮に、ＢＬ＝”Ｈ”、
バーＢＬ＝”Ｌ”を書き込む場合を考えると、Ｍ１の電
位がＨレベルよりもＴ３のしきい値電圧Ｖ_th分だけ低く
なる。この時、Ｍ１の電位がトランジスタＴ２をオンで
きるレベルであれば問題は生じない。しかし、動作電源
電圧の低下とともにＭ１の電位も低下し、動作電源電圧
が所定電圧以下になるとＭ１の電位によりＴ２をオンで
きなくなる。その結果、バーＢＬ側によりＭ２に”Ｌ”
を書き込んでも、Ｍ２の電位は安定的に”Ｌ”にはなら
ず、これにより書き込み動作不良が生じる。

【００１３】次に、読み出し動作不良について説明す
る。読み出し時においては、読み出し前にＢＬおよびバ
ーＢＬを”Ｈ”にプリチャージした後にトランスミッシ
ョンゲートＴ３およびＴ４がオンする。ここで、今、仮
にＭ１＝”Ｈ”、Ｍ２＝”Ｌ”であったとする。する
と、Ｍ１の電位がＴ３のＶ_th分だけ低下するとともに、
Ｍ２の電位がバーＢＬによって若干上昇する。この結
果、オン状態であったＴ２が少しだけオフ状態に移行す
るとともに、オフ状態であったＴ１も少しだけオン状態
に移行する。そして、動作電源電圧が低下すると、Ｔ２
がさらに大きくオフ状態に移行し、Ｔ１がさらに大きく
オン状態に移行し、これによりオン・オフの状態が反転
する現象が起き、読み出し動作不良が生じる。このよう
に動作電源電圧が低電圧化すると、負荷Ｒ１、Ｒ２とト
ランジスタＴ１、Ｔ２とのインピーダンスバランスが崩
れるとともに、トランジスタのＶ_thの変動が安定動作に
大きく影響するようになる。このため動作電源電圧を低
電圧化すると、広い動作マージンを確保しにくくなる。

【００１４】以上のように従来例においては、ハイレジ
タイプのＲＡＭを採用することによるチップ面積の小規
模化の課題と、低電圧振幅動作部分９０１を低電圧化す
ることによる装置の低消費電力化の課題とを両立できな
いという問題があった。

【００１５】この問題は、複数ライン同時選択駆動手法
と呼ばれる手法においても同様に起こる問題である。複
数ライン同時選択駆動手法については、特願平５−５１
５５３１、特願平５−１５２５３３において本出願人に
より説明されている。

【００１６】本発明は、以上述べたような課題を解決す
るためになされたものであり、その目的とするところ
は、内蔵される表示データ記憶手段に対する電源の供給
手法を改善することにより、小規模化が可能な表示デー
タ記憶手段を採用しながら該表示データ記憶手段の正常
動作を確保すると共に、低電圧振幅動作部分の更なる低
電圧化を実現することにある。

【００１７】また、本発明の他の目的は、複数ライン同
時選択駆動手法を採用する液晶駆動装置において、該駆
動手法において液晶駆動電源電圧が低電圧化されること
を利用して、内蔵される表示データ記憶手段に対する電
源の供給手法を改善することにある。

【００１８】また、本発明の他の目的は、内蔵される表
示データ記憶手段に対する電源の供給手法を改善する場
合において、該表示データ記憶手段に供給される電源電
圧の安定化を図ることにある。

【００１９】また、本発明の他の目的は、内蔵される表
示データ記憶手段に対する電源の供給手法を改善した場
合に、供給される電源電圧の異常事態を監視すると共
に、異常事態が発生した場合に表示データ記憶手段に記
憶された表示データが破壊されるのを有効に防止するこ
とにある。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、コントロールロジック部を少なくとも有
し第１の電源電圧群が供給されて動作する低電圧振幅動
作部分と、液晶パネル上にマトリクス状に配置される液
晶素子を駆動するために使用される第２の電源電圧群が
供給されて動作する高電圧振幅動作部分とを含む液晶駆
動装置であって、前記第２の電源電圧群に含まれる少な
くとも１対の高電位側電源電圧と低電位側電源電圧との
電圧差が、前記第１の電源電圧群に含まれる高電位側電
源電圧と低電位側電源電圧との電圧差よりも大きく設定
され、前記液晶パネルに画像表示を行うための表示デー
タを記憶する表示データ記憶手段と、前記第２の電源電
圧群、あるいは、該第２の電源電圧群を電源変換手段に
より変換することで得られる第３の電源電圧群を、前記
表示データ記憶手段の動作電源として供給する手段とを
含むことを特徴とする。

【００２１】本発明によれば、表示データ記憶手段は高
電圧振幅動作部分に配置され、その動作電源は第２又は
第３の電源電圧群から供給される。従って、低電圧振幅
動作部分に配置されると書き込み・読み出し動作不良等
を起こすような表示データ記憶手段であっても、これを
高電圧振幅動作部分に配置することで正常な動作を確保
することができる。一方、低電圧振幅動作部分に配置さ
れ高速に動作するロジックコントロール部に関しては、
表示データ記憶手段の動作電圧とは無関係に低電圧化す
ることが可能となる。

【００２２】また、本発明は、前記表示データ記憶手段
が随時書き込み読み出し可能な複数のＲＡＭセルを含
み、該ＲＡＭセルが、データを保持するための少なくと
も１対のトランジスタと、該１対のトランジスタの各々
に接続され該トランジスタに動作電流を供給するための
高抵抗素子とを含むことを特徴とする。

【００２３】本発明によれば、表示データ記憶手段がハ
イレジタイプのＲＡＭセルにより構成される。そして、
このようにハイレジタイプのＲＡＭセルを採用しても、
これらのＲＡＭセルは高電圧振幅動作部分に配置される
ことになるため、書き込み・読み出し動作不良の発生が
防止される。そして、ハイレジタイプのＲＡＭセルを採
用すると、従来のフルＣＭＯＳタイプのＲＡＭセルを採
用する場合に比べて、大幅にチップ面積を小規模化する
ことができる。

【００２４】また、本発明は、前記液晶パネルが複数の
走査電極とこれらと交差する複数の信号電極を含み、前
記表示データ記憶手段から読み出される表示データをラ
ッチする手段と、ラッチされた表示データの電圧レベル
変換を行うレベルシフト手段と、電圧レベル変換された
表示データに基づいて前記第２の電源電圧群から液晶駆
動電圧を選択し、該液晶駆動電圧を前記信号電極に出力
する電圧セレクト手段とを含み、前記ラッチ手段、前記
レベルシフト手段、前記電圧セレクト手段が前記高電圧
振幅動作部分に配置されていることを特徴とする。

【００２５】本発明によれば、電圧平均化法を採用する
液晶駆動装置に対して本発明の原理を適用することが可
能となる。これにより、低電圧振幅動作部分に配置され
ると書き込み・読み出し動作不良等を起こすような表示
データ記憶手段を正常に動作させることができると共
に、低電圧振幅動作部分の更なる低電圧化が可能とな
る。なお、電圧平均化法に本発明の原理を適用する場合
には、表示データ記憶手段等には、第２の電源電圧を降
圧した電圧を供給することが望ましく、また、レベルシ
フト手段により、この降圧された電圧を第２の電源電圧
のレベルまで昇圧する変換を行うことが望ましい。

【００２６】また、本発明は、前記液晶パネルが複数の
走査電極とこれらと交差する複数の信号電極を含み、前
記表示データ記憶手段から読み出される表示データと複
数本が同時に選択される前記走査電極の電圧状態とから
前記信号電極への駆動電圧の情報を割り出す駆動信号決
定手段と、該駆動信号決定手段の出力である駆動電圧情
報をラッチする手段と、ラッチされた駆動電圧情報に基
づいて前記第２の電源電圧群から液晶駆動電圧を選択
し、該液晶駆動電圧を前記信号電極に出力する電圧セレ
クト手段とを含み、前記駆動信号決定手段、前記ラッチ
手段、前記電圧セレクト手段が前記高電圧振幅動作部分
に配置されていることを特徴とする。

【００２７】本発明によれば、複数ライン同時選択駆動
手法を採用する液晶駆動装置に対して本発明の原理を適
用することが可能となる。そして、複数ライン同時選択
駆動手法によれば、第２の電源電圧を電圧平均化法に比
べて低い電圧とすることができる。従って、第２の電源
電圧を降圧することなく、表示データ記憶手段に対して
適正な電源電圧を供給することが可能となる。更に、表
示データ記憶手段、駆動信号決定手段、ラッチ手段、電
圧セレクト手段を高耐圧のプロセスで製造する必要もな
くなる。

【００２８】また、本発明は、前記電源変換手段が、前
記第２の電源電圧群から定電圧の前記第３の電源電圧群
を得る定電圧生成手段を含み、前記表示データ記憶手段
は、該定電圧生成手段により定電圧化された第３の電源
電圧群が供給されて動作することを特徴とする。

【００２９】本発明によれば、表示データ記憶手段に対
して定電圧の電源電圧を供給できる。これにより、例え
ば電圧セレクト手段のスイッチ動作による電圧レベルの
変動等が、表示データ記憶手段の安定動作に影響を与え
ることが防止される。

【００３０】また、本発明は、前記第２の電源電圧群又
は前記第３の電源電圧群の電圧状態を監視する電源監視
手段を含み、該電源監視手段は、前記表示データ記憶手
段に供給する電源電圧を前記第２の電源電圧群又は前記
第３の電源電圧群の電圧から前記第１の電源電圧群の電
圧に切り替える手段を含むことを特徴とする。

【００３１】本発明によれば、例えば第２の電源がオフ
状態になった場合等に、このオフ状態が電源監視手段に
より検出され、表示データ記憶手段に供給される電源電
圧が第１の電源電圧に切り替えられる。これにより、表
示データ記憶手段へのデータの書き込み・読み出し動作
は不能になるが、データを正常に保持させておくことが
可能となる。

【００３２】また、本発明は、前記電源監視手段は、前
記第２の電源電圧群の状態を外部にモニタする手段を含
むことを特徴とする。

【００３３】本発明によれば、外部にあるＭＰＵ等の装
置が第２の電源電圧群の状態をモニターすることが可能
となる。

【００３４】また、本発明は、前記電源監視手段は、前
記第２の電源電圧群又は前記第３の電源電圧群の中の一
対の高電位側電源電圧と低電位側電源電圧との電圧差を
分割し分割電圧を生成する手段と、該分割電圧を第１の
電源電圧群から生成される基準電圧と比較する手段と、
該比較手段からの比較結果に基づいてオン・オフ動作
し、前記表示データ記憶手段に供給する電源電圧を前記
第２の電源電圧群又は前記第３の電源電圧群の電圧から
前記第１の電源電圧群の電圧に切り替えるスイッチング
手段とを含むことを特徴とする。

【００３５】本発明によれば、基準電圧は第１の電源電
圧群から生成されるため、第２の電源の状態によらず一
定の値となる。一方、分割電圧生成手段からの分割電圧
は、例えば第２の電源がオフすることで変化する。従っ
て、比較手段は、この基準電圧と分割電圧を比較するこ
とで、第２の電源の状態を監視することが可能となる。
そして、比較手段の出力結果によりスイッチング手段を
オン・オフさせることで、表示データ記憶手段に供給さ
れる電源電圧を第１の電源電圧に切り替えることが可能
となる。

【００３６】また、本発明の液晶表示装置は、上記液晶
駆動装置と、液晶素子がマトリクス状に配置された液晶
パネルとを少なくとも含むことを特徴とする。

【００３７】本発明によれば、液晶駆動装置のチップ面
積を小規模化し、消費電力を低く抑えることができるた
め、この液晶駆動装置を含む液晶表示装置のコスト、消
費電力を低く抑えることが可能となる。

【００３８】

【発明の実施の形態】次に、図面に基づいて本発明の実
施例を説明する。

【００３９】（第１の実施例） １．構成及び動作 図１は、本発明の第１の実施例に係る信号電極駆動回路
（Ｘドライバ）の全体構成を示すブロック図である。図
１に示すＸドライバは、第１の電源電圧群によって動作
する低電圧振幅動作部分１０１と、第２の電源電圧群に
よって動作する高電圧振幅動作部分１０２とに分けられ
ている。 そして、第２の電源電圧群に含まれる少なく
とも１対の高電位側電源電圧と低電位側電源電圧との電
圧差、例えばＶ₂とＶ_Cの電圧差が、第１の電源電圧群に
含まれる高電位側電源電圧Ｖ_DDと低電位側電源電圧Ｖ_SS
との電圧差よりも大きく設定されている。

【００４０】さて、図１に示すＸドライバは、チップイ
ネーブルコントロール回路１０３、タイミング回路１０
４、データ入力制御回路１０５、入力レジスタ１０６、
書き込みレジスタ１０７、レベルシフタ１０８、フレー
ムメモリ（内蔵ＲＡＭ）１０９、行アドレスレジスタ１
１０、駆動信号決定回路（ＭＬＳデコーダ）１１１、ラ
ッチ回路１１２、電圧セレクタ１１３を含む。ここで、
チップイネーブルコントロール回路１０３は、複数チッ
プを使用する場合のチップ単位の自動パワーセーブを、
イネーブル信号ＣＥＩ、ＣＥＯに基づいて行うものであ
る。タイミング回路１０４は、シフトクロックＸＳＣ
Ｌ、ＹＤ信号、ＬＰ信号等に基づいて所要のタイミング
信号を形成等するものである。データ入力制御回路１０
５は、イネーブル信号Ｅの発生を契機にＭＰＵからＸド
ライバに対して転送される表示データＤ₀〜Ｄ_nを取り込
み、取り込んだデータを入力レジスタ１０６に出力する
ものである。入力レジスタ１０６は、表示データをシフ
トクロックＸＳＣＬの立ち下がりエッジで順次取り込
み、１走査ライン分の表示データを格納するものであ
る。書き込みレジスタ１０７は、入力レジスタ１０６か
らの１走査ライン分の表示データをラッチパルスにより
一括にラッチし、例えば２走査ライン分の表示データが
ラッチされた段階で、これらの表示データを出力しレベ
ルシフタ１０８を介してフレームメモリ１０９内のメモ
リセルに書き込むものである。

【００４１】レベルシフタ１０８は、低電圧振幅動作部
分１０１からの信号を高電圧振幅動作部分１０２に伝達
する場合に、信号のレベル変換を行う機能を有する。フ
レームメモリ１０９は、マトリクス状に配置されたメモ
リセルおよびその周辺回路を含んでおり、書き込みレジ
スタ１０７から入力される表示データを蓄積する。行ア
ドレスレジスタ１１０は、信号走査スタート信号ＹＤお
よび後述するフィールド識別信号ＦＩＳにより初期化さ
れ、タイミング回路１０４から書き込み制御信号ＷＲあ
るいは読み出し制御信号ＲＤが印加される毎にフレーム
メモリ１０９のライン（ワード線）を順次選択する。こ
れによりフレームメモリ１０９からは２ライン分ずつの
表示データが駆動信号決定回路１１１に出力される。駆
動信号決定回路（ＭＬＳデコーダ）１１１は、ＦＩＳ信
号、交流化信号ＦＲおよびフレームメモリ１０９からの
表示データ（２ライン分）との組み合わせから、信号電
極の駆動電圧情報を割り出す。ラッチ回路１１２は、駆
動信号決定回路１１１からの駆動電圧情報をＬＰ信号の
立ち下がりエッジにより一括ラッチする。電圧セレクタ
１１３は、ラッチ回路１１２からの駆動電圧情報に基づ
き、第２の電源電圧群Ｖ₂、Ｖ_C、−Ｖ₂から液晶駆動電
圧を選択し、該液晶駆動電圧を各信号電極Ｘ₁〜Ｘ_mに印
加するものである。

【００４２】なお、図１においてタイミング回路１０４
から出力されるラッチパルスＬＰ’およびシフトクロッ
クＸＳＣＬ’は、それぞれＸドライバに与えられるコン
トロール信号ＬＰおよびＸＳＣＬから生成されるもので
あるが、これらの信号はＬＣＤパネル上の表示変更がと
もなう場合にのみ出力する信号であるため、ＬＰ、ＸＳ
ＣＬと区別して’を付してある。

【００４３】次に、本実施例における電源電圧の供給手
法について説明する。本実施例では、低電圧振幅動作部
分１０１に対しては、端子Ｖ_DD、Ｖ_SSにより第１の電源
電圧群が供給され、高電圧振幅動作部分１０２に対して
は、端子Ｖ₂、Ｖ_C、−Ｖ₂により第２の電源電圧群が供
給される。これらの電源の電位の関係は、Ｖ_DDとＶ₂を
共通電位として図２に示すような関係となっている。即
ち、Ｖ_DD＝Ｖ₂＝０Ｖとし、Ｖ_SS＝−２．７Ｖ、Ｖ_C＝−
４．０Ｖ、−Ｖ₂＝−８．０Ｖとなっている。Ｘドライ
バ内部の各ブロックへの電源電圧の供給について、再
度、図１を用いて説明する。低電圧振幅動作部分１０１
内の行アドレスレジスタ１１０、タイミング回路１０
４、データ入力制御回路１０５、書き込みレジスタ１０
７、入力レジスタ１０６、チップイネーブルコントロー
ル回路１０３の各ブロックの電源端子Ｖ_DD、Ｖ_SSは、第
１の電源電圧群が供給される端子Ｖ_DD、Ｖ_SSと接続され
る。これにより、各ブロックのＶ_DD端子には０Ｖ、Ｖ_SS
端子には−２．７Ｖが供給される。この結果、これらの
各ブロックは電圧差２．７Ｖの電源電圧で動作すること
になる。また、高電圧振幅動作部分１０２内の電圧セレ
クタ１１３の電源端子Ｖ ₂、Ｖ_C、−Ｖ₂は、第２の電源
電圧群が供給される端子Ｖ₂、Ｖ_C、−Ｖ₂が接続され
る。これにより、Ｖ₂端子には０Ｖ、Ｖ_C端子には−４．
０Ｖ、−Ｖ₂端子には−８．０Ｖが供給される。そし
て、これらの電圧を電圧セレクタ１１３により選択する
ことでＸドライバの出力Ｘ₁〜Ｘ_mが形成される。高電圧
振幅動作部分１０２内のラッチ回路１１２、駆動信号決
定回路１１１、フレームメモリ１０９、レベルシフタ１
０８の各ブロックの電源端子Ｖ_DD、Ｖ_SSは、第２の電源
電圧群が供給される端子Ｖ₂、Ｖ_Cが接続される。これに
より、Ｖ_DD端子には０Ｖ、Ｖ_SS端子には−４．０Ｖが供
給される。この結果、これらの各ブロックは電圧差４．
０Ｖの電源電圧で動作することになる。

【００４４】以上説明したように、本実施例のＸドライ
バによれば、フレームメモリ１０９には、第２の電源電
圧Ｖ₂、Ｖ_Cにより、４．０Ｖの電圧差を持つ電源電圧が
供給される。これにより、フレームメモリ１０９をハイ
レジタイプ（高抵抗負荷型）のＲＡＭで構成しても（図
１５参照）、ＲＡＭの安定動作が確保される。そして、
フレームメモリ１０９をハイレジタイプのＲＡＭで構成
することで、チップ面積の小規模化が図れる。一方、高
速に動作するロジックコントロール部を含む低電圧振幅
動作部分１０１には、フレームメモリ１０９を配置する
必要が無くなる。このため、低電圧振幅動作部分１０１
に供給される第１の電源電圧群を、例えばＶ_DD＝０Ｖ、
Ｖ_SS＝−２．７Ｖというようにその電圧差を低電圧化す
ることが可能となる。これにより、高速クロック（例え
ば高電圧振幅動作部分のｍ倍）で動作する部分の電源電
圧を低電圧化できることになるため、消費電力を大幅に
減少できる。そして、更に、このような低電圧化が可能
になると、低電圧振幅動作部分１０１を構成するトラン
ジスタを微細プロセスで製造することも可能となり、よ
りいっそうのチップ面積の小規模化が図れる。

【００４５】さて、本実施例では、フレームメモリ１０
９に対する電源電圧の供給手法を改善するのみならず、
レベルシフタ１０８の配置位置についても改善してい
る。図３には、低電圧振幅動作部分１０１から高電圧振
幅動作部分１０２に信号を伝達する場合に、信号のレベ
ル変換を行うレベルシフタ１０８の構成の一例が示され
る。このレベルシフタ１０８は、入力信号Ｉを反転する
インバータ３０１、入力信号Ｉによってオン・オフする
Ｎチャンネルトランジスタ３０２、３０３、これらのト
ランジスタのドレイン領域の電位状態によりオン・オフ
するＰチャンネルトランジスタ３０４、３０５を含んで
いる。電源Ｖ_DD、Ｖ_SSは第２の電源電圧群から供給され
ている。次に、このレベルシフタ１０８の動作を説明す
る。まず、入力信号Ｉが例えば、”Ｌ”であるとトラン
ジスタ３０２、３０３のゲート電極の電圧レベルは、そ
れぞれ”Ｌ”および”Ｈ”となる。これによりトランジ
スタ３０２がオフ、トランジスタ３０３がオンとなる。
従って、トランジスタ３０４のゲート電極の電圧レベル
は”Ｌ”となり、トランジスタ３０４はオンする。一
方、トランジスタ３０５のゲート電極の電圧レベルは”
Ｈ”となり、トランジスタ３０５はオフする。この結
果、出力ＯおよびバーＯ（Ｏの反転信号）は、それぞ
れ”Ｌ”および”Ｈ”となり、入力Ｉがレベル変換され
て出力Ｏに伝達されることになる。入力Ｉが”Ｈ”の場
合は、トランジスタ３０２、３０３、トランジスタ３０
４、３０５のオン・オフの関係は、それぞれ逆になる。

【００４６】次に、本実施例におけるレベルシフタ１０
８の挿入位置について説明する。高電圧振幅動作部分１
０２に配置されるラッチ回路１１２、駆動信号決定回路
１１１については、図４に示すように低電圧振幅動作部
分１０１に配置して、第１の電源電圧群で動作させるこ
とも可能である。しかしながら、この２つの回路を低電
圧振幅動作させる構成とした場合、図４に示すように、
信号ＬＰ、ＦＲ、ＦＩＳをレベル変換する必要がなくな
る反面、次のように複数のレベルシフタが必要になると
いう欠点が生じる。即ち、図４の場合には、書き込みレ
ジスタ１０７からフレームメモリ１０９への信号伝達に
はレベルアップのためのレベルシフタ１２０が、フレー
ムメモリ１０９から駆動信号決定回路１１１への信号伝
達にはレベルダウンのためのレベルシフタ１２２が、ラ
ッチ回路１１２から電圧セレクタ１１３への信号伝達に
はレベルアップのためのレベルシフタ１２４が必要にな
る。これらのレベルシフタ１２０、１２２、１２４を通
過する信号は、ドライバの出力数（ｍ本）分だけ必要に
なるため、レベルシフタの占める面積が大幅に増加して
ドライバのチップ面積を増大化させる。そこで、本実施
例では、図１に示すようにレベルシフタ１０８を配置し
て、レベル変換は１回のみとし、ラッチ回路１１２と駆
動信号決定回路１１１とを高電圧で動作させる構成とし
た。高電圧振幅動作部分１０２には、低電圧振幅動作部
分１０１内のコントロールロジック部のように高速クロ
ックＸＳＣＬで動作する部分がない。従って、このよう
な構成としても、このことがＸドライバ全体の消費電力
の増加に大きな影響を与えることはない。

【００４７】２．複数ライン同時選択駆動手法 本実施例のＸドライバは、複数ライン同時選択（Multip
le Lines Selection）駆動手法に適した構成となってい
る。複数ライン同時選択駆動手法では、従来の１ライン
ずつ選択して駆動する手法と同じオン・オフ比を実現し
た上で、Ｘドライバ側の駆動電圧を低く抑えることがで
きる。例えば、液晶素子のしきい値Ｖ_thを２．１Ｖ、デ
ューティ比１／２４０とした場合には、Ｘドライバの最
大駆動電圧振幅は、従来の駆動手法では２０Ｖ程度必要
であったのに対し、複数ライン同時選択駆動手法では本
実施例に示すように８．０Ｖ（Ｖ₂〜−Ｖ₂間）で足り
る。従って、高耐圧部である電圧セレクタ１１３、レベ
ルシフタ１２４をモノシリック化する必要が無くなる。
これにより、集積度の高いＲＡＭを製造できるプロセス
を利用することが可能となり、大容量のＲＡＭをＸドラ
イバに内蔵することが可能となる。また、複数ライン同
時選択駆動手法を行うためには、電圧セレクタ１１３に
対する給電に、（同時選択ライン数）＋１の電源電圧が
必要となる。本実施例では、同時選択ライン数を２ライ
ンとしているため３つの電源電圧Ｖ₂、Ｖ_c、−Ｖ₂が必
要となる。そして、これらの電源電圧の電圧差は、最大
でも８．０Ｖと低いため、これらの電源電圧を降圧する
ことなくＲＡＭの動作電源として使用できる。本実施例
では、Ｖ₂とＶ_Cの電圧差４．０ＶをＲＡＭの動作電源と
して使用している。

【００４８】次に、複数ライン同時選択手法について説
明する。電圧平均化法による駆動手法では、図５（Ａ）
〜（Ｄ）に示すように、走査電極Ｙ₁，Ｙ₂〜Ｙ_nを１ラ
インずつ順次選択して走査電圧を印加すると共に、選択
された走査電極上の各画素がオンかオフかによって、そ
れに応じた信号電極波形を、各信号電極Ｘ₁，Ｘ₂〜Ｘ _m
に印加する。しかし、この手法では、駆動電圧が比較的
高くなり、また、コントラストが悪く、フレーム階調を
行うとフリッカーが大きい等の問題がある。そこで、上
記問題を解決する手法として複数ライン同時選択駆動手
法が提案されている。

【００４９】図６（Ａ）〜（Ｄ）には、複数ライン同時
選択駆動手法を用いた場合の印加電圧波形の一例が示さ
れる。図６（Ａ）〜（Ｄ）では、走査電極を順次３本ず
つ同時に選択する場合が示される。例えば図７（Ａ）に
示すような画素表示を行う場合には、最初に３本の走査
電極Ｙ₁，Ｙ₂，Ｙ₃を同時選択して、それらの走査電極
Ｙ₁，Ｙ₂，Ｙ₃に図６（Ａ）に示すような走査電圧を印
加する。次に、走査電極Ｙ₄，Ｙ₅，Ｙ₆を選択して、そ
れらの走査電極Ｙ₄，Ｙ₅，Ｙ₆に図６（Ｂ）に示す走査
電圧を印加する。そして、このような同時選択を全ての
走査電極Ｙ₁，Ｙ₂〜Ｙ_nについて順次行う。更に次のフ
レームでは電位を逆転し、液晶の交流化駆動を行う。複
数ライン同時選択駆動手法では、走査電極の選択の正規
直交性を保ちながら選択期間を時間的に１フレーム内に
均等分散し、これと同時に走査電極を特定本数の組（ブ
ロック）にして選択する。ここで「正規」とは、すべて
の走査電圧がフレーム周期単位で同一の実効電圧値（振
幅値）を持つことを意味する。また「直交」とは、ある
走査電極に与えられる電圧振幅が、他の任意の走査電極
に与えられる電圧振幅を１選択期間毎に積和したとき
に、フレーム周期単位では０になることを意味する。こ
の正規直交性は、単純マトリクス型ＬＣＤにおいては、
各画素を独立してオン・オフ制御するための大前提とな
るものである。例えば図６（Ａ）〜（Ｄ）で、選択時の
Ｖ₁レベルを「１」，−Ｖ₁レベルを「−１」とし、１フ
レーム分の行列式をＦ＝ｆ_ijとした場合に、第１行目
（Ｙ₁）と第２行目（Ｙ₂）との直交性は、 Σ_(j=1〜₄₎ｆ_1j×ｆ_2j＝１＋（−１）＋（−１）＋１＝
０ と検証される。

【００５０】一方、信号側電圧波形は、例えばｈ本を同
時選択する場合には、（ｈ＋１）個の離散的な電圧レベ
ルの中から１つの電圧レベルを表示データに応じて選択
することで決められる。電圧平均化法では、図５（Ａ）
〜（Ｄ）に示すように、１行の選択波形に対して信号電
極（行）波形は１対１に対応していた。これに対してｈ
本同時選択の場合は、ｈ本の組になった行選択波形に対
して等価的なオン・オフ電圧レベルを出力する必要があ
る。この等価的なオン・オフ電圧レベルは、オン表示デ
ータを「１」、オフ表示データを「０」としたとき、信
号電極側データパターンと行列式Ｆ＝ｆ_ijの列パターン
（走査電極選択パターン）との不一致数Ｃで決められ
る。例えば列パターンが（１，１，１）である場合を考
えると、信号電極側データパターン及びＸドライバ出力
電圧は図７（Ｂ）に示すようになる。従って、列パター
ンが決まっていれば、Ｘドライバの出力電圧は、不一致
数又は信号電極データパターンから直接Ｘドライバの出
力電圧をデコードすることで決定される。即ち、駆動信
号決定回路１１１が、フレームメモリ１０９からの３行
分の信号電極データパターンと、ＦＲ信号と、ＦＩＳ信
号とに基づいて駆動電圧情報を求め、この駆動電圧情報
に基づきＸドライバの出力電圧が求められる。具体的な
信号電極電圧波形は図６（Ｃ）に示すようになる。図７
（Ａ）における信号電極Ｘ₁と走査電極Ｙ₁，Ｙ₂，Ｙ₃と
の交差画素の表示は、順に１（オン），１（オン），０
（オフ）で、これに対する最初の△ｔ内の走査電極の電
圧値は、順に１（Ｖ₁），１（Ｖ₁），０（−Ｖ₁）であ
る。従って、不一致数は０であるから、信号電極Ｘ₁の
最初の△ｔ内の出力電圧は、図７（Ｂ）より−Ｖ₃とな
る。以下、同様にして信号電極の出力電圧波形が決めら
れる。

【００５１】本出願人は、特願平５−５１５５３１にお
いて、上記複数ライン同時選択駆動手法の改良である均
等分散型の複数ライン同時選択駆動手法について説明し
ている。この均等分散型複数ライン同時選択駆動手法
は、順次複数本の走査電極を同時に選択し、かつその選
択期間を１フレームの中で複数回に分けて電圧印加を行
うものである。即ち、１フレーム中に１回（まとめてｈ
△ｔの期間）選択するのではなく、その選択期間を１フ
レーム中で複数回に分けて（分散して）電圧を印加す
る。これにより１フレーム中に、画素には複数回電圧が
印加されることになるので、明るさが維持されコントラ
ストを高めることができる。この場合、４つの列パター
ンを１つずつ４回に分けて電圧印加を行ってもよいし、
例えば２つずつ２回に分けて電圧印加を行っても良い。

【００５２】さて、以上説明した複数ライン同時選択手
法では、３本の走査電極を同時に選択するため、第２の
電源電圧群はＶ₃、Ｖ₂、−Ｖ₂、−Ｖ₃の４レベルにな
る。そして、Ｖ_DD＝Ｖ₃＝０Ｖとした場合には、フレー
ムメモリ１０９等の電源端子Ｖ_{D D}、Ｖ_SSには、Ｖ₃、Ｖ₂
あるいはＶ₃、−Ｖ₂あるいはＶ₃、−Ｖ₃のいずれかのペ
アが供給される。一方、Ｖ_SS＝−Ｖ₃＝０Ｖとした場合
には、フレームメモリ１０９等の電源端子Ｖ_DD、Ｖ_SSに
は、−Ｖ₂、−Ｖ₃あるいはＶ₂、−Ｖ₃あるいはＶ ₃、−
Ｖ₃のいずれかのペアが供給される。いずれにせよ、こ
れらのペア間における電圧差（例えばＶ₃、−Ｖ₃の電圧
差）の少なくとも１つは、低電圧振幅動作部分１０１に
供給されるＶ_DD、Ｖ_SS間の電圧差よりも大きくなってお
り、これによりフレームメモリ１０９の正常動作が保証
される。以上のことは、同時に選択する本数が４本以上
になり、第２の電源電圧群が５レベル以上になった場合
も同様である。

【００５３】（第２の実施例）図１に示す第１の実施例
においては、高電圧振幅動作部分１０２のラッチ回路１
１２、駆動信号決定回路１１１、フレームメモリ１０
９、レベルシフタ１０８に対しては、第２の電源電圧群
Ｖ₂、Ｖ_Cが直接供給されていた。しかし、このように直
接にＶ₂、Ｖ_Cを供給すると、電圧セレクタ１１３のスイ
ッチングによる電圧レベルの変動が、これらの回路、特
にフレームメモリ１０９の安定動作に影響を与える。第
２の実施例は、この点を考慮したもので、第２の電源電
圧群を、直接にこれらの回路に供給せずに、定電圧回路
を通じて供給するものである。図８に、第２の実施例に
係るＸドライバの全体構成のブロック図を示す。図８で
は、図１で示した構成ブロックと同じ番号を付したもの
は第１の実施例で説明したものと同じである。ここで
は、新たに定電圧回路４０１が付加されている。この定
電圧回路４０１には、第２の電源電圧群Ｖ₂、Ｖ_C、−Ｖ
₂が入力され、定電圧化された電圧Ｖ_DD2＝０Ｖ、Ｖ_SS2
＝−４．０Ｖが生成されてラッチ回路１１２、駆動信号
決定回路１１１、フレームメモリ１０９、レベルシフタ
１０８に供給される。これにより、これらの回路の安定
動作が保証される。

【００５４】図９に定電圧回路４０１の構成の一例を示
す。この定電圧回路４０１は、Ｐチャンネルトランジス
タ５０１、５０２（Ｐ１、Ｐ２）、Ｎチャネルトランジ
スタ５０３、５０４、５０５（Ｎ１、Ｎ２、Ｎ３）、同
じ抵抗値を持つ抵抗５０６、５０７（Ｒ、Ｒ）、オペア
ンプ５０８（ＯＰ）を含む。次に動作を説明する。Ｐ
１、Ｐ２、Ｎ１、Ｎ２から構成される基準電圧発生部で
は、Ｐ１とＰ２のＶ_thが等しくしなっており、Ｐ１とＰ
２、Ｎ１とＮ２のトランジスタ能力が等しくなってい
る。この構成により、Ａ点に（Ｖ_th2−Ｖ_th1）の基準電
圧が発生する。ここで、Ｖ_th1、Ｖ_th2はそれぞれＮ１お
よびＮ２のしきい値電圧である。今、仮にＶ _th1＝２．
５Ｖ、Ｖ_th2＝０．５Ｖとすると、Ａ点の電圧はＶ_cの変
動に係わらず常に一定であり、−２．０Ｖとなる。そし
て、Ａ点はオペアンプ５０８の反転入力端子に接続され
る。この時、トランジスタＮ３がオンして抵抗Ｒに電流
が流れると、オペアンプ５０８のイマジナリショート機
能により、Ｃ点の電圧が−２．０Ｖに固定される。抵抗
５０６、５０７に流れる電流は等しく、抵抗５０６、５
０７の抵抗値も同じである。従って、抵抗５０６、５０
７における電圧降下は等しくなり、Ｂ点の電圧は−４．
０Ｖとなる。この電圧は、−Ｖ₂の変動に関わらず常に
一定の定電圧となる。そして、この定電圧がＶ_SS2とし
てフレームメモリ１０９等に供給される。Ｖ_DD2に関し
ては、基準電圧であるＶ₂＝０Ｖがそのまま供給され
る。以上によりフレームメモリ１０９等の安定動作が保
証される。

【００５５】（第３の実施例）液晶表示システムにおい
ては、低消費電力化のために液晶駆動用電源をオフさせ
る場合がある。例えばディスプレイオフと呼ばれるモー
ドでは、全ての液晶電源電圧が同電圧に固定される。液
晶駆動用電源がオフすると、図１に示す第１の実施例及
び図８に示す第２の実施例のＸドライバでは、高電圧振
幅動作部分１０２に供給される第２の電源がオフされる
ことになる。すると、フレームメモリ１０９に記憶され
ている表示データがクリアされ、喪失される事態が生じ
る。

【００５６】第３の実施例は、この点を考慮したもの
で、第２の電源電圧群の電圧状態（オフ状態）を監視
し、第２の電源がオフした場合には、第１の電源をフレ
ームメモリに供給して表示データを保持するものであ
る。図１０に第３の実施例に係るＸドライバの全体構成
のブロック図を示す。図１０では、図１、図８で示した
構成ブロックと同じ番号を付したものは第１、第２の実
施例で説明したものと同じである。ここでは、第２の実
施例に比べて電源監視回路６０１が新たに付加されてい
る。この電源監視回路６０１は、高電圧振幅動作部分１
０２の中のフレームメモリ１０９、駆動信号決定回路１
１１、ラッチ回路１１２に供給されているＶ_{DD 2}、Ｖ_SS2
の電圧差を監視する。そして、第２の電源がオン状態に
あるかオフ状態にあるかを端子ＭＯＮＩを介して外部の
ＭＰＵ等に知らせる。従って、外部のＭＰＵ等は、Ｘド
ライバに表示データを送る際に、このＭＯＮＩ端子をモ
ニタすることで表示データの転送の可否判断が可能とな
る。即ち、第２の電源がオフになると、フレームメモリ
１０９はデータ書き込み不可になる。従って、外部のＭ
ＰＵ等が無駄なデータをフレームメモリ１０９に書き込
まないように、あるいは、実際にはデータを書き込めな
いのに書き込んだと誤判断しないように、ＭＯＮＩ端子
を用いて電源のオン・オフ状態を外部のＭＰＵ等に知ら
せるのである。

【００５７】更に、電源監視回路６０１は、第２の電源
がオン状態の場合には正常に第２の電源電圧群Ｖ_DD2、
Ｖ_SS2をフレームメモリ１０９に供給し、第２の電源が
オフした場合には第１の電源電圧群Ｖ_DD、Ｖ_SSをフレー
ムメモリ１０９に供給する。これにより、フレームメモ
リ１０９内の表示データが保持される。これは、ハイレ
ジタイプのＲＡＭでは、第１の電源電圧（電圧差２．７
Ｖ）では書き込み動作、読み出し動作を行えないが、デ
ータの保持動作は可能であるという点を利用したもので
ある。

【００５８】図１１には、電源監視回路４０１の構成の
一例が示される。この電源監視回路４０１は、Ｐチャン
ネルトランジスタ７０１、７０２（Ｐ１、Ｐ２）、Ｎチ
ャンネルトランジスタ７０３、７０４、７０８（Ｎ１、
Ｎ２、Ｎ３）、抵抗値の比が５：３である抵抗７０５、
７０６（５Ｒ、３Ｒ）、コンパレータ７０７（ＣＯＭ
Ｐ）を含む。次に、電源監視回路４０１の動作について
図１２に示す電圧波形図を用いて説明する。Ｐ１、Ｐ
２、Ｎ１、Ｎ２で構成される部分が基準電圧発生部であ
り、動作は定電圧回路の説明で既に述べた通りである。
この基準電圧発生部はＶ_A＝−２．０Ｖを発生し、この
Ｖ_Aはコンパレータ７０７の反転入力端子に入力され
る。一方、コンパレータ７０７の非反転入力端子にはＶ
_Bが入力される。ここで、Ｖ₂＝Ｖ_DD＝０Ｖであるため、
第２の電源がオン状態の時は、Ｖ_DDとＶ_{S S2}間の電圧差
４．０Ｖを抵抗５Ｒと３Ｒで分割した電圧がＶ_B＝−
２．５Ｖとなる。従って、図１２に示すように、Ｖ_A＞
Ｖ_Bよりコンパレータ７０７の出力ＭＯＮＩは−２．７
Ｖとなり、トランジスタＮ３はオフする。そして、Ｎ３
に接続される端子Ｖ_OUTはＶ_SS2と接続されており、Ｖ
_SS2には−４．０Ｖが供給されている。従って、Ｎ３が
オフの場合にはＶ_OUTには−４．０Ｖが出力される。こ
れにより、フレームメモリ１０９の電源端子Ｖ_DD、Ｖ_SS
には０Ｖ、−４．０Ｖが入力され、フレームメモリ１０
９の正常な読み出し・書き込み動作が保証される。

【００５９】一方、第２の電源がオフ状態の場合には以
下のようになる。即ち、図９に示した定電圧回路４０１
の構成を見れば理解されるように、Ｖ_SS2は抵抗５０
６、５０７を介してＶ_DD（Ｖ₂と同一）と接続される。
従って、電源監視回路６０１の出力Ｖ_OUTも抵抗５０
６、５０７を介してＶ_DDと接続される。しかし、コンパ
レータ７０７の非反転入力にはＶ_B＝０Ｖが入力される
ため、コンパレータ７０７の出力ＭＯＮＩは０Ｖとな
り、トランジスタＮ３がオンする。この結果、Ｖ_OUTは
Ｖ_SS＝−２．７Ｖに接続され、図１２に示すようにＶ
_OUTには−２．７Ｖが出力される。これにより、フレー
ムメモリ１０９の電源端子Ｖ_DD、Ｖ_SSには０Ｖ、−２．
７Ｖが入力される。従って、フレームメモリ１０９は、
書き込み動作・読み出し動作を行えないが、データの保
持動作は可能となり、表示データのバックアップが可能
となる。

【００６０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【００６１】例えば、上記第１〜第３の実施例では、複
数ライン同時選択駆動手法を採用したＸドライバを例に
とり説明を行ったが、本発明はこれに限らず電圧平均化
法を用いたＸドライバにも適用できる。図１３には、こ
の場合の構成の一例が示される。図１４と異なるのは以
下の点である、まず、高電圧振幅動作部分９０２には、
レベルシフタ９２１、電圧セレクタ９２２以外に、フレ
ームメモリ９１６、ラッチ回路９１８、レベルシフタ９
３０が配置され、ローアドレスカウンタデコーダ９０
４、データレジスタ９１４からの信号はレベルシフタ９
３０によりレベル変換されフレームメモリ９１６に入力
される。また、定電圧回路９３２が設けられ、高い電圧
の第２の電源電圧群が、高集積化プロセスで作られるＲ
ＡＭが動作できる電圧Ｖ_DD3、Ｖ_SS3まで降圧され、フレ
ームメモリ９１６等に供給される。また、ラッチ回路９
１８と電圧セレクタ９２２との間には、ラッチ回路９１
８の出力信号を第２の電源電圧群Ｖ０〜Ｖ５のレベルま
で昇圧するためのレベルシフタ９２１が設けられてい
る。この場合、フレームメモリ９１６に供給される電源
電圧Ｖ_DD3、Ｖ_SS3間の電圧差は、例えばＶ₀、Ｖ₅間の電
圧差よりも小さく、低電圧振幅動作部分９０１に供給さ
れるＶ_DD、Ｖ_SS間の電圧差よりも大きく設定されてい
る。このように設定することで、フレームメモリ９１６
をハイレジタイプのＲＡＭセルで構成できると共に、フ
レームメモリ９１６、ラッチ回路９１８を高耐圧のプロ
セスで製造する必要が無くなる。これにより、チップ面
積の小規模化、装置の低消費電力化を図ることができ
る。但し、電圧平均化法を用いた場合の本発明の構成
は、図１３に示す構成に限られるものではない。更に、
本発明は、単純マトリクス型の液晶表示装置のみなら
ず、他のタイプの液晶表示装置にも適用できる。

【００６２】また、本実施例ではハイレジタイプのＲＡ
Ｍを用いた例を示したが、本発明はこれに限らない。例
えば、ハイレジタイプのＲＡＭよりも低電圧で動作する
ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）
タイプのＲＡＭを用いてもよい。この場合には、ＴＦＴ
で構成するＲＡＭの正常な動作が保証される電源電圧差
の下限値が、低電圧振幅動作部分に供給する第１の電源
電圧群の電圧差を上回ればよい。更に、本発明は、これ
以外にも、フレームメモリを構成するメモリとして、Ｓ
ＲＡＭ、ＤＲＡＭ、Ｅ²ＰＲＯＭ等のメモリを採用する
こともできる。また、高抵抗素子の代わりにディプレッ
ションタイプのトランジスタを用いる構成も考えられ
る。

【００６３】

【発明の効果】本発明によれば、低電圧振幅動作では読
み出し・書き込み不良となる表示データ記憶手段を正常
に動作させることができると共に、低電圧振幅動作部分
の動作電圧を低電圧化できる。これにより、表示データ
記憶手段を小規模化することが可能になると共に、消費
電力の低減化を図ることができる。この結果、装置のコ
スト低減を図れると共に、携帯用電子機器に採用される
液晶表示装置に最適な液晶駆動装置を提供できる。

【００６４】また、本発明によれば、従来のフルＣＭＯ
ＳタイプのＲＡＭセルを採用する場合に比べて大幅にチ
ップ面積を小規模化することができる。

【００６５】また、本発明によれば、電圧平均化法を採
用する液晶駆動装置において、表示データ記憶手段を小
規模化できると共に、消費電力の低減化を図ることがで
きる。

【００６６】また、本発明によれば、複数ライン同時選
択駆動手法を採用する液晶駆動装置において、表示デー
タ記憶手段を小規模化できると共に、消費電力の低減化
を図ることができる。そして、表示データ記憶手段、駆
動信号決定手段、ラッチ手段、電圧セレクト手段を高耐
圧のプロセスで製造する必要が無くなるため、チップ面
積を更に小さくすることができる。

【００６７】また、本発明によれば、表示データ記憶手
段の安定動作を保証でき、表示データが喪失したり、誤
ったデータに化けることを防止できる。

【００６８】また、本発明によれば、例えばディスプレ
イオフ等により第２の電源がオフ状態になった場合等で
も、データを正常に保持させておくことが可能となり、
装置に表示データをバックアップする機能を持たすこと
が可能となる。

【００６９】また、本発明によれば、外部にあるＭＰＵ
等の装置が、無駄なデータを表示データ記憶手段に書き
込んだり、あるいは、実際にはデータが書き込まれてい
ないのに書き込んだと誤判断するような事態を防止でき
る。

【００７０】また、本発明によれば、第２の電源の状態
を監視すると共に、第２の電源等がオフとなった場合に
確実に表示データ記憶手段に第１の電源電圧を供給する
ことが可能となる。

【００７１】また、本発明によれば、液晶表示装置のコ
スト、消費電力を低く抑えることが可能となり、携帯用
の電子機器等に最適な液晶表示装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る信号電極駆動回路
（Ｘドライバ）の全体構成を表すブロック図である。

【図２】第２の電源電圧群の電位関係を表す図である。

【図３】レベルシフタの構成の一例を示す図である。

【図４】第１の実施例において駆動信号決定回路、ラッ
チ回路を低電圧振幅動作部分に配置した場合の信号電極
駆動回路の構成の一例を示すブロック図である。

【図５】図５（Ａ）〜（Ｄ）は、電圧平均化法を用いた
場合の走査電極、信号電極、液晶素子に印加される電圧
の波形図である。

【図６】図６（Ａ）〜（Ｄ）は、複数ライン同時選択駆
動手法を用いた場合の走査電極、信号電極、液晶素子に
印加される電圧の波形図である。

【図７】図７（Ａ）は、画素のオン・オフ状態の一例を
示す図であり、図７（Ｂ）は、不一致数と信号電極デー
タパターンとデータパターン数とＸドライバ出力電圧の
関係を表す図である。

【図８】本発明の第２の実施例に係る信号電極駆動回路
の全体構成を表すブロック図である。

【図９】定電圧回路の構成の一例を示す図である。

【図１０】本発明の第３の実施例に係る信号電極駆動回
路の全体構成を表すブロック図である。

【図１１】電源監視回路の構成の一例を示す図である。

【図１２】電源監視回路の動作を説明するための波形図
である。

【図１３】電圧平均化法を用いた場合の本発明の構成の
一例を示すブロック図である。

【図１４】従来の信号電極駆動回路の全体構成を示すブ
ロック図である。

【図１５】ハイレジタイプ（高抵抗負荷型）のＲＡＭの
構成の一例を示す図である。

【符号の説明】

１０１ 低電圧振幅動作部分 １０２ 高電圧振幅動作部分 １０３ チップイネーブルコントロール回路 １０４ タイミング回路 １０５ データ入力制御回路 １０６ 入力レジスタ １０７ 書込みレジスタ １０８ レベルシフタ １０９ フレームメモリ １１０ 行アドレスレジスタ １１１ 駆動信号決定回路 １１２ ラッチ回路 １１３ 電圧セレクタ ３０１ インバータ ３０２ Ｎチャンネルトランジスタ ３０３ Ｎチャンネルトランジスタ ３０４ Ｐチャンネルトランジスタ ３０５ Ｐチャンネルトランジスタ ４０１ 定電圧回路 ５０１ Ｐチャンネルトランジスタ ５０２ Ｐチャンネルトランジスタ ５０３ Ｎチャンネルトランジスタ ５０４ Ｎチャンネルトランジスタ ５０５ Ｎチャンネルトランジスタ ５０６ 抵抗 ５０７ 抵抗 ５０８ オペアンプ ６０１ 電源監視回路 ７０１ Ｐチャンネルトランジスタ ７０２ Ｐチャンネルトランジスタ ７０３ Ｎチャンネルトランジスタ ７０４ Ｎチャンネルトランジスタ ７０５ 抵抗 ７０６ 抵抗 ７０７ コンパレータ ７０８ Ｎチャンネルトランジスタ ８０１ Ｎチャンネルトランジスタ ８０２ Ｎチャンネルトランジスタ ８０３ Ｎチャンネルトランジスタ ８０４ Ｎチャンネルトランジスタ ８０５ 抵抗 ８０６ 抵抗 ８０７ ワードライン ８０８ ビットライン ８０９ ビットラインバー ９０１ 低電圧振幅動作部分 ９０２ 高電圧振幅動作部分 ９０４ ローアドレスカウンタデコーダ ９０６ タイミング回路 ９０８ データ入力制御回路 ９１０ チップイネーブルコントロール回路 ９１２ 双方向シフトレジスタ ９１４ データレジスタ ９１６ フレームメモリ ９１８ ラッチ回路 ９２１ レベルシフタ ９２２ 電圧セレクタ ９３０ レベルシフタ ９３２ 定電圧回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 550 G09G 3/20 611 G09G 3/20 612 G09G 3/20 631

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 コントロールロジック部を少なくとも有
   し第１の電源電圧群が供給されて動作する低電圧振幅動
   作部分と、液晶パネル上にマトリクス状に配置される液
   晶素子を駆動するために使用される第２の電源電圧群が
   供給されて動作する高電圧振幅動作部分とを含む液晶駆
   動装置であって、 前記第２の電源電圧群に含まれる少なくとも１対の高電
   位側電源電圧と低電位側電源電圧との電圧差が、前記第
   １の電源電圧群に含まれる高電位側電源電圧と低電位側
   電源電圧との電圧差よりも大きく設定され、 前記液晶パネルに画像表示を行うための表示データを記
   憶する表示データ記憶手段と、 前記第２の電源電圧群、あるいは、該第２の電源電圧群
   を電源変換手段により変換することで得られる第３の電
   源電圧群を、前記表示データ記憶手段の動作電源として
   供給する手段と、 前記第２の電源電圧群又は前記第３の電源電圧群の電圧
   状態を監視する電源監視手段とを含み、 前記電源監視手段は、前記表示データ記憶手段に供給す
   る電源電圧を前記第２の電源電圧群又は前記第３の電源
   電圧群の電圧から前記第１の電源電圧群の電圧に切り替
   える手段を含むことを特徴とする液晶駆動装置。
2. 【請求項２】 請求項１において、 前記電源監視手段は、前記第２の電源電圧群の状態を外
   部にモニタする手段を含むことを特徴とする液晶駆動装
   置。
3. 【請求項３】 請求項１又は２のいずれかにおいて、 前記電源監視手段は、前記第２の電源電圧群又は前記第
   ３の電源電圧群の中の一対の高電位側電源電圧と低電位
   側電源電圧との電圧差を分割し分割電圧を生成する手段
   と、該分割電圧を第１の電源電圧群から生成される基準
   電圧と比較する手段と、該比較手段からの比較結果に基
   づいてオン・オフ動作し、前記表示データ記憶手段に供
   給する電源電圧を前記第２の電源電圧群又は前記第３の
   電源電圧群の電圧から前記第１の電源電圧群の電圧に切
   り替えるスイッチング手段とを含むことを特徴とする液
   晶駆動装置。
4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記表示データ記憶手段が随時書き込み読み出し可能な
   複数のＲＡＭセルを含み、該ＲＡＭセルが、データを保
   持するための少なくとも１対のトランジスタと、該１対
   のトランジスタの各々に接続され該トランジスタに動作
   電流を供給するための高抵抗素子とを含むことを特徴と
   する液晶駆動装置。
5. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記液晶パネルが複数の走査電極とこれらと交差する複
   数の信号電極を含み、 前記表示データ記憶手段から読み出される表示データを
   ラッチする手段と、ラッチされた表示データの電圧レベ
   ル変換を行うレベルシフト手段と、電圧レベル変換され
   た表示データに基づいて前記第２の電源電圧群から液晶
   駆動電圧を選択し、該液晶駆動電圧を前記信号電極に出
   力する電圧セレクト手段とを含み、 前記ラッチ手段、前記レベルシフト手段、前記電圧セレ
   クト手段が前記高電圧振幅動作部分に配置されているこ
   とを特徴とする液晶駆動装置。
6. 【請求項６】 請求項１乃至４のいずれかにおいて、 前記液晶パネルが複数の走査電極とこれらと交差する複
   数の信号電極を含み、 前記表示データ記憶手段から読み出される表示データと
   複数本が同時に選択される前記走査電極の電圧状態とか
   ら前記信号電極への駆動電圧の情報を割り出す駆動信号
   決定手段と、該駆動信号決定手段の出力である駆動電圧
   情報をラッチする手段と、ラッチされた駆動電圧情報に
   基づいて前記第２の電源電圧群から液晶駆動電圧を選択
   し、該液晶駆動電圧を前記信号電極に出力する電圧セレ
   クト手段とを含み、 前記駆動信号決定手段、前記ラッチ手段、前記電圧セレ
   クト手段が前記高電圧振幅動作部分に配置されているこ
   とを特徴とする液晶駆動装置。
7. 【請求項７】 請求項１乃至６のいずれかにおいて、 前記電源変換手段が、前記第２の電源電圧群から定電圧
   の前記第３の電源電圧群を得る定電圧生成手段を含み、
   前記表示データ記憶手段は、該定電圧生成手段により定
   電圧化された第３の電源電圧群が供給されて動作するこ
   とを特徴とする液晶駆動装置。
8. 【請求項８】 請求項１乃至７のいずれかにおいて、 前記表示データ記憶手段が、その正常な動作が保証され
   る電源電圧差の下限値が、前記低電圧振幅動作部分に供
   給される前記第１の電源電圧群の電圧差を上回るＲＡＭ
   であることを特徴とする液晶駆動装置。
9. 【請求項９】 請求項１乃至８の液晶駆動装置と、液晶
   素子がマトリクス状に配置された液晶パネルとを少なく
   とも含むことを特徴とする液晶表示装置。
10. 【請求項１０】 コントロールロジック部を少なくとも
    有し第１の電源電圧群が供給されて動作する低電圧振幅
    動作部分と、液晶パネル上にマトリクス状に配置される
    液晶素子を駆動するために使用される第２の電源電圧群
    が供給されて動作する高電圧振幅動作部分とを含む液晶
    駆動装置に使用される液晶駆動方法であって、 前記第２の電源電圧群に含まれる少なくとも１対の高電
    位側電源電圧と低電位側電源電圧との電圧差を、前記第
    １の電源電圧群に含まれる高電位側電源電圧と低電位側
    電源電圧との電圧差よりも大きく設定し、前記液晶パネ
    ルに画像表示を行うための表示データを表示データ記憶
    手段に記憶し、前記第２の電源電圧群、あるいは、該第
    ２の電源電圧群を変換することで得られる第３の電源電
    圧群を、前記表示データ記憶手段の動作電源として供給
    し、前記第２の電源電圧群又は前記第３の電源電圧群の
    電圧状態を監視すると共に、第２の電源がオフ状態にな
    った場合に、前記表示データ記憶手段に供給する電源電
    圧を前記第２の電源電圧群又は前記第３の電源電圧群の
    電圧から前記第１の電源電圧群の電圧に切り替えること
    を特徴とする液晶駆動方法。
11. 【請求項１１】 第１の電源電圧群が供給されて動作す
    る低電圧振幅動作部分と、第２の電源電圧群が供給され
    て動作する高電圧振幅動作部分とを含む信号電極駆動回
    路であって、 前記第２の電源電圧群に含まれる少なくとも１対の高電
    位側電源電圧と低電位側電源電圧との電圧差が、前記第
    １の電源電圧群に含まれる高電位側電源電圧と低電位側
    電源電圧との電圧差よりも大きく設定され、 マトリクス状に配置されたメモリセル及びその周辺回路
    を含むフレームメモリと、 前記第２の電源電圧群、あるいは、該第２の電源電圧群
    を電源変換手段により変換することで得られる第３の電
    源電圧群を、前記フレームメモリの動作電源として供給
    する手段と、 前記第２の電源電圧群又は前記第３の電源電圧群の電圧
    状態を監視する電源監視手段とを含み、 前記電源監視手段は、前記フレームメモリに供給する電
    源電圧を前記第２の電源電圧群又は前記第３の電源電圧
    群の電圧から前記第１の電源電圧群の電圧に切り替える
    手段を含むことを特徴とする信号電極駆動回路。