JP3460330B2 - Imaging device - Google Patents

Imaging device

Info

Publication number
JP3460330B2
JP3460330B2 JP23237094A JP23237094A JP3460330B2 JP 3460330 B2 JP3460330 B2 JP 3460330B2 JP 23237094 A JP23237094 A JP 23237094A JP 23237094 A JP23237094 A JP 23237094A JP 3460330 B2 JP3460330 B2 JP 3460330B2
Authority
JP
Japan
Prior art keywords
substrate
cathode
wiring
array
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23237094A
Other languages
Japanese (ja)
Other versions
JPH0872307A (en
Inventor
俊次 村野
宏治 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP23237094A priority Critical patent/JP3460330B2/en
Publication of JPH0872307A publication Critical patent/JPH0872307A/en
Application granted granted Critical
Publication of JP3460330B2 publication Critical patent/JP3460330B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の利用分野】この発明は、LEDヘッドやプラズ
マヘッド,イメージセンサ等の画像装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image device such as an LED head, a plasma head and an image sensor.

【0002】[0002]

【従来技術】発明者は、画像素子アレイを2枚の基板で
サンドイッチした画像装置を提案した(例えば特願平5
−180613号)。この画像装置では画像素子アレイ
のカソード電極をカソード基板にダイボンドし、アノー
ド電極をアノード基板にフリップチップ接続する。この
ようにすればカソード電極の接続はダイボンドで処理で
き、アノード電極の接続では多数の電極をフリップチッ
プ接続で一挙に処理できる。この発明は、上記の先願を
さらに改良したものである。
2. Description of the Related Art The inventor has proposed an image device in which an image element array is sandwiched between two substrates (see, for example, Japanese Patent Application No.
-180613). In this image device, the cathode electrode of the image element array is die-bonded to the cathode substrate, and the anode electrode is flip-chip connected to the anode substrate. In this way, the connection of the cathode electrode can be processed by die bonding, and the connection of the anode electrode can be processed by flip-chip connection for a large number of electrodes at once. The present invention is a further improvement of the above-mentioned prior application.

【0003】[0003]

【発明の課題】この発明の基本的課題は、 1) 画像素子アレイを凹溝を用いて基板に正確に位置決
めし、かつフリップチップ接続時に画像素子アレイが基
板から突き出さないようにして、フリップチップ接続を
容易にし、 2) 画像素子アレイを凹溝に収容してからフリップチッ
プ接続して、フリップチップ接続時に基板から加わる力
等のために、画像素子アレイが倒れたりずれたりする恐
れを無くし、 3) 凹溝の側面に斜面を設けて、凹溝の表面開口を広
げ、凹溝への画像素子アレイの搭載を容易にすると共
に、画像素子アレイが搭載時に倒れることを防止し、 4) 半田で画像素子アレイの高さばらつきを自動的に吸
収し、 5) 凹溝の底面にカソード配線を導くことを容易にす
る、ことにある(請求項1〜6)。
SUMMARY OF THE INVENTION The basic problems of the present invention are as follows: 1) The image element array is accurately positioned on the substrate by using the groove and the image element array is prevented from protruding from the substrate during flip chip connection. Easy chip connection, and 2) Flip chip connection after the image element array is housed in the groove, and there is no risk of the image element array falling or shifting due to the force applied from the substrate during flip chip connection. and, 3) provided with a slope on the side surface of the groove, the wide surface opening of the groove
And it is easy to mount the image sensor array in the groove.
In addition, it prevents the image element array from falling down during mounting, and 4) automatically absorbs the height variation of the image element array with solder.
And yield, 5) to facilitate directing the cathode wiring on the bottom surface of the groove
There is an advantage (claims 1 to 6).

【0004】請求項2,3の発明での追加的課題は、6) 凹溝の底面に設けたカソード配線に対する画像素子
アレイの位置決め精度を向上させることにある。7 ) 請求項の発明での追加的課題は、アノード配線基
板とカソード配線基板間の、電気的接続と機械的結合と
を容易に行えるようにすることにある。8 ) 請求項の発明での追加的課題は、画像素子アレイ
のカソード電極をカソード配線に正確に位置決め固定し
た後、アノード電極をアノード配線に接続し、かつ2つ
の基板間接続配線を接続することにある。
[0004] Additional object of the present invention set forth in claim 2 and 3, 6) is to improve the positioning precision of the image array to the cathode wiring provided on the bottom surface of the groove. 7 ) An additional object of the invention of claim 5 is to facilitate electrical connection and mechanical coupling between the anode wiring board and the cathode wiring board. 8 ) An additional object of the invention of claim 6 is to accurately position and fix the cathode electrode of the image element array on the cathode wiring, and then connect the anode electrode to the anode wiring and connect the two inter-substrate connection wirings. Especially.

【0005】[0005]

【発明の構成】この発明は、各々下面にカソード電極、
上面に複数個のアノード電極を有する、複数個の画像素
子アレイと、上面に複数個の長方形状で、長辺側側面に
傾斜面が形成された凹溝を有し、且つ該各凹溝の底面か
傾斜面を介し上面へと導出したカソード配線を有する
第1基板と、下面に複数個のアノード配線を有する第2
基板とからなり、前記第1基板の各凹溝内に、画像素子
アレイを収容して、該画像素子アレイのカソード電極を
第1基板のカソード配線に半田を介して接続することに
より、アノード電極の表面が該基板の上面に導出したカ
ソード配線の表面と実質的に同一平面となるようにし、
前記各凹溝部に収容・固定された画像素子アレイのアノ
ード電極を第2基板のアノード配線にフリップチップ接
続したことを特徴とする。好ましくは、前記凹溝底面内
のカソード配線を、複数個の島部と該島部を接続する接
続配線部とで形成し、あるいは凹溝底面内のカソード配
線を、中央部に窪みを有する平板状とする。また好まし
くは、各カソード電極と各カソード配線間の半田厚さを
変化させて、各画像素子アレイのアノード電極面を同一
平面上に位置させる。また好ましくは、前記第1基板及
び第2基板の各々に基板間接続配線を設けると共に、両
基板間接続配線を接続するようにする。さらに好ましく
は、前記第1基板のカソード配線と画像素子アレイのカ
ソード電極とを半田を介して接続するとともに、第1基
板及び第2基板の各々に設けた基板間接続配線を、前記
画像素子アレイのカソード電極と第1基板のカソード配
線とを接続する半田よりも低融点の半田を介して接続す
る。
According to the present invention, a cathode electrode is provided on each lower surface,
A plurality of image element arrays having a plurality of anode electrodes on the upper surface, and a plurality of rectangular shapes on the upper surface , on the long side surface.
A first substrate having a concave groove formed with an inclined surface and having cathode wiring extending from the bottom surface of each concave groove to the upper surface via the inclined surface ; and a second substrate having a plurality of anode wiring on the lower surface
A substrate, and a picture element in each groove of the first substrate.
The array is housed and the cathode electrode of the image element array is
To connect to the cathode wiring of the first board via solder
The surface of the anode electrode is led to the upper surface of the substrate.
So that it is substantially flush with the surface of the sword wire,
The anode electrode of the image element array housed and fixed in each groove is flip-chip connected to the anode wiring of the second substrate. Preferably, the cathode wiring in the bottom surface of the groove is formed of a plurality of islands and a connection wiring portion connecting the islands, or the cathode wiring in the bottom surface of the groove is a flat plate having a recess in the center. State Also like
In other words, the thickness of the solder between each cathode electrode and each cathode wiring is changed to position the anode electrode surface of each image element array on the same plane. Further, preferably, inter-substrate connection wiring is provided on each of the first substrate and the second substrate, and both inter-substrate connection wirings are connected. More preferably, the cathode wiring of the first substrate and the cathode electrode of the image element array are connected via solder, and the inter-substrate connection wiring provided on each of the first substrate and the second substrate is connected to the image element array. The cathode electrode and the cathode wiring of the first substrate are connected through solder having a melting point lower than that of the solder.

【0006】画像素子アレイにはLEDアレイやPLZ
Tアレイ,プラズマアレイ,イメージセンサの光電池ア
レイ等を用い、溝の底面に設けたカソード配線は半田や
金バンプ等で構成する。
The image element array includes an LED array and a PLZ.
A T-array, a plasma array, a photocell array of an image sensor, or the like is used, and the cathode wiring provided on the bottom surface of the groove is composed of solder, gold bumps, or the like.

【0007】[0007]

【発明の作用】この発明では、画像素子アレイを凹溝に
収容してカソード電極を凹溝内のカソード配線に接続
し、アノード電極を第2基板のアノード配線にフリップ
チップ接続する。このためアレイの位置は凹溝側で位置
決めされ、アノード電極の表面は第1基板の上面とほぼ
揃い、フリップチップ接続が容易になる。 (請求項1
)。次に凹溝内のカソード配線を島状あるいは中央
部に窪みを有する平板状とすると、カソード配線に画像
素子アレイのカソード電極を半田を介して取着する際、
半田のセルフアラインメント効果によって画像素子アレ
イがカソード配線に対し、所定位置、所定高さに取着す
ることができる(請求項2,3)。さらに凹溝の長辺側
側面を少なくとも一方で傾斜面にするので、凹溝への画
像素子アレイの収容が容易になり、傾斜面を利用してカ
ソード配線を凹溝の底部から第1基板上面へ導出でき、
断線の恐れが無い。またカソード電極を半田を介してカ
ソード配線に接続するので、画像素子アレイの高さばら
つきを補償できる。傾斜面の傾斜角は60度以下が好ま
しく、この角度でカソード配線の導出が特に容易で、か
つ画像素子アレイの収容が特に容易になる。カソード配
線とカソード電極間の半田層を可変にすると、画像素子
アレイの高さばらつきを補償し、アノード電極の高さ位
置を多数の画像素子アレイの間で揃え、フリップチップ
接続が容易になる。更に第1基板及び第2基板の各々に
基板間接続配線を設け、これを接続すれば2枚の基板に
設けた配線の接続及び2枚の基板の機械的接合ができる
(請求項)。ここでカソード電極とカソード配線間の
接続用の半田よりも融点の低い半田を、アノード電極と
アノード配線間や基板間配線間の接続に用いると、画像
素子アレイをカソード配線に対して正確に位置決めした
後、アノード電極とアノード配線のフリップチップ接続
や基板間接続配線相互の接続を1工程で容易に行うこと
ができる(請求項)。
According to the present invention, the image element array is housed in the groove, the cathode electrode is connected to the cathode wiring in the groove, and the anode electrode is flip-chip connected to the anode wiring of the second substrate. Therefore, the position of the array is positioned on the groove side, the surface of the anode electrode is substantially aligned with the upper surface of the first substrate, and flip chip connection is facilitated. (Claim 1
~ 6 ). Next, if the cathode wiring in the groove is formed in an island shape or a flat shape having a depression in the center, when attaching the cathode electrode of the image element array to the cathode wiring via solder,
The self-alignment effect of the solder allows the image element array to be attached to the cathode wiring at a predetermined position and a predetermined height (claims 2 and 3). Further, since at least one of the long side surfaces of the groove is formed as an inclined surface, the image element array can be easily accommodated in the groove, and the inclined surface can be used to connect the cathode wiring from the bottom of the groove to the upper surface of the first substrate. Can be derived to
There is no fear of disconnection. Further, since the cathode electrode is connected to the cathode wiring via the solder, it is possible to compensate the height variation of the image element array. The inclination angle of the inclined surface is preferably 60 degrees or less, and at this angle, the cathode wiring can be particularly easily led out, and the image element array can be housed particularly easily. When the solder layer between the cathode wiring and the cathode electrode is made variable, the height variation of the image element array is compensated, the height position of the anode electrode is aligned among a large number of image element arrays, and flip chip connection is facilitated. Further, inter-substrate connection wiring is provided on each of the first substrate and the second substrate, and by connecting them, the wiring provided on the two substrates can be connected and the two substrates can be mechanically joined (claim 5 ). If a solder with a lower melting point than the solder for connecting the cathode electrode and the cathode wiring is used for connecting the anode electrode and the anode wiring or between the wiring between the boards, the image element array is accurately positioned with respect to the cathode wiring. After that, the flip-chip connection between the anode electrode and the anode wiring and the inter-substrate connection wiring can be easily connected in one step (claim 6 ).

【0008】[0008]

【実施例】図1〜図20に、実施例とその変形を示す。
図1は、LEDアレイ2を第1の基板であるカソード配
線基板4と、第2の基板であるアノード配線基板6とで
サンドイッチし、LEDアレイ2をカソード配線基板4
に設けた凹溝8内に収容した状態を示す。なおLEDア
レイ2は長さが5.4mm程度で、幅と高さが各々30
0μm程度で、例えば40個直線状に配列し、1個ずつ
分離して凹溝8内に搭載する。カソード配線基板4は精
度が高く熱膨張率が小さくしかも耐熱性に優れているも
のが好ましいので、実施例では液晶プラスチック基板を
用いるが、ガラスエポキシ基板等の安価な基板等でも良
い。アノード配線基板6は透明基板とし、ここではガラ
ス基板とするが、硬質プリント基板等にLEDアレイ2
からの光を取り出すための穴を設けたものでも良い。1
0は凹溝8内のカソード配線で、LEDアレイ2の底面
のカソード電極(共通電極)にダイボンドし、凹溝8の
長手方向側面を介して基板4の上面へ引き出す。12は
LEDアレイ2のアノード電極(個別電極)とアノード
配線基板6のアノード配線との半田を介してのフリップ
チップ接続部である。また基板4,6はフリップチップ
接続部12の他に、基板間接続配線部14,16でも結
合する。基板間接続配線14,16は基板4,6上の2
つの配線を半田バンプ等で接続して一体としたもので、
その作用は2枚の基板間配線の接続や基板4,6の機械
的結合である。この基板間接続配線14,16を接続す
る半田バンプはその融点を、LEDアレイ2のカソード
電極とカソード配線基板4のカソード配線とを接続する
半田よりも低いものとしておくと、カソード電極とカソ
ード配線との間に接続不良を招来することなく両基板間
接続配線14,16で接続させることができる。LED
ヘッドにはこれ以外に40個の単眼レンズがあり、LE
Dアレイ2と1:1に対応するが、ここでは省略する。
Embodiments FIGS. 1 to 20 show an embodiment and its modification.
In FIG. 1, the LED array 2 is sandwiched between a cathode wiring board 4 which is a first substrate and an anode wiring board 6 which is a second substrate, and the LED array 2 is sandwiched between the cathode wiring board 4 and the cathode wiring board 4.
The state of being accommodated in the concave groove 8 provided in FIG. The LED array 2 has a length of about 5.4 mm and a width and a height of 30 each.
For example, 40 pieces are linearly arranged with a size of about 0 μm, and are separated one by one and mounted in the groove 8. Since the cathode wiring board 4 is preferably highly accurate, has a small coefficient of thermal expansion, and is excellent in heat resistance, a liquid crystal plastic board is used in the embodiment, but an inexpensive board such as a glass epoxy board may be used. The anode wiring substrate 6 is a transparent substrate, which is a glass substrate here, but the LED array 2 is mounted on a hard printed circuit board or the like.
It may be provided with a hole for taking out light from. 1
Reference numeral 0 denotes a cathode wiring in the groove 8, which is die-bonded to a cathode electrode (common electrode) on the bottom surface of the LED array 2 and is drawn out to the upper surface of the substrate 4 via the longitudinal side surface of the groove 8. Reference numeral 12 is a flip-chip connection portion between the anode electrode (individual electrode) of the LED array 2 and the anode wiring of the anode wiring board 6 via solder. Further, the substrates 4 and 6 are coupled to the inter-substrate connection wiring portions 14 and 16 in addition to the flip chip connection portion 12. The board-to-board connecting wirings 14 and 16 are 2 on the boards 4 and 6.
One wiring is connected by solder bumps etc.
Its function is to connect the wiring between the two substrates and mechanically connect the substrates 4 and 6. If the melting point of the solder bumps that connect the inter-substrate connection wirings 14 and 16 is set lower than that of the solder that connects the cathode electrodes of the LED array 2 and the cathode wirings of the cathode wiring substrate 4, the cathode electrodes and the cathode wirings. The connection wirings 14 and 16 between the two substrates can be connected to each other without causing a connection failure. LED
In addition to this, the head has 40 monocular lenses.
Although it corresponds to 1: 1 with the D array 2, it is omitted here.

【0009】図2に、凹溝8の構造を示す。凹溝の底面
20は基板4の上面に平行で、その大きさはLEDアレ
イ2の底面と等しくあるいはアレイ2の底面よりもやや
大きい。凹溝の長辺側側面22,22と短辺側側面2
4,24は何れも斜面で、長辺側斜面22が底面20に
対して成す角をα、短辺側斜面24が底面20に対して
成す角をβとすると、これらは何れも60度以下が好ま
しく、より好ましくは30〜60度とする。この結果凹
溝8の表面はアレイ2よりもやや大きなものとなる。
FIG. 2 shows the structure of the concave groove 8. The bottom surface 20 of the groove is parallel to the top surface of the substrate 4, and its size is equal to or slightly larger than the bottom surface of the LED array 2. Long-side side surfaces 22 and 22 and short-side side surface 2 of the groove
4 and 24 are all slopes, and if the angle formed by the long-side slope 22 with respect to the bottom surface 20 is α and the angle formed by the short-side slope 24 with respect to the bottom surface 20 is β, then both are 60 degrees or less. Is preferable, and more preferably 30 to 60 degrees. As a result, the surface of the concave groove 8 becomes slightly larger than the array 2.

【0010】凹溝8の長辺側側面を斜面22,22とせ
ず垂直面としても良いが、このようにすると搭載時にL
EDアレイ2が倒れやすい。この機構を図3に示す。凹
溝8の側面を図の想像線のように垂直にすると、アレイ
2が凹溝8の側面のエッジに引っかかり横倒れしやす
い。これに対して凹溝8の側面を斜面22,22にする
と、搭載時にアレイ2が横倒れする恐れがない。次に短
辺方向の2側面を斜面24,24としないと、図4に示
すようにアレイ2が一方のエッジに乗り上げ、搭載が難
しくなる。さらに凹溝8の4側面が垂直でアレイ2とほ
ぼ同じ大きさの場合、長尺状のアレイ2を凹溝8に搭載
すること自体が難しい。また斜面22を設けることに
は、凹溝8内にカソード配線10を設けるのを容易にす
るという役割があり、例えば図5の鎖線で示すような垂
直な側面では、エッジの部分でカソード配線10が断線
しやすい。
The long side surface of the concave groove 8 may be a vertical surface instead of the inclined surfaces 22 and 22, but if this is done, it will be L when mounted.
The ED array 2 easily falls. This mechanism is shown in FIG. If the side surface of the groove 8 is made vertical as shown by the imaginary line in the figure, the array 2 is easily caught by the edge of the side surface of the groove 8 and easily falls sideways. On the other hand, if the side surfaces of the concave groove 8 are inclined surfaces 22 and 22, the array 2 will not fall sideways when mounted. Next, if the two side surfaces in the short side direction are not inclined surfaces 24, 24, the array 2 rides on one edge as shown in FIG. 4, and mounting becomes difficult. Further, when the four side surfaces of the groove 8 are vertical and have almost the same size as the array 2, it is difficult to mount the long array 2 in the groove 8 itself. Further, the provision of the inclined surface 22 has a role of facilitating the provision of the cathode wiring 10 in the concave groove 8. For example, on a vertical side surface as shown by a chain line in FIG. Is easy to break.

【0011】このように斜面22,24を設けることに
は、アレイ2の搭載を容易にし、特にアレイ2が横倒れ
するのを防ぐと共に、カソード配線10の形成を容易に
するという意味がある。実施例では凹溝8の4側面を全
て斜面22,24としたが、凹溝8の長辺の一方と短辺
の一方の2側面のみを斜面にしても良い。また角度αや
角度βに対する60度以下との範囲は配線が容易でアレ
イ2の収容が容易であるという点から経験的に求めたも
ので、30〜60度との範囲はなるべく小さな凹溝8を
用いながらこれらの目的を達成するという条件で求めた
ものである。
Providing the slopes 22 and 24 in this manner has the meaning that the array 2 is easily mounted, in particular the array 2 is prevented from falling sideways, and the cathode wiring 10 is easily formed. In the embodiment, the four side surfaces of the concave groove 8 are all inclined surfaces 22 and 24, but only the two side surfaces of one of the long side and the short side of the concave groove 8 may be inclined. The range of 60 degrees or less with respect to the angle α and the angle β is empirically determined from the viewpoint that wiring is easy and the array 2 can be easily accommodated, and the range of 30 to 60 degrees is as small as possible. Was obtained on the condition that these objectives were achieved while using.

【0012】図6,図7に、カソード配線10の詳細を
示す。図において、26はクリーム半田やフラックス等
の液状物質で、表面張力の高い物質が好ましい。28は
LEDアレイ2の発光体で、30は発光体28のアノー
ド電極に接続したパッドである。また32は半田メッキ
等を施した導電性の枠で、図7に示すようにクリーム半
田やフラックス等からなる液状物質26の周囲を取り巻
いている。さらに斜面22には半田層を被覆してある。
LEDアレイ2のカソード電極との接続は枠32上の半
田メッキで行い、LEDアレイ2の高さが大きい場合に
は枠32上の半田メッキが周囲に逃げ、高さが不足する
場合には斜面22の半田層からの半田が枠32とカソー
ド電極との間に補給されて、LEDアレイ2のアノード
電極側の高さを同一平面上に揃える。33は枠32から
の配線の引出し部、35はアレイ2の底面のカソード電
極である。ここでは液状物質26を配置した部分に仕切
りが無いが、図7の枠32の上側と下側の間に例えば1
〜3箇所の仕切り等を設けても良い。カソード配線10
は真空蒸着やスパッタリング等の薄膜プロセスで設けて
も良いが、低価格な設備で製造可能な方法、即ちガラス
エポキシ樹脂やプラスチック基板に貼付された銅箔にフ
ォトリソグラフィー技術及びエッチング加工技術を施す
ことによって形成され、形成されたカソード配線の枠3
2には半田メッキが施されている。この枠32に施され
ている半田メッキはアレイ2のカソード電極を枠32上
に装着する際のロウ材として作用する。クリーム半田や
フラックス等の液状物質26は枠32の中にディスペン
サや印刷等で塗布すれば良い。
6 and 7 show details of the cathode wiring 10. In the figure, 26 is a liquid substance such as cream solder or flux, and a substance having a high surface tension is preferable. 28 is a light emitting body of the LED array 2, and 30 is a pad connected to the anode electrode of the light emitting body 28. Further, reference numeral 32 denotes a conductive frame plated with solder or the like, which surrounds the liquid substance 26 made of cream solder or flux as shown in FIG. Further, the slope 22 is covered with a solder layer.
The connection with the cathode electrode of the LED array 2 is performed by solder plating on the frame 32. When the height of the LED array 2 is large, the solder plating on the frame 32 escapes to the surroundings, and when the height is insufficient, the sloped surface is formed. Solder from the solder layer 22 is replenished between the frame 32 and the cathode electrode, and the height of the LED array 2 on the anode electrode side is aligned on the same plane. Reference numeral 33 is a wiring lead-out portion from the frame 32, and 35 is a cathode electrode on the bottom surface of the array 2. Here, there is no partition in the portion where the liquid substance 26 is arranged, but, for example, 1 is provided between the upper side and the lower side of the frame 32 in FIG.
Partitions or the like may be provided at 3 places. Cathode wiring 10
May be provided by a thin film process such as vacuum evaporation or sputtering, but a method that can be manufactured with low-cost equipment, that is, by applying photolithography technology and etching processing technology to copper foil attached to glass epoxy resin or plastic substrate. Frame 3 of cathode wiring formed by
2 is solder-plated. The solder plating applied to the frame 32 acts as a brazing material when the cathode electrodes of the array 2 are mounted on the frame 32. The liquid substance 26 such as cream solder or flux may be applied in the frame 32 by a dispenser or printing.

【0013】液状物質26には2つの作用があり、その
1つはコレット等によりLEDアレイ2を搭載する際
に、アレイ2がひっくり返ることを防止することであ
る。この点を図8に示す。コレット34でアレイ2の保
持を停止し、アレイ2を下に降ろすと、底面のカソード
電極35は最初に液状物質26に触れ、液状物質26の
表面張力で姿勢が矯正されるとともに位置決めされ、正
しく枠32上に乗る。この結果、半田の溶融によるセル
フアラインメント等を用いる前段階では、低価格,低精
度なダイマウンタでLEDアレイ2を搭載可能になる。
The liquid substance 26 has two functions, one of which is to prevent the array 2 from being turned over when the LED array 2 is mounted by a collet or the like. This point is shown in FIG. When the holding of the array 2 is stopped by the collet 34 and the array 2 is lowered, the cathode electrode 35 on the bottom surface first comes into contact with the liquid substance 26, and the posture is corrected and positioned by the surface tension of the liquid substance 26. Get on the frame 32. As a result, the LED array 2 can be mounted on the die mounter at a low cost and with a low accuracy in the previous stage of using self-alignment or the like by melting the solder.

【0014】第2の作用は、アレイ2の高さばらつきを
吸収することである。この機構を図9に示す。25は斜
面22に設けた半田層、27はLEDアレイ2の高さが
小さい場合に半田層25から枠32上に補給された半田
である。36はアノード基板6側の半田バンプで、LE
Dアレイ2には例えば±20μm程度の高さばらつきが
ある。そしてこのような高さばらつきは、パッド30と
バンプ36とのフリップチップ接続を妨げる。そこで斜
面22に半田メッキ等を施しておき、高さが低いときに
はこの半田メッキの半田を供給して高さ調整を行うよう
にする。ここで図9の左側のようにアレイ2の高さが大
きい場合には、液状物質26が周囲に逃げてアレイ2が
沈み、枠32上の半田メッキにカソード電極が結合され
る。また図9の右側のようにアレイ2の高さが小さい場
合には、周囲の半田層25から半田が枠32上に補給さ
れて、半田27により枠32とカソード電極35とが結
合される。これらのためLEDアレイ2に高さばらつき
が有っても、アレイ2の表面高さが40個とも揃うこと
になる。
The second action is to absorb the height variation of the array 2. This mechanism is shown in FIG. Reference numeral 25 is a solder layer provided on the slope 22, and 27 is solder replenished from the solder layer 25 onto the frame 32 when the height of the LED array 2 is small. 36 is a solder bump on the anode substrate 6 side, which is LE
The D array 2 has a height variation of, for example, about ± 20 μm. Such height variation hinders flip-chip connection between the pad 30 and the bump 36. Therefore, the slope 22 is plated with solder or the like, and when the height is low, the solder of the solder plating is supplied to adjust the height. Here, when the height of the array 2 is large as in the left side of FIG. 9, the liquid substance 26 escapes to the surroundings to sink the array 2, and the cathode electrode is coupled to the solder plating on the frame 32. When the height of the array 2 is small as shown in the right side of FIG. 9, solder is replenished from the surrounding solder layer 25 onto the frame 32, and the frame 32 and the cathode electrode 35 are bonded by the solder 27. Therefore, even if the LED array 2 has height variations, the surface heights of the array 2 are all 40.

【0015】実施例ではカソード電極35とカソード配
線10との間にセルフアラインメント機能が働き、アレ
イ2はセルフアラインメント機能で枠32に対して正し
い位置に半田付けされる。即ち液状物質26とアレイ2
のカソード電極35及び枠32は馴染みがよく、液状物
質26を介してカソード電極35と枠32とが互いに引
き寄せられ、アレイ2は枠32に対して正しい位置に半
田付けされ、凹溝8にアレイ2を最初に収容した時点で
の位置の狂いは、液状物質26によるセルフアラインメ
ント機能により自動的に矯正される。
In the embodiment, the self-alignment function works between the cathode electrode 35 and the cathode wiring 10, and the array 2 is soldered to the frame 32 at the correct position by the self-alignment function. That is, the liquid substance 26 and the array 2
The cathode electrode 35 and the frame 32 of FIG. 2 are familiar to each other, the cathode electrode 35 and the frame 32 are attracted to each other through the liquid substance 26, and the array 2 is soldered in the correct position with respect to the frame 32, and the array 2 is formed in the groove 8. The misalignment at the time when the 2 is first stored is automatically corrected by the self-alignment function of the liquid substance 26.

【0016】図10に、凹溝8内での変形例のカソード
配線40を示す。カソード配線40は複数個の島部42
と各島部42を接続する接続配線43とで形成されてい
る。カソード配線40を複数個の島部42と各島部42
を接続する接続配線43とで形成しておくと、カソード
配線40にLEDアレイ2のカソード電極35を枠32
上の半田を介して結合する際、枠32上の半田のセルフ
アラインメント効果によってLEDアレイ2のカソード
電極35がカソード配線40の所定位置に極めて正確に
接合され、これによってLEDアレイ2のカソード配線
40に対する接合位置が正確となる。
FIG. 10 shows a modified cathode wiring 40 in the groove 8. The cathode wiring 40 has a plurality of island portions 42.
And a connection wiring 43 that connects each island portion 42. The cathode wiring 40 includes a plurality of island portions 42 and each island portion 42.
And the connection wiring 43 for connecting the cathode electrode 35 of the LED array 2 to the frame 32.
When coupling through the upper solder, the cathode electrode 35 of the LED array 2 is bonded to the predetermined position of the cathode wiring 40 very accurately due to the self-alignment effect of the solder on the frame 32, whereby the cathode wiring 40 of the LED array 2 is joined. The joining position with respect to is accurate.

【0017】ここで図1に戻り、基板間接続を説明す
る。接続を枠32や液状物質26側とアノード配線基板
6側の2工程に分割し、半田層25や枠32上の半田メ
ッキを高融点半田とし、半田バンプ36及び基板間接続
配線14,16を低融点半田として、事前に枠32を用
いてアレイ2を正確に基板4に対して位置決め固定し、
その後にアノード配線基板6とカソード配線基板4を結
合する。即ちカソード配線基板4上に固定されたアレイ
2をアノード配線基板6にフリップチップ接続すると同
時に、基板間接続配線部14,16の接続を行う。この
結果、基板間の接続精度とアノード配線の接続精度を向
上させることができると共に、1工程でこれらを接続で
きる。さらにここでは、基板間接続配線14,16のセ
ルフアラインメント効果と、アノード電極30のセルフ
アラインメント効果とを利用することができる。
Returning now to FIG. 1, the board-to-board connection will be described. The connection is divided into two steps, that is, the frame 32 or the liquid substance 26 side and the anode wiring substrate 6 side, and the solder plating on the solder layer 25 or the frame 32 is a high melting point solder, and the solder bump 36 and the inter-substrate connection wirings 14 and 16 are formed. As the low melting point solder, the frame 2 is used in advance to accurately position and fix the array 2 with respect to the substrate 4,
After that, the anode wiring board 6 and the cathode wiring board 4 are bonded. That is, the array 2 fixed on the cathode wiring substrate 4 is flip-chip connected to the anode wiring substrate 6, and at the same time, the inter-substrate connection wiring portions 14 and 16 are connected. As a result, the connection accuracy between the substrates and the connection accuracy of the anode wiring can be improved, and they can be connected in one step. Further, here, the self-alignment effect of the inter-substrate connection wirings 14 and 16 and the self-alignment effect of the anode electrode 30 can be utilized.

【0018】図11〜図15に、凹溝8の変形を示す。
図11の凹溝50は4辺が垂直で、両側面の基準面52
と両端の基準面54を設け、これらの4つの基準面でL
EDアレイ2の4端面を位置決めする。この場合、LE
Dアレイ2の凹溝50内への搭載の作業性は若干劣るも
のの、LEDアレイ2の4端面を位置決めするためLE
Dアレイ2の搭載位置が極めて正確なものとなる。
11 to 15 show a modification of the concave groove 8.
The concave groove 50 of FIG. 11 has four sides vertical, and the reference surfaces 52 on both side surfaces.
And reference planes 54 at both ends are provided, and L is defined by these four reference planes.
The four end faces of the ED array 2 are positioned. In this case, LE
Although the workability of mounting the D array 2 in the concave groove 50 is slightly inferior, the LE for positioning the four end faces of the LED array 2 is used.
The mounting position of the D array 2 becomes extremely accurate.

【0019】図12の凹溝56は一側面及び一端面を基
板4の上面に対し垂直として側面基準面58、端面基準
面60とすると共に、他の側面及び端面を前記の斜面2
2,24とした。このようにすれば引出し部33の断線
を防止できるし、凹溝56へのLEDアレイ2の搭載も
より容易になる。そしてアレイ2の位置決めでは、基板
4の上面に垂直な基準面58,60を用いる。
The concave groove 56 shown in FIG. 12 has one side surface and one end surface perpendicular to the upper surface of the substrate 4 to form a side surface reference surface 58 and an end surface reference surface 60, and the other side surface and end surface as the inclined surface 2 described above.
It was set to 2,24. By doing so, disconnection of the lead-out portion 33 can be prevented, and mounting of the LED array 2 in the concave groove 56 becomes easier. Then, in positioning the array 2, reference planes 58 and 60 perpendicular to the upper surface of the substrate 4 are used.

【0020】アレイ2の位置決めには、図13,図14
に示す基準プレート62を用いてもよく、ここでは図1
2の凹溝56と基準プレート62を併用したものを示
す。基準プレート62は例えばステンレスの薄板を用
い、エッチングで正確に穴開けし、基準面64を形成す
る。そして図14の状態でアレイ2を凹溝56に収容
し、プレート62を図の左側に移動させて、図13のよ
うにしてアレイ2を位置決めする。このためアレイ2は
基準面58と基準面64で位置決めされる。
For positioning the array 2, FIG. 13 and FIG.
The reference plate 62 shown in FIG.
A combination of the second concave groove 56 and the reference plate 62 is shown. The reference plate 62 is made of, for example, a stainless steel thin plate, and is accurately drilled by etching to form a reference surface 64. Then, the array 2 is housed in the groove 56 in the state of FIG. 14, the plate 62 is moved to the left side of the drawing, and the array 2 is positioned as shown in FIG. Therefore, the array 2 is positioned on the reference plane 58 and the reference plane 64.

【0021】図13は凹溝56の長辺側側面の一方を垂
直の基準面58とした例を示すが、図15のように双方
の長辺側側面を何れも斜面22,22とした凹溝8を用
いても良い。この場合、基準プレート63の穴でアレイ
2を凹溝8に位置決めする。また基準プレート62,6
3はアレイ2の搭載後に必要に応じて取り外してもよ
く、あるいはそのまま残しても良い。
FIG. 13 shows an example in which one of the long side surfaces of the concave groove 56 is a vertical reference plane 58, but as shown in FIG. 15, both long side surfaces are slopes 22 and 22, respectively. The groove 8 may be used. In this case, the array 2 is positioned in the groove 8 by the hole of the reference plate 63. Also, the reference plates 62, 6
3 may be removed after mounting the array 2 as necessary, or may be left as it is.

【0022】図16,図17に、基板4,6の関係を示
す。図において70はカソード駆動IC、72はアノー
ド駆動ICで、74はカソード配線である。アノード配
線基板6には、図17に示すアノード配線76があり、
絶縁膜78の下地には下地アノード配線80がある。こ
れらの配線76,80は例えばビアホール等で接続し、
アノード配線は実質上2層の配線である。そして前記の
基板間接続配線部14,16は例えば基板4,6の4隅
等に設ける。このようにするとカソード配線74は基板
4に設け、アノード配線は基板6に2層配線として設
け、これらの相互接続が必要な場合、基板間接続配線1
4,16と同様に、配線74,76を半田バンプ等を介
して接続すれば良いことになる。カソード駆動IC7
0,アノード駆動IC72は特に限定するものではない
が、アレイ2と同様に基板4に設けた凹溝に収容し、例
えばカソード駆動IC70は凹溝内のバンプにフリップ
チップ接続し、アノード駆動IC72はアノード配線7
6にフリップチップ接続する。次に基板4の配線やLE
Dアレイ2,IC72を基板6側の配線に接続する。従
って基板4,6間の接続と、アレイ2やIC72のフリ
ップチップ接続を同時に一挙に行うことができる。
16 and 17 show the relationship between the substrates 4 and 6. In the figure, 70 is a cathode drive IC, 72 is an anode drive IC, and 74 is a cathode wiring. The anode wiring board 6 has an anode wiring 76 shown in FIG.
A base anode wiring 80 is provided under the insulating film 78. These wirings 76, 80 are connected by, for example, via holes,
The anode wiring is substantially a two-layer wiring. The board-to-board connecting wiring portions 14 and 16 are provided at four corners of the boards 4 and 6, for example. In this way, the cathode wiring 74 is provided on the substrate 4 and the anode wiring is provided on the substrate 6 as a two-layer wiring.
Similarly to the wirings 4 and 16, the wirings 74 and 76 may be connected via solder bumps or the like. Cathode drive IC7
0, the anode driving IC 72 is not particularly limited, but is housed in a groove provided in the substrate 4 similarly to the array 2, for example, the cathode driving IC 70 is flip-chip connected to the bump in the groove, and the anode driving IC 72 is Anode wiring 7
Flip chip connection to 6. Next, the wiring of the board 4 and LE
The D array 2 and the IC 72 are connected to the wiring on the substrate 6 side. Therefore, the connection between the substrates 4 and 6 and the flip chip connection of the array 2 and the IC 72 can be simultaneously performed.

【0023】図18にカソード駆動IC70とLEDア
レイ2との接続を示し、図19にアノード駆動IC72
とLEDアレイ2との接続を示す。これらの図におい
て、82は基板4を貫通するスルーホールで、84は基
板4の裏面側の裏面カソード配線、86,88はアノー
ド配線で、40個のLEDアレイ2を2分割して、左側
の20個のアレイ2に対する配線86と、右側の20個
のアレイ2に対する配線88の2つから成る。配線84
は図17では図示を省略した。カソード駆動IC70は
例えば20個のアレイ2を駆動するためのものを1個設
け、1つの出力端子で2つのアレイ2を駆動するように
する。このため図19に示すように、2組のアノード配
線86,88を設け、アノード駆動IC72を2組設け
て、アノード側でLEDアレイ2を20個ずつ別途に駆
動するようにした。この結果、カソード駆動IC70の
個数を2個から1個に削減できる。図18の配線の特徴
の1つは、カソード配線の引出し部33がアレイ2の上
下にあることで、これは図6,図7の引出し部33の配
置に対応する。次の特徴は基板4の2つの表面にほぼ同
数のカソード配線を配置したことである。例えば図18
では、破線で示した裏面配線はほぼ3本で、実線で示し
た上面側の配線もほぼ3本である。そして基板4の表裏
にほぼ同数の配線を置くことにより、配線幅を小さく
し、基板4の幅を小さくすることができる。また図18
の場合、10個示したLEDアレイ2に対してスルーホ
ール82の数は6個で、スルーホールの数が少ない。こ
れらのため基板4の幅を小さくし、スルーホールの数を
小さくすることができる。なお図18の配線に対して、
図20のようにスルーホール82を全く用いない配線も
可能である。この場合にはアレイ2,2間の隙間をカソ
ード配線90が通過するようにすることと、凹溝8の両
側に引出し部33を設けることで、スルーホール82を
不用にしている。
FIG. 18 shows the connection between the cathode driving IC 70 and the LED array 2, and FIG. 19 shows the anode driving IC 72.
And LED array 2 are shown. In these figures, 82 is a through hole penetrating the substrate 4, 84 is a back surface cathode wiring on the back surface side of the substrate 4, and 86 and 88 are anode wirings. The 40 LED arrays 2 are divided into two parts on the left side. It is composed of two wirings 86 for the 20 arrays 2 and wirings 88 for the 20 arrays 2 on the right side. Wiring 84
Is omitted in FIG. For example, one cathode drive IC 70 is provided to drive 20 arrays 2, and one output terminal drives two arrays 2. Therefore, as shown in FIG. 19, two sets of anode wirings 86 and 88 are provided, two sets of anode driving ICs 72 are provided, and 20 LED arrays 2 are separately driven on the anode side. As a result, the number of cathode drive ICs 70 can be reduced from two to one. One of the characteristics of the wiring of FIG. 18 is that the lead-out portions 33 of the cathode wiring are located above and below the array 2, which corresponds to the arrangement of the lead-out portions 33 of FIGS. 6 and 7. The next characteristic is that the cathode wirings of substantially the same number are arranged on the two surfaces of the substrate 4. For example, in FIG.
Then, the number of backside wirings shown by broken lines is almost three, and the number of wirings on the upper surface side shown by solid lines is also almost three. By placing substantially the same number of wirings on the front and back of the substrate 4, the wiring width can be reduced and the width of the substrate 4 can be reduced. Also in FIG.
In the case of 10, the number of through holes 82 is 6 with respect to the LED array 2 shown by 10, and the number of through holes is small. Therefore, the width of the substrate 4 can be reduced and the number of through holes can be reduced. Note that for the wiring in FIG.
Wiring that does not use the through holes 82 at all as shown in FIG. 20 is also possible. In this case, the cathode wiring 90 is allowed to pass through the gap between the arrays 2 and 2, and the lead-out portions 33 are provided on both sides of the recessed groove 8, thereby making the through hole 82 unnecessary.

【0024】実施例では画像素子アレイとしてLEDア
レイを用いたが、これに限るものではなく例えばPLZ
Tアレイやプラズマアレイ,イメージセンサの光電池ア
レイ等でも良い。また凹溝にはアレイ2を1個ずつ搭載
したが、2個のアレイ2,2を密着させて搭載しても良
い。
In the embodiment, the LED array is used as the image element array, but the invention is not limited to this.
It may be a T array, a plasma array, a photocell array of an image sensor, or the like. Further, the arrays 2 are mounted in the groove one by one, but two arrays 2 and 2 may be mounted in close contact with each other.

【0025】[0025]

【発明の効果】この発明では、 1) 画像素子アレイを凹溝に収容するのでその位置決め
が容易で、かつアレイのアノード電極側頂面が凹溝から
突き出さないので、フリップチップ接続が容易になり、 2) 画像素子アレイを凹溝に収容してフリップチップ接
続するので、フリップチップ接続時に画像素子アレイが
倒れたりずれたりすることがなく、 3) 凹溝の長辺側側面に斜面を設けるので、凹溝の表面
開口が広く、凹溝への画像素子アレイの搭載が容易にな
り、また画像素子アレイが搭載時に倒れることがなく、 4) 凹溝と基板上面の間でカソード配線が断線すること
がなく、 5) 半田で画像素子アレイの高さばらつきを吸収し、フ
リップチップ接続を容易にする(請求項1〜6 )。また
請求項2,3の発明では、6) 凹溝内のカソード配線を島状あるいは中央部に窪み
を有する平板状としたので、カソード配線の所定位置に
画像素子アレイを正確に接合することができる。7 ) 請求項の発明では、アノード配線基板とカソード
配線基板間の、電気的接続と機械的結合とを容易に行え
る。8 ) 請求項の発明では、画像素子アレイのカソード電
極をカソード配線に正確に位置決め固定した後に、アノ
ード電極をアノード配線に接続し、かつ2つの基板間接
続配線を接続することができる。
EFFECTS OF THE INVENTION According to the present invention, 1) the image element array is housed in the groove so that the positioning is easy and the anode electrode side top surface of the array does not protrude from the groove, facilitating flip chip connection. 2) Since the image element array is housed in the groove for flip-chip connection, the image element array does not fall or shift during flip-chip connection . 3) A slope is provided on the long side surface of the groove. So the surface of the groove
Wide opening makes it easy to mount the image sensor array in the groove.
Also, the image element array does not fall down when mounted, and 4) the cathode wiring is disconnected between the groove and the upper surface of the substrate.
No, 5) to absorb the height variation of the image element array with solder, full
Facilitates lip tip connection (claims 1-6 ). Further, in the inventions of claims 2 and 3, 6) the cathode wiring in the groove is formed in an island shape or a flat shape having a depression in the central portion, so that the image element array can be accurately joined to a predetermined position of the cathode wiring. it can. 7 ) According to the invention of claim 5 , electrical connection and mechanical coupling between the anode wiring board and the cathode wiring board can be easily performed. 8 ) According to the invention of claim 6 , after the cathode electrode of the image element array is accurately positioned and fixed to the cathode wiring, the anode electrode can be connected to the anode wiring, and two inter-substrate connection wirings can be connected.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の画像装置の要部断面図FIG. 1 is a cross-sectional view of a main part of an image device according to an embodiment.

【図2】 実施例での凹溝を示す斜視図FIG. 2 is a perspective view showing a groove in the embodiment.

【図3】 実施例での凹溝の短辺方向断面図FIG. 3 is a cross-sectional view in the short side direction of a groove according to an embodiment.

【図4】 実施例での凹溝の長辺方向断面図FIG. 4 is a cross-sectional view in the long side direction of the groove in the example.

【図5】 実施例での凹溝への電極接続を示す断面図FIG. 5 is a cross-sectional view showing an electrode connection to a groove in the example.

【図6】 実施例での凹溝でのクリーム半田配置を示
す断面図
FIG. 6 is a cross-sectional view showing the arrangement of cream solder in a groove in the example.

【図7】 実施例での凹溝の平面図FIG. 7 is a plan view of a groove according to an embodiment.

【図8】 実施例でのアレイの搭載と横倒れの防止を
示す図
FIG. 8 is a diagram showing mounting of an array and prevention of sideways falling in the embodiment.

【図9】 実施例でLEDアレイの高さばらつきをク
リーム半田により補正することを示す断面図
FIG. 9 is a cross-sectional view showing that the height variation of the LED array is corrected by cream solder in the example.

【図10】 変形例での凹溝底面のカソード電極パター
ンを示す図
FIG. 10 is a view showing a cathode electrode pattern on the bottom surface of a groove in a modified example.

【図11】 変形例での凹溝の断面図FIG. 11 is a cross-sectional view of a groove according to a modification.

【図12】 変形例の凹溝の斜視図FIG. 12 is a perspective view of a groove of a modified example.

【図13】 変形例での基準プレートを示す図FIG. 13 is a diagram showing a reference plate in a modified example.

【図14】 変形例での基準プレートによる位置決め過
程を示す図
FIG. 14 is a diagram showing a positioning process by a reference plate in a modified example.

【図15】 変形例の断面図FIG. 15 is a sectional view of a modified example.

【図16】 実施例でのカソード電極基板とアノード電
極基板を示す斜視図
FIG. 16 is a perspective view showing a cathode electrode substrate and an anode electrode substrate in an example.

【図17】 実施例でカソード電極基板とアノード電極
基板とをバンプ接続により基板間接続した状態を示す示
す断面図
FIG. 17 is a cross-sectional view showing a state where the cathode electrode substrate and the anode electrode substrate are connected to each other by bump connection in the example.

【図18】 実施例でのカソード駆動ICとLEDアレ
イの接続を示す図
FIG. 18 is a diagram showing the connection between the cathode drive IC and the LED array in the example.

【図19】 実施例でのアノード駆動ICとLEDアレ
イの接続を示す図
FIG. 19 is a diagram showing the connection between the anode driving IC and the LED array in the example.

【図20】 変形例でのカソード駆動ICとLEDアレ
イの接続を示す図
FIG. 20 is a diagram showing a connection between a cathode drive IC and an LED array in a modified example.

【符号の説明】[Explanation of symbols]

2 LEDアレイ 42 半田
バンプ 4 カソード配線基板 43 接続
配線部 6 アノード配線基板 50 凹溝 8 凹溝 52,54 基準
面 10 凹溝内のカソード配線 56 凹
溝 12 フリップチップ接続部 58,60 基
準面 14,16 基板間接続配線部 62,63 基
準プレート 20 底面 64 基
準面 22,24 斜面 70 カ
ソード駆動IC 26 液状物質 72 ア
ノード駆動IC 28 発光体 74 カ
ソード配線 30 パッド 76 ア
ノード配線 32 枠 78 絶
縁膜 33 引出し部 80 下
地アノード配線 34 コレット 82 ス
ルーホール 35 カソード電極 84 裏
面カソード配線 36 バンプ 86,88 ア
ノード配線 40 凹溝内のカソード配線 90 カ
ソード配線
2 LED Array 42 Solder Bump 4 Cathode Wiring Board 43 Connection Wiring Section 6 Anode Wiring Board 50 Recessed Groove 8 Recessed Grooves 52, 54 Reference Surface 10 Cathode Wiring in Recessed Groove 56 Recessed Groove 12 Flip Chip Connection 58, 60 Reference Surface 14 , 16 board-to-board connecting wiring part 62, 63 reference plate 20 bottom surface 64 reference surface 22, 24 slope 70 cathode driving IC 26 liquid substance 72 anode driving IC 28 light emitter 74 cathode wiring 30 pad 76 anode wiring 32 frame 78 insulating film 33 drawer Part 80 Base Anode Wiring 34 Collet 82 Through Hole 35 Cathode Electrode 84 Back Side Cathode Wiring 36 Bumps 86, 88 Anode Wiring 40 Cathode Wiring in Recessed Groove 90 Cathode Wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H04N 1/036 (56)参考文献 特開 平2−196476(JP,A) 特開 平2−55159(JP,A) 特開 平2−278893(JP,A) 特開 平4−87383(JP,A) 特開 平2−3354(JP,A) 特開 昭64−42183(JP,A) 特開 昭61−110476(JP,A) 特開 昭57−207076(JP,A) 特開 昭64−38266(JP,A) 特開 昭56−131977(JP,A) 特開 昭64−31658(JP,A) 実開 平1−68842(JP,U) 実開 昭63−180249(JP,U) (58)調査した分野(Int.Cl.7,DB名) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00 H04N 1/028 H04N 1/036 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI H04N 1/036 (56) References JP-A-2-196476 (JP, A) JP-A-2-55159 (JP, A) Kaihei 2-278893 (JP, A) JP 4-87383 (JP, A) JP 2-34354 (JP, A) JP 64-42183 (JP, A) JP 61-110476 ( JP, A) JP 57-207076 (JP, A) JP 64-38266 (JP, A) JP 56-131977 (JP, A) JP 64-31658 (JP, A) Flat 1-68842 (JP, U) Actual development Sho 63-180249 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) B41J 2/44 B41J 2/45 B41J 2/455 H01L 33 / 00 H04N 1/028 H04N 1/036

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 各々下面にカソード電極、上面に複数個
のアノード電極を有する、複数個の画像素子アレイと、 上面に複数個の長方形状で、長辺側側面に傾斜面が形成
された凹溝を有し、且つ該各凹溝の底面から傾斜面を介
し上面へと導出したカソード配線を有する第1基板と、 下面に複数個のアノード配線を有する第2基板とからな
り、 前記第1基板の各凹溝内に、画像素子アレイを収容し
て、該画像素子アレイのカソード電極を第1基板のカソ
ード配線に半田を介して接続することにより、アノード
電極の表面が該基板の上面に導出したカソード配線の表
面と実質的に同一平面となるようにし、かつ前記各凹溝
部に収容・固定された画像素子アレイのアノード電極を
第2基板のアノード配線にフリップチップ接続した、こ
とを特徴とする画像装置。
1. A plurality of image element arrays each having a cathode electrode on the lower surface and a plurality of anode electrodes on the upper surface, and a plurality of rectangular shapes on the upper surface, and inclined surfaces on the side surfaces on the long side.
By having a groove, and consists of a first substrate having a cathode wiring derived to the upper surface through the inclined surface from the bottom surface of the respective grooves, and a second substrate having a plurality of anode wires on the lower surface, An image element array is housed in each groove of the first substrate.
The cathode electrode of the image element array to the cathode of the first substrate.
By connecting to the lead wire via solder, the anode
Table of cathode wiring with the surface of the electrode led to the upper surface of the substrate
To be substantially coplanar with the surface, and each of the grooves
An image device in which an anode electrode of an image element array housed and fixed in a portion is flip-chip connected to an anode wiring of a second substrate.
【請求項2】 前記凹溝底面内のカソード配線を、複数
個の島部と該島部を接続する接続配線部とで形成した、
ことを特徴とする請求項1に記載の画像装置。
2. The cathode wiring in the bottom surface of the groove is formed of a plurality of island portions and a connection wiring portion connecting the island portions,
The image device according to claim 1, wherein
【請求項3】 前記凹溝底面内のカソード配線を、中央
部に窪みを有する平板状とした、ことを特徴とする請求
項1に記載の画像装置。
3. The image device according to claim 1, wherein the cathode wiring in the bottom surface of the concave groove is formed in a flat plate shape having a recess in the central portion.
【請求項4】 前記カソード電極と各カソード配線間の
半田厚さを変化させて、各画像素子アレイのアノード電
極面を同一平面上に位置させた、ことを特徴とする請求
項1〜に記載の画像装置。
4. by varying the solder thickness between the cathode electrodes and the cathode wirings, the anode electrode surface of each picture element array was positioned on the same plane, to claim 1-3, characterized in The image device described.
【請求項5】 前記第1基板及び第2基板の各々に基板
間接続配線を設けると共に、両基板間接続配線を接続す
るようにした請求項1〜に記載の画像装置。
With wherein providing the inter-board connection wirings to each of the first substrate and the second substrate, an image apparatus according to claim 1-4 which is adapted to connect the connection wiring between the substrates.
【請求項6】 前記第1基板のカソード配線と画像素子
アレイのカソード電極とを半田を介して接続するととも
に、第1基板及び第2基板の各々に設けた基板間接続配
線を、前記画像素子アレイのカソード電極と第1基板の
カソード配線とを接続する半田よりも低融点の半田を介
して接続するようにした請求項に記載の画像装置。
6. The cathode wiring of the first substrate and the cathode electrode of the image element array are connected via solder, and the inter-substrate connection wiring provided on each of the first substrate and the second substrate is connected to the image element. The image device according to claim 5 , wherein the cathode electrode of the array and the cathode wiring of the first substrate are connected via solder having a melting point lower than that of the solder.
JP23237094A 1994-08-31 1994-08-31 Imaging device Expired - Fee Related JP3460330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23237094A JP3460330B2 (en) 1994-08-31 1994-08-31 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23237094A JP3460330B2 (en) 1994-08-31 1994-08-31 Imaging device

Publications (2)

Publication Number Publication Date
JPH0872307A JPH0872307A (en) 1996-03-19
JP3460330B2 true JP3460330B2 (en) 2003-10-27

Family

ID=16938164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23237094A Expired - Fee Related JP3460330B2 (en) 1994-08-31 1994-08-31 Imaging device

Country Status (1)

Country Link
JP (1) JP3460330B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217411A (en) * 2000-02-04 2001-08-10 Sharp Corp Electronic parts and manufacturing method thereof
JP2001217245A (en) * 2000-02-04 2001-08-10 Sharp Corp Electronic component and its manufacturing method
JP2004200593A (en) * 2002-12-20 2004-07-15 Sharp Corp Reflection type photo-interrupter and electronic apparatus using the same
JP2004311791A (en) * 2003-04-08 2004-11-04 Sharp Corp Lighting device, backlight and display
JP4381439B2 (en) * 2007-09-18 2009-12-09 株式会社沖データ LED backlight device and liquid crystal display device
DE102008005345A1 (en) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Semiconductor-based device, semiconductor device-based device receptacle, and method of making a semiconductor-based device
JP2013218842A (en) * 2012-04-06 2013-10-24 Sharp Corp Lighting device, display device, and television receiving device
JP6006525B2 (en) * 2012-05-15 2016-10-12 スタンレー電気株式会社 Semiconductor light emitting device and lamp using the same

Also Published As

Publication number Publication date
JPH0872307A (en) 1996-03-19

Similar Documents

Publication Publication Date Title
US6825547B2 (en) Semiconductor device including edge bond pads
US5367435A (en) Electronic package structure and method of making same
US8513799B2 (en) Method of electrically connecting a microelectronic component
US6452260B1 (en) Electrical interface to integrated circuit device having high density I/O count
KR100206893B1 (en) Package & the manufacture method
JPH0767002B2 (en) Circuit package structure
KR970012964A (en) A system interconnected by bond material bumps
JP2798027B2 (en) Liquid crystal display device and manufacturing method thereof
JPH07170098A (en) Mounting structure of electronic parts and mounting method
JP3460330B2 (en) Imaging device
JPH06340118A (en) Image device and production thereof
JP3246010B2 (en) Electrode structure of flip-chip mounting substrate
JPH09186267A (en) Bga semiconductor package
JP2000036621A (en) Electrode structure of side-surface electronic component
JP2827965B2 (en) Ball grid array mounting method
JPH0749804Y2 (en) Semiconductor device
JPH08340164A (en) Surface mounting structure of bga type package
JPH0424857B2 (en)
JP3118805B2 (en) Mounting structure of sensor and its signal processing circuit
JPH08129344A (en) Image device
JP2568815B2 (en) Flat panel display device
JPH07123202A (en) Picture device
JPH0982752A (en) Semiconductor device
JPH0685003A (en) Semiconductor device and its production
JPH07297363A (en) Hybrid-integrated-circuit mounting substrate and part mounting method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees