JP3457506B2

JP3457506B2 - メモリ・システム

Info

Publication number: JP3457506B2
Application number: JP18136897A
Authority: JP
Inventors: フランシス・アンソニー・クリード; マーク・ベイレイ; チャールズ・エドワード・ドレイク; ピーター・ジョウエル・ジェンキンズ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-07-22
Filing date: 1997-07-07
Publication date: 2003-10-20
Anticipated expiration: 2017-07-07
Also published as: JPH1069797A; US5708613A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は概してコンピュータ
・メモリ・システムに関係し、より詳細にはキャッシュ
・メモリに関係する。

【０００２】

【従来の技術】昨近のエレクトロニクス製品の量産は、
大量生産とそれに付随する生産歩留まりの向上によって
もたらされた、増大した規模の経済に大きく依存してい
る。こうして半導体製造産業においても、生産歩留まり
を向上させる継続的な推進力が存在した。歩留まりを向
上させるとデバイス製造コストが下り、競争力ある価格
を可能にする。歩留まり向上が特に重要であった１つの
分野は、メモリ製造である。ダイナミック・ランダム・
アクセス・メモリ（ＤＲＡＭ）、またはスタティック・
ランダム・アクセス・メモリ（ＳＲＡＭ）のようなメモ
リ・デバイスは、多数のメモリ・セルを含んでおり、そ
れ故に製造欠陥に特に敏感である。メモリ製造歩留まり
を向上させる１つの対策として、冗長なビット線および
ワード線のような冗長デバイスが、メモリに作り込まれ
てきた。この場合にはメモリが製造段階でテストされ、
欠陥のあるビット線およびワード線は、それぞれ冗長素
子によって置き換えられる。こうすると少々の欠陥をも
つメモリも救われ、製造歩留まりが向上する。

【０００３】しかし残念ながら多数の冗長ビット線を設
けるには、メモリ・デバイス上に過剰な領域を必要とす
る。メモリ・デバイスの密度が絶えず増加するに連れ、
多数の冗長ビット線の要求は、ますます重荷になってい
る。そのため、１本の冗長ビット線を多数のビット線の
いずれに対しても置き換えて使用できる、いくつかの技
術が開発されている。例えば１本の冗長ビット線が、損
傷を受ける可能性のある６４本のビット線のいずれに対
しても交換して使用できるようにする。この配置は効率
のよい冗長性を提供し、過剰な数の冗長線を必要とせず
に、製造歩留まりを向上させる。

【０００４】冗長性を提供する１つの効率的な技術は、
ビット誘導（ｂｉｔｓｔｅｅｒｉｎｇ）であった。例
えば米国特許第５，１３４，６１６号、「Ｄｙｎａｍｉ
ｃＲＡＭｗｉｔｈＯｎ−ＣｈｉｐＥＣＣａｎｄ
ＯｐｔｉｍｉｚｅｄＢｉｔａｎｄＷｏｒｄＲ
ｅｄｕｎｄａｎｃｙ」（Ｂａｒｔｈ他に発行され、Ｉｎ
ｔｅｒｎａｔｉｏｎａｌＢｕｓｉｎｅｓｓＭａｃｈ
ｉｎｅｓ，Ｉｎｃ．に譲渡されている）は、冗長データ
線を設けるためにビット誘導を用いるメモリ・システム
を開示している。ビット誘導は、必要に応じて、各サイ
クル間にどのデータ線を冗長データ線に置き換えるべき
かを制御する論理回路を用いている。

【０００５】

【発明が解決しようとする課題】残念ながらビット誘導
論理回路は、メモリ・システムに遅延を生じさせ、この
遅延は、メモリのアクセス・タイムに悪影響を与え、シ
ステムの性能を低下させる。このことは、全体的な性能
が、例えば組み込まれたＬ２キャッシュ・システムを使
用するときに最高状態である、統合メモリ／論理システ
ムに特に重要である。したがって必要とされるものは、
更に高速で更に効率のよいビット冗長誘導システムをも
つ、性能が向上したメモリ・システムである。

【０００６】

【課題を解決するための手段】本発明は、コンピュータ
・システム中に使用され、ビット冗長誘導構造の性能を
改善し、その結果全体的なシステムの性能を向上させる
メモリ・システムを提供する。タイミング信号経路が、
ビット冗長誘導構造に設けられ、この構造へのタイミン
グ信号の遅れは、メモリ・データ・アレイへのタイミン
グ信号遅れより小さい。更に、必要なアドレス信号が、
メモリ・データ・アレイに供給される前に、このアドレ
ス信号が、メモリ制御論理回路からビット冗長誘導構造
に供給される。この操作は、好ましくはバッファをバイ
パスし、アドレス信号を直接にビット冗長誘導構造に供
給することによって行われる。この操作は、ビット冗長
システムの処理速度を向上させる利点をもつ。

【０００７】

【発明の実施の形態】図１を参照すると、この図は、冗
長技術としてビット誘導を用いるメモリ・システム１０
０を実現する方法を示す。このメモリ・システムは、コ
ントローラ、メモリ・アレイ、及び他の機能のすべてが
１つの装置内に含まれることが好ましいという考えに基
づき、統合されている。メモリ・システム１００の主要
な要素にはビット・デコーダ１０４、データ・アレイ１
０２、誘導論理回路１０８、及びビット冗長論理回路１
１０が含まれる。メモリ・システム１００は、タイミン
グ用の列アドレス・ストローブ（ＣＡＳ）、及びデータ
・アレイ１０２中のデータをアドレスする複数の列アド
レス信号（ＣＡＳ０、ＣＡＳ１、ＣＡＳ２、ＣＡＳ３）
を受信する。これらの信号は、一般的にはメモリ・シス
テム・コントローラ（図には示されていない）により供
給される。ＣＡＳ０〜ＣＡＳ３の信号は、それぞれバッ
ファＬ０〜Ｌ３にラッチされる。これらのバッファは、
必要時にビット・デコーダ１０４がＣＡＳ０〜ＣＡＳ３
信号を使用できることを保証している。

【０００８】データ・アレイ１０２は、ＤＲＡＭのよう
な記憶素子のアレイを含む。ＤＲＡＭアレイは、一般に
は「ブロック（ｂｌｏｃｋ）」と呼ばれる多数のサブア
レイを含み、各ブロックは、複数のワード線及びビット
線をもつアレイを含む。ＤＲＡＭアレイ構造は１６ブロ
ックを含み、各ブロックは１２８本のワード線、及び２
０４８本のビット線を含む。更に各ブロックは、３２本
の冗長ビット線を含む。したがって、各ブロックは１２
８本のワード線を含み、各ワード線は、２０４８のビッ
ト及び３２の冗長ビットにアクセスする。

【０００９】アレイ中のビットはアレイ内のブロック、
ワード線及びビット線の位置に従ってアクセスされる。
このアクセスは、さまざまなアドレス信号を用いて行わ
れる。特に１６ブロックの１つを選択するには、ブロッ
ク・アドレス及び行アドレスが用いられ、選択されたブ
ロック中では、１２８本のワード線中の１本が用いられ
る。図を簡潔にするために、図１ではこれらのアドレス
信号入力は示されていない。

【００１０】ワード線がアドレスされるとき、選択され
たワード線中の列と呼ばれるビットのグループをアドレ
スするために、列アドレス信号が用いられ、これらのビ
ットがデータ・アレイ１０２から出力される。図示され
た実施例では、ワード線中の１６列のビットをアドレス
するために、４つの列アドレス信号ＣＡＳ０〜ＣＡＳ３
が用いられる。２０４８のビット及び３２の冗長ビット
をアクセスするワード線をもつＤＲＡＭアレイでは、こ
れらの１６列のそれぞれが、１２８のビット及び２つの
冗長ビットを含む。データ・アレイ１０２のデータ出力
１０６は、これにより選択されたブロック及びワード線
の指定された列中の１２８ビット、及び２つの冗長ビッ
トに記憶されたデータから成る。

【００１１】メモリ・システム１００は、必要時に列中
にビットのどれを冗長ビットの１つと置き換えるかを決
定する方法として、ビット誘導を用いる。この方法は、
メモリ・システム１００の製造中にこれをテストして欠
陥ビットを見つけ出すことによって行われる。その後欠
陥ビット線の位置は、通常はレーザ光線を用いて内部に
組み込まれたヒューズを切断することにより、ビット冗
長論理回路１１０に実配線される。データがアクセスさ
れたとき、ビット冗長論理回路１１０は誘導データを提
供し、選択された列内のどのビットが欠陥のあるビット
線からのものであり、冗長ビット線上の冗長ビットによ
って置き換える必要があるかを、誘導論理回路１０８に
指示する。ここで誘導論理回路は、欠陥ビット出力を適
切な冗長ビット出力に置き換える。このようにして誘導
論理回路１０８のデータ出力１１４は、すべての欠陥ビ
ットを冗長ビットで置き換え済みの複数のデータ線を含
む。そこでこのデータ出力１１４は、コンピュータ・シ
ステムが使用できるようになる。このＤＲＡＭの例では
データ出力は１２８ビットから成り、これらのビットの
内多くて２つまでが、冗長ビット線からの出力から成
る。

【００１２】ビット冗長論理回路１１０及びビット・デ
コーダ１０４は、タイミング用のタイミング・ストロー
ブ（ＣＡＳ）を受信する。ＣＡＳは、ビット冗長論理回
路１１０及びビット・デコーダ１０４に向かって進む途
中で、遅延回路１０を通る。遅延回路１０は、ＣＡＳ
が、アドレス信号に対して適切な時間にビット・デコー
ダに到着することを保証するために設けられる。ＣＡＳ
は、誘導データを誘導論理回路１０８に供給するときを
ビット冗長論理回路１１０に知らせ、ビット・デコーダ
１０４にタイミング信号を供給する。

【００１３】ビット冗長論理回路１１０は、ＣＡＳ２信
号も受信する。ＣＡＳ２信号は、ビット冗長論理回路１
１０によって切断されたヒューズと組み合わされ、どの
ビットを置き換えるべきかを決定する。特にＣＡＳ２信
号が、どのビットを置き換えるべきかを制御するために
使用される。ここでビット冗長論理回路１１０は、誘導
論理回路１０８に直接に誘導データを供給し、欠陥ビッ
ト線の出力を適切な冗長ビット線の出力に置き換える。

【００１４】一般に誘導論理回路１０８は、データ・ア
レイ１０２からデータを受け取ると即時にこれをデータ
出力１１４に出力する。誘導データが到着する前にデー
タ・アレイ１０２からデータが到着する場合は、不正確
なデータが一時的に出力されてしまう。そこでデータ出
力１１４での誤りを避けるために、データ・アレイから
データが到着する前に、正しい誘導データが誘導論理回
路１０８に到着する必要がある。そうでないと、適切な
誘導データが到着するまで、不適切なデータがデータ出
力１１４に現れることになる。そのためメモり・システ
ム１００の動作速度は、ビット冗長論理回路１１０が、
正しい誘導データを誘導論理回路１０８に供給する速度
によって制限されることがしばしばある。ビット冗長論
理回路１１０が、ビット・デコーダ１０４及びデータ・
アレイ１０２に比べて大きな伝播遅延をもつときに、こ
のことは特に問題になる。

【００１５】図２は、本発明の好ましい実施例に従った
メモり・システム３００の概略図である。メモリ・シス
テム３００は、さまざまな用途に使用できる。しかしこ
のメモリ・システムは、メモリ・アレイ及びメモリ・コ
ントローラ論理回路がすべて１つの装置に存在する、統
合されたメモリ・システムに特に応用でき、このとき
に、メモリ・アレイ・インタフェースに対してコントロ
ーラを更に最適化できる。その上好ましい図示した実施
例は、コンピュータ・システムの性能を向上させるため
の組み込みキャッシュ・メモリ・システムに使用でき
る。好ましい実施例のメモリ・システム３００は、ビッ
ト冗長回路の動作性能を増大させることにより、メモリ
・システムの性能を向上させる。この性能向上は、列ア
ドレス・ストローブ信号を分割し、列アドレス信号の１
つを直接にビット冗長論理回路に供給し、他の列アドレ
ス信号より早くビット冗長論理回路用の列アドレス信号
を供給することにより達成される。

【００１６】メモリ・システム３００の主要な要素には
ビット・デコーダ３０４、データ・アレイ３０２、誘導
論理回路３０８、ビット冗長論理回路３１０が含まれ
る。メモリ・システム３００は、タイミング用の列アド
レス・ストローブ（ＣＡＳ）、及びデータ・アレイ３０
２中のデータをアドレスするための複数の列アドレス信
号（ＣＡＳ０、ＣＡＳ１、ＣＡＳ２、及びＣＡＳ３）を
受信する。これらの信号は、一般的にメモり・コントロ
ーラ３０１によって供給される。好ましい実施例では、
メモリ・コントローラ３０１及びメモリ・システム３０
０は単一の装置上に統合され、統合化されたメモリ・シ
ステムを構成する。ＣＡＳ０〜ＣＡＳ３信号は、それぞ
れバッファＬ０〜Ｌ３にラッチされる。バッファは、必
要時にビット・デコーダ３０４がＣＡＳ０〜ＣＡＳ３信
号を使用できることを保証する。

【００１７】データ・アレイ３０２は、ＳＲＡＭ又はＤ
ＲＡＭなどの記憶素子のアレイを含む。組み込みキャッ
シュ・システムなどでの使用に対する好ましい実施例で
は、このメモリはＤＲＡＭアレイを含む。ＤＲＡＭアレ
イは、一般的に「ブロック」と呼ばれる多数のサブアレ
イを含み、各ブロックは、複数のワード線及びビット線
をもつアレイから成る。ＤＲＡＭアレイ構造は、好まし
くは１６ブロックを含み、各ブロックが、１２８本のワ
ード線及び２０４８本のビット線を含む。更に各ブロッ
クは、好ましくは３２本の冗長ビット線を含む。このよ
うにして各ブロックは、１２８本のワード線をもち、各
ワード線は、２０４８ビットに３２の冗長ビットを加え
たものをアクセスする。もちろん他のサイズのメモリ・
アレイも使用でき、特定の用途に応じて選択できる。

【００１８】メモリ・システム３００は、必要時に列中
にビットのどれを冗長ビットの１つと置き換えるかを決
定する方法として、ビット誘導を用いる。この方法は、
メモリ・システム３００の製造中にこれをテストして欠
陥ビットを見つけ出すことによって行われる。その後欠
陥ビット線の位置は、通常はレーザ光線を用いて内部に
組み込まれたヒューズを切断することにより、ビット冗
長論理回路３１０に実配線される。データがアクセスさ
れたとき、ビット冗長論理回路３１０は誘導データを提
供し、選択された列内のどのビットが欠陥のあるビット
線からのものであり、冗長ビット線上の冗長ビットによ
って置き換える必要があるかを、誘導論理回路３０８に
指示する。ここで誘導論理回路は、欠陥ビット出力を適
切な冗長ビット出力に置き換える。このようにして誘導
論理回路３０８のデータ出力３１４は、すべての欠陥ビ
ットを冗長ビットで置き換え済みの複数のデータ線を含
む。そこでこのデータ出力３１４は、コンピュータ・シ
ステムが使用できるようになる。組み込みＤＲＡＭキャ
ッシュの例では、データ出力は１２８ビットから成り、
これらのビットの内多くて２つまでが、冗長ビット線か
らの出力から成る。

【００１９】一般に誘導論理回路３０８は、データ・ア
レイ３０２からデータを受け取ると即時にこれをデータ
出力３１４に出力する。誘導データが到着する前にデー
タ・アレイ３０２からデータが到着する場合は、不正確
なデータが一時的に出力されてしまう。そこでデータ出
力３１４での誤りを避けるために、データ・アレイから
データが到着する前に、正しい誘導データが誘導論理回
路３０８に到着する必要がある。そうでないと、適切な
誘導データが到着するまで、不適切なデータがデータ出
力３１４に現れることになる。そのためメモり・システ
ム３００の動作速度は、ビット冗長論理回路３１０が、
正しい誘導データを誘導論理回路３０８に供給する速度
によって制限されることがしばしばある。ビット冗長論
理回路３１０が、ビット・デコーダ３０４及びデータ・
アレイ３０２に比べて大きな伝播遅延をもつときに、こ
のことは特に問題になる。

【００２０】ビット冗長論理回路３１０は、タイミング
用のＣＡＳを受信する。特に遅延回路２を経てＣＡＳを
伝送することによって生成された、ビット冗長用列アド
レス・ストローブ（ＣＡＳＢＲ）は、ビット冗長論理回
路３１０用のタイミング・ストローブとして使用され
る。このタイミング・ストローブは、誘導データを誘導
論理回路３０８に供給する時間をビット冗長論理回路３
１０に知らせる。同様に遅延回路１を経てＣＡＳを伝送
することによって生成された、ビット・デコード用の列
アドレス・ストローブ（ＣＡＳＢＤ）は、ビット・デコ
ーダ３０４用のタイミング・ストローブとして使用され
る。

【００２１】好ましい実施例に従うと、ビット冗長論理
回路３１０は、ＣＡＳ２信号も受信する。ＣＡＳ２信号
は、ビット冗長論理回路３１０によって切断されたヒュ
ーズと組み合わされ、どのビットを置き換えるべきかを
決定する。そこでビット冗長論理回路３１０は、誘導デ
ータを直接に誘導論理回路３０８に供給し、欠陥ビット
線の出力を適切な冗長ビット線出力に置き換える。１２
８の通常のビット、及び２つの冗長ビットをもつこの好
ましい実施例では、ＣＡＳ２信号は、ビットの内どの２
つの組を置き換えるべきかを制御するために使用され
る。もちろんＣＡＳ０〜ＣＡＳ３のいずれかなどの別の
又は追加の列アドレス信号も、採用するビット置換アル
ゴリズムに対応して使用できる。

【００２２】前述のように出力の誤りを避けるために
は、ビット冗長論理回路３１０の誘導データは、データ
・アレイ３０２からのデータの前に到着する必要があ
る。ビット冗長論理回路３１０を通る伝播遅延が、ビッ
ト・デコーダ３０４及びデータ・アレイ３０２を通る伝
播遅延より大きいとき、この問題は特に難しくなる。こ
の場合、ＣＡＳタイミング信号及び列アドレス信号の到
着時間は、誘導データの到着を制御するために重要であ
る。ビット冗長論理回路３１０の出力が、データ・アレ
イ３０２の出力より前に供給されるように、ビット冗長
論理回路３１０に必要な信号が到着することが特に望ま
れる。したがって、ビット冗長論理回路３１０を通るす
べての伝播遅延を補うために、ＣＡＳタイミング信号及
び列アドレス信号が十分に早く到着することが望まし
い。好ましい実施例ではＣＡＳ信号は、２つの遅延回
路、遅延回路１及び遅延回路２を使用してＣＡＳＢＲ、
及びＣＡＳＢＤに分割される。遅延回路２が、遅延回路
１より小さい遅延をもつように選択され、ビット冗長論
理回路３１０は、ビット・デコーダ３０４がＣＡＳＢＤ
を受け取る前にＣＡＳＢＲを受け取る。遅延回路２が、
遅延回路１の半分かそれ以下の伝播遅延をもつことが望
ましい。

【００２３】システム性能を向上させるために、更に列
アドレス信号も早い時点でビット冗長論理回路３１０に
供給される。ビット冗長論理回路３１０は、列アドレス
信号を使用して置換されるビットの選択を制御する。ビ
ット冗長論理回路３１０が使用するために選択される列
アドレス信号は、できるだけ早期にメモり・コントロー
ラ３０１から得られる信号である必要がある。説明した
実施例では、ビット冗長論理回路３１０はＣＡＳ２を使
用しており、その理由は、この信号が、他の列アドレス
信号が利用可能になるよりもかなり前に、メモリ・コン
トローラ３０１から利用可能になるからである。好まし
い実施例の統合メモリ・システムは、ＣＡＳ２信号をバ
ッファＬ２をバイパスさせて、直接にビット冗長論理回
路３１０に伝送している。これにより、ＣＡＳ０〜ＣＡ
Ｓ３信号がビット・デコーダ３０４に到着するより十分
前に、ＣＡＳ２がビット冗長論理回路３１０に到着する
ことを保証する。好ましい実施例では、ＣＡＳ０〜ＣＡ
Ｓ３信号がビット・デコーダ３０４に到着するより３〜
５ナノ秒前に、ＣＡＳ２がビット冗長論理回路３１０に
到着する。従来技術でビット冗長回路を実現しているも
のでは、列アドレス信号が、ビット冗長論理回路とビッ
ト・デコーダとの両方に同時に到着している。

【００２４】このようにしてビット冗長論理回路３１０
は、ビット・デコーダ３０４が列アドレス信号ＣＡＳ０
〜ＣＡＳ３、及びタイミング・ストローブＣＡＳＢＤを
受け取る前に、ＣＡＳ２などの必要な列アドレス信号、
及びタイミング・ストローブＣＡＳＢＲを受け取る。こ
のことは、データ・アレイ出力より前に誘導データが誘
導論理回路３０８に到着することを保証する。これによ
り、誘導倫理回路３０８のデータ出力３１４における誤
りの可能性が減少する。

【００２５】上記のように本発明の好ましい実施例は、
性能が改善されたビット冗長誘導構造をもつメモリを提
供する。

【図面の簡単な説明】

【図１】従来技術のメモリ・システム１００の概略を示
す図である。

【図２】本発明の好ましい実施例に従ったメモリ・シス
テム３００の概略を示す図である。

【符号の説明】

１００従来技術によるメモリ・システム３００本発明の好ましい実施例に従ったメモリ・シ
ステム

───────────────────────────────────────────────────── フロントページの続き (72)発明者マーク・ベイレイアメリカ合衆国85226、アリゾナ州チャンドラー、ノース・ダスティン・レイン 1161 (72)発明者チャールズ・エドワード・ドレイクアメリカ合衆国05489、バーモント州アンダーヒル、私書箱 21 (72)発明者ピーター・ジョウエル・ジェンキンズアメリカ合衆国05446、バーモント州コルチェスター、ジャスティン・モーガン・ドライブ 16 (56)参考文献特開平８−124398（ＪＰ，Ａ) 特開平３−93097（ＪＰ，Ａ) 特開平８−147993（ＪＰ，Ａ) 特開平６−5093（ＪＰ，Ａ) 特開昭57−198593（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 29/00

Claims

(57)【特許請求の範囲】

【請求項１】コンピュータ・システムに使用されるメモ
リ・システムであって、（ａ）列アドレス信号入力とタイミング信号入力とを有
し、所定のワード線が選択されたときに、前記タイミン
グ信号入力のタイミング信号に応答して、前記列アドレ
ス信号入力の列アドレス信号により指定された複数のビ
ット線及び冗長ビット線からデータ及び冗長データをそ
れぞれ出力するデータ・アレイと、（ｂ）列アドレス信号入力とタイミング信号入力とを有
し、前記ビット線のうち欠陥ビット線の位置を記憶し、
前記ビット線から読み出されたビットのうちどのビット
が欠陥ビット線からのデータであるかを指示する誘導デ
ータを発生するビット冗長論理回路と、（ｃ）前記ビット線からのデータを受け取ると共に前記
冗長ビット線から冗長データを受け取り、前記誘導デー
タに応答して、前記欠陥ビット線からのデータの代わり
に前記冗長ビット線からの冗長データを出力する誘導論
理回路と、（ｄ）前記タイミング信号及び前記列アドレス信号を発
生する手段と、（ｅ）前記タイミング信号を前記データ・アレイのタイ
ミング信号入力に供給する第１タイミング信号経路と、（ｆ）前記第１タイミング信号経路よりも短い伝播遅延
で前記タイミング信号を前記ビット冗長論理回路のタイ
ミング信号入力に供給する第２タイミング信号経路と、（ｇ）前記列アドレス信号を前記データ・アレイの列ア
ドレス信号入力に供給する第１アドレス経路と、（ｈ）該第１アドレス経路の伝播遅延よりも短い伝播遅
延で前記列アドレス信号のうち少なくとも１つを前記ビ
ット冗長論理回路の列アドレス信号入力に供給する第２
アドレス経路とを備えるメモリ・システム。
【請求項２】前記第１タイミング信号経路は第１遅延回
路を有し、前記第２タイミング信号経路が、前記第１遅
延回路よりも短い伝播遅延の第２遅延回路を有すること
を特徴とする請求項１に記載のメモリ・システム。
【請求項３】前記第２遅延回路の伝播遅延が、前記第１
遅延回路の伝播遅延の半分以下であることを特徴とする
請求項２に記載のメモリ・システム。
【請求項４】前記タイミング信号が列アドレス・ストロ
ーブであることを特徴とする請求項１に記載のメモリ・
システム。
【請求項５】コンピュータ・システムに使用されるメモ
リ・システムであって、（ａ）複数の列アドレス信号入力とタイミング信号入力
とを有し、所定のワード線が選択されたときに、前記タ
イミング信号入力のタイミング信号に応答して、前記複
数の列アドレス信号入力の列アドレス信号により指定さ
れた列に属する複数のビット線及び冗長ビット線からデ
ータ及び冗長データをそれぞれ出力するデータ・アレイ
と、（ｂ）列アドレス信号入力とタイミング信号入力とを有
し、前記列のビット線のうち欠陥ビット線の位置を記憶
し、前記ビット線から読み出されたビットのうちどのビ
ットが欠陥ビット線からのデータであるかを指示する誘
導データを発生するビット冗長論理回路と、（ｃ）前記列のビット線からのデータを受け取ると共に
前記冗長ビット線から冗長データを受け取り、前記誘導
データに応答して、前記欠陥ビット線からのデータの代
わりに前記冗長ビット線からの冗長データを出力する誘
導論理回路と、（ｄ）前記タイミング信号及び前記複数の列アドレス信
号を発生するメモリ・コントローラと、（ｅ）前記タイミング信号を前記メモリ・コントローラ
から前記データ・アレイのタイミング信号入力に供給す
る第１タイミング信号経路と、（ｆ）前記第１タイミング信号経路よりも短い伝播遅延
で前記タイミング信号を前記メモリ・コントローラから
前記ビット冗長論理回路のタイミング信号入力に供給す
る第２タイミング信号経路と、（ｇ）前記複数の列アドレス信号を前記メモリ・コント
ローラから前記データ・アレイの複数の列アドレス信号
入力に供給する第１アドレス経路と、（ｈ）該第１アドレス経路の伝播遅延よりも短い伝播遅
延で前記複数の列アドレス信号のうち少なくとも１つを
前記メモリ・コントローラから前記ビット冗長論理回路
の列アドレス信号入力に供給する第２アドレス経路とを
備えるメモリ・システム。
【請求項６】前記第１タイミング信号経路は第１遅延回
路を有し、前記第２タイミング信号経路が、前記第１遅
延回路よりも短い伝播遅延の第２遅延回路を有すること
を特徴とする請求項５に記載のメモリ・システム。
【請求項７】前記第２遅延回路の伝播遅延が、前記第１
遅延回路の伝播遅延の半分以下であることを特徴とする
請求項６に記載のメモリ・システム。
【請求項８】前記タイミング信号が列アドレス・ストロ
ーブであることを特徴とする請求項５に記載のメモリ・
システム。
【請求項９】前記第１アドレス経路において、前記メモ
リ・コントローラからの前記複数の列アドレス信号のそ
れぞれが、バッファを介して前記データ・アレイの列ア
ドレス信号入力に供給され、前記第２アドレス経路にお
いて、前記複数の列アドレス信号のうち少なくとも１つ
の列アドレス信号が該１つの列アドレス信号に対応する
バッファをバイパスして、前記メモリ・コントローラか
ら直接に前記ビット冗長論理回路の列アドレス信号入力
に供給されることを特徴とする請求項５又は請求項６に
記載のメモリ・システム。