JP3453370B2 - Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device - Google Patents
Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor deviceInfo
- Publication number
- JP3453370B2 JP3453370B2 JP2001059930A JP2001059930A JP3453370B2 JP 3453370 B2 JP3453370 B2 JP 3453370B2 JP 2001059930 A JP2001059930 A JP 2001059930A JP 2001059930 A JP2001059930 A JP 2001059930A JP 3453370 B2 JP3453370 B2 JP 3453370B2
- Authority
- JP
- Japan
- Prior art keywords
- layer resist
- resist
- upper layer
- forming
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置を製造
する工程などにおいて、基板上に薄膜の微細パターンを
形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern of a thin film on a substrate in a process of manufacturing a semiconductor device or the like.
【０００２】[0002]
【従来の技術】半導体装置の製造工程において多層配線
を実現するために、有機樹脂に、溝状パターンと穴状パ
ターンとが共存する微細パターンを形成したい場合があ
る。図３は、このような場合の微細パターンの形成方法
として、従来から知られている方法を説明するための図
である。2. Description of the Related Art In order to realize multi-layer wiring in a semiconductor device manufacturing process, it is sometimes desired to form a fine pattern on an organic resin in which a groove pattern and a hole pattern coexist. FIG. 3 is a diagram for explaining a conventionally known method as a method of forming a fine pattern in such a case.
【０００３】図３（ａ）から（ｈ）は、パターン形成過
程における半導体装置の断面図を表した図である。はじ
めに、図３（ａ）に示すように、下地ウエハ基板１上に
有機樹脂２を塗布し、熱架橋させる。次いで、その有機
樹脂２上に、図３（ｂ）に示すように、真空蒸着により
ＳｉＯ２膜３を成膜する。さらに、そのＳｉＯ２膜３の
上に、回転塗布法によりレジスト４を塗布する。FIGS. 3A to 3H are sectional views of a semiconductor device in a pattern forming process. First, as shown in FIG. 3A, the organic resin 2 is applied on the base wafer substrate 1 and thermally crosslinked. Next, as shown in FIG. 3B, a SiO 2 film 3 is formed on the organic resin 2 by vacuum vapor deposition. Further, a resist 4 is applied on the SiO 2 film 3 by a spin coating method.
【０００４】次に、図３（ｃ）、（ｄ）、（ｅ）に示す
ように公知のホトリソグラフィ技術とエッチング手法を
用いて、穴状のパターンを形成する。すなわち、まず、
図３（ｃ）に示すように所望の箇所（矢印で図示）のみ
を露光、現像して穴状パターンを形成する。次に、その
穴状パターンを、エッチングによりＳｉＯ２膜３に転写
して、図３（ｄ）に示すように、穴状ＳｉＯ２膜パター
ン５を形成し、さらに、酸素プラズマエッチングによ
り、その穴状ＳｉＯ２膜パターンを有機樹脂２に転写し
て、図３（ｅ）に示すように、穴状有機樹脂パターン６
を形成する。Next, as shown in FIGS. 3C, 3D, and 3E, a hole-shaped pattern is formed by using a known photolithography technique and etching technique. That is, first,
As shown in FIG. 3C, only a desired portion (illustrated by an arrow) is exposed and developed to form a hole-shaped pattern. Next, the hole-shaped pattern is transferred to the SiO 2 film 3 by etching to form a hole-shaped SiO 2 film pattern 5 as shown in FIG. 3D, and the hole-shaped pattern is further formed by oxygen plasma etching. The SiO 2 film pattern is transferred to the organic resin 2 to form the hole-shaped organic resin pattern 6 as shown in FIG.
To form.
【０００５】その後、図３（ｆ）に示すように、前記工
程により形成された穴状パターンを埋めるように、ウエ
ハ全面に有機樹脂７を塗布して熱架橋させ、その有機樹
脂７上に真空蒸着によりＳｉＯ２膜８を成膜し、さらに
ＳｉＯ２膜８上に回転塗布法によりレジスト９を塗布す
る。After that, as shown in FIG. 3 (f), an organic resin 7 is applied to the entire surface of the wafer so as to fill the hole-shaped pattern formed by the above process and thermally crosslinked, and a vacuum is applied onto the organic resin 7. A SiO 2 film 8 is formed by vapor deposition, and a resist 9 is applied on the SiO 2 film 8 by a spin coating method.
【０００６】次に、公知のホトリソグラフィ技術とエッ
チング手法を用いて、溝状のパターンを形成する。すな
わち、まず、図３（ｆ）に示すように、所望の箇所（矢
印で図示）を露光して溝状レジストパターンを形成す
る。次に、図３（ｇ）に示すように、エッチングにより
そのレジストパターンを転写して、溝状ＳｉＯ２膜パタ
ーン１０を形成する。さらに、図３（ｈ）に示すよう
に、溝状ＳｉＯ２膜パターン１０を酸素プラズマエッチ
ングなどを行って有機樹脂７に転写し、溝状有機樹脂パ
ターン１１を形成する。Next, a groove-shaped pattern is formed by using a known photolithography technique and etching technique. That is, first, as shown in FIG. 3F, a desired portion (illustrated by an arrow) is exposed to form a groove-shaped resist pattern. Next, as shown in FIG. 3G, the resist pattern is transferred by etching to form a groove-shaped SiO 2 film pattern 10. Further, as shown in FIG. 3H, the groove-shaped SiO 2 film pattern 10 is transferred to the organic resin 7 by performing oxygen plasma etching or the like to form the groove-shaped organic resin pattern 11.
【０００７】さらに一旦埋められた穴の部分をエッチン
グ処理することにより、穴状パターン１２を形成する。
図４は、溝状パターンおよび穴状パターンが形成された
基板を上から見た図を、断面図（図３（ｈ）と同じ）と
ともに示した図である。Further, the hole-shaped pattern 12 is formed by etching the hole portion which has been once filled.
FIG. 4 is a diagram showing a view of the substrate on which the groove-shaped pattern and the hole-shaped pattern are formed from above, together with a cross-sectional view (the same as FIG. 3H).
【０００８】[0008]
【発明が解決しようとする課題】従来の方法は、有機樹
脂に、溝状パターンと穴状パターンとが共存する微細パ
ターンを形成することはできるものの、前述のように２
回の真空蒸着処理が必要となるため、全体として工程が
複雑であった。本発明は、溝状パターンと穴状パターン
とが共存する微細パターンを、真空蒸着処理を行わず
に、より簡単に形成する方法を提供することを目的とす
る。According to the conventional method, a fine pattern in which a groove pattern and a hole pattern coexist can be formed on an organic resin, but as described above,
The process was complicated as a whole because it required repeated vacuum deposition processes. It is an object of the present invention to provide a method for more easily forming a fine pattern in which a groove pattern and a hole pattern coexist, without performing a vacuum deposition process.
【０００９】[0009]
【課題を解決するための手段】本発明の微細パターンの
形成方法は、基板上に第１の下層レジストを塗布形成
し、さらに、当該下層レジスト上に、表層から無機物元
素が付与されると所定のエッチングガスによるドライエ
ッチングに対して耐性が強くなる材料からなる第１の上
層レジストを塗布形成する第１の薄膜形成工程と前記第
１の上層レジストの所定の範囲を穴状に架橋させて第１
の架橋部を形成する第１の架橋部形成工程と、前記第１
の架橋部が形成された第１の上層レジストを無機物元素
を含むガスにさらして、当該上層レジストの前記第１の
架橋部を除く部分に、前記ガス中に含まれる無機物元素
を付与する第１の無機物元素付与工程と、前記第１の無
機物元素付与工程後の前記第１の上層レジストに対し、
当該第１の上層レジストの耐熱性を高める処理を施す耐
熱性向上処理工程と、前記耐熱性向上処理工程後の第１
の上層レジストの上に、第２の下層レジストを塗布形成
し、さらに、当該下層レジスト上に、表層から無機物元
素が付与されると所定のエッチングガスによるドライエ
ッチングに対して耐性が強くなる材料からなる第２の上
層レジストを塗布形成する第２の薄膜形成工程と、前記
第２の上層レジストの、前記第１の架橋部の上に位置す
る所定の範囲を、溝状に架橋させて第２の架橋部を形成
する第２の架橋部形成工程と、前記第２の架橋部が形成
された第２の上層レジストを無機物元素を含むガスにさ
らして、当該上層レジストの前記第２の架橋部を除く部
分に前記ガス中に含まれる無機物元素を付与する第２の
無機物元素付与工程と、前記第２の無機物元素付与工程
後に、前記所定のエッチングガスを用いてドライエッチ
ングを行って、前記第２の上層レジストおよび下層レジ
ストについての溝状パターンと、前記第１の上層レジス
トおよび下層レジストについての穴状パターンとを形成
するエッチング工程と、を含むことを特徴とする方法で
ある。According to the method for forming a fine pattern of the present invention, a first lower layer resist is coated and formed on a substrate, and further, when an inorganic element is applied from the surface layer onto the lower layer resist, a predetermined pattern is formed. A first thin film forming step of applying and forming a first upper layer resist made of a material having high resistance to dry etching by the etching gas of (1) and a predetermined range of the first upper layer resist is cross-linked in a hole shape to form a first 1
A first cross-linking portion forming step of forming a cross-linking portion of
Exposing the first upper layer resist having the cross-linked portion formed therein to a gas containing an inorganic element, and imparting the inorganic element contained in the gas to a portion of the upper layer resist excluding the first cross-linked portion; And the first upper layer resist after the step of applying the first inorganic element,
A heat resistance improving treatment step of applying heat treatment for increasing the heat resistance of the first upper layer resist, and a first heat treatment improving step after the heat resistance improving treatment step.
A second lower layer resist is coated and formed on the upper layer resist, and further, when an inorganic element is applied from the surface layer to the lower layer resist, a material that becomes more resistant to dry etching by a predetermined etching gas is used. And a second thin film forming step of applying and forming a second upper layer resist, and a second range is formed by cross-linking a predetermined range of the second upper layer resist, which is located above the first cross-linking portion, into a groove shape. A second cross-linking portion forming step of forming a cross-linking portion, and exposing the second upper layer resist on which the second cross-linking portion has been formed to a gas containing an inorganic element to form the second cross-linking portion of the upper layer resist. A second inorganic element imparting step of imparting an inorganic element contained in the gas to a portion except for, and dry etching using the predetermined etching gas after the second inorganic element imparting step, and A groove-shaped pattern for the second upper layer resist and the lower layer resist, a method characterized in that it comprises, an etching step of forming the hole-shaped pattern for the first upper layer resist and the lower layer resist.
【００１０】ここで、「表層から無機物元素が付与され
ると所定のエッチングガスによるドライエッチングに対
して耐性が強くなる材料からなる」レジストとは、例え
ばケイ素（Ｓｉ）元素を含むガスにさらすことによりＳ
ｉと水酸基とが結合してレジスト中にＳｉが取り込まれ
る、いわゆるシリル化レジストなどをいう。具体的に
は、ポリビニルフェノール系レジストなどが好ましい。
その他、Ｓｉ以外の金属を取り込むことができる材料か
らなるレジストでもよい。Here, the resist "which is made of a material having high resistance to dry etching with a predetermined etching gas when an inorganic element is applied from the surface layer" is, for example, exposed to a gas containing a silicon (Si) element. By S
It refers to a so-called silylated resist in which i and a hydroxyl group are bonded and Si is taken into the resist. Specifically, a polyvinylphenol resist or the like is preferable.
In addition, a resist made of a material that can take in a metal other than Si may be used.
【００１１】また「架橋」は、無機物元素が付与されな
いようにするための処理である。言い換えれば、エッチ
ング工程においてエッチングしたい部分をあらかじめ架
橋させておくということである。なお、本明細書におい
て「穴状に架橋させる」とは、円柱形の架橋部を形成す
ることを意味する。同様に「溝状に架橋させる」とは、
直方体の架橋部を形成することを意味する。いずれも、
後に行うエッチングによりその架橋部が「穴」あるいは
「溝」になることから、便宜上「穴状に架橋させる」
「溝状に架橋させる」という表現を用いることとする。"Cross-linking" is a treatment for preventing inorganic elements from being applied. In other words, the portion to be etched is cross-linked in advance in the etching process. In the present specification, "crosslinking in a hole shape" means forming a columnar crosslinked portion. Similarly, "to bridge in a groove shape" means
It means to form a bridge of a rectangular parallelepiped. Both
Since the cross-linked portion will become a "hole" or "groove" by etching performed later, "cross-linking in a hole shape" for convenience.
The expression "crosslink in a groove" will be used.
【００１２】すなわち、本発明は、第１の上層レジスト
について、穴状の架橋部（第１の架橋部）以外の部分に
ついてエッチング耐性を強める処理をし、第２の上層レ
ジストについても、溝状の架橋部（第２の架橋部）以外
の部分についてエッチング耐性を強める処理をしてお
く。この状態でドライエッチングをすれば、エッチング
耐性が強められていない架橋部のみがエッチングされ
る。この際、「第１の架橋部の上に位置する所定の範囲
を、溝状に架橋させて第２の架橋部を形成」しておけ
ば、溝状の架橋部がエッチングされた後に続けて穴状の
架橋部がエッチングされ、結果的に、穴状パターンと溝
状パターンとが共存する微細パターンが形成される。That is, according to the present invention, the first upper layer resist is subjected to a treatment for strengthening the etching resistance in a portion other than the hole-shaped cross-linking portion (first cross-linking portion), and the second upper-layer resist is also groove-shaped. The portion other than the cross-linked portion (second cross-linked portion) is subjected to a treatment for enhancing the etching resistance. If dry etching is performed in this state, only the cross-linking portion whose etching resistance is not strengthened is etched. At this time, if "a predetermined range above the first bridge portion is bridged in a groove shape to form a second bridge portion", the groove bridge portion is continuously etched. The hole-shaped bridge portion is etched, and as a result, a fine pattern in which the hole-shaped pattern and the groove-shaped pattern coexist is formed.
【００１３】また、前記耐熱性向上処理としては、紫外
線露光による方法が簡便で好ましいが、表面部分を架橋
又は変質させて耐熱性を高めることができる方法であれ
ば、例えばプラズマ処理など他の方法であってもよい。As the heat resistance improving treatment, a method by exposure to ultraviolet rays is simple and preferable, but other methods such as plasma treatment can be used as long as the heat resistance can be increased by crosslinking or modifying the surface portion. May be
【００１４】前記ドライエッチングは、架橋部のみを選
択的にエッチングできる手法で行う必要があり、例え
ば、酸素プラズマによるエッチングが好ましい。但し、
選択性を保つことができれば、他のエッチング装置によ
って行ってもよい。The dry etching needs to be performed by a method capable of selectively etching only the cross-linking portion, and for example, etching by oxygen plasma is preferable. However,
Other etching apparatus may be used as long as the selectivity can be maintained.
【００１５】なお、本発明は、「基板」上に微細パター
ンを形成する方法であるが、ここで「基板」とは、広く
微細パターン形成の土台となる層を意味する。したがっ
て、ウエハ基板上にパターンを形成する場合はもちろん
のこと、ウエハ基板上に積層されたいずれかの層の上に
パターンを形成する場合も含むものとする。Although the present invention is a method for forming a fine pattern on a "substrate", the "substrate" here broadly means a layer which is a base of fine pattern formation. Therefore, this includes not only the case of forming a pattern on a wafer substrate but also the case of forming a pattern on any layer laminated on a wafer substrate.
【００１６】また、本発明の半導体装置の製造方法は、
上記方法により微細パターンを形成する工程と、形成さ
れた微細パターンにＣｕ，Ｎｉなどの導電性材料を埋め
込んで配線を行う工程とを含むことを特徴とする方法で
ある。また、本発明の半導体装置は、そのような半導体
装置の製造方法により製造される半導体装置である。The semiconductor device manufacturing method of the present invention is
The method is characterized by including a step of forming a fine pattern by the above method and a step of burying a conductive material such as Cu or Ni in the formed fine pattern to perform wiring. The semiconductor device of the present invention is a semiconductor device manufactured by such a method of manufacturing a semiconductor device.
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。図１（ａ）から（ｉ）
は、本発明の方法により微細パターンを形成する際の、
各過程における半導体装置の断面図を表した図である。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. 1 (a) to (i)
When forming a fine pattern by the method of the present invention,
It is a figure showing the sectional view of the semiconductor device in each process.
【００１７】はじめに、図１（ａ）に示すように、下地
ウエハ基板１上に、第１の下層レジストとなる有機樹脂
１３を０．５μｍ程度の厚さに回転塗布し、 ２００〜
３００℃程度の温度で熱処理して熱架橋させる。本実施
の形態では有機樹脂１３として、ノボラックレジスト
（例えば、住友化学工業製ｉ線レジストＰＦＩ−３８）
を用いる。First, as shown in FIG. 1A, an organic resin 13 serving as a first lower layer resist is spin-coated on a base wafer substrate 1 to a thickness of about 0.5 μm, and then 200 to
Heat treatment is performed at a temperature of about 300 ° C. to thermally crosslink. In this embodiment, the organic resin 13 is a novolac resist (for example, Sumitomo Chemical i-line resist PFI-38).
To use.
【００１８】次に、図１（ｂ）に示すように、有機樹脂
１３上に第１の上層レジストとなるシリル化レジスト１
４を０．１〜０．２μｍ程度の厚さに塗布し、１００〜
１３０℃程度の温度で熱処理する。本実施の形態では、
シリル化レジスト１４として、分子量２〜３万程度のポ
リビニルフェノール系レジスト（例えば住友化学工業製
ＮＴＳ−４）を用いる。ここで、有機樹脂１３は高温で
熱処理してあるので、上層のシリル化レジスト１４は、
下層レジストと混ざり合うことなく良好に塗布すること
ができる。Next, as shown in FIG. 1 (b), a silylated resist 1 serving as a first upper layer resist is formed on the organic resin 13.
4 is applied to a thickness of about 0.1 to 0.2 μm, and 100 to
Heat treatment is performed at a temperature of about 130 ° C. In this embodiment,
As the silylated resist 14, a polyvinylphenol-based resist having a molecular weight of about 20,000 (for example, NTS-4 manufactured by Sumitomo Chemical Co., Ltd.) is used. Here, since the organic resin 13 is heat-treated at high temperature, the silylated resist 14 in the upper layer is
It can be applied well without being mixed with the lower layer resist.
【００１９】次に、図１（ｃ）に示すように、シリル化
レジスト１４の所望の箇所（矢印で図示）を穴状に、適
切な露光量で露光する。露光方法としては、紫外線、Ｘ
線、電子線等、高エネルギー照射が可能なあらゆる方法
を適用できるが、本実施の形態では、アルゴンフロライ
ド(ＡｒＦ)エキシマレーザを用いるものとし、照射量は
３〜８ｍＪ／ｃｍ２としている。露光後、１００〜１３
０℃の温度で１分程度熱処理することによりシリル化レ
ジスト１４の所望の穴状箇所を架橋させ、架橋部１５を
形成する。Next, as shown in FIG. 1C, a desired portion (illustrated by an arrow) of the silylated resist 14 is exposed in a hole shape with an appropriate exposure amount. The exposure method is ultraviolet light, X
Although any method capable of high-energy irradiation such as a beam or an electron beam can be applied, in this embodiment, an argon fluoride (ArF) excimer laser is used and the irradiation amount is 3 to 8 mJ / cm 2 . 100 ~ 13 after exposure
By heat-treating at a temperature of 0 ° C. for about 1 minute, desired hole-shaped portions of the silylated resist 14 are crosslinked to form crosslinked portions 15.
【００２０】次に、図１（ｄ）に示すように、ウエハ全
面を、Ｓｉ元素を含む有機ガス雰囲気１６（図ではＳｉ
と表す）の中に適切な時間さらす。本実施の形態では、
Ｓｉ元素を含む有機ガスとして、ジメチルシリルジメチ
ルアミン(ＤＭＳＤＭＡ)を用いている。Next, as shown in FIG. 1D, the entire surface of the wafer is exposed to an organic gas atmosphere 16 containing Si element (in the figure, Si
Exposure) for a suitable time. In this embodiment,
Dimethylsilyldimethylamine (DMSDMA) is used as the organic gas containing Si element.
【００２１】この処理により、シリル化レジスト１４の
架橋部１５以外の部分が、シリル化される。これは、架
橋部１５以外の部分では、シリル化レジスト１２（ポリ
ビニルフェノール系レジスト）のフェノール性水酸基と
ジメチルシリルジメチルアミンが反応してＳｉ元素がレ
ジスト内に取り込まれるが、架橋部１５では、架橋によ
りフェノール性水酸基が少なくなっているためＳｉ元素
が取り込まれないことによる。結果として、架橋部１５
以外の部分が、Ｓｉ元素含有領域１７となる。なお、本
実施の形態では、Ｓｉ元素含有領域１７はシリル化レジ
スト１４の膜厚と同じ深さであるが、シリル化レジスト
１４の表層部にのみＳｉ元素含有領域１７を形成しても
よい。By this treatment, the portion of the silylated resist 14 other than the cross-linking portion 15 is silylated. In the portion other than the cross-linking portion 15, the phenolic hydroxyl group of the silylated resist 12 (polyvinylphenol-based resist) reacts with dimethylsilyldimethylamine to incorporate Si element into the resist. The reason is that the Si element is not incorporated because the phenolic hydroxyl group is reduced. As a result, the bridge portion 15
The portion other than is the Si element-containing region 17. Although the Si element-containing region 17 has the same depth as the film thickness of the silylated resist 14 in the present embodiment, the Si element-containing region 17 may be formed only on the surface layer portion of the silylated resist 14.
【００２２】次に、図１（ｅ）に示すように、架橋部１
５およびＳｉ元素含有領域１７を含む第１の上層レジス
トに対し、全面露光１８を行いながら熱処理を行って、
第１の上層レジストの耐熱性を向上させる。本実施の形
態では、クリプトンフロライド(ＫｒＦ)エキシマレーザ
を使用し、照射量を２０〜５０ｍＪ／ｃｍ２程度、熱処
理温度を９０℃程度としている。Next, as shown in FIG. 1 (e), the bridge portion 1
5 and heat treatment is performed on the first upper layer resist including the Si element-containing region 17 while performing the overall exposure 18.
The heat resistance of the first upper layer resist is improved. In this embodiment, a krypton fluoride (KrF) excimer laser is used, the irradiation amount is about 20 to 50 mJ / cm 2 , and the heat treatment temperature is about 90 ° C.
【００２３】次に、前記処理により耐熱性が向上した第
１の上層レジストの上に、図１（ｆ）に示すように、第
２の下層レジストとなる有機樹脂１９を０．５μｍ程度
の厚さに回転塗布し、 ２００〜３００℃程度の温度で
熱処理して熱架橋させる。本実施の形態では有機樹脂１
９として、有機樹脂１３と同じくノボラックレジスト
（例えば、住友化学工業製i線レジストＰＦＩ−３８）
を用いる。但し、これは同じ種類のレジストを用いなけ
ればならないことを意味するものではない。Next, as shown in FIG. 1 (f), an organic resin 19 serving as a second lower layer resist is formed on the first upper layer resist whose heat resistance is improved by the above-mentioned treatment to a thickness of about 0.5 μm. Then, spin coating is performed, and heat treatment is performed at a temperature of about 200 to 300 ° C. to thermally crosslink. In this embodiment, the organic resin 1
9 is a novolak resist similar to the organic resin 13 (for example, i-line resist PFI-38 manufactured by Sumitomo Chemical Co., Ltd.)
To use. However, this does not mean that the same type of resist must be used.
【００２４】次に、第２の上層レジストとなるシリル化
レジスト２０を０．１〜０．２μｍ程度の厚さに塗布
し、１００〜１３０℃程度の温度で熱処理する。本実施
の形態では、シリル化レジスト２０として、シリル化レ
ジスト１４と同じく分子量２〜３万程度のポリビニルフ
ェノール系レジスト（例えば住友化学工業製ＮＴＳ−
４）を用いる。但し、これは同じ種類のレジストを用い
なければならないことを意味するものではない。Next, a silylated resist 20 serving as a second upper layer resist is applied to a thickness of about 0.1 to 0.2 μm and heat-treated at a temperature of about 100 to 130 ° C. In the present embodiment, as the silylated resist 20, a polyvinylphenol-based resist having a molecular weight of about 20,000, which is similar to the silylated resist 14, is used (for example, NTS-produced by Sumitomo Chemical Co., Ltd.).
4) is used. However, this does not mean that the same type of resist must be used.
【００２５】その後、図１（ｇ）に示すように、シリル
化レジスト２０の所望の箇所（矢印で図示）を溝状に、
適切な露光量で露光する。ここで、露光する箇所は、図
１（ｃ）に示す工程で形成した架橋部１５の上に位置す
るようにする。シリル化レジスト１４の露光の場合と同
じく、露光方法としては、紫外線、Ｘ線、電子線等、高
エネルギー照射が可能なあらゆる方法を適用できるが、
本実施の形態では、アルゴンフロライド(ＡｒＦ)エキシ
マレーザを用いるものとし、照射量は３〜８ｍＪ／ｃｍ
２としている。露光後、１００〜１３０℃の温度で１分
程度熱処理することによりシリル化レジスト２０の所望
箇所を架橋させる。これにより、架橋部２１が形成され
る。Thereafter, as shown in FIG. 1 (g), a desired portion (illustrated by an arrow) of the silylated resist 20 is formed into a groove shape.
Exposure with an appropriate exposure amount. Here, the portion to be exposed is positioned above the bridge portion 15 formed in the step shown in FIG. As in the case of the exposure of the silylated resist 14, as the exposure method, any method capable of high energy irradiation such as ultraviolet rays, X-rays and electron beams can be applied.
In this embodiment, an argon fluoride (ArF) excimer laser is used, and the irradiation dose is 3 to 8 mJ / cm.
2 After the exposure, a heat treatment is performed at a temperature of 100 to 130 ° C. for about 1 minute to crosslink desired portions of the silylated resist 20. Thereby, the bridge portion 21 is formed.
【００２６】次に、ウエハ全面を、再度Ｓｉ元素を含む
有機ガス雰囲気１６中に適切な時間さらす。本実施の形
態では、Ｓｉ元素を含む有機ガスとして、図１（ｄ）に
示すシリル化処理の場合と同じく、ジメチルシリルジメ
チルアミン(ＤＭＳＤＭＡ)を用いている。但し、これは
同じ種類の有機ガスを用いなければならないことを意味
するものではない。Next, the entire surface of the wafer is again exposed to the organic gas atmosphere 16 containing Si element for an appropriate time. In this embodiment, dimethylsilyldimethylamine (DMSDMA) is used as the organic gas containing Si element, as in the case of the silylation treatment shown in FIG. 1D. However, this does not mean that the same kind of organic gas must be used.
【００２７】この処理により、シリル化レジスト２０の
架橋部２１以外の部分が、シリル化される。シリル化レ
ジスト１４のシリル化の場合と同様、架橋部２１以外の
部分においてのみ、シリル化レジスト２０（ポリビニル
フェノール系レジスト）のフェノール性水酸基とジメチ
ルシリルジメチルアミンが反応してＳｉ元素がレジスト
内に取り込まれるからである。これにより、架橋部２１
以外の部分が、Ｓｉ元素含有領域２２となる。なお、本
実施の形態では、Ｓｉ元素含有領域２２はシリル化レジ
スト２０の膜厚と同じ深さであるが、シリル化レジスト
２０の表層部にのみＳｉ元素含有領域２２を形成しても
よい。By this treatment, the portion of the silylated resist 20 other than the cross-linking portion 21 is silylated. Similar to the case of silylation of the silylated resist 14, the phenolic hydroxyl group of the silylated resist 20 (polyvinylphenol-based resist) reacts with dimethylsilyldimethylamine only in the portion other than the cross-linking portion 21, so that Si element is present in the resist. Because it is taken in. Thereby, the bridge portion 21
The portion other than is the Si element-containing region 22. Although the Si element-containing region 22 has the same depth as the film thickness of the silylated resist 20 in the present embodiment, the Si element-containing region 22 may be formed only on the surface layer portion of the silylated resist 20.
【００２８】次に、酸素ガスプラズマでウエハ全面をド
ライエッチングすることにより、図１（ｉ）に示すよう
に、第２の上層レジストと第２の下層レジストの溝状パ
ターン２３、および、第１の上層レジストと第１の下層
レジストの穴状パターン２４形成される。図２は、パタ
ーンが形成された基板を上から見た図を、断面図（図１
（ｉ）と同じ）とともに示した図である。Next, by dry etching the entire surface of the wafer with oxygen gas plasma, as shown in FIG. 1I, the groove-shaped patterns 23 of the second upper layer resist and the second lower layer resist, and the first pattern. A hole-shaped pattern 24 of the upper layer resist and the first lower layer resist is formed. FIG. 2 is a cross-sectional view of the pattern-formed substrate viewed from above (see FIG.
It is the figure shown together with (the same as (i)).
【００２９】すなわち、Ｓｉ元素含有領域２２、Ｓｉ元
素含有領域１７が、酸素ガスプラズマではエッチングさ
れないことを利用して、溝状パターン２３と穴状パター
ン２４を、１回のエッチング処理によって形成すること
ができる。本実施の形態では、エッチングガスとしてＣ
２Ｆ６／Ｏ２混合ガスを用い、ラムリサーチ社製エッチ
ング装置ＴＣＰ−９４００を使用して、トップパワー２
００Ｗ、ボトムパワー５Ｗの条件で６０秒程度のエッチ
ングを行っている。That is, by utilizing the fact that the Si element-containing region 22 and the Si element-containing region 17 are not etched by oxygen gas plasma, the groove pattern 23 and the hole pattern 24 are formed by one etching process. You can In this embodiment, the etching gas is C
Using 2 F 6 / O 2 mixed gas, using a Lam Research Corporation etching apparatus TCP-9400, top power 2
Etching is performed for about 60 seconds under the conditions of 00 W and bottom power of 5 W.
【００３０】以上のようにして形成された溝状パターン
２３および穴状パターン２４に、Ｃｕ、Ｎｉなどの導電
性材料を埋め込むことにより、半導体装置の微細な配線
パターンを実現することができる。By embedding a conductive material such as Cu or Ni in the groove-shaped pattern 23 and the hole-shaped pattern 24 formed as described above, a fine wiring pattern of a semiconductor device can be realized.
【００３１】なお、本実施の形態は、シリル化を行って
パターン形成を行うものであるが、Ｓｉ以外の金属をレ
ジストに導入することによって、同様のパターン形成を
実現することも可能である。また、各レジストの材料
と、エッチングガスの組み合わせは、上記工程において
必要となるエッチング選択性を確保できるように決定す
ればよく、本実施の形態に限定されるものではない。In the present embodiment, patterning is performed by performing silylation, but it is also possible to realize similar patterning by introducing a metal other than Si into the resist. Further, the combination of the material of each resist and the etching gas may be determined so as to ensure the etching selectivity required in the above process, and is not limited to this embodiment.
【００３２】また、本実施の形態では、第１の上層レジ
ストの耐熱性を高めるためにクリプトンフロライド(Ｋ
ｒＦ)エキシマレーザによる紫外線露光を行っている
が、耐熱性を向上する方法は、これに限定されるもので
はなく、例えばプラズマ処理によりレジスト表面を変質
させて耐熱性を高める方法でもよい。Further, in this embodiment, in order to improve the heat resistance of the first upper layer resist, krypton fluoride (K
Although the ultraviolet exposure by the rF) excimer laser is performed, the method for improving the heat resistance is not limited to this, and for example, a method of modifying the resist surface by plasma treatment to increase the heat resistance may be used.
【００３３】また、本実施の形態は、微細パターンをウ
エハ基板上に形成する形態であるが、本発明の微細パタ
ーンの形成方法が、ウエハ基板上に積層されたいずれか
の層上に微細パターンを形成する際にも適用できること
はいうまでもない。Further, in the present embodiment, the fine pattern is formed on the wafer substrate. However, the method for forming a fine pattern according to the present invention is such that the fine pattern is formed on any layer laminated on the wafer substrate. It goes without saying that it can be applied when forming
【００３４】さらに、本発明の微細パターンの形成方法
は、半導体装置の製造工程のみならず、液晶素子その他
の電子デバイスなどの製造工程においても適用できるも
のである。Further, the method for forming a fine pattern of the present invention can be applied not only in the manufacturing process of semiconductor devices but also in the manufacturing process of liquid crystal elements and other electronic devices.
【００３５】[0035]
【発明の効果】本発明の微細パターンの形成方法では、
下地ウエハ基板１上に、有機樹脂１３を下層レジスト、
シリル化レジスト１４を上層レジストとする２層レジス
トを塗布形成し、上層レジストの一部を穴状に露光して
架橋させる。その後、ウエハ全面をシリル化処理するこ
とにより上層レジストの架橋部１５以外をシリル化反応
させてＳｉ元素を付与する。その上層レジストに耐熱性
向上処理を施した後、有機樹脂１９を下層レジスト、シ
リル化レジスト２０を上層レジストとする２層レジスト
をさらに塗布形成し、同様の露光、シリル化を行って、
穴状の架橋部１５の上に、溝状の架橋部２１を形成し、
最後にエッチングを行って溝状パターン２３および穴状
パターン２４を形成する。According to the method of forming a fine pattern of the present invention,
On the base wafer substrate 1, the organic resin 13 is provided as a lower layer resist,
A two-layer resist using the silylated resist 14 as an upper layer resist is formed by coating, and a part of the upper layer resist is exposed in a hole shape to crosslink. After that, the entire surface of the wafer is subjected to a silylation treatment to cause a silylation reaction except for the cross-linking portion 15 of the upper layer resist to give Si element. After subjecting the upper layer resist to the heat resistance improving treatment, a two-layer resist having the organic resin 19 as the lower layer resist and the silylated resist 20 as the upper layer resist is further applied and formed, and the same exposure and silylation are performed,
Forming the groove-shaped bridge portion 21 on the hole-shaped bridge portion 15,
Finally, etching is performed to form groove patterns 23 and hole patterns 24.
【００３６】この方法によれば、真空蒸着処理を行わず
に、簡便に溝状パターンと穴状パターンとが共存する微
細パターンを形成することができる。According to this method, it is possible to easily form a fine pattern in which the groove-shaped pattern and the hole-shaped pattern coexist without performing the vacuum deposition process.
【図１】 本発明の微細パターンの形成方法を説明する
ための図FIG. 1 is a diagram for explaining a method for forming a fine pattern according to the present invention.
【図２】 本発明の方法により形成された穴状パター
ン、溝状パターンを２方向から見た図FIG. 2 is a view of a hole-shaped pattern and a groove-shaped pattern formed by the method of the present invention viewed from two directions.
【図３】 従来の微細パターンの形成方法を説明するた
めの図FIG. 3 is a diagram for explaining a conventional method of forming a fine pattern.
【図４】 従来方法により形成された穴状パターン、溝
状パターンを２方向から見た図FIG. 4 is a view of a hole pattern and a groove pattern formed by a conventional method as seen from two directions.
１ 下地ウエハ基板、 ２ 有機樹脂、 ３ ＳｉＯ２
膜、 ４ レジスト、５ 穴状ＳｉＯ２膜パターン、
６ 穴状有機樹脂パターン、 ７ 有機樹脂、８ Ｓｉ
Ｏ２膜、 ９ レジスト、 １０ 溝状ＳｉＯ２膜パタ
ーン、１１ 溝状有機樹脂パターン、 １２ 穴状パタ
ーン、１３ 有機樹脂（第１の下層レジスト）、１４
シリル化レジスト（第１の上層レジスト）、１５ 架橋
部（第１の架橋部）、 １６ Ｓｉ元素を含む有機ガス
雰囲気、１７ Ｓｉ元素含有領域、 １８ 露光、１９
有機樹脂（第２の下層レジスト）、２０ シリル化レ
ジスト（第２の上層レジスト）、２１ 架橋部（第２の
架橋部）、 ２２ Ｓｉ元素含有領域、２３ 溝状パタ
ーン、 ２４ 穴状パターン。1 base wafer substrate, 2 organic resin, 3 SiO 2
Film, 4 resist, 5 hole-shaped SiO 2 film pattern,
6 hole-shaped organic resin pattern, 7 organic resin, 8 Si
O 2 film, 9 resist, 10 groove-shaped SiO 2 film pattern, 11 groove-shaped organic resin pattern, 12 hole-shaped pattern, 13 organic resin (first lower layer resist), 14
Silylation resist (first upper layer resist), 15 cross-linking portion (first cross-linking portion), 16 Si element-containing organic gas atmosphere, 17 Si element-containing region, 18 exposure, 19
Organic resin (second lower layer resist), 20 Silylation resist (second upper layer resist), 21 Crosslinked portion (second crosslinked portion), 22 Si element-containing region, 23 Groove pattern, 24 Hole pattern.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−188447（ＪＰ，Ａ) 特開2000−21864（ＪＰ，Ａ) 特開 平１−186936（ＪＰ，Ａ) 特開2001−56550（ＪＰ，Ａ) 特開2000−81709（ＪＰ，Ａ) 特開 平８−18227（ＪＰ，Ａ) 特開 平11−214285（ＪＰ，Ａ) 特開 平３−147314（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/00 - 7/42 H01L 21/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-3-188447 (JP, A) JP-A-2000-21864 (JP, A) JP-A-1-186936 (JP, A) JP-A-2001-56550 ( JP, A) JP 2000-81709 (JP, A) JP 8-18227 (JP, A) JP 11-214285 (JP, A) JP 3-147314 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G03F 7/ 00-7/42 H01L 21/027
Claims (7)
し、さらに、当該下層レジスト上に、表層から無機物元
素が付与されると所定のエッチングガスによるドライエ
ッチングに対して耐性が強くなる材料からなる第１の上
層レジストを塗布形成する第１の薄膜形成工程と、 前記第１の上層レジストの所定の範囲を穴状に架橋させ
て第１の架橋部を形成する第１の架橋部形成工程と、 前記第１の架橋部が形成された第１の上層レジストを前
記無機物元素を含むガスにさらして、当該上層レジスト
の前記第１の架橋部を除く部分に、前記ガス中に含まれ
る無機物元素を付与する第１の無機物元素付与工程と、 前記第１の無機物元素付与工程後の前記第１の上層レジ
ストに対し、当該第１の上層レジストの耐熱性を高める
処理を施す耐熱性向上処理工程と、 前記耐熱性向上処理工程後の第１の上層レジストの上
に、第２の下層レジストを塗布形成し、さらに、当該下
層レジスト上に、表層から無機物元素が付与されると所
定のエッチングガスによるドライエッチングに対して耐
性が強くなる材料からなる第２の上層レジストを塗布形
成する第２の薄膜形成工程と、 前記第２の上層レジストの、前記第１の架橋部の上に位
置する所定の範囲を、溝状に架橋させて第２の架橋部を
形成する第２の架橋部形成工程と、 前記第２の架橋部が形成された第２の上層レジストを前
記無機物元素を含むガスにさらして、当該上層レジスト
の前記第２の架橋部を除く部分に前記ガス中に含まれる
無機物元素を付与する第２の無機物元素付与工程と、 前記第２の無機物元素付与工程後に、前記所定のエッチ
ングガスを用いてドライエッチングを行って、前記第２
の上層レジストおよび下層レジストについての溝状パタ
ーンと、前記第１の上層レジストおよび下層レジストに
ついての穴状パターンとを形成するエッチング工程と、
を含むことを特徴とする微細パターンの形成方法。1. A material in which a first lower layer resist is applied and formed on a substrate, and when an inorganic element is applied from the surface layer onto the lower layer resist, the resistance to dry etching by a predetermined etching gas becomes strong. A first thin film forming step of coating and forming a first upper layer resist, and forming a first cross-linking portion by cross-linking a predetermined range of the first upper layer resist in a hole shape to form a first cross-linking portion. And a step of exposing the first upper layer resist in which the first cross-linking portion is formed to a gas containing the inorganic element, and including a portion of the upper layer resist excluding the first cross-linking portion in the gas. A first inorganic element imparting step of imparting an inorganic element, and a heat resistance improving process of subjecting the first upper layer resist after the first inorganic element imparting step to treatment for increasing the heat resistance of the first upper layer resist place A heat treatment step, a second lower layer resist is coated and formed on the first upper layer resist after the heat resistance improving treatment step, and further, when an inorganic element is given from the surface layer on the lower layer resist, a predetermined amount is given. A second thin film forming step of applying and forming a second upper layer resist made of a material having high resistance to dry etching by an etching gas; and a step of forming a second upper layer resist on the first cross-linking portion. A second cross-linking portion forming step of cross-linking a predetermined range in a groove shape to form a second cross-linking portion; and a second upper layer resist in which the second cross-linking portion is formed, containing the inorganic element. A second inorganic element applying step of applying an inorganic element contained in the gas to a portion of the upper layer resist excluding the second cross-linking portion, after the second inorganic element applying step, Predetermined ed The second etching is performed by dry etching using a etching gas.
An etching step of forming a groove pattern for the upper layer resist and the lower layer resist, and a hole pattern for the first upper layer resist and the lower layer resist,
A method for forming a fine pattern, comprising:
ストが、ケイ素（Ｓｉ）元素との反応によりシリル化す
るレジストであり、 前記第１および／または第２の無機物元素付与工程にお
いて前記上層レジストをさらすガスが、ケイ素（Ｓｉ）
元素を含むガスであることを特徴とする請求項１記載の
微細パターンの形成方法。2. The first and / or second upper layer resist is a resist that is silylated by reaction with a silicon (Si) element, and the upper layer in the first and / or second inorganic element applying step. The gas that exposes the resist is silicon (Si)
The method for forming a fine pattern according to claim 1, wherein the gas is an element-containing gas.
ルフェノール系レジストであることを特徴とする請求項
２記載の微細パターンの形成方法。3. The method for forming a fine pattern according to claim 2, wherein the resist to be silylated is a polyvinylphenol-based resist.
上層レジストに対し、紫外線による露光を行って耐熱性
を高める工程であることを特徴とする請求項１から３の
いずれかに記載の微細パターンの形成方法。4. The heat resistance improving treatment step is a step of increasing the heat resistance by exposing the first upper layer resist with ultraviolet rays. Method for forming fine pattern.
あり、前記ドライエッチングが、酸素プラズマによるエ
ッチングであることを特徴とする請求項１から４のいず
れかに記載の微細パターンの形成方法。5. The method for forming a fine pattern according to claim 1, wherein the predetermined etching gas is oxygen gas, and the dry etching is etching by oxygen plasma.
パターンの形成方法により微細パターンを形成する工程
と、 形成された微細パターンに導電性材料を埋め込むことに
より、配線を行う工程とを含むことを特徴とする半導体
装置の製造方法。6. A step of forming a fine pattern by the method of forming a fine pattern according to claim 1, and a step of wiring by embedding a conductive material in the formed fine pattern. A method of manufacturing a semiconductor device, comprising:
用いて製造されることを特徴とする半導体装置。7. A semiconductor device manufactured by using the method for manufacturing a semiconductor device according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059930A JP3453370B2 (en) | 2001-03-05 | 2001-03-05 | Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059930A JP3453370B2 (en) | 2001-03-05 | 2001-03-05 | Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258493A JP2002258493A (en) | 2002-09-11 |
| JP3453370B2 true JP3453370B2 (en) | 2003-10-06 |
Family
ID=18919426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059930A Expired - Fee Related JP3453370B2 (en) | 2001-03-05 | 2001-03-05 | Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3453370B2 (en) |
-
2001
- 2001-03-05 JP JP2001059930A patent/JP3453370B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002258493A (en) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648198A (en) | Resist hardening process having improved thermal stability | |
| JP3236266B2 (en) | Pattern formation method | |
| JP3660258B2 (en) | Fine resist pattern, method for forming fine pattern, and method for manufacturing semiconductor device | |
| JP2004335873A (en) | Method for forming pattern | |
| JP3453370B2 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device | |
| JP3453369B2 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, and semiconductor device | |
| JPH06204130A (en) | Forming method of pattern | |
| JP3441439B2 (en) | Method of forming fine resist pattern and method of manufacturing semiconductor device | |
| JP3553897B2 (en) | Method of forming fine resist pattern and method of manufacturing semiconductor device | |
| JPH0684787A (en) | Formation of multilayered resist pattern | |
| JPH09232428A (en) | Manufacturing method for semiconductor device | |
| JPS62195125A (en) | Formation of fine pattern | |
| KR19990059158A (en) | Method of forming photoresist pattern using silicide | |
| JPS6256956A (en) | Production of heat resistant insulating pattern | |
| JPH0594022A (en) | Multilayered resist structure and its manufacture | |
| JPH05182904A (en) | Forming method for pattern | |
| KR100192932B1 (en) | Methof for forming semiconductor device | |
| JP3497725B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS59121923A (en) | Manufacture of semiconductor device | |
| JP2005150222A (en) | Method of forming pattern | |
| JP2002261090A (en) | Foundation step flattening method and manufacturing method of semiconductor device | |
| JPS63115337A (en) | Processing of photoresist | |
| JPH0247660A (en) | Pattern forming method | |
| JP2003007818A (en) | Method of manufacturing semiconductor device | |
| JPS6362319A (en) | Manufacture of mask for x-ray lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100718 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100718 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120718 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |