JP2005150222A - Method of forming pattern - Google Patents

Method of forming pattern Download PDF

Info

Publication number
JP2005150222A
JP2005150222A JP2003382498A JP2003382498A JP2005150222A JP 2005150222 A JP2005150222 A JP 2005150222A JP 2003382498 A JP2003382498 A JP 2003382498A JP 2003382498 A JP2003382498 A JP 2003382498A JP 2005150222 A JP2005150222 A JP 2005150222A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
resist pattern
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003382498A
Other languages
Japanese (ja)
Inventor
Etsuro Kawaguchi
悦郎 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003382498A priority Critical patent/JP2005150222A/en
Publication of JP2005150222A publication Critical patent/JP2005150222A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of forming a pattern in which a substrate to be processed is processed to a fine pattern having predetermined size and shape by using a heat shrinking method. <P>SOLUTION: The method of forming the pattern includes steps of: sequentially forming a first resist film and a second resist film on the film 2 to be processed on the substrate 1; forming a second resist pattern 6 by developing after the predetermined region of the first resist film is exposed; then forming the first resist pattern 7 having an opening 9 to the film 2 to be processed by etching the first resist film with the second resist pattern 6 as a mask; and thereafter contracting the size L of the opening 9 by heat treating at the temperature of the glass transition point or higher of the first resist film. The heat treatment is preferable to be performed after an SiO<SB>2</SB>film 8 is formed on the upper surface of the second resist pattern 6 and the side walls of the second resist pattern 6 and the first resist pattern 7. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、パターン形成方法に関し、特に、レジストの熱流動を利用して微細化したレジストパターンを用いてパターンを形成する方法に関する。   The present invention relates to a pattern forming method, and more particularly, to a method for forming a pattern using a resist pattern that is miniaturized by utilizing the thermal flow of the resist.

近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。   In recent years, with the increase in the degree of integration of semiconductor devices, the dimensions of individual elements have been reduced, and the widths of wirings and gates constituting each element have also been reduced.

この微細化を支えているフォトリソグラフィ技術には、被加工基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望のレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。   The photolithography technology that supports this miniaturization includes a step of applying a resist composition to the surface of a substrate to be processed to form a resist film, and exposing a predetermined resist pattern by irradiating light with a resist pattern latent. A step of forming an image, a step of performing a heat treatment if necessary, a step of developing the image to form a desired resist pattern, and a step of performing processing such as etching on the substrate to be processed using the resist pattern as a mask Is included.

上記のレジストパターンの形状として代表的であるのは、ラインパターンおよびホールパターンである。ここで、ホールパターンは、ラインパターンに比較して露光解像度が低く、フォトリソグラフィ技術によってパターンの微細化を図ることは困難である。   Typical shapes of the resist pattern are a line pattern and a hole pattern. Here, the hole pattern has a lower exposure resolution than the line pattern, and it is difficult to miniaturize the pattern by photolithography.

そこで、ホールパターンを微細化する技術として、従来より、熱シュリンク法によるものが知られている。これは、レジストパターンを形成した後、レジストのガラス転移点(Tg)以上の温度で加熱処理を行うことによりレジストを流動させて、パターンの寸法をシュリンク(縮小)する方法である。   Therefore, as a technique for miniaturizing a hole pattern, a technique based on a thermal shrink method is conventionally known. This is a method in which after forming a resist pattern, heat treatment is performed at a temperature equal to or higher than the glass transition point (Tg) of the resist to cause the resist to flow and shrink the pattern dimensions.

しかしながら、従来の熱シュリンク法によって形成されたレジストパターンでは、次のような問題があった。   However, the resist pattern formed by the conventional thermal shrink method has the following problems.

図7は、シュリンク前後のレジストパターンを示す断面図である。図7(a)に示すように、半導体基板11上に設けられた被加工膜12の上にはレジストパターン13が形成されている。これにレジストのガラス転移点以上の温度の熱を加えると、レジストの熱流動が起こり、開口部(ホール)14周辺のレジストが開口部14の内部に流れ込む。このようにすることによって、開口部14の内径をシュリンクさせることができる。図7(b)は、シュリンク後のレジストパターン13を示している。レジストが開口部14に流れ込むことによって、レジストパターン13の断面形状は、側壁部の直線性が低下して上部付近で丸みを帯びた形状に変化している。このような形状のレジストパターン13をマスクとして被加工膜12のエッチングを行う場合、被加工膜12を所望の寸法および形状を有するパターンに加工することは困難である。   FIG. 7 is a cross-sectional view showing resist patterns before and after shrinking. As shown in FIG. 7A, a resist pattern 13 is formed on a film to be processed 12 provided on a semiconductor substrate 11. When heat having a temperature equal to or higher than the glass transition point of the resist is applied to the resist, thermal flow of the resist occurs, and the resist around the opening (hole) 14 flows into the opening 14. By doing in this way, the internal diameter of the opening part 14 can be shrunk. FIG. 7B shows the resist pattern 13 after shrinking. As the resist flows into the opening 14, the cross-sectional shape of the resist pattern 13 is changed to a rounded shape near the upper portion due to a decrease in linearity of the side wall. When the processed film 12 is etched using the resist pattern 13 having such a shape as a mask, it is difficult to process the processed film 12 into a pattern having a desired size and shape.

ところで、半導体装置の製造工程では、パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。そして、F(フッ素)レーザ光(波長:157nm)などの短波長の露光光に対する透過率を確保するために、レジストパターンを薄膜化することが行われている。これは、微細化による線幅縮小に起因して、レジストパターンに傾きや倒れが発生するのを防ぐため、アスペクト比(レジストパターンの膜厚/レジストパターンの線幅)を所定値以下の値とする点からも必要である。 By the way, in the manufacturing process of a semiconductor device, the wavelength of exposure light used when forming the resist pattern latent image is being shortened as one of means for reducing the pattern. Then, F 2 (fluorine) laser light (wavelength: 157 nm) in order to ensure the transmittance for exposure light of short wavelength, such as and the resist pattern is made to be thin. This is because the aspect ratio (resist pattern film thickness / resist pattern line width) is set to a value equal to or smaller than a predetermined value in order to prevent the resist pattern from being tilted or tilted due to the reduction in line width due to miniaturization. It is necessary from the point to do.

レジストパターンの膜厚は、具体的には100nm〜200nm程度まで薄くすることが求められている。しかしながら、こうした薄膜のレジストパターンを熱シュリンクした場合、シュリンク後のレジストパターンの形状は、図7(b)に示す形状より一層劣化したものになるという問題があった。   Specifically, the thickness of the resist pattern is required to be reduced to about 100 nm to 200 nm. However, when such a thin resist pattern is heat-shrinked, there is a problem that the shape of the resist pattern after shrinking becomes more deteriorated than the shape shown in FIG.

図8は、シュリンク後の薄膜レジストパターンの断面図である。図7と同様に、レジストパターン17は、半導体基板15上に設けられた被加工膜16の上に形成されている。加熱処理によってレジストが流動すると、レジストは開口部(ホール)18の内部に流れ込む。しかし、この場合、レジストパターン17の膜厚が薄いために、レジストパターン17の側壁部の直線性はさらに低下して、上部のみならず側壁部全体が丸みを帯びてだれた状態になる。このような形状のレジストパターン17をマスクとして被加工膜12のエッチングを行う場合、被加工膜12を所望の寸法および形状を有するパターンに加工することは非常に困難となる。   FIG. 8 is a cross-sectional view of the thin film resist pattern after shrinking. As in FIG. 7, the resist pattern 17 is formed on the film 16 to be processed provided on the semiconductor substrate 15. When the resist flows by the heat treatment, the resist flows into the opening (hole) 18. However, in this case, since the resist pattern 17 is thin, the linearity of the side wall portion of the resist pattern 17 is further lowered, and not only the upper portion but also the entire side wall portion is rounded. When etching the film to be processed 12 using the resist pattern 17 having such a shape as a mask, it becomes very difficult to process the film to be processed 12 into a pattern having a desired size and shape.

また、薄膜化されたレジストパターン17では、開口部18に流れ込むレジストの量が少なくなるために、開口部18の内径を所望の寸法までシュリンクすることができないという問題もあった。   Further, the resist pattern 17 having a reduced thickness has a problem that the inner diameter of the opening 18 cannot be shrunk to a desired dimension because the amount of resist flowing into the opening 18 is reduced.

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、熱シュリンク法を用いて被加工基板を所定の寸法および形状を有する微細パターンに加工することのできるパターン形成方法を提供することにある。   The present invention has been made in view of such problems. That is, an object of the present invention is to provide a pattern forming method capable of processing a substrate to be processed into a fine pattern having a predetermined size and shape using a thermal shrink method.

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本発明のパターン形成方法は、被加工膜の上に第1のレジスト膜を形成する工程と、この第1のレジスト膜の上に第2のレジスト膜を形成する工程と、この第2のレジスト膜の所定領域を露光する工程と、露光後の第2のレジスト膜を現像して第2のレジストパターンを形成する工程と、この第2のレジストパターンをマスクとして第1のレジスト膜をドライエッチングし、被加工膜に至る開口部を有する第1のレジストパターンを形成する工程と、第1のレジスト膜のガラス転移点以上の温度で加熱処理を行い、開口部の寸法を縮小する工程と、加熱処理後に第2のレジストパターンおよび第1のレジストパターンをマスクとして被加工膜をドライエッチングし、被加工膜にパターンを形成する工程とを有することを特徴とするものである。   The pattern forming method of the present invention includes a step of forming a first resist film on a film to be processed, a step of forming a second resist film on the first resist film, and the second resist A step of exposing a predetermined region of the film, a step of developing the second resist film after the exposure to form a second resist pattern, and dry etching the first resist film using the second resist pattern as a mask A step of forming a first resist pattern having an opening reaching the film to be processed, a step of performing a heat treatment at a temperature equal to or higher than the glass transition point of the first resist film, and reducing the size of the opening; And a step of dry-etching the film to be processed using the second resist pattern and the first resist pattern as a mask after the heat treatment, and forming a pattern on the film to be processed.

上記のパターン形成方法において、第2のレジスト膜は第1のレジスト膜より薄く、100nm〜200nmの膜厚で形成されることが好ましい。また、第2のレジスト膜は化学増幅型のレジスト膜とすることが好ましい。さらに、第2のレジスト膜はシリコンを含み、第1のレジスト膜のドライエッチングを酸素を含むエッチングガスを用いて行うことによって、第1のレジストパターンの形成とともに、第2のレジストパターンの上面と、第2のレジストパターンおよび第1のレジストパターンの側壁部とに酸化シリコン膜を形成することが好ましい。この場合、第2のレジスト膜はシロキサン系ラダーポリマーとすることができる。   In the above pattern formation method, the second resist film is preferably thinner than the first resist film and has a thickness of 100 nm to 200 nm. The second resist film is preferably a chemically amplified resist film. Further, the second resist film contains silicon, and dry etching of the first resist film is performed using an etching gas containing oxygen, whereby the first resist pattern is formed and the upper surface of the second resist pattern is formed. It is preferable to form a silicon oxide film on the second resist pattern and the side walls of the first resist pattern. In this case, the second resist film can be a siloxane ladder polymer.

また、本発明のパターン形成方法は、被加工膜の上にレジスト膜を形成する工程と、このレジスト膜の所定領域を露光する工程と、露光後のレジスト膜を現像し、被加工膜に至る開口部を有するレジストパターンを形成する工程と、このレジストパターンの上面および側壁部に、レジスト膜よりガラス転移点の高い物質からなる薄膜を形成する工程と、この薄膜のガラス転移点より低い温度で加熱処理を行うことによりレジスト膜を流動させて開口部の寸法を縮小する工程と、加熱処理後のレジストパターンをマスクとして被加工膜をドライエッチングし、被加工膜にパターンを形成する工程とを有することを特徴とするものである。ここで、ガラス転移点の高い物質は酸化シリコンとすることができる。   The pattern forming method of the present invention includes a step of forming a resist film on a film to be processed, a step of exposing a predetermined region of the resist film, and developing the resist film after exposure to reach the film to be processed. A step of forming a resist pattern having an opening, a step of forming a thin film made of a material having a glass transition point higher than that of the resist film on the upper surface and side wall of the resist pattern, and a temperature lower than the glass transition point of the thin film. A process of flowing the resist film by heat treatment to reduce the size of the opening, and a process of dry etching the film to be processed using the resist pattern after the heat treatment as a mask to form a pattern on the film to be processed. It is characterized by having. Here, the substance having a high glass transition point can be silicon oxide.

この発明は以上説明したように、第1のレジスト膜の上に第2のレジストパターンを形成し、この第2のレジストパターンをマスクとする第1のレジスト膜のドライエッチングによって第1のレジストパターンを形成する。その後、加熱処理をして第1のレジスト膜を流動させ、レジストパターンの開口部の寸法を縮小(以下、シュリンクという。)させるものである。すなわち、フォトリソグラフィ法によって形成するレジストパターンと、加熱処理によって流動させるレジストパターンとを別個のものとしているので、前者のレジストパターンを十分に薄く形成することができる一方、後者のレジストパターンはフォトリソグラフィ法とは無関係に厚く形成することができる。したがって、開口部に流れ込むレジストの量を多くすることができるので、パターンを所望の寸法までシュリンクさせることが可能になる。   As described above, according to the present invention, the second resist pattern is formed on the first resist film, and the first resist pattern is formed by dry etching of the first resist film using the second resist pattern as a mask. Form. Thereafter, heat treatment is performed to flow the first resist film, and the size of the opening of the resist pattern is reduced (hereinafter referred to as shrink). That is, since the resist pattern formed by the photolithography method and the resist pattern to be flowed by the heat treatment are separated, the former resist pattern can be formed sufficiently thin, while the latter resist pattern is formed by photolithography. It can be formed thick regardless of the method. Therefore, since the amount of resist flowing into the opening can be increased, the pattern can be shrunk to a desired dimension.

また、この発明は、レジストパターンの上面および側壁部に、レジスト膜よりガラス転移点の高い物質からなる薄膜を形成した後に、この薄膜のガラス転移点より低い温度で加熱処理を行うことによってレジスト膜を流動させ、レジストパターンの開口部の寸法をシュリンクさせるものである。上記の薄膜の存在によって、レジストパターンの流動をある程度抑えることが可能になるので、シュリンク後のレジストパターンの側壁部が丸みを帯びてだれた形状になるのを防ぐことができる。   Further, the present invention provides a resist film by forming a thin film made of a substance having a glass transition point higher than that of the resist film on the upper surface and side wall of the resist pattern, and then performing a heat treatment at a temperature lower than the glass transition point of the thin film. The size of the opening of the resist pattern is shrunk. The presence of the thin film makes it possible to suppress the flow of the resist pattern to some extent. Therefore, it is possible to prevent the side wall portion of the resist pattern after shrinking from being rounded.

図1〜図6は、本発明にかかるパターン形成方法の一例を示したものである。これらの図において、同じ符号を付した部分は同じものであることを示している。   1 to 6 show an example of a pattern forming method according to the present invention. In these drawings, the same reference numerals indicate the same parts.

まず、図1に示すように、基板1上に被加工膜2を形成する。例えば、シリコン基板などの半導体基板上に、プラズマCVD法によって膜厚400nm程度のTEOS(テトラエトキシシラン)膜を形成することができる。ここで、半導体基板には、銅配線層などの導電層または不純物ドーピング領域などが形成されていてもよい。   First, as shown in FIG. 1, a film to be processed 2 is formed on a substrate 1. For example, a TEOS (tetraethoxysilane) film having a thickness of about 400 nm can be formed on a semiconductor substrate such as a silicon substrate by a plasma CVD method. Here, a conductive layer such as a copper wiring layer or an impurity doping region may be formed on the semiconductor substrate.

尚、本実施の形態においては、基板1は半導体基板に限られるものではなく、ガラス基板またはプラスチック基板などの他の基板を用いてもよい。また、被加工膜2もTEOS膜に限られるものではなく、SiO(酸化シリコン)膜、SiC(炭化シリコン)膜、Si膜、Si膜若しくはSiN膜などのSi(窒化シリコン)膜、SiCN(炭窒化シリコン)膜、SiOC(酸炭化シリコン)膜またはポリイミド誘導体、ポリアリルエーテル誘導体、ポリキノリン誘導体およびポリパラキシレン誘導体などの芳香族化合物の重合体からなる膜などを用いることができる。これらの膜は、CVD(Chemical Vapor Deposition,以下、CVDという。)法、スパッタ法または回転塗布法などによって形成することができる。 In the present embodiment, the substrate 1 is not limited to a semiconductor substrate, and other substrates such as a glass substrate or a plastic substrate may be used. Further, the film to be processed 2 is not limited to the TEOS film, and is Si x N such as SiO 2 (silicon oxide) film, SiC (silicon carbide) film, Si 3 N 4 film, Si 2 N 3 film, or SiN film. Y (silicon nitride) film, SiCN (silicon carbonitride) film, SiOC (silicon oxycarbide) film, or a film made of a polymer of an aromatic compound such as polyimide derivative, polyallyl ether derivative, polyquinoline derivative, and polyparaxylene derivative Can be used. These films can be formed by a CVD (Chemical Vapor Deposition, hereinafter referred to as CVD) method, a sputtering method, a spin coating method, or the like.

次に、被加工膜2の上に第1のレジスト膜3を形成する(図1)。第1のレジスト膜3は、後工程でパターニングされた後、ガラス転移点以上の温度で加熱されることによって流動を起こし、形成されたパターンをシュリンクさせるものである。したがって、この役割を果たすことのできる材料であれば、第1のレジスト膜3として用いることができる。具体的には、有機系ポリマー骨格を有するレジスト膜が第1のレジスト膜3として好ましく用いられる。また、第1のレジスト膜3の膜厚は、所望の寸法の微細パターンを得るのに十分な量のレジストを流動することのできる膜厚とする。   Next, a first resist film 3 is formed on the work film 2 (FIG. 1). The first resist film 3 is patterned in a subsequent step and then heated at a temperature equal to or higher than the glass transition point to cause flow and shrink the formed pattern. Therefore, any material that can fulfill this role can be used as the first resist film 3. Specifically, a resist film having an organic polymer skeleton is preferably used as the first resist film 3. The film thickness of the first resist film 3 is set so that a sufficient amount of resist can flow to obtain a fine pattern with a desired dimension.

例えば、ノボラック系のレジスト樹脂組成物をTEOS膜上に回転塗布し、これに130℃で60秒間程度の加熱処理を行う。このようにして、膜厚300nm程度のノボラック系レジスト膜を第1のレジスト膜3として形成することができる。   For example, a novolac resist resin composition is spin-coated on the TEOS film and subjected to a heat treatment at 130 ° C. for about 60 seconds. In this way, a novolac resist film having a thickness of about 300 nm can be formed as the first resist film 3.

第1のレジスト膜3を形成した後は、この上に第2のレジスト膜4を形成する(図1)。第2のレジスト膜4は、第1のレジスト膜3をパターニングする際のマスクとなるものであり、フォトリソグラフィ法によって微細なレジストパターンに加工される。このため、第2のレジスト膜4は第1のレジスト膜3より薄く、100nm〜200nm程度の膜厚で形成されることが好ましい。また、第2のレジスト膜4の材料は、第1のレジスト膜3の材料より高いガラス転移点を有していることが好ましい。これにより、後工程での加熱処理によって第1のレジストパターンを流動させる際に、第2のレジストパターンが第1のレジストパターンと一緒に流動してしまうのをある程度抑制することができるので、レジストパターンの上部が丸みを帯びてだれるのを防ぐことが可能になる。   After forming the first resist film 3, a second resist film 4 is formed thereon (FIG. 1). The second resist film 4 serves as a mask for patterning the first resist film 3, and is processed into a fine resist pattern by a photolithography method. For this reason, the second resist film 4 is preferably thinner than the first resist film 3 and has a thickness of about 100 nm to 200 nm. The material of the second resist film 4 preferably has a higher glass transition point than the material of the first resist film 3. Accordingly, when the first resist pattern is caused to flow by heat treatment in a later process, the second resist pattern can be prevented from flowing together with the first resist pattern to some extent. It becomes possible to prevent the upper part of the pattern from being rounded.

第2のレジスト膜4は、ポリマー骨格中にシリコンを含むレジストであって、Fエキシマレーザ(波長:157nm)を光源とする露光機に対応するレジスト(以下、Fレジストという。)とすることができる。また、第2のレジスト膜4は、Fエキシマレーザ以外の他の光源、例えば、KrF(フッ化クリプトン)エキシマレーザ(波長:248nm)またはArF(フッ化アルゴン)エキシマレーザ(波長:193nm)などに対応するレジストとすることもできる。 The second resist film 4 is a resist containing silicon in a polymer skeleton, and is a resist (hereinafter referred to as F 2 resist) corresponding to an exposure machine using an F 2 excimer laser (wavelength: 157 nm) as a light source. be able to. The second resist film 4 is made of a light source other than the F 2 excimer laser, such as a KrF (krypton fluoride) excimer laser (wavelength: 248 nm) or an ArF (argon fluoride) excimer laser (wavelength: 193 nm). It is also possible to use a resist corresponding to the above.

例えば、第2のレジスト膜4として、式(1)に示すポリシロキサン構造を有するラダーポリマー(シロキサン系ラダーポリマー)を用いることができる。式(1)において、置換基R,R,Rは露光光源の種類に応じて適宜変えることができる。 For example, a ladder polymer (siloxane ladder polymer) having a polysiloxane structure represented by the formula (1) can be used as the second resist film 4. In the formula (1), the substituents R 1 , R 2 , R 3 can be appropriately changed according to the type of the exposure light source.

Figure 2005150222
Figure 2005150222

例えば、第1のレジスト膜3としてのノボラック系レジスト膜上に、第2のレジスト膜4となるポジ型のFレジスト樹脂組成物を回転塗布する。ここで、Fレジスト樹脂組成物は、化学増幅型のレジスト樹脂組成物とすることが好ましい。具体的には、Fレジスト樹脂組成物は、シリコンを含みアルカリ水溶液に可溶なベースポリマーの少なくとも一部の官能基に酸不安定基が導入されたアルカリ不溶性ポリマーと、酸発生剤とを含む化学増幅型のレジスト樹脂組成物とすることができる。尚、酸発生剤としては、トリフェニルスルホニウムトリフラートなどの光によって酸を発生する光酸発生剤を用いることができる。以下、この化学増幅型のレジスト樹脂組成物を用いて第2のレジスト膜4を形成する場合を例にとり説明する。 For example, a positive F 2 resist resin composition to be the second resist film 4 is spin-coated on a novolak resist film as the first resist film 3. Here, F 2 resist resin composition, it is preferable that the resist resin composition of the chemical amplification type. Specifically, the F 2 resist resin composition comprises an alkali-insoluble polymer in which an acid labile group is introduced into at least a part of functional groups of a base polymer containing silicon and soluble in an alkaline aqueous solution, and an acid generator. It can be set as the chemically amplified resist resin composition containing. In addition, as an acid generator, the photo-acid generator which generate | occur | produces an acid by light, such as a triphenylsulfonium triflate, can be used. Hereinafter, the case where the second resist film 4 is formed using this chemically amplified resist resin composition will be described as an example.

第1のレジスト膜3の上にFレジスト樹脂組成物を塗布した後は、140℃で90秒間程度の加熱処理を行い、膜厚120nm程度の第2のレジスト膜4を形成する。 After the F 2 resist resin composition is applied on the first resist film 3, a heat treatment is performed at 140 ° C. for about 90 seconds to form a second resist film 4 having a thickness of about 120 nm.

次に、第2のレジスト膜4の所定領域を露光する(図2)。例えば、マスク5を介して第2のレジスト膜4にFエキシマレーザ光を照射する。これにより、図2に示すように、第2のレジスト膜4内に、露光部4aと未露光部4bとからなるレジストパターン潜像が形成される。この際、露光部4aにおいては、第2のレジスト膜4中に含まれる酸発生剤から酸が生じるが、未露光部4bでは酸発生剤は露光されないので酸が生じることはない。 Next, a predetermined region of the second resist film 4 is exposed (FIG. 2). For example, the second resist film 4 is irradiated with F 2 excimer laser light through the mask 5. Thereby, as shown in FIG. 2, a resist pattern latent image composed of the exposed portion 4 a and the unexposed portion 4 b is formed in the second resist film 4. At this time, in the exposed portion 4a, acid is generated from the acid generator contained in the second resist film 4, but no acid is generated in the unexposed portion 4b because the acid generator is not exposed.

次に、露光後の第2のレジスト膜4に対して加熱処理を行う。加熱処理の条件は、例えば、110℃で60秒間程度とすることができる。加熱処理を行うと、露光部4aにおける第2のレジスト膜4中のアルカリ不溶性ポリマーがアルカリ可溶性ポリマーになる。具体的には、アルカリ可溶性の官能基をブロックしている酸不安定基が酸の触媒作用によって加熱分解して脱離する。これにより、露光部4aにアルカリ可溶性ポリマーの構造が生じる。   Next, heat treatment is performed on the exposed second resist film 4. The conditions for the heat treatment can be, for example, about 110 ° C. for about 60 seconds. When heat treatment is performed, the alkali-insoluble polymer in the second resist film 4 in the exposed portion 4a becomes an alkali-soluble polymer. Specifically, an acid labile group blocking an alkali-soluble functional group is thermally decomposed and eliminated by the catalytic action of an acid. As a result, an alkali-soluble polymer structure is formed in the exposed portion 4a.

加熱処理を終えた後は、第2のレジスト膜4に対して現像処理を行う。   After finishing the heat treatment, the second resist film 4 is developed.

現像液としては、アルカリ水溶液を用いることができる。アルカリ水溶液としては、例えば、濃度2.38%のテトラメチルアンモニウムハイドロオキサイドの水溶液を用いることができる。尚、現像液として使用可能なアルカリ水溶液であれば、テトラメチルアンモニウムハイドロオキサイド以外の他の物質が含まれていてもよい。   An alkaline aqueous solution can be used as the developer. As the alkaline aqueous solution, for example, an aqueous solution of tetramethylammonium hydroxide having a concentration of 2.38% can be used. In addition, as long as it is aqueous alkali solution which can be used as a developing solution, substances other than tetramethylammonium hydroxide may be contained.

以上の工程によって、図3に示すように、第1のレジスト膜3の上に第2のレジストパターン6を形成することができる。   Through the above steps, the second resist pattern 6 can be formed on the first resist film 3 as shown in FIG.

次に、第2のレジストパターン6をマスクとして、第1のレジスト膜3をドライエッチングする。これにより、図4に示すように、第1のレジストパターン7が形成される。図4において、第1のレジストパターン7は、被加工膜2に至る開口部9を有する。ここで、開口部9は、例えばホールパターンとすることができる。   Next, the first resist film 3 is dry-etched using the second resist pattern 6 as a mask. Thereby, as shown in FIG. 4, the 1st resist pattern 7 is formed. In FIG. 4, the first resist pattern 7 has an opening 9 that reaches the film 2 to be processed. Here, the opening 9 can be a hole pattern, for example.

本実施の形態においては、酸素を含むエッチングガスを用いて上記のドライエッチングを行うことが好ましい。例えば、O(酸素)ガスとN(窒素)ガスとの混合ガスをエッチングガスとして用いることができる。酸素を含むガスをエッチングガスとして用いると、第1のレジスト膜3のドライエッチングとともに、プラズマにより発生した酸素活性種と第2のレジストパターン6中のシリコンとの間で反応が起こり、雰囲気中にSiO(酸化シリコン)が生成する。生成したSiOは、第2のレジストパターン6の上面と、第2のレジストパターン6および第1のレジストパターン7の側壁部とに付着する。その結果、図4に示すように、これらの上に薄いSiO膜8が形成される。ここで、SiO膜8は、後述する第1のレジストパターン7の流動を完全に妨げることのない膜厚とする。 In this embodiment mode, it is preferable to perform the dry etching using an etching gas containing oxygen. For example, a mixed gas of O 2 (oxygen) gas and N 2 (nitrogen) gas can be used as the etching gas. When a gas containing oxygen is used as an etching gas, a reaction occurs between the oxygen active species generated by the plasma and the silicon in the second resist pattern 6 together with the dry etching of the first resist film 3, and in the atmosphere. SiO 2 (silicon oxide) is generated. The generated SiO 2 adheres to the upper surface of the second resist pattern 6 and the side walls of the second resist pattern 6 and the first resist pattern 7. As a result, as shown in FIG. 4, a thin SiO 2 film 8 is formed thereon. Here, the SiO 2 film 8 has a thickness that does not completely hinder the flow of the first resist pattern 7 described later.

尚、上記のドライエッチングの際に、被加工膜2の上にもSiO膜8が形成された場合には、後述する第1のレジストパターン7のシュリンク後であって被加工膜2のドライエッチング前に、ウェットエッチングなどによってSiO膜8を除去しておくことが好ましい。 When the SiO 2 film 8 is also formed on the film to be processed 2 during the dry etching, the film to be processed 2 is dry after shrinking the first resist pattern 7 described later. It is preferable to remove the SiO 2 film 8 by wet etching or the like before etching.

第1のレジストパターン7を形成した後は、このレジストのガラス転移点以上の温度で加熱処理を行うことによって第1のレジストパターン7を流動させる。ノボラック系レジスト膜を用いて第1のレジストパターン7を形成した場合には、120℃で60秒間程度の加熱処理を行うことによって、レジストの流動を起こすことができる。   After the first resist pattern 7 is formed, the first resist pattern 7 is caused to flow by performing a heat treatment at a temperature equal to or higher than the glass transition point of the resist. When the first resist pattern 7 is formed using a novolac resist film, the resist can be flowed by performing a heat treatment at 120 ° C. for about 60 seconds.

本実施の形態においては、薄い第2のレジストパターン6ではなく、厚い第1のレジストパターン7を流動させるので、パターンの寸法を所望の微細パターンにシュリンクさせることができる(図5)。   In the present embodiment, since the thick first resist pattern 7 is flowed instead of the thin second resist pattern 6, the dimension of the pattern can be shrunk to a desired fine pattern (FIG. 5).

すなわち、従来は、フォトリソグラフィ法によって微細なレジストパターンを形成するために、レジスト膜を薄い膜厚で形成していた。そして、このレジストパターンを露光解像度を超えてさらに微細なパターンにするために、加熱によりレジストを流動させてパターンのシュリンクを図っていた。しかしながら、薄い膜厚のレジストパターンでは、開口部に流れ込むレジストの量が少なくなるために、パターンを所望の寸法までシュリンクさせることはできなかった。   That is, conventionally, in order to form a fine resist pattern by a photolithography method, the resist film is formed with a thin film thickness. In order to make the resist pattern finer than the exposure resolution, the resist is flowed by heating to shrink the pattern. However, in the case of a thin resist pattern, the amount of resist flowing into the opening is reduced, and the pattern cannot be shrunk to a desired dimension.

これに対して、本発明では、フォトリソグラフィ法によって形成するレジストパターンと、加熱処理によって流動させるレジストパターンとを別個のものとしている。これにより、前者のレジストパターンを十分に薄く形成することができる一方、後者のレジストパターンはフォトリソグラフィ法とは無関係に厚く形成することができる。したがって、開口部に流れ込むレジストの量を多くすることができるので、パターンを所望の寸法までシュリンクさせることが可能となる。   On the other hand, in the present invention, the resist pattern formed by the photolithography method and the resist pattern made to flow by the heat treatment are made different. Thereby, the former resist pattern can be formed sufficiently thin, while the latter resist pattern can be formed thick regardless of the photolithography method. Therefore, since the amount of resist flowing into the opening can be increased, the pattern can be shrunk to a desired dimension.

また、第1のレジスト膜のドライエッチングの際にSiO膜8を形成した場合には、第1のレジストパターン7の側壁部の断面形状が、レジストの流動によって劣化するのを抑制することもできる。このことについて、以下に詳細に説明する。 In addition, when the SiO 2 film 8 is formed during the dry etching of the first resist film, the cross-sectional shape of the side wall portion of the first resist pattern 7 can be prevented from being deteriorated by the resist flow. it can. This will be described in detail below.

SiOは、レジスト材料よりも硬く、また、ガラス転移点も高い。したがって、レジストに流動が起こる温度(例えば、百数十度程度の温度)で加熱処理を行った場合であっても、この温度がSiO膜のガラス転移点よりも低い温度である限り、SiO膜がそれ自身で流動を起こすことはない。このことから、第1のレジストパターン7の側壁部にSiO膜8を薄い膜厚で形成しておくことによって、第1のレジストパターン7の流動をSiO膜8によってある程度抑えることが可能になる。したがって、側壁部の直線性を維持した状態でレジストを流動させることができるようになる。すなわち、第1のレジストパターン7の側壁部が、丸みを帯びてだれた形状になるのを防ぐことができる。また、第2のレジストパターン6の上面および側壁部にもSiO膜8が形成されているので、第1のレジストパターン7とともに第2のレジストパターン6が流動した場合であっても、上記と同様の効果を得ることができる。 SiO 2 is harder than the resist material and has a high glass transition point. Therefore, even when heat treatment is performed at a temperature at which the resist flows (for example, a temperature of about a few hundred degrees), as long as this temperature is lower than the glass transition point of the SiO 2 film, SiO 2 The two membranes do not flow by themselves. Therefore, by forming the SiO 2 film 8 with a thin film thickness on the side wall portion of the first resist pattern 7, the flow of the first resist pattern 7 can be suppressed to some extent by the SiO 2 film 8. Become. Therefore, the resist can be made to flow while the linearity of the side wall portion is maintained. That is, it is possible to prevent the side wall portion of the first resist pattern 7 from being rounded and bent. Further, since the SiO 2 film 8 is also formed on the upper surface and the side wall portion of the second resist pattern 6, even when the second resist pattern 6 flows together with the first resist pattern 7, Similar effects can be obtained.

図5において、第1のレジストパターン7および第2のレジストパターン6は良好な断面形状を有しており、また、開口部9の寸法L′は、図4の開口部9の寸法Lよりもシュリンクされている。   In FIG. 5, the first resist pattern 7 and the second resist pattern 6 have good cross-sectional shapes, and the dimension L ′ of the opening 9 is larger than the dimension L of the opening 9 in FIG. 4. It is shrinking.

レジストパターンのシュリンクを終えた後は、第2のレジストパターン6および第1のレジストパターン7をマスクとして、被加工膜2のドライエッチングを行う。被加工膜2としてTEOS膜を用いた場合には、C(オクタフルオロブテン)、Ar(アルゴン)およびO(酸素)の混合ガスをエッチングガスとして、上記のドライエッチングを行うことができる。 After shrinking the resist pattern, dry etching of the film to be processed 2 is performed using the second resist pattern 6 and the first resist pattern 7 as a mask. When a TEOS film is used as the film 2 to be processed, the above dry etching can be performed using a mixed gas of C 4 F 8 (octafluorobutene), Ar (argon) and O 2 (oxygen) as an etching gas. it can.

本実施の形態によれば、第1のレジストパターン7および第2のレジストパターン6の断面形状が良好な直線性を有しているので、被加工膜2を所望の寸法および形状に加工することができる。   According to the present embodiment, since the cross-sectional shapes of the first resist pattern 7 and the second resist pattern 6 have good linearity, the processed film 2 is processed into a desired size and shape. Can do.

被加工膜2のドライエッチングを終えた後は、不要となった第2のレジストパターン6および第1のレジストパターン7を除去する。具体的には、酸素プラズマを用いたアッシングによって、これらのレジストパターンを除去することができる。尚、SiO膜8が形成されている場合には、SiO膜8も一緒に除去される。以上の工程によって、図6に示す被加工膜パターン10が得られる。 After the dry etching of the film to be processed 2 is finished, the unnecessary second resist pattern 6 and first resist pattern 7 are removed. Specifically, these resist patterns can be removed by ashing using oxygen plasma. If the SiO 2 film 8 is formed, the SiO 2 film 8 is also removed together. The film pattern 10 to be processed shown in FIG. 6 is obtained through the above steps.

尚、本実施の形態においては、第1のレジスト膜3をドライエッチングする際に、酸素ガスを用いることによってSiO膜8を形成したが、本発明はこれに限られるものではない。第1のレジストパターン7を形成した後に、スパッタ法またはCVD法などによってSiO膜を堆積してもよい。また、第1のレジストパターン7を形成した後に、ランプアニール法または電子線若しくは短波長の紫外線を照射することなどによって、第1のレジストパターン7および第2のレジストパターン6の表面に反応層を形成し、この反応層をSiO膜の代わりとして用いてもよい。尚、上記のSiO膜および反応層は、第1のレジストパターンの流動を完全に妨げることのない膜厚とする。 In this embodiment, the SiO 2 film 8 is formed by using oxygen gas when the first resist film 3 is dry-etched. However, the present invention is not limited to this. After forming the first resist pattern 7, a SiO 2 film may be deposited by sputtering or CVD. Further, after the first resist pattern 7 is formed, a reaction layer is formed on the surfaces of the first resist pattern 7 and the second resist pattern 6 by, for example, irradiating with a lamp annealing method or an electron beam or a short wavelength ultraviolet ray. Once formed, this reaction layer may be used in place of the SiO 2 film. The SiO 2 film and the reaction layer have a thickness that does not completely hinder the flow of the first resist pattern.

また、本実施の形態においては、第1のレジスト膜の上に第2のレジスト膜を形成したが、本発明はこれに限られるものではない。例えば、レジストパターンの膜厚をある程度厚くすることができる場合には、1層のみからなるレジストパターンを形成し、このレジストパターンの上面および側壁部にSiO膜を形成した後、加熱処理によってレジストを流動させてもよい。この場合も、SiO膜を設けることによって、レジストパターンの上部が丸みを帯びた形状になるのを抑制することができるので、被加工膜を所望の寸法および形状に加工することが可能となる。 In the present embodiment, the second resist film is formed on the first resist film, but the present invention is not limited to this. For example, when the thickness of the resist pattern can be increased to some extent, a resist pattern consisting of only one layer is formed, an SiO 2 film is formed on the upper surface and side wall portions of the resist pattern, and then the resist is formed by heat treatment. May be allowed to flow. Also in this case, by providing the SiO 2 film, it is possible to suppress the upper part of the resist pattern from being rounded, so that the film to be processed can be processed into a desired size and shape. .

1のレジストのみを用いて被加工膜の上にレジストパターンを形成する場合、SiO膜の形成は、レジストパターンの形成後にスパッタ法またはCVD法などを用いて行うことができる。但し、レジストパターンの上面および側壁部に設ける薄膜は、レジスト膜よりガラス転移点の高い物質からなる薄膜であればよく、SiO膜に限られるものではない。また、この薄膜は、レジストパターンの流動を完全に妨げない膜厚で形成する。薄膜を形成した後は、この薄膜のガラス転移点より低い温度で加熱処理を行うことによってレジスト膜を流動させる。これにより、レジストパターン断面の直線性を維持した状態で開口部の寸法をシュリンクすることができる。 When a resist pattern is formed on a film to be processed using only one resist, the SiO 2 film can be formed using a sputtering method or a CVD method after the formation of the resist pattern. However, the thin film provided on the upper surface and the side wall of the resist pattern may be a thin film made of a substance having a glass transition point higher than that of the resist film, and is not limited to the SiO 2 film. The thin film is formed with a film thickness that does not completely hinder the flow of the resist pattern. After the thin film is formed, the resist film is caused to flow by performing a heat treatment at a temperature lower than the glass transition point of the thin film. Thereby, the dimension of an opening part can be shrunk in the state which maintained the linearity of the resist pattern cross section.

本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 本実施の形態にかかるパターン形成方法を示す断面図である。It is sectional drawing which shows the pattern formation method concerning this Embodiment. 従来のパターン形成方法を示す図であり、(a)はシュリンク前のレジストパターンの断面図、(b)はシュリンク後のレジストパターンの断面図である。It is a figure which shows the conventional pattern formation method, (a) is sectional drawing of the resist pattern before shrinking, (b) is sectional drawing of the resist pattern after shrinking. 従来のシュリンク後の薄膜レジストパターンの断面図である。It is sectional drawing of the thin film resist pattern after the conventional shrink.

符号の説明Explanation of symbols

1 基板
2,12,16 被加工膜
3 第1のレジスト膜
4 第2のレジスト膜
5 マスク
6 第2のレジストパターン
7 第1のレジストパターン
8 SiO
9,14,18 開口部
10 被加工膜パターン
11,15 半導体基板
13,17 レジストパターン
DESCRIPTION OF SYMBOLS 1 Substrate 2,12,16 Processed film 3 First resist film 4 Second resist film 5 Mask 6 Second resist pattern 7 First resist pattern 8 SiO 2 film 9, 14, 18 Opening 10 Processed Film pattern 11, 15 Semiconductor substrate 13, 17 Resist pattern

Claims (7)

被加工膜の上に第1のレジスト膜を形成する工程と、
前記第1のレジスト膜の上に第2のレジスト膜を形成する工程と、
前記第2のレジスト膜の所定領域を露光する工程と、
前記露光後の第2のレジスト膜を現像して第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをマスクとして前記第1のレジスト膜をドライエッチングし、前記被加工膜に至る開口部を有する第1のレジストパターンを形成する工程と、
前記第1のレジスト膜のガラス転移点以上の温度で加熱処理を行い、前記開口部の寸法を縮小する工程と、
前記加熱処理後に前記第2のレジストパターンおよび前記第1のレジストパターンをマスクとして前記被加工膜をドライエッチングし、前記被加工膜にパターンを形成する工程とを有することを特徴とするパターン形成方法。
Forming a first resist film on the film to be processed;
Forming a second resist film on the first resist film;
Exposing a predetermined region of the second resist film;
Developing the second resist film after the exposure to form a second resist pattern;
Dry etching the first resist film using the second resist pattern as a mask to form a first resist pattern having an opening reaching the film to be processed;
Performing a heat treatment at a temperature equal to or higher than the glass transition point of the first resist film to reduce the size of the opening;
And a step of dry-etching the film to be processed using the second resist pattern and the first resist pattern as a mask after the heat treatment, and forming a pattern on the film to be processed. .
前記第2のレジスト膜は前記第1のレジスト膜より薄く、100nm〜200nmの膜厚で形成される請求項1に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the second resist film is thinner than the first resist film and is formed with a film thickness of 100 nm to 200 nm. 前記第2のレジスト膜は化学増幅型のレジスト膜である請求項1または2に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the second resist film is a chemically amplified resist film. 前記第2のレジスト膜はシリコンを含み、
前記第1のレジスト膜のドライエッチングを酸素を含むエッチングガスを用いて行うことによって、前記第1のレジストパターンの形成とともに、前記第2のレジストパターンの上面と、前記第2のレジストパターンおよび前記第1のレジストパターンの側壁部とに酸化シリコン膜を形成する請求項1に記載のパターン形成方法。
The second resist film includes silicon;
By performing dry etching of the first resist film using an etching gas containing oxygen, together with the formation of the first resist pattern, the upper surface of the second resist pattern, the second resist pattern, and the The pattern formation method according to claim 1, wherein a silicon oxide film is formed on a side wall portion of the first resist pattern.
前記第2のレジスト膜はシロキサン系ラダーポリマーである請求項4に記載のパターン形成方法。   The pattern forming method according to claim 4, wherein the second resist film is a siloxane ladder polymer. 被加工膜の上にレジスト膜を形成する工程と、
前記レジスト膜の所定領域を露光する工程と、
前記露光後のレジスト膜を現像し、前記被加工膜に至る開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの上面および側壁部に、前記レジスト膜よりガラス転移点の高い物質からなる薄膜を形成する工程と、
前記薄膜のガラス転移点より低い温度で加熱処理を行うことにより前記レジスト膜を流動させて前記開口部の寸法を縮小する工程と、
前記加熱処理後のレジストパターンをマスクとして前記被加工膜をドライエッチングし、前記被加工膜にパターンを形成する工程とを有することを特徴とするパターン形成方法。
Forming a resist film on the film to be processed;
Exposing a predetermined region of the resist film;
Developing the exposed resist film and forming a resist pattern having an opening reaching the film to be processed;
Forming a thin film made of a material having a glass transition point higher than that of the resist film on the upper surface and side wall of the resist pattern;
Reducing the size of the opening by flowing the resist film by performing a heat treatment at a temperature lower than the glass transition point of the thin film;
And a step of dry etching the film to be processed using the resist pattern after the heat treatment as a mask to form a pattern on the film to be processed.
前記ガラス転移点の高い物質は酸化シリコンである請求項6に記載のパターン形成方法。   The pattern forming method according to claim 6, wherein the substance having a high glass transition point is silicon oxide.
JP2003382498A 2003-11-12 2003-11-12 Method of forming pattern Withdrawn JP2005150222A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382498A JP2005150222A (en) 2003-11-12 2003-11-12 Method of forming pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382498A JP2005150222A (en) 2003-11-12 2003-11-12 Method of forming pattern

Publications (1)

Publication Number Publication Date
JP2005150222A true JP2005150222A (en) 2005-06-09

Family

ID=34691553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382498A Withdrawn JP2005150222A (en) 2003-11-12 2003-11-12 Method of forming pattern

Country Status (1)

Country Link
JP (1) JP2005150222A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023908A1 (en) * 2005-08-26 2007-03-01 Tokyo Ohka Kogyo Co., Ltd. Film-forming material and method of forming pattern
JP2008300740A (en) * 2007-06-01 2008-12-11 Toshiba Corp Process of manufacturing semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023908A1 (en) * 2005-08-26 2007-03-01 Tokyo Ohka Kogyo Co., Ltd. Film-forming material and method of forming pattern
US8101013B2 (en) 2005-08-26 2012-01-24 Tokyo Ohka Kogyo Co., Ltd. Film-forming material and method of forming pattern
JP2008300740A (en) * 2007-06-01 2008-12-11 Toshiba Corp Process of manufacturing semiconductor device
JP4551913B2 (en) * 2007-06-01 2010-09-29 株式会社東芝 Manufacturing method of semiconductor device
KR100993405B1 (en) 2007-06-01 2010-11-09 가부시끼가이샤 도시바 Semiconductor device manufacturing method
US8343874B2 (en) 2007-06-01 2013-01-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
US8664120B2 (en) 2007-06-01 2014-03-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
US9142419B2 (en) 2007-06-01 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method
US9601343B2 (en) 2007-06-01 2017-03-21 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US6720256B1 (en) Method of dual damascene patterning
US7354847B2 (en) Method of trimming technology
JP5290204B2 (en) Fine pattern mask, method of manufacturing the same, and method of forming fine pattern using the same
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8313889B2 (en) Double patterning method using metallic compound mask layer
US20070105054A1 (en) Pattern forming method and manufacturing method of semiconductor device
US5322764A (en) Method for forming a patterned resist
TWI515768B (en) Lithography patterning method and double patterning method
US20070264598A1 (en) Method of forming a fine pattern
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP2005150222A (en) Method of forming pattern
JP2000031118A (en) Formation of pattern
JPH09134862A (en) Forming method of resist pattern
JP4480424B2 (en) Pattern formation method
JP4512979B2 (en) Manufacturing method of semiconductor device
KR100741913B1 (en) Photolithography for improving uniformity of critical dimension of pattern and contact hole forming method for using the same
JP2001326173A (en) Pattern-forming method
US7387869B2 (en) Method of forming pattern for semiconductor device
JP2004134720A (en) Dry lithography method and gate pattern forming method using it
JP2005123314A (en) Pattern forming method
JP2009109768A (en) Resist pattern forming method
JP3660280B2 (en) Method for forming fine resist pattern
JP2004200659A (en) Method for forming fine pattern
JP2001092152A (en) Method for manufacturing semiconductor device
JPH10189410A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051019

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206