JP3447725B2 - 競合調停装置 - Google Patents
競合調停装置Info
- Publication number
- JP3447725B2 JP3447725B2 JP2001325390A JP2001325390A JP3447725B2 JP 3447725 B2 JP3447725 B2 JP 3447725B2 JP 2001325390 A JP2001325390 A JP 2001325390A JP 2001325390 A JP2001325390 A JP 2001325390A JP 3447725 B2 JP3447725 B2 JP 3447725B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- bus
- license
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Description
【０００１】
【発明の属する技術分野】本発明は、複数のリクエスト
（使用希望）が競合する場合においてそのリクエストの
一つを高速に選択する競合調停装置、例えば、マイクロ
プロセッサのバスの調停等に応用可能な新しい競合調停
装置に関するものである。
（使用希望）が競合する場合においてそのリクエストの
一つを高速に選択する競合調停装置、例えば、マイクロ
プロセッサのバスの調停等に応用可能な新しい競合調停
装置に関するものである。
【０００２】
【従来の技術】例えば、一般のコンピュータに関する資
源は有限であるので、複数のリクエストが競合する場合
においては、その資源を使用せんとする沢山のリクエス
トからその一つを選択したい場合があり、その調停方式
（Arbitration ）には様々な方式がある。その場合に、
どの調停方式を選択するかは、回路量、高速性、帯域
幅、コスト及び消費電力等のトレードオフを考えなくて
はならない。
源は有限であるので、複数のリクエストが競合する場合
においては、その資源を使用せんとする沢山のリクエス
トからその一つを選択したい場合があり、その調停方式
（Arbitration ）には様々な方式がある。その場合に、
どの調停方式を選択するかは、回路量、高速性、帯域
幅、コスト及び消費電力等のトレードオフを考えなくて
はならない。
【０００３】図８は、従来の芋づる式（daisy-chain ）
競合調停装置の一例を示す構成図である。この競合調停
装置は、メモリ等の複数個Ｎのデバイス１０−１〜１０
−Ｎを有している。各デバイス１０−１〜１０−Ｎに
は、バスインタフェース１１−１〜１１−Ｎが設けられ
ており、これらのバスインタフェース１１−１〜１１−
Ｎが、バスデータ（Bus Data ）ＢＤを伝送するバス１
５に接続されている。各デバイス１０−１〜１０−Ｎか
らは、バス使用希望信号（Bus Request ）ＲＱ及びバス
解放信号（Bus Release ）ＲＬが出力され、これらが調
停装置（Bus Arbiter）１６に入力されるようになって
いる。
競合調停装置の一例を示す構成図である。この競合調停
装置は、メモリ等の複数個Ｎのデバイス１０−１〜１０
−Ｎを有している。各デバイス１０−１〜１０−Ｎに
は、バスインタフェース１１−１〜１１−Ｎが設けられ
ており、これらのバスインタフェース１１−１〜１１−
Ｎが、バスデータ（Bus Data ）ＢＤを伝送するバス１
５に接続されている。各デバイス１０−１〜１０−Ｎか
らは、バス使用希望信号（Bus Request ）ＲＱ及びバス
解放信号（Bus Release ）ＲＬが出力され、これらが調
停装置（Bus Arbiter）１６に入力されるようになって
いる。
【０００４】調停装置１６は、バス使用希望信号ＲＱや
バス解放信号ＲＬを管理し、バス使用許諾信号（Bus Gr
ant ）ＧＲ１をデバイス１０−１に与える機能を有し、
例えば、ホストのパーソナルコンピュータ（以下「Ｐ
Ｃ」という。）等で構成されている。調停装置１６から
出力されたバス使用許諾信号ＧＲ１がデバイス１０−１
に与えられると、その後、デバイス１０−１から１０−
Ｎ方向へ、バス使用許諾信号ＧＲ２〜ＧＲＮが順次転送
されていくようになっている。
バス解放信号ＲＬを管理し、バス使用許諾信号（Bus Gr
ant ）ＧＲ１をデバイス１０−１に与える機能を有し、
例えば、ホストのパーソナルコンピュータ（以下「Ｐ
Ｃ」という。）等で構成されている。調停装置１６から
出力されたバス使用許諾信号ＧＲ１がデバイス１０−１
に与えられると、その後、デバイス１０−１から１０−
Ｎ方向へ、バス使用許諾信号ＧＲ２〜ＧＲＮが順次転送
されていくようになっている。
【０００５】このような競合調停装置では、デバイス１
０−１〜１０−Ｎが一つのバス１５の使用権を争い、あ
る一つのデバイス（例えば、１０−２）のみがバスイン
タフェース１１−２を介して一定期間バス１５を使用で
き、その他のデバイス１０−１，１０−３〜１０−Ｎは
その使用を待たされる。これはバス１５上でのバスデー
タＢＤの衝突を防止するためでもある。
０−１〜１０−Ｎが一つのバス１５の使用権を争い、あ
る一つのデバイス（例えば、１０−２）のみがバスイン
タフェース１１−２を介して一定期間バス１５を使用で
き、その他のデバイス１０−１，１０−３〜１０−Ｎは
その使用を待たされる。これはバス１５上でのバスデー
タＢＤの衝突を防止するためでもある。
【０００６】バス１５の使用権は、バス使用許諾信号Ｇ
Ｒ１〜ＧＲＮの伝搬によって移っていく。この状況は、
デバイス１０−１〜１０−Ｎがトークン（token ）を保
持していて、これをデバイス１０−１〜１０−Ｎ間で受
け渡していくようにもとらえることができる。予めバス
１５の使用許諾を希望するデバイス１０−１〜１０−Ｎ
は、バス使用希望信号ＲＱを出しておき、そのトークン
を入手すると、バス１５の使用が可能になり、その間他
のデバイスはバス使用希望信号ＲＱを出していても、バ
ス解放信号ＲＬが出されるまで、待たされることにな
る。
Ｒ１〜ＧＲＮの伝搬によって移っていく。この状況は、
デバイス１０−１〜１０−Ｎがトークン（token ）を保
持していて、これをデバイス１０−１〜１０−Ｎ間で受
け渡していくようにもとらえることができる。予めバス
１５の使用許諾を希望するデバイス１０−１〜１０−Ｎ
は、バス使用希望信号ＲＱを出しておき、そのトークン
を入手すると、バス１５の使用が可能になり、その間他
のデバイスはバス使用希望信号ＲＱを出していても、バ
ス解放信号ＲＬが出されるまで、待たされることにな
る。
【０００７】図９は、図８の芋づる式競合調停装置にお
いて、デバイス１０−２がバス１５の使用を希望したと
きの動作例を示すタイミングチャートである。
いて、デバイス１０−２がバス１５の使用を希望したと
きの動作例を示すタイミングチャートである。
【０００８】例えば、タイミングｔ１以前に出されてい
たデバイス１０−２からのバス使用希望信号ＲＱ２は、
タイミングｔ２でバス使用許諾信号ＧＲ２が立ち上がる
ことにより、該デバイス１０−２がトークンを受け取っ
たので、バス１５の使用権を確保でき、このバス１５に
対してデータＤＡ２を入出力できる。しかし、何らバス
使用希望信号ＲＱを出さないデバイス１０−１その他
は、これと同時にバス１５を使用することはできない。
たデバイス１０−２からのバス使用希望信号ＲＱ２は、
タイミングｔ２でバス使用許諾信号ＧＲ２が立ち上がる
ことにより、該デバイス１０−２がトークンを受け取っ
たので、バス１５の使用権を確保でき、このバス１５に
対してデータＤＡ２を入出力できる。しかし、何らバス
使用希望信号ＲＱを出さないデバイス１０−１その他
は、これと同時にバス１５を使用することはできない。
【０００９】この芋づる式調停方式において、トークン
の受け渡しは、バス使用許諾信号ＧＲ１〜ＧＲＮの伝搬
によっており、デバイス１０−１〜１０−Ｎは１０−１
から１０−Ｎ方向へ順次トークンを渡していく。
の受け渡しは、バス使用許諾信号ＧＲ１〜ＧＲＮの伝搬
によっており、デバイス１０−１〜１０−Ｎは１０−１
から１０−Ｎ方向へ順次トークンを渡していく。
【００１０】芋づる式調停方式は、各デバイス１０−１
〜１０−Ｎがトークンの伝搬の１周期当りに各１回のバ
ス使用権獲得のチャンスを持つので、調停装置１６を有
するものの分散型（distributed ）で各デバイス１０−
１〜１０−Ｎに公平な調停方式といえよう。分かりやす
い調停方式なので、広く普及している。
〜１０−Ｎがトークンの伝搬の１周期当りに各１回のバ
ス使用権獲得のチャンスを持つので、調停装置１６を有
するものの分散型（distributed ）で各デバイス１０−
１〜１０−Ｎに公平な調停方式といえよう。分かりやす
い調停方式なので、広く普及している。
【００１１】図１０は、従来の分散型調停方式（Distri
buted Arbitration ）の一例を示す分散型競合調停装置
の構成図である。分散型競合調停装置としては、例え
ば、米国アップル社のＭＡＣに使われているＮｕＢｕｓ
がよく知られている。この分散型競合調停装置は、複数
個Ｎのデバイス２０−１〜２０−Ｎを有し、これらの各
デバイス２０−１〜２０−Ｎに設けられたバスインタフ
ェース２１−１〜２１−Ｎが、バスデータＢＤを伝送す
るデータバス２５に接続されている。さらに、各デバイ
ス２０−１〜２０−Ｎに設けられたバスマスタ２２−１
〜２２−Ｎが、リクエストバス２６に接続されている。
buted Arbitration ）の一例を示す分散型競合調停装置
の構成図である。分散型競合調停装置としては、例え
ば、米国アップル社のＭＡＣに使われているＮｕＢｕｓ
がよく知られている。この分散型競合調停装置は、複数
個Ｎのデバイス２０−１〜２０−Ｎを有し、これらの各
デバイス２０−１〜２０−Ｎに設けられたバスインタフ
ェース２１−１〜２１−Ｎが、バスデータＢＤを伝送す
るデータバス２５に接続されている。さらに、各デバイ
ス２０−１〜２０−Ｎに設けられたバスマスタ２２−１
〜２２−Ｎが、リクエストバス２６に接続されている。
【００１２】分散型競合調停装置では、中央バス調停装
置がなく、各デバイス２０−１〜２０−Ｎに搭載されて
いるバスマスタ２２−１〜２２−Ｎがリクエストバス２
６を参照して、この値と自己の優先度を比較し、バス使
用希望信号ＲＱを取りやめるか否かを判定し、最後に残
ったデバイス（２０−１〜２０−Ｎのうちの一つ）がデ
ータバス２５の使用権を獲得する。これは、言わば自己
選択（self-selection）方式である。リクエストバス２
６は、オープンコレクタ（open-collector）でドライブ
されていて、このリクエストバス２６の値の決定のため
に“Ｌ”レベルを優先する論理が取られている。
置がなく、各デバイス２０−１〜２０−Ｎに搭載されて
いるバスマスタ２２−１〜２２−Ｎがリクエストバス２
６を参照して、この値と自己の優先度を比較し、バス使
用希望信号ＲＱを取りやめるか否かを判定し、最後に残
ったデバイス（２０−１〜２０−Ｎのうちの一つ）がデ
ータバス２５の使用権を獲得する。これは、言わば自己
選択（self-selection）方式である。リクエストバス２
６は、オープンコレクタ（open-collector）でドライブ
されていて、このリクエストバス２６の値の決定のため
に“Ｌ”レベルを優先する論理が取られている。
【００１３】この分散型競合調停装置は、中央バス調停
装置を必要としないので、簡易で、すっきりした構成と
することができる。ただ、やや特殊な判定方式であるの
で、採用しているシステムは少ない。
装置を必要としないので、簡易で、すっきりした構成と
することができる。ただ、やや特殊な判定方式であるの
で、採用しているシステムは少ない。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
競合調停装置では、次の（Ａ）及び（Ｂ）のような課題
があった。 （Ａ） 図８の芋づる式競合調停装置では、デバイス１
０−１〜１０−Ｎ間をトークンが受け渡されて行くの
で、伝搬時間（propagation delay ）が大きく、デバイ
ス１０−１〜１０−Ｎの数Ｎが多くなる程、調停がさら
に遅延してしてしまう欠点がある。特に、全てのデバイ
ス１０−１〜１０−Ｎが最も判定の遅いデバイスに依存
してしまうので、帯域幅が制限されてしまい、高速の調
停が必要とされるデバイスの要求を満たさないおそれが
ある。この結果、バス１５のスピードが犠牲になり、高
速性が要求される入出力機器等が使えなくなるかも知れ
ない。また、調停のチャンスという意味では公平である
が、優先度の低いバスが無期限にバス１５を占有する可
能性があり、そのままでは優先度の高いデバイスの要求
に応えることはできない。
競合調停装置では、次の（Ａ）及び（Ｂ）のような課題
があった。 （Ａ） 図８の芋づる式競合調停装置では、デバイス１
０−１〜１０−Ｎ間をトークンが受け渡されて行くの
で、伝搬時間（propagation delay ）が大きく、デバイ
ス１０−１〜１０−Ｎの数Ｎが多くなる程、調停がさら
に遅延してしてしまう欠点がある。特に、全てのデバイ
ス１０−１〜１０−Ｎが最も判定の遅いデバイスに依存
してしまうので、帯域幅が制限されてしまい、高速の調
停が必要とされるデバイスの要求を満たさないおそれが
ある。この結果、バス１５のスピードが犠牲になり、高
速性が要求される入出力機器等が使えなくなるかも知れ
ない。また、調停のチャンスという意味では公平である
が、優先度の低いバスが無期限にバス１５を占有する可
能性があり、そのままでは優先度の高いデバイスの要求
に応えることはできない。
【００１５】（Ｂ） 図１０の分散型競合調停装置で
は、全てのデバイス２０−１〜２０−Ｎが、自己の優先
度とリクエストバス２６上の値を比較する必要があるの
で、決定まで時間がかかる難点がある。又、優先度が高
いデバイスがデータバス２５を占有する可能性があり、
これを制限するシステムが必要となるかも知れない。本
発明は、前記従来技術がもつ課題を解決し、デバイス間
のバスを獲得するチャンスが公平で、かつ高速な競合調
停装置を提供することを目的とする。
は、全てのデバイス２０−１〜２０−Ｎが、自己の優先
度とリクエストバス２６上の値を比較する必要があるの
で、決定まで時間がかかる難点がある。又、優先度が高
いデバイスがデータバス２５を占有する可能性があり、
これを制限するシステムが必要となるかも知れない。本
発明は、前記従来技術がもつ課題を解決し、デバイス間
のバスを獲得するチャンスが公平で、かつ高速な競合調
停装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、技術的には従来にな
い全く新しい調停方式の競合調停装置であって、コンピ
ュータの所定の資源を利用する複数のデバイスと、パル
ス生成回路と、使用許諾禁止回路と、制御回路とを備え
ている。
に、本発明のうちの第１の発明は、技術的には従来にな
い全く新しい調停方式の競合調停装置であって、コンピ
ュータの所定の資源を利用する複数のデバイスと、パル
ス生成回路と、使用許諾禁止回路と、制御回路とを備え
ている。
【００１７】前記複数のデバイスは、前記コンピュータ
の所定の資源を利用する際に前記資源の使用を希望する
使用希望信号をそれぞれ出力すると共に、前記各使用希
望信号に基づき前記資源の使用を保証する使用許諾信号
が外部からそれぞれ与えられると、前記使用許諾信号に
応答して使用確認信号をそれぞれ出力するものである。
前記パルス生成回路は、複数の出力端子、及び前記各出
力端子に一定のパルス幅を持つ使用許諾パルスをそれぞ
れ出力する複数の部分パルス生成回路を有し、前記各使
用許諾パルスを前記各出力端子に順次出力する回路であ
る。前記使用許諾禁止回路は、前記資源の使用を希望す
る前記複数のデバイスからの前記複数の使用確認信号を
受けて、前記一つのデバイスが前記使用確認信号を有効
にしている間は禁止信号の出力を有効にし、かつ、前記
複数のデバイスが全て前記使用確認信号の出力を無効に
している間は前記禁止信号の出力を無効にする回路であ
る。更に、前記制御回路は、前記複数の使用希望信号、
前記複数の使用許諾パルス、及び前記禁止信号を入力
し、前記デバイスに与える前記使用許諾信号を出力する
回路である。
の所定の資源を利用する際に前記資源の使用を希望する
使用希望信号をそれぞれ出力すると共に、前記各使用希
望信号に基づき前記資源の使用を保証する使用許諾信号
が外部からそれぞれ与えられると、前記使用許諾信号に
応答して使用確認信号をそれぞれ出力するものである。
前記パルス生成回路は、複数の出力端子、及び前記各出
力端子に一定のパルス幅を持つ使用許諾パルスをそれぞ
れ出力する複数の部分パルス生成回路を有し、前記各使
用許諾パルスを前記各出力端子に順次出力する回路であ
る。前記使用許諾禁止回路は、前記資源の使用を希望す
る前記複数のデバイスからの前記複数の使用確認信号を
受けて、前記一つのデバイスが前記使用確認信号を有効
にしている間は禁止信号の出力を有効にし、かつ、前記
複数のデバイスが全て前記使用確認信号の出力を無効に
している間は前記禁止信号の出力を無効にする回路であ
る。更に、前記制御回路は、前記複数の使用希望信号、
前記複数の使用許諾パルス、及び前記禁止信号を入力
し、前記デバイスに与える前記使用許諾信号を出力する
回路である。
【００１８】そして、前記制御回路は、前記資源の使用
を現に行っている前記デバイスに対して、前記使用希望
信号が有効の間は前記使用許諾信号を有効にし、かつ、
前記禁止信号を無視するが、前記使用希望信号が無効に
なったときは前記使用許諾信号を無効にし、かつ、前記
使用確認信号の無効を受けて前記禁止信号を有効にする
制御を行い、前記資源の使用を現に行っていないデバイ
スに対して、前記使用希望信号が有効で、かつ、前記使
用許諾パルスが入力されているときにのみ前記使用許諾
信号を有効にし、かつ、前記使用確認信号の有効を受け
て前記禁止信号を無視する制御を行う構成にしている。
を現に行っている前記デバイスに対して、前記使用希望
信号が有効の間は前記使用許諾信号を有効にし、かつ、
前記禁止信号を無視するが、前記使用希望信号が無効に
なったときは前記使用許諾信号を無効にし、かつ、前記
使用確認信号の無効を受けて前記禁止信号を有効にする
制御を行い、前記資源の使用を現に行っていないデバイ
スに対して、前記使用希望信号が有効で、かつ、前記使
用許諾パルスが入力されているときにのみ前記使用許諾
信号を有効にし、かつ、前記使用確認信号の有効を受け
て前記禁止信号を無視する制御を行う構成にしている。
【００１９】このような構成を採用したことにより、デ
バイスから、コンピュータの所定の資源の使用を希望す
る使用希望信号が出力されると、これが制御回路に与え
られる。制御回路では、パルス生成回路から出力される
使用許諾パルスに対応した使用許諾信号を出力し、デバ
イスに与える。これにより、デバイスは資源の使用を許
可されるので、使用確認信号を出力して使用許諾禁止回
路及び制御回路に与える。使用を許可されない他のデバ
イスに対しては、使用許諾禁止回路から出力される禁止
信号により、制御回路が使用許諾信号の出力を停止する
ので、使用を許可されないデバイスの資源の利用が制限
される。
バイスから、コンピュータの所定の資源の使用を希望す
る使用希望信号が出力されると、これが制御回路に与え
られる。制御回路では、パルス生成回路から出力される
使用許諾パルスに対応した使用許諾信号を出力し、デバ
イスに与える。これにより、デバイスは資源の使用を許
可されるので、使用確認信号を出力して使用許諾禁止回
路及び制御回路に与える。使用を許可されない他のデバ
イスに対しては、使用許諾禁止回路から出力される禁止
信号により、制御回路が使用許諾信号の出力を停止する
ので、使用を許可されないデバイスの資源の利用が制限
される。
【００２０】この第１の発明の競合調停装置は、単にバ
スの使用権を巡る調停に止まらず、コンピュータの資源
の分配に関して広く適用可能である。
スの使用権を巡る調停に止まらず、コンピュータの資源
の分配に関して広く適用可能である。
【００２１】第２の発明では、第１の発明の競合調停装
置において、前記パルス生成回路から出力される前記使
用許諾パルスが非同期である。
置において、前記パルス生成回路から出力される前記使
用許諾パルスが非同期である。
【００２２】第３の発明では、第１の発明の競合調停装
置において、前記パルス生成回路は、前記複数の出力端
子と、縦続接続された前記複数の部分パルス生成回路
と、前記終段の部分パルス生成回路から出力される出力
信号の位相を調整して前記初段の部分パルス生成回路に
帰還入力する位相調整回路とを備えている。そして、前
記各部分パルス生成回路は、ゲート回路と、前記ゲート
回路の出力側に接続された信号遅延用のコンデンサとを
有し、前記ゲート回路出力の位相差をパルス幅とする前
記使用許諾パルスを前記ゲート回路から前記出力端子へ
出力する構成にしている。
置において、前記パルス生成回路は、前記複数の出力端
子と、縦続接続された前記複数の部分パルス生成回路
と、前記終段の部分パルス生成回路から出力される出力
信号の位相を調整して前記初段の部分パルス生成回路に
帰還入力する位相調整回路とを備えている。そして、前
記各部分パルス生成回路は、ゲート回路と、前記ゲート
回路の出力側に接続された信号遅延用のコンデンサとを
有し、前記ゲート回路出力の位相差をパルス幅とする前
記使用許諾パルスを前記ゲート回路から前記出力端子へ
出力する構成にしている。
【００２３】第４の発明では、第１の発明の競合調停装
置において、前記資源の使用を現に行っている前記デバ
イスが前記使用許諾信号を無効にしたときに同期して、
前記資源の使用を現に行っていない前記デバイスが前記
使用希望信号を出力する構成にしている。
置において、前記資源の使用を現に行っている前記デバ
イスが前記使用許諾信号を無効にしたときに同期して、
前記資源の使用を現に行っていない前記デバイスが前記
使用希望信号を出力する構成にしている。
【００２４】このように第２〜第４の発明を構成するこ
とにより、例えば、パルス生成回路から高速の使用許諾
パルスを出力すると、これに対応した高速の使用許諾信
号が各デバイスに供給され、迅速な調停が行われる。
とにより、例えば、パルス生成回路から高速の使用許諾
パルスを出力すると、これに対応した高速の使用許諾信
号が各デバイスに供給され、迅速な調停が行われる。
【００２５】
【発明の実施の形態】（第１の実施形態）
（１）構成
図１は本発明の第１の実施形態を示す競合調停装置の構
成図である。この競合調停装置は、メモリ等の複数個Ｎ
のデバイス３１−１〜３０−Ｎを有している。各デバイ
ス３０−１〜３０−Ｎは、バスインタフェース３１−１
〜３１−Ｎと、バスマスタ３２−１〜３２−Ｎとを有
し、これらのバスインタフェース３１−１〜３１−Ｎ
が、コンピュータの所定の資源（例えば、バスデータＢ
Ｄを伝送する外部バス）３３に接続され、バスマスタ３
２−１〜３２−Ｎが、調停装置４０に接続されている。
各バスインタフェース３１−１〜３１−Ｎは、外部バス
３３上のバスデータＢＤを入出力する機能を有してい
る。各バスマスタ３２−１〜３２−Ｎは、使用希望信号
（例えば、バス使用希望信号）ＲＱ１〜ＲＱＮ、及び使
用確認信号（例えば、バス使用確認信号）ＡＫ１〜ＡＫ
Ｎを調停装置４０へ出力すると共に、該調停装置４０か
ら出力される使用許諾信号（例えば、バス使用許諾信
号）ＧＲ１〜ＧＲＮを入力する機能を有している。
成図である。この競合調停装置は、メモリ等の複数個Ｎ
のデバイス３１−１〜３０−Ｎを有している。各デバイ
ス３０−１〜３０−Ｎは、バスインタフェース３１−１
〜３１−Ｎと、バスマスタ３２−１〜３２−Ｎとを有
し、これらのバスインタフェース３１−１〜３１−Ｎ
が、コンピュータの所定の資源（例えば、バスデータＢ
Ｄを伝送する外部バス）３３に接続され、バスマスタ３
２−１〜３２−Ｎが、調停装置４０に接続されている。
各バスインタフェース３１−１〜３１−Ｎは、外部バス
３３上のバスデータＢＤを入出力する機能を有してい
る。各バスマスタ３２−１〜３２−Ｎは、使用希望信号
（例えば、バス使用希望信号）ＲＱ１〜ＲＱＮ、及び使
用確認信号（例えば、バス使用確認信号）ＡＫ１〜ＡＫ
Ｎを調停装置４０へ出力すると共に、該調停装置４０か
ら出力される使用許諾信号（例えば、バス使用許諾信
号）ＧＲ１〜ＧＲＮを入力する機能を有している。
【００２６】バス使用希望信号ＲＱ１〜ＲＱＮは、デバ
イス３０−１〜３０−Ｎが外部バス３３の使用を希望す
るときにバスマスタ３２−１〜３２−Ｎから出力され、
本実施形態ではバス使用確認信号ＡＫ１〜ＡＫＮが出力
される限り存続する。バス使用確認信号ＡＫ１〜ＡＫＮ
は、デバイス３０−１〜３０−Ｎが、調停装置４０から
のバス使用許諾信号ＧＲ１〜ＧＲＮを確認したときにバ
スマスタ３２−１〜３２−Ｎから出力され、本実施形態
ではデバイス３０−１〜３０−Ｎのバス使用が終了した
ときに取下げられる。バス使用許諾信号ＧＲ１〜ＧＲＮ
は、調停装置４０がデバイス３０−１〜３０−Ｎに外部
バス３３の使用権限を与えるときにバスマスタ３２−１
〜３２−Ｎに入力され、これによってデバイス３０−１
〜３０−Ｎはトークンを得ることになる。
イス３０−１〜３０−Ｎが外部バス３３の使用を希望す
るときにバスマスタ３２−１〜３２−Ｎから出力され、
本実施形態ではバス使用確認信号ＡＫ１〜ＡＫＮが出力
される限り存続する。バス使用確認信号ＡＫ１〜ＡＫＮ
は、デバイス３０−１〜３０−Ｎが、調停装置４０から
のバス使用許諾信号ＧＲ１〜ＧＲＮを確認したときにバ
スマスタ３２−１〜３２−Ｎから出力され、本実施形態
ではデバイス３０−１〜３０−Ｎのバス使用が終了した
ときに取下げられる。バス使用許諾信号ＧＲ１〜ＧＲＮ
は、調停装置４０がデバイス３０−１〜３０−Ｎに外部
バス３３の使用権限を与えるときにバスマスタ３２−１
〜３２−Ｎに入力され、これによってデバイス３０−１
〜３０−Ｎはトークンを得ることになる。
【００２７】調停装置４０は、パルス生成回路（例え
ば、高速パルス生成回路）５０、使用許諾禁止回路５
５、及び制御回路（例えば、Ｎ個のゲート回路６０−１
〜６０−Ｎ）から構成されており、バスマスタ３２−１
〜３２−Ｎに対し、バス使用希望信号ＲＱ１〜ＲＱＮ及
びバス使用確認信号ＡＫ１〜ＡＫＮを入力すると共に、
バス使用許諾信号ＧＲ１〜ＧＲＮを出力する回路であ
る。
ば、高速パルス生成回路）５０、使用許諾禁止回路５
５、及び制御回路（例えば、Ｎ個のゲート回路６０−１
〜６０−Ｎ）から構成されており、バスマスタ３２−１
〜３２−Ｎに対し、バス使用希望信号ＲＱ１〜ＲＱＮ及
びバス使用確認信号ＡＫ１〜ＡＫＮを入力すると共に、
バス使用許諾信号ＧＲ１〜ＧＲＮを出力する回路であ
る。
【００２８】高速パルス生成回路５０は、Ｎ個の出力端
子、及びそのＮ個の出力端子に一定のパルス幅を持つＮ
個の使用許諾パルスＧＰ１〜ＧＰＮを出力するＮ個の部
分パルス生成回路等を有し、各使用許諾パルスＧＰ１〜
ＧＰＮを前記各出力端子に順次出力する回路である。使
用許諾パルスＧＰ１〜ＧＰＮは、バス使用許諾信号ＧＲ
１〜ＧＲＮの基礎になる。使用許諾禁止回路５５は、バ
スマスタ３２−１〜３２−Ｎに接続され、これらのバス
マスタ３２−１〜３２−Ｎから出力されるバス使用確認
信号ＡＫ１〜ＡＫＮを入力し、バス使用許諾信号ＧＲ１
〜ＧＲＮを禁止する禁止信号ＩＧを出力する回路であ
る。
子、及びそのＮ個の出力端子に一定のパルス幅を持つＮ
個の使用許諾パルスＧＰ１〜ＧＰＮを出力するＮ個の部
分パルス生成回路等を有し、各使用許諾パルスＧＰ１〜
ＧＰＮを前記各出力端子に順次出力する回路である。使
用許諾パルスＧＰ１〜ＧＰＮは、バス使用許諾信号ＧＲ
１〜ＧＲＮの基礎になる。使用許諾禁止回路５５は、バ
スマスタ３２−１〜３２−Ｎに接続され、これらのバス
マスタ３２−１〜３２−Ｎから出力されるバス使用確認
信号ＡＫ１〜ＡＫＮを入力し、バス使用許諾信号ＧＲ１
〜ＧＲＮを禁止する禁止信号ＩＧを出力する回路であ
る。
【００２９】高速パルス生成回路５０、使用許諾禁止回
路５５及びバスマスタ３２−１〜３２−Ｎには、ゲート
回路６０−１〜６０−Ｎが接続されている。各ゲート回
路６０−１〜６０−Ｎは、各バスマスタ３２−１〜３２
−Ｎから出力されるバス使用希望信号ＲＱ１〜ＲＱＮ及
びバス使用確認信号ＡＫ１〜ＡＫＮと、高速パルス生成
回路５０から出力される使用許諾パルスＧＰ１〜ＧＰＮ
と、使用許諾禁止回路５５から出力される禁止信号ＩＧ
とをそれぞれ入力し、外部バス３３の使用を許可された
デバイス（例えば、３０−１）のバスマスタ３２−１に
対しては、使用許諾パルスＧＰ１に対応したバス使用許
諾信号ＧＲ１を出力してバスマスタ３２−１に与え、使
用を許可されないデバイス（例えば、３２−２〜３０−
Ｎ）の非許可のバスマスタ３２−２〜３２−Ｎに対して
は、使用許諾パルスＧＰ２〜ＧＰＮを遮断してバス使用
許諾信号ＧＲ２〜ＧＲＮの出力を停止する回路である。
路５５及びバスマスタ３２−１〜３２−Ｎには、ゲート
回路６０−１〜６０−Ｎが接続されている。各ゲート回
路６０−１〜６０−Ｎは、各バスマスタ３２−１〜３２
−Ｎから出力されるバス使用希望信号ＲＱ１〜ＲＱＮ及
びバス使用確認信号ＡＫ１〜ＡＫＮと、高速パルス生成
回路５０から出力される使用許諾パルスＧＰ１〜ＧＰＮ
と、使用許諾禁止回路５５から出力される禁止信号ＩＧ
とをそれぞれ入力し、外部バス３３の使用を許可された
デバイス（例えば、３０−１）のバスマスタ３２−１に
対しては、使用許諾パルスＧＰ１に対応したバス使用許
諾信号ＧＲ１を出力してバスマスタ３２−１に与え、使
用を許可されないデバイス（例えば、３２−２〜３０−
Ｎ）の非許可のバスマスタ３２−２〜３２−Ｎに対して
は、使用許諾パルスＧＰ２〜ＧＰＮを遮断してバス使用
許諾信号ＧＲ２〜ＧＲＮの出力を停止する回路である。
【００３０】ゲート回路６０−１〜６０−Ｎは、例え
ば、２入力ＡＮＤゲート６１−１〜６１−Ｎと、２入力
ＮＡＮＤゲート６２−１〜６２−Ｎと、２入力ＡＮＤゲ
ート６３−１〜６３−Ｎとで構成されている。各ＡＮＤ
ゲート６１−１〜６１−Ｎは、高速の各使用許諾パルス
ＧＰ１〜ＧＰＮと、各バス使用希望信号ＲＱ１〜ＲＱＮ
とを入力し、外部バス３３の使用を希望するデバイス
（例えば、３０−１）のみにバス使用許諾信号ＧＲ１を
出力する目的で設けられている。各ＮＡＮＤゲート６２
−１〜６２−Ｎは、禁止信号ＩＧと、各バス使用確認信
号ＡＫ１〜ＡＫＮとを入力し、現に外部バス３３を使用
しているデバイス（例えば、３０−１）のみにバス使用
許諾信号ＧＲ１を出力し続ける目的で設けられている。
ば、２入力ＡＮＤゲート６１−１〜６１−Ｎと、２入力
ＮＡＮＤゲート６２−１〜６２−Ｎと、２入力ＡＮＤゲ
ート６３−１〜６３−Ｎとで構成されている。各ＡＮＤ
ゲート６１−１〜６１−Ｎは、高速の各使用許諾パルス
ＧＰ１〜ＧＰＮと、各バス使用希望信号ＲＱ１〜ＲＱＮ
とを入力し、外部バス３３の使用を希望するデバイス
（例えば、３０−１）のみにバス使用許諾信号ＧＲ１を
出力する目的で設けられている。各ＮＡＮＤゲート６２
−１〜６２−Ｎは、禁止信号ＩＧと、各バス使用確認信
号ＡＫ１〜ＡＫＮとを入力し、現に外部バス３３を使用
しているデバイス（例えば、３０−１）のみにバス使用
許諾信号ＧＲ１を出力し続ける目的で設けられている。
【００３１】各ＡＮＤゲート６３−１〜６３−Ｎは、各
ＡＮＤゲート６１−１〜６１−Ｎの出力信号と、各ＮＡ
ＮＤゲート６２−１〜６２−Ｎの出力信号とを入力し、
各バス使用許諾信号ＧＲ１〜ＧＲＮを生成して出力する
機能を有している。そのため、一旦あるデバイス（例え
ば、３０−１）が外部バス３３を占有すると、他のデバ
イス３０−２〜３０−Ｎにバス使用許諾信号ＧＲ２〜Ｇ
ＲＮは出力されないが、当該デバイス３０−１には依然
としてバス使用許諾信号ＧＲ１が出力され続ける。これ
らのゲート回路６０−１〜６０−Ｎの作用により、調停
装置４０において外部バス３３がデバイス３０−１〜３
０−Ｎ間で排他的に使用されることが保証される。
ＡＮＤゲート６１−１〜６１−Ｎの出力信号と、各ＮＡ
ＮＤゲート６２−１〜６２−Ｎの出力信号とを入力し、
各バス使用許諾信号ＧＲ１〜ＧＲＮを生成して出力する
機能を有している。そのため、一旦あるデバイス（例え
ば、３０−１）が外部バス３３を占有すると、他のデバ
イス３０−２〜３０−Ｎにバス使用許諾信号ＧＲ２〜Ｇ
ＲＮは出力されないが、当該デバイス３０−１には依然
としてバス使用許諾信号ＧＲ１が出力され続ける。これ
らのゲート回路６０−１〜６０−Ｎの作用により、調停
装置４０において外部バス３３がデバイス３０−１〜３
０−Ｎ間で排他的に使用されることが保証される。
【００３２】図２は、図１中の高速パルス生成回路５０
の構成例を示す回路図である。この高速パルス生成回路
５０は、Ｎ個の出力端子と、このＮ個の出力端子に高速
の使用許諾パルスＧＰ１〜ＧＰＮを出力するために縦続
接続されたＮ個の部分パルス生成回路（例えば、インバ
ータ５１−１〜５１−Ｎ及び２入力の排他的論理和ゲー
ト５４−１〜５４−ＮからなるＮ個のゲート回路と、こ
の各ゲート回路の出力側にそれぞれ接続された信号遅延
用のＮ個のコンデンサ５２−１〜５２−Ｎとで構成され
た回路）と、終段の部分パルス生成回路から出力される
出力信号の位相を調整して初段の部分パルス生成回路に
帰還入力する位相調整回路５３とを備えている。Ｎ個の
インバータ５１−１〜５１−Ｎはリング状に接続され、
リングオシレータを構成している。デバイス３０−１〜
３０−Ｎの数が偶数個の場合は、自走発振のために必ず
位相調整回路５３が必要となる。位相調整回路５３は、
信号遅延機能を有する信号反転用のインバータ５３ａ
と、信号遅延用のコンデンサ５３ｂとで構成され、リン
グオシレータの発振周波数の調整のためにも使用され
る。リングオシレータを構成するインバータ５１−１〜
５１−Ｎの出力側には、信号遅延用のコンデンサ５２−
１〜５２−Ｎが付加されており、いたずらに発振周波数
が高くなるのを抑制している。
の構成例を示す回路図である。この高速パルス生成回路
５０は、Ｎ個の出力端子と、このＮ個の出力端子に高速
の使用許諾パルスＧＰ１〜ＧＰＮを出力するために縦続
接続されたＮ個の部分パルス生成回路（例えば、インバ
ータ５１−１〜５１−Ｎ及び２入力の排他的論理和ゲー
ト５４−１〜５４−ＮからなるＮ個のゲート回路と、こ
の各ゲート回路の出力側にそれぞれ接続された信号遅延
用のＮ個のコンデンサ５２−１〜５２−Ｎとで構成され
た回路）と、終段の部分パルス生成回路から出力される
出力信号の位相を調整して初段の部分パルス生成回路に
帰還入力する位相調整回路５３とを備えている。Ｎ個の
インバータ５１−１〜５１−Ｎはリング状に接続され、
リングオシレータを構成している。デバイス３０−１〜
３０−Ｎの数が偶数個の場合は、自走発振のために必ず
位相調整回路５３が必要となる。位相調整回路５３は、
信号遅延機能を有する信号反転用のインバータ５３ａ
と、信号遅延用のコンデンサ５３ｂとで構成され、リン
グオシレータの発振周波数の調整のためにも使用され
る。リングオシレータを構成するインバータ５１−１〜
５１−Ｎの出力側には、信号遅延用のコンデンサ５２−
１〜５２−Ｎが付加されており、いたずらに発振周波数
が高くなるのを抑制している。
【００３３】各インバータ５１−１〜５１−Ｎの入出力
側間には、インバータ１段分の時間遅れを利用した排他
的論理和（以下「ＸＯＲ」という。）ゲート５４−１〜
５４−Ｎが接続され、高速の使用許諾パルスＧＰ１〜Ｇ
ＰＮを生成して出力端子へ出力するようになっている。
つまり、ＸＯＲゲート５４−１〜５４−Ｎにより、イン
バータ１段分の時間幅を持つ使用許諾パルスＧＰ１〜Ｇ
ＰＮが生成される。使用許諾パルスＧＰ１〜ＧＰＮのパ
ルス幅を十分に確保するには、インバータ５１−１〜５
１−Ｎの段数を複数にしてその間のＸＯＲをとるのがよ
い。
側間には、インバータ１段分の時間遅れを利用した排他
的論理和（以下「ＸＯＲ」という。）ゲート５４−１〜
５４−Ｎが接続され、高速の使用許諾パルスＧＰ１〜Ｇ
ＰＮを生成して出力端子へ出力するようになっている。
つまり、ＸＯＲゲート５４−１〜５４−Ｎにより、イン
バータ１段分の時間幅を持つ使用許諾パルスＧＰ１〜Ｇ
ＰＮが生成される。使用許諾パルスＧＰ１〜ＧＰＮのパ
ルス幅を十分に確保するには、インバータ５１−１〜５
１−Ｎの段数を複数にしてその間のＸＯＲをとるのがよ
い。
【００３４】図２では、単に最も簡単なインバータ１段
分の具体例を示しており、波形整形のためにも複数段の
遅延時間をもつ使用許諾パルスＧＰ１〜ＧＰＮの生成が
望ましい。コンデンサ５２−１〜５２−Ｎは、使用許諾
パルスＧＰ１〜ＧＰＮのパルス幅があまり狭くならない
ように作用し、この結果、リングオシレータの発振周波
数をも決定するものであるから、調停装置４０の速度、
若しくは帯域幅を決定する重要な要素である。
分の具体例を示しており、波形整形のためにも複数段の
遅延時間をもつ使用許諾パルスＧＰ１〜ＧＰＮの生成が
望ましい。コンデンサ５２−１〜５２−Ｎは、使用許諾
パルスＧＰ１〜ＧＰＮのパルス幅があまり狭くならない
ように作用し、この結果、リングオシレータの発振周波
数をも決定するものであるから、調停装置４０の速度、
若しくは帯域幅を決定する重要な要素である。
【００３５】図３は、図１中の使用許諾禁止回路５５の
構成例を示す回路図である。この使用許諾禁止回路５５
は、例えば、バス使用確認信号ＡＫ１〜ＡＫＮを入力し
てこれらの論理和をとり、禁止信号ＩＧを出力する多入
力ＯＲゲート５５ａで構成されている。この多入力ＯＲ
ゲート５５ａを設けることにより、いずれかのデバイス
（例えば、３０−１）が外部バス３３の使用を開始した
ときには、このデバイス３０−１を除く他のデバイス３
０−２〜３０−Ｎに対し、ＮＡＮＤゲート６２−１〜６
２−Ｎによってバス使用許諾信号ＧＲ２〜ＧＲＮの出力
が禁止されることになる。
構成例を示す回路図である。この使用許諾禁止回路５５
は、例えば、バス使用確認信号ＡＫ１〜ＡＫＮを入力し
てこれらの論理和をとり、禁止信号ＩＧを出力する多入
力ＯＲゲート５５ａで構成されている。この多入力ＯＲ
ゲート５５ａを設けることにより、いずれかのデバイス
（例えば、３０−１）が外部バス３３の使用を開始した
ときには、このデバイス３０−１を除く他のデバイス３
０−２〜３０−Ｎに対し、ＮＡＮＤゲート６２−１〜６
２−Ｎによってバス使用許諾信号ＧＲ２〜ＧＲＮの出力
が禁止されることになる。
【００３６】（２）動作
図４は、図２の高速パルス生成回路５０の動作を示すタ
イミングチャートである。図２の高速パルス生成回路５
０において、インバータ１段分だけ時間が遅れたタイミ
ングｔ１，ｔ２，ｔ３，…で、インバータ５１−Ｎ，５
１−１，５１−２，…の出力信号が順次“Ｈ”レベルに
立ち上がっていく。すると、各インバータ５１−１〜５
１−Ｎの入出力が、各ＸＯＲゲート５４−１〜５４−Ｎ
でＸＯＲがとられ、タイミングｔ１，ｔ２，…で、高速
の使用許諾パルスＧＰ１，ＧＰ２，…が各ＸＯＲゲート
５４−１〜５４−Ｎから出力される。
イミングチャートである。図２の高速パルス生成回路５
０において、インバータ１段分だけ時間が遅れたタイミ
ングｔ１，ｔ２，ｔ３，…で、インバータ５１−Ｎ，５
１−１，５１−２，…の出力信号が順次“Ｈ”レベルに
立ち上がっていく。すると、各インバータ５１−１〜５
１−Ｎの入出力が、各ＸＯＲゲート５４−１〜５４−Ｎ
でＸＯＲがとられ、タイミングｔ１，ｔ２，…で、高速
の使用許諾パルスＧＰ１，ＧＰ２，…が各ＸＯＲゲート
５４−１〜５４−Ｎから出力される。
【００３７】図５（Ａ）〜（Ｄ）は図１の競合調停装置
の動作を示すタイミングチャートであり、同図（Ａ）は
使用許諾パルス出力のタイミングチャート、同図（Ｂ）
はデバイス３０−１のリクエスト１とデバイス３０−２
のリクエスト２が競合したときのタイミングチャート、
同図（Ｃ）はデバイス３０−１のリクエスト１の終了後
のデバイス３０−２のリクエスト２とデバイス３０−３
のリクエスト３の競合のときのタイミングチャート、及
び同図（Ｄ）は同期式リクエストのタイミングチャート
である。
の動作を示すタイミングチャートであり、同図（Ａ）は
使用許諾パルス出力のタイミングチャート、同図（Ｂ）
はデバイス３０−１のリクエスト１とデバイス３０−２
のリクエスト２が競合したときのタイミングチャート、
同図（Ｃ）はデバイス３０−１のリクエスト１の終了後
のデバイス３０−２のリクエスト２とデバイス３０−３
のリクエスト３の競合のときのタイミングチャート、及
び同図（Ｄ）は同期式リクエストのタイミングチャート
である。
【００３８】以下、図５の（Ａ）〜（Ｄ）の動作を説明
する。 （Ａ）使用許諾パルス出力 高速パルス生成回路５０が生成する高速の使用許諾パル
スＧＰ１〜ＧＰＮのタイミングは、ＡＮＤゲート６１−
１〜６１−Ｎ及び６３−１〜６３−Ｎで阻止されない限
り、バス使用許諾信号ＧＲ１〜ＧＲＮのタイミングと同
一である。例えば、デバイス３０−１に入力するバス使
用許諾信号ＧＲ１の場合、この基礎は生成された使用許
諾パルスＧＰ１であって、これはタイミングｔ１に始ま
り、タイミングｔ２で終了する。最後のデバイス３０−
Ｎに対して、使用許諾パルスＧＰＮはタイミングｔｎで
始まり、タイミングｔ１で終了する。つまり、高速パル
ス生成回路５０は、周期Ｔを繰り返し、一定のパルス幅
の使用許諾パルスＧＰ１〜ＧＰＮを順次各デバイス３０
−１〜３０−Ｎに向けて出力している。
する。 （Ａ）使用許諾パルス出力 高速パルス生成回路５０が生成する高速の使用許諾パル
スＧＰ１〜ＧＰＮのタイミングは、ＡＮＤゲート６１−
１〜６１−Ｎ及び６３−１〜６３−Ｎで阻止されない限
り、バス使用許諾信号ＧＲ１〜ＧＲＮのタイミングと同
一である。例えば、デバイス３０−１に入力するバス使
用許諾信号ＧＲ１の場合、この基礎は生成された使用許
諾パルスＧＰ１であって、これはタイミングｔ１に始ま
り、タイミングｔ２で終了する。最後のデバイス３０−
Ｎに対して、使用許諾パルスＧＰＮはタイミングｔｎで
始まり、タイミングｔ１で終了する。つまり、高速パル
ス生成回路５０は、周期Ｔを繰り返し、一定のパルス幅
の使用許諾パルスＧＰ１〜ＧＰＮを順次各デバイス３０
−１〜３０−Ｎに向けて出力している。
【００３９】（Ｂ）リクエスト１とリクエスト２の競合
例えば、タイミングｔ１以前にデバイス３０−１がバス
使用希望信号ＲＱ１（リクエスト１）を出し、続いてデ
バイス３０−２がバス使用希望信号ＲＱ２（リクエスト
２）を出したときには、双方のリクエスト１及び２が競
合するので、次のように処理される。
使用希望信号ＲＱ１（リクエスト１）を出し、続いてデ
バイス３０−２がバス使用希望信号ＲＱ２（リクエスト
２）を出したときには、双方のリクエスト１及び２が競
合するので、次のように処理される。
【００４０】タイミングｔ１で、調停装置４０がデバイ
ス３０−１に対し外部バス３３の使用を許諾するバス使
用許諾信号ＧＲ１を出力すると、デバイス３０−１のバ
スマスタ３２−１はその応答としてバス使用確認信号Ａ
Ｋ１を出力する。このバス使用確認信号ＡＫ１を受け
て、使用許諾禁止回路５５は他のデバイス３０−２〜３
０−Ｎの使用を禁止する禁止信号ＩＧを出力する。これ
により、図中破線で示されるように、デバイス３０−２
のバス使用許諾信号ＧＲ２は出力されない。この結果、
外部バス３３の使用権はデバイス３０−１が確保し、そ
の後、外部バス３３の使用希望を取下げるべくバス使用
希望信号ＲＱ１を“Ｌ”レベルに立ち下げるまで、他の
デバイス３０−２〜３０−Ｎの使用を禁止する禁止信号
ＩＧも“Ｌ”レベルに立ち下がらず、他のデバイス３０
−２〜３０−Ｎのバス使用希望は留保されてしまう。
ス３０−１に対し外部バス３３の使用を許諾するバス使
用許諾信号ＧＲ１を出力すると、デバイス３０−１のバ
スマスタ３２−１はその応答としてバス使用確認信号Ａ
Ｋ１を出力する。このバス使用確認信号ＡＫ１を受け
て、使用許諾禁止回路５５は他のデバイス３０−２〜３
０−Ｎの使用を禁止する禁止信号ＩＧを出力する。これ
により、図中破線で示されるように、デバイス３０−２
のバス使用許諾信号ＧＲ２は出力されない。この結果、
外部バス３３の使用権はデバイス３０−１が確保し、そ
の後、外部バス３３の使用希望を取下げるべくバス使用
希望信号ＲＱ１を“Ｌ”レベルに立ち下げるまで、他の
デバイス３０−２〜３０−Ｎの使用を禁止する禁止信号
ＩＧも“Ｌ”レベルに立ち下がらず、他のデバイス３０
−２〜３０−Ｎのバス使用希望は留保されてしまう。
【００４１】デバイス３０−１によるバス使用権の放
棄、即ちトークンの受け渡しがあったときは、この際、
デバイス３０−２がバス使用希望信号ＲＱ２を出し続け
ていれば、デバイス３０−２はデバイス３０−１に続
き、次の周期Ｔのタイミングｔ２でそのトークンを受け
取って外部バス３３の使用権を確保することができる。
すると、今度は、デバイス３０−１のバス使用許諾信号
ＧＲ１が出力されなくなる。
棄、即ちトークンの受け渡しがあったときは、この際、
デバイス３０−２がバス使用希望信号ＲＱ２を出し続け
ていれば、デバイス３０−２はデバイス３０−１に続
き、次の周期Ｔのタイミングｔ２でそのトークンを受け
取って外部バス３３の使用権を確保することができる。
すると、今度は、デバイス３０−１のバス使用許諾信号
ＧＲ１が出力されなくなる。
【００４２】なお、周期Ｔの期間において、仮にバス使
用希望信号ＲＱ１よりもＲＱ２が早く出されても、デバ
イス３０−１が３０−２よりも優先される。又、バス使
用希望信号ＲＱ１，ＲＱ２，…が使用許諾パルスＧＰ
１，ＧＰＮ，…の“Ｈ”レベルの期間に発生すると、バ
ス使用許諾信号ＧＲ１，ＧＲ２，…がひげ状のパルスに
なるおそれがあるが、これに対する対策としては、例え
ば、バスマスタ３２−１〜３２−Ｎ内にフィルタを設け
て消去することが可能である。
用希望信号ＲＱ１よりもＲＱ２が早く出されても、デバ
イス３０−１が３０−２よりも優先される。又、バス使
用希望信号ＲＱ１，ＲＱ２，…が使用許諾パルスＧＰ
１，ＧＰＮ，…の“Ｈ”レベルの期間に発生すると、バ
ス使用許諾信号ＧＲ１，ＧＲ２，…がひげ状のパルスに
なるおそれがあるが、これに対する対策としては、例え
ば、バスマスタ３２−１〜３２−Ｎ内にフィルタを設け
て消去することが可能である。
【００４３】（Ｃ）リクエスト１終了後のリクエスト２
とリクエスト３の競合 ここでは、バス使用希望信号ＲＱ１（リクエスト１）の
終了時のトークンの取り扱い（例えば、デバイス３０−
１が外部バス３３の使用を放棄し、トークンを次のデバ
イス３０−２，３０−３に渡すときにどのデバイス３０
−２又は３０−３が選択されるのかの取り扱い）が示さ
れている。
とリクエスト３の競合 ここでは、バス使用希望信号ＲＱ１（リクエスト１）の
終了時のトークンの取り扱い（例えば、デバイス３０−
１が外部バス３３の使用を放棄し、トークンを次のデバ
イス３０−２，３０−３に渡すときにどのデバイス３０
−２又は３０−３が選択されるのかの取り扱い）が示さ
れている。
【００４４】例えば、デバイス３０−１がトークンを持
っているときに、デバイス３０−２と３０−３が双方と
もバス使用希望信号ＲＱ１及びＲＱ２（リクエスト２及
び３）を出して競合した場合、次のように処理される。
っているときに、デバイス３０−２と３０−３が双方と
もバス使用希望信号ＲＱ１及びＲＱ２（リクエスト２及
び３）を出して競合した場合、次のように処理される。
【００４５】タイミングｔ２以前にデバイス３０−２に
よるバス使用希望信号ＲＱ１（リクエスト２）が出てい
れば、問題なくトークンはデバイス３０−２が取得す
る。しかし、タイミングｔ３直前にデバイス３０−１が
外部バス３３の使用を放棄したとすれば、トークンはデ
バイス３０−３が取得してしまう。つまり、デバイス３
０−３によるバス使用確認信号ＡＫ３が出力され、この
バス使用確認信号ＡＫ３を受けて使用許諾禁止回路５５
が他のデバイス３０−１，３０−２，３０−４〜３０−
Ｎの使用を禁止する禁止信号ＩＧを出力する。デバイス
３０−２が先にバス使用希望信号ＲＱ２（リクエスト
２）を出していたことを考えると、結果的にバス使用の
機会の均等が破れてしまったことになる。この問題を解
決するのが、次に説明する（Ｄ）の同期式リクエストで
ある。
よるバス使用希望信号ＲＱ１（リクエスト２）が出てい
れば、問題なくトークンはデバイス３０−２が取得す
る。しかし、タイミングｔ３直前にデバイス３０−１が
外部バス３３の使用を放棄したとすれば、トークンはデ
バイス３０−３が取得してしまう。つまり、デバイス３
０−３によるバス使用確認信号ＡＫ３が出力され、この
バス使用確認信号ＡＫ３を受けて使用許諾禁止回路５５
が他のデバイス３０−１，３０−２，３０−４〜３０−
Ｎの使用を禁止する禁止信号ＩＧを出力する。デバイス
３０−２が先にバス使用希望信号ＲＱ２（リクエスト
２）を出していたことを考えると、結果的にバス使用の
機会の均等が破れてしまったことになる。この問題を解
決するのが、次に説明する（Ｄ）の同期式リクエストで
ある。
【００４６】（Ｄ）同期式リクエスト
同期式リクエストでは、トークンの保持は必ず使用許諾
パルスＧＰ１〜ＧＰＮの１周期Ｔ単位で行うようにす
る。具体的には、デバイス３０−１のバス使用希望信号
ＲＱ１（リクエスト１）の終了は、使用許諾パルスＧＰ
１の“Ｌ”レベルへの立ち下りに同期して行うことと
し、デバイス３０−１のバスマスタ３２−１がその制御
を行うような回路構成になっている。この結果、前記
（Ｃ）の場合と異なり、必ずデバイス３０−１から３０
−Ｎ方向の順番にバス使用希望信号ＲＱ１〜ＲＱＮ（リ
クエスト１〜Ｎ）が調べられ、トークンは次のデバイス
であるデバイス３０−２に渡される。タイミングｔ２で
は、デバイス３０−２のバス使用確認信号ＡＫ２が出力
され、この結果、デバイス３０−３のバス使用確認信号
ＡＫ３は出力されない。従って、デバイス３０−１〜３
０−Ｎ間でのバス使用の機会の均等を確保することがで
きる。
パルスＧＰ１〜ＧＰＮの１周期Ｔ単位で行うようにす
る。具体的には、デバイス３０−１のバス使用希望信号
ＲＱ１（リクエスト１）の終了は、使用許諾パルスＧＰ
１の“Ｌ”レベルへの立ち下りに同期して行うことと
し、デバイス３０−１のバスマスタ３２−１がその制御
を行うような回路構成になっている。この結果、前記
（Ｃ）の場合と異なり、必ずデバイス３０−１から３０
−Ｎ方向の順番にバス使用希望信号ＲＱ１〜ＲＱＮ（リ
クエスト１〜Ｎ）が調べられ、トークンは次のデバイス
であるデバイス３０−２に渡される。タイミングｔ２で
は、デバイス３０−２のバス使用確認信号ＡＫ２が出力
され、この結果、デバイス３０−３のバス使用確認信号
ＡＫ３は出力されない。従って、デバイス３０−１〜３
０−Ｎ間でのバス使用の機会の均等を確保することがで
きる。
【００４７】（３）効果
第１の実施形態では、次の（ａ）〜（ｃ）に示すような
効果等がある。 （ａ）従来の図８の芋づる式競合調停装置では、トーク
ンをデバイス１０−１から１０−Ｎ方向へ順次渡してい
く調停方式なので、デバイス１０−１〜１０−Ｎを通過
する遅延時間が無視できない。これに対し、本実施形態
では、高速パルス生成回路５０を有する調停装置４０を
用いることを特徴とするので、トークンはデバイス３０
−１〜３０−Ｎ上ではなく、高速パルス生成回路５０内
を巡回していると見なすことができる。即ち、高速パル
ス生成回路５０から出力される高速の使用許諾パルスＧ
Ｐ１〜ＧＰＮのおかげで、バス使用希望信号ＲＱ１〜Ｒ
ＱＮ（リクエスト１〜Ｎ）を出したデバイス３０−１〜
３０−Ｎは、速やかにそのリクエストを受け付けてもら
える利点を有している。本実施形態による調停方式は、
従来にない新しい方式であり、デバイス３０−１〜３０
−Ｎ間の機会均等を保証し、かつ、高速に外部バス３３
の調停を行うことが可能である。
効果等がある。 （ａ）従来の図８の芋づる式競合調停装置では、トーク
ンをデバイス１０−１から１０−Ｎ方向へ順次渡してい
く調停方式なので、デバイス１０−１〜１０−Ｎを通過
する遅延時間が無視できない。これに対し、本実施形態
では、高速パルス生成回路５０を有する調停装置４０を
用いることを特徴とするので、トークンはデバイス３０
−１〜３０−Ｎ上ではなく、高速パルス生成回路５０内
を巡回していると見なすことができる。即ち、高速パル
ス生成回路５０から出力される高速の使用許諾パルスＧ
Ｐ１〜ＧＰＮのおかげで、バス使用希望信号ＲＱ１〜Ｒ
ＱＮ（リクエスト１〜Ｎ）を出したデバイス３０−１〜
３０−Ｎは、速やかにそのリクエストを受け付けてもら
える利点を有している。本実施形態による調停方式は、
従来にない新しい方式であり、デバイス３０−１〜３０
−Ｎ間の機会均等を保証し、かつ、高速に外部バス３３
の調停を行うことが可能である。
【００４８】（ｂ）前記（ａ）で説明したように、バス
使用の機会均等は確保されているが、従来の図８の芋づ
る式調停方式と同様に、低速のデバイス（３０−１〜３
０−Ｎのうちのあるもの）がいつまでも外部バス３３を
占有し続けるおそれが残っている。この対策としては、
優先度の概念を導入したり、一定時間でトークンを手放
す構成にすることが望ましい。これについては、次の第
２の実施形態で説明する。
使用の機会均等は確保されているが、従来の図８の芋づ
る式調停方式と同様に、低速のデバイス（３０−１〜３
０−Ｎのうちのあるもの）がいつまでも外部バス３３を
占有し続けるおそれが残っている。この対策としては、
優先度の概念を導入したり、一定時間でトークンを手放
す構成にすることが望ましい。これについては、次の第
２の実施形態で説明する。
【００４９】（ｃ）同期式リクエストを実現するバスマ
スタ３２−１〜３２−Ｎを導入すれば、トークンは必ず
デバイス３０−１から３０−Ｎ方向へ順番に手渡される
ことになり、これによってデバイス３０−１〜３０−Ｎ
間の機会の均等を確保できる。
スタ３２−１〜３２−Ｎを導入すれば、トークンは必ず
デバイス３０−１から３０−Ｎ方向へ順番に手渡される
ことになり、これによってデバイス３０−１〜３０−Ｎ
間の機会の均等を確保できる。
【００５０】（第２の実施形態）
（１）構成
図６は、本発明の第２の実施形態を示す競合調停装置に
おける優先度付きバスマスタを有するデバイスの一例の
構成図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。
おける優先度付きバスマスタを有するデバイスの一例の
構成図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。
【００５１】この優先度付きバスマスタを有するデバイ
スは、例えば、図１の各デバイス３０−１〜３０−Ｎに
代えて設けられるものであり、図１の外部バス３３に接
続されるバスインタフェース３１と、調停装置４０に接
続されるバスマスタ３２と、デバイス本体とを有してい
る。
スは、例えば、図１の各デバイス３０−１〜３０−Ｎに
代えて設けられるものであり、図１の外部バス３３に接
続されるバスインタフェース３１と、調停装置４０に接
続されるバスマスタ３２と、デバイス本体とを有してい
る。
【００５２】バスマスタ３２は、２入力ＡＮＤゲート７
１−１〜７１−４、２入力ＯＲゲート７２−１〜７２−
５、リセットレジスタ７３、フリップフロップからなる
キャリーフラグ（Carry Flag）７４、優先順位決定回路
を構成するプライオリティカウンタ（Priority Counte
r）７５とプライオリティレジスタ７６、使用確認用の
アクノリッジ（Acknowledge ）レジスタ７７、使用許諾
用のグラント（Grant ）レジスタ７８、及び内部バス７
９等を有している。内部バス７９は、デバイスイネーブ
ル（Device Enable ）信号ＤＥで動作するバスインタフ
ェース３１を介して、外部バス３３に接続されている。
１−１〜７１−４、２入力ＯＲゲート７２−１〜７２−
５、リセットレジスタ７３、フリップフロップからなる
キャリーフラグ（Carry Flag）７４、優先順位決定回路
を構成するプライオリティカウンタ（Priority Counte
r）７５とプライオリティレジスタ７６、使用確認用の
アクノリッジ（Acknowledge ）レジスタ７７、使用許諾
用のグラント（Grant ）レジスタ７８、及び内部バス７
９等を有している。内部バス７９は、デバイスイネーブ
ル（Device Enable ）信号ＤＥで動作するバスインタフ
ェース３１を介して、外部バス３３に接続されている。
【００５３】図７は、図６のデバイスに付加されるバス
占有解除回路の一例を示す構成図である。このバス占有
解除回路は、ウオッチドッグタイマ（Watch Dog Timer
）８０、及び２入力ＯＲゲート７２−６で構成されて
いる。
占有解除回路の一例を示す構成図である。このバス占有
解除回路は、ウオッチドッグタイマ（Watch Dog Timer
）８０、及び２入力ＯＲゲート７２−６で構成されて
いる。
【００５４】（２）動作
優先度を導入した図６及び図７のデバイスでは、次のよ
うに動作する。デバイス本体が外部バス３３の使用を希
望してデバイスリクエスト（Device Request ）信号Ｄ
Ｒを出力したとき、リセットレジスタ７３がセットされ
て直ちにバス使用希望信号ＲＱが出るのではない。ＡＮ
Ｄゲート７１−１において、キャリーフラグ７４の出力
端子Ｑからリクエストイネーブル（Request Enable ）
信号ＲＥが出ていなければ、リセットレジスタ７３はセ
ットされない。これは、デバイス内部に優先度を導入し
たからである。この場合、優先度はプライオリティレジ
スタ７６のデータにより決まる。プライオリティレジス
タ７６のデータは、内部バス７９を介して、タイミング
クロック（Timing Clock ）ＴＣ１においてデータラッ
チ（Data Latch ）信号ＤＬによりプライオリティレジ
スタ７６へ取り込まれる。
うに動作する。デバイス本体が外部バス３３の使用を希
望してデバイスリクエスト（Device Request ）信号Ｄ
Ｒを出力したとき、リセットレジスタ７３がセットされ
て直ちにバス使用希望信号ＲＱが出るのではない。ＡＮ
Ｄゲート７１−１において、キャリーフラグ７４の出力
端子Ｑからリクエストイネーブル（Request Enable ）
信号ＲＥが出ていなければ、リセットレジスタ７３はセ
ットされない。これは、デバイス内部に優先度を導入し
たからである。この場合、優先度はプライオリティレジ
スタ７６のデータにより決まる。プライオリティレジス
タ７６のデータは、内部バス７９を介して、タイミング
クロック（Timing Clock ）ＴＣ１においてデータラッ
チ（Data Latch ）信号ＤＬによりプライオリティレジ
スタ７６へ取り込まれる。
【００５５】次に、プライオリティレジスタ７６に取り
込まれたデータは、データセット（Data Set ）信号Ｄ
Ｓによりプライオリティカウンタ７５へセットされる。
カウンタクロック（Counter Clock ）信号ＣＣによりプ
ライオリティカウンタ７５が進み、桁上げ信号であるキ
ャリー（Carry ）信号Ｃが出力されると、キャリーフラ
グ７４がセットされる。この結果、キャリーフラグ７４
からリクエストイネーブル信号ＲＥが出力されてＡＮＤ
ゲート７１−１が開き、リセットレジスタ７３がセット
されてバス使用希望信号ＲＱが出力され、図１の調停装
置４０がそのリクエストを認識することができる。
込まれたデータは、データセット（Data Set ）信号Ｄ
Ｓによりプライオリティカウンタ７５へセットされる。
カウンタクロック（Counter Clock ）信号ＣＣによりプ
ライオリティカウンタ７５が進み、桁上げ信号であるキ
ャリー（Carry ）信号Ｃが出力されると、キャリーフラ
グ７４がセットされる。この結果、キャリーフラグ７４
からリクエストイネーブル信号ＲＥが出力されてＡＮＤ
ゲート７１−１が開き、リセットレジスタ７３がセット
されてバス使用希望信号ＲＱが出力され、図１の調停装
置４０がそのリクエストを認識することができる。
【００５６】一旦、キャリーフラグ７４の出力端子Ｑか
らリクエストイネーブル信号ＲＥが出力された後、タイ
ミングクロックＴＣ３においてＡＮＤゲート７１−２に
よりリスタート（Restart）信号ＲＳが立ち上がり、 Ｏ
Ｒゲート７２−２を介してキャリーフラグ７４がリセッ
トされると共に、ＯＲゲート７２−３を介してプライオ
リティカウンタ７５がリセットされる。今度は、キャリ
ーフラグ７４から出力されるリクエストイネーブル信号
ＲＥは、プライオリティカウンタ７５のキャリー信号Ｃ
が出ている間だけ有効になる。プライオリティカウンタ
７５のデータ量が大きいと、頻繁にリクエストイネーブ
ル信号ＲＥが出力される。これは、そのデバイスの優先
度が高いことを意味する。
らリクエストイネーブル信号ＲＥが出力された後、タイ
ミングクロックＴＣ３においてＡＮＤゲート７１−２に
よりリスタート（Restart）信号ＲＳが立ち上がり、 Ｏ
Ｒゲート７２−２を介してキャリーフラグ７４がリセッ
トされると共に、ＯＲゲート７２−３を介してプライオ
リティカウンタ７５がリセットされる。今度は、キャリ
ーフラグ７４から出力されるリクエストイネーブル信号
ＲＥは、プライオリティカウンタ７５のキャリー信号Ｃ
が出ている間だけ有効になる。プライオリティカウンタ
７５のデータ量が大きいと、頻繁にリクエストイネーブ
ル信号ＲＥが出力される。これは、そのデバイスの優先
度が高いことを意味する。
【００５７】図６のデバイスがバス使用希望信号ＲＱを
出力して外部バス３３の占有を希望したとき、図１の調
停装置４０がこれを認めてバス使用許諾信号ＧＲを出力
すると、グラントレジスタ７８がセットされる。グラン
トレジスタ７８の出力端子Ｑから出力される信号は、タ
イミングクロックＴＣ２においてＡＮＤゲート７１−４
によりアクノリッジレジスタ７７をセットし、この結
果、図１の調停装置４０に対しバス使用確認信号ＡＫで
応答できる。これは、図６のデバイスのバス使用許諾信
号ＧＲを受けて、このデバイスが外部バス３３の占有を
開始したことを意味する。アクノリッジレジスタ７７か
ら出力されるバス使用確認信号ＡＫは、バスインタフェ
ース３１を介して、内部バス７９と外部バス３３を連結
し、併せてデバイス内のその他の制御に使用される。
出力して外部バス３３の占有を希望したとき、図１の調
停装置４０がこれを認めてバス使用許諾信号ＧＲを出力
すると、グラントレジスタ７８がセットされる。グラン
トレジスタ７８の出力端子Ｑから出力される信号は、タ
イミングクロックＴＣ２においてＡＮＤゲート７１−４
によりアクノリッジレジスタ７７をセットし、この結
果、図１の調停装置４０に対しバス使用確認信号ＡＫで
応答できる。これは、図６のデバイスのバス使用許諾信
号ＧＲを受けて、このデバイスが外部バス３３の占有を
開始したことを意味する。アクノリッジレジスタ７７か
ら出力されるバス使用確認信号ＡＫは、バスインタフェ
ース３１を介して、内部バス７９と外部バス３３を連結
し、併せてデバイス内のその他の制御に使用される。
【００５８】例えば、外部バス３３に接続された図示し
ない中央処理装置（以下「ＣＰＵ」という。）が図６の
デバイスに対しアクセスしようとするときは、バスイン
タフェース３１に対し、デバイスイネーブル信号ＤＥに
より行う。例えば、外部バス３３に接続された図示しな
いＣＰＵが、直接図６のデバイスの優先度を指定するた
めに、プライオリティレジスタ７６に書き込む場合等で
ある。
ない中央処理装置（以下「ＣＰＵ」という。）が図６の
デバイスに対しアクセスしようとするときは、バスイン
タフェース３１に対し、デバイスイネーブル信号ＤＥに
より行う。例えば、外部バス３３に接続された図示しな
いＣＰＵが、直接図６のデバイスの優先度を指定するた
めに、プライオリティレジスタ７６に書き込む場合等で
ある。
【００５９】図６のデバイスが、外部バス３３の占有を
終了し、デバイス本体がデバイスリクエスト（Device R
equest ）信号ＤＲを取り下げたとき、若しくは、リク
エストアボート（Request Abort ）信号ＲＡを立ち上げ
たときは、ＡＮＤゲート７１−１又はＯＲゲート７２−
１を介してリセットレジスタ７３がリセットされ、この
結果、バス使用希望信号ＲＱが立ち下がり、ＯＲゲート
７２−４を介してアクノリッジレジスタ７７がリセット
される。これにより、バス使用確認信号ＡＫが強制的に
立ち下がり、その他のデバイスに外部バス３３を占有す
る機会が与えられることになる。
終了し、デバイス本体がデバイスリクエスト（Device R
equest ）信号ＤＲを取り下げたとき、若しくは、リク
エストアボート（Request Abort ）信号ＲＡを立ち上げ
たときは、ＡＮＤゲート７１−１又はＯＲゲート７２−
１を介してリセットレジスタ７３がリセットされ、この
結果、バス使用希望信号ＲＱが立ち下がり、ＯＲゲート
７２−４を介してアクノリッジレジスタ７７がリセット
される。これにより、バス使用確認信号ＡＫが強制的に
立ち下がり、その他のデバイスに外部バス３３を占有す
る機会が与えられることになる。
【００６０】図１の調停装置４０から与えられるバス使
用許諾信号ＧＲは、図６のデバイスの使用許可を与える
信号であるが、パルスで入力されるので、これを受け取
るグラントレジスタ７８が必要になる。しかし、外部バ
ス３３の占有を開始し、アクノリッジレジスタ７７から
バス使用確認信号ＡＫを出力した後に、グラントレジス
タ７８をセットしたままにしておくと、バス使用許諾信
号ＧＲが立ち下がり、図１の調停装置４０が外部バス３
３の使用許諾を取り消した後も許諾があるかのように見
えてしまうので、予めＯＲゲート７２−５においてバス
使用確認信号ＡＫを検出してグラントレジスタ７８をリ
セットしておく。
用許諾信号ＧＲは、図６のデバイスの使用許可を与える
信号であるが、パルスで入力されるので、これを受け取
るグラントレジスタ７８が必要になる。しかし、外部バ
ス３３の占有を開始し、アクノリッジレジスタ７７から
バス使用確認信号ＡＫを出力した後に、グラントレジス
タ７８をセットしたままにしておくと、バス使用許諾信
号ＧＲが立ち下がり、図１の調停装置４０が外部バス３
３の使用許諾を取り消した後も許諾があるかのように見
えてしまうので、予めＯＲゲート７２−５においてバス
使用確認信号ＡＫを検出してグラントレジスタ７８をリ
セットしておく。
【００６１】図６の優先度付きバスマスタ３２を有する
デバイスの場合、このままでは低速のデバイスによる外
部バス３３の占有を解除することができない。デバイス
本体から出力されるリクエストアボート信号ＲＡは、自
ら外部バス３３の占有を放棄するための信号である。そ
こで、図７に示すように、デバイス内部にウオッチドッ
グタイマ８０を設ける。ウオッチドッグタイマ８０は、
クロックＣＫをカウントし、デバイスが一定時間正常な
動作をしているときには、セットされてタイマキャリー
（Timer Carry ）信号ＴＣＡが出力されない。もしデバ
イスに異常が発生した場合は、ウオッチドッグタイマ８
０が一定時間以上経過してもリセットされないために、
オーバーフローが生じてタイマキャリー信号ＴＣＡが出
力される。このタイマキャリー信号ＴＣＡとマニュアル
アボート（Manual Abort ）信号ＭＡとがＯＲゲート７
２−６で論理和がとられ、リクエストアボート信号ＲＡ
が出力される。
デバイスの場合、このままでは低速のデバイスによる外
部バス３３の占有を解除することができない。デバイス
本体から出力されるリクエストアボート信号ＲＡは、自
ら外部バス３３の占有を放棄するための信号である。そ
こで、図７に示すように、デバイス内部にウオッチドッ
グタイマ８０を設ける。ウオッチドッグタイマ８０は、
クロックＣＫをカウントし、デバイスが一定時間正常な
動作をしているときには、セットされてタイマキャリー
（Timer Carry ）信号ＴＣＡが出力されない。もしデバ
イスに異常が発生した場合は、ウオッチドッグタイマ８
０が一定時間以上経過してもリセットされないために、
オーバーフローが生じてタイマキャリー信号ＴＣＡが出
力される。このタイマキャリー信号ＴＣＡとマニュアル
アボート（Manual Abort ）信号ＭＡとがＯＲゲート７
２−６で論理和がとられ、リクエストアボート信号ＲＡ
が出力される。
【００６２】このようなウオッチドッグタイマ８０を設
けることにより、予め定められた時間で外部バス３３を
放棄することができる。この時間を短くすれば、これは
図６のデバイスの優先度を下げたことと等価になる。
けることにより、予め定められた時間で外部バス３３を
放棄することができる。この時間を短くすれば、これは
図６のデバイスの優先度を下げたことと等価になる。
【００６３】（３）効果
第２の実施形態では、優先度の低いデバイス（例えば、
低速のデバイス）がいつまでも外部バス３３を占有する
ことを防止でき、優先度の高いデバイスの要求に答える
ことができる。
低速のデバイス）がいつまでも外部バス３３を占有する
ことを防止でき、優先度の高いデバイスの要求に答える
ことができる。
【００６４】（利用形態）本発明は、上記実施形態に限
定されず、種々の変形や利用形態が可能である。この変
形や利用形態としては、例えば、次の（ｉ）〜（iii）
のようなものがある。
定されず、種々の変形や利用形態が可能である。この変
形や利用形態としては、例えば、次の（ｉ）〜（iii）
のようなものがある。
【００６５】（ｉ）図１の高速パルス生成回路５０や使
用許諾禁止回路５５は、図２や図３以外の回路で構成す
ることも可能である。又、各ゲート回路６０−１〜６０
−Ｎは、図示以外の他のゲート等で構成してもよい。
用許諾禁止回路５５は、図２や図３以外の回路で構成す
ることも可能である。又、各ゲート回路６０−１〜６０
−Ｎは、図示以外の他のゲート等で構成してもよい。
【００６６】（ii）図６及び図７に示す優先度付きバス
マスタを有するデバイスは、図示以外の回路で構成する
ことも可能である。
マスタを有するデバイスは、図示以外の回路で構成する
ことも可能である。
【００６７】(iii)実施形態の競合調停装置では、外部
バス３３の使用権を巡る調停方式について説明したが、
本発明は、コンピュータの外部バス３３以外の他の資源
の分配に関して広く適用可能である。
バス３３の使用権を巡る調停方式について説明したが、
本発明は、コンピュータの外部バス３３以外の他の資源
の分配に関して広く適用可能である。
【００６８】
【発明の効果】以上詳細に説明したように、第１〜第３
の発明によれば、パルス生成回路を備えているので、ト
ークンはデバイス上ではなく、例えば、高速のパルスを
出力する該パルス生成回路内を巡回していると見なすこ
とができる。よって、パルス生成回路から出力される高
速のパルスにより、使用希望信号を出力したデバイスは
速やかにその使用希望信号を受け付けてもらうことがで
き、デバイス間の機会均等を保証し、かつ高速にバス等
のコンピュータの資源の調停を行うことができる。
の発明によれば、パルス生成回路を備えているので、ト
ークンはデバイス上ではなく、例えば、高速のパルスを
出力する該パルス生成回路内を巡回していると見なすこ
とができる。よって、パルス生成回路から出力される高
速のパルスにより、使用希望信号を出力したデバイスは
速やかにその使用希望信号を受け付けてもらうことがで
き、デバイス間の機会均等を保証し、かつ高速にバス等
のコンピュータの資源の調停を行うことができる。
【００６９】第４の発明によれば、コンピュータの資源
の使用を現に行っているデバイスがその資源の使用許諾
信号を無効にしたときに同期して、コンピュータの資源
の使用を現に行っていないデバイスがその資源の使用希
望信号を出力する構成にしたので、複数のデバイスから
の競合する使用希望信号に対して機会均等を与えること
ができ、デバイスがトークンを取得する機会の公平性を
担保することができる。
の使用を現に行っているデバイスがその資源の使用許諾
信号を無効にしたときに同期して、コンピュータの資源
の使用を現に行っていないデバイスがその資源の使用希
望信号を出力する構成にしたので、複数のデバイスから
の競合する使用希望信号に対して機会均等を与えること
ができ、デバイスがトークンを取得する機会の公平性を
担保することができる。
【図１】本発明の第１の実施形態を示す競合調停装置の
構成図である。
構成図である。
【図２】図１中の高速パルス生成回路５０の回路図であ
る。
る。
【図３】図１中の使用許諾禁止回路５５の回路図であ
る。
る。
【図４】図２の動作を示すタイミングチャートである。
【図５】図１の動作を示すタイミングチャートである。
【図６】本発明の第２の実施形態を示す優先度付きバス
マスタを有するデバイスの構成図である。
マスタを有するデバイスの構成図である。
【図７】図６のデバイスに付加されるバス占有解除回路
の構成図である。
の構成図である。
【図８】従来の芋づる式競合調停装置の構成図である。
【図９】図８の動作を示すタイミングチャートである。
【図１０】従来の分散型競合調停装置の構成図である。
３０−１〜３０−Ｎ デバイス
３１−１〜３１−Ｎ バスインタフェース
３２，３２−１〜３２−Ｎ バスマスタ
３３ 外部バス
４０ 調停装置
５０ 高速パルス生成回路
５１−１〜５１−Ｎ インバータ
５２−１〜５２−Ｎ コンデンサ
５３ 位相調整回路
５４−１〜５４−Ｎ ＸＯＲゲート
５５ 使用許諾禁止回路
６０−１〜６０−Ｎ ゲート回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−44182（ＪＰ，Ａ)
特開 平４−355862（ＪＰ，Ａ)
特開 平２−32446（ＪＰ，Ａ)
特開 平６−35729（ＪＰ，Ａ)
特開 平６−60009（ＪＰ，Ａ)
特開 平10−326253（ＪＰ，Ａ)
特開 平４−175958（ＪＰ，Ａ)
特開 昭59−167730（ＪＰ，Ａ)
特開2000−132505（ＪＰ，Ａ)
特開2000−250853（ＪＰ，Ａ)
実開 平２−95456（ＪＰ，Ｕ)
実開 昭61−206355（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/362 510
ＷＰＩ（ＤＩＡＬＯＧ)
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 コンピュータの所定の資源を利用する際
に前記資源の使用を希望する使用希望信号をそれぞれ出
力すると共に、前記各使用希望信号に基づき前記資源の
使用を保証する使用許諾信号が外部からそれぞれ与えら
れると、前記使用許諾信号に応答して使用確認信号をそ
れぞれ出力する複数のデバイスと、 複数の出力端子、及び前記各出力端子に一定のパルス幅
を持つ使用許諾パルスをそれぞれ出力する複数の部分パ
ルス生成回路を有し、前記各使用許諾パルスを前記各出
力端子に順次出力するパルス生成回路と、 前記資源の使用を希望する前記複数のデバイスからの前
記複数の使用確認信号を受けて、前記一つのデバイスが
前記使用確認信号を有効にしている間は禁止信号の出力
を有効にし、かつ、前記複数のデバイスが全て前記使用
確認信号の出力を無効にしている間は前記禁止信号の出
力を無効にする使用許諾禁止回路と、 前記複数の使用希望信号、前記複数の使用許諾パルス、
及び前記禁止信号を入力し、前記デバイスに与える前記
使用許諾信号を出力する制御回路とを備え、 前記制御回路は、 前記資源の使用を現に行っている前記デバイスに対し
て、 前記使用希望信号が有効の間は前記使用許諾信号を有効
にし、かつ、前記禁止信号を無視するが、 前記使用希望信号が無効になったときは前記使用許諾信
号を無効にし、かつ、前記使用確認信号の無効を受けて
前記禁止信号を有効にする制御を行い、 前記資源の使用を現に行っていないデバイスに対して、 前記使用希望信号が有効で、かつ、前記使用許諾パルス
が入力されているときにのみ前記使用許諾信号を有効に
し、かつ、前記使用確認信号の有効を受けて前記禁止信
号を無視する制御を行う構成にしたことを特徴とする競
合調停装置。 - 【請求項２】 請求項１記載の競合調停装置において、 前記パルス生成回路から出力される前記使用許諾パルス
が非同期であることを特徴とする競合調停装置。 - 【請求項３】 請求項１記載の競合調停装置において、 前記パルス生成回路は、前記複数の出力端子と、縦続接
続された前記複数の部 分パルス生成回路と、前記終段の
部分パルス生成回路から出力される出力信号の位相を調
整して前記初段の部分パルス生成回路に帰還入力する位
相調整回路とを備え、 前記各部分パルス生成回路は、ゲート回路と、前記ゲー
ト回路の出力側に接続された信号遅延用のコンデンサと
を有し、前記ゲート回路出力の位相差をパルス幅とする
前記使用許諾パルスを前記ゲート回路から前記出力端子
へ出力する構成にしたことを特徴とする競合調停装置。 - 【請求項４】 請求項１記載の競合調停装置において、 前記資源の使用を現に行っている前記デバイスが前記使
用許諾信号を無効にしたときに同期して、 前記資源の使用を現に行っていない前記デバイスが前記
使用希望信号を出力する構成にしたことを特徴とする競
合調停装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325390A JP3447725B2 (ja) | 2001-10-23 | 2001-10-23 | 競合調停装置 |
| US10/121,661 US7162557B2 (en) | 2001-10-23 | 2002-04-15 | Competition arbitration system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001325390A JP3447725B2 (ja) | 2001-10-23 | 2001-10-23 | 競合調停装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003132011A JP2003132011A (ja) | 2003-05-09 |
| JP3447725B2 true JP3447725B2 (ja) | 2003-09-16 |
Family
ID=19141962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001325390A Expired - Lifetime JP3447725B2 (ja) | 2001-10-23 | 2001-10-23 | 競合調停装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7162557B2 (ja) |
| JP (1) | JP3447725B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7984444B1 (en) * | 2005-09-15 | 2011-07-19 | Oracle America, Inc. | Composite abortable locks |
| US7890686B2 (en) * | 2005-10-17 | 2011-02-15 | Src Computers, Inc. | Dynamic priority conflict resolution in a multi-processor computer system having shared resources |
| JP2007241918A (ja) * | 2006-03-13 | 2007-09-20 | Fujitsu Ltd | プロセッサ装置 |
| US7571270B1 (en) * | 2006-11-29 | 2009-08-04 | Consentry Networks, Inc. | Monitoring of shared-resource locks in a multi-processor system with locked-resource bits packed into registers to detect starved threads |
| US8984194B2 (en) * | 2011-01-21 | 2015-03-17 | Numia Medical Technology Llc | Multi-master bus arbitration and resource control |
| US20160062331A1 (en) * | 2014-08-27 | 2016-03-03 | Freescale Semiconductor, Inc. | Apparatus and method for validating the integrity of control signals in timing domain |
| US10579428B2 (en) * | 2017-12-01 | 2020-03-03 | International Business Machines Corporation | Data token management in distributed arbitration systems |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886524A (en) * | 1973-10-18 | 1975-05-27 | Texas Instruments Inc | Asynchronous communication bus |
| US4148011A (en) * | 1977-06-06 | 1979-04-03 | General Automation, Inc. | Asynchronous priority circuit for controlling access to a bus |
| US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
| US4972313A (en) * | 1989-08-07 | 1990-11-20 | Bull Hn Information Systems Inc. | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts |
| US5241629A (en) * | 1990-10-05 | 1993-08-31 | Bull Hn Information Systems Inc. | Method and apparatus for a high performance round robin distributed bus priority network |
| JPH04355862A (ja) | 1991-06-03 | 1992-12-09 | Nec Corp | 共通リソース競合防止回路 |
| JPH0644182A (ja) | 1992-07-24 | 1994-02-18 | Yamatake Honeywell Co Ltd | 電子機器用バス裁定装置 |
| US5367679A (en) * | 1992-12-30 | 1994-11-22 | Intel Corporation | Round robin scheduler using a scheduler carry operation for arbitration |
| US5392434A (en) * | 1993-09-03 | 1995-02-21 | Motorola, Inc. | Arbitration protocol system granting use of a shared resource to one of a plurality of resource users |
| DE69529362T2 (de) * | 1994-04-28 | 2003-10-30 | Advanced Micro Devices Inc | System zur Steuerung eines Peripheriebustaktsignals |
| US5581713A (en) * | 1994-10-25 | 1996-12-03 | Pyramid Technology Corporation | Multiprocessor computer backplane bus in which bus transactions are classified into different classes for arbitration |
| JP2000047994A (ja) * | 1998-07-27 | 2000-02-18 | Fujitsu Ltd | 情報処理装置 |
| US6389497B1 (en) * | 1999-01-22 | 2002-05-14 | Analog Devices, Inc. | DRAM refresh monitoring and cycle accurate distributed bus arbitration in a multi-processing environment |
| US6362694B1 (en) * | 2000-03-31 | 2002-03-26 | Intel Corporation | Method and apparatus for providing a ring oscillator |
| EP1182550A3 (en) * | 2000-08-21 | 2006-08-30 | Texas Instruments France | Task based priority arbitration |
-
2001
- 2001-10-23 JP JP2001325390A patent/JP3447725B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-15 US US10/121,661 patent/US7162557B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030079072A1 (en) | 2003-04-24 |
| US7162557B2 (en) | 2007-01-09 |
| JP2003132011A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2110838C1 (ru) | Устройство для оптимизации организации доступа к общей шине во время передачи данных с прямым доступом к памяти | |
| US5388228A (en) | Computer system having dynamically programmable linear/fairness priority arbitration scheme | |
| US5862356A (en) | Pipelined distributed bus arbitration system | |
| US5471590A (en) | Bus master arbitration circuitry having improved prioritization | |
| JP2510799B2 (ja) | デ―タ処理装置およびメモリコントロ―ラ | |
| US6314484B1 (en) | Computer system with a bus having a segmented structure | |
| JPH0218657A (ja) | 複数バス・マイクロコンピユータ・システム | |
| JPH0316659B2 (ja) | ||
| CA1306068C (en) | Apparatus and method for servicing interrupts utilizing a pended bus | |
| JP3447725B2 (ja) | 競合調停装置 | |
| US20080059674A1 (en) | Apparatus and method for chained arbitration of a plurality of inputs | |
| JPH04283805A (ja) | マイクロプロセッサシステムを動作させるための装置 | |
| JP3485464B2 (ja) | マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置 | |
| JP3240863B2 (ja) | 調停回路 | |
| JP5218847B2 (ja) | メモリアクセス装置 | |
| JPH10326253A (ja) | バス調停回路 | |
| JPH05282246A (ja) | マイクロコンピュータ | |
| JPH0362251A (ja) | バス制御方式 | |
| JP2973734B2 (ja) | 競合制御回路 | |
| JPH06250969A (ja) | マルチプロセッサシステムにおけるバス制御方法 | |
| JPS63247857A (ja) | アクセス調停回路 | |
| JPS63141162A (ja) | バス調停回路 | |
| JPH04104348A (ja) | バス制御方式 | |
| JPH06103230A (ja) | システム・バス調停回路装置 | |
| JPS58158727A (ja) | 共通バス使用の優先権制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |