JP3447591B2 - 光半導体パッケージ - Google Patents
光半導体パッケージInfo
- Publication number
- JP3447591B2 JP3447591B2 JP34601498A JP34601498A JP3447591B2 JP 3447591 B2 JP3447591 B2 JP 3447591B2 JP 34601498 A JP34601498 A JP 34601498A JP 34601498 A JP34601498 A JP 34601498A JP 3447591 B2 JP3447591 B2 JP 3447591B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor package
- optical
- external lead
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体パッケー
ジ及び光伝送装置に関し、特に、外部からのテストや調
整を容易に行うことが可能な半導体パッケージ及び光伝
送装置に関する。
ジ及び光伝送装置に関し、特に、外部からのテストや調
整を容易に行うことが可能な半導体パッケージ及び光伝
送装置に関する。
【０００２】
【従来の技術】一般に光半導体パッケージは、積層セラ
ミックの表面に、発光素子や受光素子等の光半導体素子
と、送信ＩＣや受信ＩＣ等を密封して、構成されてい
る。これら光半導体素子、送信ＩＣ、受信ＩＣ、チップ
抵抗、チップコンデンサ等は、積層セラミック表面の所
定箇所に、はんだや銀ペーストにより固着されている。
ミックの表面に、発光素子や受光素子等の光半導体素子
と、送信ＩＣや受信ＩＣ等を密封して、構成されてい
る。これら光半導体素子、送信ＩＣ、受信ＩＣ、チップ
抵抗、チップコンデンサ等は、積層セラミック表面の所
定箇所に、はんだや銀ペーストにより固着されている。
【０００３】これら各素子を積層セラミック表面に載せ
た後、ボンディングワイヤを施したセラミックパッケー
ジは、透光性の窓の付いた金属シェルで封止する。その
後、成形樹脂製又は金属製の光ファイバコネクタ部を取
り付け、外部へ接続するための外部リードと、光入出力
部とを有する光伝送装置としている。この光ファイバコ
ネクタ部には開孔が形成されており、この開孔に光ファ
イバケーブルを接続することにより光ファイバケーブル
を光半導体装置に導くことができるように構成されてい
る。
た後、ボンディングワイヤを施したセラミックパッケー
ジは、透光性の窓の付いた金属シェルで封止する。その
後、成形樹脂製又は金属製の光ファイバコネクタ部を取
り付け、外部へ接続するための外部リードと、光入出力
部とを有する光伝送装置としている。この光ファイバコ
ネクタ部には開孔が形成されており、この開孔に光ファ
イバケーブルを接続することにより光ファイバケーブル
を光半導体装置に導くことができるように構成されてい
る。
【０００４】積層セラミックは複数のセラミック層を重
ね合わせた構造をしており、各層に配線を施すことによ
り内部に設けられた光半導体素子や送信ＩＣや受信ＩＣ
等と、外部リードとが、接続されている。
ね合わせた構造をしており、各層に配線を施すことによ
り内部に設けられた光半導体素子や送信ＩＣや受信ＩＣ
等と、外部リードとが、接続されている。
【０００５】なお、プリント基板（ＰＣＢ）に、パッケ
ージング済みの光半導体素子や送信ＩＣや受信ＩＣ、さ
らには、外部周辺回路素子や外部リードをはんだ付けで
実装した上で、光ファイバコネクタ部を付け、光伝送装
置とする場合もある。
ージング済みの光半導体素子や送信ＩＣや受信ＩＣ、さ
らには、外部周辺回路素子や外部リードをはんだ付けで
実装した上で、光ファイバコネクタ部を付け、光伝送装
置とする場合もある。
【０００６】
【発明が解決しようとする課題】上述したような光伝送
装置では、光出力レベルの調整や、高速化のためのピー
キング電流のピーク量やタイミングの調整が、必要とな
る。従来においては、これらの調整のために、パッケー
ジ組み立て時に送受信ＩＣのボンディングの打ち代え
や、ジャンパーの切り替えや、チップ抵抗の抵抗値調整
を行ってきた。しかし、このような調整のやりかたであ
ると、パッケージ組み立て後のテストで再調整の必要が
生じたときにもはや調整することができないとう問題が
あった。
装置では、光出力レベルの調整や、高速化のためのピー
キング電流のピーク量やタイミングの調整が、必要とな
る。従来においては、これらの調整のために、パッケー
ジ組み立て時に送受信ＩＣのボンディングの打ち代え
や、ジャンパーの切り替えや、チップ抵抗の抵抗値調整
を行ってきた。しかし、このような調整のやりかたであ
ると、パッケージ組み立て後のテストで再調整の必要が
生じたときにもはや調整することができないとう問題が
あった。
【０００７】そこで、本発明は上記課題に鑑みてなされ
たものであり、その目的とするところは、光半導体素子
とその周辺回路を構成する周辺回路用半導体素子とを密
封した後にも、外部からテストや調整を容易に行うこと
ができるようすることにある。
たものであり、その目的とするところは、光半導体素子
とその周辺回路を構成する周辺回路用半導体素子とを密
封した後にも、外部からテストや調整を容易に行うこと
ができるようすることにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る光半導体パッケージは、各層に配線を
施して形成された多層構造絶縁部材と、前記多層構造絶
縁部材の表面に設けられた光半導体素子と、前記多層構
造絶縁部材の表面に設けられ、前記光半導体素子の周辺
回路を構成する周辺回路用半導体素子と、前記多層構造
絶縁部材の裏面に設けられ、前記光半導体素子又は前記
周辺回路用半導体素子と前記配線を介して電気的に接続
する外部リードと、を備えるとともに、前記外部リード
にはテストパッド端子が設けられており、このテストパ
ッド端子は前記外部リードと切離可能に形成されてい
る、ことを特徴とする。
め、本発明に係る光半導体パッケージは、各層に配線を
施して形成された多層構造絶縁部材と、前記多層構造絶
縁部材の表面に設けられた光半導体素子と、前記多層構
造絶縁部材の表面に設けられ、前記光半導体素子の周辺
回路を構成する周辺回路用半導体素子と、前記多層構造
絶縁部材の裏面に設けられ、前記光半導体素子又は前記
周辺回路用半導体素子と前記配線を介して電気的に接続
する外部リードと、を備えるとともに、前記外部リード
にはテストパッド端子が設けられており、このテストパ
ッド端子は前記外部リードと切離可能に形成されてい
る、ことを特徴とする。
【０００９】
【発明の実施の形態】〔第１実施形態〕本発明の第１実
施形態に係る光半導体パッケージは、積層セラミック裏
面に設けられた外部リードにテストパッド端子を形成
し、このテストパッド端子を外部リードが溝を横断する
橋渡し部で切離可能に構成することにより、光半導体素
子やその周辺回路用半導体素子を密封した後も、外部か
らテストや調整を容易に行うことができるようにしたも
のである。
施形態に係る光半導体パッケージは、積層セラミック裏
面に設けられた外部リードにテストパッド端子を形成
し、このテストパッド端子を外部リードが溝を横断する
橋渡し部で切離可能に構成することにより、光半導体素
子やその周辺回路用半導体素子を密封した後も、外部か
らテストや調整を容易に行うことができるようにしたも
のである。
【００１０】図１は本発明の第１実施形態に係る光半導
体パッケージの裏面を平面的に示す図であり、図２は図
１におけるＡ−Ａ線断面を示す図であり、図３は図１に
おけるＢ−Ｂ線断面を示す図である。
体パッケージの裏面を平面的に示す図であり、図２は図
１におけるＡ−Ａ線断面を示す図であり、図３は図１に
おけるＢ−Ｂ線断面を示す図である。
【００１１】図２及び図３に示すように、光半導体パッ
ケージ１０は、多層構造の積層セラミック１１でセラミ
ックパッケージされている。この積層セラミック１１が
本実施形態における多層構造絶縁部材を形成している。
この多層構造における各層には配線１２が施されてお
り、この配線１２の層間は導電体を充填したスルーホー
ル１４で接続している。
ケージ１０は、多層構造の積層セラミック１１でセラミ
ックパッケージされている。この積層セラミック１１が
本実施形態における多層構造絶縁部材を形成している。
この多層構造における各層には配線１２が施されてお
り、この配線１２の層間は導電体を充填したスルーホー
ル１４で接続している。
【００１２】積層セラミック１１の上面で表に出ている
一面、又は、複数にわたる面には、素子を実装する領域
と、ワイヤボンディングをする領域とが、形成されてい
る。さらに、積層セラミック１１の表面には、ワイヤボ
ンディングする領域を取り囲むように、封止部材を止め
るためのシール部１６が形成されている。本実施形態に
おいては、このシール部１６は、リング状の金属、又
は、リング形状に表面をメタライズしたセラミックから
構成されている。
一面、又は、複数にわたる面には、素子を実装する領域
と、ワイヤボンディングをする領域とが、形成されてい
る。さらに、積層セラミック１１の表面には、ワイヤボ
ンディングする領域を取り囲むように、封止部材を止め
るためのシール部１６が形成されている。本実施形態に
おいては、このシール部１６は、リング状の金属、又
は、リング形状に表面をメタライズしたセラミックから
構成されている。
【００１３】図１に示すように、光半導体パッケージ１
０裏面における積層セラミック１１には、外部リード１
８が固着されている。また、光半導体パッケージ裏面に
おける積層セラミック１１中央部分には、溝２０が形成
されている。外部リード１８のうち、外部リード１８
（３）〜１８（６）は、この溝２０上を橋渡しされてお
り、その反対側まで、延設されている。外部リード１８
（３）〜１８（６）における溝２０の反対側には、テス
トパッド端子２２（１）〜２２（４）が形成されてい
る。図２に示すように、１つの外部リード１８（４）に
複数の配線１２が電気的に接続されている場合もあり、
図３に示すように１つの外部リード１８（６）に１本の
配線１２が接続されている場合もある。
０裏面における積層セラミック１１には、外部リード１
８が固着されている。また、光半導体パッケージ裏面に
おける積層セラミック１１中央部分には、溝２０が形成
されている。外部リード１８のうち、外部リード１８
（３）〜１８（６）は、この溝２０上を橋渡しされてお
り、その反対側まで、延設されている。外部リード１８
（３）〜１８（６）における溝２０の反対側には、テス
トパッド端子２２（１）〜２２（４）が形成されてい
る。図２に示すように、１つの外部リード１８（４）に
複数の配線１２が電気的に接続されている場合もあり、
図３に示すように１つの外部リード１８（６）に１本の
配線１２が接続されている場合もある。
【００１４】図２に示すように、この光半導体パッケー
ジ１０の組み立てにおいては、積層セラミック１１表面
の素子を実装する領域の所定位置に、発光素子や受光素
子などの光半導体素子と、送信ＩＣや受信ＩＣとを、銀
ペーストやはんだで固定する。この固定された素子やＩ
Ｃを総括してＩＣ素子群２４として示している。また、
積層セラミック１１表面の素子を実装する領域の別の所
定位置に、チップ抵抗やチップコンデンサやチップコイ
ルを配置する。この配置したチップを総括してチップ群
２６として示している。これらＩＣ素子群２４やチップ
群２６は、光半導体素子の周辺回路を構成している。
ジ１０の組み立てにおいては、積層セラミック１１表面
の素子を実装する領域の所定位置に、発光素子や受光素
子などの光半導体素子と、送信ＩＣや受信ＩＣとを、銀
ペーストやはんだで固定する。この固定された素子やＩ
Ｃを総括してＩＣ素子群２４として示している。また、
積層セラミック１１表面の素子を実装する領域の別の所
定位置に、チップ抵抗やチップコンデンサやチップコイ
ルを配置する。この配置したチップを総括してチップ群
２６として示している。これらＩＣ素子群２４やチップ
群２６は、光半導体素子の周辺回路を構成している。
【００１５】続いて、積層セラミック１１のボンディン
グをする領域に、ボンディングワイヤを施すことにより
所定の配線を行う。これにより、ＩＣ素子群２４とチッ
プ群２６との間に、必要な配線が形成される。このボン
ディングが完了した後は、シール部１６上にシェル２８
を溶接やはんだ付けで固定して、素子を実装した領域や
ボンディングをした領域を密封封止する。本実施形態に
おいては、このシェル２８の材質は、金属、樹脂、セラ
ミック等から形成さている。シェル２８における光半導
体素子の光軸上に対向する位置には、透光性の窓３０が
形成されている。この透光性の窓３０により、この光半
導体パッケージ１０外側の光ファイバケーブルと、光半
導体素子との間で、光信号の入出射が行われる。このシ
ェル２８を取り付けることにより、この光半導体パッケ
ージ１０は完成する。
グをする領域に、ボンディングワイヤを施すことにより
所定の配線を行う。これにより、ＩＣ素子群２４とチッ
プ群２６との間に、必要な配線が形成される。このボン
ディングが完了した後は、シール部１６上にシェル２８
を溶接やはんだ付けで固定して、素子を実装した領域や
ボンディングをした領域を密封封止する。本実施形態に
おいては、このシェル２８の材質は、金属、樹脂、セラ
ミック等から形成さている。シェル２８における光半導
体素子の光軸上に対向する位置には、透光性の窓３０が
形成されている。この透光性の窓３０により、この光半
導体パッケージ１０外側の光ファイバケーブルと、光半
導体素子との間で、光信号の入出射が行われる。このシ
ェル２８を取り付けることにより、この光半導体パッケ
ージ１０は完成する。
【００１６】図４は、光半導体パッケージ１０をケース
に格納して、光伝送装置４０とした場合の断面を示す図
である。
に格納して、光伝送装置４０とした場合の断面を示す図
である。
【００１７】この図４に示すように、密封封止の済んだ
光半導体パッケージ１０は、光ファイバコネクタ部４２
の格納凹部４３に格納された後、蓋部４８が取り付けら
れる。光ファイバコネクタ部４２には、光ファイバケー
ブル４４を貫通させて、光ファイバケーブル４４の先端
側を光半導体パッケージ１０の窓３０に導くための開孔
４６が形成されている。この開孔４６に光ファイバケー
ブル４４を挿入する際には、フェルール４９を挿入した
光ファイバケーブル４４を樹脂製の光コネクタプラグ４
７に取り付けた後、これら光ファイバケーブル４４とフ
ェルール４９の先端側を開孔４６に挿入していく。そし
て、光ファイバコネクタ部４２に形成された凹部４２ａ
と、光コネクタプラグ４７に形成された凸部４７ａと
が、嵌合することにより、光伝送装置４０の組み立て、
結合は完了する。
光半導体パッケージ１０は、光ファイバコネクタ部４２
の格納凹部４３に格納された後、蓋部４８が取り付けら
れる。光ファイバコネクタ部４２には、光ファイバケー
ブル４４を貫通させて、光ファイバケーブル４４の先端
側を光半導体パッケージ１０の窓３０に導くための開孔
４６が形成されている。この開孔４６に光ファイバケー
ブル４４を挿入する際には、フェルール４９を挿入した
光ファイバケーブル４４を樹脂製の光コネクタプラグ４
７に取り付けた後、これら光ファイバケーブル４４とフ
ェルール４９の先端側を開孔４６に挿入していく。そし
て、光ファイバコネクタ部４２に形成された凹部４２ａ
と、光コネクタプラグ４７に形成された凸部４７ａと
が、嵌合することにより、光伝送装置４０の組み立て、
結合は完了する。
【００１８】次に、この光半導体パッケージ１０のテス
ト工程について説明する。このような光半導体パッケー
ジ１０は、一般に、（１）ＬＥＤ（Light Emitting Dio
de）やレーザーダイオード等のエージング、（２）ＩＣ
のテスト、（３）出射パワー・受光感度のテストや調整
を、行う必要がある。図５はこれらのテスト工程を説明
するために、外部リード１８と内部に取り付けられたＩ
Ｃ素子群２４とチップ群２６との接続関係を模式的に示
す図である。
ト工程について説明する。このような光半導体パッケー
ジ１０は、一般に、（１）ＬＥＤ（Light Emitting Dio
de）やレーザーダイオード等のエージング、（２）ＩＣ
のテスト、（３）出射パワー・受光感度のテストや調整
を、行う必要がある。図５はこれらのテスト工程を説明
するために、外部リード１８と内部に取り付けられたＩ
Ｃ素子群２４とチップ群２６との接続関係を模式的に示
す図である。
【００１９】（１）ＬＥＤやレーザーダイオードのエー
ジング ここで、エージングとはＬＥＤやレーザーダイオード等
に高温条件下で一定時間稼働させることにより、初期不
良を顕在化させるためのテストである。このため、エー
ジングにおいては、ＬＥＤやレーザーダイオードに直接
的に電流を流す方が効率的である。したがって、本実施
形態では光半導体パッケージ１０を図５に示すように構
成する。
ジング ここで、エージングとはＬＥＤやレーザーダイオード等
に高温条件下で一定時間稼働させることにより、初期不
良を顕在化させるためのテストである。このため、エー
ジングにおいては、ＬＥＤやレーザーダイオードに直接
的に電流を流す方が効率的である。したがって、本実施
形態では光半導体パッケージ１０を図５に示すように構
成する。
【００２０】すなわち、内部に設けられたＬＥＤ５０の
カソード側を外部リード１８（５）のテストパッド端子
２２（３）へ接続し、ＬＥＤ５０のアノード側を外部リ
ード１８（６）のテストパッド端子２２（４）へ接続す
る。そしてエージングにあたっては、外部リード１８
（６）から外部リード１８（５）へ電流を流すことによ
り、ＬＥＤ５０を連続的に駆動する。このためＬＥＤ５
０への電流を、送信ＩＣ等に制限を受けることなく、自
由に設定することが可能になる。エージング終了後は、
テストパッド端子２２（３）、２２（４）は不要になる
ので、外部リード１８（５）、１８（６）の橋渡し部を
カットする。このように橋渡し部をカットすることによ
り、不要になったテストパッド端子２２（３）、２２
（４）を外部リード１８（５）、１８（６）から切り離
すことができる。
カソード側を外部リード１８（５）のテストパッド端子
２２（３）へ接続し、ＬＥＤ５０のアノード側を外部リ
ード１８（６）のテストパッド端子２２（４）へ接続す
る。そしてエージングにあたっては、外部リード１８
（６）から外部リード１８（５）へ電流を流すことによ
り、ＬＥＤ５０を連続的に駆動する。このためＬＥＤ５
０への電流を、送信ＩＣ等に制限を受けることなく、自
由に設定することが可能になる。エージング終了後は、
テストパッド端子２２（３）、２２（４）は不要になる
ので、外部リード１８（５）、１８（６）の橋渡し部を
カットする。このように橋渡し部をカットすることによ
り、不要になったテストパッド端子２２（３）、２２
（４）を外部リード１８（５）、１８（６）から切り離
すことができる。
【００２１】（２）ＩＣのテスト
ＩＣのテストは、外部リード１８の橋渡し部をカットし
て行うこともできるし、外部リード１８の橋渡し部をカ
ットしないで行うこともできる。外部リード１８の橋渡
し部をカットしてＩＣテストを行う場合には、テストパ
ッド端子２２を直接用いて、テストを行う。外部リード
１８の橋渡し部をカットしないでＩＣテストを行う場合
には、外部リード１８を用いて、テストを行う。これに
より、ボンディングワイヤ時の不良を早期に発見するこ
とができ、また、ＩＣの不良箇所も限定して見つけるこ
とができる。
て行うこともできるし、外部リード１８の橋渡し部をカ
ットしないで行うこともできる。外部リード１８の橋渡
し部をカットしてＩＣテストを行う場合には、テストパ
ッド端子２２を直接用いて、テストを行う。外部リード
１８の橋渡し部をカットしないでＩＣテストを行う場合
には、外部リード１８を用いて、テストを行う。これに
より、ボンディングワイヤ時の不良を早期に発見するこ
とができ、また、ＩＣの不良箇所も限定して見つけるこ
とができる。
【００２２】（３）出射パワー・受光感度のテストや調
整 従来、これら出射パワーや受光感度のテストや調整は、
光伝送装置４０の外部回路の抵抗値を調整することや、
内部に設けられたＩＣのボンディングワイヤ設定を調整
することで行っていた。本実施形態では、内部に設けら
れたＩＣのボンディングワイヤをテストパッド端子２２
に接続し、調整時に必要なボンディングワイヤを残して
外部リード１８から所定の電位（ＧＮＤや＋５Ｖ）につ
なぐように設定する。調整時に不要であると判断したボ
ンディングワイヤは、外部リード１８の橋渡し部をカッ
トする。
整 従来、これら出射パワーや受光感度のテストや調整は、
光伝送装置４０の外部回路の抵抗値を調整することや、
内部に設けられたＩＣのボンディングワイヤ設定を調整
することで行っていた。本実施形態では、内部に設けら
れたＩＣのボンディングワイヤをテストパッド端子２２
に接続し、調整時に必要なボンディングワイヤを残して
外部リード１８から所定の電位（ＧＮＤや＋５Ｖ）につ
なぐように設定する。調整時に不要であると判断したボ
ンディングワイヤは、外部リード１８の橋渡し部をカッ
トする。
【００２３】例えば、図５に示すように、ＬＥＤ５０の
出射パワーをテストした結果、ボンディングワイヤＷ１
が不要であると判明した場合、外部リード１８（４）の
橋渡し部をカットする。これにより、外部リード１８
（４）からＩＣへ入力される電流は、ボンディングワイ
ヤＷ３にのみになる。つまり、ボンディングワイヤＷ１
を切り離して、電流が入力されないようにすることがで
きる。
出射パワーをテストした結果、ボンディングワイヤＷ１
が不要であると判明した場合、外部リード１８（４）の
橋渡し部をカットする。これにより、外部リード１８
（４）からＩＣへ入力される電流は、ボンディングワイ
ヤＷ３にのみになる。つまり、ボンディングワイヤＷ１
を切り離して、電流が入力されないようにすることがで
きる。
【００２４】また、内部に設けられたチップ抵抗にテス
トパッド端子２２を接続し、調整時にそのチップ抵抗が
不要であると判明した場合は、その時に外部リードの橋
渡し部をカットするようにしてもよい。
トパッド端子２２を接続し、調整時にそのチップ抵抗が
不要であると判明した場合は、その時に外部リードの橋
渡し部をカットするようにしてもよい。
【００２５】以上のように、本実施形態に係る光半導体
パッケージ１０によれば、シェル２８で光半導体素子等
を密封封止した後でも、外部からテストや調整を行うこ
とができるようになり、パワー感度にばらつきの少ない
光伝送装置４０を得ることができる。しかも、外部のプ
リント基板（ＰＣＢ）に調整用の周辺回路が不要になる
ため、極めて小型の光伝送装置４０を形成することがで
きる。
パッケージ１０によれば、シェル２８で光半導体素子等
を密封封止した後でも、外部からテストや調整を行うこ
とができるようになり、パワー感度にばらつきの少ない
光伝送装置４０を得ることができる。しかも、外部のプ
リント基板（ＰＣＢ）に調整用の周辺回路が不要になる
ため、極めて小型の光伝送装置４０を形成することがで
きる。
【００２６】〔第２実施形態〕本発明の第２実施形態
は、上述した第１実施形態を変形して、テストパッド端
子を積層セラミック裏面に設けられたメタライズパッド
で構成するとともに、１つの外部リードに複数の橋渡し
部を設けたものである。
は、上述した第１実施形態を変形して、テストパッド端
子を積層セラミック裏面に設けられたメタライズパッド
で構成するとともに、１つの外部リードに複数の橋渡し
部を設けたものである。
【００２７】図６は本発明の第２実施形態に係る光半導
体パッケージの裏面を平面的に示す図であり、図７は図
６におけるＣ−Ｃ線断面を示す図である。
体パッケージの裏面を平面的に示す図であり、図７は図
６におけるＣ−Ｃ線断面を示す図である。
【００２８】図６に示すように、光半導体パッケージ１
０の裏面には複数の外部リード１８が設けられている。
また、光半導体パッケージ１０の裏面における積層セラ
ミック１１中央部分には、溝６０が形成されている。こ
の溝６０は逆Ｌ字状に形成されている。すなわち、溝６
０は水平溝６２と垂直溝６４とを有して、屈曲した形状
に形成されている。
０の裏面には複数の外部リード１８が設けられている。
また、光半導体パッケージ１０の裏面における積層セラ
ミック１１中央部分には、溝６０が形成されている。こ
の溝６０は逆Ｌ字状に形成されている。すなわち、溝６
０は水平溝６２と垂直溝６４とを有して、屈曲した形状
に形成されている。
【００２９】複数の外部リード１８のうち、外部リード
１８（３）、１８（５）は水平溝６２上を橋渡しされて
おり、水平溝６２の反対側まで延設されている。これら
外部リード１８（３）、１８（５）における水平溝６２
の反対側にはテストパッド端子６６（１）、６６（２）
が形成されている。さらに、外部リード１８（３）につ
いては、テストパッド端子６６（１）から垂直溝６４上
を橋渡しされており、垂直溝６４の反対側まで延設され
ている。この垂直溝６４の反対側位置にはテストパッド
端子６６（３）が形成されている。したがって、外部リ
ード１８（３）は複数の橋渡し部が形成されており、ま
た、複数のテストパッド端子６６（１）、６６（３）が
設けられている。外部リード１８（４）の水平溝６２を
挟んだ反対側位置には、メタライズパッド６８が設けら
れている。図７に示すように、このメタライズパッド６
８は、ＩＣ群２４やチップ群２６の必要な端子に接続さ
れている。
１８（３）、１８（５）は水平溝６２上を橋渡しされて
おり、水平溝６２の反対側まで延設されている。これら
外部リード１８（３）、１８（５）における水平溝６２
の反対側にはテストパッド端子６６（１）、６６（２）
が形成されている。さらに、外部リード１８（３）につ
いては、テストパッド端子６６（１）から垂直溝６４上
を橋渡しされており、垂直溝６４の反対側まで延設され
ている。この垂直溝６４の反対側位置にはテストパッド
端子６６（３）が形成されている。したがって、外部リ
ード１８（３）は複数の橋渡し部が形成されており、ま
た、複数のテストパッド端子６６（１）、６６（３）が
設けられている。外部リード１８（４）の水平溝６２を
挟んだ反対側位置には、メタライズパッド６８が設けら
れている。図７に示すように、このメタライズパッド６
８は、ＩＣ群２４やチップ群２６の必要な端子に接続さ
れている。
【００３０】エージングやＩＣのテストの際には、外部
リード１８にテスト装置のソケット端子を当てること等
によりテストを行う。出射パワー・受光感度のテストや
調整は、必要なメタライズパッド６８や外部リード１８
にジャンパー線を接続すること等によりテストや調整を
行う。
リード１８にテスト装置のソケット端子を当てること等
によりテストを行う。出射パワー・受光感度のテストや
調整は、必要なメタライズパッド６８や外部リード１８
にジャンパー線を接続すること等によりテストや調整を
行う。
【００３１】これら上述した点を除いては、第２実施形
態に係る光半導体パッケージ１０は、第１実施形態のも
のと同様の構成であるので、その詳しい説明は省略す
る。
態に係る光半導体パッケージ１０は、第１実施形態のも
のと同様の構成であるので、その詳しい説明は省略す
る。
【００３２】以上のように、本実施形態に係る光半導体
パッケージにおいても、上述した第１実施形態と同様の
作用効果が得られる。すなわち、シェル２８で光半導体
素子等を密封封止した後でも、外部からテストや調整を
行うことができるようになり、パワー感度にばらつきの
少ない光伝送装置４０（図４参照）を得ることができ
る。しかも、外部のプリント基板（ＰＣＢ）に調整用の
周辺回路が不要になるため、極めて小型の光伝送装置４
０を形成することができる。
パッケージにおいても、上述した第１実施形態と同様の
作用効果が得られる。すなわち、シェル２８で光半導体
素子等を密封封止した後でも、外部からテストや調整を
行うことができるようになり、パワー感度にばらつきの
少ない光伝送装置４０（図４参照）を得ることができ
る。しかも、外部のプリント基板（ＰＣＢ）に調整用の
周辺回路が不要になるため、極めて小型の光伝送装置４
０を形成することができる。
【００３３】しかも、図６に示すように、１つの外部リ
ード１８（４）に複数の橋渡し部を設けたので、複数の
テストパッド端子６６（１）、６６（３）を形成するこ
とが可能になり、出射パワー・受光感度のテストの結果
等を反映して、いずれか一方の橋渡し部を切断すること
により、より複雑な設定をすることができる。
ード１８（４）に複数の橋渡し部を設けたので、複数の
テストパッド端子６６（１）、６６（３）を形成するこ
とが可能になり、出射パワー・受光感度のテストの結果
等を反映して、いずれか一方の橋渡し部を切断すること
により、より複雑な設定をすることができる。
【００３４】
【発明の効果】以上のように、本発明に係る光半導体パ
ッケージによれば、外部リードにテストパッド端子を設
け、このテストパッド端子を外部リードから切離可能に
構成することとしたので、光半導体素子を密封封止した
後でもテストや調整を容易に行うことができるようにな
る。
ッケージによれば、外部リードにテストパッド端子を設
け、このテストパッド端子を外部リードから切離可能に
構成することとしたので、光半導体素子を密封封止した
後でもテストや調整を容易に行うことができるようにな
る。
【図１】本発明の第１実施形態に係る光半導体パッケー
ジの裏面を平面的に示す図。
ジの裏面を平面的に示す図。
【図２】図１におけるＡ−Ａ線断面を示す図。
【図３】図１におけるＢ−Ｂ線断面を示す図。
【図４】本発明の第１実施形態に係る光半導体パッケー
ジをケースに格納して光伝送装置とした場合における、
光伝送装置の断面を示す図。
ジをケースに格納して光伝送装置とした場合における、
光伝送装置の断面を示す図。
【図５】テスト工程を説明するために外部リードと内部
素子との間の接続関係を模式的に示す図。
素子との間の接続関係を模式的に示す図。
【図６】本発明の第２実施形態に係る光半導体パッケー
ジの裏面を平面的に示す図。
ジの裏面を平面的に示す図。
【図７】図６におけるＣ−Ｃ線断面を示す図。
１０ 光半導体パッケージ
１１ 積層セラミック
１２ 配線
１４ スルーホール
１６ シール部
１８ 外部リード
２０ 溝
２２ テストパッド端子
２４ ＩＣ素子群
２６ チップ群
２８ シェル
３０ 窓
４０ 光伝送装置
４２ 光ファイバコネクタ部
４３ 格納凹部
４４ 光ファイバケーブル
４６ 開孔
４８ 蓋部
５０ ＬＥＤ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 33/00
Claims (5)
- 【請求項１】各層に配線を施して形成された多層構造絶
縁部材と、 前記多層構造絶縁部材の表面に設けられた光半導体素子
と、 前記多層構造絶縁部材の表面に設けられ、前記光半導体
素子の周辺回路を構成する周辺回路用半導体素子と、 前記多層構造絶縁部材の裏面に設けられ、前記光半導体
素子又は前記周辺回路用半導体素子と前記配線を介して
電気的に接続する外部リードと、 を備えるとともに、 前記外部リードにはテストパッド端子が設けられてお
り、このテストパッド端子は前記外部リードと切離可能
に形成されている、 ことを特徴とする光半導体パッケージ。 - 【請求項２】前記多層構造絶縁部材の裏面には溝が形成
され、前記外部リードは前記溝上を橋渡しして形成され
ており、前記溝上に位置する前記外部リードを切断する
ことにより、前記外部リードから前記テストパッド端子
を切離することが可能である、ことを特徴とする請求項
１に記載の光半導体パッケージ。 - 【請求項３】前記外部リードは前記溝上を複数回横断し
て形成されている、ことを特徴とする請求項２に記載の
光半導体パッケージ。 - 【請求項４】前記多層構造絶縁部材の裏面に設けられ、
前記光半導体素子又は前記周辺回路用半導体素子と電気
的に接続するメタライズパッドを、さらに備えることを
特徴とする請求項１乃至請求項３のいずれかに記載の光
半導体パッケージ。 - 【請求項５】請求項１乃至請求項４のいずれかに記載の
光半導体パッケージと、 前記光半導体パッケージを格納するための格納凹部と、
前記格納凹部に格納された前記光半導体パッケージに設
けられた前記光半導体素子に光ファイバケーブルを導く
ための開孔とが、形成された、光ファイバコネクタ部
と、 前記光半導体パッケージを格納した状態で、前記格納部
を覆うための蓋部と、 を備えたことを特徴とする光伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34601498A JP3447591B2 (ja) | 1998-12-04 | 1998-12-04 | 光半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34601498A JP3447591B2 (ja) | 1998-12-04 | 1998-12-04 | 光半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174349A JP2000174349A (ja) | 2000-06-23 |
| JP3447591B2 true JP3447591B2 (ja) | 2003-09-16 |
Family
ID=18380557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34601498A Expired - Fee Related JP3447591B2 (ja) | 1998-12-04 | 1998-12-04 | 光半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447591B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342248B2 (en) * | 2003-05-15 | 2008-03-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device and interposer |
| JP4871047B2 (ja) * | 2006-07-18 | 2012-02-08 | 浜松ホトニクス株式会社 | 半導体発光装置 |
| JP6326881B2 (ja) * | 2014-03-15 | 2018-05-23 | オムロン株式会社 | フォトセンサ部品、及び、その製造方法 |
-
1998
- 1998-12-04 JP JP34601498A patent/JP3447591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174349A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371912A (en) | Method of mounting interrelated components | |
| JP3830583B2 (ja) | 光半導体アセンブリ | |
| JP2746171B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6512302B2 (en) | Apparatus and methods of packaging and testing die | |
| US4843188A (en) | Integrated circuit chip mounting and packaging assembly | |
| US20020181853A1 (en) | Optical module and optical communication system | |
| JPH07135290A (ja) | マルチチップモジュール | |
| US20050011672A1 (en) | Overmolded MCM with increased surface mount component reliability | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| US5383269A (en) | Method of making three dimensional integrated circuit interconnect module | |
| JP3447591B2 (ja) | 光半導体パッケージ | |
| JP4908669B2 (ja) | チップ型発光素子 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| CN113281857A (zh) | 光半导体器件及光模块 | |
| US5940686A (en) | Method for manufacturing multi-chip modules utilizing direct lead attach | |
| JP4820798B2 (ja) | 半導体装置 | |
| JPH05144971A (ja) | チツプキヤリア構造 | |
| JP2638542B2 (ja) | 光半導体モジュール | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP4850056B2 (ja) | 半導体装置 | |
| JPH10213723A (ja) | 光半導体モジュール及びその製造方法 | |
| JP2794616B2 (ja) | 半導体混成集積回路 | |
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| JPH1033475A (ja) | 内視鏡用撮像ユニット | |
| JPH02148861A (ja) | マルチチップパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |