JP3446031B2 - Time interval counter device - Google Patents
Time interval counter deviceInfo
- Publication number
- JP3446031B2 JP3446031B2 JP32146099A JP32146099A JP3446031B2 JP 3446031 B2 JP3446031 B2 JP 3446031B2 JP 32146099 A JP32146099 A JP 32146099A JP 32146099 A JP32146099 A JP 32146099A JP 3446031 B2 JP3446031 B2 JP 3446031B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- voltage
- time measurement
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、タイムインター
バルカウンタ装置に関するものである。特に、一方を正
尺、他方を副尺とする２周波方式に属するタイムインタ
ーバルカウンタ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time interval counter device. In particular, the present invention relates to a time interval counter device belonging to a dual frequency system in which one is a regular scale and the other is a secondary scale.
【０００２】[0002]
【従来の技術】タイムインターバルカウンタ装置は、ス
タートパルスとストップパルスの間を正確に測定する装
置である。従来の高分解能タイムインターバルカウンタ
の原理を図５に示す。高分解能にするために、カウンタ
内部のクロック刻み以上の時間分解能が求められる。図
５において、スタート、ストップ間の時間ｔは、ｔ＝ｔ
1 ＋ ｔ3 − ｔ2、として求められる。ここでｔ3は、内
部のクロック刻みの整数倍として簡単に求まるがｔ1、
ｔ2の部分は内部のクロック刻み以下となり、特別な工
夫が必要となる。クロック刻みよりも細かい部分をフラ
クショナルビット（ｆｒａｃｔｉｏｎａｌｂｉｔ）と言
い、ｔ1、ｔ2がこれに相当する。2. Description of the Related Art A time interval counter device is a device for accurately measuring a start pulse and a stop pulse. The principle of the conventional high resolution time interval counter is shown in FIG. In order to obtain high resolution, time resolution equal to or greater than the clock tick inside the counter is required. In FIG. 5, the time t between start and stop is t = t
1 + t 3 - t 2, obtained as. Here, t 3 can be easily obtained as an integral multiple of the internal clock step, but t 1
The portion of t 2 is equal to or smaller than the internal clock interval, and special measures are required. A portion smaller than the clock tick is called a fractional bit, and t 1 and t 2 correspond to this.
【０００３】高分解能タイムインターバルカウンタのバ
ーニア（副尺）は、内蔵のクロック刻みよりも細かい分
解能で測定するために不可欠のものであり、スタート
（もしくはストップ）パルスから次の内蔵のクロック刻
みまでの時間を正確に計るために不可欠である。副尺の
作り方として２種類の方法が知られている。第一の方法
は、時間を電圧に変換する方式であり、第二の方法はｔ
3を測定している内蔵クロック周波数（正尺）と僅かに
異なる第二のクロック（副尺）を用いる手法である。以
下にこれらを説明する。The vernier (second scale) of the high resolution time interval counter is indispensable for measuring with a finer resolution than that of the built-in clock ticks, and from the start (or stop) pulse to the next built-in clock tick. It is essential for accurate timing. There are two known methods for making a vernier scale. The first method is a method of converting time into voltage, and the second method is t
This is a method that uses a second clock (subscale) that is slightly different from the built-in clock frequency (standard scale) measuring 3 . These will be described below.
【０００４】第一の方法は、時間電圧変換方式として知
られており、例えば、次の資料（ＳｔａｎｆｏｒｄＲｅ
ｓｅａｒｃｈ Ｓｙｓｔｅｍｓ 社製 ＳＲ６２０ Ｕｎｉ
ｖｅｒｓａｌ Ｃｏｕｎｔｅｒ 取り扱い説明書）に記載
されている。この方式では、図６に示す様に、定電流源
からの電流をコンデンサへチャージアップする。そのチ
ャージアップ時間を、フラクショナルビット相当の時間
パルスを用いて制御する。この方式では、副尺が時間か
ら電圧へ変換を行う。また、コンデンサに蓄えられた電
圧を高分解能のＡ／Ｄ変換器で読み取ることで、電圧か
らフラクショナルビットに相当する時間を高分解能で求
めることができる。ここで、Ａ／Ｄ変換器の分解能が高
いことが望ましいが、分解能を高くすると変換時間が長
くなり、次の欠点が生じる。つまり、この方式の欠点
は、抵抗・コンデンサを用いた回路によるチャージアッ
プであるために電圧リークの少ない部品を使うことが必
要である。また、コンデンサの容量が変化すると精度に
影響を与えるため、コンデンサの容量がその温度により
変わらないことが必要である。この方式の特徴は、低い
コストで装置を構成すると、測定精度の低下を招く事で
ある。つまり、高分解能にするためには、高性能の部品
と、高分解能のＡ／Ｄ変換機を用いる必要があり、この
ことがコスト上昇を招いていた。The first method is known as a time-voltage conversion method. For example, the following material (StanfordRe
SR620 Uni made by search Systems
Versal Counter instruction manual). In this method, as shown in FIG. 6, the current from the constant current source is charged up in the capacitor. The charge-up time is controlled by using a time pulse corresponding to a fractional bit. In this method, the vernier scale converts time to voltage. Further, by reading the voltage stored in the capacitor with the high resolution A / D converter, the time corresponding to the fractional bit can be obtained from the voltage with high resolution. Here, it is desirable that the resolution of the A / D converter is high, but if the resolution is increased, the conversion time becomes long and the following drawbacks occur. That is, the drawback of this method is that the circuit using resistors and capacitors charges up, so that it is necessary to use components with little voltage leakage. Further, since the accuracy is affected when the capacitance of the capacitor changes, it is necessary that the capacitance of the capacitor does not change depending on its temperature. The characteristic of this method is that if the apparatus is constructed at low cost, the measurement accuracy is lowered. That is, in order to achieve high resolution, it is necessary to use high-performance parts and a high-resolution A / D converter, which has led to an increase in cost.
【０００５】第二の方法は２周波方式として知られてお
り、例えば、次の資料（ＨｅｗｌｅｔｔＰａｃｋａｒｄ
社製ＨＰ５３７０Ｂ Ｕｎｉｖｅｒｓａｌ Ｔｉｍｅ Ｉ
ｎｔｅｒｖａｌ Ｃｏｕｎｔｅｒ取り扱い説明書）に記
載されている。図７に主要部のブロックダイアグラムを
示す。この方式は、ノギスやマイクロメータでの測定と
原理は同一であり、正尺と僅かに刻みの異なった副尺を
用意し、フラクショナルビット相当の時間を正尺と副尺
の刻みの一致点から計算する。具体的には、正尺に相当
する電圧制御発振器と僅かに周波数の異なった副尺に相
当する電圧制御発振器から構成される。正尺の電圧制御
発振器は、常時発振しており、副尺の電圧制御発振器は
スタート（もしくはストップ）パルスが入力された瞬間
に（位相０度から）発振を開始する。その後、正尺と副
尺のクロックのタイミングを監視し、同一タイミングと
なる所までを副尺でカウントし、測定されたカウント値
に倍率（（正尺と副尺の周波数差）／正尺の周波数）を
掛けてフラクショナルビット相当の時間を精密に測定す
る。この方式は、上記の時間電圧変換方式より外部温度
等の影響を受けにくい利点があり、優れた方式といえ
る。しかしながら副尺電圧制御発振器がスタート（もし
くはストップ）パルスが入力された瞬間に位相０度から
発振を開始する電圧制御発振器（スタータブル電圧制御
発振器）なる複雑なアナログ回路が必要であり、タイム
インターバルカウンタ装置コスト低減の妨げの一因とな
っていた。The second method is known as a two-frequency method. For example, the following material (Hewlett Packard) is used.
HP5370B Universal Time I
Interval Counter Instruction Manual). FIG. 7 shows a block diagram of the main part. This method has the same principle as the measurement with a caliper or a micrometer, and prepares a vernier scale slightly different from the standard scale, and the time equivalent to a fractional bit is calculated from the coincidence point of the regular scale and the vernier scale. calculate. Specifically, it is composed of a voltage-controlled oscillator corresponding to a standard scale and a voltage-controlled oscillator corresponding to a vernier scale having a slightly different frequency. The regular-scale voltage-controlled oscillator constantly oscillates, and the vernier-scale voltage-controlled oscillator starts oscillation (from phase 0 degree) at the moment when a start (or stop) pulse is input. After that, the clock timings of the scale and vernier scale are monitored, and the vernier counts up to the same timing, and the measured count value is multiplied by (the frequency difference between the scale and vernier scale) / scale. Frequency) is multiplied and the time equivalent to the fractional bit is precisely measured. This method has an advantage over the time-voltage conversion method that it is less likely to be affected by external temperature and the like, and can be said to be an excellent method. However, the vernier voltage-controlled oscillator requires a complicated analog circuit that is a voltage-controlled oscillator (startable voltage-controlled oscillator) that starts oscillating from the phase 0 degree at the moment when a start (or stop) pulse is input. This has been a cause of hindering the reduction of the device cost.
【０００６】[0006]
【発明が解決しようとする課題】上記したように、従来
のタイムインターバルカウンタ装置で、時間電圧変換方
式では、高分解能にするためには、高性能の部品と高分
解能のＡ／Ｄ変換機を用いる必要があり、このことがコ
スト上昇を招いており、また、２周波方式では、スター
タブル電圧制御発振器なる複雑なアナログ回路が必要で
あり、コスト低減の妨げの一因となっていた。As described above, in the conventional time interval counter device, in the time-voltage conversion system, in order to achieve high resolution, high performance parts and a high resolution A / D converter are used. It is necessary to use it, which causes an increase in cost, and in the two-frequency system, a complicated analog circuit which is a startable voltage controlled oscillator is required, which is one of the factors that hinder the cost reduction.
【０００７】この発明は上記に鑑み提案されたもので、
２周波方式で簡単で高安定な副尺の発生方式を用いた回
路を用いることにより、低コストでありながら高分解能
のタイムインターバルカウンタ装置を提供することを目
的とする。The present invention has been proposed in view of the above,
An object of the present invention is to provide a low-cost and high-resolution time interval counter device by using a circuit using a simple and highly stable vernier generation method in a two-frequency system.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、基準信号に位相同期した
第一の周波数を持った第一の信号を出力する第一の発振
器と、上記の基準信号に位相同期した第二の周波数を持
った第二の信号を時間測定の開始信号前から出力する第
二の発振器と、前記第二の信号の電圧を、時間測定の開
始信号と概略同時期の信号により第一の電圧保持回路に
おいて、第一の保持電圧に保持する手段と、第二の信号
と第一の保持電圧との比較から第三の信号を生成する手
段と、第一の信号を用いて第一の時間測定を行う手段
と、第一の信号と第三の信号との一致点を見出す手段
と、第一の信号と第三の信号との一致点までの、何らか
の周期信号を計数する計数手段と、その計数手段の結果
と、第一の周波数と第二の周波数との差を用いた倍率
（（第一の信号の周波数と、第二あるいは第三の信号の
周波数との周波数差）／第一の信号の周波数）とを用い
て、第一の時間測定の分解能よりも高い分解能を有する
第二の時間測定を行う手段と、を備えたことを特徴とし
ている。In order to achieve the above object, the invention according to claim 1 is a first oscillator for outputting a first signal having a first frequency phase-locked with a reference signal. A second oscillator that outputs a second signal having a second frequency that is phase-locked to the reference signal before the start signal of the time measurement, and the voltage of the second signal is set to the time measurement start signal.
The first voltage holding circuit is activated by a signal at approximately the same time as the start signal.
The means for holding the first holding voltage and the second signal
To generate a third signal from the comparison of the first holding voltage with
Stage, means for performing a first time measurement using the first signal, means for finding a point of coincidence between the first signal and the third signal, and agreement between the first signal and the third signal Up to a point, a counting means for counting some periodic signal, a result of the counting means, and a magnification using the difference between the first frequency and the second frequency
((The frequency of the first signal and the frequency of the second or third signal
Frequency difference from frequency) / frequency of first signal)
And a means for performing a second time measurement having a higher resolution than the resolution of the first time measurement.
【０００９】また、請求項２に記載の発明は、簡単な回
路で、副尺の信号を生成するために、上記した請求項１
に記載の発明の構成に加えて、第一の信号と第三の信号
とを比較して、第一の信号と第三の信号との予め決めら
れた範囲での一致あるいは不一致を判定する判定手段
と、上記の判定手段により、第一の信号と第三の信号と
の一致が判定されるまでの、第一、第二、あるいは第三
の信号の繰返し回数を計数する計数手段と、該計数手段
による計数値に倍率（（第一の信号の周波数と、第二あ
るいは第三の信号の周波数との周波数差）／第一の信号
の周波数）を掛けた値を用いて第二の時間測定を行う手
段と、を備えたことを特徴としている。Further, the invention according to claim 2 is the above-mentioned claim 1 for generating a vernier signal with a simple circuit.
In addition to the configuration of the invention described in ( 1), the first signal and the third signal are compared to determine whether the first signal and the third signal match or do not match within a predetermined range. and means, by the determination means, to match the first signal and the third signal is determined, first, a counting means for counting the number of repetitions of the second, or third signal, said Counting means
The count value is multiplied by the magnification (((the frequency of the first signal and the second
Frequency difference from the frequency of the third signal) / first signal
Means for performing a second time measurement using a value obtained by multiplying the frequency) .
【００１０】また、請求項３に記載の発明は、２周波方
式で簡単な副尺の発生方式を用いた回路を構成するため
に、基準信号に位相同期した第一の周波数を持った第一
の信号を出力する第一の発振器と、上記の基準信号に位
相同期した第二の周波数を持った第二の信号を出力する
第二の発振器と、第一の信号を用いて第一の時間測定を
行う手段と、第二の信号の電圧を、時間測定の開始信号
と概略同時期の信号により第一の電圧保持装置に第一の
保持電圧に保持する手段と、該第二の信号の電圧と、該
第一の保持電圧とを比較して第三の信号を発生する手段
と、第一の信号と第三の信号とを比較して、第一の信号
と第三の信号との予め決められた範囲での一致あるいは
不一致を判定する判定手段と、上記の判定手段により、
第一の信号と第三の信号との一致が判定されるまでの、
何らかの周期信号の繰返し回数を計数する計数手段と、
倍率（（第一の信号の周波数と、第二あるいは第三の信
号の周波数との周波数差）／第一の信号の周波数）と、
該計数手段の結果を用いて、第一の時間測定の分解能よ
りも高い分解能を有する第二の時間測定を行う手段と、
を備えたことを特徴としている。Further, according to the invention of claim 3, in order to configure a circuit using a simple vernier generation method in a two-frequency system, a first frequency having a first frequency phase-locked with a reference signal is provided. A first oscillator that outputs a signal, a second oscillator that outputs a second signal having a second frequency that is phase-locked to the reference signal, and a first time using the first signal Means for performing measurement, means for holding the voltage of the second signal at the first holding voltage in the first voltage holding device by means of a signal at approximately the same time as the start signal for time measurement, and a means for holding the second signal A means for generating a third signal by comparing the voltage with the first holding voltage, and comparing the first signal with the third signal to compare the first signal with the third signal. By the determination means for determining whether the match or mismatch in a predetermined range, and the above determination means,
Until it is determined that the first signal and the third signal match,
Counting means for counting the number of repetitions of some periodic signal,
Magnification (((the frequency of the first signal and the second or third signal
Signal frequency) / the frequency of the first signal),
Using the result of the counting means, means for performing a second time measurement having a resolution higher than the resolution of the first time measurement,
It is characterized by having.
【００１１】また、請求項４に記載の発明は、２周波方
式で簡単で高安定な副尺の発生方式を用いた回路を構成
するために、基準信号に位相同期した第一の周波数を持
った第一の信号を出力する第一の発振器と、上記の基準
信号に位相同期した第二の周波数を持った第二の信号を
時間測定の開始信号前から出力する第二の発振器と、上
記の基準信号に同期し、第二の周波数を持ち、第二の信
号と位相の異なる第四の信号を時間測定の開始信号前か
ら出力する手段と、予め決められた基準により、第二あ
るいは第四の信号のどちらかを選択する選択手段と、前
記選択手段で選択された信号の電圧を時間測定の開始信
号と概略同時期の信号により第一の保持電圧に保持する
第一の電圧保持回路と、前記の第一の保持電圧と上記の
選択された信号との比較から第五の信号を出力する手段
と、第一の信号を用いて第一の時間測定を行う手段と、
第一の信号と第五の信号との一致点を見出す手段と、第
一の信号と第五の信号との一致点までの、何らかの周期
信号を計数する計数手段と、その計数手段の結果と、第
一の周波数と上記の選択手段により選択された第二ある
いは第五の周波数との差とを用いた上記の計数手段によ
る計数値に倍率（（第一の信号の周波数と、第二あるい
は第五の信号の周波数との周波数差）／第一の信号の周
波数）を掛けた値を用いて、第一の時間測定の分解能よ
りも高い分解能を有する第二の時間測定を行う手段と、
を備えたことを特徴としている。Further, in order to construct a circuit using a simple and highly stable vernier generation method with a two-frequency method, the invention according to claim 4 has a first frequency phase-locked with the reference signal. and a first oscillator for outputting a first signal, a second oscillator for output from the previous start signal measuring a second signal having a second frequency that is phase synchronized time to the reference signal, the upper
It has a second frequency in synchronization with the reference signal
The fourth signal, which is out of phase with the signal, before the start signal for time measurement.
Second output method and a predetermined standard.
Selection means for selecting either Rui or the 4th signal, and
The voltage of the signal selected by the selection means is set to the start signal of the time measurement.
Signal is held at the same timing as the signal
The first voltage holding circuit, the first holding voltage and the above
Means for outputting a fifth signal from comparison with the selected signal, means for performing a first time measurement using the first signal,
Means for finding the coincidence point between the first signal and the fifth signal, counting means for counting any periodic signal up to the coincidence point for the first signal and the fifth signal, and the result of the counting means , The counting means using the difference between the first frequency and the second or fifth frequency selected by the selecting means .
The multiplication factor ((frequency of the first signal and the second or
Is the frequency difference from the frequency of the fifth signal) / frequency of the first signal
Means for performing a second time measurement having a higher resolution than the resolution of the first time measurement , using a value multiplied by
It is characterized by having.
【００１２】[0012]
【発明の実施の形態】以下にこの発明の実施の形態を図
面に基づいて詳細に説明する。先ず、第一の発振器と、
第二の発振器を用いた第一の実施形態を図１、２および
３を用いて、また、第一の発振器による第一の信号と、
第二の発振器による第二の信号と、第四、第五の信号を
用いる構成を用いた第二の実施形態を、図４を用いて説
明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. First, the first oscillator,
A first embodiment with a second oscillator is shown in FIGS. 1, 2 and 3, and also with a first signal from the first oscillator,
A second embodiment using a configuration that uses a second signal from a second oscillator and fourth and fifth signals will be described with reference to FIG.
【００１３】第一の実施形態として、２周波方式による
時間計測装置の正尺と副尺の生成方法について、以下に
説明する。まず、図１は、第一の発振器と、第二の発振
器を用いたタイムインターバルカウンタ装置の正尺用信
号と副尺用信号との発生部のブロックダイアグラムで、
本発明の基本的な構成を示す図である。この構成は、温
度等の外部要因に左右されにくい２周波方式に属し、副
尺の発生には、連続発振副尺電圧制御発振器を用いる方
式である。この方式の特徴は、回路が簡単で安定度が高
い点にある。図１の構成における動作は、次の様にな
る。まず、外部基準信号を受けた正尺電圧制御発振器
が、第一の周波数を持った第一の信号を出力する。この
信号は、次のコンパレータ回路により、ディジタル信号
に整形され、正尺用の信号として出力される。また、他
方では、外部基準信号を受けた副尺電圧制御発振器が、
第二の周波数を持った第二の信号を時間測定の開始信号
前から出力する。この第二の信号は、分配器によりサン
プルホールド回路とコンパレータ回路に供給される。サ
ンプルホールド回路は、スタート（あるいはストップ）
信号により、副尺電圧制御発振器の電圧を保持し、この
電圧をコンパレータ回路へ基準電圧として供給する。コ
ンパレータ回路は、この基準電圧と副尺電圧制御発振器
の電圧を比較して、デジタル信号を生成し、これが副尺
の信号となる。As a first embodiment, a method of generating a regular scale and a vernier scale of a time measuring device using a two-frequency system will be described below. First, FIG. 1 is a block diagram of a generating unit for a signal for scale and a signal for vernier scale of a time interval counter device using a first oscillator and a second oscillator.
It is a figure which shows the basic composition of this invention. This configuration belongs to a two-frequency system that is less susceptible to external factors such as temperature, and uses a continuous oscillation vernier voltage-controlled oscillator to generate a vernier scale. The feature of this method is that the circuit is simple and the stability is high. The operation in the configuration of FIG. 1 is as follows. First, the full-scale voltage-controlled oscillator that receives the external reference signal outputs the first signal having the first frequency. This signal is shaped into a digital signal by the following comparator circuit, and is output as a regular scale signal. On the other hand, the vernier voltage controlled oscillator that receives the external reference signal
A second signal having the second frequency is output before the time measurement start signal. This second signal is supplied to the sample hold circuit and the comparator circuit by the distributor. Sample hold circuit starts (or stops)
The voltage of the vernier voltage controlled oscillator is held by the signal, and this voltage is supplied to the comparator circuit as a reference voltage. The comparator circuit compares the reference voltage with the voltage of the vernier-scale voltage controlled oscillator to generate a digital signal, which becomes the vernier scale signal.
【００１４】図２に副尺電圧制御発振器出力信号とスタ
ートパルスが入力された瞬間にサンプルホールド回路で
ホールドされた電圧、及びコンパレータ出力を示す。図
２において、サンプルホールドされた電圧と、副尺電圧
制御発振器出力とは、共通の基準電圧を持っているが、
スタート信号と副尺コンパレータ出力は、その共通の基
準電圧とはそれぞれ異なる基準電圧をもっている。図２
に示される様に、副尺コンパレータ出力は、副尺電圧制
御発振器出力がサンプルホールドされた電圧を超える電
圧であるとき、正の信号となり、副尺電圧制御発振器出
力と同じ周波数の信号を得ることができる。また、副尺
コンパレータ出力の開始点は、スタート信号と必ず一致
するので、従来の装置の様に、スタータブル電圧制御発
振器を使う必要がなくなった。FIG. 2 shows the voltage held by the sample hold circuit at the moment when the vernier voltage controlled oscillator output signal and the start pulse are input, and the comparator output. In FIG. 2, the sampled and held voltage and the output of the vernier voltage controlled oscillator have a common reference voltage,
The start signal and the vernier comparator output have reference voltages different from the common reference voltage. Figure 2
As shown in, the vernier comparator output becomes a positive signal when the vernier voltage controlled oscillator output exceeds the sampled and held voltage, and a signal of the same frequency as the vernier voltage controlled oscillator output can be obtained. You can Further, since the starting point of the vernier comparator output always coincides with the start signal, it is not necessary to use the startable voltage controlled oscillator as in the conventional device.
【００１５】図３は、第一の発振器と、第二の発振器を
用いたタイムインターバルカウンタ装置の正尺用信号と
副尺用信号との発生部のブロックダイアグラムで、本発
明の第一の実施例の構成を示す図である。図３における
外部基準信号は、このタイムインターバルカウンタ装置
における時間の基準に当たるもので、本装置の場合５０
ＭＨｚの信号である。この外部基準信号は、正尺用のフ
ェイズロックループ（ＰＬＬ）回路に送られ、正尺用の
第一の周波数を持った第一の信号に変換される。この
際、常時発振している正尺電圧制御発振器は、出力がＮ
分周され外部基準周波数と比較され、誤差電圧で正尺電
圧制御発振器を制御することで外部基準周波数に位相同
期している。副尺用の信号も正尺用の信号と同様に、外
部基準信号が、副尺用のＰＬＬ回路に送られ、副尺用の
第二の周波数を持った第二の信号に変換される。この
際、常時発振している副尺電圧制御発振器は、出力がＭ
分周され外部基準周波数と比較され、誤差電圧で副尺電
圧制御発振器を制御することで外部基準周波数に位相同
期している。ＭとＮは、僅かに異なった正の整数で、具
体的にはＭ＝５００００、Ｎ＝５０００１である。この
時、正尺＝５０ＭＨｚ、副尺＝５０．００１ＭＨｚであ
る。時間計測のためのスタートパルスが入力された瞬間
に、副尺電圧制御発振器出力位相をゼロにするための構
成は、以下のような構成である。つまり、副尺電圧制御
発振器出力は、サンプルホールド回路、基準電圧を設定
可能なデジタル化のためのコンパレータ回路に分配器で
分配される。サンプルホールド回路では、スタートパル
スが入力された瞬間に副尺電圧制御発振器出力をサンプ
リングする。一方、デジタル化のためのコンパレータ回
路では、常時副尺電圧制御発振器出力をデジタル化して
いるわけであるが、スタートパルスが入力された瞬間に
サンプルホールド回路でホールドされた電圧がコンパレ
ータ回路の基準電圧として入力される。これにより、デ
ジタル化のためのコンパレータ回路の基準電圧が変化
し、スタートパルスが入力された瞬間に副尺位相を０度
または１８０度とする出力が得られる。０／１８０度位
相判定回路で、０度位相信号が出力される。１８０度位
相の出力信号の場合は、ブロックダイアグラムには記載
していないが、インバータ回路で反転して０度位相デー
タとして出力される。１８０度位相かどうかの判定は、
ブロックダイアグラムには記載されていないが、電圧制
御発振器出力信号を微分回路に通し、正の場合位相０
度、負の場合１８０度位相と判定することができる。例
えば電圧制御発振器出力信号が正弦波の場合、余弦波を
作り、余弦波電圧の正負を判定することで簡単に行え
る。本実施例では、倍率は１／５００００となる。この
時、時間分解能は、正尺のみの（１／５０ＭＨｚ）＝２
０ｎｓｅｃ、から、倍率を掛けた、（１／５０ＭＨｚ）
×（１／５００００）＝０．４ｐｓｅｃとなり、高精度
測定が容易に行える。FIG. 3 is a block diagram of a generating unit for a normal-scale signal and a vernier-scale signal of a time interval counter device using a first oscillator and a second oscillator, and is a first embodiment of the present invention. It is a figure which shows the structure of an example. The external reference signal in FIG. 3 corresponds to the time reference in this time interval counter device.
It is a signal of MHz. This external reference signal is sent to a phase lock loop (PLL) circuit for regular scale and converted into a first signal having a first frequency for regular scale. At this time, the output of the full-scale voltage-controlled oscillator that is constantly oscillating is N
The frequency is divided and compared with an external reference frequency, and the error voltage is used to control the standard voltage controlled oscillator to synchronize the phase with the external reference frequency. Similarly to the signal for the standard scale, the signal for the vernier scale is also supplied with the external reference signal to the PLL circuit for the vernier scale and converted into the second signal having the second frequency for the vernier scale. At this time, the vernier voltage controlled oscillator that is always oscillating has an output of M
The frequency is divided and compared with the external reference frequency, and the vernier voltage controlled oscillator is controlled by the error voltage to synchronize the phase with the external reference frequency. M and N are slightly different positive integers, specifically, M = 50000 and N = 50001. At this time, the scale is 50 MHz and the subscale is 50.001 MHz. The configuration for setting the output phase of the vernier voltage controlled oscillator to zero at the moment when the start pulse for time measurement is input is as follows. That is, the output of the vernier voltage controlled oscillator is distributed by the distributor to the sample-hold circuit and the comparator circuit for digitizing the reference voltage. The sample hold circuit samples the vernier voltage controlled oscillator output at the moment when the start pulse is input. On the other hand, in the comparator circuit for digitization, the output of the vernier voltage controlled oscillator is always digitized, but the voltage held by the sample hold circuit at the moment when the start pulse is input is the reference voltage of the comparator circuit. Is entered as. As a result, the reference voltage of the comparator circuit for digitization changes, and at the moment when the start pulse is input, an output that makes the vernier scale phase 0 degree or 180 degrees is obtained. The 0/180 degree phase determination circuit outputs a 0 degree phase signal. Although not shown in the block diagram, the output signal of 180 ° phase is inverted by the inverter circuit and output as 0 ° phase data. Whether the phase is 180 degrees
Although not shown in the block diagram, the voltage controlled oscillator output signal is passed through a differentiating circuit, and if positive, phase 0
If it is negative, it can be determined to be 180 degrees phase. For example, when the output signal of the voltage controlled oscillator is a sine wave, it can be easily performed by forming a cosine wave and determining whether the cosine wave voltage is positive or negative. In this embodiment, the magnification is 1 / 50,000. At this time, the time resolution is only 1 (50 / 50MHz) = 2
From 0nsec, multiplied by the magnification, (1 / 50MHz)
X (1/50000) = 0.4 psec, which facilitates high-precision measurement.
【００１６】また、副尺電圧制御発振器出力信号は、正
弦波に限る必要はなく、矩形波以外なら鋸波あるいは三
角波状の信号などが使えることができるのは明らかであ
る。The output signal of the vernier voltage control oscillator need not be limited to a sine wave, and it is obvious that a sawtooth wave or triangular wave signal can be used as well as a rectangular wave.
【００１７】この方式による周波数の測定は、ノギスや
マイクロメータでの測定と原理は同一であり、正尺と僅
かに刻みの異なった副尺を用意し、フラクショナルビッ
ト相当の時間を正尺と副尺の刻みの一致点から計算す
る。具体的には、正尺に相当する電圧制御発振器と僅か
に周波数の異なった副尺に相当する電圧制御発振器から
構成される。正尺の電圧制御発振器は、常時発振してお
り、副尺の電圧制御発振器は上述の方法で発振を開始す
る。その後、正尺と副尺のクロックのタイミングを監視
し、同一タイミングとなる所までを副尺でカウントす
る。ここで、正尺と副尺のクロックのタイミングが同一
になったかどうかの判定には、良く知られた位相比較器
を用いることができる。また、測定されたカウント値に
倍率（（正尺と副尺の周波数差）／正尺の周波数）を掛
けてフラクショナルビット相当の時間を得るものであ
る。The principle of the frequency measurement by this method is the same as the measurement with a caliper or a micrometer, and a vernier scale slightly different from the regular scale is prepared, and the time equivalent to a fractional bit is measured with the regular scale. It is calculated from the coincidence points on the scale. Specifically, it is composed of a voltage-controlled oscillator corresponding to a standard scale and a voltage-controlled oscillator corresponding to a vernier scale having a slightly different frequency. The full-scale voltage-controlled oscillator constantly oscillates, and the vernier-scale voltage-controlled oscillator starts oscillating by the above-described method. After that, the clock timings of the scale and the vernier scale are monitored, and the vernier counts until the same timing. Here, a well-known phase comparator can be used to determine whether or not the clock timings of the regular scale and the vernier scale are the same. Further, the measured count value is multiplied by a magnification ((frequency difference between regular scale and vernier scale) / frequency at regular scale) to obtain a time corresponding to a fractional bit.
【００１８】上記の様に、本発明のタイムインターバル
カウンタ装置は、特別な構成部品は必要がなく、一般的
な部品で構成することができる、従って、２周波方式で
従来方式のタイムインターバルカウンタ装置に比べて、
製造コストを下げることができる。As described above, the time interval counter device of the present invention does not require any special component and can be constituted by general components. Therefore, the time interval counter device of the conventional system by the dual frequency system. Compared to
The manufacturing cost can be reduced.
【００１９】また、本発明のタイムインターバルカウン
タは、副尺が正尺同様、常時基準信号に位相同期してい
るので、スタータブル電圧制御発振器の位相引き込みの
時間が不要であり、高分解能化が期待できる。Further, in the time interval counter of the present invention, since the vernier scale is always phase-synchronized with the reference signal as in the case of the regular scale, the time for pulling in the phase of the startable voltage controlled oscillator is unnecessary, and the resolution is improved. Can be expected.
【００２０】本発明のタイムインターバルカウンタは、
また、通常イベントタイマーと呼ばれる多チャンネルの
タイムインターバルカウンタ装置を構成する上でも大変
有利である。その理由は、本方式では、副尺発振部は多
チャンネルの場合でも共通にできるからである。The time interval counter of the present invention is
It is also very advantageous in constructing a multi-channel time interval counter device which is usually called an event timer. The reason is that in this method, the vernier oscillating unit can be commonly used even in the case of multiple channels.
【００２１】次に、第二の発振器と、第三の信号を出力
する構成を用いた第二の実施形態を、図４を用いて説明
する。この実施形態においては、副尺の生成方法に特徴
がある。Next, a second embodiment using the second oscillator and the configuration for outputting the third signal will be described with reference to FIG. This embodiment is characterized by the method of generating a vernier scale.
【００２２】上述した第一の実施形態の場合、副尺電圧
制御発振器出力が正弦波の場合、９０度、２７０度位相
付近で振幅変化量が減少する。例えば、図２は、この状
態に近い場合である。この時サンプルホールド回路によ
る誤差が増大する。そこで、この誤差を改善するため
に、図４のブロックダイアグラムに示す構成を用いて、
副尺を発生させる。より具体的には、副尺電圧制御発振
器出力として、９０度位相の異なった２波、正弦波と余
弦波を第二の信号と第四の信号として同時に出力する。
これらの２波の振幅を振幅判定回路で判定し、その２波
の内、振幅の絶対値の小さい方を用いることによって、
上述の誤差を小さくするものである。副尺電圧制御発振
器出力は、サンプルホールド回路、基準電圧を設定可能
なデジタル化のためのコンパレータ回路に分配器で分配
される。サンプルホールド回路では、スタートパルスが
入力された瞬間に副尺電圧制御発振器出力をサンプリン
グする。一方、デジタル化のためのコンパレータ回路で
は、常時副尺電圧制御発振器出力をデジタル化している
わけであるが、スタート（もしくはストップ）パルスが
入力された瞬間にサンプルホールド回路でホールドされ
た電圧がコンパレータ回路の基準電圧として入力され
る。これによりデジタル化のためのコンパレータ回路の
基準電圧が変化し、スタートパルスが入力された瞬間に
副尺位相を０度または１８０度とする出力が得られる。
１８０度位相の出力信号の場合は、インバータ回路で反
転して０度位相データとして出力される。１８０度位相
かどうかの判定は、電圧制御発振器出力信号が正弦波の
場合、余弦波を用いて行なうことができ、余弦波が正の
場合は位相０度、負の場合は位相１８０度と判定するこ
とができる。In the case of the above-described first embodiment, when the vernier voltage controlled oscillator output is a sine wave, the amount of change in amplitude decreases near the 90 ° and 270 ° phase. For example, FIG. 2 shows a case close to this state. At this time, the error due to the sample hold circuit increases. Therefore, in order to improve this error, by using the configuration shown in the block diagram of FIG.
Generate a vernier scale. More specifically, the vernier voltage controlled oscillator outputs two waves, sine wave and cosine wave, which are different in phase by 90 degrees, simultaneously as a second signal and a fourth signal.
By determining the amplitudes of these two waves with the amplitude determination circuit and using the smaller of the absolute values of the amplitudes of the two waves,
The above error is reduced. The vernier voltage-controlled oscillator output is distributed by a distributor to a sample-hold circuit and a comparator circuit for digitizing the reference voltage. The sample hold circuit samples the vernier voltage controlled oscillator output at the moment when the start pulse is input. On the other hand, in the comparator circuit for digitization, the output of the vernier voltage controlled oscillator is always digitized, but the voltage held by the sample hold circuit at the moment when the start (or stop) pulse is input is the comparator. It is input as the reference voltage of the circuit. As a result, the reference voltage of the comparator circuit for digitization changes, and at the moment when the start pulse is input, an output that makes the vernier scale phase 0 or 180 degrees is obtained.
In the case of an output signal of 180 degree phase, it is inverted by an inverter circuit and output as 0 degree phase data. If the output signal of the voltage controlled oscillator is a sine wave, the cosine wave can be used to determine whether the phase is 180 degrees. If the cosine wave is positive, the phase is 0 degrees, and if it is negative, the phase is 180 degrees. can do.
【００２３】[0023]
【発明の効果】この発明は上記した構成からなるので、
以下に説明するような効果を奏することができる。Since the present invention has the above-mentioned structure,
The effects described below can be achieved.
【００２４】請求項１に記載の発明では、基準信号に位
相同期した第一の周波数を持った第一の信号を出力する
第一の発振器と、上記の基準信号に位相同期した第二の
周波数を持った第二の信号を時間測定の開始信号前から
出力する第二の発振器と、前記第二の信号の電圧を、時
間測定の開始信号と概略同時期の信号により第一の電圧
保持回路において、第一の保持電圧に保持する手段と、
第二の信号と第一の保持電圧との比較から第三の信号を
生成する手段と、第一の信号と第三の信号との一致点を
見出す手段と、第一の信号と第三の信号との一致点まで
の、何らかの周期信号を計数する計数手段と、その計数
手段の結果と、第一の周波数と第二の周波数との差を用
いた倍率（（第一の信号の周波数と、第二あるいは第三
の信号の周波数との周波数差）／第一の信号の周波数）
とを用いて、第一の時間測定の分解能よりも高い分解能
を有する第二の時間測定を行う手段と、を備えた構成に
したので、２周波方式でありながら、スタータブル電圧
制御発振器を使う必要がなくなり、製造コストを低減で
きた。According to the first aspect of the invention, a first oscillator for outputting a first signal having a first frequency phase-locked with the reference signal and a second frequency phase-locked with the reference signal are provided. A second oscillator that outputs a second signal with a time measurement start signal before, and the voltage of the second signal
The first voltage by the signal of the same period as the start signal of the measurement
In the holding circuit, means for holding the first holding voltage,
From the comparison of the second signal and the first holding voltage,
Means for generating, means for finding a coincidence point between the first signal and the third signal, counting means for counting some periodic signal up to the coincidence point for the first signal and the third signal, and Use the result of the counting means and the difference between the first and second frequencies
The magnification ((the frequency of the first signal and the second or third
Frequency difference from the signal frequency) / frequency of the first signal)
And a means for performing a second time measurement having a higher resolution than the resolution of the first time measurement by using, and a startable voltage controlled oscillator is used even though it is a two-frequency system. There is no need, and the manufacturing cost can be reduced.
【００２５】また、請求項２に記載の発明では、請求項
１に記載したタイムインターバルカウンタ装置におい
て、第一の信号と第三の信号とを比較して、第一の信号
と第三の信号との予め決められた範囲での一致あるいは
不一致を判定する判定手段と、上記の判定手段により、
第一の信号と第三の信号との一致が判定されるまでの、
第一、第二、あるいは第三の信号の繰返し回数を計数す
る計数手段と、該計数手段による計数値に倍率（（第一
の信号の周波数と、第二あるいは第三の信号の周波数と
の周波数差）／第一の信号の周波数）を掛けた値を用い
て第二の時間測定を行う手段と、を備えた構成にしたの
で、既によく知られたサンプルホールド回路で、副尺を
構成できるようになり、製造コストを低減できた。In the invention described in claim 2, the time interval counter device according to claim 1 is provided.
Then, by comparing the first signal and the third signal, the determination means for determining whether the first signal and the third signal match or do not match in a predetermined range, and the above-mentioned determination means. ,
Until it is determined that the first signal and the third signal match,
Counting means for counting the number of repetitions of the first, second, or third signal, and a multiplication factor ((first
And the frequency of the second or third signal
Frequency difference) / the frequency of the first signal)
And a means for performing the second time measurement, the vernier scale can be configured with a well-known sample hold circuit, and the manufacturing cost can be reduced.
【００２６】さらに、請求項３に記載の発明では、基準
信号に位相同期した第一の周波数を持った第一の信号を
出力する第一の発振器と、上記の基準信号に位相同期し
た第二の周波数を持った第二の信号を出力する第二の発
振器と、第一の信号を用いて第一の時間測定を行う手段
と、第二の信号の電圧を、時間測定の開始信号と概略同
時期の信号により第一の電圧保持装置に第一の保持電圧
に保持する手段と、該第二の信号の電圧と、該第一の保
持電圧とを比較して第三の信号を発生する手段と、第一
の信号と第三の信号とを比較して、第一の信号と第三の
信号との予め決められた範囲での一致あるいは不一致を
判定する判定手段と、上記の判定手段により、第一の信
号と第三の信号との一致が判定されるまでの、何らかの
周期信号の繰返し回数を計数する計数手段と、倍率
（（第一の信号の周波数と、第二あるいは第三の信号の
周波数との周波数差）／第一の信号の周波数）と、該計
数手段の結果を用いて、第一の時間測定の分解能よりも
高い分解能を有する第二の時間測定を行う手段と、を備
えた構成にしたので、２周波方式でありながら、スター
タブル電圧制御発振器を使う必要がなく、さらに副尺を
既によく知られたサンプルホールド回路で構成できるよ
うになり、製造コストを低減できた。Further, in the invention described in claim 3, a first oscillator for outputting a first signal having a first frequency phase-locked with the reference signal and a second oscillator phase-locked with the reference signal are provided. A second oscillator for outputting a second signal having a frequency of, a means for performing a first time measurement using the first signal, and a voltage of the second signal as a start signal for the time measurement. A means for holding the first voltage holding device in the first voltage holding device by a signal of the same time, the voltage of the second signal and the first holding voltage are compared to generate a third signal. Means for comparing the first signal and the third signal to determine whether the first signal and the third signal are coincident or non-coincident within a predetermined range, and the above-mentioned determination means Repeats some periodic signal until it is determined that the first signal and the third signal match. Counting means for counting the number, magnification
((The frequency of the first signal and the frequency of the second or third signal
Frequency difference from the frequency) / (frequency of the first signal), and means for performing a second time measurement having a resolution higher than that of the first time measurement using the result of the counting means. With this configuration, it is not necessary to use a startable voltage controlled oscillator in spite of the dual frequency system, and the vernier scale can be configured by a well-known sample hold circuit, and the manufacturing cost can be reduced.
【００２７】さらに、請求項４に記載の発明では、基準
信号に位相同期した第一の周波数を持った第一の信号を
出力する第一の発振器と、上記の基準信号に位相同期し
た第二の周波数を持った第二の信号を時間測定の開始信
号前から出力する第二の発振器と、上記の基準信号に同
期し、第二の周波数を持ち、第二の信号と位相の異なる
第四の信号を時間測定の開始信号前から出力する手段
と、予め決められた基準により、第二あるいは第四の信
号のどちらかを選択する選択手段と、前記選択手段で選
択された信号の電圧を時間測定の開始信号と概略同時期
の信号により第一の保持電圧に保持する第一の電圧保持
回路と、前記の第一の保持電圧と上記の選択された信号
との比較から第五の信号を出力する手段と、第一の信号
を用いて第一の時間測定を行う手段と、第一の信号と第
五の信号との一致点を見出す手段と、第一の信号と第五
の信号との一致点までの、何らかの周期信号を計数する
計数手段と、その計数手段の結果と、第一の周波数と上
記の選択手段により選択された第二あるいは第五の周波
数との差とを用いた倍率（（第一の信号の周波数と、第
二あるいは第五の信号の周波数との周波数差）／第一の
信号の周波数）を用いて、第一の時間測定の分解能より
も高い分解能を有する第二の時間測定を行う手段と、を
備えた構成にしたので、２周波方式でありながら、スタ
ータブル電圧制御発振器を使う必要がなく、さらに副尺
を既によく知られたサンプルホールド回路で構成でき、
しかも誤差の少ないサンプルホールド回路を使用できる
ようになり、高精度を維持したまま製造コストを低減で
きた。Further, in the invention described in claim 4, a first oscillator for outputting a first signal having a first frequency phase-locked with the reference signal and a second oscillator phase-locked with the reference signal are provided. The second oscillator that outputs the second signal with the frequency of
Has a second frequency and is out of phase with the second signal
Means for outputting the fourth signal before the start signal for time measurement
According to a predetermined standard, the second or fourth
Selection means for selecting either of the issues and the selection means.
The voltage of the selected signal is roughly synchronized with the start signal of the time measurement.
The first voltage holding that holds the first holding voltage by the signal of
Circuit, said first holding voltage and said selected signal
Means for outputting a fifth signal from the comparison with, means for performing a first time measurement using the first signal, means for finding a coincidence point between the first signal and the fifth signal, Counting means for counting some periodic signal up to the coincidence point of the one signal and the fifth signal, the result of the counting means, the first frequency and the second or fifth selected by the selecting means. Of the frequency of the first signal and (
Frequency difference from the frequency of the second or fifth signal) / first
Signal frequency), and means for performing a second time measurement having a higher resolution than the resolution of the first time measurement. There is no need to use an oscillator, and the vernier scale can be configured with a well-known sample and hold circuit.
Moreover, the sample-and-hold circuit with less error can be used, and the manufacturing cost can be reduced while maintaining high accuracy.
【図１】第一の発振器と、第二の発振器を用いたタイム
インターバルカウンタ装置の正尺用信号と副尺用信号と
の発生部のブロックダイアグラムを示す図である。FIG. 1 is a diagram showing a block diagram of a generating unit for a normal scale signal and a vernier scale signal of a time interval counter device using a first oscillator and a second oscillator.
【図２】副尺電圧制御発振器出力信号とスタートパルス
が入力された瞬間にサンプルホールド回路でホールドさ
れた電圧、及びコンパレータ出力を示す図である。FIG. 2 is a diagram showing a voltage held by a sample hold circuit at the moment when a vernier voltage-controlled oscillator output signal and a start pulse are input, and a comparator output.
【図３】第一の発振器と、第二の発振器を用いたタイム
インターバルカウンタ装置の正尺用信号と副尺用信号と
の発生部のブロックダイアグラムで、本発明の、第一の
実施例の構成を示す図である。FIG. 3 is a block diagram of a generating unit for a normal-scale signal and a vernier-scale signal of a time interval counter device using the first oscillator and the second oscillator, showing a first embodiment of the present invention. It is a figure which shows a structure.
【図４】第一の発振器による第一の信号と、第二の発振
器による第二の信号と、第四、第五の信号を用いる構成
を用いたタイムインターバルカウンタ装置の正尺用信号
と副尺用信号との発生部のブロックダイアグラムで、本
発明の第二の実施例の構成を示す図である。FIG. 4 is a full scale signal and a sub signal of a time interval counter device using a configuration using a first signal from a first oscillator, a second signal from a second oscillator, and fourth and fifth signals. FIG. 6 is a block diagram of a generation unit for a scale signal, showing a configuration of a second embodiment of the present invention.
【図５】タイムインターバルカウンタ装置の分解能を高
める計測動作を説明する図である。FIG. 5 is a diagram illustrating a measurement operation that enhances the resolution of the time interval counter device.
【図６】時間電圧変換方式のタイムインターバルカウン
タ装置の分解能を高める仕組みを説明する図である。FIG. 6 is a diagram illustrating a mechanism for improving the resolution of a time-voltage conversion type time interval counter device.
【図７】２周波方式の、従来の高分解能タイムインター
バルカウンタの原理を示す図である。FIG. 7 is a diagram showing a principle of a conventional high resolution time interval counter of a dual frequency system.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−92280（ＪＰ，Ａ) 特開 平５−264753（ＪＰ，Ａ) 特開 平５−333169（ＪＰ，Ａ) 特開 昭62−63885（ＪＰ，Ａ) 特開 昭48−22455（ＪＰ，Ａ) 特開 昭60−17389（ＪＰ，Ａ) 特開 昭62−36586（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G04F 10/06 G04F 10/04 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-7-92280 (JP, A) JP-A-5-264753 (JP, A) JP-A-5-333169 (JP, A) JP-A-62-1 63885 (JP, A) JP 48-22455 (JP, A) JP 60-17389 (JP, A) JP 62-36586 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G04F 10/06 G04F 10/04
Claims (4)
持った第一の信号を出力する第一の発振器と、上記の基
準信号に位相同期した第二の周波数を持った第二の信号
を時間測定の開始信号前から出力する第二の発振器と、
前記第二の信号の電圧を、時間測定の開始信号と概略同
時期の信号により第一の電圧保持回路において、第一の
保持電圧に保持する手段と、第二の信号と第一の保持電
圧との比較から第三の信号を生成する手段と、第一の信
号を用いて第一の時間測定を行う手段と、第一の信号と
第三の信号との一致点を見出す手段と、第一の信号と第
三の信号との一致点までの、何らかの周期信号を計数す
る計数手段と、その計数手段の結果と、第一の周波数と
第二の周波数との差を用いた倍率（（第一の信号の周波
数と、第二あるいは第三の信号の周波数との周波数差）
／第一の信号の周波数）とを用いて、第一の時間測定の
分解能よりも高い分解能を有する第二の時間測定を行う
手段と、を備えたことを特徴とするタイムインターバル
カウンタ装置。1. A first oscillator for outputting a first signal having a first frequency phase-locked with a reference signal, and a second signal having a second frequency phase-locked with the reference signal. A second oscillator that outputs from before the start signal of time measurement,
A means for holding the voltage of the second signal at the first holding voltage in the first voltage holding circuit by means of a signal approximately at the same time as the start signal for time measurement, a second signal and a first holding voltage.
Means for generating a third signal from the comparison with the pressure, means for performing a first time measurement using the first signal, means for finding a coincidence point between the first signal and the third signal, Counting means for counting any periodic signal up to the point of coincidence between the first signal and the third signal, the result of the counting means, and the first frequency
Magnification ((frequency of the first signal
Frequency difference between the number and the frequency of the second or third signal)
/ Frequency of the first signal), and means for performing a second time measurement having a resolution higher than that of the first time measurement, and a time interval counter device.
カウンタ装置において、第一の信号と第三の信号とを比
較して、第一の信号と第三の信号との予め決められた範
囲での一致あるいは不一致を判定する判定手段と、上記
の判定手段により、第一の信号と第三の信号との一致が
判定されるまでの、第一、第二、あるいは第三の信号の
繰返し回数を計数する計数手段と、該計数手段による計
数値に倍率（（第一の信号の周波数と、第二あるいは第
三の信号の周波数との周波数差）／第一の信号の周波
数）を掛けた値を用いて第二の時間測定を行う手段と、
を備えたことを特徴とするタイムインターバルカウンタ
装置。2. The time interval counter device according to claim 1, wherein the first signal and the third signal are compared , and the first signal and the third signal are compared within a predetermined range. The number of repetitions of the first, second, or third signal until the determination means for determining a match or a mismatch and the above determination means determine a match between the first signal and the third signal. Counting means for counting, and a meter by the counting means
Magnification ((frequency of the first signal and the second or
Frequency difference from the frequency of the third signal) / Frequency of the first signal
A means for performing a second time measurement using a value multiplied by
A time interval counter device comprising:
持った第一の信号を出力する第一の発振器と、上記の基
準信号に位相同期した第二の周波数を持った第二の信号
を出力する第二の発振器と、第一の信号を用いて第一の
時間測定を行う手段と、第二の信号の電圧を、時間測定
の開始信号と概略同時期の信号により第一の電圧保持装
置に第一の保持電圧に保持する手段と、該第二の信号の
電圧と、該第一の保持電圧とを比較して第三の信号を発
生する手段と、第一の信号と第三の信号とを比較して、
第一の信号と第三の信号との予め決められた範囲での一
致あるいは不一致を判定する判定手段と、上記の判定手
段により、第一の信号と第三の信号との一致が判定され
るまでの、何らかの周期信号の繰返し回数を計数する計
数手段と、倍率（（第一の信号の周波数と、第二あるい
は第三の信号の周波数との周波数差）／第一の信号の周
波数）と、該計数手段の結果を用いて、第一の時間測定
の分解能よりも高い分解能を有する第二の時間測定を行
う手段と、を備えたことを特徴とするタイムインターバ
ルカウンタ装置。3. A first oscillator for outputting a first signal having a first frequency phase-locked with a reference signal, and a second signal having a second frequency phase-locked with the reference signal. a second oscillator for outputting a first using a first signal
Measure the time and measure the voltage of the second signal
Of the first voltage holding device by the signal of about the same time as the start signal of
Means for holding the first holding voltage at
Compared with the voltage, means for generating a third signal by comparing the said first hold voltage, and a first signal and a third signal,
The determination means for determining whether or not the first signal and the third signal match within a predetermined range, and the above-mentioned determination means determine whether or not the first signal and the third signal match. Counting means for counting the number of repetitions of any periodic signal up to, and a scaling factor ((the frequency of the first signal and the second or
Is the frequency difference from the frequency of the third signal) / frequency of the first signal
Wave number ), and means for performing a second time measurement having a higher resolution than the resolution of the first time measurement using the result of the counting means, and a time interval counter device.
持った第一の信号を出力する第一の発振器と、上記の基
準信号に位相同期した第二の周波数を持った第二の信号
を時間測定の開始信号前から出力する第二の発振器と、
上記の基準信号に同期し、第二の周波数を持ち、第二の
信号と位相の異なる第四の信号を時間測定の開始信号前
から出力する手段と、予め決められた基準により、第二
あるいは第四の信号のどちらかを選択する選択手段と、
前記選択手段で選択された信号の電圧を時間測定の開始
信号と概略同時期の信号により第一の保持電圧に保持す
る第一の電圧保持回路と、前記の第一の保持電圧と上記
の選択された信号との比較から第五の信号を出力する手
段と、第一の信号を用いて第一の時間測定を行う手段
と、第一の信号と第五の信号との一致点を見出す手段
と、第一の信号と第五の信号との一致点までの、何らか
の周期信号を計数する計数手段と、その計数手段の結果
と、第一の周波数と上記の選択手段により選択された第
二あるいは第五の周波数との差とを用いた倍率（（第一
の信号の周波数と、第二あるいは第五の信号の周波数と
の周波数差）／第一の信号の周波数）を用いて、第一の
時間測定の分解能よりも高い分解能を有する第二の時間
測定を行う手段と、を備えたことを特徴とするタイムイ
ンターバルカウンタ装置。4. A first oscillator for outputting a first signal having a first frequency phase-locked with a reference signal, and a second signal having a second frequency phase-locked with the reference signal. A second oscillator that outputs from before the start signal of time measurement,
Synchronizes to the above reference signal, has a second frequency,
Before the start signal of the time measurement, the fourth signal whose phase is different from that of the signal
The means to output from the
Or a selection means for selecting either the fourth signal,
Start time measurement of the voltage of the signal selected by the selecting means
Holds to the first holding voltage with a signal at approximately the same time as the signal.
A first voltage holding circuit, the first holding voltage
The hand that outputs the fifth signal from the comparison with the selected signal of
A step, means for making a first time measurement using the first signal, means for finding a point of coincidence between the first signal and the fifth signal, and agreement between the first signal and the fifth signal Counting means for counting any periodic signal up to the point, the result of the counting means, the first frequency and the first frequency selected by the above selecting means .
Magnification using the difference from the second or fifth frequency ((first
And the frequency of the second or fifth signal
Frequency difference) / the frequency of the first signal), and means for performing a second time measurement having a resolution higher than the resolution of the first time measurement. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32146099A JP3446031B2 (en) | 1999-11-11 | 1999-11-11 | Time interval counter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32146099A JP3446031B2 (en) | 1999-11-11 | 1999-11-11 | Time interval counter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001141853A JP2001141853A (en) | 2001-05-25 |
| JP3446031B2 true JP3446031B2 (en) | 2003-09-16 |
Family
ID=18132825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32146099A Expired - Lifetime JP3446031B2 (en) | 1999-11-11 | 1999-11-11 | Time interval counter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446031B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870556A (en) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | IC apparatus, electronic equipment and moving body |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3945389B2 (en) * | 2002-11-27 | 2007-07-18 | 松下電器産業株式会社 | Time-voltage converter and method |
| ES2354113T3 (en) * | 2008-11-21 | 2011-03-10 | Sick Ag | OPTOELECTRONIC SENSOR AND PROCEDURE TO MEASURE DISTANCES ACCORDING TO THE PRINCIPLE OF THE TIME OF PROPAGATION OF LIGHT. |
| EP2315045B1 (en) * | 2009-10-22 | 2012-08-01 | Sick Ag | Measurement of distances or changes in distances |
| CN105549379B (en) * | 2015-12-23 | 2017-10-13 | 中国电子科技集团公司第四十一研究所 | A kind of synchronous measuring apparatus triggered based on split-second precision benchmark and method |
| JP6834299B2 (en) | 2016-09-27 | 2021-02-24 | セイコーエプソン株式会社 | Circuit devices, physical quantity measuring devices, electronic devices and mobile objects |
| JP6897314B2 (en) * | 2016-09-27 | 2021-06-30 | セイコーエプソン株式会社 | Integrated circuit devices, electronic devices and mobiles |
| JP6946743B2 (en) * | 2016-09-27 | 2021-10-06 | セイコーエプソン株式会社 | Physical quantity measuring device, electronic device and mobile body |
| JP6897315B2 (en) * | 2016-09-27 | 2021-06-30 | セイコーエプソン株式会社 | Circuit devices, physical quantity measuring devices, electronic devices and mobile objects |
| JP6870518B2 (en) * | 2017-07-25 | 2021-05-12 | セイコーエプソン株式会社 | Integrated circuit equipment, physical quantity measuring equipment, electronic devices and mobiles |
| JP7009813B2 (en) * | 2017-07-27 | 2022-01-26 | セイコーエプソン株式会社 | Vibration devices, electronic devices and mobiles |
| JP6939261B2 (en) * | 2017-08-29 | 2021-09-22 | セイコーエプソン株式会社 | Time digital conversion circuit, circuit device, physical quantity measuring device, electronic device and mobile body |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017389A (en) * | 1983-07-08 | 1985-01-29 | Mitsubishi Heavy Ind Ltd | Pulse counting device |
| JPS6236586A (en) * | 1985-08-12 | 1987-02-17 | Matsushita Electric Ind Co Ltd | Digital time counter |
| JPS6263885A (en) * | 1985-08-21 | 1987-03-20 | Yokogawa Electric Corp | Time width measuring instrument |
| JPH05264753A (en) * | 1991-05-31 | 1993-10-12 | Sony Tektronix Corp | Delay time measuring device |
| JPH05333169A (en) * | 1992-06-03 | 1993-12-17 | Sumitomo Electric Ind Ltd | Pulse interval measuring device |
| JPH0792280A (en) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | Time measuring apparatus |
-
1999
- 1999-11-11 JP JP32146099A patent/JP3446031B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870556A (en) * | 2016-09-27 | 2018-04-03 | 精工爱普生株式会社 | IC apparatus, electronic equipment and moving body |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001141853A (en) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3446031B2 (en) | Time interval counter device | |
| CN105549379A (en) | Synchronous measurement apparatus based on high precision time reference triggering and method thereof | |
| JPH05215873A (en) | Continuous time interpolator | |
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| CN110007150B (en) | Linear phase comparison method for direct digital phase processing | |
| US11965919B2 (en) | Phase frequency detector-based high-precision feedback frequency measurement apparatus and method | |
| CN111766771A (en) | Voltage-controlled crystal oscillator taming-based time interval measuring method and system | |
| CN105629061A (en) | Precise frequency measurement device based on high-stability wide reference pulse | |
| US5148373A (en) | Method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| US5027298A (en) | Low-dead-time interval timer | |
| US5566139A (en) | Picosecond resolution sampling time interval unit | |
| US7057978B2 (en) | Time interval measurement device | |
| JP3148225B2 (en) | Digital synchronous sweep method | |
| JP3158502B2 (en) | Swept oscillator | |
| CN114740260A (en) | Special synchronous acquisition method for detecting and adjusting crystal oscillator output frequency in real time | |
| US7281025B2 (en) | Triggered DDS pulse generator architecture | |
| US6107890A (en) | Digital phase comparator and frequency synthesizer | |
| JPH08122465A (en) | Device of measuring time | |
| JPS6263885A (en) | Time width measuring instrument | |
| JPH0454198B2 (en) | ||
| JPH11326404A (en) | Minute error detecting device for frequency | |
| CN110471094B (en) | Time comparison system and comparison method for digital real-time processing | |
| SU1597766A1 (en) | Digital compensation phase meter | |
| JPH0552882A (en) | Frequency measuring circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3446031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |