JP3444058B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP3444058B2
JP3444058B2 JP29995795A JP29995795A JP3444058B2 JP 3444058 B2 JP3444058 B2 JP 3444058B2 JP 29995795 A JP29995795 A JP 29995795A JP 29995795 A JP29995795 A JP 29995795A JP 3444058 B2 JP3444058 B2 JP 3444058B2
Authority
JP
Japan
Prior art keywords
etching
silicon substrate
silicon
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29995795A
Other languages
English (en)
Other versions
JPH09148304A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29995795A priority Critical patent/JP3444058B2/ja
Publication of JPH09148304A publication Critical patent/JPH09148304A/ja
Application granted granted Critical
Publication of JP3444058B2 publication Critical patent/JP3444058B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体デバイス製造
等の微細加工分野に適用されるドライエッチング方法に
関し、特に化学機械研磨(CMP)法による絶縁膜埋込
みを前提とするシャロー・トレンチ・アイソレーション
において、研磨停止層とトレンチを形成するためのエッ
チングを効率良く行う方法に関する。 【0002】 【従来の技術】シリコン(Si)基板上において多数の
素子形成領域を互いに電気的に分離するための素子分離
領域を形成する素子分離技術は、半導体デバイス製造の
基礎となるプロセス技術のひとつである。たとえば、大
容量メモリ・デバイスにおいては、素子分離領域の幅
(すなわち素子分離幅)が実質的にメモリ・セルの寸
法、ひいては集積度を決定する要因となっている。ま
た、素子分離領域は、その形状に応じた電界集中、ある
いはその形成時に生じた基板残留ストレスに起因する接
合リーク電流等、回路特性にも大きな影響を与える。し
たがって素子分離技術は、寸法、形状、回路特性等のあ
らゆる観点から検討される必要がある。 【0003】素子分離方法としては、従来よりLOCO
S(LOCal Oxidation of Silicon)法が広く行われてき
たが、近年これに代わり、シャロー・トレンチ・アイソ
レーションが関心を集めている。これは、シリコン基板
にトレンチ(溝)を掘り、このトレンチを絶縁膜(典型
的にはSiOx膜)で埋め込み、さらに基体の表面を平
坦化する方法である。この方法によれば、LOCOS法
の場合のように素子分離領域にバーズビークが生じない
ので、基板水平方向の高集積化に有利であり、トレンチ
の深さで素子分離領域の厚さを任意に設定できるために
フィールド反転電圧が確保し易く、また拡散層間の実質
距離を大きく確保できることからパンチスルー耐性が向
上するといったメリットが得られる。また、斜め回転イ
オン注入技術を用いてトレンチの側壁面と底面への不純
物を打ち分ければ、サブスレッショルド特性の向上、あ
るいは接合リークや接合容量の低減を図ることもでき
る。 【0004】このように多くのメリットを有するシャロ
ー・トレンチ・アイソレーションであるが、その工程の
複雑さ等、解決すべき問題も多く、なかなか実用化には
至らなかった。ところが最近、この問題のひとつである
絶縁膜による平坦な溝の埋込みが、化学機械研磨(CM
P)法により解決される見通しが出てきている。CMP
法とは、研磨布を張着した定盤と研磨ヘッドに保持され
た基板とを当接させ、両者の接触界面に研磨剤を含有す
るスラリーを供給しながら定盤と研磨ヘッドの双方を回
転させることにより、基板の表面を平坦化する技術であ
る。 【0005】CMP法では、研磨をどの地点で停止させ
るか、また研磨の終点をどのように判定するかが、達成
される平坦化度の決め手となる。この研磨停止と終点判
定を容易に行う手法として、図5に示されるような研磨
停止層4を用いる技術が知られている。この図は、シリ
コン基板1(Si)にトレンチ8が形成され、該トレン
チ8以外の基板表面が研磨停止層4で被覆された状態を
示している。この研磨停止層4は、窒化シリコン膜2
(SiN)とポリシリコン膜3(polySi)とがこ
の順に積層されたものである。 【0006】図6は、上記のトレンチ8に酸化シリコン
膜9(SiOx)が埋め込まれた状態を示している。こ
の酸化シリコン膜9は、狭いトレンチの奥深くまで均一
に埋め込まれる必要があることから、近年ではECR
(電子サイクロトロン共鳴)プラズマやICP(誘導結
合)プラズマ等の高密度プラズマを用いたCVDによ
り、堆積過程とスパッタエッチング過程とを競合的に進
行させながら成膜される。このときの酸化シリコン膜9
は、トレンチ8のエッジを覆う部分が削り落とされなが
ら成長するため、最終的にトレンチ以外の平坦部に図示
されるような突起が発生したものとなる。 【0007】かかる突起の除去も含めて酸化シリコン膜
9を平坦化するためにCMPを行うと、図7に示される
ようにポリシリコン膜3が露出した時点で、研磨の終点
が近づいたことを基体表面の色変化から判断することが
できる。これは、酸化シリコン膜9や窒化シリコン膜2
が透明であるのに対し、ポリシリコン膜3が褐色を帯び
ているからである。さらに研磨を続けると、図8に示さ
れるように、ポリシリコン膜3よりも研磨レートの低い
窒化シリコン膜2が露出するので、この時点で制御性良
くCMPを終了させることができる。 【0008】 【発明が解決しようとする課題】ところで、上述のよう
な研磨停止層4を利用してCMPを行うためには、その
前段階であるトレンチ加工において、前出の図5からも
明らかなように、ポリシリコン/窒化シリコン/(単結
晶)シリコンというエッチング特性の異なる3種類の材
料を共通パターンにてエッチングする必要がある。 【0009】従来は、図1に示されるように、まず研磨
停止層4の上に所定の開口6を有するレジスト・パター
ン5(PR)を形成し、以降、上記3種類の材料を複数
のプラズマ装置のチャンバ間で基板を搬送しながら順次
ドライエッチングしている。すなわち、まず基板をゲー
ト電極加工用のエッチング装置に搬入し、図2に示され
るように塩素系ガスを用いてポリシリコン膜3をドライ
エッチングし、次に基板を絶縁膜加工用のエッチング装
置に搬入し、図3に示されるようにフルオロカーボン系
ガスを用いて窒化シリコン膜2をドライエッチングし、
さらに再び基板をゲート電極加工用のエッチング装置に
戻し、図4に示されるように塩素系ガスを用いてシリコ
ン基板1をドライエッチングする、といった手順を踏
む。 【0010】しかし、このように各材料ごとにエッチン
グ装置を変更する方法では、スループットやパーティク
ル・レベルの悪化を招く他、複数のエッチング装置を要
することやクリーンルーム内の装置占有面積が増大する
ことによるコスト効率の低下を招く虞れが大きい。複数
のチャンバが真空搬送路で相互に接続されたマルチチャ
ンバ装置を用いれば、パーティクルの問題はある程度解
決されるが、装置全体の大型化はやはり免れない。そこ
で本発明は、かかる問題を解決し、シャロー・トレンチ
・アイソレーションにおいて、研磨停止層とトレンチを
形成するためのエッチングを効率良く行う方法を提供す
ることを目的とする。 【0011】 【課題を解決するための手段】本発明は、CMPによる
絶縁膜埋め込みを前提とするシャロー・トレンチ・アイ
ソレーション用のトレンチ・エッチングを行うに際し、
ポリシリコン膜や単結晶シリコン基板といったシリコン
系材料膜(あるいは基板)と、これらとはドライエッチ
ング特性の異なる窒化シリコン膜とを、塩素系化学種ま
たは臭素系化学種を共通エッチャントとしてドライエッ
チングすることで、上述の目的を達成しようとするもの
である。すなわち、エッチャントの共通化を図ることに
より、エッチング装置さらにはエッチング・チャンバの
共通化も図り、プロセスの効率化を実現する。ここで、
上記エッチングに用いるエッチング・ガスは塩素系ガス
又は臭素系ガスの少なくともいずれかを主体とするもの
であるが、前記ポリシリコン膜と前記シリコン基板のエ
ッチング時のみOガスを含有させる。 【0012】 【発明の実施の形態】本発明では、これまで一般にフッ
素系エッチャントを用いてエッチングされてきた窒化シ
リコン膜も、塩素系エッチャントまたは臭素系エッチャ
ントを用いてエッチングすることになる。このように、
シリコン原子との間の原子間結合エネルギーの観点から
は必ずしも最適と考えられないエッチャントを用いてド
ライエッチングを行う際には、高いイオン電流密度を得
ることが可能な、いわゆる高密度プラズマ装置を用いる
ことが有利である。 【0013】上記高密度プラズマ装置とは、マイクロ波
入力による電子サイクロトロン共鳴(ECR)放電を利
用したECRプラズマ・エッチング装置、高周波入力に
よる誘導結合放電を利用した誘導結合プラズマ・エッチ
ング装置、同じく高周波入力を用い、磁場中を伝搬する
ヘリコン波のランダウ減衰過程を利用したヘリコン波プ
ラズマ・エッチング装置が代表例として挙げられる。こ
れらの装置は、いずれも数mTorr(10-1Paのオ
ーダー)の低ガス圧下で高い確率で生成しかつ平均自由
工程も長いイオンを利用して、被エッチング面へのイオ
ン衝撃を比較的低く抑えながら高異方性加工が実現でき
るものである。 【0014】ここで、かかる高密度プラズマ・エッチン
グ装置の一例として、本発明者が先に提案したヘリコン
波プラズマ・エッチング装置の一構成例を、図9を参照
しながら説明する。この装置のプラズマ生成部は、内部
にヘリコン波プラズマPH を生成させるための誘電体材
料からなるプラズマ生成チャンバ11、このプラズマ生
成チャンバ11の天板12に対して平行に設けられるm
=0モード励起用のシングルループ・アンテナ20、同
じプラズマ生成チャンバ11の側壁面を部分的に周回す
るm=1モード励起用のハーフターン・アンテナ25、
上記ハーフターン・アンテナ25のさらに外側において
プラズマ生成チャンバ11を周回し、その軸方向に沿っ
た磁界を生成させるソレノイド・コイル18を主な構成
要素とする。上記プラズマ生成チャンバ1の構成材料
は、たとえば石英とし、その直径はたとえば35cmと
した。 【0015】上述の2系統の高周波アンテナの搭載は、
本装置の最大の特色であるが、これら両アンテナへは、
共通のRF電源24から分岐する各給電系統を通じてR
F電力が供給される。すなわち、シングルループ・アン
テナ20へは、位相調整手段としてのリレー回路(R/
C)23、出力調整手段としての駆動アンプ22、イン
ピーダンス調整用のマッチング・ネットワーク(M/
N)21をこの順に介してRF電力が供給され、ハーフ
ターン・アンテナ25へは駆動アンプ27とマッチング
・ネットワーク(M/N)26をこの順に介して供給さ
れる。なお、上記リレー回路23は、シングルループ・
アンテナ20とハーフターン・アンテナ25に供給され
る高周波の位相を互いにずらすことを目的としているの
で、図示した例とは逆にハーフターン・アンテナ25側
に接続されていても良い。上記RF電源24の周波数
は、たとえば13.56MHzである。また、リレー回
路23による位相のずれは、たとえばπ/2に設定され
る。 【0016】上記ソレノイド・コイル18は2重構造と
されており、主としてヘリコン波の伝搬に寄与する内周
側ソレノイド・コイル18aと、主としてヘリコン波プ
ラズマPH の輸送に寄与する外周側ソレノイド・コイル
18bとからなる。このソレノイド・コイルは、直流電
源(D/C)19に接続されている。 【0017】上記プラズマ生成チャンバ11には拡散チ
ャンバ13が接続され、上記ソレノイド・コイル18が
形成する発散磁界に沿って該拡散チャンバ13の内部へ
ヘリコン波プラズマPH を引き出すようになされてい
る。拡散チャンバ13の側壁面および底面は、ステンレ
ス鋼等の導電性材料を用いて構成されている。上記拡散
チャンバ13は、上部排気孔14を通じて矢印A方向に
高真空排気される一方で、ガス供給管15を通じて矢印
B方向から所定のエッチング・ガスの供給を受け、これ
らのバランスによりその内部が所定の圧力に維持されて
いる。さらに、拡散チャンバ13は、その側壁面からゲ
ート・バルブ33を介し、たとえば図示されないロード
・ロック室に接続されている。上記ガス供給管15に
は、Cl2 またはHBrを収容する第1ボンベ16と、
2 ガスを収容する第2ボンベ17とが接続されてお
り、各々のバルブの開閉により独立にガス流量を制御可
能となされている。 【0018】さらに、上記拡散チャンバ13の外部に
は、上記ウェハ・ステージ29近傍における発散磁界を
収束させ、またチャンバ壁によるプラズマ中の電子や活
性種の消滅を抑制するために、補助磁界生成手段として
マルチポール磁石28が配設されている。このマルチポ
ール磁石28は、拡散チャンバ13内にマルチカスプ磁
場を生成させてプラズマ閉じ込めを行うものである。な
お、このマルチポール磁石28の配設位置は、図示され
る例に限られず、たとえばウェハ・ステージ29の支柱
の周囲等の他の場所であっても良い。さらにあるいは、
これをソレノイド・コイルに置き換え、ミラー磁場の形
成によってプラズマ閉じ込めを行うようにしても良い。 【0019】さらに、拡散チャンバ13の内部には、そ
の壁面から電気的に絶縁された導電性のウェハ・ステー
ジ29が収容され、この上に被処理基板としてのウェハ
Wを保持してドライエッチングを行うようになされてい
る。上記ウェハ・ステージ29には、プロセス中のウェ
ハWを所望の低温に維持するために、図示されないチラ
ーから冷媒の供給を受け、これを矢印C1 ,C2 方向に
循環させるための冷却配管30が挿通されている。な
お、上述のようなウェハ温度の制御を行う場合には、ウ
ェハWとウェハ・ステージ29との間の熱伝導を向上さ
せることが有効であり、このためには静電チャックを使
用すると良い。 【0020】さらに上記ウェハ・ステージ29には、プ
ラズマ中から入射するイオンのエネルギーを制御するた
めにウェハWに基板バイアスを印加するバイアス印加用
高周波電源32が、第2のマッチング・ネットワーク
(M/N)31を介して接続されている。ここでは、バ
イアス印加用高周波電源31の周波数を13.56MH
zとした。 【0021】上述のヘリコン波プラズマ・エッチング装
置は、m=0モードとm=1モードの同時励起を可能と
することで、両モードに本来備わるチャンバ径方向の電
子密度分布の偏りを補い合い、均一なプラズマ密度が得
られるように本発明者が独自に提案したものである。し
かし、本発明で用いる高密度プラズマ・エッチング装置
はもちろん、従来公知の構成を有するものであっても構
わない。いずれにしても、本発明で用いる高密度プラズ
マ・エッチング装置は、少なくとも5mA/cm2 のイ
オン電流密度を達成できる装置とする。この値は、プラ
ズマ密度に換算するとおおよそ1011/cm3 のオーダ
ーである。イオン電流密度が上記の値より低い場合に
は、実用的な速度でエッチング反応を進行させることが
できない。本発明ではイオン電流密度の上限は特に規定
していないが、余り高すぎるイオン電流密度は、電荷蓄
積に起因する形状異常、あるいは反応生成物の再解離や
チャンバ壁への堆積によるエッチングの不安定化を招く
原因となるため、実用性能を考慮して決定するのが良
い。 【0022】ところで、前記窒化シリコン膜は上述のよ
うな高密度プラズマ・エッチング装置を用いれば、実質
的に塩素系ガスまたは臭素系ガスのみでエッチングする
ことができるが、前記ポリシリコン膜と前記シリコン基
板のエッチング時にはO2 ガスを添加することが好適で
ある。O2 を添加すると、エッチング反応生成物である
塩化シリコンまたは臭化シリコンをその場で酸化シリコ
ンに変化させることができ、その強固な側壁保護効果を
利用して異方性加工を行うことができる。本発明では、
ポリシリコン膜のエッチング開始からシリコン基板のエ
ッチング終了までを同一チャンバ内で行うが、被エッチ
ング材料が切り替わる時点ではO2 ガスの供給/停止の
みを行えば良く、制御は容易である。 【0023】 【実施例】以下、本発明の具体的な実施例について説明
する。 【0024】実施例1 本実施例では、2系統のアンテナを持つ上述のヘリコン
波プラズマ装置を用い、Cl2 /O2 混合ガスによるポ
リシリコン膜のエッチング、Cl2 ガスによる窒化シリ
コン膜のエッチング、Cl2 /O2 混合ガスによるシリ
コン基板のエッチングを連続的に行った。本実施例のプ
ロセスを、図1ないし図5を参照しながら説明する。 【0025】まず、本実施例で用いたサンプル・ウェハ
を図1に示す。この図は、シリコン基板1(Si)上に
厚さ約100nmの窒化シリコン膜2(SiN)と、厚
さ約100nmのポリシリコン膜3との2層膜である研
磨停止層4が形成され、この上にレジスト・パターン5
(PR)が形成された状態を示している。上記レジスト
・パターン5には、トレンチ・パターンにしたがった開
口6が設けられている。 【0026】次に、上記開口6の内部に表出する材料膜
を、順次エッチングする。すなわち、ポリシリコン膜3
のエッチング、窒化シリコン膜2のエッチング、および
シリコン基板1のトレンチ・エッチングである。 【0027】まず、ポリシリコン膜3のエッチングを、
たとえば Cl2 流量 100 SCCM O2 流量 5 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 100 W(13.56 MHz) ウェハ温度 20 ℃ の条件で行った。なお、上記ソース・パワーは、シング
ルループ・アンテナ20とハーフターン・アンテナ25
の両方に同様に印加されている。このエッチングの結
果、図2に示されるように、ポリシリコン膜3が異方性
加工され、開口7が形成された。 【0028】次に、窒化シリコン膜2のエッチングを、
たとえば Cl2 流量 100 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 300 W(13.56 MHz) ウェハ温度 20 ℃ の条件で行った。ここでは、エッチャントが塩素系化学
種であるにもかかわらず、30mA/cm2 以上の高い
イオン電流密度と増大させた基板バイアスの寄与で、約
200nm/分もの高速で異方性エッチングが進行し、
図3に示されるように、開口7がさらに深く形成され
た。 【0029】次に、シリコン基板1のエッチングを、た
とえば Cl2 流量 100 SCCM O2 流量 5 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 100 W(13.56 MHz) ウェハ温度 20 ℃ の条件で行った。このエッチングの結果、図4に示され
るように、異方性形状を有する深さ約800nmのトレ
ンチ8が形成された。 【0030】本実施例では上述したように、ポリシリコ
ン膜3とシリコン基板1のエッチングに同一条件を採用
し、窒化シリコン膜2のエッチングにはO2 を省き、か
つ基板バイアスを高めた条件を採用した。しかも、O2
を併用する場合でもその添加量はCl2 に比べてわずか
であり、チャンバ内の圧力に与える影響が小さい。した
がって、これら一連のエッチング条件の切り替えは、O
2 を収容する第2ボンベ17のバルブの開閉制御のみで
実質的に行うことができ、基板を同一のチャンバ内に置
いたままで3種類の材料膜または基板を連続的かつ効率
的にエッチングすることができた。 【0031】この後、図5に示されるように、通常のO
2 プラズマ・アッシングを行い、レジスト・パターン5
を除去した。以降は、従来技術の欄で述べたように、酸
化シリコン膜9の堆積、CMPによる平坦化の各工程へ
入ることができた。 【0032】実施例2 本実施例では、ポリシリコン膜3からシリコン基板1に
至る一連のエッチングを、臭素系ガスを主体とするエッ
チング・ガスを用いて行った。使用したサンプル・ウェ
ハは、実施例1と同じである。 【0033】エッチング条件は、たとえば、 [ポリシリコン膜3のエッチング条件] HBr流量 100 SCCM O2 流量 5 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 100 W(13.56 MHz) ウェハ温度 20 ℃ [窒化シリコン膜2のエッチング条件] HBr流量 100 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 300 W(13.56 MHz) ウェハ温度 20 ℃ [シリコン基板1のエッチング条件] HBr流量 100 SCCM O2 流量 5 SCCM 圧力 1 Pa ソース・パワー 2.5 kW(13.56 MHz) RFバイアス・パワー 100 W(13.56 MHz) ウェハ温度 20 ℃ の通りとした。 【0034】本実施例では、臭素系エッチャントを用い
ているために、窒化シリコン膜2のエッチング速度が実
施例1に比べて低下したが、それでもなお実用上十分な
100nm/分もの速度でエッチングを行うことができ
た。 【0035】以上、2例の実施例について説明したが、
本発明はこれらの実施例に何ら限定されるものではな
く、サンプル・ウェハの構成、使用するエッチング装置
の構成の細部、エッチング条件の詳細については、適宜
変更または選択が可能である。 【0036】 【発明の効果】以上の説明からも明らかなように、本発
明によれば、ドライエッチング特性の異なるポリシリコ
ン膜/窒化シリコン膜/シリコン基板の積層系を、単一
のエッチング装置の同一チャンバ内で連続的にエッチン
グすることが可能となるので、CMPによる絶縁膜の平
坦化を前提としたシャロー・トレンチ・アイソレーショ
ンのためのトレンチ・エッチングを、極めて効率よく、
しかも精密に行うことが可能となる。本発明は、素子分
離工程の効率化を通じて、半導体デバイス製造のスルー
プットの向上やコストの低減に大きく貢献するものであ
る。また、ポリシリコン膜とシリコン基板のエッチング
時にはOガスを添加することにより、エッチング反応
生成物である塩化シリコン又は臭化シリコンをその場で
酸化シリコンに変化させることができ、その強固な側壁
保護効果を利用して異方性加工を行うことができる。
【図面の簡単な説明】 【図1】本発明をシャロー・トレンチ・アイソレーショ
ンのためのトレンチ加工に適用したプロセス例におい
て、研磨停止層の上にレジスト・パターンを形成した状
態を示す模式的断面図である。 【図2】図1のレジスト・パターンをマスクとしてポリ
シリコン膜をドライエッチングした状態を示す模式的断
面図である。 【図3】図2の窒化シリコン膜をドライエッチングした
状態を示す模式的断面図である。 【図4】図3のシリコン基板をドライエッチングしてト
レンチを形成した状態を示す模式的断面図である。 【図5】図4のレジスト・パターンをアッシングした状
態を示す模式的断面図である。 【図6】図5のトレンチを埋め込むごとく、基体の全面
に酸化シリコン膜を堆積させた状態を示す模式的断面図
である。 【図7】図6の酸化シリコン膜を、ポリシリコン膜が露
出するまで化学機械研磨により除去した状態を示す模式
的断面図である。 【図8】図7の窒化シリコン膜が露出するまで、さらに
化学機械研磨を続けた状態を示す模式的断面図である。 【図9】本発明で用いるヘリコン波プラズマ・エッチン
グ装置の一構成例を示す模式的断面図である。 【符号の説明】 1 シリコン基板 2 窒化シリコン膜 3 ポリシリコン膜 4 研磨停止層 5 レジスト・パターン 8 トレンチ

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 シリコン基板と、この上に成膜され下層
    側から順に窒化シリコン膜とポリシリコン膜とが積層さ
    れてなる研磨停止層とを、該研磨停止層上に形成された
    エッチング・マスクを介して順次ドライエッチングする
    ことにより該シリコン基板にトレンチを形成するドライ
    エッチング方法であって、 前記ポリシリコン膜のエッチング開始から前記シリコン
    基板のエッチング終了に至るまで該シリコン基板を単一
    のエッチング装置の同一のチャンバ内に保持しながら、
    塩素系ガス若しくは臭素系ガスの少なくともいずれかを
    主体とするエッチング・ガスを用い、該エッチング・ガ
    スに前記ポリシリコン膜と前記シリコン基板のエッチン
    グ時のみO ガスを含有させて前記ドライエッチングを
    行うドライエッチング方法。
JP29995795A 1995-11-17 1995-11-17 ドライエッチング方法 Expired - Fee Related JP3444058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29995795A JP3444058B2 (ja) 1995-11-17 1995-11-17 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29995795A JP3444058B2 (ja) 1995-11-17 1995-11-17 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH09148304A JPH09148304A (ja) 1997-06-06
JP3444058B2 true JP3444058B2 (ja) 2003-09-08

Family

ID=17879014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29995795A Expired - Fee Related JP3444058B2 (ja) 1995-11-17 1995-11-17 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3444058B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench

Also Published As

Publication number Publication date
JPH09148304A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
US6867141B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
JP5405004B2 (ja) 総合プロセスモジュレーション(ipm)hdp−cvdによるギャップ充填のための新規な解決法
US5997757A (en) Method of forming connection hole
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
JPH1056058A (ja) 集積回路のトレンチ分離製作方法
US20080166854A1 (en) Semiconductor devices including trench isolation structures and methods of forming the same
KR100762524B1 (ko) 반도체장치의 제조방법
US20070059898A1 (en) Semiconductor devices including trench isolation structures and methods of forming the same
KR20090126280A (ko) 플라즈마 산화 처리 방법, 플라즈마 처리 장치, 및, 기억 매체
KR102460795B1 (ko) 낮은 종횡비 적층물의 패터닝을 위한 방법 및 시스템
KR20230044033A (ko) 유전체 재료를 증착하기 위한 방법들
EP0905758B1 (en) Methods for performing planarization and recess etches and apparatus therefor
US6306725B1 (en) In-situ liner for isolation trench side walls and method
US6143625A (en) Protective liner for isolation trench side walls and method
US20100248487A1 (en) Method and apparatus for elimination of micro-trenching during etching of a hardmask layer
JP2001160551A (ja) 滑らかな表面を有するようにポリシリコンをエッチングする方法
JP3444058B2 (ja) ドライエッチング方法
KR101977120B1 (ko) 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법
CN114927413A (zh) 粘附金属层的溅射方法及半导体器件的制造方法
JP4577328B2 (ja) 半導体装置の製造方法
JP2002033381A (ja) 素子分離絶縁膜の形成方法及び、半導体装置の製造方法
JP5814663B2 (ja) プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法
JPH07326581A (ja) プラズマ装置およびこれを用いたプラズマcvd方法
JPH07221068A (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP2023546967A (ja) Hdp犠牲炭素間隙充填

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030527

LAPS Cancellation because of no payment of annual fees