CN114927413A - 粘附金属层的溅射方法及半导体器件的制造方法 - Google Patents

粘附金属层的溅射方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN114927413A
CN114927413A CN202210844693.7A CN202210844693A CN114927413A CN 114927413 A CN114927413 A CN 114927413A CN 202210844693 A CN202210844693 A CN 202210844693A CN 114927413 A CN114927413 A CN 114927413A
Authority
CN
China
Prior art keywords
sputtering
metal layer
sputtering process
adhesion metal
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210844693.7A
Other languages
English (en)
Other versions
CN114927413B (zh
Inventor
陈献龙
洪明杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210844693.7A priority Critical patent/CN114927413B/zh
Publication of CN114927413A publication Critical patent/CN114927413A/zh
Application granted granted Critical
Publication of CN114927413B publication Critical patent/CN114927413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H01J37/347—Thickness uniformity of coated layers or desired profile of target erosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种粘附金属层的溅射方法及半导体器件的制造方法，溅射方法包括：提供衬底；执行第一溅射工艺，以形成厚度小于或等于50埃第一粘附金属层，其中，溅射功率小于设定功率，气体流量小于设定流量；以及，执行第二溅射工艺，以在第一粘附金属层的表面形成第二粘附金属层。本发明中，通过在第一溅射工艺中设置溅射功率小于设定功率及气体流量小于设定流量，以利用所形成的浓度较低的金属等离子体形成厚度小于50埃的第一粘附金属层，使其较为均匀的覆盖衬底的表面及开口的内壁并以此达到整面电性导通的效果，再利用第一粘附金属在执行第二溅射工艺过程中将集聚的电荷导走，以减少或避免等离子体诱导损伤。

Description

粘附金属层的溅射方法及半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种粘附金属层的溅射方法及半导体器件的制造方法。
背景技术
在半导体制造领域中，离子注入工艺、化学气相沉积工艺、刻蚀工艺和光刻胶的去除工艺等诸多工艺中都会用到等离子体。理论上等离子体总的对外电性应该是呈现中性的，即正离子与负离子是等量的，但是由于等离子体分布不均匀，从而实际上进入衬底的正离子和负离子在局部区域并不是等量的，因此产生大量游离的电荷。衬底上的金属布线或者多晶硅等导体就像天线一样会收集这些游离的电荷，并且很容易在衬底表面形成电荷的积累。这种电荷的积累会影响栅极绝缘层的性能，使栅极绝缘层的各种电学参数(例如绝缘层中的固定电荷、界面态密度、平带电压以及栅极漏电流等)退化，严重时甚至会造成器件的失效，这被称为等离子体诱导损伤（Plasma Induced Damage，PID）。
尤其是在利用离子化金属（Ionized Metal Plasma，IMP）溅射工艺形成接触插塞的粘附金属层，由于离子化金属溅射工艺的离子化率较高（例如大于40%）且衬底（晶圆）的表面覆盖有较大面积的绝缘介质层，因此更容易聚集大量电荷，从而容易遭受等离子体诱导损伤。
发明内容
本发明的目的在于提供一种粘附金属层的溅射方法及半导体器件的制造方法，用以减少溅射工艺中的等离子体诱导损伤。
为解决上述技术问题，本发明提供的粘附金属层的溅射方法，包括：提供一衬底，所述衬底的表面形成有绝缘介质层，所述绝缘介质层中形成有开口；执行第一溅射工艺，以在所述绝缘介质层的表面及所述开口的内壁形成第一粘附金属层，所述第一溅射工艺的溅射功率小于设定功率，所述第一溅射工艺的气体流量小于设定流量，所述第一粘附金属层的厚度小于或等于50埃；以及，执行第二溅射工艺，以在所述第一粘附金属层的表面形成第二粘附金属层，所述第一粘附金属层和所述第二粘附金属层构成所述粘附金属层，其中，所述第二溅射工艺的溅射功率为所述设定功率，所述第二溅射工艺的气体流量为所述设定流量。
可选的，采用离子化金属溅射设备执行所述第一溅射工艺及所述第二溅射工艺，所述离子化金属溅射设备设有射频线圈。
可选的，在执行所述第一溅射工艺时所述射频线圈处于关闭状态，在执行所述第二溅射工艺时开启所述射频线圈。
可选的，所述第一溅射工艺及所述第二溅射工艺的偏置电压均为交流偏置电压，在执行所述第一溅射工艺中时所述偏置电压小于或等于50V，在执行所述第二溅射工艺时所述偏置电压的绝对值为200V~400V。
可选的，在执行所述第一溅射工艺中时所述偏置电压为0。
可选的，所述第一粘附金属层及所述第二粘附金属层的材质均为钛。
可选的，所述预设厚度为20埃~50埃。
可选的，所述第一溅射工艺及所述第二溅射工艺均为直流溅射工艺，所述第一溅射工艺的溅射功率为500W~1200W，所述设定功率为2000W~4000W。
可选的，所述第一溅射工艺的气体流量为5sccm~20sccm，所述设定流量为30sccm~50sccm。
基于本发明的另一方面，还提供一种半导体器件的制造方法，所述半导体器件的制造方法包括如上述的粘附金属层的溅射方法。
综上所述，本发明通过在第一溅射工艺中设置溅射功率小于设定功率及气体流量小于设定流量，以利用所形成的浓度较低（较稀薄）的金属等离子体形成厚度小于50埃的第一粘附金属层，使得第一粘附金属层较为均匀的覆盖衬底的表面及开口的内壁并以此达到整面电性导通的效果，再利用第一粘附金属在执行第二溅射工艺过程中将集聚的电荷导走，以减少或避免等离子体诱导损伤。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1为本实施例提供的粘附金属层的溅射方法的流程图。
图2为本实施例提供的离子化金属溅射装置的结构示意图。
附图中：10-衬底；20-偏置电源；30-溅射电源；40-金属靶材；50-磁控单元；60-射频线圈；70-金属等离子体。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1为本申请实施例提供的粘附金属层的溅射方法的流程图。
如图1所示，本实施例提供的粘附金属层的溅射方法，包括：
S01：提供一衬底，所述衬底的表面形成有绝缘介质层，所述绝缘介质层中形成有开口；
S02：执行第一溅射工艺，以在所述绝缘介质层的表面及所述开口的内壁形成第一粘附金属层，所述第一溅射工艺的溅射功率小于设定功率，所述第一溅射工艺的气体流量小于设定流量，所述第一粘附金属层的厚度小于或等于50埃；
S03：执行第二溅射工艺，以在所述第一粘附金属层的表面形成第二粘附金属层，所述第一粘附金属层和所述第二粘附金属层构成所述粘附金属层，其中，所述第二溅射工艺的溅射功率为所述设定功率，所述第二溅射工艺的气体流量为所述设定流量。
下面将结合流程图对粘附金属层的溅射方法进行详细介绍。
首先，执行步骤S01，提供一衬底，衬底的表面形成有绝缘介质层，绝缘介质层中形成有开口。
其中，衬底可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以衬底为硅衬底为例加以说明。
绝缘介质层可为任意合适的层间介质层（IDL）或者金属间介质层（IMD），开口可为任意合适形状的贯穿绝缘介质层的接触孔，例如圆柱状或圆台状。开口的底部暴露元件层，该待元件层可为待互连的栅极结构、源漏结构或者上一级的互连结构（互连线）。
在一具体实施例中，绝缘介质层的开口可包括接触孔以及位于接触孔上并与之连通的金属槽，以便同步形成接触插塞及接触插塞上的互连层（互连线）。
接着，执行步骤S02，执行第一溅射工艺，以在绝缘介质层的表面及开口的内壁形成第一粘附金属层，第一溅射工艺的溅射功率小于设定功率，第一溅射工艺的气体流量小于设定流量，第一粘附金属层的厚度小于50埃。
相较于交流溅射工艺，可利用直流溅射工艺（磁控溅射）溅射形成粘附金属层，以提高溅射速率并简化溅射工艺。优选的，该直流溅射工艺还可为离子化金属溅射工艺，以提高粘附金属层的膜层质量及溅射速率。如图2所示，离子化金属溅射设备具有一溅射腔室，磁控单元50设于溅射腔室的顶部，衬底10置于溅射腔室的底部的静电吸盘（未示出）上，金属靶材40设于磁控单元50上且朝向衬底10，射频线圈60环绕金属靶材40与衬底10之间的区域。静电吸盘下方（背面）连接有一偏置电源20，利用该偏置电源20的偏置电压牵引金属离子射向衬底10；金属靶材40连接溅射电源，利用该溅射电源的溅射电压溅射产生金属离子（金属原子）；工艺气体通过溅射腔室的中间和/或底部通入溅射腔室；射频线圈60连接有一射频电源（未示出），利用该射频电源提高金属等离子体70的离子率，进而使其入射角度更集中以提高台阶覆盖率。其中，工艺气体可为惰性气体，利用电离产生的惰性气体离子在偏置电压下轰击金属靶材40产生金属离子，工艺气体可为氩气；偏置电压可为交流偏置电压（AC-bias），以利于减少衬底表面的电荷累积，本实施例中所说的偏置电压的数值为其电压的绝对值。
本实施例中，可在同一溅射腔室中形成第一粘附金属层及第二粘附金属层，第一溅射工艺为将衬底置于溅射腔室内开始溅射的初始阶段，在该溅射阶段内，在较小（相对于正常溅射时）的溅射功率（小于设定功率）和气体流量（小于设定流量）的条件下形成浓度较低（较稀薄）的金属等离子体，并优选在较低的偏置电压（例如小于或等于50V）的牵引下，在衬底的表面及开口的内壁形成一厚度较为均匀且较薄的第一粘附金属层（厚度例如小于或等于50埃）。不难理解，当该浓度较低的金属等离子体以相对正常溅射时较为缓慢且类似于自然扩散的方式到达衬底的表面及开口的内壁时，使得该金属等离子体与衬底的表面及开口的内壁达到类似各向同性（均匀）的接触，有利于金属等离子体附着于衬底或开口中的侧壁上及台阶处（倾斜或垂直的面），从而形成在衬底的表面及开口的内壁上整面电性导通的第一粘附金属层。需要说明的是，减小射频线圈的射频功率或者仅减少偏置电压并不能减小金属等离子体的浓度，反而容易使金属等离子体附着于台阶处形成悬突（悬挂），使得开口的宽度过小，不利于后续工艺的执行。
优选的，第一溅射工艺的偏置电压可为0，即未设置偏置电压，以进一步提高上述效果，并同时有利于实际操作。与之相应的，还可在第一溅射工艺中将射频线圈的功率设置为0，即射频线圈处于关闭状态，以进一降低金属等离子体向下扩散的速度，以提高其附着的均匀性。
当然，受限于实际工艺第一粘附金属层不可过薄，否则难以达到衬底整面电性导通的效果，而另一方面，若第一粘附金属层过厚，不仅影响制造效率，而且，更重要的是，还将使金属等离子体容易集聚于台阶处（拐角处）形成悬突缺陷。应理解，由于金属等离子体到达衬底表面的能量相对较小且入射角度集中性较差（类似各向同性的接触），使得金属等离子体的冲刷效果（类使蚀刻效果）较差且更容易附着在衬底的表面及开口的台阶处（即较少进入开口的内部），由此第一粘附金属层的厚度不可过厚，其厚度可为20埃~50埃。
具体的，以第一粘附金属层的材质为钛且采用离子化的直流溅射工艺为例，第一溅射工艺的溅射功率可为500W~1200W，第一溅射工艺的气体流量可为5sccm~20sccm，第一溅射工艺的工艺时间可为5秒~20秒，第一粘附金属层的厚度可为20埃~50埃，第一溅射工艺的射频线圈处于关闭状态且偏置电压设为0。
接着，执行步骤S03，执行第二溅射工艺，以在第一粘附金属层的表面形成第二粘附金属层，第一粘附金属层和第二粘附金属层作为粘附金属层，其中，第二溅射工艺的溅射功率为设定功率，第二溅射工艺的气体流量为设定流量。
可在同一溅射腔室内，通过改变工艺条件执行第二溅射工艺以形成第二粘附金属层，第二粘附金属层覆盖第一粘附金属层，第二粘附金属层的材质可与第一粘附金属层的材质相同。第二溅射工艺可为正常溅射工艺，即第二溅射工艺的溅射功率（设定功率）大于第一溅射工艺的溅射功率，第二溅射工艺的气体流量（设定流量）大于第一溅射工艺的气体流量，第二溅射工艺的偏置电压大于第一溅射工艺的偏置电压，射频线圈可正常开启。由于绝缘介质层的表面及开口的内壁上均匀覆盖有第一粘附金属层，使得在执行第二溅射工艺中衬底（包括开口）表面聚集的电荷可经第一粘附金属层、衬底（包括元件层）以及静电吸盘导走，从而减少溅射工艺中的电荷聚集，由此减少或避免等离子体诱导损伤。
具体的，以第二粘附金属层的材质为钛且采用离子化的直流溅射工艺为例为例，第二溅射工艺的溅射功率可为2000W~4000W，第二溅射工艺的气体流量可为30sccm~50sccm，第二溅射工艺的偏置电压可为200V~400V，第二溅射工艺的射频线圈处于开启状态，第二溅射工艺的工艺时间及第二粘附金属层的厚度可根据具体需求而定，在此不做限定。
本实施例还提供了一种半导体器件的制造方法，该半导体器件包括接触插塞，并采用如上述的粘附金属层的溅射方法形成半导体器件的接触插塞的粘附金属层，即该半导体器件的制造方法包括如上述的粘附金属层的溅射方法。
综上所述，本发明通过在第一溅射工艺中设置溅射功率小于设定功率及气体流量小于设定流量，以利用所形成的浓度较低（较稀薄）的金属等离子体形成厚度小于50埃的第一粘附金属层，使得第一粘附金属层较为均匀的覆盖衬底的表面及开口的内壁并以此达到整面电性导通的效果，再利用第一粘附金属在执行第二溅射工艺过程中将集聚的电荷导走，以减少或避免等离子体诱导损伤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种粘附金属层的溅射方法，其特征在于，包括：
提供一衬底，所述衬底的表面形成有绝缘介质层，所述绝缘介质层中形成有开口；
执行第一溅射工艺，以在所述绝缘介质层的表面及所述开口的内壁形成第一粘附金属层，所述第一溅射工艺的溅射功率小于设定功率，所述第一溅射工艺的气体流量小于设定流量，所述第一粘附金属层的厚度小于或等于50埃；以及，
执行第二溅射工艺，以在所述第一粘附金属层的表面形成第二粘附金属层，所述第一粘附金属层和所述第二粘附金属层构成所述粘附金属层，其中，所述第二溅射工艺的溅射功率为所述设定功率，所述第二溅射工艺的气体流量为所述设定流量。
2.根据权利要求1所述的粘附金属层的溅射方法，其特征在于，采用离子化金属溅射设备执行所述第一溅射工艺及所述第二溅射工艺，所述离子化金属溅射设备设有射频线圈。
3.根据权利要求2所述的粘附金属层的溅射方法，其特征在于，在执行所述第一溅射工艺时所述射频线圈处于关闭状态，在执行所述第二溅射工艺时开启所述射频线圈。
4.根据权利要求1所述的粘附金属层的溅射方法，其特征在于，所述第一溅射工艺及所述第二溅射工艺的偏置电压均为交流偏置电压，在执行所述第一溅射工艺中时所述偏置电压小于或等于50V，在执行所述第二溅射工艺时所述偏置电压的绝对值为200V~400V。
5.根据权利要求4所述的粘附金属层的溅射方法，其特征在于，在执行所述第一溅射工艺中时所述偏置电压为0。
6.根据权利要求1至5中任一项所述的粘附金属层的溅射方法，其特征在于，所述第一粘附金属层及所述第二粘附金属层的材质均为钛。
7.根据权利要求6所述的粘附金属层的溅射方法，其特征在于，所述第一粘附金属层的厚度为20埃~50埃。
8.根据权利要求7所述的粘附金属层的溅射方法，其特征在于，所述第一溅射工艺及所述第二溅射工艺均为直流溅射工艺，所述第一溅射工艺的溅射功率为500W~1200W，所述设定功率为2000W~4000W。
9.根据权利要求8所述的粘附金属层的溅射方法，其特征在于，所述第一溅射工艺的气体流量为5sccm~20sccm，所述设定流量为30sccm~50sccm。
10.一种半导体器件的制造方法，其特征在于，所述半导体器件的制造方法包括如权利要求1至9中任一项所述的粘附金属层的溅射方法。
CN202210844693.7A 2022-07-19 2022-07-19 粘附金属层的溅射方法及半导体器件的制造方法 Active CN114927413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210844693.7A CN114927413B (zh) 2022-07-19 2022-07-19 粘附金属层的溅射方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210844693.7A CN114927413B (zh) 2022-07-19 2022-07-19 粘附金属层的溅射方法及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN114927413A true CN114927413A (zh) 2022-08-19
CN114927413B CN114927413B (zh) 2022-11-04

Family

ID=82816122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210844693.7A Active CN114927413B (zh) 2022-07-19 2022-07-19 粘附金属层的溅射方法及半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN114927413B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115058695A (zh) * 2022-08-11 2022-09-16 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316355B1 (en) * 1998-06-27 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming metal wire using titanium film in semiconductor device having contact holes
US20030119325A1 (en) * 2001-12-22 2003-06-26 Jeong Cheol Mo Method of forming a metal line in a semiconductor device
CN101240413A (zh) * 2007-02-08 2008-08-13 应用材料股份有限公司 再溅射铜籽晶层
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
CN104217938A (zh) * 2014-08-26 2014-12-17 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN107591357A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN112382565A (zh) * 2020-11-12 2021-02-19 北京北方华创微电子装备有限公司 氧化物层中深孔铝的填充方法
CN112802798A (zh) * 2021-03-24 2021-05-14 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316355B1 (en) * 1998-06-27 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming metal wire using titanium film in semiconductor device having contact holes
US20030119325A1 (en) * 2001-12-22 2003-06-26 Jeong Cheol Mo Method of forming a metal line in a semiconductor device
CN101240413A (zh) * 2007-02-08 2008-08-13 应用材料股份有限公司 再溅射铜籽晶层
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
CN104217938A (zh) * 2014-08-26 2014-12-17 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN107591357A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
CN112382565A (zh) * 2020-11-12 2021-02-19 北京北方华创微电子装备有限公司 氧化物层中深孔铝的填充方法
CN112802798A (zh) * 2021-03-24 2021-05-14 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115058695A (zh) * 2022-08-11 2022-09-16 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法
CN115058695B (zh) * 2022-08-11 2022-11-04 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法

Also Published As

Publication number Publication date
CN114927413B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US9960031B2 (en) Plasma processing apparatus and plasma processing method
US8419958B2 (en) Using positive DC offset of bias RF to neutralize charge build-up of etch features
JP4431402B2 (ja) プラズマエッチング方法
US5770098A (en) Etching process
JP2991192B1 (ja) プラズマ処理方法及びプラズマ処理装置
JP3326974B2 (ja) 多層配線の形成方法および半導体装置の製造方法
EP0179665A2 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
JPH05308062A (ja) ドライエッチング方法
US6645870B2 (en) Process for fabricating semiconductor device
US20150056816A1 (en) Semiconductor device manufacturing method and computer-readable storage medium
US11043391B2 (en) Etching method and etching processing apparatus
US5259922A (en) Drying etching method
TWI324361B (zh)
CN114927413B (zh) 粘附金属层的溅射方法及半导体器件的制造方法
JPH11168090A (ja) 半導体製造方法
Shimmura et al. Mitigation of accumulated electric charge by deposited fluorocarbon film during SiO 2 etching
JP3319083B2 (ja) プラズマ処理方法
JP4577328B2 (ja) 半導体装置の製造方法
JP3362093B2 (ja) エッチングダメージの除去方法
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
JP2601573B2 (ja) プラズマ処理におけるダメージ低減方法
JPH1167725A (ja) プラズマエッチング装置
JPH056872A (ja) ドライエツチング方法
US11328934B2 (en) Etching method and substrate processing apparatus
JP7178826B2 (ja) 処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.