JP3441337B2 - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display

Info

Publication number
JP3441337B2
JP3441337B2 JP13264997A JP13264997A JP3441337B2 JP 3441337 B2 JP3441337 B2 JP 3441337B2 JP 13264997 A JP13264997 A JP 13264997A JP 13264997 A JP13264997 A JP 13264997A JP 3441337 B2 JP3441337 B2 JP 3441337B2
Authority
JP
Japan
Prior art keywords
gate
transistor
liquid crystal
crystal display
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13264997A
Other languages
Japanese (ja)
Other versions
JPH10319437A (en
Inventor
章仁 陣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13264997A priority Critical patent/JP3441337B2/en
Publication of JPH10319437A publication Critical patent/JPH10319437A/en
Application granted granted Critical
Publication of JP3441337B2 publication Critical patent/JP3441337B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータやワ
ードプロセッサなどの表示装置として用いられるアクテ
ィブマトリクス型液晶表示装置およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device used as a display device for computers, word processors and the like, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より液晶を用いて文字や画像を表示
する方法として、単純マトリクス方式とアクティブマト
リクス方式が知られている。前者の単純マトリクス方式
は、液晶を挟んで走査信号配線と画素信号配線とが、垂
直に交わるように形成され、両配線が交差する部分にお
ける印加電圧を制御して画素を表示する方式である。後
者のアクティブマトリクス方式は、表示画素の単位毎に
スイッチング素子を備えた方式であり、単純マトリクス
方式に比べ応答が早く動画の表示に向いている。
2. Description of the Related Art Conventionally, a simple matrix method and an active matrix method have been known as methods for displaying characters and images using liquid crystals. The former simple matrix system is a system in which a scanning signal wiring and a pixel signal wiring are formed so as to vertically intersect each other with a liquid crystal interposed therebetween, and a voltage is applied to a portion where both wirings intersect to display a pixel. The latter active matrix method is a method in which a switching element is provided for each unit of display pixels, and has a faster response than a simple matrix method and is suitable for displaying a moving image.

【0003】また、アクティブマトリクス方式の液晶表
示装置においては、スイッチング素子として非晶質半導
体材料を用いたトランジスタが主流となっていた。最近
になって、非晶質半導体に比べ電界効果移動度が高い多
結晶半導体材料を用いて、駆動回路を液晶表示装置と同
一基板上に作製する技術が開発されている。その多結晶
半導体に関する技術として、特に低温での結晶化を実現
することにより、安価なガラス基板を用いることを可能
とする、いわゆる低温プロセス多結晶化技術が注目され
ている。
In the active matrix type liquid crystal display device, a transistor using an amorphous semiconductor material as a switching element has been the mainstream. Recently, a technique has been developed in which a driving circuit is formed over the same substrate as a liquid crystal display device by using a polycrystalline semiconductor material having higher field effect mobility than an amorphous semiconductor. As a technique related to the polycrystalline semiconductor, a so-called low-temperature process polycrystallization technique, which makes it possible to use an inexpensive glass substrate by realizing crystallization at a low temperature, has been particularly noted.

【0004】[0004]

【発明が解決しようとする課題】上記低温プロセス多結
晶化技術における半導体膜の結晶化方法には、熱結晶化
方法とレーザー結晶化方法とがある。この2つの結晶化
方法には、それぞれ利点と欠点を有している。
There are a thermal crystallization method and a laser crystallization method as a method of crystallizing a semiconductor film in the above-mentioned low temperature process polycrystallization technique. Each of these two crystallization methods has advantages and disadvantages.

【0005】熱結晶化方法は、加熱炉の中で結晶化を行
うため、均一な特性のトランジスタが得られる半面、結
晶化に長時間の熱処理が必要となり、ガラス基板の熱収
縮などが間題となる。一方、レーザー結晶化方法は、エ
キシマレーザー光を用いており、短時間で結晶化が可能
で結晶性も良いが、大面積の基板を処理するには基板1
枚に何度もレーザービームを照射する必要があるため、
レーザーショット間のバラツキによりスイッチング素子
特性のバラツキが発生し、そのスイッチング素子を備え
る液晶表示装置に表示むらが生じる欠点を有している。
In the thermal crystallization method, since crystallization is performed in a heating furnace, a transistor having uniform characteristics can be obtained, but a long heat treatment is required for crystallization, and heat shrinkage of the glass substrate is a problem. Becomes On the other hand, the laser crystallization method uses excimer laser light, and can be crystallized in a short time and has good crystallinity.
Since it is necessary to irradiate the laser beam many times on the sheet,
There is a drawback that variations in characteristics of switching elements occur due to variations between laser shots, and display unevenness occurs in a liquid crystal display device including the switching elements.

【0006】上記レーザー結晶化方法による場合の問題
を以下に詳述する。
The problems associated with the above laser crystallization method will be described in detail below.

【0007】レーザー結晶化方法においてレーザー照射
に150〜300mm長の線状ビームを用いる場合は、
大面積化に対応しており、線状ビームの長さ方向ではト
ランジスタ特性のバラツキは抑えられる。しかし、レー
ザーの幅が0.1mm程度であるため、基板1枚に何度
もレーザービームを照射する必要があり、レーザーショ
ット間でのバラツキを生じていた。また、重ね合わせ等
の方法を用いてもレーザービームの境界は残るため、結
晶性の均一性に欠け、図6に示すようにトランジスタ特
性のバラツキとなり、異なる画素用トランジスタに同じ
信号を加えても出力が違うため、最終的には液晶表示装
置の表示むらとなって表れていた。
When a linear beam with a length of 150 to 300 mm is used for laser irradiation in the laser crystallization method,
This is compatible with the increase in area, and variations in transistor characteristics can be suppressed in the length direction of the linear beam. However, since the width of the laser is about 0.1 mm, it is necessary to irradiate a single substrate with a laser beam many times, resulting in variations between laser shots. Further, even if a method such as superposition is used, the boundary of the laser beam remains, resulting in lack of uniformity of crystallinity, resulting in variations in transistor characteristics as shown in FIG. 6, and even if the same signal is applied to different pixel transistors. Since the output was different, it eventually appeared as uneven display on the liquid crystal display device.

【0008】本発明は、このような従来技術の課題を解
決すべくなされたものであり、表示むらのないアクティ
ブマトリクス型液晶表示装置およびその製造方法を提供
することを目的とする。
The present invention has been made to solve the problems of the prior art, and an object thereof is to provide an active matrix type liquid crystal display device having no display unevenness and a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、絶縁性基板上に複数のゲート
バスラインおよび複数のソースバスラインが交差状に配
置され、両バスラインの交差部付近に画素電極を駆動す
るための画素用トランジスタが配置されているアクティ
ブマトリクス型液晶表示装置において、該ゲートバスラ
イン毎に対応し、かつ、該ゲートバスラインに接続され
た画素用トランジスタと直線状配置にして設けられた補
償用トランジスタと、該補償用トランジスタに対応して
設けられ、該ゲートバスラインに印加するゲート電圧
を、該補償用トランジスタからの出力信号によって制御
する補償回路とを具備し、そのことにより上記目的が達
成される。
According to an active matrix type liquid crystal display device of the present invention, a plurality of gate bus lines and a plurality of source bus lines are arranged in an intersecting manner on an insulating substrate, and in the vicinity of the intersection of both bus lines. In an active matrix type liquid crystal display device in which a pixel transistor for driving a pixel electrode is arranged in a matrix, a pixel transistor corresponding to each gate bus line and linearly arranged with a pixel transistor connected to the gate bus line. And a compensating circuit that is provided corresponding to the compensating transistor and that controls a gate voltage applied to the gate bus line by an output signal from the compensating transistor. Thereby, the above object is achieved.

【0010】本発明のアクティブマトリクス型液晶表示
装置において、前記補償回路は、前記補償用トランジス
タのソース電極に定電圧を供給する定電圧電源と、前記
補償用トランジスタの出力を電圧に変換する固定抵抗
と、ゲートドライバーからのゲート信号および前記補償
用トランジスタの出力信号が入力され、適正に調整され
たゲート電圧を出力し、前記ゲートバスラインに供給す
る差動増幅器とから構成されているようにしてもよい。
In the active matrix type liquid crystal display device of the present invention, the compensation circuit comprises a constant voltage power source for supplying a constant voltage to a source electrode of the compensation transistor, and a fixed resistor for converting the output of the compensation transistor into a voltage. And a differential amplifier that receives a gate signal from a gate driver and an output signal of the compensation transistor, outputs a properly adjusted gate voltage, and supplies the gate voltage to the gate bus line. Good.

【0011】本発明のアクティブマトリクス型液晶表示
装置において、前記補償回路は、前記補償用トランジス
タのゲート電極とソース電極とに定電圧を供給する定電
圧電源と、前記補償用トランジスタからの出力を電圧に
変換する固定抵抗と、前記補償用トランジスタからの出
力と基準電圧を比較する比較器と、ゲートドライバーか
らのゲート信号と前記比較器からの出力信号が入力さ
れ、適正に調整されたゲート電圧を出力し、前記ゲート
バスラインに供給するレベルシフターとから構成されて
いるようにしてもよい。
In the active matrix type liquid crystal display device of the present invention, the compensating circuit supplies a constant voltage power source for supplying a constant voltage to a gate electrode and a source electrode of the compensating transistor, and outputs the voltage from the compensating transistor as a voltage. A fixed resistor for converting to, a comparator for comparing the output from the compensation transistor with a reference voltage, a gate signal from the gate driver and an output signal from the comparator are input, and a properly adjusted gate voltage is input. A level shifter for outputting and supplying to the gate bus line may be configured.

【0012】本発明のアクティブマトリクス型液晶表示
装置において、任意の前記ゲートバスラインに接続され
る前記画素用トランジスタの素子領域として用いられる
半導体膜の結晶性と、その前記ゲートバスラインに対応
する前記補償用トランジスタの素子領域として用いられ
る半導体膜の結晶性とが、概略同一である構成としても
よい。
In the active matrix type liquid crystal display device of the present invention, the crystallinity of a semiconductor film used as an element region of the pixel transistor connected to any of the gate bus lines and the above-mentioned crystallinity corresponding to the gate bus line. The crystallinity of the semiconductor film used as the element region of the compensation transistor may be substantially the same.

【0013】本発明のアクティブマトリクス型液晶表示
装置において、前記補償用トランジスタと前記画素用ト
ランジスタとが同一の工程で形成され、かつ前記画素用
トランジスタおよび前記補償用トランジスタの各々にお
けるゲート長およびゲート幅が概略同一寸法である構成
としてもよい。
In the active matrix type liquid crystal display device of the present invention, the compensation transistor and the pixel transistor are formed in the same step, and the gate length and the gate width of each of the pixel transistor and the compensation transistor are formed. May have substantially the same size.

【0014】[0014]

【0015】以下、本発明の作用について説明する。The operation of the present invention will be described below.

【0016】本発明では、線状レーザービームの長さ方
向の均一性を利用できるように、ゲートバスライン方向
に直線状に並んだ補償用トランジスタと画素用トランジ
スタとの各々の半導体膜を同時照射可能に配置してい
る。このため、ゲートバスライン方向に並んだその直線
配置状態の補償用トランジスタと画素用トランジスタと
の半導体膜に対し、線状レーザービームを照射すると、
その画素用トランジスタと補償用トランジスタは同等の
特性を有することとなる。したがって、画素用トランジ
スタの特性バラツキを、補償用トランジスタにて検出す
ることが可能となる。
In the present invention, the semiconductor films of the compensation transistor and the pixel transistor, which are linearly arranged in the gate bus line direction, are simultaneously irradiated so that the uniformity of the linear laser beam in the length direction can be utilized. It is arranged as possible. Therefore, when a linear laser beam is applied to the semiconductor films of the compensation transistor and the pixel transistor arranged in the straight line in the gate bus line direction,
The pixel transistor and the compensating transistor have the same characteristics. Therefore, the characteristic variation of the pixel transistor can be detected by the compensation transistor.

【0017】そして、補償用トランジスタの信号を検出
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
By detecting the signal of the compensating transistor and adjusting the gate voltage of the pixel transistor arranged in the gate bus line direction by the compensating circuit, the output variation of the pixel transistor can be suppressed. Therefore, uniform display characteristics of the liquid crystal display device can be obtained.

【0018】[0018]

【発明の実施の形態】以下、図面を参照して本発明のア
クティブマトリクス型液晶表示装置の実施形態を詳細に
説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the active matrix type liquid crystal display device of the present invention will be described in detail below with reference to the drawings.

【0019】(実施形態1)図1は、本実施形態1に係
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
(Embodiment 1) FIG. 1 is a plan view schematically showing the overall structure of an active matrix type liquid crystal display device according to Embodiment 1.

【0020】このアクティブマトリクス型液晶表示装置
は、絶縁性基板上に、ソースバスライン302とゲート
バスライン306とが交差して設けられ、各ソースバス
ライン302にはソースドライバー301からの画像信
号が与えられ、各ゲートバスライン306にはゲートド
ライバー303からのゲート信号が与えられるようにな
っている。また、ゲートドライバー303と各ゲートラ
イン306との間には、補償用トランジスタ305を含
んだ後述する構成の補償回路304が設けられている。
In this active matrix type liquid crystal display device, a source bus line 302 and a gate bus line 306 are provided so as to intersect each other on an insulating substrate, and an image signal from the source driver 301 is supplied to each source bus line 302. The gate signal is supplied to each gate bus line 306 from the gate driver 303. Further, a compensating circuit 304 having a configuration described later including a compensating transistor 305 is provided between the gate driver 303 and each gate line 306.

【0021】前記ソースドライバー301はシフトレジ
スター回路により構成されており、各ソースバスライン
302に順に画像信号を送り、画素用トランジスタ30
7のソース電極に接続した画素電極(図示せず)を通し
て液晶に電界を加えている。ゲートドライバー303は
シフトレジスター回路により構成されており、補償回路
304を通して各ゲートバスライン306に接続され、
画素用トランジスタ307のゲート信号を順にON、O
FFさせている。また、各ゲートバスライン306毎に
設けられた、補償用トランジスタ305とライン配置の
画素用トランジスタ307とは、直線状に配設されてい
る。
The source driver 301 is composed of a shift register circuit, sends an image signal to each source bus line 302 in sequence, and supplies the pixel transistor 30.
An electric field is applied to the liquid crystal through a pixel electrode (not shown) connected to the source electrode of No. 7. The gate driver 303 is composed of a shift register circuit and is connected to each gate bus line 306 through a compensation circuit 304,
The gate signal of the pixel transistor 307 is sequentially turned on and then O
FF. Further, the compensation transistor 305 and the pixel transistor 307 arranged in a line, which are provided for each gate bus line 306, are linearly arranged.

【0022】かかる構成からなる液晶駆動基板と、対向
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
An alignment film is formed on the liquid crystal driving substrate having the above structure and a counter substrate having a counter electrode, the two substrates are bonded together, and a liquid crystal material is injected between the two substrates.

【0023】図2は、本実施形態1のアクティブマトリ
クス型液晶表示装置における補償用トランジスタ305
およびそれに近接する画素用トランジスタ307の近傍
部分を示す断面図である。
FIG. 2 shows a compensation transistor 305 in the active matrix type liquid crystal display device according to the first embodiment.
3 is a cross-sectional view showing a portion near a pixel transistor 307 adjacent thereto and FIG.

【0024】以下、液晶駆動基板の構成を、製造工程順
に説明する。
The structure of the liquid crystal drive substrate will be described below in the order of manufacturing steps.

【0025】補償用トランジスタ305および画素用ト
ランジスタ307は、絶縁性基板201の上に、島状に
加工した半導体膜202を有する。この半導体膜202
の膜厚は30〜150nmとする。この島状に加工した
半導体膜202の製造方法としては、シリコン半導体の
場合、プラズマCVD法によりSiH4ガスとH2ガスを
用いて、基板温度200℃〜300℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはSiH4以外にSi26も用いることがで
きる。また、半導体膜の材料としては、シリコン(S
i)以外にシリコンゲルマニウム(SiGe)等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜202を形成する。
The compensating transistor 305 and the pixel transistor 307 have an island-shaped semiconductor film 202 on an insulating substrate 201. This semiconductor film 202
Has a thickness of 30 to 150 nm. As a method of manufacturing the island-shaped semiconductor film 202, in the case of a silicon semiconductor, an amorphous silicon film is formed by a plasma CVD method using SiH 4 gas and H 2 gas at a substrate temperature of 200 ° C. to 300 ° C. To film. Here, as the source gas used for forming the amorphous silicon film, Si 2 H 6 can be used in addition to SiH 4 . Further, as a material of the semiconductor film, silicon (S
Other than i), silicon germanium (SiGe) or the like can be used. The silicon semiconductor film thus manufactured is patterned by etching to form an island-shaped semiconductor film 202.

【0026】次に、加工した非晶質シリコンからなる半
導体膜202に、レーザー光203を照射して多結晶シ
リコン化する。ここで、照射するレーザー光203は、
XeClのエキシマレーザーで、形状は300mm×
0.1mmの線状ビームを用いてレーザービームを0.
02mmのステップで順に照射を行う。このとき、ゲー
トバスライン306方向に並んだ直線配置状態の画素用
トランジスタ307と補償用トランジスタ305とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン306を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、XeCl(308nm)のエキシマレーザーを用い
たが、KrF(248nm)、ArF(193nm)、
KrCl(222nm)等のエキシマレーザーを用いて
もよい。
Next, the processed semiconductor film 202 made of amorphous silicon is irradiated with a laser beam 203 to become polycrystalline silicon. Here, the laser light 203 for irradiation is
XeCl excimer laser, shape is 300mm x
A laser beam of 0.1 mm was used to form a laser beam.
Irradiation is performed sequentially in steps of 02 mm. At this time, the linear laser light and the gate bus line 306 are aligned in parallel so that the pixel transistor 307 and the compensation transistor 305, which are arranged linearly in the direction of the gate bus line 306, are simultaneously irradiated. By doing so, irradiation is performed within the same laser shot. Here, the laser light used was an XeCl (308 nm) excimer laser, but KrF (248 nm), ArF (193 nm),
An excimer laser such as KrCl (222 nm) may be used.

【0027】次に、絶縁膜204を膜厚が50〜150
nmとなるよう形成する。この絶縁膜は、常圧CVD法
により430℃でSiH4ガスとO2ガスを用いて成膜し
たSiO2膜を用いた。ここでは常圧CVD法を用いた
が、スパッタ法、減圧CVD法、プラズマCVD法、リ
モートプラズマCVD法のいずれかによる膜厚50nm
〜150nmのSiO2膜を用いても良いことは言うま
でもない。段差の被覆性良好なTEOS(Tetra−
Ethyl−Ortho−Silicate、Si(O
254)ガスを用いた常圧CVD法、プラズマCV
D法によるSiO2膜を用いてもよい。また、ここでは
SiO2を用いたが、SiNx、Al23、Ta25
たはこれらの組み合わせたものを用いても良い。
Next, the insulating film 204 is formed to a thickness of 50 to 150.
to be nm. As the insulating film, a SiO 2 film formed by atmospheric pressure CVD method at 430 ° C. using SiH 4 gas and O 2 gas was used. Although the atmospheric pressure CVD method is used here, the film thickness is 50 nm formed by any one of the sputtering method, the low pressure CVD method, the plasma CVD method, and the remote plasma CVD method.
It goes without saying that a SiO 2 film of up to 150 nm may be used. TEOS (Tetra-) with good step coverage
Ethyl-Ortho-Silicate, Si (O
C 2 H 5 ) 4 ) Atmospheric pressure CVD method using gas, plasma CV
SiO 2 film may be used by the D method. Although SiO 2 is used here, SiNx, Al 2 O 3 , Ta 2 O 5 or a combination thereof may be used.

【0028】次に、ゲートバスライン306、及びゲー
ト電極205をスパッタ法により形成する。膜厚は20
0〜400nmとしている。画素用トランジスタ307
と補償用トランジスタ305とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜202や絶縁膜
204の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はAl、Al
Si、Ta、Nb、Ti等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
Next, the gate bus line 306 and the gate electrode 205 are formed by the sputtering method. Film thickness is 20
It is set to 0 to 400 nm. Pixel transistor 307
It is preferable that the compensation transistor 305 and the compensation transistor 305 have substantially the same performance. Therefore, it is desirable that the semiconductor film 202 and the insulating film 204 have the same film thickness, the same gate length, and the same gate width. . The material is Al, Al
A metal containing Si, Ta, Nb, Ti or the like as a main component may be used.
A metal containing aluminum as a main component is preferable because it can form a low resistance electrode wiring.

【0029】次に、イオンドーピング装置を用いて不純
物イオンを半導体膜202のソース、ドレイン部に注入
する。Nチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Pチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、N、Pチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
Next, impurity ions are implanted into the source and drain portions of the semiconductor film 202 using an ion doping apparatus. Ions containing a phosphorus element are implanted into the source and drain portions of the N-channel transistor, and ions containing a boron element are implanted into the source and drain portions of the P-channel transistor, respectively, using a resist mask. Although an ion doping apparatus is used here, an ion implantation apparatus may be used. Needless to say, ions forming N and P channels may be used as the impurity ions other than phosphorus and boron.

【0030】次に、レーザー照射により不純物イオンを
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
Next, the impurity ions are activated by laser irradiation. Although laser irradiation is performed here, impurity ions may be activated by thermal annealing.

【0031】次に、第1層間絶縁膜206を段差の被覆
性良好なTEOS(Tetra−Ethyl−Orth
o−Silicate、Si(OC254)ガスを用
いた常圧CVD法、またはプラズマCVD法によるSi
2膜を形成した。この第1層間絶縁膜にはSiO2膜以
外にSiNx膜をプラズマCVD法により形成してもよ
く、またSiO2膜とSiNx膜の2層構造としてもよ
い。
Next, the first interlayer insulating film 206 is coated with TEOS (Tetra-Ethyl-Orth) with good step coverage.
Si by atmospheric pressure CVD method using o-Silicate, Si (OC 2 H 5 ) 4 ) gas, or plasma CVD method
An O 2 film was formed. This is the first interlayer insulating film may be formed by a plasma CVD method SiNx film other than SiO 2 film, or may have a two-layer structure of SiO 2 film and the SiNx film.

【0032】次に、コンタクトホールを形成し、スパッ
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン302、ソース電極及びドレイン電極
等の引き出し電極207を形成する。この金属膜もゲー
ト電極と同様に、材料はAl、AlSi、Ta、Nb、
Ti等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
Next, contact holes are formed, a metal film is formed by a sputtering method, and then patterning is performed to form source bus lines 302 and lead electrodes 207 such as source and drain electrodes. Similar to the gate electrode, this metal film is made of Al, AlSi, Ta, Nb,
A metal containing Ti or the like as a main component may be used. A metal containing aluminum as a main component is preferable because it can form a low resistance electrode wiring.

【0033】次に、第2層間絶縁膜208として、プラ
ズマCVD法によりSiNx膜を形成した。この第2層
間絶縁膜にはSiNx膜以外に、TEOSガスを用いた
常圧CVD法、またはプラズマCVD法によるSiO2
膜を形成してもよく、またSiO2膜とSiNx膜の2
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ307および補償用ト
ランジスタ305を作製した。
Next, as the second interlayer insulating film 208, a SiNx film was formed by the plasma CVD method. In addition to the SiNx film, the second interlayer insulating film may be SiO 2 formed by a normal pressure CVD method using TEOS gas or a plasma CVD method.
A film may be formed, and a SiO 2 film and a SiNx film may be used.
It may have a layered structure. As described above, the pixel transistor 307 including the thin film transistor and the compensation transistor 305 were manufactured.

【0034】その後、コンタクトホールを形成し、スパ
ッタ法により透明電極を成膜し、パターニングを行って
画素電極209を形成する。
After that, a contact hole is formed, a transparent electrode is formed by a sputtering method, and patterning is performed to form a pixel electrode 209.

【0035】なお、ソースドライバー301やゲートド
ライバー303等の駆動回路および図3に示す構成の補
償回路304を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
Note that the driver circuits such as the source driver 301 and the gate driver 303 and the compensating circuit 304 having the structure shown in FIG. 3 are manufactured by using another step or the same step performed in the middle of the above steps.

【0036】以上のようにして駆動回路及び補償回路と
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
As described above, a liquid crystal drive substrate having a drive circuit and a compensation circuit, a compensation transistor, and a pixel transistor is manufactured.

【0037】その後、配向膜形成、対向電極との貼り合
わせ、液晶材料の注入を行うことで、図1に示す液晶表
示装置が作製される。
After that, an alignment film is formed, bonding with a counter electrode is performed, and a liquid crystal material is injected to complete the liquid crystal display device shown in FIG.

【0038】図3は、各ゲートバスライン306毎に設
けられた、補償用トランジスタ305を含んだ補償回路
304の一例を示す。
FIG. 3 shows an example of a compensation circuit 304 including a compensation transistor 305 provided for each gate bus line 306.

【0039】補償用トランジスタ305のソース電極に
定電圧402を印加し、ドレイン電極からの出力電流を
固定抵抗404に流して電圧変換し差動増幅器401に
入力されている。差動増幅器401のもう一方の入力に
はゲートドライバーからの信号が入力されており、電圧
変換した補償用トランジスタ305の出力が同じ電圧に
なるように補償用トランジスタ305のゲート電圧を調
整することにより、同一ゲートバスライン306上に並
んだ画素用トランジスタ307のゲート電圧が調整さ
れ、基板内にマトリクス状に配置された画素用トランジ
スタ307の出力電流を各ゲートバスライン306毎に
揃えることができ、レーザーのショット間バラツキによ
る表示むらをなくし、均一な表示特性が得られる。
A constant voltage 402 is applied to the source electrode of the compensating transistor 305, and an output current from the drain electrode is made to flow through a fixed resistor 404 to be voltage-converted and input to a differential amplifier 401. The signal from the gate driver is input to the other input of the differential amplifier 401, and by adjusting the gate voltage of the compensation transistor 305 so that the voltage-converted output of the compensation transistor 305 becomes the same voltage. , The gate voltage of the pixel transistors 307 arranged on the same gate bus line 306 is adjusted, and the output currents of the pixel transistors 307 arranged in a matrix in the substrate can be made uniform for each gate bus line 306. Uniform display characteristics can be obtained by eliminating display unevenness due to variations between laser shots.

【0040】(実施形態2)図4は、本実施形態2に係
るアクティブマトリクス型液晶表示装置の全体構成を概
略的に示す平面図である。
(Embodiment 2) FIG. 4 is a plan view schematically showing the overall structure of an active matrix type liquid crystal display device according to Embodiment 2. As shown in FIG.

【0041】このアクティブマトリクス型液晶表示装置
は、絶縁性基板上に、ソースバスライン302とゲート
バスライン306とが交差して設けられ、各ソースバス
ライン302にはソースドライバー301からの画像信
号が与えられ、各ゲートバスライン306にはゲートド
ライバー303からのゲート信号が与えられるようにな
っている。また、ゲートドライバー303と各ゲートラ
イン306との間には、補償用トランジスタ305を含
んだ後述する構成の補償回路510が設けられている。
In this active matrix type liquid crystal display device, a source bus line 302 and a gate bus line 306 are provided so as to intersect each other on an insulating substrate, and an image signal from the source driver 301 is supplied to each source bus line 302. The gate signal is supplied to each gate bus line 306 from the gate driver 303. Further, a compensating circuit 510 having a configuration described later including a compensating transistor 305 is provided between the gate driver 303 and each gate line 306.

【0042】前記ソースドライバー301はシフトレジ
スター回路により構成されており、各ソースバスライン
302に順に画像信号を送り、画素用トランジスタ30
7のソース電極に接続した画素電極(図示せず)を通し
て液晶に電界を加えている。ゲートドライバー303は
シフトレジスター回路により構成されており、補償回路
510を通して各ゲートバスライン306に接続され、
画素用トランジスタ307のゲート信号を順にON、O
FFさせている。また、各ゲートバスライン306毎に
設けられた、補償用トランジスタ305とライン配置の
画素用トランジスタ307とは、直線状に配設されてお
り、また、そのためにゲートバスライン306は補償用
トランジスタ305の箇所で迂回させている。
The source driver 301 is composed of a shift register circuit, sends an image signal to each source bus line 302 in sequence, and supplies the pixel transistor 30.
An electric field is applied to the liquid crystal through a pixel electrode (not shown) connected to the source electrode of No. 7. The gate driver 303 is composed of a shift register circuit, and is connected to each gate bus line 306 through a compensation circuit 510,
The gate signal of the pixel transistor 307 is sequentially turned on and then O
FF. Further, the compensation transistor 305 and the pixel transistor 307 arranged in a line, which are provided for each gate bus line 306, are linearly arranged, and therefore, the gate bus line 306 is provided in the compensation transistor 305. It is diverted at the place.

【0043】かかる構成からなる液晶駆動基板と、対向
電極を有する対向基板とに対して配向膜を形成し、両基
板を貼り合わせ、両基板間に液晶材料が注入されてい
る。
An alignment film is formed on the liquid crystal driving substrate having the above structure and the counter substrate having the counter electrode, the both substrates are bonded together, and the liquid crystal material is injected between the two substrates.

【0044】本実施形態のアクティブマトリクス型液晶
表示装置における補償用トランジスタ305、画素用ト
ランジスタ307およびその近傍部分は、実施形態1と
同様に構成されており、図2を用いて液晶駆動基板の構
成を、以下に製造工程順に説明する。
The compensating transistor 305, the pixel transistor 307 and the vicinity thereof in the active matrix type liquid crystal display device of the present embodiment have the same structure as in the first embodiment, and the structure of the liquid crystal driving substrate will be described with reference to FIG. Will be described below in the order of manufacturing steps.

【0045】補償用トランジスタ305および画素用ト
ランジスタ307は、絶縁性基板201の上に、島状に
加工した半導体膜202を有する。この半導体膜202
の膜厚は30〜150nmとする。この島状に加工した
半導体膜202の製造方法としては、シリコン半導体の
場合、プラズマCVD法によりSiH4ガスとH2ガスを
用いて、基板温度200℃〜300℃で非晶質シリコン
膜を成膜する。ここで、非晶質シリコン膜の成膜に用い
た原料ガスはSiH4以外にSi26も用いることがで
きる。また、半導体膜の材料としては、シリコン(S
i)以外にシリコンゲルマニウム(SiGe)等を用い
ることができる。このようにして作製したシリコン半導
体膜をエッチングによりパターニングして島状の半導体
膜202を形成する。
The compensating transistor 305 and the pixel transistor 307 have an island-shaped semiconductor film 202 on an insulating substrate 201. This semiconductor film 202
Has a thickness of 30 to 150 nm. As a method of manufacturing the island-shaped semiconductor film 202, in the case of a silicon semiconductor, an amorphous silicon film is formed by a plasma CVD method using SiH 4 gas and H 2 gas at a substrate temperature of 200 ° C. to 300 ° C. To film. Here, as the source gas used for forming the amorphous silicon film, Si 2 H 6 can be used in addition to SiH 4 . Further, as a material of the semiconductor film, silicon (S
Other than i), silicon germanium (SiGe) or the like can be used. The silicon semiconductor film thus manufactured is patterned by etching to form an island-shaped semiconductor film 202.

【0046】次に、加工した非晶質シリコンからなる半
導体膜202に、レーザー光203を照射して多結晶シ
リコン化する。ここで、照射するレーザー光203は、
XeClのエキシマレーザーで、形状は300mm×
0.1mmの線状ビームを用いてレーザービームを0.
02mmのステップで順に照射を行う。このとき、ゲー
トバスライン306方向に並んだ直線配置状態の画素用
トランジスタ307と補償用トランジスタ305とが同
時に照射されるように、線状のレーザー光とゲートバス
ライン306を平行に位置合せをすることにより、同じ
レーザーショット内で照射される。ここではレーザー光
は、XeCl(308nm)のエキシマレーザーを用い
たが、KrF(248nm)、ArF(193nm)、
KrCl(222nm)等のエキシマレーザーを用いて
もよい。
Next, the processed semiconductor film 202 made of amorphous silicon is irradiated with a laser beam 203 to become polycrystalline silicon. Here, the laser light 203 for irradiation is
XeCl excimer laser, shape is 300mm x
A laser beam of 0.1 mm was used to form a laser beam.
Irradiation is performed sequentially in steps of 02 mm. At this time, the linear laser light and the gate bus line 306 are aligned in parallel so that the pixel transistor 307 and the compensation transistor 305, which are arranged linearly in the direction of the gate bus line 306, are simultaneously irradiated. By doing so, irradiation is performed within the same laser shot. Here, the laser light used was an XeCl (308 nm) excimer laser, but KrF (248 nm), ArF (193 nm),
An excimer laser such as KrCl (222 nm) may be used.

【0047】次に、絶縁膜204を膜厚が50〜150
nmとなるよう形成する。この絶縁膜は、常圧CVD法
により430℃でSiH4ガスとO2ガスを用いて成膜し
たSiO2膜を用いた。ここでは常圧CVD法を用いた
が、スパッタ法、減圧CVD法、プラズマCVD法、リ
モートプラズマCVD法のいずれかによる膜厚50nm
〜150nmのSiO2膜を用いても良いことは言うま
でもない。段差の被覆性良好なTEOS(Tetra−
Ethyl−Ortho−Silicate、Si(O
254)ガスを用いた常圧CVD法、プラズマCV
D法によるSiO2膜を用いてもよい。また、ここでは
SiO2を用いたが、SiNx、Al23、Ta25
たはこれらの組み合わせたものを用いても良い。
Next, the insulating film 204 is formed to a thickness of 50 to 150.
to be nm. As the insulating film, a SiO 2 film formed by atmospheric pressure CVD method at 430 ° C. using SiH 4 gas and O 2 gas was used. Although the atmospheric pressure CVD method is used here, the film thickness is 50 nm formed by any one of the sputtering method, the low pressure CVD method, the plasma CVD method, and the remote plasma CVD method.
It goes without saying that a SiO 2 film of up to 150 nm may be used. TEOS (Tetra-) with good step coverage
Ethyl-Ortho-Silicate, Si (O
C 2 H 5 ) 4 ) Atmospheric pressure CVD method using gas, plasma CV
SiO 2 film may be used by the D method. Although SiO 2 is used here, SiNx, Al 2 O 3 , Ta 2 O 5 or a combination thereof may be used.

【0048】次に、ゲートバスライン306、及びゲー
ト電極205をスパッタ法により形成する。膜厚は20
0〜400nmとしている。画素用トランジスタ307
と補償用トランジスタ305とはほぼ同様の性能を有し
ていることが好ましく、従って半導体膜202や絶縁膜
204の膜厚、ゲート長及びゲート幅等は同じ膜厚、同
じ寸法であることが望ましい。また、材料はAl、Al
Si、Ta、Nb、Ti等を主成分とする金属でよい。
アルミニウムを主成分とする金属は低抵抗電極配線を形
成できるので好ましい。
Next, the gate bus line 306 and the gate electrode 205 are formed by the sputtering method. Film thickness is 20
It is set to 0 to 400 nm. Pixel transistor 307
It is preferable that the compensation transistor 305 and the compensation transistor 305 have substantially the same performance. Therefore, it is desirable that the semiconductor film 202 and the insulating film 204 have the same film thickness, the same gate length, and the same gate width. . The material is Al, Al
A metal containing Si, Ta, Nb, Ti or the like as a main component may be used.
A metal containing aluminum as a main component is preferable because it can form a low resistance electrode wiring.

【0049】次に、イオンドーピング装置を用いて不純
物イオンを半導体膜202のソース、ドレイン部に注入
する。Nチャネルトランジスタのソース、ドレイン部に
はリン元素を含むイオンを、Pチャネルトランジスタの
ソース、ドレイン部にはボロン元素を含むイオンを、そ
れぞれレジストマスクを用いて注入する。ここではイオ
ンドーピング装置を用いたが、イオン注入装置を用いて
もよい。また不純物イオンとしては、リンやボロン以外
に、N、Pチャネルが形成されるイオンを用いてもよい
ことは言うまでもない。
Next, impurity ions are implanted into the source and drain portions of the semiconductor film 202 using an ion doping apparatus. Ions containing a phosphorus element are implanted into the source and drain portions of the N-channel transistor, and ions containing a boron element are implanted into the source and drain portions of the P-channel transistor, respectively, using a resist mask. Although an ion doping apparatus is used here, an ion implantation apparatus may be used. Needless to say, ions forming N and P channels may be used as the impurity ions other than phosphorus and boron.

【0050】次に、レーザー照射により不純物イオンを
活性化させる。ここではレーザー照射を行ったが熱アニ
ールによる不純物イオンの活性化を行なってもよい。
Next, the impurity ions are activated by laser irradiation. Although laser irradiation is performed here, impurity ions may be activated by thermal annealing.

【0051】次に、第1層間絶縁膜206を段差の被覆
性良好なTEOS(Tetra−Ethyl−Orth
o−Silicate、Si(OC254)ガスを用
いた常圧CVD法、またはプラズマCVD法によるSi
2膜を形成した。この第1層間絶縁膜にはSiO2膜以
外にSiNx膜をプラズマCVD法により形成してもよ
く、またSiO2膜とSiNx膜の2層構造としてもよ
い。
Next, the first interlayer insulating film 206 is coated with TEOS (Tetra-Ethyl-Orth) with good step coverage.
Si by atmospheric pressure CVD method using o-Silicate, Si (OC 2 H 5 ) 4 ) gas, or plasma CVD method
An O 2 film was formed. This is the first interlayer insulating film may be formed by a plasma CVD method SiNx film other than SiO 2 film, or may have a two-layer structure of SiO 2 film and the SiNx film.

【0052】次に、コンタクトホールを形成し、スパッ
タ法により金属膜を成膜したのちパターニングを行って
ソースバスライン302、ソース電極及びドレイン電極
等の引き出し電極207を形成する。この金属膜もゲー
ト電極と同様に、材料はAl、AlSi、Ta、Nb、
Ti等を主成分とする金属でよい。アルミニウムを主成
分とする金属は低抵抗電極配線を形成できるので好まし
い。
Next, a contact hole is formed, a metal film is formed by a sputtering method, and then patterning is performed to form a source bus line 302 and a lead electrode 207 such as a source electrode and a drain electrode. Similar to the gate electrode, this metal film is made of Al, AlSi, Ta, Nb,
A metal containing Ti or the like as a main component may be used. A metal containing aluminum as a main component is preferable because it can form a low resistance electrode wiring.

【0053】次に、第2層間絶縁膜208として、プラ
ズマCVD法によりSiNx膜を形成した。この第2層
間絶縁膜にはSiNx膜以外に、TEOSガスを用いた
常圧CVD法、またはプラズマCVD法によるSiO2
膜を形成してもよく、またSiO2膜とSiNx膜の2
層構造としてもよい。以上のようにして、薄膜トランジ
スタからなる画素用トランジスタ307および補償用ト
ランジスタ305を作製した。
Next, a SiNx film was formed as the second interlayer insulating film 208 by the plasma CVD method. In addition to the SiNx film, the second interlayer insulating film may be SiO 2 formed by a normal pressure CVD method using TEOS gas or a plasma CVD method.
A film may be formed, and a SiO 2 film and a SiNx film may be used.
It may have a layered structure. As described above, the pixel transistor 307 including the thin film transistor and the compensation transistor 305 were manufactured.

【0054】その後、コンタクトホールを形成し、スパ
ッタ法により透明電極を成膜し、パターニングを行って
画素電極209を形成する。
After that, a contact hole is formed, a transparent electrode is formed by a sputtering method, and patterning is performed to form a pixel electrode 209.

【0055】なお、ソースドライバー301やゲートド
ライバー303等の駆動回路および図5に示す構成の補
償回路510を、以上の工程の途中に行う別の工程また
は同じ工程を用いて作製する。
Note that the driver circuits such as the source driver 301 and the gate driver 303 and the compensating circuit 510 having the structure shown in FIG. 5 are manufactured by using another step or the same step performed in the middle of the above steps.

【0056】以上のようにして駆動回路及び補償回路と
補償用トランジスタ、画素用トランジスタを有する液晶
駆動基板が作製される。
As described above, a liquid crystal drive substrate having a drive circuit and a compensation circuit, a compensation transistor, and a pixel transistor is manufactured.

【0057】その後、配向膜形成、対向電極との貼り合
わせ、液晶材料の注入を行うことで、図4に示す液晶表
示装置が作製される。
After that, an alignment film is formed, bonding with a counter electrode is performed, and a liquid crystal material is injected, whereby the liquid crystal display device shown in FIG. 4 is manufactured.

【0058】図5は、各ゲートバスライン306毎に設
けられた、補償用トランジスタ305を含んだ補償回路
510の一例を示す。
FIG. 5 shows an example of a compensation circuit 510 provided for each gate bus line 306 and including a compensation transistor 305.

【0059】補償用トランジスタ305のゲート、ソー
ス電極に定電圧502を印加し、ドレイン電極からの出
力電流を固定抵抗504に流して電圧変換し、比較器5
01a、501b、501cに入力される。比較器50
1a、501b、501cでは定電圧502を抵抗50
3a、503b、503cによって分割された基準電圧
がもう一方に入力されており、電圧変換された補償用ト
ランジスタ305からの入力と比較し、比較器501
a、501b、501cの出力電圧を段階的に変化させ
ている。比較器501a、501b、501cからの出
力は、ダイオード507を経てレベルシフター508に
接続され、ゲートドライバーからの信号により、ゲート
バスライン306上に並んだ画素用トランジスタ307
には補償回路により調整されたゲート電圧が印加され
る。ここでは比較器を3個接続することで3段階に調整
を行なっているが、比較器の数を増すことで細かく調整
することが出来る。このようにして基板内に配置された
画素用トランジスタ307の出力電流を各ゲートバスラ
イン306毎に揃えるようにすることにより、レーザー
のショット間バラツキによる表示むらをなくすことがで
き、均一な表示特性が得られる。
A constant voltage 502 is applied to the gate and source electrodes of the compensating transistor 305, and the output current from the drain electrode is made to flow through the fixed resistor 504 for voltage conversion, and the comparator 5
01a, 501b, 501c. Comparator 50
1a, 501b, 501c, a constant voltage 502 is applied to the resistor 50.
The reference voltage divided by 3a, 503b, and 503c is input to the other side, and compared with the input from the voltage-converted compensation transistor 305, and the comparator 501
The output voltage of a, 501b, 501c is changed stepwise. The outputs from the comparators 501a, 501b, and 501c are connected to the level shifter 508 via the diode 507, and the pixel transistors 307 arranged on the gate bus line 306 by the signal from the gate driver.
A gate voltage adjusted by the compensating circuit is applied to. Here, three comparators are connected to adjust in three steps, but it is possible to make fine adjustments by increasing the number of comparators. By thus making the output currents of the pixel transistors 307 arranged in the substrate uniform for each gate bus line 306, it is possible to eliminate display unevenness due to variations between laser shots, and to provide uniform display characteristics. Is obtained.

【0060】[0060]

【発明の効果】以上詳述したように、本発明による場合
には、線状レーザービームの長さ方向の均一性を利用で
きるように、ゲートバスライン方向に直線状に並んだ補
償用トランジスタと画素用トランジスタとの各々の半導
体膜を同時照射可能に配置しているため、ゲートバスラ
イン方向に並んだその直線配置状態の補償用トランジス
タと画素用トランジスタとの半導体膜に対し、線状レー
ザービームを照射すると、その画素用トランジスタと補
償用トランジスタは同等の特性を有することとなる。し
たがって、画素用トランジスタの特性バラツキを、補償
用トランジスタにて検出することが可能となる。
As described in detail above, according to the present invention, a compensation transistor arranged linearly in the gate bus line direction so that the uniformity of the linear laser beam in the length direction can be utilized. Since the respective semiconductor films of the pixel transistor and the pixel transistor are arranged so that they can be simultaneously irradiated, a linear laser beam is applied to the semiconductor film of the compensation transistor and the pixel transistor arranged in the straight line in the gate bus line direction. When is irradiated with, the pixel transistor and the compensation transistor have the same characteristics. Therefore, the characteristic variation of the pixel transistor can be detected by the compensation transistor.

【0061】そして、補償用トランジスタの信号を検出
し、補償回路により、ゲートバスライン方向に並ぶ画素
用トランジスタのゲート電圧を調整する構成にすること
により、画素用トランジスタの出カバラツキを抑えるこ
とができ、液晶表示装置の均一な表示特性が得られるこ
ととなる。
By detecting the signal of the compensating transistor and adjusting the gate voltage of the pixel transistor arranged in the gate bus line direction by the compensating circuit, the output variation of the pixel transistor can be suppressed. Therefore, uniform display characteristics of the liquid crystal display device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1に係るアクティブマトリクス型液晶
表示装置の全体構成を概略的に示す平面図である。
FIG. 1 is a plan view schematically showing the overall configuration of an active matrix liquid crystal display device according to a first embodiment.

【図2】実施形態1のアクティブマトリクス型液晶表示
装置における補償用トランジスタおよびそれに近接する
画素用トランジスタの近傍部分を示す断面図である。
FIG. 2 is a cross-sectional view showing a portion in the vicinity of a compensation transistor and a pixel transistor adjacent thereto in the active matrix liquid crystal display device of the first embodiment.

【図3】実施形態1に係るアクティブマトリクス型液晶
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
FIG. 3 is a circuit diagram showing a compensating circuit, a compensating transistor, and a pixel transistor included in the active matrix liquid crystal display device according to the first embodiment.

【図4】実施形態2に係るアクティブマトリクス型液晶
表示装置の全体構成を概略的に示す平面図である。
FIG. 4 is a plan view schematically showing the overall configuration of an active matrix liquid crystal display device according to a second embodiment.

【図5】実施形態2に係るアクティブマトリクス型液晶
表示装置に備わった補償回路、補償用トランジスタ及び
画素用トランジスタの部分を示す回路図である。
FIG. 5 is a circuit diagram showing a compensating circuit, a compensating transistor, and a pixel transistor included in the active matrix liquid crystal display device according to the second embodiment.

【図6】従来のアクティブマトリクス型液晶表示装置に
おいて、レーザーショット間バラツキによる画素用トラ
ンジスタの電圧−電流特性例を示す図である。
FIG. 6 is a diagram showing a voltage-current characteristic example of a pixel transistor due to variations between laser shots in a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

201 絶縁性基板 202 半導体膜 203 レーザー光 204 絶縁膜 205 ゲート電極 206 第1層間絶縁膜 207 引き出し電極 208 第2層間絶縁膜 209 画素電極 301 ソースドライバー 302 ソースバスライン 303 ゲートドライバー 304 補償回路 305 補償用トランジスタ 306 ゲートバスライン 307 画素用トランジスタ 401 差動増幅器 402 定電圧 404 固定抵抗 501a、501b、501c 比較器 502 定電圧 503a、503b、503c 抵抗 504 固定抵抗 507 ダイオード 508 レベルシフター 510 補償回路 201 Insulating substrate 202 semiconductor film 203 laser light 204 insulating film 205 gate electrode 206 First interlayer insulating film 207 Extraction electrode 208 Second interlayer insulating film 209 pixel electrode 301 Source driver 302 Source bus line 303 gate driver 304 Compensation circuit 305 Compensation transistor 306 Gate bus line 307 Pixel transistor 401 differential amplifier 402 constant voltage 404 fixed resistance 501a, 501b, 501c comparator 502 constant voltage 503a, 503b, 503c resistance 504 fixed resistance 507 diode 508 level shifter 510 Compensation circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/133 G02F 1/1345 G09G 3/36 H01L 29/78 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/133 G02F 1/1345 G09G 3/36 H01L 29/78

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性基板上に複数のゲートバスライン
および複数のソースバスラインが交差状に配置され、両
バスラインの交差部付近に画素電極を駆動するための画
素用トランジスタが配置されているアクティブマトリク
ス型液晶表示装置において、 該ゲートバスライン毎に対応し、かつ、該ゲートバスラ
インに接続された画素用トランジスタと直線状配置にし
て設けられた補償用トランジスタと、 該補償用トランジスタに対応して設けられ、該ゲートバ
スラインに印加するゲート電圧を、該補償用トランジス
タからの出力信号によって制御する補償回路とを具備す
るアクティブマトリクス型液晶表示装置。
1. A plurality of gate bus lines and a plurality of source bus lines are arranged in a cross shape on an insulating substrate, and a pixel transistor for driving a pixel electrode is arranged in the vicinity of an intersection of both bus lines. In the active matrix type liquid crystal display device, a compensation transistor corresponding to each gate bus line and provided in a linear arrangement with the pixel transistor connected to the gate bus line, and the compensation transistor An active matrix type liquid crystal display device comprising: a compensation circuit which is provided correspondingly and controls a gate voltage applied to the gate bus line by an output signal from the compensation transistor.
【請求項2】 前記補償回路は、前記補償用トランジス
タのソース電極に定電圧を供給する定電圧電源と、前記
補償用トランジスタの出力を電圧に変換する固定抵抗
と、ゲートドライバーからのゲート信号および前記補償
用トランジスタの出力信号が入力され、適正に調整され
たゲート電圧を出力し、前記ゲートバスラインに供給す
る差動増幅器とから構成されている請求項1に記載のア
クティブマトリクス型液晶表示装置。
2. The compensation circuit includes a constant voltage power source for supplying a constant voltage to a source electrode of the compensation transistor, a fixed resistor for converting an output of the compensation transistor into a voltage, a gate signal from a gate driver, and The active matrix type liquid crystal display device according to claim 1, further comprising a differential amplifier which receives an output signal of the compensation transistor, outputs an appropriately adjusted gate voltage, and supplies the gate voltage to the gate bus line. .
【請求項3】 前記補償回路は、前記補償用トランジス
タのゲート電極とソース電極とに定電圧を供給する定電
圧電源と、前記補償用トランジスタからの出力を電圧に
変換する固定抵抗と、前記補償用トランジスタからの出
力と基準電圧を比較する比較器と、ゲートドライバーか
らのゲート信号と前記比較器からの出力信号が入力さ
れ、適正に調整されたゲート電圧を出力し、前記ゲート
バスラインに供給するレベルシフターとから構成されて
いる請求項1に記載のアクティブマトリクス型液晶表示
装置。
3. The compensation circuit includes a constant voltage power source for supplying a constant voltage to a gate electrode and a source electrode of the compensation transistor, a fixed resistor for converting an output from the compensation transistor into a voltage, and the compensation circuit. The comparator for comparing the output from the transistor for use with the reference voltage, the gate signal from the gate driver and the output signal from the comparator are input, and a properly adjusted gate voltage is output and supplied to the gate bus line. 2. The active matrix type liquid crystal display device according to claim 1, wherein the active matrix type liquid crystal display device comprises a level shifter.
【請求項4】 任意の前記ゲートバスラインに接続され
る前記画素用トランジスタの素子領域として用いられる
半導体膜の結晶性と、その前記ゲートバスラインに対応
する前記補償用トランジスタの素子領域として用いられ
る半導体膜の結晶性とが、概略同一である請求項1乃至
3のいずれか一つに記載のアクティブマトリクス型液晶
表示装置。
4. The crystallinity of a semiconductor film used as an element region of the pixel transistor connected to the arbitrary gate bus line, and used as an element region of the compensation transistor corresponding to the gate bus line. 4. The active matrix type liquid crystal display device according to claim 1, wherein the crystallinity of the semiconductor film is substantially the same.
【請求項5】 前記補償用トランジスタと前記画素用ト
ランジスタとが同一の工程で形成され、かつ前記画素用
トランジスタおよび前記補償用トランジスタの各々にお
けるゲート長およびゲート幅が概略同一寸法である請求
項1乃至3のいずれか一つに記載のアクティブマトリク
ス型液晶表示装置。
5. The compensation transistor and the pixel transistor are formed in the same step, and the gate length and the gate width of each of the pixel transistor and the compensation transistor are substantially the same size. 4. An active matrix liquid crystal display device according to any one of items 1 to 3.
JP13264997A 1997-05-22 1997-05-22 Active matrix type liquid crystal display Expired - Fee Related JP3441337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13264997A JP3441337B2 (en) 1997-05-22 1997-05-22 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13264997A JP3441337B2 (en) 1997-05-22 1997-05-22 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JPH10319437A JPH10319437A (en) 1998-12-04
JP3441337B2 true JP3441337B2 (en) 2003-09-02

Family

ID=15086267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13264997A Expired - Fee Related JP3441337B2 (en) 1997-05-22 1997-05-22 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3441337B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686122B2 (en) * 2003-11-28 2011-05-18 東芝モバイルディスプレイ株式会社 Active matrix display device and manufacturing method thereof
CN100472812C (en) 2003-12-24 2009-03-25 汤姆森特许公司 Image display screen and method for controlling said screen

Also Published As

Publication number Publication date
JPH10319437A (en) 1998-12-04

Similar Documents

Publication Publication Date Title
US5923961A (en) Method of making an active matrix type display
JP2999271B2 (en) Display device
US5247375A (en) Display device, manufacturing method thereof and display panel
US20150248030A1 (en) Method for manufacturing an electrooptical device
KR100686946B1 (en) Semiconductor device having first, second and third noncrystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing same
US6569720B2 (en) Method for fabricating thin-film transistor
JPH06289431A (en) Formation of thin-film transistor and active matrix display element
JPH05190857A (en) Thin-film transistor
JPH01194351A (en) Thin film semiconductor device
JPH1197701A (en) Thin film transistor, manufacture of the same, and liquid crystal display
JPH09266316A (en) Semiconductor element
JP3320845B2 (en) Method for manufacturing semiconductor device
JP3441337B2 (en) Active matrix type liquid crystal display
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JP3031789B2 (en) Thin film semiconductor device and method for manufacturing the same
JP3029288B2 (en) Liquid crystal display
JPH0677252A (en) Thin film-shaped semiconductor device and manufacture thereof
JPH0682819A (en) Production of array substrate
JPH0362972A (en) Thin-film transistor
JPH0645607A (en) Liquid-crystal display device and its manufacture
JP3242867B2 (en) Method for manufacturing semiconductor element and method for manufacturing liquid crystal display device
JPH0982970A (en) Unsingle crystal semiconductor device and manufacture thereof
JPH08339972A (en) Manufacture of thin film transistor and liquid crystal display using it
JPH11284191A (en) Vertical type thin-film transistor and its manufacture
JP3672084B2 (en) Display device, liquid crystal display device and integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees