JP3433107B2 - Display device, display device driving circuit, and display device driving method - Google Patents
Display device, display device driving circuit, and display device driving methodInfo
- Publication number
- JP3433107B2 JP3433107B2 JP19482698A JP19482698A JP3433107B2 JP 3433107 B2 JP3433107 B2 JP 3433107B2 JP 19482698 A JP19482698 A JP 19482698A JP 19482698 A JP19482698 A JP 19482698A JP 3433107 B2 JP3433107 B2 JP 3433107B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- signal
- circuit
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ：Liquid Crystal Display）の駆動回路に関し、特
に、簡易な回路構成でブライト調整を行うＬＣＤの駆動
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (L
The present invention relates to a drive circuit for a CD (Liquid Crystal Display), and more particularly to a drive circuit for an LCD that performs bright adjustment with a simple circuit configuration.
【０００２】[0002]
【従来の技術】ＬＣＤは、透明な基板上に透明な電極を
形成した電極基板間に液晶を封入して構成される。液晶
は電気光学的に異方性を有しているので、電極間に所望
の電圧を印加して液晶に電界を形成することにより、液
晶は電界強度に従った光学特性を示す。この性質を利用
し、画素毎に異なる電圧を印加せしめる構成とすること
により、所望の輝度を呈した画素の集合体として、表示
画像が作成される。このようにＬＣＤは、電圧制御によ
り表示画像が作成され、小型、薄型、低消費電力などの
利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が
進んでいる。2. Description of the Related Art An LCD is constructed by enclosing a liquid crystal between electrode substrates in which transparent electrodes are formed on a transparent substrate. Since the liquid crystal has electro-optical anisotropy, when a desired voltage is applied between the electrodes to form an electric field in the liquid crystal, the liquid crystal exhibits optical characteristics according to the electric field strength. By utilizing this property and applying a different voltage to each pixel, a display image is created as an aggregate of pixels exhibiting a desired brightness. As described above, the LCD has a merit that a display image is created by voltage control, is small in size, is thin, and has low power consumption, and is being put to practical use in fields such as OA equipment and AV equipment.
【０００３】図５はこのようなＬＣＤモジュールの構成
図である。（１）は、入力されたデジタルのＲ、Ｇ、Ｂ
信号のブライトコントロール、コントラストコントロー
ル、γ補正等を行う信号処理回路、（２）は、信号処理
回路（１）より出力されたデジタルＲ、Ｇ、Ｂデータを
アナログ信号に変換するＤ／Ａコンバータ、（３）は、
Ｄ／Ａコンバータ（２）より出力されたアナログＲ、
Ｇ、Ｂ信号の反転／非反転増幅を切り換え制御するＲＧ
Ｂドライバー、（４）はＬＣＤである。FIG. 5 is a block diagram of such an LCD module. (1) is the digital R, G, B input
A signal processing circuit for performing signal brightness control, contrast control, γ correction, etc., (2) is a D / A converter for converting the digital R, G, B data output from the signal processing circuit (1) into an analog signal, (3) is
Analog R output from the D / A converter (2),
RG for switching and controlling inversion / non-inversion amplification of G and B signals
B driver, (4) is LCD.
【０００４】図６は、信号処理回路（１）のブライトコ
ントロール回路の構成図である。加算回路（１５）に、
デジタルＲ、Ｇ、Ｂ信号及びブライトデータＢＤが供給
され、加算される。ここで、ブライトデータＢＤは、外
部より調節つまみやキー入力に応じて作成された例えば
８ビットデータである。デジタルＲ、Ｇ、Ｂ信号は例え
ば８ビットであり、ブライトデータＢＤは、デジタル
Ｒ、Ｇ、Ｂ信号の例えば３ビット目以下に加算され、１
０ビットのデジタルＲ，Ｇ，Ｂデータに補正されて出力
される。FIG. 6 is a block diagram of a bright control circuit of the signal processing circuit (1). In addition circuit (15),
Digital R, G, B signals and bright data BD are supplied and added. Here, the bright data BD is, for example, 8-bit data created in response to an adjustment knob or key input from the outside. The digital R, G, B signals are, for example, 8 bits, and the bright data BD is added to, for example, the third bit or less of the digital R, G, B signals, and 1
It is output after being corrected to 0-bit digital R, G, B data.
【０００５】[0005]
【発明が解決しようとする課題】このように、きめ細か
いブライトコントロールを行う場合、ブライトコントロ
ール回路から出力される補正データは、入力データより
もビット数が増える。従って、Ｄ／Ａコンバータ（２）
の回路規模が大きくなり、コストが増大する。また、コ
スト増大を避けるためにビット数を減らすとなると、画
質が低下する。As described above, when performing fine brightness control, the correction data output from the brightness control circuit has a larger number of bits than the input data. Therefore, the D / A converter (2)
The circuit scale becomes large and the cost increases. Moreover, if the number of bits is reduced to avoid an increase in cost, the image quality deteriorates.
【０００６】[0006]
【課題を解決するための手段】本発明は、この課題を解
決するために成され、入力映像信号のブランキング期間
内で、ブライト制御信号に基づいて基準電圧レベルを制
御する基準電圧制御回路と、前記基準電圧制御回路から
出力された信号の基準電圧レベルをクランプするクラン
プ回路と、クランプ回路から出力された信号を増幅する
増幅回路とを有する構成である。SUMMARY OF THE INVENTION The present invention is made to solve this problem, and a reference voltage control circuit for controlling a reference voltage level based on a bright control signal within a blanking period of an input video signal. A clamp circuit for clamping the reference voltage level of the signal output from the reference voltage control circuit, and an amplifier circuit for amplifying the signal output from the clamp circuit.
【０００７】このように、ブライトレベルに応じて制御
された基準電圧レベルをクランプすることにより、電圧
信号の直流成分が制御されるので、回路規模を大きくす
ること無く、ブライトコントロールを行うことができ
る。Thus, by clamping the reference voltage level controlled according to the brightness level, the DC component of the voltage signal is controlled, so that the brightness control can be performed without increasing the circuit scale. .
【０００８】[0008]
【発明の実施の形態】図１は、本発明の実施の形態にか
かる基準電圧制御回路の構成図である。この基準電圧制
御回路は信号処理回路（１）内に、図６のブライトコン
トロール回路に換えて設けられるもので、セレクタ（１
１）及び基準電圧データ作成回路（１２）を有してい
る。基準電圧データ作成回路（１２）は、ブライトデー
タＢＤに応じて基準電圧データＣＤを作成する。この基
準電圧データＣＤは、デジタルＲ、Ｇ、Ｂデータととも
にセレクタ（１１）に供給される。セレクタ（１１）
は、タイミングコントロール信号Ｔｃに応じて、デジタ
ルＲ、Ｇ、Ｂデータと基準電圧データＣＤのいずれかを
出力する。より詳細には、デジタルＲ、Ｇ、Ｂデータの
有効表示期間中は、デジタルＲ、Ｇ、Ｂデータが出力さ
れ、ブランキング期間中は、基準電圧データＣＤが出力
される。1 is a block diagram of a reference voltage control circuit according to an embodiment of the present invention. This reference voltage control circuit is provided in the signal processing circuit (1) in place of the bright control circuit of FIG.
1) and a reference voltage data creation circuit (12). The reference voltage data creation circuit (12) creates reference voltage data CD according to the bright data BD. The reference voltage data CD is supplied to the selector (11) together with the digital R, G, B data. Selector (11)
Outputs either digital R, G, B data or reference voltage data CD according to the timing control signal Tc. More specifically, the digital R, G, B data is output during the valid display period of the digital R, G, B data, and the reference voltage data CD is output during the blanking period.
【０００９】図２は、本発明の実施の形態にかかるＲＧ
Ｂドライバー（３）の詳細な構成図である。反転増幅回
路（３１）、非反転増幅回路（３２）、セレクタ（３
３）、コンデンサ（３４）及びクランプ回路（３５）を
有している。Ｄ／Ａコンバータ（２）より送られたアナ
ログＲ、Ｇ、Ｂ信号は、コンデンサ（３４）により直流
成分がカットされ、クランプ回路（３５）に供給され
る。クランプ回路（３５）では、Ｒ、Ｇ、Ｂ信号のブラ
ンキング期間内のみオンするクランプパルスＣＬＰに従
ってアナログＲ、Ｇ、Ｂ信号の基準電圧レベルをクラン
プすることにより、直流成分が再生される。このように
直流再生されたＲ、Ｇ、Ｂ信号は、反転増幅回路（３
１）に送られて反転増幅されるとともに、非反転増幅回
路（３２）に送られて非反転増幅される。FIG. 2 shows an RG according to an embodiment of the present invention.
It is a detailed block diagram of a B driver (3). Inverting amplifier circuit (31), non-inverting amplifier circuit (32), selector (3
3), a capacitor (34) and a clamp circuit (35). The analog R, G, B signals sent from the D / A converter (2) have their DC components cut by a capacitor (34) and are supplied to a clamp circuit (35). The clamp circuit (35) reproduces the DC component by clamping the reference voltage level of the analog R, G, B signals according to the clamp pulse CLP which is turned on only during the blanking period of the R, G, B signals. The R, G, and B signals that have been DC-reproduced in this way are supplied to the inverting amplifier circuit (3
1) is sent to the non-inverting amplifier circuit (32) for non-inverting amplification.
【００１０】これらの反転増幅信号及び非反転増幅信号
は、セレクタ（３３）に送られ、極性反転パルスＦＲＰ
に従って選択切り換えされ、極性が反転された画像信号
として、ＬＣＤ（４）へと送出される。The inverted amplified signal and the non-inverted amplified signal are sent to the selector (33) and the polarity inversion pulse FRP is supplied.
The image signal is selectively switched in accordance with the above, and is output to the LCD (4) as an image signal whose polarity is inverted.
【００１１】図３及び図４は、本発明にかかる各信号波
形図である。図３（ａ）及び図４（ａ）はタイミングコ
ントロール信号Ｔc、図３（ｂ）及び図４（ｂ）はクラ
ンプパルスＣＬＰ、図３（ｃ）及び図４（ｃ）は、図１
の基準電圧制御回路からの出力をＡ／Ｄ変換されたアナ
ログＲ、Ｇ、Ｂ信号、図３（ｄ）及び図４（ｄ）は、図
２のＡ点での電圧信号、図３（ｅ）及び図４（ｅ）は極
性反転パルスＦＲＰ、図３（ｆ）及び図４（ｆ）は、Ｒ
ＧＢドライバー（３）より最終的に出力され、ＬＣＤ
（４）へと送出される画像信号である。なお、図３と図
４とは、本発明の特徴的として、後述するように、基準
電圧レベルＶclが異なっている。FIGS. 3 and 4 are signal waveform diagrams according to the present invention. 3A and 4A are timing control signals Tc, FIGS. 3B and 4B are clamp pulses CLP, and FIGS. 3C and 4C are shown in FIG.
The analog R, G, B signals obtained by A / D converting the output from the reference voltage control circuit of FIG. 3 are shown in FIG. 3 (d) and FIG. 4 (d). ) And FIG. 4 (e) are polarity inversion pulses FRP, and FIGS. 3 (f) and 4 (f) are R
Finally output from the GB driver (3), LCD
The image signal is sent to (4). Note that FIG. 3 and FIG. 4 are different from each other in reference voltage level Vcl, which will be described later, as a feature of the present invention.
【００１２】これら図１から図４を用いて本願発明を説
明する。図１の基準電圧制御回路において、ブランキン
グ期間中にブライトレベルに応じた基準電圧レベルが挿
入されたデジタルＲ，Ｇ，ＢデータはＤ／Ａコンバータ
（２）にて、図３（ｃ）あるいは図４（ｃ）に示すよう
な、例えば、振幅０．７５ＶのアナログＲ，Ｇ，Ｂ信号
に変換される。このアナログＲ，Ｇ，Ｂ信号は、図２の
ＲＧＢドライバー（３）内のクランプ回路（３５）にお
いて、図３（ｄ）あるいは図４（ｄ）に示すように、基
準電圧レベルが例えば２Ｖにクランプされる。このアナ
ログＲ，Ｇ，Ｂ信号は、更に、反転増幅回路（３１）及
び非反転増幅回路（３２）において、例えば、６Ｖを中
心に、かつ、２Ｖが４Ｖになるように反転増幅及び非反
転増幅される。これら反転増幅信号と非反転増幅信号
は、図３（ｅ）あるいは図４（ｅ）に示す極性反転パル
スＦＲＰに応じて選択切り換えされ、図３（ｆ）あるい
は図４（ｆ）に示すような極性が切り換えられた画像信
号が得られる。図３及び図４において、前半（図の左
側）は非反転期間であり、後半（図の右側）は反転期間
である。The present invention will be described with reference to FIGS. 1 to 4. In the reference voltage control circuit of FIG. 1, the digital R, G, B data in which the reference voltage level according to the bright level is inserted during the blanking period is input to the D / A converter (2) as shown in FIG. For example, as shown in FIG. 4C, it is converted into analog R, G, B signals having an amplitude of 0.75V. In the clamp circuit (35) in the RGB driver (3) of FIG. 2, the analog R, G, B signals have a reference voltage level of 2 V, for example, as shown in FIG. 3D or 4D. Clamped. The analog R, G and B signals are further amplified and inverted in the inverting amplifier circuit (31) and the non-inverting amplifier circuit (32) so that, for example, 6V is the center and 2V becomes 4V. To be done. These inverted amplified signal and non-inverted amplified signal are selectively switched according to the polarity inversion pulse FRP shown in FIG. 3 (e) or FIG. 4 (e), as shown in FIG. 3 (f) or FIG. 4 (f). An image signal whose polarity is switched is obtained. In FIGS. 3 and 4, the first half (left side of the figures) is the non-inversion period, and the second half (right side of the figures) is the inversion period.
【００１３】図３（ｃ）と図４（ｃ）とを比べると、基
準電圧レベルＶclの信号振幅に対する相対電圧が異なっ
ている。即ち、図３（ｃ）における基準電圧レベルＶc
l,Lが低く、図４（ｄ）における基準電圧レベルＶcl,H
が高い。これは、図１の基準電圧制御回路において、ブ
ライトレベルに応じて高さが決められたものであるが、
ブライトレベルが高い場合は、基準電圧レベルＶcl,Lは
低く、ブライトレベルが低い場合は、基準電圧レベルＶ
cl,Hは高くされる。これら基準電圧レベルＶclH,Lは、
それがどのようなレベルにあっても、クランプ回路（３
５）にて、図３（ｄ）及び図４（ｄ）に示すように、一
定値、例えば２Ｖとして直流再生される。Comparing FIG. 3C and FIG. 4C, the relative voltage with respect to the signal amplitude of the reference voltage level Vcl is different. That is, the reference voltage level Vc in FIG.
l and L are low, and the reference voltage level Vcl, H in FIG.
Is high. This is because the height is determined according to the bright level in the reference voltage control circuit of FIG.
When the bright level is high, the reference voltage level Vcl, L is low, and when the bright level is low, the reference voltage level Vcl, L.
cl, H is raised. These reference voltage levels VclH, L are
No matter what level it is, the clamp circuit (3
In 5), as shown in FIG. 3D and FIG. 4D, direct current regeneration is performed with a constant value, for example, 2V.
【００１４】この結果、図３（ｃ）及び図４（ｃ）にお
ける白レベルＶW及び黒レベルＶBは、図３（ｄ）におい
て各々２．５Ｖ及び１．７５Ｖになり、図４（ｄ）にお
いて各々２．２５Ｖ及び１．５Ｖになる。即ち、基準電
圧レベルＶclを常に一定の絶対電圧値として直流再生さ
れるので、図３（ｃ）及び図４（ｃ）において、基準電
圧レベルＶclの相対電圧を変えることにより、図３
（ｄ）及び図４（ｄ）に示すように、クランプされて直
流再生されたＲ，Ｇ，Ｂ信号の直流電圧レベルを制御す
ることができる。As a result, the white level VW and the black level VB in FIGS. 3 (c) and 4 (c) are 2.5 V and 1.75 V in FIG. 3 (d), respectively, and in FIG. 4 (d). They are 2.25V and 1.5V, respectively. That is, since the reference voltage level Vcl is always DC-reproduced with a constant absolute voltage value, the relative voltage of the reference voltage level Vcl in FIG. 3C and FIG.
As shown in (d) and FIG. 4 (d), it is possible to control the DC voltage level of the R, G, B signals which are clamped and DC reproduced.
【００１５】このように直流電圧レベルが制御された信
号は、反転増幅回路（３１）及び非反転増幅回路（３
２）において、２Ｖレベルを４Ｖレベルへと増幅し、か
つ、６Ｖを中心として反転及び非反転する結果、図３
（ｃ）のように、相対的に基準電圧レベルＶclが低くさ
れている場合は、Ｒ、Ｇ、Ｂ信号は、増幅後の基準電圧
レベル４Ｖに対して高く、図３（ｄ）の信号は、図３
（ｆ）に示すように、下端を２．５Ｖ、上端を９．５Ｖ
とした振幅の小さな信号に増幅される。ＬＣＤ（４）に
おいては、６Ｖを中心とした交流反転駆動が行われるの
で、印加電圧は全体に低く、即ち、ノーマリホワイトモ
ードにおいては、輝度レベルが全体に高く制御される。The signal whose DC voltage level is controlled as described above is supplied to the inverting amplifier circuit (31) and the non-inverting amplifier circuit (3).
In 2), as a result of amplifying the 2V level to the 4V level and inverting and non-inverting with 6V as the center, FIG.
When the reference voltage level Vcl is relatively low as shown in (c), the R, G, and B signals are higher than the amplified reference voltage level 4V, and the signal of FIG. , Fig. 3
As shown in (f), the lower end is 2.5V and the upper end is 9.5V.
Is amplified to a signal with a small amplitude. In the LCD (4), AC inversion driving centered on 6 V is performed, so that the applied voltage is generally low, that is, the luminance level is generally high in the normally white mode.
【００１６】逆に、図４（ｃ）のように、相対的に基準
電圧レベルＶclが高くされている場合は、Ｒ、Ｇ、Ｂ信
号は、増幅後の４Ｖに対して低く、図４（ｄ）の信号
は、図４（ｆ）に示すように、下端を２．１Ｖ、上端を
９．９Ｖとした振幅の大きな信号に増幅される。従っ
て、輝度レベルは全体に低く制御される。On the contrary, as shown in FIG. 4C, when the reference voltage level Vcl is relatively high, the R, G and B signals are low with respect to 4V after amplification, and the R, G and B signals are low. As shown in FIG. 4 (f), the signal of d) is amplified to a signal having a large amplitude with the lower end being 2.1V and the upper end being 9.9V. Therefore, the brightness level is controlled to be low as a whole.
【００１７】[0017]
【発明の効果】以上の説明から明らかな如く、本発明に
より、入力映像信号のペデスタルレベルをブライト信号
に基づいて変えることで、このペデスタルレベルを基準
にして得られた電圧信号の直流成分が制御される。この
ため、ビット数や、回路規模を大きくすることなく、ブ
ライトコントロールを行うことができ、コスト削減と、
高画質の両立が達成された。As is apparent from the above description, according to the present invention, by changing the pedestal level of the input video signal based on the bright signal, the DC component of the voltage signal obtained with reference to this pedestal level is controlled. To be done. Therefore, bright control can be performed without increasing the number of bits or the circuit scale, which leads to cost reduction and
Achieving both high image quality.
【図１】本発明の実施の形態にかかる基準電圧制御回路
の一部構成図である。FIG. 1 is a partial configuration diagram of a reference voltage control circuit according to an embodiment of the present invention.
【図２】本発明の実施の形態にかかるＲＧＢドライバー
の構成図である。FIG. 2 is a configuration diagram of an RGB driver according to an embodiment of the present invention.
【図３】本発明の実施の形態にかかる信号波形図であ
る。FIG. 3 is a signal waveform diagram according to the embodiment of the present invention.
【図４】本発明の実施の形態にかかる信号波形図であ
る。FIG. 4 is a signal waveform diagram according to the embodiment of the present invention.
【図５】ＬＣＤモジュールの構成図である。FIG. 5 is a configuration diagram of an LCD module.
【図６】従来のブライトコントロール回路の構成図であ
る。FIG. 6 is a configuration diagram of a conventional bright control circuit.
１ 信号処理回路 ２ Ｄ／Ａコンバータ ３ ＲＧＢドライバー ４ ＬＣＤ １１ セレクタ １２ 基準電圧データ作成回路 ３１ 反転増幅回路 ３２ 非反転増幅回路 ３３ セレクタ ３４ コンデンサ ３５ クランプ回路 1 Signal processing circuit 2 D / A converter 3 RGB driver 4 LCD 11 selector 12 Reference voltage data creation circuit 31 Inverting amplifier circuit 32 non-inverting amplifier circuit 33 Selector 34 capacitor 35 Clamp circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−328265（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 505 G09G 3/20 642 H04N 5/66 102 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-5-328265 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3/36 G02F 1/133 505 G09G 3 / 20 642 H04N 5/66 102
Claims (3)
駆動回路において、デジタルの入力映像信号と、ブライト制御信号に応じた
デジタルの基準電圧データとが入力され、ブランキング
期間内に前記基準電圧データを出力し、有効表示期間中
は前記入力映像信号を出力する 基準電圧制御回路と、前記基準電圧制御回路からのデジタル出力をアナログ変
換するＤ／Ａコンバータと、 前記基準電圧制御回路から出力され、アナログ変換され
た信号の基準電圧レベルをクランプするクランプ回路
と、クランプ回路から出力された信号を増幅する増幅回
路とを有することを特徴とする表示装置の制御回路。1. A drive circuit of a display device in which a plurality of display elements are arranged, wherein a drive circuit responds to a digital input video signal and a bright control signal.
Blanking with digital reference voltage data input
The reference voltage data is output within the period and during the valid display period
Is a reference voltage control circuit that outputs the input video signal and an analog conversion of the digital output from the reference voltage control circuit.
A D / A converter for conversion and an analog conversion output from the reference voltage control circuit.
And a clamp circuit for clamping the reference voltage level of the signal, and an amplifier circuit for amplifying the signal output from the clamp circuit.
おいて、デジタルの入力映像信号と、ブライト制御信号に応じた
デジタルの基準電圧データとが入力され、ブランキング
期間内に前記基準電圧データを出力し、有効表示期間中
は前記入力映像信号を出力する 基準電圧制御回路と、前記基準電圧制御回路からのデジタル出力をアナログ変
換するＤ／Ａコンバータと、 前記基準電圧制御回路から出力され、アナログ変換され
た信号の基準電圧レベルをクランプするクランプ回路
と、クランプ回路から出力された信号を増幅する増幅回
路とを有することを特徴とする表示装置。 To 2. A display device in which a plurality of display devices are arranged
In accordance with the digital input video signal and the bright control signal
Blanking with digital reference voltage data input
The reference voltage data is output within the period and during the valid display period
Is a reference voltage control circuit that outputs the input video signal and an analog conversion of the digital output from the reference voltage control circuit.
A D / A converter for conversion and an analog conversion output from the reference voltage control circuit.
A display device comprising: a clamp circuit that clamps a reference voltage level of the signal, and an amplifier circuit that amplifies the signal output from the clamp circuit.
駆動方法において、デジタルの入力映像信号のブランキング期間内にデジタ
ルの基準電圧データを挿入するステップと、 前記基準電圧データが挿入された前記入力映像信号をア
ナログ変換するステップと、 前記基準電圧データがアナログ変換された基準電圧レベ
ルをクランプするステップと、 前記クランプした基準電圧レベルによって前記入力映像
信号がアナログ変換されたＲＧＢ信号の直流電圧レベル
を制御するステップとを有することを特徴とする表示装
置の駆動方法。 Wherein the plurality of display display elements are arranged
In the driving method , the digital signal is input during the blanking period of the digital input video signal.
The step of inserting reference voltage data of the input signal, and the step of inserting the input video signal in which the reference voltage data is inserted.
The step of performing analog conversion and the reference voltage level obtained by converting the reference voltage data into analog.
Clamping the input video according to the clamped reference voltage level.
DC voltage level of RGB signal converted from analog signal
And a step of controlling
Drive method.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19482698A JP3433107B2 (en) | 1998-07-09 | 1998-07-09 | Display device, display device driving circuit, and display device driving method |
| US09/348,709 US6483496B2 (en) | 1998-07-09 | 1999-07-07 | Drive circuit for display apparatus |
| DE19931817A DE19931817A1 (en) | 1998-07-09 | 1999-07-08 | Display control circuit for LCD elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19482698A JP3433107B2 (en) | 1998-07-09 | 1998-07-09 | Display device, display device driving circuit, and display device driving method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000029434A JP2000029434A (en) | 2000-01-28 |
| JP3433107B2 true JP3433107B2 (en) | 2003-08-04 |
Family
ID=16330911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19482698A Expired - Fee Related JP3433107B2 (en) | 1998-07-09 | 1998-07-09 | Display device, display device driving circuit, and display device driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433107B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859518B1 (en) * | 2002-05-29 | 2008-09-22 | 삼성전자주식회사 | Apparatus of driving a liquid crystal display |
-
1998
- 1998-07-09 JP JP19482698A patent/JP3433107B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000029434A (en) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288142B2 (en) | Liquid crystal display device and driving method thereof | |
| US8279149B2 (en) | Device for driving a liquid crystal display | |
| US7006065B1 (en) | Gamma compensation method and circuit for color liquid crystal display | |
| JPH07121144A (en) | Liquid crystal display device | |
| JP3402277B2 (en) | Liquid crystal display device and driving method | |
| CN101764924A (en) | Method and apparatus for processing video data of liquid crystal display device | |
| US6483496B2 (en) | Drive circuit for display apparatus | |
| JPH0990910A (en) | Liquid crystal display device and drive method therefor | |
| JP3433108B2 (en) | Display device, display device driving circuit, and display device driving method | |
| JP3433107B2 (en) | Display device, display device driving circuit, and display device driving method | |
| KR20070043358A (en) | Common voltage compensation method for liquid crystal display | |
| JPH0544878B2 (en) | ||
| JP3230010B2 (en) | LCD color display | |
| JP3519514B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100483529B1 (en) | Common voltage generation circuit of liquid crystal display | |
| JPH11352933A (en) | Liquid crystal display device | |
| JPH0458036B2 (en) | ||
| JP3451583B2 (en) | Liquid crystal display clamp circuit | |
| JP3060936B2 (en) | Liquid crystal display | |
| JPH02250477A (en) | Video signal processing circuit | |
| JP3118243B2 (en) | LCD drive circuit | |
| JP2000305534A (en) | Liquid crystal drive circuit and liquid crystal display device | |
| JPS63235995A (en) | Matrix type liquid crystal display device | |
| JPH06161389A (en) | Liquid crystal driving device and multi-gradational driving method | |
| JPH02185176A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |