JP3431610B2 - Semiconductor element characteristic simulation method and characteristic simulation apparatus - Google Patents

Semiconductor element characteristic simulation method and characteristic simulation apparatus

Info

Publication number
JP3431610B2
JP3431610B2 JP2001089147A JP2001089147A JP3431610B2 JP 3431610 B2 JP3431610 B2 JP 3431610B2 JP 2001089147 A JP2001089147 A JP 2001089147A JP 2001089147 A JP2001089147 A JP 2001089147A JP 3431610 B2 JP3431610 B2 JP 3431610B2
Authority
JP
Japan
Prior art keywords
voltage
drain
function
drain current
measured data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001089147A
Other languages
Japanese (ja)
Other versions
JP2002353440A (en
Inventor
俊祐 馬場
Original Assignee
株式会社半導体先端テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体先端テクノロジーズ filed Critical 株式会社半導体先端テクノロジーズ
Priority to JP2001089147A priority Critical patent/JP3431610B2/en
Publication of JP2002353440A publication Critical patent/JP2002353440A/en
Application granted granted Critical
Publication of JP3431610B2 publication Critical patent/JP3431610B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の特性
シミュレーション方法及び特性シミュレーション装置に
関し、特にMOSトランジスタの電気的特性の測定・評
価に適用して好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element characteristic simulation method and characteristic simulation apparatus, and is particularly suitable for application to measurement and evaluation of electrical characteristics of MOS transistors.

【0002】[0002]

【従来の技術】従来からLSIの回路設計においては、
実際にLSIを製造する前に、その回路の動作を回路シ
ミュレータを用いた回路シミュレーションにより確認す
ることが必要となっている。
2. Description of the Related Art Conventionally, in the circuit design of LSI,
Before actually manufacturing an LSI, it is necessary to confirm the operation of the circuit by circuit simulation using a circuit simulator.

【0003】例えば、文献MOSFET Modeling & Bsim3 Us
er's Guide Y. Cheng and C.Hu, Kluwer Academic Publ
ishers 1999には、このような回路シミュレーション方
法の一例が記載されている。
For example, literature MOSFET Modeling & Bsim3 Us
er's Guide Y. Cheng and C. Hu, Kluwer Academic Publ
ishers 1999 describes an example of such a circuit simulation method.

【0004】回路シミュレーションを行う場合には、対
象とする半導体プロセスで製造されたMOSトランジス
タの電気的特性から抽出されたMOSトランジスタモデ
ルパラメータ(上記文献:pp409〜420参照)が
必要となる。
When performing a circuit simulation, MOS transistor model parameters (see the above-mentioned document: pp409-420) extracted from the electrical characteristics of a MOS transistor manufactured in the target semiconductor process are required.

【0005】従来のMOSトランジスタモデルパラメー
タの抽出は、設計対象とする半導体プロセスで製造され
たMOSトランジスタの、ドレイン電流のゲート電圧依
存性(ID−VD特性)、およびドレイン電流のゲート
電圧依存性(ID−VG特性)の測定データを非線形最
小2乗法を用いてMOSトランジスタモデル(上記文
献:pp421〜448参照)にフィッティングして抽
出するという方法を用いている。
In the conventional extraction of MOS transistor model parameters, the gate voltage dependence of the drain current (ID-VD characteristics) and the gate voltage dependence of the drain current of the MOS transistor manufactured by the semiconductor process to be designed ( The measurement data of (ID-VG characteristics) is fitted to a MOS transistor model (see the above-mentioned document: pp421 to 448) by using the nonlinear least squares method and extracted.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、回路シ
ミュレータで用いるMOSトランジスタモデルは非常に
複雑で、そのパラメータ数は非常に多いため、MOSト
ランジスタモデルパラメータをフィッティング抽出する
場合に大量の測定データが必要となる。
However, since the MOS transistor model used in the circuit simulator is very complicated and has a large number of parameters, a large amount of measurement data is required when fitting and extracting the MOS transistor model parameters. Become.

【0007】この測定データは、トランジスタの寸法、
製造プロセスに応じてその水準数の数だけ個別に必要と
なるため、そのデータ量は膨大でありデータベースの許
容能力を超える場合が生じたり、計算機の処理能力の限
界を超える虞があった。また、膨大なデータを処理する
ために長時間の演算が必要となっていた。従って、測定
データ量の削減、データ測定時間の短縮は大きな課題で
あった。
The measured data are the dimensions of the transistor,
Since the number of levels is individually required depending on the manufacturing process, the amount of data is enormous, which may exceed the allowable capacity of the database, or the processing capacity of the computer may be exceeded. In addition, long-time calculation is required to process a huge amount of data. Therefore, reducing the amount of measurement data and shortening the data measurement time have been major problems.

【0008】この発明は上述のような問題を解決するた
めになされたものであり、最小の測定点数に基づいて高
精度に半導体素子の電気的特性を再現することにより、
電気的特性の測定時間を短縮するとともに、測定結果を
収容するデジタルデータベースの収容容量を最小限に抑
えることを目的とする。
The present invention has been made to solve the above-mentioned problems, and by reproducing the electrical characteristics of a semiconductor element with high accuracy based on the minimum number of measurement points,
The purpose is to shorten the measurement time of electrical characteristics and to minimize the storage capacity of the digital database that stores the measurement results.

【0009】[0009]

【課題を解決するための手段】この発明の半導体素子の
特性シミュレーション方法は、MOSトランジスタモデ
ルパラメータを用いたドレイン電流−ドレイン電圧の特
性シミュレーション方法であって、特定のゲート電圧と
基板電圧を設定し、複数のドレイン電圧に対するドレイ
ン電流の実測データと非線形最小2乗法を使用した合せ
こみにより、前記特定のゲート電圧と基板電圧毎にドレ
イン電流−ドレイン電圧特性を再現する関数形を得るも
のである。
A method of simulating characteristics of a semiconductor device according to the present invention is a method of simulating characteristics of drain current-drain voltage using MOS transistor model parameters, in which a specific gate voltage and substrate voltage are set. By using the measured data of the drain current for a plurality of drain voltages and the fitting using the nonlinear least squares method, it is possible to obtain a function form that reproduces the drain current-drain voltage characteristics for each of the specific gate voltage and the substrate voltage.

【0010】また、前記複数のドレイン電圧に対するド
レイン電流の実測データが少なくとも3点の実測データ
である。
The actual measurement data of the drain current with respect to the plurality of drain voltages is the actual measurement data of at least three points.

【0011】また、この発明の半導体素子の特性シミュ
レーション方法は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ゲート電圧の特性シミュレー
ション方法であって、特定のドレイン電圧と基板電圧を
設定し、複数のゲート電圧に対するドレイン電流の実測
データと非線形最小2乗法を使用した合せこみにより、
前記特定のドレイン電圧と基板電圧毎にドレイン電流−
ゲート電圧特性を再現する関数形を得るものである。
The semiconductor element characteristic simulation method of the present invention is a drain current-gate voltage characteristic simulation method using a MOS transistor model parameter, in which a specific drain voltage and substrate voltage are set and a plurality of gates are set. By using the measured data of the drain current with respect to the voltage and the fitting using the nonlinear least squares method,
The drain current for each of the specific drain voltage and the substrate voltage −
A function form that reproduces the gate voltage characteristic is obtained.

【0012】また、前記複数のゲート電圧に対するドレ
イン電流の実測データが少なくとも7点の実測データで
ある。
The measured data of the drain current with respect to the plurality of gate voltages is the measured data of at least 7 points.

【0013】また、前記関数形を強反転領域と弱反転領
域のそれぞれについて求めるものである。
Further, the function form is obtained for each of the strong inversion region and the weak inversion region.

【0014】また、この発明の半導体素子の特性シミュ
レーション装置は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ドレイン電圧の特性シミュレ
ーション装置であって、複数のドレイン電圧に対するド
レイン電流の実測データを取り込むデータ測定手段と、
取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、決定した関数を用いてドレイン電流−ドレイン電圧
の電気的特性を計算する特性計算手段と、前記特性計算
手段による計算結果を出力するデータ出力手段とを有
し、前記関数フィッティング手段は、特定のゲート電圧
と基板電圧を設定し、前記複数の実測データと非線形最
小2乗法を使用した合せこみにより、前記特定のゲート
電圧と基板電圧毎にドレイン電流−ドレイン電圧特性を
再現する関数を決定するものである。
Further, the semiconductor element characteristic simulation apparatus of the present invention is a drain current-drain voltage characteristic simulation apparatus using MOS transistor model parameters, and is a data measurement for fetching measured data of drain current for a plurality of drain voltages. Means and
Fitting the acquired measured data to a dedicated function, a function fitting means for determining the form of the function, a characteristic calculating means for calculating the electrical characteristics of the drain current-drain voltage using the determined function, and the characteristic calculation Data output means for outputting the calculation result by the means, the function fitting means sets a specific gate voltage and substrate voltage, and performs the fitting by using the plurality of measured data and the nonlinear least squares method. The function for reproducing the drain current-drain voltage characteristic is determined for each specific gate voltage and substrate voltage.

【0015】また、前記複数のドレイン電圧に対するド
レイン電流の実測データが少なくとも3点の実測データ
である。
Further, the measured data of the drain current with respect to the plurality of drain voltages is the measured data of at least three points.

【0016】また、この発明の半導体素子の特性シミュ
レーション装置は、MOSトランジスタモデルパラメー
タを用いたドレイン電流−ゲート電圧の特性シミュレー
ション装置であって、複数のゲート電圧に対するドレイ
ン電流の実測データを取り込むデータ測定手段と、取り
込んだ前記実測データを専用関数にフィッティングし、
その関数の形を決定する関数フィッティング手段と、決
定した関数を用いてドレイン電流−ゲート電圧の電気的
特性を計算する特性計算手段と、前記特性計算手段によ
る計算結果を出力するデータ出力手段とを有し、前記関
数フィッティング手段は、特定のドレイン電圧と基板電
圧を設定し、前記複数の実測データと非線形最小2乗法
を使用した合せこみにより、前記特定のドレイン電圧と
基板電圧毎にドレイン電流−ゲート電圧特性を再現する
関数を決定するものである。
The semiconductor device characteristic simulation device of the present invention is a drain current-gate voltage characteristic simulation device using MOS transistor model parameters, and is a data measurement for fetching measured data of drain current for a plurality of gate voltages. Means, fitting the measured data taken in to a dedicated function,
A function fitting means for determining the form of the function, a characteristic calculating means for calculating the electrical characteristics of the drain current-gate voltage using the determined function, and a data output means for outputting the calculation result by the characteristic calculating means. The function fitting means sets a specific drain voltage and a substrate voltage, and performs a combination using the plurality of actual measurement data and a nonlinear least squares method to obtain a drain current for each of the specific drain voltage and the substrate voltage. The function for reproducing the gate voltage characteristic is determined.

【0017】また、前記複数のゲート電圧に対するドレ
イン電流の実測データが少なくとも7点の実測データで
ある。
The measured data of the drain current with respect to the plurality of gate voltages is the measured data of at least 7 points.

【0018】また、前記関数フィッティング手段は、前
記関数形を強反転領域と弱反転領域のそれぞれについて
求めるものである。
The function fitting means obtains the function form for each of the strong inversion region and the weak inversion region.

【0019】[0019]

【発明の実施の形態】図1はこの発明の実施の形態であ
る半導体素子の特性シミュレーション装置を示すもの
で、この装置は、半導体素子の電気的特性を本装置に取
り込むデータ測定手段1、取り込んだデータを専用関数
にフィッティングしその関数の形を決定する関数フィッ
ティング手段2、決定した関数を用いて電気的特性を計
算する特性計算手段3及び計算結果を出力するデータ出
力手段4を有して構成されている。
1 shows a characteristic simulation apparatus for semiconductor elements according to an embodiment of the present invention. This apparatus includes data measuring means 1 for incorporating the electrical characteristics of semiconductor elements into the apparatus. A function fitting means 2 for fitting the data to a dedicated function to determine the shape of the function, a characteristic calculation means 3 for calculating electrical characteristics using the determined function, and a data output means 4 for outputting the calculation result. It is configured.

【0020】この発明は、極力少ない測定データを専用
関数にフィッティングさせ、その関数を用いて測定して
いないバイアスのデータを予測するものである。フィッ
ティング関数としては、MOSトランジスタモデル(上
記文献:pp421〜448)から新たに想到した関数
を用い、フィッティング対象とするパラメータ数を少数
とすることで、少ない測定点数から高精度のフィッティ
ングを実現した。
The present invention fits measurement data that is as small as possible to a dedicated function and predicts bias data that has not been measured using the function. As the fitting function, a function newly conceived from the MOS transistor model (the above-mentioned document: pp421 to 448) was used, and the number of parameters to be fitted was set to a small number to realize highly accurate fitting from a small number of measurement points.

【0021】以下、フィッティング関数およびその導出
過程について説明する。フィッティング関数の導出は、
主として図1に示した関数フィッティング部2において
行う。MOSトランジスタモデル(上記文献:pp42
1〜448)に従うと、すべてのバイアス条件を表現す
るトランジスタモデルは、以下に示す(式1)〜(式
4)で表現される。
The fitting function and its derivation process will be described below. Derivation of the fitting function is
This is mainly performed in the function fitting unit 2 shown in FIG. MOS transistor model (above reference: pp42
1 to 448), the transistor model expressing all bias conditions is expressed by the following (Equation 1) to (Equation 4).

【0022】[0022]

【数1】 [Equation 1]

【0023】ここで、各変数、定数等は以下の通りであ
る。 Ids:ドレイン電流、 Weff:実効チャネル幅、
n:nファクタ(モデルフィッティングパラメー
タ)、 e:電子素電荷、 μ:移動度、 E:ドレイ
ン電界、 Cox:ゲート酸化膜容量、
gseff:実効ゲート電圧、Vth:しきい値電
圧、 Vdseff:実効ドレイン電圧、 μ:真性
移動度、 U:第1次の移動度劣化係数、 U:第
2次の移動度劣化係数、U:基板効果による移動度劣
化係数、 TOX:酸化膜厚、 Vbseff:実効基
板電圧、 Vdsat:ドレイン飽和電圧、 δ:実効
ドレイン電圧パラメータ、 ν:熱電位、
OFF:サブスレッシュホールド領域のオフセット電
圧、 Leff:実効チャネル長、 ψ:表面ポテン
シャル、 q:電子素電荷、 εsi:シリコンの誘電
率、 NCH:チャネル不純物濃度、 V :ドレイ
ン電圧、 Vgs:ゲート電圧、 Vbs:基板電圧。
Here, each variable, constant and the like are as follows. I ds : drain current, W eff : effective channel width,
n: n factor (model fitting parameter), e: electron elementary charge, μ: mobility, E: drain electric field, C ox : gate oxide film capacitance,
V gseff: effective gate voltage, V th: threshold voltage, V dseff: effective drain voltage, mu 0: intrinsic mobility, U A: primary mobility degradation coefficient, U B: Second mobility Degradation coefficient, U C : Mobility degradation coefficient due to substrate effect, T OX : Oxide film thickness, V bseff : Effective substrate voltage, V dsat : Drain saturation voltage, δ: Effective drain voltage parameter, ν t : Thermal potential,
V OFF: offset voltage of the sub-threshold region, L eff: effective channel length, [psi s: surface potential, q: electron elementary charge, epsilon si: dielectric constant of silicon, N CH: channel impurity concentration, V d s: drain Voltage, V gs : gate voltage, V bs : substrate voltage.

【0024】しかし、このモデルを従来の手法でフィッ
ティングすると、上述したように膨大な測定データが必
要となる。
However, if this model is fitted by the conventional method, a huge amount of measurement data is required as described above.

【0025】本実施の形態は、ドレイン電流(ID)―
ドレイン電圧(VD)特性においてはVG依存性を個別
でフィッティングし、ドレイン電流(ID)―ゲート電
圧(VG)特性においてはVD依存性を個別でフィッテ
ィングする方法に着目し、この方法を実現させることで
測定データの量を削減したものである。その手順を、以
下の項目(A)〜(C)に従って詳細に説明する。
In this embodiment, the drain current (ID)-
To realize this method by paying attention to the method of individually fitting the VG dependency in the drain voltage (VD) characteristic and individually fitting the VD dependency in the drain current (ID) -gate voltage (VG) characteristic. It reduces the amount of measurement data. The procedure will be described in detail according to the following items (A) to (C).

【0026】(A)ID−VD特性の合わせこみ 特定のゲート電圧と基板電圧を仮定すると(式1)は以
下の(式5)のように変形することができ、その中で共
通の項目をパラメータとして置き換えて(式6)を得る
ことができる。
(A) Combination of ID-VD characteristics Assuming a specific gate voltage and substrate voltage, (Equation 1) can be transformed into (Equation 5) below. (Equation 6) can be obtained by substituting as a parameter.

【0027】[0027]

【数2】 [Equation 2]

【0028】ここで、α,α,αは本実施の形態
のフィッティングパラメータを示している。そして、実
測データをαで規格化することにより、また(式6)
のα 、αを実測データと非線型最小2乗法を使用し
て合せこむことにより実測データを再現する関数形を得
ることができる。また、一般に非線型最小2乗法は、初
期値に依存して解が局所最小点に停留し誤った解を導き
だす可能性があることから、α、αの初期値を大域
で最小点に到達するようにある範囲で水準を持たせてお
く。
Where α1, ΑTwo, ΑThreeIs the present embodiment
The fitting parameters of And the real
Measured data is α1By normalizing with (Equation 6)
Α Two, ΑThreeUsing the measured data and the nonlinear least squares method
Function form that reproduces the measured data
You can Generally, the nonlinear least squares method is
The solution stays at the local minimum depending on the period value and leads to an incorrect solution.
Since there is a possibility of issuing it, αTwo, ΑThreeInitial value of global
With a certain level to reach the minimum point at
Ku.

【0029】このフィッティングにおいては、αは物
理的には飽和電圧に相当するものであり、その最終解は
0から電源電圧の間に存在しなくてはならない。また、
αは、その関数形から最終解は0〜1の間に存在しな
くてはならない。そこで、非線型最小2乗法を初期値α
、αの解の存在範囲に関して適当に分割し、すべて
の領域において誤差が最小になる最終安定点を探査す
る。
In this fitting, α 2 physically corresponds to the saturation voltage and its final solution must lie between 0 and the supply voltage. Also,
The final solution of α 3 must exist between 0 and 1 because of its functional form. Therefore, the nonlinear least squares method is used as the initial value α.
2. Divide the existence range of the solution of 2 and α 3 appropriately and search for the final stable point where the error is minimized in all regions.

【0030】(式6)においては、未知変数がα,α
,αの3つであるため、実測値が(式6)で表現さ
れることが保証されていれば、実測データ3点による連
立方程式を解くことによって未知変数の値を決定するこ
とができる。実際の場合には、実測値が(式6)を満た
すことが保証されないことが想定され、この場合には、
非線形最小2乗法により3点以上のデータにより(式
6)に最も近い変数値を決定する。
In (Equation 6), the unknown variables are α 1 , α
Since there are three values of 2 and α 3 , it is possible to determine the value of the unknown variable by solving a simultaneous equation with 3 points of the measured data if the measured value is guaranteed to be expressed by (Equation 6). it can. In an actual case, it is assumed that the measured value is not guaranteed to satisfy (Equation 6). In this case,
The variable value closest to (Equation 6) is determined by the data of three or more points by the nonlinear least squares method.

【0031】次に、ID−VG特性の合わせこみについ
て説明する。 (B)強反転領域のID−VG特性の合わせこみ (式1)において、特定のドレイン電圧と基板電圧条件
下の強反転領域での電流特性について考えると、以下の
(式7)のように変形することができ、その中で共通の
項目をパラメータとして置き換えることにより、(式
8)のように書き換えることができる。
Next, the matching of the ID-VG characteristics will be described. (B) Considering the current characteristics in the strong inversion region under specific drain voltage and substrate voltage conditions in the combination of the ID-VG characteristics in the strong inversion region (Equation 1), the following (Equation 7) is obtained. It can be transformed, and by replacing a common item as a parameter, it can be rewritten as in (Equation 8).

【0032】[0032]

【数3】 [Equation 3]

【0033】ここで、β,β,βは本実施の形態
のフィッティングパラメータを示している。そして、
(式8)のβ、β、β、βを実測データと非線
型最小2乗法を使用してあわせこむことにより実測デー
タを再現する関数形を得ることができる。また、一般に
非線型最小2乗法は、初期値に依存して解が局所最小点
に停留し誤った解を導きだす可能性があることから、β
、βの初期値を大局最小点に到達するようにある範
囲で水準を持たせる。
Here, β 1 , β 2 , and β 3 represent the fitting parameters of this embodiment. And
By combining β 0 , β 1 , β 2 , and β 3 in (Equation 8) with the actual measurement data using the nonlinear least squares method, it is possible to obtain a functional form that reproduces the actual measurement data. Further, in general, the nonlinear least squares method has a possibility that the solution stays at the local minimum depending on the initial value and leads to an erroneous solution.
The initial values of 0 and β 1 are given levels within a certain range so as to reach the global minimum point.

【0034】このフィッティングにおいては、βは物
理的にはしきい値電圧に相当するものであり、その最終
解は、通常0(V)から電源電圧の間に存在する。ま
た、β は電流特性の直線の傾きであり通常0から電流
の最大値を電源電圧で割った値の5倍程度の範囲にあ
る。そこで、非線型最小2乗法を初期値β、βの解
の存在範囲に関して適当に分割し、すべての領域におい
て誤差が最小になる最終安定点を探査する。ここで、β
、βに関しては、直線からの傾きの劣化補正の位置
づけにあり初期値によらず最終解は安定する。
In this fitting, β0Thing
Theoretically it corresponds to the threshold voltage, and the final
The solution usually exists between 0 (V) and the power supply voltage. Well
, Β 1Is the slope of the straight line of the current characteristic, which is usually 0 to the current
Within the range of about 5 times the maximum value of divided by the power supply voltage.
It Therefore, the nonlinear least squares method is used as the initial value β.0, Β1Solution of
Appropriately divide the existence range of
To find the final stable point where the error is minimized. Where β
Two, ΒThreeFor, the position of the deterioration correction of the inclination from the straight line
In addition, the final solution is stable regardless of the initial value.

【0035】(C)弱反転領域のID−VG特性の合わ
せこみ 弱反転領域でのフィッティングを行うには、(式8)の
gsを以下の(式9)のようなVgseffに置き換
える。
(C) Incorporation of ID-VG characteristics in weak inversion region To perform fitting in the weak inversion region, V gs in (Equation 8) is replaced with V gseff as in (Equation 9) below.

【0036】[0036]

【数4】 [Equation 4]

【0037】ここでβ、β、β、βは項目
(B)の強反転で求めたパラメータを使用する。またV
gseffについては、(式4)の中で共通の項目をパ
ラメータとして置き換えることにより、(式10)のよ
うに書き換えたものを使用する。
Here, for β 0 , β 1 , β 2 , and β 3 , the parameters obtained by the strong inversion of item (B) are used. Also V
As for gseff , the common item in (Equation 4) is replaced as a parameter and rewritten as in (Equation 10) is used.

【0038】[0038]

【数5】 [Equation 5]

【0039】ここで、γ,γ,γは本実施の形態
のフィッティングパラメータを示している。そして、
(式10)のγ、γ、γを実測データと非線型最
小2乗法を使用してあわせこむことにより実測データを
再現する関数形を得ることができる。(式8)、(式
9)又は(式10)で用いている未知変数(β
β,β,β,γ,γ,γ)の数が7つであ
るため、少なくとも7点の実測データを用いることによ
り実測データを再現する関数形を得ることが可能とな
る。
Here, γ 1 , γ 2 , and γ 3 represent the fitting parameters of this embodiment. And
By combining γ 1 , γ 2 , and γ 3 in (Equation 10) with the actual measurement data using the nonlinear least squares method, it is possible to obtain a functional form that reproduces the actual measurement data. The unknown variable (β 0 , which is used in (Equation 8), (Equation 9), or (Equation 10),
Since the number of β 1 , β 2 , β 3 , γ 1 , γ 2 , γ 3 ) is 7, it is possible to obtain a functional form that reproduces the measured data by using the measured data of at least 7 points. Become.

【0040】図2〜図7は、上述した方法により得られ
た関数形から求めた特性と、その妥当性を検証した結果
を示す特性図である。上記項目(A)で説明したドレイ
ン電流のドレイン電圧依存を関数フィッティングした結
果を図2に示す。図2においては、VD=5Vのときの
IDを1.0として規格化(Arb.Unit)した特性を示し
ている。図2では、2箇所の測定点がフィッティングの
際に使用した実測データである。図2で示す操作を他の
ゲート電圧条件で実施し、決定した関数で計算したID
−VD特性(関数値)と、サンプルとして使用した実測
データを比較したものを図3に示す。フィッティングで
決定した関数は、全領域で実測と完全に一致しており、
この手法が妥当であることが証明された。
2 to 7 are characteristic diagrams showing the characteristic obtained from the function form obtained by the above-mentioned method and the result of verifying its validity. FIG. 2 shows the result of function fitting of the drain voltage dependence of the drain current described in the item (A). FIG. 2 shows the characteristics standardized (Arb.Unit) with an ID of 1.0 when VD = 5V. In FIG. 2, two measurement points are the actual measurement data used at the time of fitting. ID calculated by the determined function by performing the operation shown in FIG. 2 under other gate voltage conditions
FIG. 3 shows a comparison between the −VD characteristic (function value) and the actual measurement data used as a sample. The function determined by fitting is exactly the same as the actual measurement in all areas,
This method proved to be valid.

【0041】同様に、上記項目(B)に従い強反転領域
のドレイン電流のゲート電圧依存を関数フィッティング
した結果を図4に、上記項目(C)に従い弱反転領域の
ドレイン電流のゲート電圧依存を関数フィッティングし
た結果を図5に示す。また、上記項目(B)、(C)で
決定された関数を用いて実測データと比較した結果を図
6及び図7に示す。これらの特性図もVG=5Vのとき
のIDを1.0として規格化したものであり、図5は規
格化した特性を対数表示したものである。また、図6及
び図7は同じデータを線形、対数表示したものである。
決定した関数は線形領域および対数領域で実測データに
完全に一致しており本手法が妥当であることが証明され
た。
Similarly, the result of function fitting the gate voltage dependence of the drain current in the strong inversion region according to the above item (B) is shown in FIG. 4, and the gate voltage dependence of the drain current in the weak inversion region as a function according to the above item (C). The results of fitting are shown in FIG. 6 and 7 show the results of comparison with the actual measurement data using the functions determined in the above items (B) and (C). These characteristic diagrams are also standardized with an ID of 1.0 when VG = 5V, and FIG. 5 is a logarithmic representation of the standardized characteristics. 6 and 7 show the same data linearly and logarithmically.
The determined function is in good agreement with the measured data in the linear domain and the logarithmic domain, demonstrating that this method is valid.

【0042】また、初期値の水準を変化させることによ
る大域最小点の探査の効果を確認した結果を図8に示
す。図8は項目(B)におけるβとβに水準を持た
せた場合の関数値と実測値の誤差の等高線を示してお
り、図8のドットを付した部分が大域誤差最小点が存在
する初期値の組み合わせである。このように、本手法を
用いることにより効果的に大域誤差最小点における関数
形を決定することができる。
FIG. 8 shows the result of confirming the effect of exploring the global minimum point by changing the level of the initial value. FIG. 8 shows contour lines of the error between the function value and the actual measurement value when β 0 and β 1 in item (B) have a level, and the portion marked with dots in FIG. 8 has the global error minimum point. It is a combination of initial values. Thus, by using this method, the function form at the global error minimum point can be effectively determined.

【0043】本実施の形態により、測定する電気的特性
のデータ点数が1020点から104点と約10分の1
に削減することができた。これにより、測定に必要な時
間および必要なデジタルデータの記録量を従来の約10
分の1に低減できる。
According to this embodiment, the number of data points of electrical characteristics to be measured is 1020 to 104, which is about 1/10.
Could be reduced to As a result, the time required for measurement and the required recording amount of digital data can be reduced to about 10
It can be reduced by a factor of 1.

【0044】[0044]

【発明の効果】この発明によれば、最小の測定点数に基
づいて高精度に半導体素子の電気的特性を再現すること
ができ、電気的特性の測定時間を短縮するとともに、測
定結果を収容するデジタルデータベースの収容容量を最
小限に抑えることができる。
According to the present invention, the electrical characteristics of the semiconductor element can be reproduced with high accuracy based on the minimum number of measurement points, the measurement time of the electrical characteristics can be shortened, and the measurement result can be stored. The storage capacity of the digital database can be minimized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態に係る半導体素子の特
性シミュレーション装置の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of a semiconductor element characteristic simulation device according to an embodiment of the present invention.

【図2】 ID−VD特性のフィッティング結果を示す
特性図である。
FIG. 2 is a characteristic diagram showing a fitting result of ID-VD characteristics.

【図3】 ID−VD特性の関数値と実測値との比較を
示す特性図である。
FIG. 3 is a characteristic diagram showing a comparison between a function value of an ID-VD characteristic and an actually measured value.

【図4】 強反転領域のID−VG特性のフィッティン
グ結果を示す特性図である。
FIG. 4 is a characteristic diagram showing a fitting result of ID-VG characteristics in a strong inversion region.

【図5】 弱反転領域のID−VG特性のフィッティン
グ結果を示す特性図である。
FIG. 5 is a characteristic diagram showing a fitting result of ID-VG characteristics in a weak inversion region.

【図6】 ID−VG特性の関数値と実測値を線形表示
で比較した特性図である。
FIG. 6 is a characteristic diagram in which a function value of an ID-VG characteristic and an actual measurement value are compared in a linear display.

【図7】 ID−VG特性の関数値と実測値を対数表示
で比較した特性図である。
FIG. 7 is a characteristic diagram in which a function value of an ID-VG characteristic and an actually measured value are compared in logarithmic display.

【図8】 初期値を変化させて大域最小点の探査を行っ
た例を示す模式図である。
FIG. 8 is a schematic diagram showing an example in which the global minimum point is searched by changing the initial value.

【符号の説明】[Explanation of symbols]

1 データ測定手段 2 関数フィッティング手段 3 特性計算手段 4 データ出力手段 1 Data measurement means 2 Function fitting means 3 characteristics calculation means 4 Data output means

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ドレイン電圧の特性シミュレーシ
ョン方法であって、 特定のゲート電圧と基板電圧を設定し、 複数のドレイン電圧に対するドレイン電流の実測データ
と非線形最小2乗法を使用した合せこみにより、前記特
定のゲート電圧と基板電圧毎にドレイン電流−ドレイン
電圧特性を再現する関数形を得ることを特徴とする半導
体素子の特性シミュレーション方法。
1. A drain current-drain voltage characteristic simulation method using a MOS transistor model parameter, wherein specific gate voltage and substrate voltage are set, and measured data of drain current for a plurality of drain voltages and a nonlinear minimum of 2. A method of simulating characteristics of a semiconductor device, characterized in that a function form reproducing a drain current-drain voltage characteristic for each of the specific gate voltage and substrate voltage is obtained by fitting using a multiplication method.
【請求項2】 前記複数のドレイン電圧に対するドレイ
ン電流の実測データが少なくとも3点の実測データであ
ることを特徴とする請求項1記載の半導体素子の特性シ
ミュレーション方法。
2. The method for simulating the characteristics of a semiconductor device according to claim 1, wherein the measured data of the drain current with respect to the plurality of drain voltages is measured data of at least three points.
【請求項3】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ゲート電圧の特性シミュレーショ
ン方法であって、 特定のドレイン電圧と基板電圧を設定し、 複数のゲート電圧に対するドレイン電流の実測データと
非線形最小2乗法を使用した合せこみにより、前記特定
のドレイン電圧と基板電圧毎にドレイン電流−ゲート電
圧特性を再現する関数形を得ることを特徴とする半導体
素子の特性シミュレーション方法。
3. A drain current-gate voltage characteristic simulation method using a MOS transistor model parameter, wherein specific drain voltage and substrate voltage are set, and drain current measurement data for a plurality of gate voltages and nonlinear minimum 2 are set. A method for simulating characteristics of a semiconductor device, characterized in that a function form reproducing a drain current-gate voltage characteristic for each of the specific drain voltage and substrate voltage is obtained by fitting using a multiplication method.
【請求項4】 前記複数のゲート電圧に対するドレイン
電流の実測データが少なくとも7点の実測データである
ことを特徴とする請求項3記載の半導体素子の特性シミ
ュレーション方法。
4. The characteristic simulation method for a semiconductor device according to claim 3, wherein the measured data of the drain current with respect to the plurality of gate voltages is measured data of at least 7 points.
【請求項5】 前記関数形を強反転領域と弱反転領域の
それぞれについて求めることを特徴とする請求項3又は
4記載の半導体素子の特性シミュレーション方法。
5. The semiconductor device characteristic simulation method according to claim 3, wherein the functional form is obtained for each of the strong inversion region and the weak inversion region.
【請求項6】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ドレイン電圧の特性シミュレーシ
ョン装置であって、 複数のドレイン電圧に対するドレイン電流の実測データ
を取り込むデータ測定手段と、 取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、 決定した関数を用いてドレイン電流−ドレイン電圧の電
気的特性を計算する特性計算手段と、 前記特性計算手段による計算結果を出力するデータ出力
手段とを有し、 前記関数フィッティング手段は、特定のゲート電圧と基
板電圧を設定し、前記複数の実測データと非線形最小2
乗法を使用した合せこみにより、前記特定のゲート電圧
と基板電圧毎にドレイン電流−ドレイン電圧特性を再現
する関数を決定することを特徴とする半導体素子の特性
シミュレーション装置。
6. A drain current-drain voltage characteristic simulation device using a MOS transistor model parameter, comprising: data measuring means for taking measured data of drain current for a plurality of drain voltages; and a dedicated function for the taken measured data. Function fitting means for determining the shape of the function, characteristic calculation means for calculating electrical characteristics of drain current-drain voltage using the determined function, and data for outputting the calculation result by the characteristic calculation means Output means, the function fitting means sets a specific gate voltage and substrate voltage, and the plurality of measured data and the nonlinear minimum 2
A device for simulating characteristics of a semiconductor device, wherein a function for reproducing a drain current-drain voltage characteristic is determined for each of the specific gate voltage and substrate voltage by fitting using a multiplication method.
【請求項7】 前記複数のドレイン電圧に対するドレイ
ン電流の実測データが少なくとも3点の実測データであ
ることを特徴とする請求項6記載の半導体素子の特性シ
ミュレーション装置。
7. The semiconductor device characteristic simulation apparatus according to claim 6, wherein the measured data of the drain current with respect to the plurality of drain voltages is measured data of at least three points.
【請求項8】 MOSトランジスタモデルパラメータを
用いたドレイン電流−ゲート電圧の特性シミュレーショ
ン装置であって、 複数のゲート電圧に対するドレイン電流の実測データを
取り込むデータ測定手段と、 取り込んだ前記実測データを専用関数にフィッティング
し、その関数の形を決定する関数フィッティング手段
と、 決定した関数を用いてドレイン電流−ゲート電圧の電気
的特性を計算する特性計算手段と、 前記特性計算手段による計算結果を出力するデータ出力
手段とを有し、 前記関数フィッティング手段は、特定のドレイン電圧と
基板電圧を設定し、前記複数の実測データと非線形最小
2乗法を使用した合せこみにより、前記特定のドレイン
電圧と基板電圧毎にドレイン電流−ゲート電圧特性を再
現する関数を決定することを特徴とする半導体素子の特
性シミュレーション装置。
8. A device for simulating drain current-gate voltage characteristics using a MOS transistor model parameter, comprising: data measuring means for acquiring measured data of drain current for a plurality of gate voltages; and a dedicated function for the acquired measured data. Function fitting means for determining the shape of the function, characteristic calculation means for calculating electrical characteristics of drain current-gate voltage using the determined function, and data for outputting the calculation result by the characteristic calculation means Output means, the function fitting means sets a specific drain voltage and a substrate voltage, and performs a combination using the plurality of actual measurement data and a nonlinear least squares method to determine each of the specific drain voltage and the substrate voltage. To determine the function that reproduces the drain current-gate voltage characteristics. Characteristics simulation apparatus for a semiconductor device characterized.
【請求項9】 前記複数のゲート電圧に対するドレイン
電流の実測データが少なくとも7点の実測データである
ことを特徴とする請求項8記載の半導体素子の特性シミ
ュレーション装置。
9. The semiconductor device characteristic simulation device according to claim 8, wherein the measured data of the drain current with respect to the plurality of gate voltages is measured data of at least 7 points.
【請求項10】 前記関数フィッティング手段は、前記
関数形を強反転領域と弱反転領域のそれぞれについて求
めることを特徴とする請求項8又は9記載の半導体素子
の特性シミュレーション装置。
10. The characteristic simulation apparatus for a semiconductor element according to claim 8, wherein the function fitting means obtains the function form for each of the strong inversion region and the weak inversion region.
JP2001089147A 2001-03-19 2001-03-27 Semiconductor element characteristic simulation method and characteristic simulation apparatus Expired - Fee Related JP3431610B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001089147A JP3431610B2 (en) 2001-03-19 2001-03-27 Semiconductor element characteristic simulation method and characteristic simulation apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-77767 2001-03-19
JP2001077767 2001-03-19
JP2001089147A JP3431610B2 (en) 2001-03-19 2001-03-27 Semiconductor element characteristic simulation method and characteristic simulation apparatus

Publications (2)

Publication Number Publication Date
JP2002353440A JP2002353440A (en) 2002-12-06
JP3431610B2 true JP3431610B2 (en) 2003-07-28

Family

ID=26611507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001089147A Expired - Fee Related JP3431610B2 (en) 2001-03-19 2001-03-27 Semiconductor element characteristic simulation method and characteristic simulation apparatus

Country Status (1)

Country Link
JP (1) JP3431610B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884180A (en) * 2020-07-15 2020-11-03 华北电力大学 Direct current system protection method and device based on least square fitting

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943918B2 (en) * 2007-03-31 2012-05-30 財団法人福岡県産業・科学技術振興財団 Real shape verification device
KR100938675B1 (en) * 2007-12-17 2010-01-25 한국전자통신연구원 Apparatus and Method for modeling of source-drain current of Thin Film Transistor
JP2009253218A (en) * 2008-04-10 2009-10-29 Mitsubishi Electric Corp Circuit parameter extraction apparatus, and circuit parameter extraction method
JP5407737B2 (en) 2009-10-16 2014-02-05 富士通セミコンダクター株式会社 Model generation program, model generation apparatus, and model generation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884180A (en) * 2020-07-15 2020-11-03 华北电力大学 Direct current system protection method and device based on least square fitting
CN111884180B (en) * 2020-07-15 2021-05-18 华北电力大学 Direct current system protection method and device based on least square fitting

Also Published As

Publication number Publication date
JP2002353440A (en) 2002-12-06

Similar Documents

Publication Publication Date Title
JP3786657B2 (en) Simulation method and simulation apparatus
Shur et al. Unified MOSFET model
KR100335492B1 (en) Simplified method for extraction of model parameter set and statistical integrated circuit simulation method using the same
JP3269459B2 (en) MISFET overlap length measuring method, measuring device, and recording medium recording extraction program
JP4792439B2 (en) Simulation method and simulation apparatus
US7463988B2 (en) Parameter setting method and circuit operation testing method and electronic processing device
JP3431610B2 (en) Semiconductor element characteristic simulation method and characteristic simulation apparatus
WO2000077834A2 (en) Modelling electrical characteristics of thin film transistors
JP2008053692A (en) Simulation model of bt instability of transistor, and simulation modeling method
US7711526B2 (en) Simulator and parameter extraction device for transistor, simulation and parameter extraction method for transistor, and associated computer program and storage medium
JP2699844B2 (en) M0SFET device model and parameter extraction method
US20110238393A1 (en) Spice model parameter output apparatus and method, and recording medium
JP4748552B2 (en) MISFET overlap length extraction method, extraction apparatus, and recording medium storing extraction program
JP3175959B2 (en) Simulation method of semiconductor integrated circuit
JP2005340340A (en) Semiconductor simulation apparatus and method therefor
Angelov et al. MOSFET models at the edge of 100-nm sizes
JP2008053617A (en) Current model generating method and electronic circuit
JP2011215749A (en) Method, program and apparatus for supporting designing of semiconductor device
JP3340535B2 (en) Semiconductor property measurement system
JP2001119017A (en) Method and system for extracting model parameter
JP2005064164A (en) Method of extracting characteristic of mosfet
JP2003023078A (en) Evaluation method, device and program for integrated circuit design
JP5030577B2 (en) Parameter setting method, circuit operation verification method, and electronic apparatus
JP2013089696A (en) High breakdown voltage mosfet circuit simulation model creation method, device and program
JPH0773129B2 (en) Device parameter extractor

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees