JP3425611B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3425611B2
JP3425611B2 JP20604797A JP20604797A JP3425611B2 JP 3425611 B2 JP3425611 B2 JP 3425611B2 JP 20604797 A JP20604797 A JP 20604797A JP 20604797 A JP20604797 A JP 20604797A JP 3425611 B2 JP3425611 B2 JP 3425611B2
Authority
JP
Japan
Prior art keywords
circuit
image data
bits
output
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20604797A
Other languages
Japanese (ja)
Other versions
JPH1152918A (en
Inventor
和重 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP20604797A priority Critical patent/JP3425611B2/en
Publication of JPH1152918A publication Critical patent/JPH1152918A/en
Application granted granted Critical
Publication of JP3425611B2 publication Critical patent/JP3425611B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、映像や情報機器の
端末などに用いられる液晶表示装置に係り、特にには、
カーソル等の動きを明確に表示するための技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device used for terminals of video and information equipment, and more particularly,
The present invention relates to a technique for clearly displaying the movement of a cursor or the like.

【0002】[0002]

【従来の技術】一般的に、液晶表示装置においては、液
晶の点灯状態あるいは非点灯状態に遷移するための応答
速度が比較的遅く、カーソル等が高速に移動する場合
に、極めてその動きが見ずらくなる。
2. Description of the Related Art Generally, in a liquid crystal display device, the response speed for transitioning to a lighting state or a non-lighting state of liquid crystal is relatively slow, and when a cursor or the like moves at a high speed, the movement is extremely noticeable. It gets harder.

【0003】そこで、たとえば、特開平4−19786
号公報に開示されている従来技術の液晶表示装置では、
画像データを1フレームの期間分だけ記憶するフレーム
メモリを設け、入力画像データをnフレーム毎に取り出
して記憶し、nフレームの間は、液晶表示デバイスの応
答速度に合わせた速度でもって同じデータを繰り返し出
力して表示することにより、カーソルの動きが見ずらく
なるのを防止するようにしている。
Therefore, for example, Japanese Patent Laid-Open No. 4-19786.
In the conventional liquid crystal display device disclosed in the publication,
A frame memory that stores image data for one frame period is provided, and input image data is extracted and stored for every n frames. During n frames, the same data is stored at a speed that matches the response speed of the liquid crystal display device. By repeatedly outputting and displaying, it is possible to prevent the movement of the cursor from being difficult to see.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来技
術のように、表示データをnフレーム毎にとびとびに表
示するのでは、動画が不連続に表示されることになるた
め、動画の動きがスムーズでなくなり、表示が不自然に
なるという問題があった。
However, if the display data is displayed every n frames as in the prior art, the moving image is displayed discontinuously, so that the moving image is smooth. There was a problem that it disappeared and the display became unnatural.

【0005】本発明は、このような問題点に鑑み、動画
が連続的に不自然になること無く表示され、また、カー
ソルの動きが見ずらくなることの無い、液晶表示装置を
提供するものである。
In view of the above problems, the present invention provides a liquid crystal display device in which a moving image is continuously displayed without being unnatural and the movement of the cursor is not difficult to see. Is.

【0006】[0006]

【課題を解決するための手段】そこで、本発明では、上
記の課題を解決するために、入力画像データに対して、
時間軸方向にフィルタ処理を行って動きを強調する。す
なわち、入力画像データを1フレームの期間分だけ遅ら
せるフレームメモリを設け、現在のフレームの入力画像
データと、フレームメモリからの1フレーム前の画像デ
ータとの相関性を調べて、相関性の無い部分は動きのあ
る部分であるから、その部分を強調するようにしたこと
を特徴としたものである。
Therefore, in the present invention, in order to solve the above-mentioned problems ,
The motion is emphasized by performing the filtering process in the time axis direction. You
That is, the input image data is delayed by one frame period.
A frame memory that allows the input image of the current frame
Data and the image data of the previous frame from the frame memory
Check the correlation with the data, and if there is no correlation,
It is a feature that the emphasis is placed on that part because it is the part .

【0007】[0007]

【発明の実施の形態】本発明の請求項1に記載の液晶表
示装置は、nビットからなる入力画像データを1フレーム
期間分だけ遅らせるフレームメモリと、前記フレームメ
モリからの出力の内、上位のmビットのデータを反転す
る反転回路と、同じ上記のmビットのデータの量子化レ
ベルをk倍(k>1)する第1の乗算回路と、前記反転回路
からの 出力と前記第1の乗算回路の出力とを加算する第
1の加算回路とからなる動き強調処理手段と、入力画像
データの内の下位の残りの(n−m)ビットのデータと、前
記フレームメモリの出力の内の下位の(n−m)ビットのデ
ータとを加算する第2の加算回路と、この第2の加算回
路の出力の量子化レベルを2分の1にする第2の乗算回
路とを備えた平滑化手段と、前記両手段の出力を加算す
る加算手段と、を備えることを特徴としたものであり、
ノイズ成分の大きい下位の(n−m)ビットについては
平滑化を行うため、フレーム間のデータに差が有って動
きが検出される場合には、その部分が強調されるため、
カーソル等の視認性を向上するという作用を有する。
BEST MODE FOR CARRYING OUT THE INVENTION The liquid crystal display device according to claim 1 of the present invention uses n bits of input image data as one frame.
The frame memory that delays by the period and the frame memory
Inverts the upper m bits of the output from the memory
Same inverting circuit and the same quantization bit of m-bit data as above.
A first multiplication circuit for multiplying the bell by k times (k> 1), and the inverting circuit
From the output from the first multiplication circuit
Motion enhancement processing means including an addition circuit of 1 and an input image
The remaining lower (n−m) bits of data and the previous
In the output of the frame memory, the lower (n-m) -bit
A second adder circuit for adding the
A second multiplication round that reduces the quantization level of the output of the path by half.
A smoothing means having a path and the outputs of both means.
And a means for adding,
For the lower (n−m) bits with a large noise component,
Since smoothing is performed, there is a difference in data between frames
If a key is detected, that part is emphasized, so
It has the effect of improving the visibility of the cursor and the like.

【0008】本発明の請求項2に記載の液晶表示装置
は、請求項1の構成において、入力画像データの階調に
応じて、動き強調手段での処理対象となる上位のmビッ
トと、平滑化手段での処理対象となる下位の(n−m)
ビットとの分割の割合を変化させることを特徴とするも
のであり、入力データの階調が変化する画像において
も、安定した効果を有することができる。
According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the gray scale of the input image data is changed.
Accordingly, the upper m bits to be processed by the motion enhancing means are
And the lower order (nm) to be processed by the smoothing means.
It is also characterized by changing the ratio of division with bits
Therefore, in an image where the gradation of input data changes
Can also have a stable effect.

【0009】以下、本発明の具体的な実施の形態につい
て説明する。 (第1の参考例) 図1は、第1の参考例に係る液晶表示装置のブロック図
である。
Specific embodiments of the present invention will be described below. ( First Reference Example ) FIG. 1 is a block diagram of a liquid crystal display device according to a first reference example .

【0010】図1において、1は入力画像データに対し
てコントラスト強調を行うコントラスト強調処理手段と
しての画像処理回路、3は入力画像データの動きを検出
する動き検出手段としての動き検出回路、2は動き検出
回路3の検出結果に基づいて画像処理回路1のコントラ
スト強調処理を制御する制御手段としての制御回路、4
は液晶表示デバイスである。
In FIG. 1, 1 is an image processing circuit as a contrast enhancement processing means for performing contrast enhancement on input image data, 3 is a motion detection circuit as a motion detection means for detecting a motion of the input image data, and 2 is a motion detection circuit. A control circuit as control means for controlling the contrast enhancement processing of the image processing circuit 1 based on the detection result of the motion detection circuit 3, 4
Is a liquid crystal display device.

【0011】上記の動き検出回路3は、例えばフレーム
メモリや減算回路等を備えており、画素単位でフレーム
間の画像データの差を算出し、その結果に基づいて動き
量を求める。
The above-mentioned motion detection circuit 3 is provided with, for example, a frame memory, a subtraction circuit, etc., calculates a difference in image data between frames in pixel units, and obtains a motion amount based on the result.

【0012】制御回路2は、動き検出回路3で検出され
るフレーム間の動き量が予め設定された所定のしきい値
を越えた場合には、動き有りと判断してコントラストを
強調するための制御信号を出力する。
When the amount of movement between frames detected by the movement detection circuit 3 exceeds a preset threshold value, the control circuit 2 judges that there is movement and emphasizes the contrast. Output a control signal.

【0013】画像処理回路1は、例えば、量子化レベル
を大きくするための乗算回路等により構成されており、
入力された画像データの内、動き検出回路3からの制御
信号に基づいて動きのある画素位置に対応する画像デー
タを倍数して量子化レベルを大きくしてコントラスト強
調の処理を行う。
The image processing circuit 1 is composed of, for example, a multiplication circuit for increasing the quantization level,
Of the input image data, the image data corresponding to the pixel position with motion is multiplied based on the control signal from the motion detection circuit 3 to increase the quantization level and the contrast enhancement processing is performed.

【0014】この構成によれば、カーソル等が移動する
と、動き検出回路3により前フレームとの差が算出され
て動き量が求められ、制御回路2は、その検出された動
き量が予め設定されたしきい値を越えると、画像処理回
路1に対してコントラスト強調のための制御信号が出力
されるため、入力画像データの内の動きのあるカーソル
の部分は、画像処理回路1によってコントラストが強調
され、カーソルの部分が周りの画像よりコントラストが
高くなる。このため、カーソルの視認性を向上すること
ができる。
According to this structure, when the cursor or the like moves, the motion detection circuit 3 calculates the difference from the previous frame to obtain the motion amount, and the control circuit 2 presets the detected motion amount. When the threshold value is exceeded, a control signal for contrast enhancement is output to the image processing circuit 1. Therefore, the contrast of the moving cursor portion of the input image data is enhanced by the image processing circuit 1. As a result, the cursor portion has a higher contrast than the surrounding image. Therefore, the visibility of the cursor can be improved.

【0015】なお、この参考例1では、制御回路2は、
予め決められたしきい値を基準にコントラスト制御を行
うようにしているが、このしきい値は、必ずしも一定で
ある必要はなく、画像データの内容に応じて可変にして
もよい。また、画像処理装置1がコントラストの強調を
行うこととしたが、輪郭強調などの処理を行うようにし
てもよい。
In the reference example 1, the control circuit 2
Although the contrast control is performed based on a predetermined threshold value, this threshold value does not necessarily have to be constant, and may be variable according to the content of the image data. Further, although the image processing apparatus 1 is supposed to enhance the contrast, it is also possible to perform processing such as contour enhancement.

【0016】また、画像処理回路1としては、入力画像
データの内のR,G,Bのいずれか一つの画像データに
対してのみコントラスト強調を行うようにすることもで
きる。このようにすれば、動きのある部分の色が変化す
るため、カーソル等の視認性を一層向上させることがで
きる。 (第2の参考例) 図2は、本発明の第2の参考例、特に、動き強調処理手
段を含む要部を示すブロック図である。
Further, the image processing circuit 1 can also perform contrast enhancement only on one of the R, G, and B image data of the input image data. By doing so, the color of the moving portion changes, so that the visibility of the cursor and the like can be further improved. ( Second Reference Example ) FIG. 2 is a block diagram showing a second reference example of the present invention , in particular, a main part including a motion enhancement processing means.

【0017】図2において、30は入力画像データに対
して時間軸方向に動きの有無を検出するフィルタ処理を
行って動きを強調する動き強調処理手段、35は液晶表
示デバイスである。
In FIG. 2, reference numeral 30 is a motion enhancement processing means for performing a filtering process for detecting the presence or absence of motion in the time axis direction on the input image data to enhance the motion, and 35 is a liquid crystal display device.

【0018】動き強調処理手段30は、入力画像データ
を1フレーム分だけ記憶してこれを1フレームの期間だ
け遅延するフレームメモリ31と、このフレームメモリ
31からの出力を反転する反転回路32と、入力画像デ
ータの量子化レベルをk倍(ここでは、k=2)する乗算回
路33と、反転回路32からの出力と乗算回路33の出
力とを加算する加算回路34とを備えている。
The motion enhancement processing means 30 stores a frame of input image data for one frame and delays it for a period of one frame, and an inverting circuit 32 for inverting the output from the frame memory 31. A multiplication circuit 33 for multiplying the quantization level of the input image data by k (here, k = 2), and an addition circuit 34 for adding the output from the inverting circuit 32 and the output of the multiplication circuit 33 are provided.

【0019】上記構成の動作について、図3に示すタイ
ミングチャートを参照して説明する。
The operation of the above configuration will be described with reference to the timing chart shown in FIG.

【0020】現在のフレームにおける入力画像データが
たとえば図3(a)に示すようなものであるとすると、こ
れに並行して、フレームメモリ31からは、たとえば、
図3(b)に示すような1フレーム前の画像データが読み
出される。
If the input image data in the current frame is, for example, as shown in FIG. 3 (a), in parallel with this, from the frame memory 31, for example,
Image data of one frame before as shown in FIG. 3B is read.

【0021】ここで、1フレームの期間にわたってカー
ソル等が静止している場合には、図3(a),(b)の左側の
波形に示すように、1フレーム前後の画像データには変
化がないが、1フレームの期間でカーソル等が移動した
場合には、図3(a),(b)の右側の波形に示すように、1
フレーム前後の画像データには相関性がなくなる。
Here, when the cursor or the like is stationary for a period of one frame, there is no change in the image data before and after one frame as shown in the waveforms on the left side of FIGS. 3 (a) and 3 (b). However, if the cursor or the like moves during the period of one frame, as shown in the waveforms on the right side of FIGS. 3 (a) and 3 (b),
The image data before and after the frame has no correlation.

【0022】反転回路32は、フレームメモリ31から
読み出される画像データを反転するため、その出力は図
3(c)に示すようになる。また、乗算回路33は、現在
の入力画像データを2倍するので、このときの出力は図
3( d)に示すようになる。
Since the inverting circuit 32 inverts the image data read from the frame memory 31, its output is as shown in FIG. 3 (c). Further, since the multiplication circuit 33 doubles the current input image data, the output at this time is as shown in FIG. 3 (d).

【0023】加算回路34は、反転回路32の出力と、
乗算回路33の出力とを加算するので、このときの出力
は図3(e)に示すようになる。すなわち、1フレーム前
後で動きのない場合には、画像データの量子化レベルに
変化はないが、1フレーム前後で動きのある場合には、
その部分の画像データは量子化レベルが2倍になる。
The adder circuit 34 outputs the output of the inverting circuit 32 and
Since the output of the multiplication circuit 33 is added, the output at this time is as shown in FIG. That is, when there is no movement before and after one frame, the quantization level of the image data does not change, but when there is movement before and after one frame,
The quantization level of the image data of that portion is doubled.

【0024】そして、この加算回路34からの画像デー
タが液晶表示デバイス35に出力されて表示される。
Then, the image data from the adding circuit 34 is output to the liquid crystal display device 35 and displayed.

【0025】このように、この参考例2では、動き強調
処理手段30によって、入力画像データに対して時間軸
方向に動きの有無を検出するフィルタ処理を行い、動き
のある部分は信号振幅が2倍に強調されて表示されるの
で、カーソル等の視認性が向上し、液晶表示デバイス3
5の応答速度の遅さを補うことができる。
As described above, in the second reference example , the motion enhancing processing means 30 performs the filtering process for detecting the presence or absence of the movement in the time axis direction on the input image data, and the moving portion has the signal amplitude of 2. Since the display is emphasized twice, the visibility of the cursor and the like is improved, and the liquid crystal display device 3
The slow response speed of 5 can be compensated.

【0026】なお、この参考例2では、乗算回路33
は、入力画像データの量子化レベルを2倍(k=2)する
ようにしているが、これに限定されるものではなく、カ
ーソル等の視認性を考慮してkの値を適宜設定する(ただ
し、k>1)ことができる。 (実施の形態) 上記の参考例2では、動き強調処理手段30を構成する
乗算回路33によって、現在のフレームの入力画像デー
タの量子化レベルを単に2倍しているため、フレーム間
で全く相関のないノイズ成分についてもそのまま強調さ
れてしまうおそれがある。この実施の形態は、かかる問
題を解決したものである。
Incidentally, thisReference exampleIn 2, the multiplication circuit 33
Doubles the quantization level of input image data (k = 2)
However, it is not limited to this.
Set the value of k appropriately considering the visibility of
And k> 1). (Form of implementationstate) aboveReference example2 constitutes the motion enhancement processing means 30.
The multiplication circuit 33 causes the input image data of the current frame
Since the quantization level of the data is simply doubled,
Therefore, noise components that have no correlation are emphasized as they are.
There is a risk of being lost. Form of this implementationThe state is, Such question
It is a solution to the problem.

【0027】図4は、本発明の実施の形態に係る液晶表
示装置の、特に、動き強調処理手段と平滑化手段とを含
む要部を示すブロック図である。
[0027] Figure 4, the liquid crystal display device according to the shape condition of the present invention, in particular, is a block diagram showing a main part including a motion enhancement processing means and smoothing means.

【0028】図4において、50はnビットからなる入
力画像データの上位のmビット(m<n)については時間軸
方向に動きの有無を検出するフィルタ処理を行って動き
を強調する動き強調処理手段、58は下位の残り(n−m)
ビットについて平滑化を行う平滑化手段、56は両手段
50,58の出力を加算する加算手段、57は液晶表示
デバイスである。
In FIG. 4, reference numeral 50 is a motion enhancement process for enhancing the motion by performing a filtering process for detecting the presence or absence of motion in the time axis direction for the upper m bits (m <n) of the input image data consisting of n bits. Means, 58 is the rest of the lower order (n-m)
Smoothing means for smoothing bits, 56 is addition means for adding the outputs of both means 50 and 58, and 57 is a liquid crystal display device.

【0029】動き強調処理手段50は、基本的には、図
2に示した参考例2の場合の動き強調処理手段30と同
じ構成であって、nビットからなる入力画像データを1フ
レーム期間分だけ遅らせるフレームメモリ51と、この
フレームメモリ51からの出力の内、上位のmビットの
データを反転する反転回路53と、同じ上記のmビット
のデータの量子化レベルをk倍(ここではk=2)する第1
の乗算回路55と、反転回路53からの出力と第1の乗
算回路55の出力とを加算する第1の加算回路56とか
らなる。なお、第1の加算回路56は、前述の両手段5
0,58の出力を加算する加算手段と兼用されている。
The motion enhancing processing means 50 has basically the same configuration as the motion enhancing processing means 30 in the case of the reference example 2 shown in FIG. 2, and the input image data consisting of n bits is equivalent to one frame period. A frame memory 51 for delaying only the above, an inverting circuit 53 for inverting the upper m-bit data of the output from the frame memory 51, and the same quantization level of the above-mentioned m-bit data k times (where k = 2) First to do
And a first adding circuit 56 for adding the output from the inverting circuit 53 and the output of the first multiplying circuit 55. The first adder circuit 56 is the same as the means 5 described above.
It is also used as an adding means for adding outputs of 0 and 58.

【0030】一方、平滑化手段58は、入力画像データ
の内の下位の残りの(n−m)ビットのデータと、フレーム
メモリ51の出力の内の下位の(n−m)ビットのデータと
を加算する第2の加算回路52と、この第2の加算回路
52の出力の量子化レベルを2分の1にする第2の乗算
回路54とを備える。
On the other hand, the smoothing means 58 stores the remaining lower (n−m) bits of the input image data and the lower (n−m) bits of the output of the frame memory 51. And a second multiplication circuit 54 for reducing the quantization level of the output of the second addition circuit 52 to ½.

【0031】次に、上記構成の動作について、図5に示
すタイミングチャートを参照して説明する。なお、ここ
では、入力画像データは、8ビット(n=8)のビット幅
を有するデータとし、動き強調処理手段50の処理対象
となる画像データは、その内の上位4ビット(m=4)、
平滑化手段58の処理対象となる画像データは、その残
りの下位4ビット(n−m=4)であるとする。
Next, the operation of the above configuration will be described with reference to the timing chart shown in FIG. It should be noted that here, the input image data is data having a bit width of 8 bits (n = 8), and the image data to be processed by the motion enhancement processing means 50 has upper 4 bits (m = 4). ,
It is assumed that the image data to be processed by the smoothing means 58 is the remaining lower 4 bits (n−m = 4).

【0032】現在のフレームにおける入力画像データ
が、たとえば図5(a)に示すようなものであるとする
と、第1の乗算回路55は、この入力画像データの内の
上位4ビットを取り出し、下位4ビットに“0”を補っ
てその量子化レベルを2倍する。このため、第1の乗算
回路55の出力は、図5(b)に示すようになる。つま
り、8ビットの出力の内、ノイズ成分が多く含まれる下
位4ビットのデータは“0”であり、上位4ビットのレ
ベルが強調される。
If the input image data in the current frame is, for example, as shown in FIG. 5 (a), the first multiplication circuit 55 extracts the upper 4 bits of this input image data and outputs the lower bits. The quantization level is doubled by supplementing "0" to 4 bits. Therefore, the output of the first multiplication circuit 55 becomes as shown in FIG. 5 (b). That is, in the output of 8 bits, the data of the lower 4 bits containing a lot of noise components is “0”, and the level of the upper 4 bits is emphasized.

【0033】上記の動作に並行して、フレームメモリ5
1からは、1フレーム前の画像データが読み出され、こ
れが反転回路53に加わる。反転回路53は、フレーム
メモリ51からの出力の内、上位4ビットを取り出し、
残りの下位4ビットには“0”を補って反転する。これ
により、反転回路53の出力は図5(c)に示すようにな
る。
In parallel with the above operation, the frame memory 5
The image data of one frame before is read from 1, and this is added to the inversion circuit 53. The inverting circuit 53 takes out the upper 4 bits from the output from the frame memory 51,
The remaining lower 4 bits are complemented with "0" and inverted. As a result, the output of the inverting circuit 53 becomes as shown in FIG.

【0034】第2の加算回路52は、現在の入力画像デ
ータの内の下位4ビットと、フレームメモリ51から読
み出された1フレーム前の画像データの内の下位4ビッ
トとを加算する。そして、次段の第2の乗算回路54
は、その加算出力の量子化レベルを2分の1にする。こ
れにより、第2の乗算回路54の出力は、図5(d)に示
すようになる。つまり、ノイズ成分は、1フレーム前後
で相関性がないので、1フレーム前後のデータを加算し
た後にこれを2分の1することで平均化(平滑化)される
ことになる。
The second adder circuit 52 adds the lower 4 bits of the current input image data and the lower 4 bits of the image data of one frame before read from the frame memory 51. Then, the second multiplication circuit 54 at the next stage
Reduces the quantization level of the addition output to 1/2. As a result, the output of the second multiplication circuit 54 becomes as shown in FIG. 5 (d). That is, since the noise component has no correlation before and after one frame, it is averaged (smoothed) by adding the data before and after one frame and halving it.

【0035】第1の加算回路56は、第1の乗算回路5
5の出力と、反転回路53の出力と、第2の乗算回路5
4の出力をともに加算するので、このときの出力は図5
(e)に示すようになる。すなわち、1フレーム前後で動
きの無い場合(図5の左半分の波形の場合)には、入力画
像データと第1の加算回路56からの出力画像データと
はノイズ成分の部分を除いてほとんど差がないが、1フ
レーム前後で動きのある場合(図5の右半分の波形の場
合)には、画像データの上位の4ビットについては、そ
の画像データは量子化レベルが2倍になって強調され
る。また、ノイズ成分が多く含まれる下位4ビットの画
像データについては、前フレームと現フレームとの平均
が取られるため、画像の動きの有無にかかわらずに、ノ
イズ成分が有効に抑制される。
The first adding circuit 56 is the first multiplying circuit 5
5, the output of the inverting circuit 53, and the second multiplication circuit 5
Since the outputs of 4 are added together, the output at this time is as shown in FIG.
It becomes as shown in (e). That is, when there is no movement around one frame (in the case of the waveform on the left half of FIG. 5), there is almost no difference between the input image data and the output image data from the first addition circuit 56 except for the noise component. However, when there is motion around one frame (in the case of the waveform in the right half of FIG. 5), the quantization level of the upper 4 bits of the image data is doubled and emphasized. To be done. Further, for the lower 4-bit image data containing a lot of noise components, the average of the previous frame and the current frame is taken, so that the noise components are effectively suppressed regardless of the presence or absence of image motion.

【0036】そして、この第1の加算回路56からの画
像データが液晶表示デバイス57に出力されて表示され
る。
The image data from the first adding circuit 56 is output to the liquid crystal display device 57 and displayed.

【0037】このように、この実施の形態では、動き強
調処理手段50によって入力画像データの動きのある部
分が強調されるので、液晶表示デバイスの応答速度の遅
さを補うことができるだけでなく、平滑化手段58によ
ってノイズ成分が平均化される。
[0037] Thus, in the form status of this embodiment, since the motion of some portion of the input image data by the motion enhancement processing means 50 is stressed, can only compensate for the slow response speed of the liquid crystal display device Instead, the smoothing means 58 averages the noise components.

【0038】なお、この実施の形態において。画像デー
タを上位4ビット(m=4)、下位4ビット(n−m=4)に
分けて処理を行うこととしたが、これに限定されもので
はなく、入力画像データの階調に応じて、たとえば、上
位6ビット(m=6)、下位2ビット(n−m=2)といった
様に、分割の割合を変化させてもよい。また、画像デー
タのビット幅に応じて上位と下位の分割を変えてもよ
い。
It should be noted, Oite to form state of this embodiment. The image data is divided into the upper 4 bits (m = 4) and the lower 4 bits (n−m = 4), but the processing is not limited to this, and the processing is performed according to the gradation of the input image data. For example, the division ratio may be changed such as upper 6 bits (m = 6) and lower 2 bits (n−m = 2). Further, the upper and lower divisions may be changed according to the bit width of the image data.

【0039】また、この実施の形態では、第1の乗算回
路55は、入力画像データの量子化レベルを2倍(k=
2)するようにしているが、これに限定されるものでは
なく、カーソル等の視認性を考慮してkの値を適宜設定
する(ただし、k>1)ことができる。
Further, the shape condition of the present invention, the first multiplier circuit 55 is twice the quantization level of the input image data (k =
However, the present invention is not limited to this, and the value of k can be set appropriately (k> 1) in consideration of the visibility of the cursor and the like.

【0040】[0040]

【発明の効果】本発明によれば、応答速度の遅い液晶表
示デバイスを備えた液晶表示装置において、動画が連続
的に不自然になること無く表示され、また、カーソルの
動きが見ずらくなることが無いため、従来よりも視認性
を向上させることができる。
According to the present invention, in a liquid crystal display device equipped with a liquid crystal display device having a slow response speed, a moving image is continuously displayed without being unnatural and the movement of the cursor becomes difficult to see. Therefore, the visibility can be improved more than ever before.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の参考例における液晶表示装置の
要部を示すブロック図
FIG. 1 is a block diagram showing a main part of a liquid crystal display device according to a first reference example of the present invention.

【図2】本発明の第2の参考例における液晶表示装置の
要部を示すブロック図
FIG. 2 is a block diagram showing a main part of a liquid crystal display device according to a second reference example of the present invention.

【図3】本発明の第2の参考例における液晶表示装置の
動作説明に供するタイミングチャート
FIG. 3 is a timing chart for explaining the operation of the liquid crystal display device according to the second reference example of the present invention.

【図4】本発明の実施の形態における液晶表示装置の要
部を示すブロック図
Block diagram showing the main part of a liquid crystal display device definitive the form status of implementation of the invention; FIG

【図5】本発明の実施の形態における液晶表示装置の動
作説明に供するタイミングチャート
Figure 5 is a timing chart for explaining the operation of the liquid crystal display device definitive to form state of the present invention

【符号の説明】[Explanation of symbols]

1 画像処理回路 2 制御回路 3 動き検出回路 4,35,57 液晶表示デバイス 30 動き強調処理手段 31,51 フレームメモリー 32 乗算回路 33,53 反転回路 34 加算回路 50 動き強調処理手段 52 第2の加算回路 54 第2の乗算回路 55 第1の乗算回路 56 第1の加算回路 58 平滑化手段 1 Image processing circuit 2 control circuit 3 Motion detection circuit 4,35,57 Liquid crystal display device 30 motion enhancement processing means 31,51 frame memory 32 multiplication circuit 33,53 Inversion circuit 34 Adder circuit 50 motion enhancement processing means 52 Second adder circuit 54 Second Multiplier Circuit 55 First Multiplier Circuit 56 First Adder Circuit 58 smoothing means

フロントページの続き (56)参考文献 特開 平5−11971(JP,A) 特開 平3−189693(JP,A) 特開 平3−51888(JP,A) 特開 平2−153687(JP,A) 特開 平6−324802(JP,A) 特開 平6−46358(JP,A) 特開 平2−153688(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74 Continuation of the front page (56) Reference JP 5-11971 (JP, A) JP 3-189693 (JP, A) JP 3-51888 (JP, A) JP 2-153687 (JP , A) JP-A-6-324802 (JP, A) JP-A-6-46358 (JP, A) JP-A-2-153688 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB) Name) G09G 3/00-3/38 G02F 1/133 505-580 H04N 5/66-5/74

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 nビットからなる入力画像データを1フレ
ーム期間分だけ遅らせるフレームメモリと、前記フレー
ムメモリからの出力の内、上位のmビットのデータを反
転する反転回路と、同じ上記のmビットのデータの量子
化レベルをk倍(k>1)する第1の乗算回路と、前記反転
回路からの出力と前記第1の乗算回路の出力とを加算す
る第1の加算回路とからなる動き強調処理手段と、 入力画像データの内の下位の残りの(n−m)ビットのデー
タと、前記フレームメモリの出力の内の下位の(n−m)ビ
ットのデータとを加算する第2の加算回路と、この第2
の加算回路の出力の量子化レベルを2分の1にする第2
の乗算回路とを備えた平滑化手段と、 前記両手段の出力を加算する加算手段と、 を備えることを特徴とする液晶表示装置。
1.One frame of input image data consisting of n bits
Frame memory that delays the frame period, and the frame
The upper m bits of the output from the memory
Inverting circuit that inverts the same quantum of m-bit data
A first multiplication circuit for multiplying the conversion level by k times (k> 1), and the inversion
Add the output from the circuit and the output of the first multiplication circuit
Motion enhancement processing means including a first addition circuit, The remaining (n−m) bits of data in the lower part of the input image data
And the lower (n-m) bit of the output of the frame memory.
And a second adder circuit for adding
Second to reduce the quantization level of the output of the adder circuit of
Smoothing means including a multiplication circuit of Adding means for adding the outputs of both means, A liquid crystal display device comprising:
【請求項2】 請求項1記載の液晶表示装置において、入力画像データの階調に応じて、動き強調手段での処理
対象となる上位のmビットと、平滑化手段での処理対象
となる下位の(n−m)ビットとの分割の割合を変化さ
せる ことを特徴とする液晶表示装置。
2. The liquid crystal display device according to claim 1 , wherein the processing by the motion enhancing means is performed according to the gradation of the input image data.
Target high-order m bits and processing target by smoothing means
The ratio of division with the lower (nm) bits becomes
A liquid crystal display device characterized by:
JP20604797A 1997-07-31 1997-07-31 Liquid crystal display Expired - Fee Related JP3425611B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20604797A JP3425611B2 (en) 1997-07-31 1997-07-31 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20604797A JP3425611B2 (en) 1997-07-31 1997-07-31 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH1152918A JPH1152918A (en) 1999-02-26
JP3425611B2 true JP3425611B2 (en) 2003-07-14

Family

ID=16517008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20604797A Expired - Fee Related JP3425611B2 (en) 1997-07-31 1997-07-31 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3425611B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058821A (en) * 2006-12-22 2008-06-26 삼성전자주식회사 Backlight unit and liquid crystal display
JP4530002B2 (en) * 2007-07-06 2010-08-25 セイコーエプソン株式会社 Hold-type image display device

Also Published As

Publication number Publication date
JPH1152918A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
JP3873918B2 (en) Image processing apparatus, image processing method, and image processing program
EP2114067B1 (en) Image processing apparatus and image processing method, and program
KR100973100B1 (en) Image processing apparatus and control method
JPH06121192A (en) Noise removing circuit
EP2262255B1 (en) Image processing apparatus and image processing method
JP2010028575A (en) Image processing apparatus and control method thereof
JP3873917B2 (en) Image processing apparatus, image processing method, and image processing program
JP5676874B2 (en) Image processing apparatus, control method therefor, and program
JPWO2011155258A1 (en) Image processing apparatus and method, image display apparatus and method
JP3425611B2 (en) Liquid crystal display
JP2000330501A (en) Liquid crystal driving circuit
JPH07162718A (en) Cyclic noise reducing device
JP2929105B2 (en) Liquid crystal drive
JP4316217B2 (en) Image processing device
AU8357998A (en) Contour emphasizing circuit
JP5147655B2 (en) Video signal processing device and video display device
JP2536403B2 (en) Liquid crystal drive
JP5867162B2 (en) Video processing apparatus, video processing method, video display apparatus, and video display method
JP4976836B2 (en) Liquid crystal display
JPH11203467A (en) Display and its method
JPS61177073A (en) Picture image signal processor
JP3338252B2 (en) Image processing device
JPH06121193A (en) Noise removing circuit
JPH088671B2 (en) Liquid crystal drive
JP4767568B2 (en) Error diffusion circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees