JP4316217B2

JP4316217B2 - Image processing device

Info

Publication number: JP4316217B2
Application number: JP2002283685A
Authority: JP
Inventors: 康博西田; 伸一青倉; 哲児都甲
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2009-08-19
Anticipated expiration: 2022-09-27
Also published as: JP2004118047A

Description

【０００１】
【発明の属する技術分野】
この発明は、画像処理装置に関し、特に、動画表示時のフリッカー現象の低減を図る画像処理装置に関する。
【０００２】
【従来の技術】
液晶表示装置（以下、ＬＣＤとよぶ）において、表示するデータの種類、ＬＣＤのレスポンス、アプリケーションソフトの輝度情報や描画速度など、種々の原因により、動画表示をする際にフリッカーが発生する。
フリッカーの発生を低減する一つの方法としては、一画面を表示するデータのフレーム間の輝度差を小さくすることがあげられるが、この方法では本来表現されるべき色空間情報を忠実に再現できなくなることになる。
【０００３】
また、ＬＣＤに入力される画像信号の周波数が、ＬＣＤの表示周波数と異なる場合には、不規則な周期で映像の時間的順序の逆転がおこることになるので、動画表示において滑らかさを欠くことがあった。
【０００４】
従来の画像処理装置において、この動画表示の不自然さをなくすことを目的とする装置が提案されている（たとえば、特許文献１参照）。
図１０に、滑らかな動画を得るために提案されたこの特許文献の周波数変換装置の構成図を示す。図１０において、２０１は画像信号の入力端子、２０２、２０６はフレームバッファ（画像メモリ）、２０３、２０５はそれぞれ係数（１−α）、αとの乗算器（０≦α＜１）、２０４は加算器である。
【０００５】
ある時刻ｔに、入力端子２０１に入力された画像信号ｕ（ｔ）は、フレームバッファ２０２に蓄積され、その後順次読み出されて乗算器２０３において係数（１−α）が乗算される。この乗算された画像信号（１−α）ｕ（ｔ）は、加算器２０４に入力される。
【０００６】
一方、フレームバッファ２０６には、１フレーム前に相当する時刻ｔ−１の入力画像信号が蓄積されている。加算器２０４において、この乗算された画像信号（１−α）ｕ（ｔ）と、フレームバッファ２０６から読み出された１フレーム前の時刻ｔ−１の画像信号Ｆ（ｔ−１）に乗算器２０５で係数αを乗算した信号（αＦ（ｔ−１））とが加算される。この加算された信号は、フレームバッファ２０６に蓄積される。
ここで、乗算器２０５で係数αを乗算した信号は、残像成分であり、加算器２０４でこの残像成分を加算することにより、視覚的により滑らかな動画像を実現している。
【０００７】
また、動画像の動き量を検出するために動きレベル判定回路が用いられるが、入力画像信号にスパイク状のノイズ成分がある場合、静止した画像であるにもかかわらず、動画と判定してしまい誤動作することがあった。このようなスパイク状のノイズが混入した孤立点の画素を検出して動きレベル判定処理の誤動作を防止する技術が提案されている（例えば、特許文献２参照）。
【０００８】
【特許文献１】
特開平９−１０１７６５号公報
【特許文献２】
特開平１−２９０３８９号公報
【０００９】
【発明が解決しようとする課題】
しかし、前記した特許文献１に記載のものでは、フレームバッファに格納された画像信号をそのまま出力画像信号として利用しているので、少なくとも１フレーム分の完全な画像信号を記憶しておく画像メモリを設ける必要があり、コストアップとなっていた。
【００１０】
さらに、特許文献2に記載のものでは、動画像表示のスパイクノイズが発生した孤立点を除去するのには有効な技術であるが、フレーム間の画像信号によって生じるフリッカー現象を低減させることはできない。
【００１１】
そこで、この発明は、以上のような事情を考慮してなされたものであり、入力画像信号の周波数と画像表示装置の表示周波数とが異なる場合でも、静止画表示の色再現性を損なうことなく、動画像表示の際のフリッカー現像を低減させることのできる画像処理装置を提供することを目的とする。
また、この発明は、１フレーム分の画像信号をすべて記憶しなくても、１フレーム前の画像の残像効果が得られる画像処理装置を提供することを目的とする。
さらに、変化した画素の周辺画素の画像信号を考慮して画像信号を補正することにより、動画像についてより滑らかな残像効果を得ることのできる画像処理装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明は、所定の時刻ｔ₁に入力された入力画像信号ａを格納する画像記憶部と、前記所定の時刻ｔ₁の１フレーム後に入力される入力画像信号ｂを所定の係数α倍（０≦α＜１）する第１乗算器と、前記格納された入力画像信号ａを係数（１−α）倍する第２乗算器と、α倍された信号ｂと（１−α）倍された信号ａとを加算して画像信号ｃを出力する第１加算器と、前記入力画像信号ｂと前記画像記憶部に格納された入力画像信号ａとを比較して、変化のあった画素を検出し、変化状態に対応した係数βを算出する画像比較部と、
画像比較部で検出された前記変化画素のそれぞれについて、変化画素とその所定の周辺画素の平均値を算出するフィルタ処理部と、フィルタ処理部で算出された平均値に、係数（１−β）倍する第３乗算器と、前記第１加算器から出力される画像信号ｃを係数β倍する第４乗算器と、（１−β）倍された平均値とβ倍された画像信号ｃとを加算する第２加算器とを備え、第２加算器で加算された画素信号を出力することを特徴とする画像処理装置を提供するものである。
これによれば、時間的に隣接する２つのフレームの入力画像信号をそれぞれ所定係数倍した後に加算しているので、静止画を表示するときの色再現性を損なうことなく、動画像表示時のフリッカーを低減させることができる。
【００１３】
また、前記画像記憶部に格納される入力画像信号は、１フレームを構成する各画素の所定数の上位ビットとしてもよい。これによれば、画像信号を記憶する画像記憶部の記憶容量を節約することができる。
たとえば、後述する実施例２の図６のようにすれば、８ビットから構成される入力画像信号のうち２ビットだけを記憶すればよいので、記憶容量を１／４程度に節約することができる。
【００１４】
ここで、前記変化画素の周辺画素は、変化画素を中心として隣接する８つの画素を用いてもよい。
また、前記変化のあった画素についての係数βは０＜β＜１とし、変化のない画素についての係数βはβ＝１とするようにしてもよい。
また、この発明は、所定の時刻ｔ ₁ に入力された入力画像信号ｂを、所定の係数（１−α）倍（０≦α＜１）する第５乗算器と、時刻ｔ ₁ よりも１フレーム前に入力された入力画像信号ａを格納する画像記憶部と、前記画像記憶部から読み出された入力画像信号ａを係数α倍する第６乗算器と、前記第５乗算器から出力された信号（１−α）ｂと、前記第６乗算器から出力された信号αａとを加算する第３加算器と、前記入力画像信号ｂと画像記憶部に格納された入力画像信号ａとを比較して、変化のあった画素を検出し、変化状態に対応した係数βを算出する画像比較部と、画像比較部で検出された前記変化画素のそれぞれについて、変化画素とその所定の周辺画素の平均値を算出するフィルタ処理部と、フィルタ処理部で算出された平均値に、係数（１−β）倍する第３乗算器と、前記画像記憶部から読み出された入力画像信号ａを係数β倍する第４乗算器と、（１−β）倍された平均値とβ倍された入力画像信号ａとを加算する第２加算器とを備え、第２加算器で加算された画素信号を出力することを特徴とする画像処理装置を提供するものである。
【００１５】
以下の実施例においては、画像記憶部を画像メモリと呼ぶ。画像記憶部としては、たとえばＲＡＭ、フィールドメモリ、ＦＩＦＯなどの書き換え可能な記憶素子が用いられる。また、各構成要素は、高い処理速度を得るために、バッファ、カウンタ、フリップフロップなどの論理演算素子からなるハードウェアロジックで構成されることが好ましい。この発明において画像信号とは、表示装置の各画素ごとに与えられる輝度レベルを表わす輝度信号のことをいう。
【００１６】
【発明の実施の形態】
以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
＜実施例１＞
図１に、この発明の実施例１の画像処理装置の全体構成図を示す。
図１において、画像処理装置１０６は、画像入力部１０２、画像処理部１０３、および画像補正部１０４とから構成される。
画像出力装置１０１は、表示する画像を生成する装置であり、たとえばパソコン等を利用することができる。
画像表示装置１０５は、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置を意味し、画像処理装置１０６で表示用に変換された画像信号を受けて表示するものである。
【００１７】
この発明では、動画像のフリッカーを低減するための補正処理等を行う画像処理装置１０６の構成、特に画像補正部１０４の構成に特徴を有する。
画像処理装置１０６の画像入力部１０２は、画像出力装置１０１から与えられる画像信号を受けて次段の画像処理部１０３で処理できる信号に変換する部分であり、たとえば、入力されたアナログの画像信号やＤＶＩのような差動のデジタル信号をデジタル信号に変換する処理を行なう部分である。
画像処理部１０３は、画像入力部１０２で変換された後の画像信号を、画像処理装置１０５における表示の基本的タイミングを示す表示周波数と同一の周波数を持つ信号に変換する部分である。ここの画像処理部１０３おける周波数変換が、入力周波数と出力周波数が異なるときに、動画表示時に滑らかさを欠く原因となる不規則な周期での映像の時間的順序の逆転をおこすことになる。
画像補正部１０４は、次に詳述するが、画像処理部１０３で周波数が変換された画像信号に対し、残像効果を発生させて動画のフリッカー現象を低減するための補正を行なう部分である。
【００１８】
図２に、この発明の画像処理装置１０６の画像補正部１０４の一実施例の構成図を示す。
図２に示すように画像補正部１０４は、画像メモリ１１２、乗算器１１３、１１４および加算器１１５とから構成される。
ここで、画像メモリ１１２が画像記憶部に相当し、乗算器１１３が第１乗算器、乗算器１１４が第２乗算器、加算器１１５が第１加算器にそれぞれ相当する。
【００１９】
乗算器１１３は、入力画像信号１１１に、係数αを乗算するものであり、乗算器１１４は、画像メモリ１１２からの読み出した信号に、係数（１−α）を乗算するものである。ここで係数αは、０≦α＜１とする。
画像処理部１０３で画像表示装置１０５の表示周波数と同一の周波数に変換された入力画像信号１１１は、画像補正部１０４の画像メモリ１１２と、乗算器１１３に入力される。画像メモリ１１２には、ある時刻ｔの画像信号ｕ（ｔ）として蓄積される。
【００２０】
一方、乗算器１１３に入力された画像信号１１１は、係数αを乗算され、加算器１１５に与えられる。すなわち、信号αｕ（ｔ）が与えられる。
また、画像メモリ１１２からは、１フレーム前（時刻ｔ−１）に入力され蓄積されていた入力画像信号１１１（ｕ（ｔ−１））が読み出され、乗算器１１４に与えられ、係数（１−α）が乗算される。すなわち、（１−α）ｕ（ｔ−１）が、乗算器１１４から出力され加算器１１５に与えられる。加算器１１５では、乗算器１１３からの信号αｕ（ｔ）と、乗算器１１４からの信号（１−α）ｕ（ｔ−１）とが同じタイミングで入力され、加算される。
【００２１】
したがって、出力画像信号１１６として、αｕ（ｔ）＋（１−α）ｕ（ｔ−１）が加算器１１５から出力される。
ここで、出力される画像信号１１６には、１フレーム前の入力信号成分が含まれるので、残存効果を得ることができ、動画像表示のときのフリッカーを低減できる。
【００２２】
図３に、図２の画像補正部１０４の各構成要素で行われる画像信号の補正処理の説明図を示す。
ここでは、５×５の画素から構成される画像信号を補正する場合を考える。図３において、白ぬきの画素は輝度レベルがゼロの画素であり、黒でぬりつぶした画素が輝度レベルがゼロでないある正の値を持った画素とする。たとえば、図３では、ある時刻ｔにおける入力画像信号１１１（ｕ（ｔ））は、左下方の１０個の画素がある輝度レベルの値を持っていることを示している。
【００２３】
画像メモリ１１２から出力される画像信号１１７（ｕ（ｔ−１））は、１フレーム前の画素の輝度レベルを示したものであり、上と右に位置する画素以外の１６個の画素部分が、ある輝度レベルを持った画素であったことを示している。
係数αは、０≦α＜１であるので、乗算器１１３を通った後の画像信号１１８（αｕ（ｔ））は、図のように、各画素の輝度レベルがα倍されたものとなる。
同様に乗算器１１４を通った後の画像信号１１９（（１−α）ｕ（ｔ−１））は、各画素の輝度レベルが（１−α）倍されたものとなる。
【００２４】
加算器１１５では、この２種類の画像信号１１８、１１９が、各画素ごとに加算されて、図のような出力画像信号１１６となる。
出力画像信号１１６において、時刻ｔと時刻ｔ−１のときに輝度レベルの変化のなかった画素では、係数がかけられる前と同じ画像信号が得られるが、輝度レベルの変化があった部分、すなわち時刻ｔで輝度レベルがゼロに変化した部分の６つの画素は、係数（１−α）がかけられた画像信号として出力される。このことから時間によって変化がない静止画においては、時間が経っても輝度レベルに変化がないので係数がかけられる前と同じ画像信号が得られ、色再現性を損なうことなく表示できることが分かる。
【００２５】
このような補正を行わない場合は、時刻ｔ−１の画像信号１１７から、次の時刻ｔでは、いきなり入力画像信号１１１に変化した表示となり、この変化が動画像のフリッカーとして表われていたが、この発明の上記のような補正をすることにより、時刻ｔ−１の画像信号１１７から、次の時刻ｔでは中間輝度レベルの画素を含む出力画像信号１１６に変化した表示となるので、比較的滑らかで、フリッカーの少ない表示をすることができることがわかる。
【００２６】
＜実施例２＞
図４に、この発明の実施例２の画像補正部１０４の構成図を示す。
ここでは、実施例１の補正処理に加えて、フィルタ処理を行うことにより、より滑らかな動画像表示を行う。
図４において、実施例２の画像補正部１０４は、ラインメモリ４０６、４０７、３×３フィルタ処理部４０８、画像比較部４０９、乗算器４１０、４１１、および加算器４１２をさらに備える。
【００２７】
乗算器４１０は、係数βをかけるものであり、乗算器４１１は係数（１−β）をかけるものである。ここで係数βは、０＜β≦１である。
また、乗算器４１０が前記した第４乗算器、乗算器４１１が第３乗算器、加算器４１２が第２加算器に相当する。
さらに、図４では、３×３フィルタ処理部４０８と２つのラインメモリ４０６、４０７とで、フィルタ処理部を構成する。
【００２８】
３×３フィルタを構成するためには２本のラインメモリが必要であり、ラインメモリ１（４０６）は、入力画像信号１１１の１ライン分を格納するもの、ラインメモリ２（４０７）は、さらにラインメモリ１（４０６）から読み出したデータを格納するものである。
３×３フィルタ処理部４０８は、入力画像信号１１１とその周辺の８つの画素の画像信号を取り込み、これら９つの画素の画像信号の平均値Ｕａｖ（ｔ）を算出し、出力するものである。図５に、実施例２の３×３フィルタ処理部４０８の概略説明図を示す。
【００２９】
３×３フィルタ処理部４０８には、３つの画像信号が入力される。たとえば、入力画像信号１１１として、中央の注目する画素（ｍ行、ｎ列）Ａ_m,nのある時刻ｔの画像信号が入力されたとすると、ラインメモリ１（４０６）からの入力画像信号５０１として、入力画像信号１１１の１ライン前のデータが入力され、ラインメモリ２（４０７）からの入力画像信号５０２として、入力画像信号１１１の２ライン前のデータが入力される。
結局３×３フィルタ処理部４０８には、画素Ａ_m,nの画像信号と、画素Ａ_m,nの８つの周辺画素（Ａ_m-1，_n-1からＡ_m+1，_n+1まで）の画像信号とが入力される。そして、合計９つの画像信号の平均値が計算され、出力される。
【００３０】
画像比較部４０９は、係数βを決定する部分であり、決定された係数は乗算器４１０、４１１に与えられる。係数βは、入力画像信号１１１（ｕ（ｔ））と、画像メモリ１１２から読み出された１フレーム前の画像信号ｕ（ｔ−１）とを比較し、比較の結果が同一であるか否かを判別することにより決定される。
たとえば、信号ｕ（ｔ）と信号ｕ（ｔ−１）とが同じ場合はβ＝１とし、異なる場合は、０から１までの範囲内でβを決定する。
【００３１】
次に、実施例２の補正処理について説明する。
実施例１と同様に、画像入力部１０２と画像処理部１０３により表示可能な信号に変換された画像信号が、入力画像信号１１１として、図４の画像補正部１０４に入力される。
入力画像信号１１１（ｕ（ｔ））は、実施例１と同様に、係数乗算（１１３，１１４）と加算（１１５）とが行われ、出力画像信号１１６が乗算器４１０に与えられる。乗算器４１０では、出力信号１１６に係数βを乗算し、加算器４１２へ出力する。
【００３２】
また、入力画像信号１１１（ｕ（ｔ））と、画像メモリ１１２から読み出された１フレーム前（時刻ｔ−１）の画像信号４２１（ｕ（ｔ−１））とが画像比較部４０９に入力され比較される。
この比較後、前記したような処理により係数βが決定され、乗算器４１０、４１１に与えられる。
一方、３×３フィルタ処理４０８により算出された平均値信号Ｕａｖ（ｔ）は乗算器４１１に与えられ、係数（１−β）が乗算される。
さらに、加算器４１２において、β倍された出力画像信号１１６と、（１−β）倍された平均値信号Ｕａｖ（ｔ）とが加算され、出力画像信号４２２として画像表示装置１０５に出力される。
この実施例２では、実施例１の補正後の出力画像信号１１６をさらに所定の係数（β）倍することにより、より滑らかな残像効果を得て、動画像表示のフリッカーを低減させることができる。
【００３３】
ここで、画像比較部４０９に入力される２つの画像信号（１１１と４２１）が同じである場合は、β＝１となり、実施例１と同じ画像信号１１６が出力される。
２つの画像信号（１１１と４２１）が異なる場合は、βは０＜β＜１の値となるので、β倍された画像信号１１６に乗算器４１１からの信号（１−β）Ｕａｖ（ｔ）が加算されたものが出力画像信号４２２となる。
【００３４】
図７に、実施例２の画像補正部１０４の各構成要素で行われる画像信号の補正処理の説明図を示す。
ここでも、５×５の画素の画像信号状態を例として示す。図７において、符号１１１、１１７、１１８、１１９、１１６で示す画素状態については、図３に示したものと同じである。図７において、３×３フィルタ処理部４０８では、各画素について前記したような９つの画素の画素信号の平均値を算出する処理が行われる。
【００３５】
図７のフィルタ処理部４０８では、代表的な６つの画素のみについて平均値を算出したものを示している。たとえば、（３行、Ｃ列）の画素を中心とする９つの画素の平均をとる場合、３つの黒でぬりつぶした画素と、６つの白画素との平均値Ｕａｖ（ｔ）が算出され、この平均値Ｕａｖ（ｔ）が（３行、Ｃ列）の画素の画像信号値となる。
このように、各画素について算出された平均値Ｕａｖ（ｔ）が加算器４１１に入力され、係数（１−β）倍される。
【００３６】
ここで係数βは、図４に示した画像比較部４０９で決定されるが、変化のあった画素では０＜β＜１の値を持つが、変化の無かった画素ではβ＝１となる。
すなわち、変化の無かった画素では、乗算器４１１での係数１−βはゼロとなるので、乗算器４１１からの出力もゼロとなる。したがって、乗算器４１１からゼロでない画素信号が出力されるのは、変化のあった画素のみとなる。
これは、変化のあった画素のみ、周囲の画素の画素信号を考慮してより残像効果を強調しようとするものである。
【００３７】
一方、実施例１と同様にして得られた画像信号１１６は、乗算器４１０に与えられ、係数β倍される。
ここで前記したように変化のなかった画素ではβ＝１なので、画像信号１１６がそのまま出力されることになる。
また、変化のあった画素では、０＜β＜１なので、係数β倍された画像信号が乗算器４１０から出力される。
【００３８】
これは、変化のあった画素について、さらに係数β倍することによりより残像効果を得ようとするものである。そして、２つの乗算器４１０と４１１の画像信号が、画素ごとに加算器４１２で単純加算され、図７に示すような出力画像信号４２２となる。
実施例１で得られた出力画像信号１１６と、実施例２で得られた出力画像信号４２２とを比較すると、出力画像信号４２２の方が、輝度変化の大きい境界部分の画素について画像信号の変化が滑らかとなるので、残像効果がより強調されると言える。すなわち、動画表示のフリッカー現象がより低減できる。
【００３９】
なお、図４に示した画像メモリ１１２には、１フレーム分のすべての画素についての画像信号が蓄積されるが、画像比較部４０９で動きを検出するだけならば、入力画像信号１１１のいくつかの上位ビット（たとえば図６のＤｔ７とＤｔ６の２ビット）を比較するだけでよい。
この場合には、画像メモリ１１２に各画像信号の上位ビット（Ｄｔ７、Ｄｔ６）のみを蓄えればよいので、画像メモリ１１２の記憶容量を節約することができる。
【００４０】
図６に、実施例２において、入力画像信号１１１の上位２ビット（Ｄｔ７、Ｄｔ６）を画像メモリ１１２に格納し、上位２ビットのみを画像比較部４０９に与える構成を示す。
ここで、画像比較部４０９には、時刻ｔのビットＤｔ７、Ｄｔ６と、画像メモリ１１２から読み出された１フレーム前の時刻ｔ−１のビットＤｔ７（ｔ−１）、Ｄｔ６（ｔ−１）とが入力される。
＜実施例３＞
【００４１】
図８に、この発明の実施例３の画像補正部１０４の構成図を示す。
ここで、画像補正部１０４を構成する基本要素は、実施例２と同様であるが、３×３フィルタ処理部４０８と、２つのラインメモリ４０６、４０７に入力される画像信号が、画像メモリ１１２から読み出された１フレーム前の信号である４２１（ｕ（ｔ−１））である点が実施例２と異なる。実施例３でも、０≦α＜１，０＜β≦１である。
【００４２】
図８では、１フレーム前の画像信号４２１（ｕ（ｔ−１））が、３×３フィルタ処理部４０８と、２つのラインメモリ４０６、４０７に入力され、３×３フィルタ処理部４０８で前記したような９つの画素の平均値４２３（Ｕａｖ（ｔ−１））が算出される。
この平均値４２３（Ｕａｖ（ｔ−１））は乗算器４１１に与えられ、係数１−β倍されて、加算器４１２に与えられる。
したがって、平均値が求められる画像信号がある時刻ｔのものか、１フレーム前の時刻ｔ−１のものであるかが異なるだけであるが、実施例２と同様に残像効果を得ることができるので、動画表示のときのフリッカーを低減できる。
【００４３】
＜実施例４＞
図９に、この発明の実施例４の画像補正部１０４の構成図を示す。
ここで、２つのラインメモリ４０６、４０７、３×３フィルタ処理部４０８、画像比較部４０９、乗算器４１０、４１１、および加算器４１２の構成および処理内容は、実施例２と同じである。
ただし、画像メモリ１１２とその周辺回路の８０２、８０３、８０５の構成が実施例１および２と異なる。
【００４４】
すなわち、入力画像信号１１１は、まず乗算器８０２に入力され、係数（１−α）倍されて、加算器８０３に入力される。
画像メモリ１１２には、１フレーム前の画像信号（ｕ（ｔ−１））が蓄積されているが、画像メモリ１１２から読み出された１フレーム前の画像信号（ｕ（ｔ−１））は、乗算器８０５に入力され、係数α倍されて、加算器８０３にフィードバックされる。
【００４５】
そして、加算器８０３では、乗算器８０２の出力信号（１−α）ｕ（ｔ）と、乗算器８０５の出力信号αｕ（ｔ−１）とが加算され、この加算信号が画像メモリ１１２に格納される。
ここで、実施例４でも、０≦α＜１、０＜β≦１である。
この実施例４では、特に１フレーム前の画像信号をフィードバックした画像信号と現入力画像信号とそれぞれ係数を乗算し加算しているので、より時間応答性を持たせることできるということが言える。したがって、より残像の効果が付加できるという効果が得られる。
【００４６】
【発明の効果】
この発明によれば、入力画像信号とその入力画像信号の１フレーム前の画像信号とをそれぞれ係数倍したものを加算するような補正をしているので、静止画を表示するときの色再現性を損なうことなく、動画表示時のフリッカーを低減させることができる。
また、時間的に隣接するフレーム間の変化画素について、その周辺画素の画像信号も含めた平均値を求め、変化画素の画像信号の補正をしているので、滑らかな残像効果が得られ、動画表示時のフリッカーをより低減させることができる。
【図面の簡単な説明】
【図１】この発明の実施例１の画像処理装置の全体構成図である。
【図２】この発明の実施例１における画像処理装置の画像補正部の構成図である。
【図３】この発明の実施例１において、画素状態の変換の説明図である。
【図４】この発明の実施例２における画像処理装置の画像補正部の構成図である。
【図５】この発明の実施例２の３×３フィルタ処理部の説明図である。
【図６】この発明の実施例２の画像メモリ、および画像比較部に与えられる信号の説明図である。
【図７】この発明の実施例２において、画素状態の変換の説明図である。
【図８】この発明の実施例３における画像処理装置の画像補正部の構成図である。
【図９】この発明の実施例４における画像処理装置の画像補正部の構成図である。
【図１０】従来の画像処理装置における、周波数変換装置の構成図である。
【符号の説明】
１０１画像出力装置
１０２画像入力部
１０３画像処理部
１０４画像補正部
１０５画像表示装置
１０６画像処理装置
１１１入力画像信号
１１２画像メモリ
１１３乗算器
１１４乗算器
１１５加算器
１１６出力画像信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus, and more particularly to an image processing apparatus that reduces flicker when displaying a moving image.
[0002]
[Prior art]
In a liquid crystal display device (hereinafter referred to as LCD), flicker occurs when displaying a moving image due to various causes such as the type of data to be displayed, the response of the LCD, the luminance information of the application software, and the drawing speed.
One method for reducing the occurrence of flicker is to reduce the luminance difference between frames of data for displaying one screen. However, this method cannot faithfully reproduce color space information that should be originally expressed. It will be.
[0003]
In addition, if the frequency of the image signal input to the LCD is different from the display frequency of the LCD, the temporal order of the video will be reversed at an irregular period, so that smoothness is not displayed in the moving image display. was there.
[0004]
In a conventional image processing apparatus, an apparatus that aims to eliminate the unnaturalness of the moving image display has been proposed (for example, see Patent Document 1).
FIG. 10 shows a configuration diagram of the frequency conversion apparatus proposed in this patent document for obtaining a smooth moving image. In FIG. 10, 201 is an image signal input terminal, 202 and 206 are frame buffers (image memories), 203 and 205 are coefficients (1-α), α multipliers (0 ≦ α <1), and 204 are It is an adder.
[0005]
At a certain time t, the image signal u (t) input to the input terminal 201 is accumulated in the frame buffer 202, and then sequentially read out and multiplied by a coefficient (1-α) in the multiplier 203. The multiplied image signal (1-α) u (t) is input to the adder 204.
[0006]
On the other hand, the frame buffer 206 stores an input image signal at time t-1 corresponding to the previous frame. The adder 204 multiplies the multiplied image signal (1-α) u (t) and the image signal F (t−1) at time t−1 one frame before read from the frame buffer 206. The signal (αF (t−1)) obtained by multiplying the coefficient α by 205 is added. This added signal is accumulated in the frame buffer 206.
Here, a signal obtained by multiplying the coefficient α by the multiplier 205 is an afterimage component, and the adder 204 adds the afterimage component to realize a visually smooth moving image.
[0007]
In addition, a motion level determination circuit is used to detect the amount of motion of a moving image, but if there is a spike-like noise component in the input image signal, it is determined as a moving image even though it is a still image. There was a malfunction. There has been proposed a technique for detecting a pixel at an isolated point mixed with such spike-like noise to prevent a malfunction in the motion level determination process (see, for example, Patent Document 2).
[0008]
[Patent Document 1]
JP-A-9-101765
[Patent Document 2]
JP-A-1-290389
[0009]
[Problems to be solved by the invention]
However, since the image signal stored in the frame buffer is used as an output image signal as it is in the one described in Patent Document 1, an image memory for storing at least one frame of complete image signal is provided. It was necessary to install it, and the cost was increased.
[0010]
Furthermore, the technique described in Patent Document 2 is an effective technique for removing isolated points where spike noise has occurred in moving image display, but it cannot reduce the flicker phenomenon caused by image signals between frames. .
[0011]
Therefore, the present invention has been made in consideration of the above circumstances, and even when the frequency of the input image signal and the display frequency of the image display device are different, the color reproducibility of still image display is not impaired. Another object of the present invention is to provide an image processing apparatus capable of reducing flicker development during moving image display.
It is another object of the present invention to provide an image processing apparatus that can obtain an afterimage effect of an image before one frame without storing all image signals for one frame.
It is another object of the present invention to provide an image processing apparatus that can obtain a smoother afterimage effect for a moving image by correcting the image signal in consideration of the image signal of the peripheral pixels of the changed pixel.
[0012]
[Means for Solving the Problems]
  The present invention provides a predetermined time t₁An image storage unit for storing the input image signal a input to the predetermined time t₁A first multiplier that multiplies the input image signal b input after one frame by a predetermined coefficient α (0 ≦ α <1), and a second multiplier that multiplies the stored input image signal a by a coefficient (1−α). Add multiplier, signal b multiplied by α and signal a multiplied by (1−α)And output an image signal c.First adderAnd comparing the input image signal b with the input image signal a stored in the image storage unit, detecting a changed pixel, and calculating a coefficient β corresponding to the changed state;
  For each of the change pixels detected by the image comparison unit, a filter processing unit that calculates an average value of the change pixel and its predetermined surrounding pixels, and a coefficient (1-β) is added to the average value calculated by the filter processing unit. A third multiplier for multiplying, a fourth multiplier for multiplying the image signal c output from the first adder by a coefficient β, an average value multiplied by (1−β), and an image signal c multiplied by β And a second adder for addingThe present invention provides an image processing apparatus that outputs an added pixel signal.
  According to this, since the input image signals of two frames that are temporally adjacent to each other are added after being multiplied by a predetermined coefficient, the color reproducibility at the time of displaying a still image is not impaired, and a moving image is displayed. Flicker can be reduced.
[0013]
The input image signal stored in the image storage unit may be a predetermined number of upper bits of each pixel constituting one frame. Accordingly, the storage capacity of the image storage unit that stores the image signal can be saved.
For example, as shown in FIG. 6 of Example 2 described later, since only 2 bits of the input image signal composed of 8 bits need be stored, the storage capacity can be saved to about 1/4. .
[0014]
  Here, as the peripheral pixels of the change pixel, eight adjacent pixels around the change pixel may be used.
  Further, the coefficient β for the pixel having the change may be 0 <β <1, and the coefficient β for the pixel having no change may be β = 1.
  The present invention also provides a predetermined time t. ₁ A fifth multiplier that multiplies the input image signal b input to a predetermined coefficient (1-α) (0 ≦ α <1), and a time t ₁ An image storage unit for storing the input image signal a input one frame before, a sixth multiplier for multiplying the input image signal a read from the image storage unit by a coefficient α, and the fifth multiplier A third adder for adding the signal (1-α) b output from the first multiplier and the signal αa output from the sixth multiplier, the input image signal b and the input image signal stored in the image storage unit a change pixel and a predetermined pixel for each of the change pixel detected by the image comparison unit and the image comparison unit for calculating the coefficient β corresponding to the change state. A filter processing unit that calculates an average value of peripheral pixels of the image, a third multiplier that multiplies the average value calculated by the filter processing unit by a coefficient (1-β), and an input image read from the image storage unit A fourth multiplier that multiplies the signal a by a factor β, and is multiplied by (1−β) A second adder for adding an average value and an input image signal a multiplied by β is provided, and an image processing apparatus is provided that outputs a pixel signal added by the second adder. .
[0015]
In the following embodiments, the image storage unit is referred to as an image memory. As the image storage unit, for example, a rewritable storage element such as a RAM, a field memory, or a FIFO is used. Each component is preferably composed of hardware logic composed of logical operation elements such as a buffer, a counter, and a flip-flop in order to obtain a high processing speed. In the present invention, the image signal means a luminance signal representing a luminance level given to each pixel of the display device.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described in detail below based on the embodiments shown in the drawings. However, this does not limit the present invention.
<Example 1>
FIG. 1 shows an overall configuration diagram of an image processing apparatus according to Embodiment 1 of the present invention.
In FIG. 1, the image processing apparatus 106 includes an image input unit 102, an image processing unit 103, and an image correction unit 104.
The image output apparatus 101 is an apparatus that generates an image to be displayed. For example, a personal computer or the like can be used.
The image display device 105 means a display device such as a liquid crystal display device (LCD) or a CRT, and receives and displays an image signal converted for display by the image processing device 106.
[0017]
The present invention is characterized by the configuration of the image processing apparatus 106 that performs correction processing for reducing flicker of moving images, particularly the configuration of the image correction unit 104.
The image input unit 102 of the image processing apparatus 106 is a part that receives an image signal given from the image output apparatus 101 and converts it into a signal that can be processed by the image processing unit 103 at the next stage. For example, an input analog image signal This is a part that performs processing for converting a differential digital signal such as DVI into a digital signal.
The image processing unit 103 is a part that converts the image signal converted by the image input unit 102 into a signal having the same frequency as the display frequency indicating the basic display timing in the image processing apparatus 105. When the frequency conversion in the image processing unit 103 here is different from the input frequency and the output frequency, the temporal order of the video with an irregular period that causes a lack of smoothness when displaying a moving image is reversed.
As will be described in detail below, the image correction unit 104 is a part that performs correction for reducing the flicker phenomenon of the moving image by generating an afterimage effect on the image signal whose frequency has been converted by the image processing unit 103.
[0018]
FIG. 2 shows a configuration diagram of an embodiment of the image correction unit 104 of the image processing apparatus 106 according to the present invention.
As shown in FIG. 2, the image correction unit 104 includes an image memory 112, multipliers 113 and 114, and an adder 115.
Here, the image memory 112 corresponds to an image storage unit, the multiplier 113 corresponds to a first multiplier, the multiplier 114 corresponds to a second multiplier, and the adder 115 corresponds to a first adder.
[0019]
The multiplier 113 multiplies the input image signal 111 by a coefficient α, and the multiplier 114 multiplies the signal read from the image memory 112 by a coefficient (1-α). Here, the coefficient α is 0 ≦ α <1.
The input image signal 111 converted to the same frequency as the display frequency of the image display device 105 by the image processing unit 103 is input to the image memory 112 of the image correction unit 104 and the multiplier 113. The image memory 112 stores the image signal u (t) at a certain time t.
[0020]
On the other hand, the image signal 111 input to the multiplier 113 is multiplied by a coefficient α and supplied to the adder 115. That is, a signal αu (t) is given.
Also, the input image signal 111 (u (t−1)) input and stored one frame before (time t−1) is read from the image memory 112, supplied to the multiplier 114, and the coefficient ( 1-α) is multiplied. That is, (1-α) u (t−1) is output from the multiplier 114 and supplied to the adder 115. In the adder 115, the signal αu (t) from the multiplier 113 and the signal (1-α) u (t−1) from the multiplier 114 are input and added at the same timing.
[0021]
Therefore, αu (t) + (1−α) u (t−1) is output from the adder 115 as the output image signal 116.
Here, since the output image signal 116 includes the input signal component one frame before, a residual effect can be obtained, and flicker at the time of moving image display can be reduced.
[0022]
FIG. 3 is an explanatory diagram of image signal correction processing performed by each component of the image correction unit 104 in FIG.
Here, consider a case where an image signal composed of 5 × 5 pixels is corrected. In FIG. 3, white pixels are pixels having a luminance level of zero, and pixels that are blacked out are pixels having a positive value whose luminance level is not zero. For example, in FIG. 3, the input image signal 111 (u (t)) at a certain time t indicates that the 10 pixels on the lower left have a certain luminance level value.
[0023]
The image signal 117 (u (t−1)) output from the image memory 112 indicates the luminance level of the pixel one frame before, and the 16 pixel portions other than the pixels located on the upper and right sides are displayed. This indicates that the pixel has a certain luminance level.
Since the coefficient α is 0 ≦ α <1, the image signal 118 (αu (t)) after passing through the multiplier 113 is obtained by multiplying the luminance level of each pixel by α as shown in the figure. .
Similarly, the image signal 119 ((1-α) u (t−1)) after passing through the multiplier 114 is obtained by multiplying the luminance level of each pixel by (1−α).
[0024]
In the adder 115, these two types of image signals 118 and 119 are added for each pixel to form an output image signal 116 as shown in the figure.
In the output image signal 116, in the pixel where the luminance level has not changed at the time t and the time t-1, the same image signal as before the coefficient is applied is obtained, but the portion where the luminance level has changed, that is, The six pixels where the luminance level has changed to zero at time t are output as image signals multiplied by the coefficient (1-α). From this, it can be seen that in a still image that does not change over time, the luminance level does not change over time, so that the same image signal as before the coefficient is applied can be obtained and displayed without impairing color reproducibility.
[0025]
When such correction is not performed, the display suddenly changes from the image signal 117 at time t-1 to the input image signal 111 at the next time t, and this change appears as flicker of the moving image. By performing the correction as described above according to the present invention, the display is changed from the image signal 117 at time t-1 to the output image signal 116 including pixels of the intermediate luminance level at the next time t. It can be seen that a smooth display with less flicker can be achieved.
[0026]
<Example 2>
FIG. 4 shows a configuration diagram of the image correction unit 104 according to the second embodiment of the present invention.
Here, in addition to the correction process of the first embodiment, a smoother moving image display is performed by performing a filter process.
4, the image correction unit 104 according to the second embodiment further includes line memories 406, 407, a 3 × 3 filter processing unit 408, an image comparison unit 409, multipliers 410, 411, and an adder 412.
[0027]
Multiplier 410 multiplies coefficient β, and multiplier 411 multiplies coefficient (1-β). Here, the coefficient β is 0 <β ≦ 1.
The multiplier 410 corresponds to the fourth multiplier, the multiplier 411 corresponds to the third multiplier, and the adder 412 corresponds to the second adder.
Further, in FIG. 4, the 3 × 3 filter processing unit 408 and the two line memories 406 and 407 constitute a filter processing unit.
[0028]
Two line memories are required to configure the 3 × 3 filter. The line memory 1 (406) stores one line of the input image signal 111, and the line memory 2 (407) further includes Data read from the line memory 1 (406) is stored.
The 3 × 3 filter processing unit 408 takes in the input image signal 111 and the image signals of the eight neighboring pixels, calculates an average value Uav (t) of the image signals of these nine pixels, and outputs it. FIG. 5 is a schematic explanatory diagram of the 3 × 3 filter processing unit 408 according to the second embodiment.
[0029]
Three image signals are input to the 3 × 3 filter processing unit 408. For example, as the input image signal 111, a pixel of interest (m rows, n columns) A at the center_{m, n}If an image signal at a certain time t is input, data one line before the input image signal 111 is input as an input image signal 501 from the line memory 1 (406), and input from the line memory 2 (407). As the image signal 502, data two lines before the input image signal 111 is input.
Eventually, the 3 × 3 filter processing unit 408 contains the pixel A_{m, n}Image signal and pixel A_{m, n}8 neighboring pixels (A_m-1,_n-1To A_{m + 1},_{n + 1}Image signal) is input. Then, an average value of a total of nine image signals is calculated and output.
[0030]
The image comparison unit 409 is a part that determines the coefficient β, and the determined coefficient is supplied to the multipliers 410 and 411. The coefficient β is a comparison between the input image signal 111 (u (t)) and the image signal u (t−1) one frame before read from the image memory 112, and whether the comparison results are the same. It is determined by discriminating whether or not.
For example, when the signal u (t) and the signal u (t−1) are the same, β = 1, and when they are different, β is determined within a range from 0 to 1.
[0031]
Next, correction processing according to the second embodiment will be described.
As in the first embodiment, an image signal converted into a signal that can be displayed by the image input unit 102 and the image processing unit 103 is input to the image correction unit 104 in FIG. 4 as an input image signal 111.
As in the first embodiment, the input image signal 111 (u (t)) is subjected to coefficient multiplication (113, 114) and addition (115), and the output image signal 116 is supplied to the multiplier 410. Multiplier 410 multiplies output signal 116 by coefficient β and outputs the result to adder 412.
[0032]
The input image signal 111 (u (t)) and the image signal 421 (u (t−1)) one frame before (time t−1) read from the image memory 112 are input to the image comparison unit 409. Input and compare.
After this comparison, the coefficient β is determined by the processing as described above, and is supplied to the multipliers 410 and 411.
On the other hand, the average value signal Uav (t) calculated by the 3 × 3 filter processing 408 is given to the multiplier 411 and multiplied by the coefficient (1-β).
Further, the output image signal 116 multiplied by β and the average value signal Uav (t) multiplied by (1−β) are added in the adder 412 and output to the image display device 105 as the output image signal 422. .
In the second embodiment, the output image signal 116 after the correction in the first embodiment is further multiplied by a predetermined coefficient (β), thereby obtaining a smoother afterimage effect and reducing the flicker of moving image display. .
[0033]
Here, when the two image signals (111 and 421) input to the image comparison unit 409 are the same, β = 1, and the same image signal 116 as in the first embodiment is output.
When the two image signals (111 and 421) are different, β has a value of 0 <β <1, so that the image signal 116 multiplied by β is a signal (1-β) Uav (t) from the multiplier 411. Is the output image signal 422.
[0034]
FIG. 7 illustrates an image signal correction process performed by each component of the image correction unit 104 according to the second embodiment.
Here, an image signal state of 5 × 5 pixels is shown as an example. In FIG. 7, pixel states denoted by reference numerals 111, 117, 118, 119, and 116 are the same as those shown in FIG. In FIG. 7, the 3 × 3 filter processing unit 408 performs processing for calculating the average value of the pixel signals of nine pixels as described above for each pixel.
[0035]
The filter processing unit 408 in FIG. 7 shows an average value calculated for only six representative pixels. For example, when the average of nine pixels centering on the pixel of (3 rows, C columns) is taken, an average value Uav (t) of three black pixels and six white pixels is calculated. The average value Uav (t) is the image signal value of the pixel of (3 rows, C columns).
Thus, the average value Uav (t) calculated for each pixel is input to the adder 411 and multiplied by a coefficient (1-β).
[0036]
Here, the coefficient β is determined by the image comparison unit 409 shown in FIG. 4, but has a value of 0 <β <1 in a pixel that has changed, but β = 1 in a pixel that has not changed.
That is, in the pixel that has not changed, the coefficient 1-β in the multiplier 411 is zero, so the output from the multiplier 411 is also zero. Therefore, the non-zero pixel signal is output from the multiplier 411 only for the pixel that has changed.
This is intended to enhance the afterimage effect only for the pixels that have changed in consideration of the pixel signals of the surrounding pixels.
[0037]
On the other hand, the image signal 116 obtained in the same manner as in the first embodiment is supplied to the multiplier 410 and multiplied by the coefficient β.
Here, as described above, β = 1 for the pixels that have not changed, so the image signal 116 is output as it is.
Further, since 0 <β <1 in the changed pixel, the image signal multiplied by the coefficient β is output from the multiplier 410.
[0038]
This is to obtain the afterimage effect by further multiplying the changed pixel by a coefficient β. Then, the image signals of the two multipliers 410 and 411 are simply added by the adder 412 for each pixel, resulting in an output image signal 422 as shown in FIG.
When the output image signal 116 obtained in the first embodiment is compared with the output image signal 422 obtained in the second embodiment, the output image signal 422 changes in the image signal for the pixels at the boundary portion where the luminance change is larger. Since the image becomes smooth, it can be said that the afterimage effect is more emphasized. That is, the flicker phenomenon of moving image display can be further reduced.
[0039]
Note that image signals for all pixels for one frame are stored in the image memory 112 shown in FIG. 4, but if only the motion is detected by the image comparison unit 409, some of the input image signals 111 are stored. It is only necessary to compare the higher-order bits (for example, 2 bits of Dt7 and Dt6 in FIG. 6).
In this case, since only the upper bits (Dt7, Dt6) of each image signal need be stored in the image memory 112, the storage capacity of the image memory 112 can be saved.
[0040]
FIG. 6 shows a configuration in which the upper 2 bits (Dt7, Dt6) of the input image signal 111 are stored in the image memory 112 and only the upper 2 bits are given to the image comparison unit 409 in the second embodiment.
Here, the image comparison unit 409 includes the bits Dt7 and Dt6 at time t and the bits Dt7 (t−1) and Dt6 (t−1) at time t−1 read from the image memory 112 one frame before. Are entered.
<Example 3>
[0041]
FIG. 8 shows a configuration diagram of the image correction unit 104 according to the third embodiment of the present invention.
Here, the basic elements constituting the image correction unit 104 are the same as those in the second embodiment. This is different from the second embodiment in that the signal is 421 (u (t−1)), which is a signal one frame before read out from. Also in Example 3, 0 ≦ α <1, 0 <β ≦ 1.
[0042]
In FIG. 8, the image signal 421 (u (t−1)) of the previous frame is input to the 3 × 3 filter processing unit 408 and the two line memories 406 and 407, and the 3 × 3 filter processing unit 408 The average value 423 (Uav (t−1)) of such nine pixels is calculated.
This average value 423 (Uav (t−1)) is given to the multiplier 411, multiplied by the coefficient 1−β, and given to the adder 412.
Accordingly, the only difference is whether the image signal for which the average value is obtained is at time t or at time t-1 one frame before, but the afterimage effect can be obtained as in the second embodiment. Therefore, flicker at the time of moving image display can be reduced.
[0043]
<Example 4>
FIG. 9 is a configuration diagram of the image correction unit 104 according to the fourth embodiment of the present invention.
Here, the configurations and processing contents of the two line memories 406, 407, 3 × 3 filter processing unit 408, image comparison unit 409, multipliers 410, 411, and adder 412 are the same as those in the second embodiment.
However, the configurations of the image memory 112 and its peripheral circuits 802, 803, and 805 are different from those of the first and second embodiments.
[0044]
That is, the input image signal 111 is first input to the multiplier 802, multiplied by a coefficient (1−α), and input to the adder 803.
The image memory 112 stores the image signal (u (t−1)) of the previous frame, but the image signal (u (t−1)) of the previous frame read from the image memory 112 is Are input to a multiplier 805, multiplied by a coefficient α, and fed back to an adder 803.
[0045]
The adder 803 adds the output signal (1-α) u (t) of the multiplier 802 and the output signal αu (t−1) of the multiplier 805, and stores this added signal in the image memory 112. Is done.
Here, also in Example 4, 0 ≦ α <1 and 0 <β ≦ 1.
In the fourth embodiment, since the image signal obtained by feeding back the image signal of the previous frame and the current input image signal are respectively multiplied and added by coefficients, it can be said that more time responsiveness can be provided. Therefore, an effect of adding an afterimage effect can be obtained.
[0046]
【The invention's effect】
According to the present invention, since the correction is performed such that the input image signal and the image signal one frame before the input image signal are each multiplied by a coefficient, color reproducibility when displaying a still image is obtained. Flicker at the time of displaying a moving image can be reduced without impairing the image quality.
In addition, for the change pixels between temporally adjacent frames, the average value including the image signal of the surrounding pixels is obtained and the image signal of the change pixel is corrected, so that a smooth afterimage effect can be obtained, Flicker at the time of display can be further reduced.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram of an image processing apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a configuration diagram of an image correction unit of the image processing apparatus according to Embodiment 1 of the present invention.
FIG. 3 is an explanatory diagram of pixel state conversion in Embodiment 1 of the present invention;
FIG. 4 is a configuration diagram of an image correction unit of an image processing apparatus according to Embodiment 2 of the present invention.
FIG. 5 is an explanatory diagram of a 3 × 3 filter processing unit according to a second embodiment of the present invention.
FIG. 6 is an explanatory diagram of signals given to an image memory and an image comparison unit according to the second embodiment of the present invention.
FIG. 7 is an explanatory diagram of pixel state conversion in Embodiment 2 of the present invention.
FIG. 8 is a configuration diagram of an image correction unit of an image processing apparatus according to Embodiment 3 of the present invention.
FIG. 9 is a configuration diagram of an image correction unit of an image processing apparatus according to Embodiment 4 of the present invention.
FIG. 10 is a configuration diagram of a frequency conversion device in a conventional image processing device.
[Explanation of symbols]
101 Image output device
102 Image input unit
103 Image processing unit
104 Image correction unit
105 Image display device
106 Image processing apparatus
111 Input image signal
112 Image memory
113 multiplier
114 multiplier
115 adder
116 output image signal

Claims

An image storage unit for storing an input image signal a input at a predetermined time t ₁ ;
A first multiplier that multiplies an input image signal b input after one frame of the predetermined time t ₁ by a predetermined coefficient α (0 ≦ α <1);
A second multiplier for multiplying the stored input image signal a by a factor (1-α);
a first adder for adding the α-multiplied signal b and the (1-α) -multiplied signal a to output an image signal c ;
An image comparison unit that compares the input image signal b with the input image signal a stored in the image storage unit, detects a changed pixel, and calculates a coefficient β corresponding to the change state;
For each of the change pixels detected by the image comparison unit, a filter processing unit that calculates an average value of the change pixel and its predetermined surrounding pixels;
A third multiplier that multiplies the average value calculated by the filter processing unit by a coefficient (1-β);
A fourth multiplier that multiplies the image signal c output from the first adder by a coefficient β;
A second adder for adding (1-β) times the average value and β times the image signal c;
An image processing apparatus for outputting a pixel signal added by a second adder .

2. The image processing apparatus according to claim 1, wherein the input image signal stored in the image storage unit is a predetermined number of upper bits of each pixel constituting one frame.

The image processing apparatus according to claim 1 , wherein peripheral pixels of the change pixel are eight pixels adjacent to each other with the change pixel as a center.

2. The image processing apparatus according to claim 1 , wherein the coefficient β for the changed pixel is 0 <β <1, and the coefficient β for the unchanged pixel is β = 1.

Predetermined time t ₁₁ A fifth multiplier that multiplies the input image signal b input to a predetermined coefficient (1-α) (0 ≦ α <1);
Time t ₁₁ An image storage unit for storing the input image signal a input one frame before,
A sixth multiplier for multiplying the input image signal a read from the image storage unit by a coefficient α;
A third adder for adding the signal (1-α) b output from the fifth multiplier and the signal αa output from the sixth multiplier;
An image comparison unit that compares the input image signal b with the input image signal a stored in the image storage unit, detects a changed pixel, and calculates a coefficient β corresponding to the change state;
For each of the change pixels detected by the image comparison unit, a filter processing unit that calculates an average value of the change pixel and its predetermined surrounding pixels;
A third multiplier that multiplies the average value calculated by the filter processing unit by a coefficient (1-β);
A fourth multiplier for multiplying the input image signal a read from the image storage unit by a coefficient β;
A second adder for adding (1-β) times the average value and β times the input image signal a;
An image processing apparatus for outputting a pixel signal added by a second adder.