JP3421836B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3421836B2 JP3421836B2 JP19824598A JP19824598A JP3421836B2 JP 3421836 B2 JP3421836 B2 JP 3421836B2 JP 19824598 A JP19824598 A JP 19824598A JP 19824598 A JP19824598 A JP 19824598A JP 3421836 B2 JP3421836 B2 JP 3421836B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- emitting layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、詳しくは化合物半導体電流狭窄層を有する、特性の
良い化合物半導体光素子の製造に関するものである。 【０００２】 【従来の技術】化合物半導体レーザーにおいて発光層を
挟む上部と下部のガイド層へのｎ型ドーピングによっ
て、しきい値電流の低減、温度特性の向上など素子特性
が向上する（S.Seki et al: IEEE Photonics Technolog
y Letters, Vol.10,pp.200-202,1998）。この素子特性
の向上を達成するためには、該ｎ型ドーピングによって
ｐｎ接合位置がｐ-ＩｎＰクラッド層とｎ-ＩｎＧａＡｓ
Ｐガイド層の界面からシフトしないこと、発光層の結晶
品質が劣化しないことが必要となる。 【０００３】図３、図４に従来の活性層構造を示す。こ
のうち図３は、ｎ型ドーパントにＳｅ，ＳなどのVI族の
不純物を用いた場合の素子構造の説明図であって、光半
導体素子の活性層周辺の断面図（コンタクト層等の活性
層から離れた部分は図示しない。）を示す。図中１０は
ｎ-ＩｎＰ基板、１１はＳｅドープされたｎ型ＩｎＧａ
ＡｓＰ四元混晶層（組成波長１．１μｍ、層厚１００ｎ
ｍ）、１２は発光波長が１．３μｍである発光層、１３
はＳｅドープされたｎ型ＩｎＧａＡｓＰ四元混晶層（組
成波長１．１μｍ、層厚１００ｎｍ）、１４はｐ型（Ｚ
ｎ）ドーピングＩｎＰである。矢印１５はｐｎ接合位置
を示す。１６はＳＩＭＳ測定結果から推定される活性層
側壁周辺のＳｅの濃度分布である。１７はＺｎの濃度分
布である。１８は後述する本発明の実施例の素子構造よ
り得られるＰＬスペクトル、１９はアンドープＩｎＧａ
ＡｓＰガイド層を下地とする発光層より得られる、比較
のためのＰＬスペクトルである。 【０００４】この図３に示すｎ型ドーパントにＳｅを用
いた素子構造のものでは、発光層１２の劣化は起こらな
い。このことは、フォトルミネッセンス（ＰＬ）におけ
る強度１８が、アンドープＩｎＧａＡｓＰガイド層を下
地とする発光層の場合１９と同等なことからわかる。ま
た、ＳＩＭＳ測定より得られるＳｅ（またはＳ）の濃度
分布から、Ｓｅ（またはＳ）が発光層１２に混入してい
るが、発光層１２の結晶品質には影響を与えない。 【０００５】しかしながら、結晶成長におけるｐｎ接合
成形時にｎ型ドーピングガスからｐ型ドーピングガスへ
切り替える際にＶＩ族のｎ型ドーピングガス１６が結晶
成長雰囲気中に残留しやすいために（メモリー効果）、
Ｓｅ，ＳなどのＮ型ドーパントがｐ-ＩｎＰクラッド層
１４に混入してｐｎ接合１５の位置がｐ-ＩｎＰクラッ
ド層１４とｎ-ＩｎＧａＡｓＰガイド層１３の界面から
ｐ-ＩｎＰクラッド層１４側にシフトして、レーザー特
性を劣化させることが問題となっていた。 【０００６】この問題を改善、つまりｐｎ接合のシフト
を起こらないようにしたのが図４に示す従来例である。
すなわち、この図４はｎ型ドーパントにＳｉを用いた場
合の従来の素子構造を説明する図であって、光半導体の
活性層周辺の断面図（コンタクト層などの活性層から離
れた部分は図示しない。）を示す。２０はｎ-ＩｎＰ基
板、２１はＳｉドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層（組成波長１．１μｍ、層厚１００ｎｍ）、２２は
発光波長が１．３μｍである発光層、２３はＳｉドープ
されたｎ型ＩｎＧａＡｓＰ四元混晶層（組成波長１．１
μｍ、層厚１００ｎｍ）、２４はｐ型（Ｚｎ）ドーピン
グＩｎＰである。矢印２５はｐｎ接合位置を示す。２６
はＳＩＭＳ測定結果から推定される活性層側周辺のＳｉ
の濃度分布、２７はＺｎの濃度分布である。２８は本発
明に実施例の素子構造より得られるＰＬスペクトル、２
９はアンドープＩｎＧａＡｓＰガイド層を下地とする発
光層より得られる、比較のためのＰＬスペクトルであ
る。 【０００７】図３に示すように、ｎ型ドーパントにＳｉ
などのIV族の不純物を用いた場合、メモリー効果が起こ
らないため、ｐｎ接合２５のシフトは生じない。 【０００８】しかしながら、１ｘ１０１８／ｃｍ３以上
を発光層の下地となるｎ-ＩｎＧａＡｓＰガイド層２１
にドープした場合には該ガイド層２１の結晶品質の劣化
が起きるため、その上に成長される発光層２２を劣化さ
せるので問題となっていた。この発光層２２の劣化は図
３に示すようにＰＬ強度２８の低下として観測される。 【０００９】 【発明が解決しようとする課題】本発明は上記のことに
鑑み提案されたもので、その目的とするところは、ｐｎ
接合のシフトは起こらず、かつ発光層の結晶品質の劣化
をも防止した化合物半導体光素子を得ることができる半
導体装置の製造方法を提供することにある。 【００１０】 【課題を解決するための手段】この発明は、基板上に、
少なくともｎ型のクラッド層、不純物濃度が１×１０
１８／ｃｍ３以上のｎ型の下部ガイド層、発光層、不純
物濃度が１×１０１８／ｃｍ３以上のｎ型の上部ガイド
層、及びｐ型のクラッド層を、この順に積層して成る半
導体装置の製造方法において、前記下部ガイド層を成長
する際のドーパントとしてＳｅもしくはＳを用い、前記
上部ガイド層を成長する際のドーパントとしてＳｉを用
いる構成とし、上記目的を達成している。 【００１１】 【発明の実施の形態】本発明の半導体装置においては、
発光層下部のガイド層に発光層の結晶品質の劣化が起こ
らないＳｅ，ＳなどのVI族のｎ型ドーパントを用い、か
つ、発光層上部のガイド層にメモリー効果のないＳｉを
用いて製造することにより、高品質の半導体レーザー結
晶を得ることができるようにしている。 【００１２】すなわち、従来の素子構造ではガイド層の
ドープは上部、下部ともに１種類のｎ型ドーパントによ
りなされていたため、上述の問題があったのに対し、本
発明では、上述のように、発光層下部のガイド層にＳ
ｅ，ＳなどのＶＩ族のｎ型ドーパントを、かつ、発光層
上部のガイド層にＳｉをドープするようにし、２種類ｎ
型ドーパントを用いることにより、ｐｎ接合のシフトの
ない、高品質の発光層を有する、半導体レーザー結晶が
得られる。 【００１３】 【実施例】図１は本発明の第１の実施例を説明する図で
あって、光半導体素子の活性層周辺の断面図（コンタク
ト層等の活性層から離れた部分は図示しない。）を示
す。 【００１４】この半導体素子は、基板上に少なくともｎ
型のクラッド層、不純物濃度が１×１０１８／ｃｍ３以
上のｎ型の下部ガイド層、発光層、不純物濃度が１×１
０１ ８／ｃｍ３以上のｎ型の上部ガイド層、及びｐ型の
クラッド層を、順次積層して作製されている。 【００１５】すなわち、図中３０はｎ-ＩnＰ基板、３１
は下部のガイド層であるＳｅドープされたｎ型ＩｎＧａ
ＡｓＰ四元混晶層（組成波長１．１μｍ、層厚１００ｎ
ｍ）、３２は発光波長が１．３μｍである発光層、３３
は発光層３２の上部のガイド層であるＳｉドープされた
ｎ型ＩｎＧａＡｓＰ四元混晶層（組成波長１．１μｍ、
層厚１００ｎｍ）、３４はｐ型（Ｚｎ）ドーピングＩｎ
Ｐである。矢印３５はｐｎ接合位置を示す。３６はＳＩ
ＭＳ測定結果から推定される活性層側壁周辺のＳｅの濃
度分布、３７はＳｉの濃度分布、３８はＺｎの濃度分布
である。３９は本発明の実施例の素子構造より得られ
る、ＰＬスペクトル、４０はアンドープＩｎＧａＡｓＰ
ガイド層を下地とする発光層より得られる、比較のため
のＰＬスペクトルである。 【００１６】上記において発光層３２は６層のＩｎＧａ
ＡｓＰ四元混晶量子井戸層（層厚６０ｎｍ），５層のＩ
ｎＧａＡｓＰ四元混晶障壁層（組成波長１．１μｍ、層
厚１０ｎｍ）からなる。 【００１７】発光層３２の下部はＳｅやあるいはＳなど
のVI族の不純物がドープされたガイド層からなり、また
上部のガイド層のｎ型ドーパントはＳｉなどのIV族の不
純物で構成されている。 【００１８】この場合、Ｓｅ，Ｓｉのドーピング濃度は
３ｘ１０１８／ｃｍ３ である。 【００１９】しかして、上記製造方法によって作製され
た素子は、不純物濃度分布３７によりｎ型不純物Ｓｉの
ｐ-ＩｎＰクラッド層３４への混入がなく、すなわち、
ｐｎ接合３５のシフトが抑制されていることがわかる。
また、ＰＬスペクトル３９において良好なＰＬ強度が得
られていることから、発光層が高品質であることがわか
る。 【００２０】図４は上記構造を有する１．３μｍ帯半導
体レーザの２５℃と８５℃における電流・光出力特性で
あり、図中４１は従来構造によるもの（点線）、４２は
本発明によるもの（実線）である。従来構造によるもの
では、ｐｎ接合位置のシフト、あるいは発光層結晶品質
の劣化のため、しきい値電流の増大、温度特性の低下が
生じる。 【００２１】一方、本発明による構造ではｐｎ接合のシ
フトが抑制され、かつ発光層が高品質であるため、素子
特性の向上（しきい値電流の低減、温度特性の向上）が
達成される。 【００２２】なお、本実施例では１．３μｍ波長帯の場
合で説明したが、１．５μｍなどの他の波長帯を有する
素子構造についても可能である。また、活性層には６層
の井戸層と５層の障壁層を有する多重量子井戸構造を用
いたが井戸層数、障壁層数に限りはなく、また、多重量
子構造をもたないダブルヘテロ構造（たとえば活性層が
単一の組成のＩｎＧａＡｓＰ四元混晶層からなるダブル
ヘテロ構造）を用いてもかまわない。また、化合物半導
体としてIII-V族化合物半導体であるＩｎＰ，ＩｎＧａ
ＡｓＰの場合で説明したが、その他のIII-V族化合物半
導体であるＧａＡｓ，ＩｎＧａＡｓ，ＡｌＡｓ，ＡｌＧ
ａＡｓ，ＡｌＩｎＧａＡｓ，ＡｌＧａＩｎＰなどの場合
でも可能である。また、ｐ型不純物にはＺｎの他にＣ
ｄ，Ｍｇ，Ｂｅ，Ｃなど、IV族のｎ型不純物にはＣな
ど、VI族の不純物にはＳなどを用いても同様の効果が得
られる。 【００２３】 【発明の効果】以上説明したように、本発明による素子
構造を用いれば、上部のガイド層のｎ型ドーパントにメ
モリー効果のないＳｉを用いているため、ｐｎ接合のシ
フトがなく、かつ、下部のガイド層のｎ型ドーパントに
Ｓｅ，ＳなどのVI族の不純物を用いているため、発光層
の結晶品質の劣化が起こらず高品質の発光層を有するレ
ーザー用結晶が得られるから、高性能の半導体レーザー
を製造することができる。
法、詳しくは化合物半導体電流狭窄層を有する、特性の
良い化合物半導体光素子の製造に関するものである。 【０００２】 【従来の技術】化合物半導体レーザーにおいて発光層を
挟む上部と下部のガイド層へのｎ型ドーピングによっ
て、しきい値電流の低減、温度特性の向上など素子特性
が向上する（S.Seki et al: IEEE Photonics Technolog
y Letters, Vol.10,pp.200-202,1998）。この素子特性
の向上を達成するためには、該ｎ型ドーピングによって
ｐｎ接合位置がｐ-ＩｎＰクラッド層とｎ-ＩｎＧａＡｓ
Ｐガイド層の界面からシフトしないこと、発光層の結晶
品質が劣化しないことが必要となる。 【０００３】図３、図４に従来の活性層構造を示す。こ
のうち図３は、ｎ型ドーパントにＳｅ，ＳなどのVI族の
不純物を用いた場合の素子構造の説明図であって、光半
導体素子の活性層周辺の断面図（コンタクト層等の活性
層から離れた部分は図示しない。）を示す。図中１０は
ｎ-ＩｎＰ基板、１１はＳｅドープされたｎ型ＩｎＧａ
ＡｓＰ四元混晶層（組成波長１．１μｍ、層厚１００ｎ
ｍ）、１２は発光波長が１．３μｍである発光層、１３
はＳｅドープされたｎ型ＩｎＧａＡｓＰ四元混晶層（組
成波長１．１μｍ、層厚１００ｎｍ）、１４はｐ型（Ｚ
ｎ）ドーピングＩｎＰである。矢印１５はｐｎ接合位置
を示す。１６はＳＩＭＳ測定結果から推定される活性層
側壁周辺のＳｅの濃度分布である。１７はＺｎの濃度分
布である。１８は後述する本発明の実施例の素子構造よ
り得られるＰＬスペクトル、１９はアンドープＩｎＧａ
ＡｓＰガイド層を下地とする発光層より得られる、比較
のためのＰＬスペクトルである。 【０００４】この図３に示すｎ型ドーパントにＳｅを用
いた素子構造のものでは、発光層１２の劣化は起こらな
い。このことは、フォトルミネッセンス（ＰＬ）におけ
る強度１８が、アンドープＩｎＧａＡｓＰガイド層を下
地とする発光層の場合１９と同等なことからわかる。ま
た、ＳＩＭＳ測定より得られるＳｅ（またはＳ）の濃度
分布から、Ｓｅ（またはＳ）が発光層１２に混入してい
るが、発光層１２の結晶品質には影響を与えない。 【０００５】しかしながら、結晶成長におけるｐｎ接合
成形時にｎ型ドーピングガスからｐ型ドーピングガスへ
切り替える際にＶＩ族のｎ型ドーピングガス１６が結晶
成長雰囲気中に残留しやすいために（メモリー効果）、
Ｓｅ，ＳなどのＮ型ドーパントがｐ-ＩｎＰクラッド層
１４に混入してｐｎ接合１５の位置がｐ-ＩｎＰクラッ
ド層１４とｎ-ＩｎＧａＡｓＰガイド層１３の界面から
ｐ-ＩｎＰクラッド層１４側にシフトして、レーザー特
性を劣化させることが問題となっていた。 【０００６】この問題を改善、つまりｐｎ接合のシフト
を起こらないようにしたのが図４に示す従来例である。
すなわち、この図４はｎ型ドーパントにＳｉを用いた場
合の従来の素子構造を説明する図であって、光半導体の
活性層周辺の断面図（コンタクト層などの活性層から離
れた部分は図示しない。）を示す。２０はｎ-ＩｎＰ基
板、２１はＳｉドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層（組成波長１．１μｍ、層厚１００ｎｍ）、２２は
発光波長が１．３μｍである発光層、２３はＳｉドープ
されたｎ型ＩｎＧａＡｓＰ四元混晶層（組成波長１．１
μｍ、層厚１００ｎｍ）、２４はｐ型（Ｚｎ）ドーピン
グＩｎＰである。矢印２５はｐｎ接合位置を示す。２６
はＳＩＭＳ測定結果から推定される活性層側周辺のＳｉ
の濃度分布、２７はＺｎの濃度分布である。２８は本発
明に実施例の素子構造より得られるＰＬスペクトル、２
９はアンドープＩｎＧａＡｓＰガイド層を下地とする発
光層より得られる、比較のためのＰＬスペクトルであ
る。 【０００７】図３に示すように、ｎ型ドーパントにＳｉ
などのIV族の不純物を用いた場合、メモリー効果が起こ
らないため、ｐｎ接合２５のシフトは生じない。 【０００８】しかしながら、１ｘ１０１８／ｃｍ３以上
を発光層の下地となるｎ-ＩｎＧａＡｓＰガイド層２１
にドープした場合には該ガイド層２１の結晶品質の劣化
が起きるため、その上に成長される発光層２２を劣化さ
せるので問題となっていた。この発光層２２の劣化は図
３に示すようにＰＬ強度２８の低下として観測される。 【０００９】 【発明が解決しようとする課題】本発明は上記のことに
鑑み提案されたもので、その目的とするところは、ｐｎ
接合のシフトは起こらず、かつ発光層の結晶品質の劣化
をも防止した化合物半導体光素子を得ることができる半
導体装置の製造方法を提供することにある。 【００１０】 【課題を解決するための手段】この発明は、基板上に、
少なくともｎ型のクラッド層、不純物濃度が１×１０
１８／ｃｍ３以上のｎ型の下部ガイド層、発光層、不純
物濃度が１×１０１８／ｃｍ３以上のｎ型の上部ガイド
層、及びｐ型のクラッド層を、この順に積層して成る半
導体装置の製造方法において、前記下部ガイド層を成長
する際のドーパントとしてＳｅもしくはＳを用い、前記
上部ガイド層を成長する際のドーパントとしてＳｉを用
いる構成とし、上記目的を達成している。 【００１１】 【発明の実施の形態】本発明の半導体装置においては、
発光層下部のガイド層に発光層の結晶品質の劣化が起こ
らないＳｅ，ＳなどのVI族のｎ型ドーパントを用い、か
つ、発光層上部のガイド層にメモリー効果のないＳｉを
用いて製造することにより、高品質の半導体レーザー結
晶を得ることができるようにしている。 【００１２】すなわち、従来の素子構造ではガイド層の
ドープは上部、下部ともに１種類のｎ型ドーパントによ
りなされていたため、上述の問題があったのに対し、本
発明では、上述のように、発光層下部のガイド層にＳ
ｅ，ＳなどのＶＩ族のｎ型ドーパントを、かつ、発光層
上部のガイド層にＳｉをドープするようにし、２種類ｎ
型ドーパントを用いることにより、ｐｎ接合のシフトの
ない、高品質の発光層を有する、半導体レーザー結晶が
得られる。 【００１３】 【実施例】図１は本発明の第１の実施例を説明する図で
あって、光半導体素子の活性層周辺の断面図（コンタク
ト層等の活性層から離れた部分は図示しない。）を示
す。 【００１４】この半導体素子は、基板上に少なくともｎ
型のクラッド層、不純物濃度が１×１０１８／ｃｍ３以
上のｎ型の下部ガイド層、発光層、不純物濃度が１×１
０１ ８／ｃｍ３以上のｎ型の上部ガイド層、及びｐ型の
クラッド層を、順次積層して作製されている。 【００１５】すなわち、図中３０はｎ-ＩnＰ基板、３１
は下部のガイド層であるＳｅドープされたｎ型ＩｎＧａ
ＡｓＰ四元混晶層（組成波長１．１μｍ、層厚１００ｎ
ｍ）、３２は発光波長が１．３μｍである発光層、３３
は発光層３２の上部のガイド層であるＳｉドープされた
ｎ型ＩｎＧａＡｓＰ四元混晶層（組成波長１．１μｍ、
層厚１００ｎｍ）、３４はｐ型（Ｚｎ）ドーピングＩｎ
Ｐである。矢印３５はｐｎ接合位置を示す。３６はＳＩ
ＭＳ測定結果から推定される活性層側壁周辺のＳｅの濃
度分布、３７はＳｉの濃度分布、３８はＺｎの濃度分布
である。３９は本発明の実施例の素子構造より得られ
る、ＰＬスペクトル、４０はアンドープＩｎＧａＡｓＰ
ガイド層を下地とする発光層より得られる、比較のため
のＰＬスペクトルである。 【００１６】上記において発光層３２は６層のＩｎＧａ
ＡｓＰ四元混晶量子井戸層（層厚６０ｎｍ），５層のＩ
ｎＧａＡｓＰ四元混晶障壁層（組成波長１．１μｍ、層
厚１０ｎｍ）からなる。 【００１７】発光層３２の下部はＳｅやあるいはＳなど
のVI族の不純物がドープされたガイド層からなり、また
上部のガイド層のｎ型ドーパントはＳｉなどのIV族の不
純物で構成されている。 【００１８】この場合、Ｓｅ，Ｓｉのドーピング濃度は
３ｘ１０１８／ｃｍ３ である。 【００１９】しかして、上記製造方法によって作製され
た素子は、不純物濃度分布３７によりｎ型不純物Ｓｉの
ｐ-ＩｎＰクラッド層３４への混入がなく、すなわち、
ｐｎ接合３５のシフトが抑制されていることがわかる。
また、ＰＬスペクトル３９において良好なＰＬ強度が得
られていることから、発光層が高品質であることがわか
る。 【００２０】図４は上記構造を有する１．３μｍ帯半導
体レーザの２５℃と８５℃における電流・光出力特性で
あり、図中４１は従来構造によるもの（点線）、４２は
本発明によるもの（実線）である。従来構造によるもの
では、ｐｎ接合位置のシフト、あるいは発光層結晶品質
の劣化のため、しきい値電流の増大、温度特性の低下が
生じる。 【００２１】一方、本発明による構造ではｐｎ接合のシ
フトが抑制され、かつ発光層が高品質であるため、素子
特性の向上（しきい値電流の低減、温度特性の向上）が
達成される。 【００２２】なお、本実施例では１．３μｍ波長帯の場
合で説明したが、１．５μｍなどの他の波長帯を有する
素子構造についても可能である。また、活性層には６層
の井戸層と５層の障壁層を有する多重量子井戸構造を用
いたが井戸層数、障壁層数に限りはなく、また、多重量
子構造をもたないダブルヘテロ構造（たとえば活性層が
単一の組成のＩｎＧａＡｓＰ四元混晶層からなるダブル
ヘテロ構造）を用いてもかまわない。また、化合物半導
体としてIII-V族化合物半導体であるＩｎＰ，ＩｎＧａ
ＡｓＰの場合で説明したが、その他のIII-V族化合物半
導体であるＧａＡｓ，ＩｎＧａＡｓ，ＡｌＡｓ，ＡｌＧ
ａＡｓ，ＡｌＩｎＧａＡｓ，ＡｌＧａＩｎＰなどの場合
でも可能である。また、ｐ型不純物にはＺｎの他にＣ
ｄ，Ｍｇ，Ｂｅ，Ｃなど、IV族のｎ型不純物にはＣな
ど、VI族の不純物にはＳなどを用いても同様の効果が得
られる。 【００２３】 【発明の効果】以上説明したように、本発明による素子
構造を用いれば、上部のガイド層のｎ型ドーパントにメ
モリー効果のないＳｉを用いているため、ｐｎ接合のシ
フトがなく、かつ、下部のガイド層のｎ型ドーパントに
Ｓｅ，ＳなどのVI族の不純物を用いているため、発光層
の結晶品質の劣化が起こらず高品質の発光層を有するレ
ーザー用結晶が得られるから、高性能の半導体レーザー
を製造することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示す。
【図２】 １．３μｍ帯半導体レーザの２５℃と８５℃
における電流・光出力特性であって、従来構造のもの
と、本発明によるものとの比較を示す。 【図３】 ｎ型ドーパントにＳｅを用いた場合の従来の
素子構造の説明図であって、光半導体素子の活性層周辺
の断面図を示す。 【図４】 ｎ型ドーパントにＳｉを用いた場合の従来の
素子構造を説明する図であって、光半導体素子の活性層
周辺の断面図を示す。 【符号の説明】 ３０ ｎ-ＩｎＰ基板 ３１ Ｓｅドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層 ３２ 発光波長１．３μｍの発光層 ３３ Ｓｉドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層 ３４ ｐ型（Ｚｎ）ドーピングＩｎＰ ３５ ｐｎ接合位置 ３６ ＳＩＭＳ測定結果から推定される活性層側壁
周辺のＳｅ濃度分布 ３７ Ｓｉ濃度分布 ３８ Ｚｎの濃度分布 ３９ 本発明の実施例の素子構造より得られるＰＬ
スペクトル ４０ アンドープＩｎＧａＡｓＰガイド層を下地と
する発光層より得られる、比較のためのＰＬスペクトル ４１ １．３μｍ帯半導体レーザの２５℃と８５℃
における従来構造の電流・ 光出力特性 ４２ 本発明による電流・光出力特性
における電流・光出力特性であって、従来構造のもの
と、本発明によるものとの比較を示す。 【図３】 ｎ型ドーパントにＳｅを用いた場合の従来の
素子構造の説明図であって、光半導体素子の活性層周辺
の断面図を示す。 【図４】 ｎ型ドーパントにＳｉを用いた場合の従来の
素子構造を説明する図であって、光半導体素子の活性層
周辺の断面図を示す。 【符号の説明】 ３０ ｎ-ＩｎＰ基板 ３１ Ｓｅドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層 ３２ 発光波長１．３μｍの発光層 ３３ Ｓｉドープされたｎ型ＩｎＧａＡｓＰ四元混
晶層 ３４ ｐ型（Ｚｎ）ドーピングＩｎＰ ３５ ｐｎ接合位置 ３６ ＳＩＭＳ測定結果から推定される活性層側壁
周辺のＳｅ濃度分布 ３７ Ｓｉ濃度分布 ３８ Ｚｎの濃度分布 ３９ 本発明の実施例の素子構造より得られるＰＬ
スペクトル ４０ アンドープＩｎＧａＡｓＰガイド層を下地と
する発光層より得られる、比較のためのＰＬスペクトル ４１ １．３μｍ帯半導体レーザの２５℃と８５℃
における従来構造の電流・ 光出力特性 ４２ 本発明による電流・光出力特性
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 基板上に、少なくともｎ型のクラッド
層、不純物濃度が１×１０１８／ｃｍ３以上のｎ型の下
部ガイド層、発光層、不純物濃度が１×１０１ ８／ｃｍ
３以上のｎ型の上部ガイド層、及びｐ型のクラッド層
を、この順に積層して成る半導体装置の製造方法におい
て、前記下部ガイド層を成長する際のドーパントとして
ＳｅもしくはＳを用い、前記上部ガイド層を成長する際
のドーパントとしてＳｉを用いることを特徴とした半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19824598A JP3421836B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19824598A JP3421836B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031597A JP2000031597A (ja) | 2000-01-28 |
| JP3421836B2 true JP3421836B2 (ja) | 2003-06-30 |
Family
ID=16387928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19824598A Expired - Fee Related JP3421836B2 (ja) | 1998-07-14 | 1998-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421836B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8421056B2 (en) | 2009-03-03 | 2013-04-16 | Hitachi Cable, Ltd. | Light-emitting device epitaxial wafer and light-emitting device |
-
1998
- 1998-07-14 JP JP19824598A patent/JP3421836B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031597A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
| JP4663964B2 (ja) | ＧａＡｓＳｂ量子井戸層を含む長波長フォトニクスデバイス | |
| US6855959B2 (en) | Nitride based semiconductor photo-luminescent device | |
| US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
| US7084422B2 (en) | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers | |
| US7508049B2 (en) | Semiconductor optical device | |
| CN103280695B (zh) | 长波长GaNAsBi/GaAs多量子阱激光器及其制备方法 | |
| EP0403153B1 (en) | A method for forming a heteroepitaxial structure | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US7986721B2 (en) | Semiconductor optical device including a PN junction formed by a second region of a first conductive type semiconductor layer and a second conductive type single semiconductor layer | |
| JP2937156B2 (ja) | 半導体レーザの製造方法 | |
| JP3421836B2 (ja) | 半導体装置の製造方法 | |
| US6900467B2 (en) | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers | |
| US20070215904A1 (en) | Semiconductor optical device | |
| JP2001203423A (ja) | 半導体発光装置 | |
| US7208774B2 (en) | Semiconductor optical device | |
| Lei et al. | 1.3-/spl mu/m n-type modulation-doped AlGaInAs/AlGaInAs strain-compensated multiple-quantum-well laser diodes | |
| JP2001007445A (ja) | ＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハ | |
| JP4163321B2 (ja) | 半導体発光装置 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| Shimizu et al. | 1.3-/spl mu/m InAsP n-type modulation-doped MQW lasers grown by gas-source molecular beam epitaxy | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6244717B2 (ja) | ||
| JP2001251021A (ja) | ＧａＩｎＮＡｓ半導体素子及びその製造方法 | |
| JPH08102567A (ja) | Ｂｅドーピング方法，エピタキシャル成長方法，半導体光素子の製造方法，及び半導体光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |