JP3418702B2 - Horizontal field type liquid crystal display device - Google Patents

Horizontal field type liquid crystal display device

Info

Publication number
JP3418702B2
JP3418702B2 JP34328998A JP34328998A JP3418702B2 JP 3418702 B2 JP3418702 B2 JP 3418702B2 JP 34328998 A JP34328998 A JP 34328998A JP 34328998 A JP34328998 A JP 34328998A JP 3418702 B2 JP3418702 B2 JP 3418702B2
Authority
JP
Japan
Prior art keywords
electrode
lower substrate
liquid crystal
parallel
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34328998A
Other languages
Japanese (ja)
Other versions
JPH11242233A (en
Inventor
升 ▲ヒ▼ 李
香 律 金
Original Assignee
ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1997/P65588 priority Critical
Priority to KR1019970065588A priority patent/KR100265572B1/en
Application filed by ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド filed Critical ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド
Publication of JPH11242233A publication Critical patent/JPH11242233A/en
Application granted granted Critical
Publication of JP3418702B2 publication Critical patent/JP3418702B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は液晶表示装置(liqui BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a liquid crystal display device (Liqui
d crystal display;LCD)に関し、より具体的には、 d crystal display; relates LCD), and more specifically,
基板表面と水平な電界を有する液晶表示装置に関する。 A liquid crystal display device having a horizontal electric field and the surface of the substrate. 【0002】 【従来の技術】近年、LCDは、軽量、薄型、低消費電力等の特性を持ち、各種情報機器の端末機またはビデオ機器等に使用されている。 [0002] In recent years, LCD is lightweight, thin, has characteristics such as low power consumption, is used in the terminal or video equipment of various information devices. このようなLCDの代表的な駆動方式には、TN(twisted nematic)、STN(super Representative driving method of such a LCD, TN (twisted nematic), STN (super
twisted nematic)モードの駆動方式がある。 There is a drive system of the twisted nematic) mode. しかし、現在、実用化されているTN−LCD、STN−LCD However, currently, practically used in that TN-LCD, STN-LCD
は、視野角が非常に狭いという問題点を有する。 Has a problem viewing angle is that very narrow. このような問題点を解決するために、次に説明するIPS−L To solve this problem, IPS-L described below
CDが提案されている。 CD has been proposed. 【0003】このIPS−LCDは、図1に示すように多数のゲートバスライン11は、下部絶縁基板10上に、図のx方向に相互平行に配列され、多数のデータバスライン15はx方向と実質的に垂直であるy方向に相互平行に配列されて単位画素空間を限定する。 [0003] The IPS-LCD includes a plurality of gate bus lines 11 as shown in FIG. 1, on the lower insulating substrate 10, are parallel to each other arranged in the x direction in the figure, a number of data bus lines 15 are x-direction substantially in the y direction perpendicular it is mutually parallel arranged to limit the unit pixel space. この時、 At this time,
図では一つの単位画素空間を示すために、一対のゲートバスライン11と一対のデータバスライン15を示している。 To illustrate one unit pixel space in the drawing shows a pair of gate bus lines 11 and a pair of data bus lines 15. ここで、ゲートバスライン11とデータバスライン15はゲート絶縁膜(図示せず)を挟んで絶縁されている。 Here, the gate bus line 11 and the data bus line 15 is insulated through the gate insulating film (not shown). 【0004】カウンタ電極12は、単位画素空間内に、 [0004] Counter electrode 12, the unit pixel space,
例えば直四角枠状を有するようにそれぞれ形成される。 For example each of which is formed to have a straight rectangular frame.
カウンタ電極12は、ゲートバスライン11と同じ平面に配置される。 Counter electrode 12 is disposed in the same plane as the gate bus line 11. 【0005】画素電極14はカウンタ電極12の形成された各単位画素空間に形成される。 [0005] The pixel electrode 14 is formed in each unit pixel space formed in the counter electrode 12. 画素電極14は、四角枠状のカウンタ電極12で囲まれている領域をy方向に分けるウェブ(web)部分14aと、ウェブ部分14a Pixel electrodes 14, and the web (web) portion 14a divided in the y direction of the region surrounded by the rectangular frame-shaped counter electrode 12, web portion 14a
の一端と連結されてx方向のカウンタ電極12部分とオーバーラップする第1フランジ部分14bと、第1フランジ部分14bと平行しながらウェブ部分14aの他端と連結され、x方向のカウンタ電極12部分とオーバーラップする第2フランジ部分14cとからなる。 One end and the first flange portion 14b overlapping the counter electrode 12 portion of the x-direction are connected, is connected to the other end of the web portion 14a with parallel to the first flange portion 14b, the counter electrode 12 portion of the x-direction and a second flange portion 14c overlapping with. すなわち、画素電極14は、 "I"字形状である。 That is, the pixel electrode 14 is a "I" shape. ここで、画素電極14及びカウンタ電極12はゲート絶縁膜(図示せず)によって絶縁される。 Here, the pixel electrode 14 and the counter electrode 12 are insulated by a gate insulating film (not shown). 【0006】薄膜トランジスタ16は、ゲートバスライン11とデータバスライン12との交叉部分に配置される。 [0006] The thin film transistor 16 is disposed in intersecting portions between the gate bus line 11 and the data bus line 12. この薄膜トランジスタ16は、ゲートバスライン1 The thin film transistor 16, the gate bus line 1
1から延びたゲート電極と、データバスライン15から延びて形成されたドレイン電極と、画素電極14から延びたソース電極と、ゲート電極の上部に形成されたチャンネル層17とを含む。 Comprising a gate electrode extending from 1, a drain electrode formed to extend from the data bus line 15, the source electrode extending from the pixel electrode 14, a channel layer 17 formed on the gate electrode. 補助容量キャパシタ(Cst)は、 Storage capacitor (Cst) is
カウンタ電極12と画素電極14がオーバーラップする部分に形成される。 Counter electrode 12 and the pixel electrode 14 is formed in a portion overlapping. 【0007】そして、図1には示していないが、カラーフィルタを備えた上部基板は、下部基板10上に所定距離を有しながら対向、配置される。 [0007] Then, although not shown in FIG. 1, an upper substrate having a color filter, a counter while having a predetermined distance on the lower substrate 10 are arranged. また、下部基板10 In addition, the lower substrate 10
及び上部基板間には液晶分子を含む液晶層が介在される。 And is between the upper substrate crystal layer including liquid crystal molecules is interposed. 【0008】また、水平配向膜(図示せず)は、下部基板の結果物の上部及び上部基板の内側面にそれぞれ形成され、カウンタ電極12及び画素電極14間に電界が形成される前に、液晶分子19は、基板と平行に配列されながら、その配列方向を決定する。 [0008] (not shown) horizontal alignment film are respectively formed on the inner surface of the upper and the upper substrate of the resultant structure of the lower substrate, before the electric field is formed between the counter electrode 12 and the pixel electrode 14, the liquid crystal molecules 19 while being arranged parallel to the substrate, to determine the alignment direction. 図から、"R"方向は下部基板に形成された水平配向膜のラビング軸方向である。 Figures, "R" direction is the rubbing direction of the alignment films formed on the lower substrate. 【0009】下部基板10の外側面に第1偏光板(図示せず)が配置され、上部基板(図示せず)の外側面に第2 [0009] The first polarizing plate (not shown) is disposed on the outer surface of the lower substrate 10, the second outside surface of the upper substrate (not shown)
偏光板(図示せず)が配置される。 A polarizing plate (not shown) is disposed. ここで、第1偏光板の偏光軸は、図から、"P"方向と平行に配置される。 Here, the polarization axis of the first polarizing plate, Figures, "P" is parallel to the direction. すなわち、配向膜のラビング軸方向(R)と偏光軸(P)は互いに平行する。 That is, the rubbing direction of the alignment film (R) and the polarization axis (P) is parallel to each other. 一方、第2偏光板の偏光軸は、第1偏光板の偏光軸と実質的に垂直である"Q"方向と平行に配置される。 On the other hand, the polarization axis of the second polarizing plate are arranged parallel to "Q" and the direction that is substantially perpendicular to the polarization axis of the first polarizer. 【0010】このようなIPS-LCDは、選択されたゲートバスライン11に走査信号が印加され、データバスライン15にディスプレイ信号が印加されると、走査信号の印加されたゲートバスライン11とディスプレイ信号の印加されたデータバスライン15との交叉部分の薄膜トランジスタ16がターンオンする。 [0010] Such IPS-LCD is scanned signal applied to the gate bus line 11 is selected, the display signal to the data bus line 15 is applied, and the gate bus line 11 is applied to the scanning signal display TFT 16 of intersections between the applied data bus lines 15 of the signal is turned on. これによりデータバスライン15のディスプレイ信号は、薄膜トランジスタ16を通じて画素電極14に伝達される。 Thus the display signal of the data bus line 15 is transmitted to the pixel electrode 14 through the TFT 16. したがって、共通信号が印加されるカウンタ電極12及び画素電極14間に電界(E)が発生する。 Therefore, the electric field (E) is generated between the counter electrode 12 and the pixel electrode 14 common signal is applied. この時、電界(E) At this time, the electric field (E)
は、図の如く"x"方向であるため、ラビング軸(R)とは所定の角度をなすことになる。 Are the "x" direction as shown in the figure, so that a predetermined angle to the rubbing axis (R). 【0011】従って、液晶層内の分子は、電界が形成される前にその長軸が基板表面と平行しながらラビング方向(R)の長軸とは一致するように配列される。 Accordingly, the molecules of the liquid crystal layer, the long axes before an electric field is formed are arranged to coincide with the long axis of the rubbing direction (R) with parallel to the substrate surface. これにより、第1偏光板及び液晶層を通過した光は、第2偏光板が通過できず、画面はダーク状態となる。 Accordingly, the light passing through the first polarizing plate and the liquid crystal layer, a second polarizing plate can not pass through the screen becomes dark state. 【0012】一方、電界(E)が形成されると、液晶分子の長軸(または光軸)が電界(E)と平行に再配列され、入射光が第2偏光板を通過する。 Meanwhile, when the electric field (E) is formed, the long axes of liquid crystal molecules (or optical axis) is parallel to rearrange the electric field (E), the incident light passes through the second polarizer. したがって、画面はホワイト状態となる。 Therefore, the screen becomes a white state. 【0013】この時、液晶分子は電界形成の可否によって、基板表面と平行をなしながら、液晶分子の長軸の方向だけ変化するので、視野角が改善される。 [0013] At this time, the possibility of the liquid crystal molecules are electric field, while no parallel to the substrate surface, since changes only in the direction of the long axis of the liquid crystal molecules, the viewing angle is improved. 【0014】 【発明が解決しようとする課題】しかしながら、前記液晶内の液晶分子は、周知のように、長軸と短縮の長さが相異して屈折率異方性(Δn)を有することから、見る方向によって屈折率異方性(Δn)が変化する。 [0014] SUMMARY OF THE INVENTION However, the liquid crystal molecules in said liquid crystal, as is well known, to have a refractive index anisotropy ([Delta] n) the length of the shortened long axis and different from from the refractive index anisotropy ([Delta] n) is changed by the viewing direction. これにより、極角が0゜付近で、方位角が0゜、90゜、180 Thus, polar angle near 0 °, the azimuth angle of 0 °, 90 °, 180
゜、270゜付近では、ホワイト状態であるにも係わらず所定の色相が見えるようになる。 °, in the vicinity of 270 °, becomes visible predetermined color spite of the white state. このような現象をカラーシフトといい、このカラーシフトは次の式1から説明できる。 Refers to this phenomenon as the color shift, the color shift can be explained from the following equation (1). T: 透過率T : 参照(reference)光に対する透過率χ: 液晶分子の光軸と偏光板の偏光軸がなす角Δn: 屈折率異方性d: 上下基板間の距離またはギャップ(液晶層厚) λ: 入射される光波長前記式1によれば、最大透過率(T)を得るために、χがπ/4であるか、あるいはΔnd/λがπ/2となるべきである。 T: the transmittance T 0: transmittance with respect to the reference (reference) Light chi: angle polarization axis and the optical axis of the polarizing plate of the liquid crystal molecules [Delta] n: refractive index anisotropy d: distance between the upper and lower substrates or gap (liquid crystal layer the thickness) lambda: According to the optical wavelength formula 1 incident, in order to obtain the maximum transmittance (T), chi is either a [pi / 4, or [Delta] nd / lambda should be [pi / 2. この時、Δndが変化すると(液晶分子の屈折率異方性値は見る方向によって変化されるためである)、λ値はπ/2を満足させる為に変化する。 At this time, when the Δnd is changed (because the refractive index anisotropy value of the liquid crystal molecules is changed by the viewing direction), lambda value changes in order to satisfy the [pi / 2. これによって、変化した光波長(λ)に該当する色相が画面に現れる。 Thereby, the hue corresponding to the changed optical wavelength (lambda) appears on the screen. 【0015】したがって、液晶分子の短縮に向かって見る方向(a、c)では、Δnが減少するにつれて、最大透過率に至るための入射光の波長は相対的に短くなる。 [0015] Thus, in the direction (a, c) See towards the shortening of the liquid crystal molecules, as Δn decreases, the wavelength of the incident light to reach the maximum transmittance is relatively short. これにより、使用者は、ホワイトの波長より短い波長を有する青色を見ることになる。 Thus, the user will see the blue with a wavelength shorter than the wavelength of white. 【0016】一方、 液晶分子の長縮に向かって見る方向(b、d)では、Δnが増大するにつれて、入射光の波長は相対的に長くなる。 [0016] On the other hand, in the direction (b, d) See towards long contraction of the liquid crystal molecules, as Δn increases, the wavelength of the incident light is relatively long. これにより、使用者はホワイトの波長より長い波長を有する黄色を見ることになる。 Thus, the user will see a yellow having a wavelength longer than the wavelength of white. このために、IPS−LCDの画質特性が低下する。 For this, the image quality characteristic of the IPS-LCD is lowered. 【0017】本発明は前記のような問題を解決するために創案されたものであり、本発明の目的は、前記カラーシフト現象を防止して画質特性を改善させることができる液晶表示装置を提供することにある。 [0017] The present invention has been made to solve the above problems, an object of the present invention, provides a liquid crystal display device which can improve the picture quality by preventing the color shift phenomenon It is to. 【0018】 【課題を解決するための手段】前記した本発明の目的を達成するために、本発明は平行な多数のデータバスラインと、このデータバスラインとマトリックス形状の単位画素を形成するように平行に配列された多数のゲートバスラインと、前記各単位画素内のゲートバスラインとデータバスラインとの交点に提供される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極と、カウンタ電極とを含む下部基板;前記下部基板と所定距離をおいて対向する上部基板;前記下部基板及び上部基板間に介在される液晶層 ;及び前記下部基板の外側面及び上部基板の外側面に各々取り付ける偏光板を含み、前記隣接した二つのゲートバスラインと隣接した二つのデータバスラインで限定されるそれぞれの単位画素はカウンタ電 [0018] SUMMARY OF THE INVENTION To achieve the object of the present invention described above, the present invention is to form a plurality of data bus lines in parallel, a unit pixel of the data bus lines and a matrix shape a plurality of gate bus lines arranged in parallel in a thin film transistor provided at the intersection of the gate bus lines and data bus lines in said each unit pixel, and a pixel electrode connected to the thin film transistor, and a counter electrode the upper substrate to face at the lower substrate by a predetermined distance; and each mounting a polarizing plate on the outer surface and the outer surface of the upper substrate of the lower substrate; said liquid crystal layer is interposed between the lower substrate and the upper substrate lower substrate comprising wherein the said adjacent each of the unit pixels to be limited by two two data bus lines adjacent to the gate bus line and the counter electric 極及び画素電極によって数個の電界形成空間に分けて、前記分割された各電界形成空間内において電界の方 Divided into several electric field space by the electrode and the pixel electrode, toward the electric field in each of the field forming space is the divided
向が、前記ゲートバスラインに対して所定の傾斜角度を Direction is a predetermined inclination angle with respect to the gate bus line
なし、各々の前記単位画素内で前記ゲートバスライン方 No, the gate bus line side within the unit pixels of each
向・データバスライン方向の双方について線対称をなす It forms a line symmetry for both direction data bus line direction
ことを特徴とする。 It is characterized in. 【0019】また、本発明は平行な多数のデータバスラインと、データバスラインとマトリックス形状の単位画素を形成するように平行に配列された多数のゲートバスラインと、前記各単位画素内のゲートバスラインとデータバスラインとの交点に提供される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極と、カウンタ電極とを含む下部基板;前記下部基板と所定距離をおいて対向する上部基板;前記下部基板及び上部基板間に介在される液晶層 ;前記下部基板の内側面及び上部基板の内側面に各々形成される水平配向膜;及び、前記下部基板の外側面及び上部基板の外側面に各々取り付ける偏光板を含み、前記下部基板のカウンタ電極は、四角枠状の第1電極と、前記第1電極で囲まれる空間を数個の正四角形の開口空 Further, the present invention is parallel to a plurality of data bus lines, a plurality of gate bus lines arranged in parallel to form a unit pixel of the data bus lines and a matrix shape, the gate in each unit pixel a thin film transistor is provided at the intersection of the bus lines and data bus lines, and pixel electrodes connected to the thin film transistor, the lower substrate and a counter electrode; upper substrate to face at the lower substrate by a predetermined distance; the lower the liquid crystal layer interposed between the substrate and the upper substrate; horizontal alignment film are respectively formed on the inner surface of the inner side surface and the upper substrate of the lower substrate; and, attached respectively to the outer surface and the outer surface of the upper substrate of the lower substrate wherein the polarizing plate, the counter electrode of the lower substrate includes a rectangular frame-like first electrode, opening an empty space several square a surrounded by the first electrode に分ける、ゲートバスラインと平行な多数の第2電極と、前記第1電極に共通信号を伝達する共通信号線とを含み、前記下部基板の画素電極は、 To separate, it includes a second electrode of a number of parallel gate bus lines, and a common signal line for transmitting a common signal to the first electrode, the pixel electrode of the lower substrate,
前記第1電極で囲まれる空間を分けるデータバスラインと平行な第1ブランチと、前記第1ブランチと交叉しながら前記それぞれの開口空間を4個の正四角形の電界形成空間に分ける数個の第2ブランチとを含み、前記分割された各電界形成空間内において電界の方向が、前記ゲ And the data bus line parallel to the first branch to divide the space enclosed by the first electrode, of several dividing the respective open space into four square of the electric field forming space while crossing with the first branch first and a second branch, the split direction of the electric field in each of the field formed in the space, the gate
ートバスラインに対して所定の傾斜角度をなし、各々の Form a predetermined inclination angle with respect to Tobasurain, each
前記単位画素内で前記ゲートバスライン方向・データバ Wherein in the unit pixel gate bus line direction, data bus
スライン方向の双方について線対称をなすことを特徴とする。 Characterized in that forming the line symmetry for both Surain direction. 【0020】さらに、本発明は平行な多数のデータバスラインと、データバスラインとマトリックス形状の単位画素を形成するように平行に配列された多数のゲートバスラインと、前記各単位画素内のゲートバスラインとデータバスラインとの交点に提供される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極及びカウンタ電極とを含む下部基板;前記下部基板と所定距離をおいて対向する上部基板;前記下部基板及び上部基板間に介在される液晶層 ;前記下部基板の内側面に形成され、前記ゲートバスライン(又はデータバスライン)と平行なラビング軸を有する第1水平配向膜;前記上部基板の内側面に形成され、前記第1水平配向膜のラビング軸と180゜をなすラビング軸を有する第2水平配向膜;前記下部基板の Furthermore, the present invention is parallel to a plurality of data bus lines, a plurality of gate bus lines arranged in parallel to form a unit pixel of the data bus lines and a matrix shape, the gate in each unit pixel an upper substrate facing at the lower substrate by a predetermined distance; which the thin film transistors provided at intersections of the bus lines and data bus lines, the lower substrate including a pixel electrode and a counter electrode connected to the thin film transistor of the lower substrate and a liquid crystal layer interposed between the upper substrate; formed on the inner surface of the lower substrate, a first horizontal alignment film with parallel rubbing axis and the gate bus lines (or data bus line); an inner surface of the upper substrate is formed, the second horizontal alignment film with a rubbing axis forming the rubbing axis and 180 ° of the first horizontal alignment film; the lower substrate 側面に配置され、前記第1水平配向膜のラビング軸と平行な偏光軸を有する第1偏光板; Is disposed on a side surface, a first polarizing plate having a rubbing axis parallel to the polarization axis of the first horizontal alignment film;
及び前記上部基板の外側面に配置され、前記第1偏光板の偏光軸と交叉する偏光軸を有する第2偏光板を含み、 And is disposed on the outer surface of the upper substrate includes a second polarizer having a polarization axis crossing the polarization axis of the first polarizer,
前記下部基板のカウンタ電極は、四角枠状の第1電極と、前記第1電極で囲まれる空間を数個の正四角形の開口空間に分ける、ゲートバスラインと平行な多数の第2 Counter electrode of the lower substrate includes a rectangular frame-like first electrode, the divided first space surrounded by the electrode into several square open space of the gate bus line and parallel to a plurality of second
電極と、前記第1電極に共通信号を伝達する共通信号線とを含み、前記下部基板の画素電極は、前記第1電極で囲まれる空間を分けるデータバスラインと平行な第1ブランチと、前記第1ブランチと交叉しながら前記それぞれの開口空間を4個の正四角形の電界形成空間に分ける数個の第2ブランチとを含み、前記分割された各電界形成空間内において電界の方向が、前記ゲートバスライン Wherein the electrode, and a common signal line for transmitting a common signal to the first electrode, the pixel electrode of the lower substrate, and the data bus line parallel to the first branch to divide the space enclosed by the first electrode, wherein and a several second branch dividing the respective opening space while crossing the first branch into four square of the electric field forming space, the direction of the electric field in the respective divided field formed in space, the gate bus line
に対して所定の傾斜角度をなし、各々の前記単位画素内 Form a predetermined inclination angle with respect to each of said unit pixel
で前記ゲートバスライン方向・データバスライン方向の In of the gate bus line direction data bus line direction
双方について線対称をなすことを特徴とする。 Characterized in that forming the line-symmetrical about both. 【0021】 【発明の実施の形態】以下、添付の図面に基づいて本発明の好適な実施の形態を詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, detailed description of the preferred embodiments of the present invention with reference to the accompanying drawings. まず、図2及び図3を参照して、下部基板20と上部基板40は、所定距離(d:以下セルギャップ)をおいて対向する。 First, referring to FIGS. 2 and 3, the lower substrate 20 and upper substrate 40, a predetermined distance: opposed at a (d cell gap below). この下部基板20と上部基板40は透明な素材の絶縁基板で、セルギャップ(d)は6μm以下、望ましくは4〜 The lower substrate 20 and upper substrate 40 is an insulating substrate of transparent material, the cell gap (d) of 6μm or less, preferably 4 to
4.5μm程度である。 It is about 4.5μm. 下部基板20及び上部基板40 Lower substrate 20 and upper substrate 40
間には、数個の、液晶分子50aを含む液晶層50が介在される。 Between, the few, the liquid crystal layer 50 including liquid crystal molecules 50a is interposed. ここで、液晶層50内の液晶分子50aは、 Here, the liquid crystal molecules 50a in the liquid crystal layer 50 is
誘電率異方性(Δε)及び屈折率異方性(Δn)を有し、誘電率異方性(Δε)は、正または負の物質が選択的に使用され、屈折率異方性(Δn)は正の物質が使用される。 Dielectric has anisotropy ([Delta] [epsilon]) and refractive index anisotropy ([Delta] n), dielectric anisotropy ([Delta] [epsilon]) is positive or negative material selectively used, the refractive index anisotropy ([Delta] n ) is a positive material is used. この時、液晶分子の屈折率異方性(Δn)はセルギャップ(d)を考慮した値が選定され、液晶分子5 At this time, the refractive index anisotropy of the liquid crystal molecules ([Delta] n) is a value in consideration of the cell gap (d) is selected, the liquid crystal molecules 5
0aの屈折率異方性(Δn)とセルギャップ(d)との積 The product of the refractive index anisotropy 0a and ([Delta] n) and the cell gap (d)
(位相遅延値)は0.2〜0.6となるようにする。 (Phase retardation) is made to be 0.2 to 0.6. 【0022】図3に示したように、下部基板20の上部に、x方向に延長される多数のゲートバスライン21 [0022] As shown in FIG. 3, the upper portion of the lower substrate 20, a plurality of gate extending in x-direction bus line 21
と、y方向に延長される多数のデータバスライン22とが相互に交叉して、単位画素(sub pixel:p)を限定する。 When a plurality of data bus lines 22 extending in the y-direction to cross each other, the unit pixel (sub pixel: p) limiting. 図では一対のゲートバスライン21と一対のデータバスライン22のみを示している。 The figure shows only a pair of gate bus lines 21 and a pair of data bus lines 22. ゲートバスライン2 Gate bus line 2
1とデータバスライン22にはゲート絶縁膜(図示せず) The gate insulating film 1 and the data bus line 22 (not shown)
を挟んで絶縁している。 It is insulated with respect to the. 【0023】カウンタ電極24は下部基板20の各単位画素(sub pixel)にそれぞれ配置される。 The counter electrode 24 is arranged in each unit pixel of the lower substrate 20 (sub pixel). この時、カウンタ電極24は単位画素(P)に対して縮少型の同じ形状を有する第1電極24aと、この第1電極24aで囲まれる空間を所定個に分ける多数の第2電極24bとを含む。 In this case, the counter electrode 24 and the first electrode 24a having the same shape of the reduced small types for unit pixels (P), and a plurality of second electrodes 24b to divide the space surrounded by the first electrode 24a to a predetermined number including. ここで、第2電極24bは、第1電極24aで囲まれる空間を数個の正四角形の空間に分ける。 Here, the second electrode 24b separates the space enclosed by the first electrode 24a to several square space. 尚、第1及び第2電極24bによって限定される正四角形の空間を、開口空間(ap)という。 Incidentally, the space square limited by the first and second electrodes 24b, that open space (ap). 本実施の形態では、第2 In this embodiment, the second
電極24bの数は2個、開口空間(ap)は3個となる。 2 The number of electrodes 24b, an opening space (ap) becomes three. また、共通信号線240はカウンタ電極24の第1 The first common signal line 240 is a counter electrode 24
電極24aの所定部分とコンタクトされて共通信号をカウンタ電極24に伝達する。 It is predetermined portion and the contact electrode 24a and transmits a common signal to the counter electrode 24. 【0024】画素電極25は、やはり下部基板20の単位画素(P)に配置される。 The pixel electrode 25 is also disposed in the unit pixel of the lower substrate 20 (P). この画素電極25は、開口空間(ap)をデータバスライン15と平行するにy方向に二等分するy方向の第1ブランチ25aと、第1ブランチ25aと交叉してx方向を取る第2ブランチ25 The pixel electrode 25, second take a first branch 25a in the y direction that bisects the y direction parallel opening space (ap) and the data bus line 15, the x-direction and crossing the first branch 25a branch 25
bとを含む。 Including a and b. ここで、第1及び第2ブランチ25a、2 Here, the first and second branches 25a, 2
5bは、一つの開口空間(ap)が数個の正四角形の電界形成空間に分けるように配置される。 5b is one open space (ap) is arranged to divide the electric field forming space of a few square. 本実施の形態では、第1及び第2ブランチ25a、25bのように、一つの開口空間(ap)は4個の正四角形を有する電界形成空間(AP)に分けられる。 In this embodiment, the first and second branch 25a, as shown in 25b, one opening space (ap) are divided into field forming space having four square (AP). したがって、前記画素電極25の配置により、第1電極24aで囲まれる空間は12個の正四角形を有する電界形成空間(AP)に分けられる。 Therefore, the arrangement of the pixel electrodes 25, a space surrounded by the first electrode 24a is divided in the electric field forming space having a 12 square (AP). 【0025】ここで、カウンタ電極24及び画素電極2 [0025] Here, the counter electrode 24 and the pixel electrode 2
5間には、ゲート絶縁膜が介在されている。 Between 5, the gate insulating film is interposed. この時、カウンタ電極24と画素電極25がオーバーラップする部分で補助容量キャパシタンスが形成される。 At this time, the auxiliary capacitor capacitance in a portion where the counter electrode 24 and the pixel electrode 25 overlap is formed. 【0026】ゲートバスライン21とデータバスライン22との交点部分にはスイッチングデバイスとして薄膜トランジスタ27が具備される。 [0026] The intersections of the gate bus line 21 and the data bus line 22 TFT 27 is provided as a switching device. ここで、薄膜トランジスタ27はゲートバスライン21のゲート電極と、データバスライン22から所定部分延びたドレイン電極と、 Here, the thin film transistor 27 and the gate electrode of the gate bus line 21, a drain electrode extending a predetermined portion from the data bus line 22,
画素電極25から延びたソース電極と、ゲートバスライン21の上部に配置されたチャンネル層27aとを含む。 It includes a source electrode extending from the pixel electrode 25, a channel layer 27a disposed on top of the gate bus line 21. 【0027】第1及び第2配向膜30、42は、下部基板20の内側面及び上部基板40の内側面にそれぞれ形成される。 The first and second alignment films 30, 42 are formed respectively on the inner surface and the inner surface of the upper substrate 40 of the lower substrate 20. ここで、第1及び第2配向膜30、42は、 Here, the first and second alignment films 30, 42 are,
6゜以下のプレティルト角を有する水平配向膜である。 A horizontal alignment film having a pretilt angle of 6 ° or less.
下部基板20に形成される第1配向膜30のラビング軸(r1)は、x方向あるいはy方向と平行する。 Rubbing axis of the first alignment film 30 formed on the lower substrate 20 (r1) is parallel to the x direction or y direction. 本実施の形態では、第1配向膜30のラビング軸(r1)はx In this embodiment, the rubbing axis of the first alignment film 30 (r1) is x
方向をとる。 Take direction. 一方、上部基板40に形成された第2配向膜42のラビング軸(r2)は第1配向膜30のラビング軸(r1)と約180゜の角度をなす。 On the other hand, the rubbing axis (r2) of the second alignment film 42 formed on the upper substrate 40 forms an approximately 180 ° angle with the rubbing axis of the first alignment film 30 (r1). 【0028】また、第1偏光板35は下部基板20の外側面に配置され、第2偏光板45は上部基板40の外側面に配置される。 Further, the first polarizing plate 35 is disposed on the outer surface of the lower substrate 20, the second polarizing plate 45 is disposed on the outer surface of the upper substrate 40. 第1偏光板35の偏光軸は第1配向膜のラビング軸(r1)と平行に配置され、第2偏光板45 The polarization axis of the first polarizing plate 35 is arranged in parallel with the rubbing axis of the first alignment layer (r1), a second polarizer 45
の偏光軸は第1偏光板35の偏光軸と垂直をなすように配置される。 The polarization axes are arranged so as to form a polarization axis perpendicular to the first polarizer 35. 【0029】前記の構成を有する本発明による液晶表示素子の動作を説明する。 [0029] To explain the operation of the liquid crystal display device according to the present invention having the configuration described above. まず、カウンタ電極24及び画素電極25間に電界が形成される前に、液晶分子の長軸は、第1及び第2配向膜30、42の影響のため、上下部基板20、40の表面と平行に配列される。 First, before an electric field is formed between the counter electrode 24 and the pixel electrode 25, the long axes of liquid crystal molecules, due to the effect of the first and second alignment films 30, 42, and the surface of the upper and lower substrates 20 and 40 It arranged parallel to. この時、 At this time,
液晶分子50aの長軸は、第1配向膜30のラビング軸(r1)と平行する。 The long axis of the liquid crystal molecules 50a is parallel to the rubbing axis of the first alignment film 30 (r1). これにより、バックライトから第1偏光板35を通過した光は、液晶層50を通過しながら偏光状態が変化されない。 Accordingly, the light passing through the first polarizing plate 35 from the backlight, the polarization state is not changed while passing through the liquid crystal layer 50. したがって、液晶層50を通過した光は第1偏光板35の偏光軸と直交する偏光軸を有する第2偏光板45によって吸収されて画面はダーク状態となる。 Therefore, light passing through the liquid crystal layer 50 is absorbed by the second polarizer 45 having a polarization axis orthogonal to the polarization axis of the first polarizing plate 35 screen becomes dark state. 【0030】一方、 ゲートバスライン21が選択されてデータバスライン22にディスプレイ信号が伝達されると、ゲートバスライン21とデータバスライン22との交叉部に位置した薄膜トランジスタ27がターンオンする。 On the other hand, when the display signal to the data bus line 22 gate bus line 21 is selected and is transmitted, the thin film transistor 27 located at the intersection of the gate bus line 21 and the data bus line 22 is turned on. これにより、データバスライン22のディスプレイ信号が画素電極25に伝達され、共通信号を印加されるカウンタ電極24及び画素電極25間に電界(E)が形成される。 Accordingly, the display signal of the data bus line 22 is transmitted to the pixel electrode 25, the electric field (E) is formed between the counter electrode 24 and the pixel electrode 25 is applied a common signal. 【0031】この時の電界(E)は、図3及び図4に示した如く、 前記分割された各電界形成空間である正四角形の開口空間(AP)内において、電界の方向が、前記 The electric field at this time (E) is, as shown in FIGS. 3 and 4, Oite within the divided open space of square with each electric field space (AP), the direction of the electric field, said
ゲートバスラインに対して所定の傾斜角度をなす。 Forming a predetermined inclination angle with respect to the gate bus line. このような電界類型を有効電界(effective fi Such electric field type effective electric field (effective fi
eld)といい、最も近距離に位置する電極間に形成される電界を意味する。 the eld) and good, meaning an electric field formed between the electrodes which is located closest distance. すなわち、図4に示すように、有効電界は、カウンタ電極24の第1電極24aと画素電極25の第1または第2ブランチ25a、25b により That is, as shown in FIG. 4, the effective electric field, the first or second branch 25a of the first electrode 24a and the pixel electrode 25 of the counter electrode 24, the 25b
形成され、前記ゲートバスラインに対し所定の傾斜角度 Is formed, a predetermined inclination angle with respect to the gate bus line
をなす The eggplant. 【0032】この時、電界形成空間(AP)は正四角形であるため、有効電界(E)は、 前記ゲートラインに対 [0032] At this time, the electric field forming space (AP) is a square, the effective electric field (E) is paired with the gate line
約±45゜の傾斜角度をなす And it comprises about ± 45 ° angle of inclination. これにより、液晶表示装置は最大透過率となる。 Thus, the liquid crystal display device becomes maximum transmittance. 即ち、前記、式1によれば、 That is, the, according to the formula 1,
χがπ/4(45゜)で、Δnd/λが1/2である時に最大透過率となる。 In χ is π / 4 (45 °), the maximum transmittance when [Delta] nd / lambda is 1/2. この時、本実施の形態では、Δn At this time, in this embodiment, [Delta] n
d/λは、液晶分子の種類及びセルギャップを調節して1/2となるようにし、χはy軸(偏光軸の方向)と電界方向が±45゜をなすようにカウンタ電極24及びカウンタ電極25を設計することにより最大透過率が得られる。 The d / lambda, by adjusting the type and the cell gap of the liquid crystal molecules as a 1/2, chi y-axis (polarization axis direction) and the counter electrode 24 and the counter electric field directions form a ± 45 ° maximum transmittance is obtained by designing the electrode 25. 【0033】すなわち、前記電界(E)によって液晶分子50aが配列されると、バックライトから入射した光は、第1偏光板35の偏光軸を通過しながら、直線偏光される。 [0033] That is, the liquid crystal molecules 50a are aligned by the electric field (E), the light incident from the backlight, while passing through the polarization axis of the first polarizer 35 is linearly polarized. 続いて、液晶層50を過ぎながら直線偏光された光と液晶分子の光軸とが所定角度をなすことになり、 Subsequently, the optical axis of the linearly polarized light and the liquid crystal molecules while only the liquid crystal layer 50 is to form a predetermined angle,
偏光状態は変化する。 Polarization state changes. したがって、偏光状態が変化した光は、第2偏光板45の偏光軸を通過することになることから画面はホワイト状態となる。 Therefore, the light polarization state is changed, the screen becomes white state because it will pass through the polarization axis of the second polarizer 45. この時、第1及び第2偏光板35、45の偏光軸と液晶分子50の長軸とはそれぞれ±45゜の角度をなすので最大透過率が得られる。 At this time, the maximum transmittance is obtained since forming the respective ± 45 ° angle to the long axis of the polarization axis of the liquid crystal molecules 50 of first and second polarizing plates 35, 45. 【0034】また、前記のような電極24、25の配置によって、 各々のの開口空間(ap)には互いに対称な Further, the arrangement of the electrodes 24, 25 as described above, mutually to each of the open space (ap) symmetry
4方向の、 前記ゲートバスラインに対し所定の傾斜角度 The four directions, a predetermined inclination angle with respect to the gate bus line
をなす電界が形成されるので、液晶分子は一つの開口空間(ap)で4群に分けて配列される。 The electric field forming the is formed, the liquid crystal molecules are arranged in four groups in one open space (ap). したがって、単位画素(P)に液晶分子の4−ドメインが構築される。 Thus, 4-domains of the liquid crystal molecules is built in the unit pixel (P). 【0035】これにより、ホワイト状態において、使用者がある方位角で画面を見ても、液晶分子の長軸及び短縮は同時に見える。 [0035] Thus, in the white state, even looking at the screen in azimuth where there is a user, the long axis and shortening of the liquid crystal molecules are simultaneously visible. したがって、液晶分子の屈折率異方性が補償されて前記カラーシフトが発生しない。 Therefore, the color shift does not occur refractive index anisotropy of the liquid crystal molecules is compensated. 【0036】図5は本発明の液晶表示装置の視野角によるコントラスト比を示すもので、本発明の液晶分子は平行場によって駆動されるので、大部分の方位角でコントラスト比(CR)が50以上を示し、コントラスト比が5 [0036] Figure 5 shows the contrast ratio on the viewing angle of the liquid crystal display device of the present invention, since the liquid crystal molecules of the present invention is driven by a parallel field, the contrast ratio in azimuth most (CR) is 50 shows the above, the contrast ratio is 5
0以上の領域は鏡面対称をなす。 0 or more regions forms a mirror symmetry. また、偏光軸と一致する方向、すなわち0゜、90゜、180゜、270゜での視野角特性は一層優秀である。 The direction that coincides with the polarization axis, i.e. 0 °, 90 °, 180 °, the viewing angle characteristic of 270 ° is more excellent. 【0037】なお、本発明は、その要旨を逸脱しない範囲で多様に変更して実施できるのは当然である。 [0037] The present invention as a matter of course can be carried out variously modified without departing from the spirit thereof. 【0038】 【発明の効果】以上説明のように本発明は、単位画素空間に、偏光軸野に対して所定の傾斜角度をなす 、より望ましく対角線方向の電界が形成されるようにカウンタ電極と画素電極を配置する構成としたことにより、液晶分子のマルチドメインが形成されて、IPS−LCDのカラーシフト現象が改善される。 The present invention as described in the foregoing, the unit pixel space, form a predetermined inclination angle with respect to the polarization axis field, a counter electrode to be more undesirable diagonal electric field is formed with the construction of disposing the pixel electrode, multi-domain liquid crystal molecules are formed, the color shift phenomenon of IPS-LCD can be improved. 【0039】また、平行場によって液晶分子が動作するので、視野角の特性が優秀で、特に偏光板の偏光軸は0 Further, since the operation is the liquid crystal molecules by parallel field, the characteristics of viewing angle is excellent, in particular the polarization axis of the polarizing plate 0
゜(180゜)及び90゜(270゜)方向をとるので、0 ° since taking (180 °) and 90 ° (270 °) direction, 0
゜、90゜、180゜、270゜方位角での視野角は非常に優秀である。 °, 90 °, 180 °, the viewing angle at 270 ° azimuth is very excellent.

【図面の簡単な説明】 【図1】従来のIPS−LCDの平面図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of a conventional IPS-LCD. 【図2】本発明の一実施の形態による水平電界型の液晶表示装置の斜視図である。 2 is a perspective view of a horizontal electric field type liquid crystal display device according to an embodiment of the present invention. 【図3】本発明の一実施の形態による液晶表示装置の下部基板平面図である。 3 is a lower substrate plan view of a liquid crystal display device according to an embodiment of the present invention. 【図4】図3の電界形成空間を示す平面図である。 4 is a plan view showing the electric field forming space of FIG. 【図5】本発明の一実施の形態による液晶表示装置の視野角によるコントラスト比を表すカーブを示す図である。 It is a diagram showing the curves representing the contrast ratio on the viewing angle of the liquid crystal display device according to an embodiment of the present invention; FIG. 【符号の説明】 10、20 下部基板11、21 ゲートバスライン12、24 カウンタ電極14、25 画素電極15、22 データバスライン16、27 薄膜トランジスタ17、27a チャンネル層24a カウンタ電極の第1電極24b カウンタ電極の第2電極25a 画素電極の第1ブランチ25b 画素電極の第2ブランチ30 第1配向膜35 第1偏光板40 上部基板42 第2配向膜45 第2偏光板240 共通電極線 [Description of Reference Numerals] 10, 20 lower substrate 11 and 21 gate bus lines 12, 24 counter electrode 14, 25 pixel electrodes 15, 22 first electrode 24b counter data bus lines 16 and 27 a thin film transistor 17,27a channel layer 24a counter electrode the first branch 25b pixel second branch 30 first alignment layer 35 first polarizer 40 upper substrate 42 and the second alignment film 45 second polarizing plate 240 common electrode line electrodes of the second electrode 25a pixel electrode of the electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−105908(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) G02F 1/1343 G02F 1/1368 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 9-105908 (JP, a) (58 ) investigated the field (Int.Cl. 7, DB name) G02F 1/1343 G02F 1/1368

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 平行な多数のデータバスラインと、このデータバスラインとマトリックス形状の単位画素を形成するように平行に配列された多数のゲートバスラインと、前記各単位画素内のゲートバスラインとデータバスラインとの交点に提供される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極及びカウンタ電極とを含む下部基板;前記下部基板と所定距離をおいて対向する上部基板;前記下部基板及び上部基板間に介在される液晶層 ;前記下部基板の内側面及び上部基板の内側面に各々形成される水平配向膜;及び、前記下部基板の外側面及び上部基板の外側面に各々取り付ける偏光板を含み、 前記下部基板のカウンタ電極は、直四角枠状の第1電極と、前記第1電極で囲まれる空間を数個の正 (57) and Patent Claims 1. A parallel number of data bus lines, a plurality of gate bus lines arranged in parallel to form a unit pixel of the data bus lines and a matrix shape, face at the lower substrate by a predetermined distance; wherein the thin film transistor is provided at the intersection of the gate bus lines and data bus lines in each unit pixel, a lower substrate including a pixel electrode and a counter electrode connected to the thin film transistor the liquid crystal layer is interposed between the upper and lower substrates; horizontal alignment film are respectively formed on the inner surface of the inner side surface and the upper substrate of the lower substrate; and an outer surface and an upper substrate of the lower substrate upper substrate to each comprise attaching polarizing plates to the outer surface of the counter electrode of the lower substrate, a first electrode of the straight rectangular frame, space several positive and surrounded by the first electrode 四角形の開口空間に分ける、ゲートバスラインと平行な多数の第2 Divided into open space of the square, a number of parallel gate bus lines second
    電極と、前記第1電極に共通信号を伝達する共通信号線とを含み、 前記下部基板の画素電極は、前記第1電極で囲まれる空間を分けるデータバスラインと平行な第1ブランチと、 Wherein the electrode, and a common signal line for transmitting a common signal to the first electrode, the pixel electrode of the lower substrate, and the data bus line parallel to the first branch to divide the space enclosed by the first electrode,
    前記第1ブランチと交叉しながら前記それぞれの正四角形の開口空間を4個の正四角形の電界形成空間に分ける数個の第2ブランチとを含み、 前記分割された各電界形成空間内において電界の方向 And a several second branch dividing the open space into four square of the electric field forming space square of each said while crossing with the first branch, the divided field in each of the field formed in space direction
    が、前記ゲートバスラインに対して所定の傾斜角度をな But it a predetermined inclination angle with respect to the gate bus line
    し、各々の前記単位画素内で前記ゲートバスライン方向 And, wherein the gate bus line direction within the unit pixels of each
    ・データバスライン方向の双方について線対称をなすこ<br>とを特徴とする水平電界型の液晶表示装置。 Data This forms a line symmetry for both bus lines direction <br> a horizontal electric field type liquid crystal display device according to claim. 【請求項2】 前記下部基板の水平配向膜は、ゲートバスラインと平行なラビング軸を有し、上部基板の水平配向膜は前記下部基板の水平配向膜のラビング軸と180 2. A horizontal alignment film of the lower substrate has a parallel rubbing axis and the gate bus line, a horizontal alignment film of the upper substrate and the rubbing axis of the horizontal alignment film of the lower substrate 180
    ゜をなすラビング軸を有することを特徴とする請求項 ° and having a rubbing axis forming the claim 1
    記載の水平電界型の液晶表示装置。 Horizontal field type liquid crystal display device according. 【請求項3】 前記下部基板の外側面に配置される偏光板の偏光軸は、前記下部基板の水平配向膜のラビング軸と平行に配置され、前記上部基板の外側面に配置される偏光板の偏光軸は、前記下部基板の外側面に配置される偏光軸と交叉するように配置されることを特徴とする請求項記載の水平電界型の液晶表示装置。 3. A polarizing axis of the polarizing plate disposed on the outer surface of the lower substrate is parallel to the rubbing axis of the horizontal alignment film of the lower substrate, a polarizing plate disposed on an outer surface of the upper substrate the polarization axis is horizontal electric field type liquid crystal display device according to claim 2, characterized in that it is arranged on the outer surface is positioned to intersect the polarization axis of the lower substrate. 【請求項4】 前記下部基板の水平配向膜は、データバスラインと平行なラビング軸を有し、上部基板の水平配向膜は、前記下部基板の水平配向膜のラビング軸と18 4. A horizontal alignment film of the lower substrate has a parallel rubbing axis and the data bus line, a horizontal alignment film of the upper substrate, the rubbing axis of the horizontal alignment film of the lower substrate 18
    0゜をなすラビング軸を有することを特徴とする請求項 Claims, characterized in that it has a rubbing axis forming a 0 °
    記載の水平電界型の液晶表示装置。 1 liquid crystal display device of horizontal electric field applying type according. 【請求項5】 前記下部基板の外側面に配置される偏光板の偏光軸は、前記下部基板の水平配向膜のラビング軸と平行に配置され、前記上部基板の外側面に配置される偏光板の偏光軸は前記下部基板の外側面に配置される偏光軸と交叉するように配置されることを特徴とする請求項記載の水平電界型の液晶表示装置。 The polarization axis of 5. A polarizing plate disposed on the outer surface of the lower substrate is parallel to the rubbing axis of the horizontal alignment film of the lower substrate, a polarizing plate disposed on an outer surface of the upper substrate the liquid crystal display device of the polarization axis of horizontal electric field applying type according to claim 4, characterized in that it is arranged to intersect the polarization axis which is disposed on the outer surface of the lower substrate. 【請求項6】 前記カウンタ電極の第1電極は、前記単位画素に対して縮小型の同じ形状を有することを特徴とする請求項記載の水平電界型の液晶表示装置。 First electrode wherein said counter electrode is a horizontal electric field type liquid crystal display device according to claim 1, characterized in that it has the same shape of the reduced-type with respect to the unit pixel. 【請求項7】 前記液晶分子の屈折率異方性と液晶層厚との積は、0.2乃至0.6μmであることを特徴とする請求項記載の水平電界型の液晶表示装置。 7. A product of the refractive index anisotropy of the liquid crystal layer thickness Metropolitan of the liquid crystal molecules are horizontally field type liquid crystal display device according to claim 1, wherein from 0.2 to 0.6 .mu.m. 【請求項8】 平行な多数のデータバスラインと、このデータバスラインとマトリックス形状の単位画素を形成するように平行に配列された多数のゲートバスラインと、前記各単位画素内のゲートバスラインとデータバスラインとの交点に提供される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極及びカウンタ電極とを含む下部基板;前記下部基板と所定距離をおいて対向する上部基板;前記下部基板及び上部基板間に介在される液晶層 ;前記下部基板の内側面に形成され、前記ゲートバスライン(又はデータバスライン)と平行なラビング軸を有する第1水平配向膜;前記上部基板の内側面に形成され、前記第1水平配向膜のラビング軸と18 A plurality of data bus lines 8. parallel, this and a number of gate bus lines arranged in parallel to form a unit pixel of the data bus lines and a matrix shape, the gate bus line of said each unit pixel an upper substrate facing at the lower substrate by a predetermined distance; the lower substrate and the upper lower substrate including a thin film transistor provided at the intersection of the data bus line, and a pixel electrode and a counter electrode connected to the thin film transistor the liquid crystal layer interposed between the substrates; formed on the inner surface of the lower substrate, a first horizontal alignment film with parallel rubbing axis and the gate bus lines (or data bus line); formed on the inner surface of the upper substrate is, the rubbing axis of the first horizontal alignment film 18
    0゜をなすラビング軸を有する第2水平配向膜;前記下部基板の外側面に配置され、前記第1水平配向膜のラビング軸と平行な偏光軸を有する第1偏光板;及び、前記上部基板の外側面に配置され、前記第1偏光板の偏光軸と交叉する偏光軸を有する第2偏光板を含み、 前記下部基板のカウンタ電極は、直四角枠状の第1電極と、前記第1電極で囲まれる空間を数個の正四角形の開口空間に分ける、ゲートバスラインと平行な多数の第2 0 second horizontal alignment film having a rubbing axis forming the DEG; disposed on the outer surface of the lower substrate, a first polarizing plate having a rubbing axis parallel to the polarization axis of the first horizontal alignment film; and, the upper substrate is disposed on the outer surface of the includes a second polarizer having a polarization axis crossing the polarization axis of the first polarizer, the counter electrode of the lower substrate, a first electrode of the straight rectangular frame, the first dividing the space surrounded by the electrode into several square opening space, a number of parallel gate bus lines second
    電極と、前記第1電極に共通信号を伝達する共通信号線とを含み、 前記下部基板の画素電極は、前記第1電極で囲まれる空間を分けるデータバスラインと平行な第1ブランチと、 Wherein the electrode, and a common signal line for transmitting a common signal to the first electrode, the pixel electrode of the lower substrate, and the data bus line parallel to the first branch to divide the space enclosed by the first electrode,
    前記第1ブランチと交叉しながら前記それぞれの開口空間を4個の正四角形の電界形成空間に分ける数個の第2 Second several divided into field forming space of the first branch and crossover while four square the respective open space
    ブランチとを含み、 前記分割された各電界形成空間内において電界の方向 And a branch direction of the electric field in the respective divided field forming space
    が、前記ゲートバスラインに対して所定の傾斜角度をな But it a predetermined inclination angle with respect to the gate bus line
    し、各々の前記単位画素内で前記ゲートバスライン方向 And, wherein the gate bus line direction within the unit pixels of each
    ・データバスライン方向の双方について線対称をなすこ<br>とを特徴とする水平電界型の液晶表示装置。 Data This forms a line symmetry for both bus lines direction <br> a horizontal electric field type liquid crystal display device according to claim. 【請求項9】 前記液晶分子の屈折率異方性と液晶層厚との積は、0.2乃至0.6μmであることを特徴とする請求項記載の水平電界型の液晶表示装置。 9. the product of the refractive index anisotropy of the liquid crystal layer thickness Metropolitan of the liquid crystal molecules are horizontally field type liquid crystal display device according to claim 8, wherein from 0.2 to 0.6 .mu.m.
JP34328998A 1997-12-03 1998-12-02 Horizontal field type liquid crystal display device Expired - Lifetime JP3418702B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1997/P65588 1997-12-03
KR1019970065588A KR100265572B1 (en) 1997-12-03 1997-12-03 Lcd device imrpoved color-shift

Publications (2)

Publication Number Publication Date
JPH11242233A JPH11242233A (en) 1999-09-07
JP3418702B2 true JP3418702B2 (en) 2003-06-23

Family

ID=19526337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34328998A Expired - Lifetime JP3418702B2 (en) 1997-12-03 1998-12-02 Horizontal field type liquid crystal display device

Country Status (3)

Country Link
US (1) US6088078A (en)
JP (1) JP3418702B2 (en)
KR (1) KR100265572B1 (en)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306798B1 (en) * 1998-05-29 2001-08-14 박종섭 Lcd having high opening rate and high transmissivity and preventing color shift
KR100293811B1 (en) * 1998-05-29 2001-04-07 박종섭 Ips mode liquid crystal display device
KR100293809B1 (en) * 1998-05-29 2001-04-07 박종섭 Ips-va mode liquid crystal display having multi domain
JP3132483B2 (en) * 1998-09-17 2001-02-05 日本電気株式会社 A liquid crystal display device in a horizontal electric field method
US6657693B1 (en) * 1998-12-17 2003-12-02 Boe-Hydis Technology Co., Ltd. Liquid crystal display
JP2000321587A (en) * 1999-05-11 2000-11-24 Internatl Business Mach Corp <Ibm> Liquid crystal display device and its production
KR100923707B1 (en) * 1999-09-07 2009-10-27 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display
KR100433596B1 (en) * 1999-10-21 2004-05-31 마쯔시다덴기산교 가부시키가이샤 Liquid crystal device
KR100679520B1 (en) * 1999-11-23 2007-02-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device and the method thereof
JP2001194675A (en) * 2000-01-12 2001-07-19 Hitachi Ltd Liquid crystal display device
US6803979B2 (en) 2000-04-19 2004-10-12 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with transverse dielectric protrusions
US6636289B2 (en) * 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
JP3570974B2 (en) * 2000-07-17 2004-09-29 Nec液晶テクノロジー株式会社 Active matrix liquid crystal display device
KR100476044B1 (en) * 2000-12-05 2005-03-10 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display for elevating aperture ratio
KR100710282B1 (en) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 Thin Film Transistor and Fabricating Method Thereof
US6882395B2 (en) * 2001-10-19 2005-04-19 Industrial Technology Research Institute Wide viewing angle fringe field multi-domain aligned LCD with electrically conductive grids and method for fabricating
KR100878239B1 (en) * 2002-09-06 2009-01-13 삼성전자주식회사 A liquid crystal display and a thin film transistor array panel for the same
TWI308246B (en) * 2003-04-30 2009-04-01 An active matrix liquid crystal display
KR100961695B1 (en) * 2003-06-12 2010-06-10 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of the same
TWI283786B (en) * 2003-06-18 2007-07-11 Innolux Display Corp An active matrix liquid crystal display
KR101044529B1 (en) 2003-09-15 2011-06-27 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method for fabricating the same
KR101016525B1 (en) 2003-10-10 2011-02-24 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100959367B1 (en) * 2003-10-13 2010-05-25 엘지디스플레이 주식회사 In-Plane Switching mode Liquid Crystal Display Device
KR101041613B1 (en) * 2003-11-25 2011-06-15 엘지디스플레이 주식회사 In-Plane switching mode LCD
KR100595453B1 (en) 2003-11-29 2006-06-30 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR100606410B1 (en) 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate and fabricating method thereof
KR100672215B1 (en) * 2003-12-15 2007-01-22 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and manufacturing method of the same
KR101163396B1 (en) * 2003-12-29 2012-07-17 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR100617040B1 (en) 2004-03-16 2006-08-30 엘지.필립스 엘시디 주식회사 The in-plane switching mode liquid crystal display device and method for fabricating the same
KR100640218B1 (en) 2004-05-31 2006-10-31 엘지.필립스 엘시디 주식회사 In-plain switching liquid cristalline display device with round-shape electrodes
KR101352099B1 (en) * 2004-06-22 2014-01-23 엘지디스플레이 주식회사 The in-plane switching mode liquid crystal display device
KR100698060B1 (en) 2004-12-14 2007-03-23 엘지.필립스 엘시디 주식회사 The in-plane switching mode liquid crystal display device
KR101156510B1 (en) * 2004-12-30 2012-06-18 엘지디스플레이 주식회사 In-plain switching liquid crystal display device
JP4380570B2 (en) 2005-03-25 2009-12-09 エプソンイメージングデバイス株式会社 A liquid crystal device and an electronic apparatus
JP5093714B2 (en) * 2006-07-25 2012-12-12 Nltテクノロジー株式会社 The liquid crystal display device
CN102253553A (en) * 2011-08-01 2011-11-23 昆山龙腾光电有限公司 The liquid crystal display device
KR20150030567A (en) 2013-09-12 2015-03-20 삼성디스플레이 주식회사 Liquid crystal display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150244A (en) * 1991-02-20 1993-06-18 Canon Inc Ferroelectric liquid crystal element
JP2693368B2 (en) * 1993-06-29 1997-12-24 スタンレー電気株式会社 The liquid crystal display element and a method of manufacturing the same
US5528402A (en) * 1994-02-07 1996-06-18 Parker; William P. Addressable electrohologram employing electro-optic layer and patterned conductor between two electrodes
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
JPH09297310A (en) * 1996-05-01 1997-11-18 Stanley Electric Co Ltd Liquid crystal display element and its production
US5959708A (en) * 1996-06-21 1999-09-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode
JPH1090730A (en) * 1996-09-13 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> Optical element, its drive method and display device
JPH10170920A (en) * 1996-12-06 1998-06-26 Matsushita Electric Ind Co Ltd Liquid crystal display element and its production
KR100262405B1 (en) * 1997-06-27 2000-08-01 김영환 Lcd device

Also Published As

Publication number Publication date
JPH11242233A (en) 1999-09-07
US6088078A (en) 2000-07-11
KR100265572B1 (en) 2000-09-15

Similar Documents

Publication Publication Date Title
US7586573B2 (en) Substrate for liquid crystal display and liquid crystal display having the same
US6954248B2 (en) Liquid crystal displays having multi-domains and a manufacturing method thereof
US7787086B2 (en) Liquid crystal display having wide viewing angle
KR100259474B1 (en) Lcd device with hybrid array
KR100671509B1 (en) Fringe field switching mode lcd device
JP3498163B2 (en) The liquid crystal display device and manufacturing method thereof
KR100248210B1 (en) Liquid crystal display device
CN1154008C (en) Method of forming dual domain in liquid crystal layer, liquid crystal display device and method of manufacturing
KR100494702B1 (en) Fringe field switching liquid crystal display
EP0916992B1 (en) A liquid crystal display device
KR100760745B1 (en) Liquid crystal display device and electronic apparatus
US6456351B1 (en) Liquid crystal display having high transmittance and high aperture ratio in which an electric field in one sub-pixel is formed to make a symetry with the electric field in adjacent sub-pixel
JP4057871B2 (en) The liquid crystal display device
KR100243732B1 (en) Liquid crystal display device
KR100244710B1 (en) Lcd display apparatus
US20020163604A1 (en) In plane fringe field switching mode LCD realizing high screen quality
US20020041354A1 (en) Fringe field switching mode LCD
JP3234357B2 (en) The liquid crystal display device
US6111627A (en) In-plane switching mode liquid crystal display having electrode for preventing static electricity
JP3407707B2 (en) Vertical alignment type multi-domain liquid crystal display device
JP4171145B2 (en) Multi-domain liquid crystal display element
US6678027B2 (en) Fringe field switching mode LCD
KR100265572B1 (en) Lcd device imrpoved color-shift
JP3132483B2 (en) A liquid crystal display device in a horizontal electric field method
JP4698031B2 (en) Multi-domain liquid crystal display element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term