JP3418702B2 - Horizontal electric field type liquid crystal display - Google Patents

Horizontal electric field type liquid crystal display

Info

Publication number
JP3418702B2
JP3418702B2 JP34328998A JP34328998A JP3418702B2 JP 3418702 B2 JP3418702 B2 JP 3418702B2 JP 34328998 A JP34328998 A JP 34328998A JP 34328998 A JP34328998 A JP 34328998A JP 3418702 B2 JP3418702 B2 JP 3418702B2
Authority
JP
Japan
Prior art keywords
lower substrate
liquid crystal
electrode
electric field
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34328998A
Other languages
Japanese (ja)
Other versions
JPH11242233A (en
Inventor
香 律 金
升 ▲ヒ▼ 李
Original Assignee
ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド filed Critical ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド
Publication of JPH11242233A publication Critical patent/JPH11242233A/en
Application granted granted Critical
Publication of JP3418702B2 publication Critical patent/JP3418702B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置(liqui
d crystal display;LCD)に関し、より具体的には、
基板表面と水平な電界を有する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (liqui).
d crystal display (LCD), more specifically,
The present invention relates to a liquid crystal display device having an electric field horizontal to the surface of a substrate.

【0002】[0002]

【従来の技術】近年、LCDは、軽量、薄型、低消費電
力等の特性を持ち、各種情報機器の端末機またはビデオ
機器等に使用されている。このようなLCDの代表的な
駆動方式には、TN(twisted nematic)、STN(super
twisted nematic)モードの駆動方式がある。しかし、現
在、実用化されているTN−LCD、STN−LCD
は、視野角が非常に狭いという問題点を有する。このよ
うな問題点を解決するために、次に説明するIPS−L
CDが提案されている。
2. Description of the Related Art In recent years, LCDs have characteristics such as light weight, thin shape, and low power consumption, and are used in terminals of various information equipments or video equipments. Typical driving methods for such LCDs are TN (twisted nematic) and STN (super
There is a drive system of twisted nematic mode. However, TN-LCDs and STN-LCDs currently in practical use
Has a problem that the viewing angle is very narrow. In order to solve such a problem, IPS-L described next
A CD has been proposed.

【0003】このIPS−LCDは、図1に示すように
多数のゲートバスライン11は、下部絶縁基板10上
に、図のx方向に相互平行に配列され、多数のデータバ
スライン15はx方向と実質的に垂直であるy方向に相
互平行に配列されて単位画素空間を限定する。この時、
図では一つの単位画素空間を示すために、一対のゲート
バスライン11と一対のデータバスライン15を示して
いる。ここで、ゲートバスライン11とデータバスライ
ン15はゲート絶縁膜(図示せず)を挟んで絶縁されてい
る。
In this IPS-LCD, as shown in FIG. 1, a large number of gate bus lines 11 are arranged on the lower insulating substrate 10 in parallel to each other in the x direction, and a large number of data bus lines 15 are arranged in the x direction. Are arranged substantially parallel to each other in the y-direction, which is substantially vertical to define a unit pixel space. At this time,
In the figure, a pair of gate bus lines 11 and a pair of data bus lines 15 are shown in order to show one unit pixel space. Here, the gate bus line 11 and the data bus line 15 are insulated by sandwiching a gate insulating film (not shown).

【0004】カウンタ電極12は、単位画素空間内に、
例えば直四角枠状を有するようにそれぞれ形成される。
カウンタ電極12は、ゲートバスライン11と同じ平面
に配置される。
The counter electrode 12 has a unit pixel space
For example, each is formed to have a rectangular frame shape.
The counter electrode 12 is arranged on the same plane as the gate bus line 11.

【0005】画素電極14はカウンタ電極12の形成さ
れた各単位画素空間に形成される。画素電極14は、四
角枠状のカウンタ電極12で囲まれている領域をy方向
に分けるウェブ(web)部分14aと、ウェブ部分14a
の一端と連結されてx方向のカウンタ電極12部分とオ
ーバーラップする第1フランジ部分14bと、第1フラ
ンジ部分14bと平行しながらウェブ部分14aの他端
と連結され、x方向のカウンタ電極12部分とオーバー
ラップする第2フランジ部分14cとからなる。すなわ
ち、画素電極14は、 "I"字形状である。ここで、画
素電極14及びカウンタ電極12はゲート絶縁膜(図示
せず)によって絶縁される。
The pixel electrode 14 is formed in each unit pixel space in which the counter electrode 12 is formed. The pixel electrode 14 includes a web portion 14a that divides a region surrounded by the rectangular frame-shaped counter electrode 12 in the y direction, and a web portion 14a.
Flange portion 14b connected to one end of the counter electrode 12 in the x direction and overlapping with the counter electrode 12 portion in the x direction, and connected to the other end of the web portion 14a while being parallel to the first flange portion 14b, and the counter electrode 12 portion in the x direction. And a second flange portion 14c that overlaps. That is, the pixel electrode 14 has an "I" shape. Here, the pixel electrode 14 and the counter electrode 12 are insulated by a gate insulating film (not shown).

【0006】薄膜トランジスタ16は、ゲートバスライ
ン11とデータバスライン12との交叉部分に配置され
る。この薄膜トランジスタ16は、ゲートバスライン1
1から延びたゲート電極と、データバスライン15から
延びて形成されたドレイン電極と、画素電極14から延
びたソース電極と、ゲート電極の上部に形成されたチャ
ンネル層17とを含む。補助容量キャパシタ(Cst)は、
カウンタ電極12と画素電極14がオーバーラップする
部分に形成される。
The thin film transistor 16 is arranged at the intersection of the gate bus line 11 and the data bus line 12. The thin film transistor 16 is connected to the gate bus line 1
1 includes a gate electrode extending from the data bus line 15, a drain electrode extending from the data bus line 15, a source electrode extending from the pixel electrode 14, and a channel layer 17 formed on the gate electrode. The auxiliary capacitor (Cst) is
The counter electrode 12 and the pixel electrode 14 are formed in the overlapping portion.

【0007】そして、図1には示していないが、カラー
フィルタを備えた上部基板は、下部基板10上に所定距
離を有しながら対向、配置される。また、下部基板10
及び上部基板間には液晶分子を含む液晶層が介在され
る。
Although not shown in FIG. 1, the upper substrate provided with the color filters is arranged on the lower substrate 10 so as to face each other with a predetermined distance. In addition, the lower substrate 10
A liquid crystal layer including liquid crystal molecules is interposed between the upper substrate and the upper substrate.

【0008】また、水平配向膜(図示せず)は、下部基板
の結果物の上部及び上部基板の内側面にそれぞれ形成さ
れ、カウンタ電極12及び画素電極14間に電界が形成
される前に、液晶分子19は、基板と平行に配列されな
がら、その配列方向を決定する。図から、"R"方向は下
部基板に形成された水平配向膜のラビング軸方向であ
る。
A horizontal alignment layer (not shown) is formed on the upper substrate of the lower substrate and on the inner surface of the upper substrate, respectively, and before an electric field is formed between the counter electrode 12 and the pixel electrode 14. The liquid crystal molecules 19 determine the arrangement direction while being arranged in parallel with the substrate. From the figure, the “R” direction is the rubbing axis direction of the horizontal alignment film formed on the lower substrate.

【0009】下部基板10の外側面に第1偏光板(図示
せず)が配置され、上部基板(図示せず)の外側面に第2
偏光板(図示せず)が配置される。ここで、第1偏光板の
偏光軸は、図から、"P"方向と平行に配置される。すな
わち、配向膜のラビング軸方向(R)と偏光軸(P)は互
いに平行する。一方、第2偏光板の偏光軸は、第1偏光
板の偏光軸と実質的に垂直である"Q"方向と平行に配置
される。
A first polarizing plate (not shown) is disposed on the outer surface of the lower substrate 10, and a second polarizing plate is disposed on the outer surface of the upper substrate (not shown).
A polarizing plate (not shown) is arranged. Here, the polarization axis of the first polarizing plate is arranged parallel to the "P" direction from the figure. That is, the rubbing axis direction (R) of the alignment film and the polarization axis (P) are parallel to each other. On the other hand, the polarization axis of the second polarizing plate is arranged parallel to the "Q" direction which is substantially perpendicular to the polarization axis of the first polarizing plate.

【0010】このようなIPS-LCDは、選択された
ゲートバスライン11に走査信号が印加され、データバ
スライン15にディスプレイ信号が印加されると、走査
信号の印加されたゲートバスライン11とディスプレイ
信号の印加されたデータバスライン15との交叉部分の
薄膜トランジスタ16がターンオンする。これによりデ
ータバスライン15のディスプレイ信号は、薄膜トラン
ジスタ16を通じて画素電極14に伝達される。したが
って、共通信号が印加されるカウンタ電極12及び画素
電極14間に電界(E)が発生する。この時、電界(E)
は、図の如く"x"方向であるため、ラビング軸(R)とは
所定の角度をなすことになる。
In such an IPS-LCD, when a scanning signal is applied to the selected gate bus line 11 and a display signal is applied to the data bus line 15, the scanning signal is applied to the gate bus line 11 and the display. The thin film transistor 16 at the intersection with the data bus line 15 to which the signal is applied is turned on. Accordingly, the display signal on the data bus line 15 is transmitted to the pixel electrode 14 through the thin film transistor 16. Therefore, an electric field (E) is generated between the counter electrode 12 and the pixel electrode 14 to which the common signal is applied. At this time, electric field (E)
Is in the "x" direction as shown in the figure, and therefore forms a predetermined angle with the rubbing axis (R).

【0011】従って、液晶層内の分子は、電界が形成さ
れる前にその長軸が基板表面と平行しながらラビング方
向(R)の長軸とは一致するように配列される。これによ
り、第1偏光板及び液晶層を通過した光は、第2偏光板
が通過できず、画面はダーク状態となる。
Therefore, the molecules in the liquid crystal layer are aligned such that the major axis thereof is parallel to the substrate surface and coincides with the major axis of the rubbing direction (R) before the electric field is formed. As a result, the light that has passed through the first polarizing plate and the liquid crystal layer cannot pass through the second polarizing plate, and the screen becomes dark.

【0012】一方、電界(E)が形成されると、液晶分子
の長軸(または光軸)が電界(E)と平行に再配列され、入
射光が第2偏光板を通過する。したがって、画面はホワ
イト状態となる。
On the other hand, when the electric field (E) is formed, the long axis (or optical axis) of the liquid crystal molecules is rearranged in parallel with the electric field (E), and the incident light passes through the second polarizing plate. Therefore, the screen is in a white state.

【0013】この時、液晶分子は電界形成の可否によっ
て、基板表面と平行をなしながら、液晶分子の長軸の方
向だけ変化するので、視野角が改善される。
At this time, the liquid crystal molecules change only in the direction of the long axis of the liquid crystal molecules while being parallel to the substrate surface depending on whether or not an electric field is formed, so that the viewing angle is improved.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、前記液
晶内の液晶分子は、周知のように、長軸と短縮の長さが
相異して屈折率異方性(Δn)を有することから、見る方
向によって屈折率異方性(Δn)が変化する。これによ
り、極角が0゜付近で、方位角が0゜、90゜、180
゜、270゜付近では、ホワイト状態であるにも係わら
ず所定の色相が見えるようになる。このような現象をカ
ラーシフトといい、このカラーシフトは次の式1から説
明できる。 T: 透過率 T: 参照(reference)光に対する透過率 χ: 液晶分子の光軸と偏光板の偏光軸がなす角 Δn: 屈折率異方性 d: 上下基板間の距離またはギャップ(液晶層厚) λ: 入射される光波長 前記式1によれば、最大透過率(T)を得るために、χが
π/4であるか、あるいはΔnd/λがπ/2となるべき
である。この時、Δndが変化すると(液晶分子の屈折
率異方性値は見る方向によって変化されるためであ
る)、λ値はπ/2を満足させる為に変化する。これによ
って、変化した光波長(λ)に該当する色相が画面に現れ
る。
However, as is well known, the liquid crystal molecules in the liquid crystal have a refractive index anisotropy (Δn) which is different from that of the major axis and the length of shortening. The refractive index anisotropy (Δn) changes depending on the direction. As a result, the polar angle is around 0 ° and the azimuth angle is 0 °, 90 °, 180 °.
At around 270 °, a predetermined hue can be seen despite the white state. Such a phenomenon is called color shift, and this color shift can be explained by the following expression 1. T: transmittance T 0 : transmittance for reference light χ: angle formed by the optical axis of liquid crystal molecules and the polarization axis of the polarizing plate Δn: refractive index anisotropy d: distance or gap between upper and lower substrates (liquid crystal layer Thickness) λ: Wavelength of incident light According to the above formula 1, χ should be π / 4 or Δnd / λ should be π / 2 in order to obtain the maximum transmittance (T). At this time, when Δnd changes (because the refractive index anisotropy value of the liquid crystal molecules changes depending on the viewing direction), the λ value changes to satisfy π / 2. Accordingly, the hue corresponding to the changed light wavelength (λ) appears on the screen.

【0015】したがって、液晶分子の短縮に向かって見
る方向(a、c)では、Δnが減少するにつれて、最大透
過率に至るための入射光の波長は相対的に短くなる。こ
れにより、使用者は、ホワイトの波長より短い波長を有
する青色を見ることになる。
Therefore, in the direction (a, c) viewed toward the shortening of the liquid crystal molecules, the wavelength of the incident light for reaching the maximum transmittance becomes relatively shorter as Δn decreases. This causes the user to see a blue color with a wavelength shorter than the white wavelength.

【0016】一方、 液晶分子の長縮に向かって見る方
向(b、d)では、Δnが増大するにつれて、入射光の波
長は相対的に長くなる。これにより、使用者はホワイト
の波長より長い波長を有する黄色を見ることになる。こ
のために、IPS−LCDの画質特性が低下する。
On the other hand, in the direction (b, d) viewed toward the contraction of the liquid crystal molecules, the wavelength of the incident light becomes relatively long as Δn increases. This causes the user to see a yellow color with a wavelength longer than that of white. As a result, the image quality characteristics of the IPS-LCD deteriorate.

【0017】本発明は前記のような問題を解決するため
に創案されたものであり、本発明の目的は、前記カラー
シフト現象を防止して画質特性を改善させることができ
る液晶表示装置を提供することにある。
The present invention was devised to solve the above problems, and an object of the present invention is to provide a liquid crystal display device capable of preventing the color shift phenomenon and improving image quality characteristics. To do.

【0018】[0018]

【課題を解決するための手段】前記した本発明の目的を
達成するために、本発明は平行な多数のデータバスライ
ンと、このデータバスラインとマトリックス形状の単位
画素を形成するように平行に配列された多数のゲートバ
スラインと、前記各単位画素内のゲートバスラインとデ
ータバスラインとの交点に提供される薄膜トランジスタ
と、前記薄膜トランジスタに接続される画素電極と、カ
ウンタ電極とを含む下部基板;前記下部基板と所定距離
をおいて対向する上部基板;前記下部基板及び上部基板
間に介在される液晶層;及び前記下部基板の外側面及び
上部基板の外側面に各々取り付ける偏光板を含み、前記
隣接した二つのゲートバスラインと隣接した二つのデー
タバスラインで限定されるそれぞれの単位画素はカウン
タ電極及び画素電極によって数個の電界形成空間に分け
て、前記分割された各電界形成空間内において電界の方
向が、前記ゲートバスラインに対して所定の傾斜角度を
なし、各々の前記単位画素内で前記ゲートバスライン方
向・データバスライン方向の双方について線対称をなす
ことを特徴とする。
In order to achieve the above-mentioned object of the present invention, the present invention provides a number of parallel data bus lines and the data bus lines which are arranged in parallel so as to form unit pixels in a matrix shape. A lower substrate including a plurality of arranged gate bus lines, a thin film transistor provided at an intersection of a gate bus line and a data bus line in each unit pixel, a pixel electrode connected to the thin film transistor, and a counter electrode. An upper substrate facing the lower substrate at a predetermined distance; a liquid crystal layer interposed between the lower substrate and the upper substrate; and a polarizing plate attached to an outer surface of the lower substrate and an outer surface of the upper substrate, respectively. Each unit pixel defined by the adjacent two gate bus lines and the adjacent two data bus lines has a counter electrode and a pixel electrode. Divided into several electric field space by the Trip field in each of the field forming space is the divided
The angle of inclination with respect to the gate bus line
None, the gate bus line in each unit pixel
Direction and the data bus line direction are line-symmetrical .

【0019】また、本発明は平行な多数のデータバスラ
インと、データバスラインとマトリックス形状の単位画
素を形成するように平行に配列された多数のゲートバス
ラインと、前記各単位画素内のゲートバスラインとデー
タバスラインとの交点に提供される薄膜トランジスタ
と、前記薄膜トランジスタに接続される画素電極と、カ
ウンタ電極とを含む下部基板;前記下部基板と所定距離
をおいて対向する上部基板;前記下部基板及び上部基板
間に介在される液晶層;前記下部基板の内側面及び上部
基板の内側面に各々形成される水平配向膜;及び、前記
下部基板の外側面及び上部基板の外側面に各々取り付け
る偏光板を含み、前記下部基板のカウンタ電極は、四角
枠状の第1電極と、前記第1電極で囲まれる空間を数個
の正四角形の開口空間に分ける、ゲートバスラインと平
行な多数の第2電極と、前記第1電極に共通信号を伝達
する共通信号線とを含み、前記下部基板の画素電極は、
前記第1電極で囲まれる空間を分けるデータバスライン
と平行な第1ブランチと、前記第1ブランチと交叉しな
がら前記それぞれの開口空間を4個の正四角形の電界形
成空間に分ける数個の第2ブランチとを含み、前記分割
された各電界形成空間内において電界の方向が、前記ゲ
ートバスラインに対して所定の傾斜角度をなし、各々の
前記単位画素内で前記ゲートバスライン方向・データバ
スライン方向の双方について線対称をなすことを特徴と
する。
Further, according to the present invention, a large number of parallel data bus lines, a large number of gate bus lines arranged in parallel so as to form a matrix-shaped unit pixel with the data bus line, and a gate in each unit pixel. A lower substrate including a thin film transistor provided at an intersection of a bus line and a data bus line, a pixel electrode connected to the thin film transistor, and a counter electrode; an upper substrate facing the lower substrate at a predetermined distance; A liquid crystal layer interposed between the substrate and the upper substrate; horizontal alignment films formed on the inner surface of the lower substrate and the inner surface of the upper substrate; and attached to the outer surface of the lower substrate and the outer surface of the upper substrate, respectively. The counter electrode of the lower substrate includes a polarizing plate, and the counter electrode of the lower substrate has a square frame-shaped first electrode and a space surrounded by the first electrode, and has a plurality of square openings. To separate, it includes a second electrode of a number of parallel gate bus lines, and a common signal line for transmitting a common signal to the first electrode, the pixel electrode of the lower substrate,
A first branch parallel to a data bus line that divides a space surrounded by the first electrode, and several first branches that intersect the first branch and divide each of the opening spaces into four square electric field forming spaces. 2 branches, the direction of the electric field in each of the divided electric field forming spaces is
Make a predetermined inclination angle with respect to the bus line,
Within the unit pixel, the gate bus line direction / data bus
It is characterized by being line-symmetric with respect to both of the sling directions .

【0020】さらに、本発明は平行な多数のデータバス
ラインと、データバスラインとマトリックス形状の単位
画素を形成するように平行に配列された多数のゲートバ
スラインと、前記各単位画素内のゲートバスラインとデ
ータバスラインとの交点に提供される薄膜トランジスタ
と、前記薄膜トランジスタに接続される画素電極及びカ
ウンタ電極とを含む下部基板;前記下部基板と所定距離
をおいて対向する上部基板;前記下部基板及び上部基板
間に介在される液晶層;前記下部基板の内側面に形成さ
れ、前記ゲートバスライン(又はデータバスライン)と
平行なラビング軸を有する第1水平配向膜;前記上部基
板の内側面に形成され、前記第1水平配向膜のラビング
軸と180゜をなすラビング軸を有する第2水平配向
膜;前記下部基板の外側面に配置され、前記第1水平配
向膜のラビング軸と平行な偏光軸を有する第1偏光板;
及び前記上部基板の外側面に配置され、前記第1偏光板
の偏光軸と交叉する偏光軸を有する第2偏光板を含み、
前記下部基板のカウンタ電極は、四角枠状の第1電極
と、前記第1電極で囲まれる空間を数個の正四角形の開
口空間に分ける、ゲートバスラインと平行な多数の第2
電極と、前記第1電極に共通信号を伝達する共通信号線
とを含み、前記下部基板の画素電極は、前記第1電極で
囲まれる空間を分けるデータバスラインと平行な第1ブ
ランチと、前記第1ブランチと交叉しながら前記それぞ
れの開口空間を4個の正四角形の電界形成空間に分ける
数個の第2ブランチとを含み、前記分割された各電界形
成空間内において電界の方向が、前記ゲートバスライン
に対して所定の傾斜角度をなし、各々の前記単位画素内
で前記ゲートバスライン方向・データバスライン方向の
双方について線対称をなすことを特徴とする。
Further, according to the present invention, a large number of parallel data bus lines, a large number of gate bus lines arranged in parallel with the data bus lines to form a matrix-shaped unit pixel, and a gate in each unit pixel. A lower substrate including a thin film transistor provided at an intersection of a bus line and a data bus line, and a pixel electrode and a counter electrode connected to the thin film transistor; an upper substrate facing the lower substrate at a predetermined distance; And a liquid crystal layer interposed between the upper substrate; a first horizontal alignment film formed on the inner surface of the lower substrate and having a rubbing axis parallel to the gate bus lines (or data bus lines); and an inner surface of the upper substrate. A second horizontal alignment layer formed on the first horizontal alignment layer and having a rubbing axis that forms a 180 ° angle with the rubbing axis of the first horizontal alignment layer; Is disposed on a side surface, a first polarizing plate having a rubbing axis parallel to the polarization axis of the first horizontal alignment film;
And a second polarizing plate disposed on the outer surface of the upper substrate and having a polarization axis intersecting with the polarization axis of the first polarizing plate,
The counter electrode of the lower substrate has a rectangular frame-shaped first electrode, and a plurality of second parallel electrodes parallel to the gate bus line that divide the space surrounded by the first electrode into several square-shaped opening spaces.
An electrode and a common signal line for transmitting a common signal to the first electrode, wherein the pixel electrode of the lower substrate has a first branch parallel to a data bus line dividing a space surrounded by the first electrode; A plurality of second branches that divide the respective opening spaces into four square electric field forming spaces while intersecting the first branches, and the direction of the electric field in each of the divided electric field forming spaces is Gate bus line
Within a predetermined tilt angle with respect to each of the unit pixels
In the gate bus line direction / data bus line direction
It is characterized by being line-symmetric with respect to both .

【0021】[0021]

【発明の実施の形態】以下、添付の図面に基づいて本発
明の好適な実施の形態を詳細に説明する。まず、図2及
び図3を参照して、下部基板20と上部基板40は、所
定距離(d:以下セルギャップ)をおいて対向する。この
下部基板20と上部基板40は透明な素材の絶縁基板
で、セルギャップ(d)は6μm以下、望ましくは4〜
4.5μm程度である。下部基板20及び上部基板40
間には、数個の、液晶分子50aを含む液晶層50が介
在される。ここで、液晶層50内の液晶分子50aは、
誘電率異方性(Δε)及び屈折率異方性(Δn)を有
し、誘電率異方性(Δε)は、正または負の物質が選択
的に使用され、屈折率異方性(Δn)は正の物質が使用
される。この時、液晶分子の屈折率異方性(Δn)はセ
ルギャップ(d)を考慮した値が選定され、液晶分子5
0aの屈折率異方性(Δn)とセルギャップ(d)との積
(位相遅延値)は0.2〜0.6となるようにする。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. First, referring to FIGS. 2 and 3, the lower substrate 20 and the upper substrate 40 face each other with a predetermined distance (d: cell gap). The lower substrate 20 and the upper substrate 40 are insulating substrates made of a transparent material, and the cell gap (d) is 6 μm or less, preferably 4 to
It is about 4.5 μm. Lower substrate 20 and upper substrate 40
A few liquid crystal layers 50 containing liquid crystal molecules 50a are interposed therebetween. Here, the liquid crystal molecules 50a in the liquid crystal layer 50 are
It has a dielectric anisotropy (Δε) and a refractive index anisotropy (Δn). For the dielectric anisotropy (Δε), a positive or negative substance is selectively used, and the refractive index anisotropy (Δn) ) Is a positive substance is used. At this time, the refractive index anisotropy (Δn) of the liquid crystal molecule is selected in consideration of the cell gap (d).
0a refractive index anisotropy (Δn) times cell gap (d)
(Phase delay value) should be 0.2 to 0.6.

【0022】図3に示したように、下部基板20の上部
に、x方向に延長される多数のゲートバスライン21
と、y方向に延長される多数のデータバスライン22と
が相互に交叉して、単位画素(sub pixel:p)を限定す
る。図では一対のゲートバスライン21と一対のデータ
バスライン22のみを示している。ゲートバスライン2
1とデータバスライン22にはゲート絶縁膜(図示せず)
を挟んで絶縁している。
As shown in FIG. 3, a plurality of gate bus lines 21 extending in the x direction are formed on the lower substrate 20.
And a large number of data bus lines 22 extending in the y direction intersect with each other to limit a unit pixel (sub pixel: p). In the figure, only a pair of gate bus lines 21 and a pair of data bus lines 22 are shown. Gate bus line 2
1 and the data bus line 22 have a gate insulating film (not shown)
It is insulated by sandwiching.

【0023】カウンタ電極24は下部基板20の各単位
画素(sub pixel)にそれぞれ配置される。この時、カ
ウンタ電極24は単位画素(P)に対して縮少型の同じ
形状を有する第1電極24aと、この第1電極24aで
囲まれる空間を所定個に分ける多数の第2電極24bと
を含む。ここで、第2電極24bは、第1電極24aで
囲まれる空間を数個の正四角形の空間に分ける。尚、第
1及び第2電極24bによって限定される正四角形の空
間を、開口空間(ap)という。本実施の形態では、第2
電極24bの数は2個、開口空間(ap)は3個とな
る。また、共通信号線240はカウンタ電極24の第1
電極24aの所定部分とコンタクトされて共通信号をカ
ウンタ電極24に伝達する。
The counter electrode 24 is arranged in each unit pixel (sub pixel) of the lower substrate 20. At this time, the counter electrode 24 has a first electrode 24a having the same reduced shape with respect to the unit pixel (P), and a large number of second electrodes 24b dividing a space surrounded by the first electrode 24a into a predetermined number. including. Here, the second electrode 24b divides the space surrounded by the first electrode 24a into several square spaces. The square space defined by the first and second electrodes 24b is called an opening space (ap). In the present embodiment, the second
The number of electrodes 24b is two, and the number of opening spaces (ap) is three. In addition, the common signal line 240 is the first electrode of the counter electrode 24.
The common signal is transmitted to the counter electrode 24 by being contacted with a predetermined portion of the electrode 24a.

【0024】画素電極25は、やはり下部基板20の単
位画素(P)に配置される。この画素電極25は、開口
空間(ap)をデータバスライン15と平行するにy方
向に二等分するy方向の第1ブランチ25aと、第1ブ
ランチ25aと交叉してx方向を取る第2ブランチ25
bとを含む。ここで、第1及び第2ブランチ25a、2
5bは、一つの開口空間(ap)が数個の正四角形の電
界形成空間に分けるように配置される。本実施の形態で
は、第1及び第2ブランチ25a、25bのように、一
つの開口空間(ap)は4個の正四角形を有する電界形
成空間(AP)に分けられる。したがって、前記画素電
極25の配置により、第1電極24aで囲まれる空間は
12個の正四角形を有する電界形成空間(AP)に分け
られる。
The pixel electrode 25 is also arranged in the unit pixel (P) of the lower substrate 20. The pixel electrode 25 has a first branch 25a in the y direction that bisects the opening space (ap) in parallel with the data bus line 15 in the y direction, and a second branch that intersects the first branch 25a and takes the x direction. Branch 25
b and are included. Here, the first and second branches 25a, 2
5b is arranged so that one opening space (ap) is divided into several square electric field forming spaces. In this embodiment, like the first and second branches 25a and 25b, one opening space (ap) is divided into four electric field forming spaces (AP) having a square shape. Therefore, according to the arrangement of the pixel electrodes 25, the space surrounded by the first electrode 24a is divided into 12 electric field forming spaces (AP) having a square shape.

【0025】ここで、カウンタ電極24及び画素電極2
5間には、ゲート絶縁膜が介在されている。この時、カ
ウンタ電極24と画素電極25がオーバーラップする部
分で補助容量キャパシタンスが形成される。
Here, the counter electrode 24 and the pixel electrode 2
A gate insulating film is interposed between the five. At this time, an auxiliary capacitance capacitance is formed at a portion where the counter electrode 24 and the pixel electrode 25 overlap.

【0026】ゲートバスライン21とデータバスライン
22との交点部分にはスイッチングデバイスとして薄膜
トランジスタ27が具備される。ここで、薄膜トランジ
スタ27はゲートバスライン21のゲート電極と、デー
タバスライン22から所定部分延びたドレイン電極と、
画素電極25から延びたソース電極と、ゲートバスライ
ン21の上部に配置されたチャンネル層27aとを含
む。
A thin film transistor 27 is provided as a switching device at the intersection of the gate bus line 21 and the data bus line 22. Here, the thin film transistor 27 includes a gate electrode of the gate bus line 21, a drain electrode extending from the data bus line 22 by a predetermined portion,
It includes a source electrode extending from the pixel electrode 25 and a channel layer 27 a disposed above the gate bus line 21.

【0027】第1及び第2配向膜30、42は、下部基
板20の内側面及び上部基板40の内側面にそれぞれ形
成される。ここで、第1及び第2配向膜30、42は、
6゜以下のプレティルト角を有する水平配向膜である。
下部基板20に形成される第1配向膜30のラビング軸
(r1)は、x方向あるいはy方向と平行する。本実施
の形態では、第1配向膜30のラビング軸(r1)はx
方向をとる。一方、上部基板40に形成された第2配向
膜42のラビング軸(r2)は第1配向膜30のラビング
軸(r1)と約180゜の角度をなす。
The first and second alignment layers 30 and 42 are formed on the inner surface of the lower substrate 20 and the inner surface of the upper substrate 40, respectively. Here, the first and second alignment films 30 and 42 are
It is a horizontal alignment film having a pretilt angle of 6 ° or less.
The rubbing axis (r1) of the first alignment film 30 formed on the lower substrate 20 is parallel to the x direction or the y direction. In the present embodiment, the rubbing axis (r1) of the first alignment film 30 is x
Take a direction. Meanwhile, the rubbing axis (r2) of the second alignment film 42 formed on the upper substrate 40 forms an angle of about 180 ° with the rubbing axis (r1) of the first alignment film 30.

【0028】また、第1偏光板35は下部基板20の外
側面に配置され、第2偏光板45は上部基板40の外側
面に配置される。第1偏光板35の偏光軸は第1配向膜
のラビング軸(r1)と平行に配置され、第2偏光板45
の偏光軸は第1偏光板35の偏光軸と垂直をなすように
配置される。
The first polarizing plate 35 is arranged on the outer surface of the lower substrate 20, and the second polarizing plate 45 is arranged on the outer surface of the upper substrate 40. The polarization axis of the first polarizing plate 35 is arranged parallel to the rubbing axis (r1) of the first alignment film, and the second polarizing plate 45
The polarization axis of is arranged so as to be perpendicular to the polarization axis of the first polarizing plate 35.

【0029】前記の構成を有する本発明による液晶表示
素子の動作を説明する。まず、カウンタ電極24及び画
素電極25間に電界が形成される前に、液晶分子の長軸
は、第1及び第2配向膜30、42の影響のため、上下
部基板20、40の表面と平行に配列される。この時、
液晶分子50aの長軸は、第1配向膜30のラビング軸
(r1)と平行する。これにより、バックライトから第
1偏光板35を通過した光は、液晶層50を通過しなが
ら偏光状態が変化されない。したがって、液晶層50を
通過した光は第1偏光板35の偏光軸と直交する偏光軸
を有する第2偏光板45によって吸収されて画面はダー
ク状態となる。
The operation of the liquid crystal display device according to the present invention having the above structure will be described. First, before an electric field is formed between the counter electrode 24 and the pixel electrode 25, the long axes of the liquid crystal molecules are affected by the first and second alignment films 30 and 42 and the surfaces of the upper and lower substrates 20 and 40. Arranged in parallel. At this time,
The long axis of the liquid crystal molecule 50a is parallel to the rubbing axis (r1) of the first alignment film 30. As a result, the light that has passed through the first polarizing plate 35 from the backlight does not change its polarization state while passing through the liquid crystal layer 50. Therefore, the light passing through the liquid crystal layer 50 is absorbed by the second polarizing plate 45 having a polarization axis orthogonal to the polarization axis of the first polarizing plate 35, and the screen becomes dark.

【0030】一方、 ゲートバスライン21が選択され
てデータバスライン22にディスプレイ信号が伝達され
ると、ゲートバスライン21とデータバスライン22と
の交叉部に位置した薄膜トランジスタ27がターンオン
する。これにより、データバスライン22のディスプレ
イ信号が画素電極25に伝達され、共通信号を印加され
るカウンタ電極24及び画素電極25間に電界(E)が
形成される。
On the other hand, when the gate bus line 21 is selected and the display signal is transmitted to the data bus line 22, the thin film transistor 27 located at the intersection of the gate bus line 21 and the data bus line 22 is turned on. As a result, the display signal of the data bus line 22 is transmitted to the pixel electrode 25, and an electric field (E) is formed between the counter electrode 24 and the pixel electrode 25 to which the common signal is applied.

【0031】この時の電界(E)は、図3及び図4に示
した如く、前記分割された各電界形成空間である正四角
形の開口空間(AP)内において、電界の方向が、前記
ゲートバスラインに対して所定の傾斜角度をなす。この
ような電界類型を有効電界(effective fi
eld)といい、最も近距離に位置する電極間に形成さ
れる電界を意味する。すなわち、図4に示すように、有
効電界は、カウンタ電極24の第1電極24aと画素電
極25の第1または第2ブランチ25a、25bにより
形成され、前記ゲートバスラインに対し所定の傾斜角度
をなす
The electric field at this time (E) is, as shown in FIGS. 3 and 4, Oite within the divided open space of square with each electric field space (AP), the direction of the electric field, The above
A predetermined inclination angle is formed with respect to the gate bus line. Such an electric field type is referred to as an effective electric field (effect fi).
eld), which means an electric field formed between electrodes located at the shortest distance. That is, as shown in FIG. 4, the effective electric field, the first or second branch 25a of the first electrode 24a and the pixel electrode 25 of the counter electrode 24, the 25b
Is formed and has a predetermined inclination angle with respect to the gate bus line
Make up .

【0032】この時、電界形成空間(AP)は正四角形
であるため、有効電界(E)は、前記ゲートラインに対
約±45゜の傾斜角度をなす。これにより、液晶表示
装置は最大透過率となる。即ち、前記、式1によれば、
χがπ/4(45゜)で、Δnd/λが1/2である時
に最大透過率となる。この時、本実施の形態では、Δn
d/λは、液晶分子の種類及びセルギャップを調節して
1/2となるようにし、χはy軸(偏光軸の方向)と電
界方向が±45゜をなすようにカウンタ電極24及びカ
ウンタ電極25を設計することにより最大透過率が得ら
れる。
At this time, since the electric field forming space (AP) is a square, the effective electric field (E) is applied to the gate line.
The tilt angle is about ± 45 °. As a result, the liquid crystal display device has the maximum transmittance. That is, according to the above equation 1,
The maximum transmittance is obtained when χ is π / 4 (45 °) and Δnd / λ is 1/2. At this time, in the present embodiment, Δn
d / λ is adjusted to 1/2 by adjusting the type of liquid crystal molecules and the cell gap, and χ is the counter electrode 24 and counter so that the electric field direction is ± 45 ° with the y axis (direction of the polarization axis). The maximum transmittance is obtained by designing the electrode 25.

【0033】すなわち、前記電界(E)によって液晶分
子50aが配列されると、バックライトから入射した光
は、第1偏光板35の偏光軸を通過しながら、直線偏光
される。続いて、液晶層50を過ぎながら直線偏光され
た光と液晶分子の光軸とが所定角度をなすことになり、
偏光状態は変化する。したがって、偏光状態が変化した
光は、第2偏光板45の偏光軸を通過することになるこ
とから画面はホワイト状態となる。この時、第1及び第
2偏光板35、45の偏光軸と液晶分子50の長軸とは
それぞれ±45゜の角度をなすので最大透過率が得られ
る。
That is, when the liquid crystal molecules 50a are arranged by the electric field (E), the light incident from the backlight is linearly polarized while passing through the polarization axis of the first polarizing plate 35. Then, while passing through the liquid crystal layer 50, the linearly polarized light and the optical axis of the liquid crystal molecule form a predetermined angle,
The polarization state changes. Therefore, since the light whose polarization state has changed passes through the polarization axis of the second polarizing plate 45, the screen becomes white. At this time, since the polarization axes of the first and second polarizing plates 35 and 45 and the long axis of the liquid crystal molecule 50 make an angle of ± 45 °, the maximum transmittance is obtained.

【0034】また、前記のような電極24、25の配置
によって、各々のの開口空間(ap)には互いに対称な
4方向の、前記ゲートバスラインに対し所定の傾斜角度
をなす電界が形成されるので、液晶分子は一つの開口空
間(ap)で4群に分けて配列される。したがって、単
位画素(P)に液晶分子の4−ドメインが構築される。
Further, the arrangement of the electrodes 24, 25 as described above, the symmetrical 4 directions to each of the open space (ap), the predetermined inclination angle with respect to the gate bus line
Since an electric field is formed, liquid crystal molecules are arranged in four groups in one opening space (ap). Therefore, 4-domains of liquid crystal molecules are constructed in the unit pixel (P).

【0035】これにより、ホワイト状態において、使用
者がある方位角で画面を見ても、液晶分子の長軸及び短
縮は同時に見える。したがって、液晶分子の屈折率異方
性が補償されて前記カラーシフトが発生しない。
As a result, in the white state, even if the user looks at the screen at a certain azimuth angle, the long axis and shortening of the liquid crystal molecules can be seen at the same time. Therefore, the refractive index anisotropy of the liquid crystal molecules is compensated and the color shift does not occur.

【0036】図5は本発明の液晶表示装置の視野角によ
るコントラスト比を示すもので、本発明の液晶分子は平
行場によって駆動されるので、大部分の方位角でコント
ラスト比(CR)が50以上を示し、コントラスト比が5
0以上の領域は鏡面対称をなす。また、偏光軸と一致す
る方向、すなわち0゜、90゜、180゜、270゜で
の視野角特性は一層優秀である。
FIG. 5 shows the contrast ratio according to the viewing angle of the liquid crystal display device of the present invention. Since the liquid crystal molecules of the present invention are driven by a parallel field, the contrast ratio (CR) is 50 at most azimuth angles. The above is shown and the contrast ratio is 5
The region of 0 or more has mirror symmetry. In addition, the viewing angle characteristics in the direction corresponding to the polarization axis, that is, 0 °, 90 °, 180 °, and 270 ° are more excellent.

【0037】なお、本発明は、その要旨を逸脱しない範
囲で多様に変更して実施できるのは当然である。
Naturally, the present invention can be variously modified and implemented without departing from the scope of the invention.

【0038】[0038]

【発明の効果】以上説明のように本発明は、単位画素空
間に、偏光軸野に対して所定の傾斜角度をなす、より望
ましく対角線方向の電界が形成されるようにカウンタ電
極と画素電極を配置する構成としたことにより、液晶分
子のマルチドメインが形成されて、IPS−LCDのカ
ラーシフト現象が改善される。
The present invention as described above, according to the present invention is, in the unit pixel space, form a predetermined inclination angle with respect to the polarization axis field, the counter electrode and the pixel electrodes to be more undesirable diagonal electric field is formed With the arrangement, multi-domains of liquid crystal molecules are formed and the color shift phenomenon of the IPS-LCD is improved.

【0039】また、平行場によって液晶分子が動作する
ので、視野角の特性が優秀で、特に偏光板の偏光軸は0
゜(180゜)及び90゜(270゜)方向をとるので、0
゜、90゜、180゜、270゜方位角での視野角は非
常に優秀である。
Also, since the liquid crystal molecules are operated by the parallel field, the viewing angle characteristics are excellent, and the polarization axis of the polarizing plate is 0 in particular.
Since it is in the ゜ (180 ゜) and 90 ゜ (270 ゜) directions, 0
The viewing angles in the azimuths of °, 90 °, 180 ° and 270 ° are excellent.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のIPS−LCDの平面図である。FIG. 1 is a plan view of a conventional IPS-LCD.

【図2】本発明の一実施の形態による水平電界型の液晶
表示装置の斜視図である。
FIG. 2 is a perspective view of a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.

【図3】本発明の一実施の形態による液晶表示装置の下
部基板平面図である。
FIG. 3 is a plan view of a lower substrate of a liquid crystal display device according to an exemplary embodiment of the present invention.

【図4】図3の電界形成空間を示す平面図である。FIG. 4 is a plan view showing an electric field forming space of FIG.

【図5】本発明の一実施の形態による液晶表示装置の視
野角によるコントラスト比を表すカーブを示す図であ
る。
FIG. 5 is a diagram showing a curve representing a contrast ratio according to a viewing angle of a liquid crystal display device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、20 下部基板 11、21 ゲートバスライン 12、24 カウンタ電極 14、25 画素電極 15、22 データバスライン 16、27 薄膜トランジスタ 17、27a チャンネル層 24a カウンタ電極の第1電極 24b カウンタ電極の第2電極 25a 画素電極の第1ブランチ 25b 画素電極の第2ブランチ 30 第1配向膜 35 第1偏光板 40 上部基板 42 第2配向膜 45 第2偏光板 240 共通電極線 10, 20 Lower substrate 11, 21 Gate bus line 12, 24 Counter electrode 14, 25 pixel electrodes 15,22 Data bus line 16, 27 thin film transistor 17, 27a Channel layer 24a First electrode of counter electrode 24b Second electrode of counter electrode 25a First branch of pixel electrode 25b Pixel electrode second branch 30 First alignment film 35 First Polarizing Plate 40 upper substrate 42 Second alignment film 45 Second polarizing plate 240 common electrode wire

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−105908(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 G02F 1/1368 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-9-105908 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1343 G02F 1/1368

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 平行な多数のデータバスラインと、この
データバスラインとマトリックス形状の単位画素を形成
するように平行に配列された多数のゲートバスライン
と、前記各単位画素内のゲートバスラインとデータバス
ラインとの交点に提供される薄膜トランジスタと、前記
薄膜トランジスタに接続される画素電極及びカウンタ電
極とを含む下部基板;前記下部基板と所定距離をおいて
対向する上部基板;前記下部基板及び上部基板間に介在
される液晶層;前記下部基板の内側面及び上部基板の内
側面に各々形成される水平配向膜;及び、前記下部基板
の外側面及び上部基板の外側面に各々取り付ける偏光板
を含み、 前記下部基板のカウンタ電極は、直四角枠状の第1電極
と、前記第1電極で囲まれる空間を数個の正四角形の開
口空間に分ける、ゲートバスラインと平行な多数の第2
電極と、前記第1電極に共通信号を伝達する共通信号線
とを含み、 前記下部基板の画素電極は、前記第1電極で囲まれる空
間を分けるデータバスラインと平行な第1ブランチと、
前記第1ブランチと交叉しながら前記それぞれの正四角
形の開口空間を4個の正四角形の電界形成空間に分ける
数個の第2ブランチとを含み、 前記分割された各電界形成空間内において電界の方向
が、前記ゲートバスラインに対して所定の傾斜角度をな
し、各々の前記単位画素内で前記ゲートバスライン方向
・データバスライン方向の双方について線対称をなす
とを特徴とする水平電界型の液晶表示装置。
1. A large number of parallel data bus lines, a large number of gate bus lines arranged in parallel so as to form a matrix-shaped unit pixel with the data bus lines, and a gate bus line in each unit pixel. And a data bus line, and a lower substrate including a thin film transistor provided at an intersection of the data bus line and a pixel electrode and a counter electrode connected to the thin film transistor; an upper substrate facing the lower substrate at a predetermined distance; A liquid crystal layer interposed between the substrates; horizontal alignment films formed on the inner surface of the lower substrate and the inner surface of the upper substrate; and polarizing plates attached to the outer surface of the lower substrate and the outer surface of the upper substrate, respectively. The counter electrode of the lower substrate includes a first electrode having a rectangular frame shape and a space surrounded by the first electrode, which is divided into a plurality of square-shaped opening spaces. That the gate bus line and parallel to a plurality of second
An electrode and a common signal line for transmitting a common signal to the first electrode, wherein the pixel electrode of the lower substrate has a first branch parallel to a data bus line dividing a space surrounded by the first electrode;
And a several second branch dividing the open space into four square of the electric field forming space square of each said while crossing with the first branch, the divided field in each of the field formed in space direction
However, the angle of inclination with respect to the gate bus line
The gate bus line direction within each unit pixel
Data for both the bus line direction forms a line symmetry this <br/> a horizontal electric field type liquid crystal display device according to claim.
【請求項2】 前記下部基板の水平配向膜は、ゲートバ
スラインと平行なラビング軸を有し、上部基板の水平配
向膜は前記下部基板の水平配向膜のラビング軸と180
゜をなすラビング軸を有することを特徴とする請求項
記載の水平電界型の液晶表示装置。
2. The horizontal alignment layer of the lower substrate has a rubbing axis parallel to the gate bus line, and the horizontal alignment layer of the upper substrate has a rubbing axis of 180 ° with the rubbing axis of the horizontal alignment layer of the lower substrate.
° and having a rubbing axis forming the claim 1
The horizontal electric field type liquid crystal display device described.
【請求項3】 前記下部基板の外側面に配置される偏光
板の偏光軸は、前記下部基板の水平配向膜のラビング軸
と平行に配置され、前記上部基板の外側面に配置される
偏光板の偏光軸は、前記下部基板の外側面に配置される
偏光軸と交叉するように配置されることを特徴とする請
求項記載の水平電界型の液晶表示装置。
3. The polarizing plate disposed on the outer surface of the lower substrate, wherein the polarizing axis of the polarizing plate disposed on the outer surface of the lower substrate is disposed parallel to the rubbing axis of the horizontal alignment film of the lower substrate. 3. The horizontal electric field type liquid crystal display device according to claim 2 , wherein the polarization axis of is arranged so as to intersect with the polarization axis arranged on the outer surface of the lower substrate.
【請求項4】 前記下部基板の水平配向膜は、データバ
スラインと平行なラビング軸を有し、上部基板の水平配
向膜は、前記下部基板の水平配向膜のラビング軸と18
0゜をなすラビング軸を有することを特徴とする請求項
記載の水平電界型の液晶表示装置。
4. The horizontal alignment layer of the lower substrate has a rubbing axis parallel to the data bus lines, and the horizontal alignment layer of the upper substrate has a rubbing axis of 18 with the rubbing axis of the horizontal alignment layer of the lower substrate.
A rubbing shaft having an angle of 0 ° is provided.
1. The horizontal electric field type liquid crystal display device according to 1.
【請求項5】 前記下部基板の外側面に配置される偏光
板の偏光軸は、前記下部基板の水平配向膜のラビング軸
と平行に配置され、前記上部基板の外側面に配置される
偏光板の偏光軸は前記下部基板の外側面に配置される偏
光軸と交叉するように配置されることを特徴とする請求
記載の水平電界型の液晶表示装置。
5. The polarizing plate disposed on the outer surface of the upper substrate, wherein the polarizing axis of the polarizing plate disposed on the outer surface of the lower substrate is disposed parallel to the rubbing axis of the horizontal alignment film of the lower substrate. 5. The horizontal electric field type liquid crystal display device according to claim 4, wherein the polarization axis is arranged so as to intersect with the polarization axis arranged on the outer surface of the lower substrate.
【請求項6】 前記カウンタ電極の第1電極は、前記単
位画素に対して縮小型の同じ形状を有することを特徴と
する請求項記載の水平電界型の液晶表示装置。
First electrode wherein said counter electrode is a horizontal electric field type liquid crystal display device according to claim 1, characterized in that it has the same shape of the reduced-type with respect to the unit pixel.
【請求項7】 前記液晶分子の屈折率異方性と液晶層厚
との積は、0.2乃至0.6μmであることを特徴とす
る請求項記載の水平電界型の液晶表示装置。
7. A product of the refractive index anisotropy of the liquid crystal layer thickness Metropolitan of the liquid crystal molecules are horizontally field type liquid crystal display device according to claim 1, wherein from 0.2 to 0.6 .mu.m.
【請求項8】 平行な多数のデータバスラインと、この
データバスラインとマトリックス形状の単位画素を形成
するように平行に配列された多数のゲートバスライン
と、前記各単位画素内のゲートバスラインとデータバス
ラインとの交点に提供される薄膜トランジスタと、前記
薄膜トランジスタに接続される画素電極及びカウンタ電
極とを含む下部基板;前記下部基板と所定距離をおいて
対向する上部基板;前記下部基板及び上部基板間に介在
される液晶層;前記下部基板の内側面に形成され、前記
ゲートバスライン(又はデータバスライン)と平行なラ
ビング軸を有する第1水平配向膜;前記上部基板の内側
面に形成され、前記第1水平配向膜のラビング軸と18
0゜をなすラビング軸を有する第2水平配向膜;前記下
部基板の外側面に配置され、前記第1水平配向膜のラビ
ング軸と平行な偏光軸を有する第1偏光板;及び、前記
上部基板の外側面に配置され、前記第1偏光板の偏光軸
と交叉する偏光軸を有する第2偏光板を含み、 前記下部基板のカウンタ電極は、直四角枠状の第1電極
と、前記第1電極で囲まれる空間を数個の正四角形の開
口空間に分ける、ゲートバスラインと平行な多数の第2
電極と、前記第1電極に共通信号を伝達する共通信号線
とを含み、 前記下部基板の画素電極は、前記第1電極で囲まれる空
間を分けるデータバスラインと平行な第1ブランチと、
前記第1ブランチと交叉しながら前記それぞれの開口空
間を4個の正四角形の電界形成空間に分ける数個の第2
ブランチとを含み、 前記分割された各電界形成空間内において電界の方向
が、前記ゲートバスラインに対して所定の傾斜角度をな
し、各々の前記単位画素内で前記ゲートバスライン方向
・データバスライン方向の双方について線対称をなす
とを特徴とする水平電界型の液晶表示装置。
8. A large number of parallel data bus lines, a large number of gate bus lines arranged in parallel to form a matrix-shaped unit pixel with the data bus lines, and a gate bus line in each unit pixel. And a data bus line, and a lower substrate including a thin film transistor provided at an intersection of the data bus line and a pixel electrode and a counter electrode connected to the thin film transistor; an upper substrate facing the lower substrate at a predetermined distance; A liquid crystal layer interposed between the substrates; a first horizontal alignment film formed on the inner surface of the lower substrate and having a rubbing axis parallel to the gate bus lines (or data bus lines); formed on the inner surface of the upper substrate. And the rubbing axis of the first horizontal alignment layer 18
A second horizontal alignment film having a rubbing axis of 0 °; a first polarizing plate disposed on an outer surface of the lower substrate and having a polarization axis parallel to the rubbing axis of the first horizontal alignment film; and the upper substrate. A second polarizing plate having a polarization axis crossing the polarization axis of the first polarizing plate, the counter electrode of the lower substrate having a rectangular frame-shaped first electrode; A large number of second parallel lines parallel to the gate bus lines that divide the space surrounded by the electrodes into several square-shaped opening spaces.
An electrode and a common signal line for transmitting a common signal to the first electrode, wherein the pixel electrode of the lower substrate has a first branch parallel to a data bus line dividing a space surrounded by the first electrode;
A plurality of second electric field forming spaces that divide each of the opening spaces into four square electric field forming spaces while intersecting with the first branch.
A direction of an electric field in each of the divided electric field forming spaces including a branch.
However, the angle of inclination with respect to the gate bus line
The gate bus line direction within each unit pixel
Data for both the bus line direction forms a line symmetry this <br/> a horizontal electric field type liquid crystal display device according to claim.
【請求項9】 前記液晶分子の屈折率異方性と液晶層厚
との積は、0.2乃至0.6μmであることを特徴とす
る請求項記載の水平電界型の液晶表示装置。
9. The horizontal electric field type liquid crystal display device according to claim 8 , wherein a product of a refractive index anisotropy of the liquid crystal molecules and a liquid crystal layer thickness is 0.2 to 0.6 μm.
JP34328998A 1997-12-03 1998-12-02 Horizontal electric field type liquid crystal display Expired - Lifetime JP3418702B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970065588A KR100265572B1 (en) 1997-12-03 1997-12-03 Lcd device imrpoved color-shift
KR1997/P65588 1997-12-03

Publications (2)

Publication Number Publication Date
JPH11242233A JPH11242233A (en) 1999-09-07
JP3418702B2 true JP3418702B2 (en) 2003-06-23

Family

ID=19526337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34328998A Expired - Lifetime JP3418702B2 (en) 1997-12-03 1998-12-02 Horizontal electric field type liquid crystal display

Country Status (3)

Country Link
US (1) US6088078A (en)
JP (1) JP3418702B2 (en)
KR (1) KR100265572B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074772B2 (en) 2000-04-07 2011-12-13 Portec Rail Products, Inc. Top of rail applicator

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516053B1 (en) * 1998-01-26 2005-12-06 삼성전자주식회사 Flat panel liquid crystal display and manufacturing method thereof
KR100293809B1 (en) * 1998-05-29 2001-10-26 박종섭 Ips-va mode liquid crystal display having multi domain
KR100293811B1 (en) * 1998-05-29 2001-10-26 박종섭 Ips mode liquid crystal display device
KR100306798B1 (en) * 1998-05-29 2001-11-30 박종섭 Lcd having high opening rate and high transmissivity and preventing color shift
JP3132483B2 (en) * 1998-09-17 2001-02-05 日本電気株式会社 In-plane switching LCD
KR100303351B1 (en) * 1998-12-17 2002-06-20 박종섭 Vertical alignment mode liquid crystal display
JP2000321587A (en) * 1999-05-11 2000-11-24 Internatl Business Mach Corp <Ibm> Liquid crystal display device and its production
KR100881357B1 (en) * 1999-09-07 2009-02-02 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display
KR100433596B1 (en) * 1999-10-21 2004-05-31 마쯔시다덴기산교 가부시키가이샤 Liquid crystal device
KR100679520B1 (en) * 1999-11-23 2007-02-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device and the method thereof
JP2001194675A (en) * 2000-01-12 2001-07-19 Hitachi Ltd Liquid crystal display device
US6636289B2 (en) * 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
US6803979B2 (en) 2000-04-19 2004-10-12 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with transverse dielectric protrusions
JP3570974B2 (en) * 2000-07-17 2004-09-29 Nec液晶テクノロジー株式会社 Active matrix type liquid crystal display
JP3712637B2 (en) * 2000-08-11 2005-11-02 シャープ株式会社 Liquid crystal display device and defect correcting method thereof
KR100476044B1 (en) * 2000-12-05 2005-03-10 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display for elevating aperture ratio
KR100710282B1 (en) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 Thin Film Transistor and Fabricating Method Thereof
US6882395B2 (en) * 2001-10-19 2005-04-19 Industrial Technology Research Institute Wide viewing angle fringe field multi-domain aligned LCD with electrically conductive grids and method for fabricating
KR100878239B1 (en) * 2002-09-06 2009-01-13 삼성전자주식회사 A liquid crystal display and a thin film transistor array panel for the same
TWI308246B (en) * 2003-04-30 2009-04-01 An active matrix liquid crystal display
KR100961695B1 (en) * 2003-06-12 2010-06-10 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of the same
TWI283786B (en) * 2003-06-18 2007-07-11 Innolux Display Corp An active matrix liquid crystal display
CN100419545C (en) * 2003-06-23 2008-09-17 鸿富锦精密工业(深圳)有限公司 Active matrix type LCD
KR101044529B1 (en) * 2003-09-15 2011-06-27 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method for fabricating the same
KR101016525B1 (en) * 2003-10-10 2011-02-24 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100959367B1 (en) * 2003-10-13 2010-05-25 엘지디스플레이 주식회사 In-Plane Switching mode Liquid Crystal Display Device
KR101041613B1 (en) * 2003-11-25 2011-06-15 엘지디스플레이 주식회사 In-Plane switching mode LCD
KR100595453B1 (en) 2003-11-29 2006-06-30 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR100606410B1 (en) 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate and fabricating method thereof
KR100672215B1 (en) * 2003-12-15 2007-01-22 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and manufacturing method of the same
KR101163396B1 (en) * 2003-12-29 2012-07-17 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating thereof
KR100617040B1 (en) 2004-03-16 2006-08-30 엘지.필립스 엘시디 주식회사 The in-plane switching mode liquid crystal display device and method for fabricating the same
KR100640218B1 (en) 2004-05-31 2006-10-31 엘지.필립스 엘시디 주식회사 In-plain switching liquid cristalline display device with round-shape electrodes
KR101352099B1 (en) * 2004-06-22 2014-01-23 엘지디스플레이 주식회사 The in-plane switching mode liquid crystal display device
KR100698060B1 (en) * 2004-12-14 2007-03-23 엘지.필립스 엘시디 주식회사 The in-plane switching mode liquid crystal display device
KR101156510B1 (en) * 2004-12-30 2012-06-18 엘지디스플레이 주식회사 In-plain switching liquid crystal display device
JP4380570B2 (en) * 2005-03-25 2009-12-09 エプソンイメージングデバイス株式会社 Liquid crystal device and electronic device
JP5093714B2 (en) * 2006-07-25 2012-12-12 Nltテクノロジー株式会社 Liquid crystal display
CN102253553A (en) * 2011-08-01 2011-11-23 昆山龙腾光电有限公司 Liquid crystal display device
KR102108122B1 (en) 2013-09-12 2020-05-08 삼성디스플레이 주식회사 Liquid crystal display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150244A (en) * 1991-02-20 1993-06-18 Canon Inc Ferroelectric liquid crystal element
JP2693368B2 (en) * 1993-06-29 1997-12-24 スタンレー電気株式会社 Liquid crystal display device and method of manufacturing the same
US5528402A (en) * 1994-02-07 1996-06-18 Parker; William P. Addressable electrohologram employing electro-optic layer and patterned conductor between two electrodes
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
JPH09297310A (en) * 1996-05-01 1997-11-18 Stanley Electric Co Ltd Liquid crystal display element and its production
US5959708A (en) * 1996-06-21 1999-09-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode
JPH1090730A (en) * 1996-09-13 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> Optical element, its drive method and display device
JPH10170920A (en) * 1996-12-06 1998-06-26 Matsushita Electric Ind Co Ltd Liquid crystal display element and its production
KR100262405B1 (en) * 1997-06-27 2000-08-01 김영환 Lcd device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074772B2 (en) 2000-04-07 2011-12-13 Portec Rail Products, Inc. Top of rail applicator

Also Published As

Publication number Publication date
KR19990047252A (en) 1999-07-05
JPH11242233A (en) 1999-09-07
US6088078A (en) 2000-07-11
KR100265572B1 (en) 2000-09-15

Similar Documents

Publication Publication Date Title
JP3418702B2 (en) Horizontal electric field type liquid crystal display
JP4009389B2 (en) High aperture ratio and high transmittance liquid crystal display device with multiple domains
JP3479696B2 (en) Liquid crystal display
KR100306798B1 (en) Lcd having high opening rate and high transmissivity and preventing color shift
JP3885122B2 (en) High aperture ratio and high transmittance liquid crystal display device from which color shift is removed
KR100248210B1 (en) Liquid crystal display device
US6512565B1 (en) Homeotropic alignment liquid crystal display having multi-domain
JPH1124068A (en) Method for forming dual domain inside liquid crystal layer, manufacture of liquid crystal display device using the method and liquid crystal display device
JP2001194678A (en) Fringe electric field mode liquid crystal display device
JP3940524B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000193997A (en) Liquid crystal display device
KR100279257B1 (en) LCD Display
KR100303351B1 (en) Vertical alignment mode liquid crystal display
JP3549177B2 (en) Liquid crystal display
KR100265570B1 (en) Lcd device
KR20030061584A (en) 2-domain ffs-va mode liquid crystal display device
KR100293810B1 (en) Ips mode liquid crystal display device having no color shift
KR100375736B1 (en) LCD and method for manufacturing the same
KR100289648B1 (en) LCD Display
JP2000137237A (en) Liquid crystal display device having wide visual field angle
KR20010004543A (en) LCD improved viewing angle
KR20020002669A (en) In plane field switching mode lcd and method for manufactring the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term