JP3418506B2 - 出力負荷検出装置 - Google Patents
出力負荷検出装置Info
- Publication number
- JP3418506B2 JP3418506B2 JP22207796A JP22207796A JP3418506B2 JP 3418506 B2 JP3418506 B2 JP 3418506B2 JP 22207796 A JP22207796 A JP 22207796A JP 22207796 A JP22207796 A JP 22207796A JP 3418506 B2 JP3418506 B2 JP 3418506B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- load
- transistor
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/70—Automatic control for modifying converter range
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は出力負荷検出装置に
係り、より詳しくは、ディジタル／アナログ変換器の出
力端で負荷の大きさが変わったとき、この負荷の大きさ
を自動に感知し、負荷に流す電流の大きさを変更するこ
との出来る出力負荷検出装置に関する。
係り、より詳しくは、ディジタル／アナログ変換器の出
力端で負荷の大きさが変わったとき、この負荷の大きさ
を自動に感知し、負荷に流す電流の大きさを変更するこ
との出来る出力負荷検出装置に関する。
【０００２】
【従来の技術】ディジタルビデオ信号をアナログ信号に
するために一般的に用いられるディジタル／アナログ変
換器は電流出力を基本にしている。このとき、出力負荷
は、７５オーム（Ω）の抵抗素子とモニタとが並列に連
結された合成並列インピーダンス、すなわち３７．５Ω
である場合と、７５Ωの抵抗素子だけである場合とに区
分できる。
するために一般的に用いられるディジタル／アナログ変
換器は電流出力を基本にしている。このとき、出力負荷
は、７５オーム（Ω）の抵抗素子とモニタとが並列に連
結された合成並列インピーダンス、すなわち３７．５Ω
である場合と、７５Ωの抵抗素子だけである場合とに区
分できる。
【０００３】一般的に、３７．５Ω負荷となるのはモニ
タが直接接続された場合であり、７５Ω負荷となるのは
ローパスフィルタなどのようなアナログバッファ回路が
出力端子とモニタとの間に介挿された場合である。
タが直接接続された場合であり、７５Ω負荷となるのは
ローパスフィルタなどのようなアナログバッファ回路が
出力端子とモニタとの間に介挿された場合である。
【０００４】ビデオ信号のディジタル／アナログ変換器
においては、上記のような２種類の出力負荷に対してそ
れぞれ１Ｖｐ−ｐの電圧出力範囲を満たすように電流出
力を行なうようにする必要がある。
においては、上記のような２種類の出力負荷に対してそ
れぞれ１Ｖｐ−ｐの電圧出力範囲を満たすように電流出
力を行なうようにする必要がある。
【０００５】図２は従来のディジタル／アナログ変換器
の構成を示す回路図である。ディジタル信号が入力され
るディジタル／アナログ変換器（ＤＡＣ）１と、一定の
基準電圧を発生する基準電圧発生回路（Ｖｒｅｆ）２
と、この基準電圧が非反転入力端に入力される比較器
（ＣＰ）３と、比較器（ＣＰ）３の出力をゲート端に入
力されるトランジスタＱ２と、トランジスタＱ２のドレ
イン端と比較器（ＣＰ）３の反転入力端とが共通接続さ
れた一側端と、抵抗Ｒと、他側端とを有する接地される
電源Ｖｄｄがドレイン端に印加され、ゲート端とソース
端とが共通にトランジスタＱ２のソース端に接続される
トランジスタＱ１とから構成されている。トランジスタ
Ｑ１，Ｑ２の共通接続点ＰはＤＡＣ１の制御端子Ｃに接
続されている。
の構成を示す回路図である。ディジタル信号が入力され
るディジタル／アナログ変換器（ＤＡＣ）１と、一定の
基準電圧を発生する基準電圧発生回路（Ｖｒｅｆ）２
と、この基準電圧が非反転入力端に入力される比較器
（ＣＰ）３と、比較器（ＣＰ）３の出力をゲート端に入
力されるトランジスタＱ２と、トランジスタＱ２のドレ
イン端と比較器（ＣＰ）３の反転入力端とが共通接続さ
れた一側端と、抵抗Ｒと、他側端とを有する接地される
電源Ｖｄｄがドレイン端に印加され、ゲート端とソース
端とが共通にトランジスタＱ２のソース端に接続される
トランジスタＱ１とから構成されている。トランジスタ
Ｑ１，Ｑ２の共通接続点ＰはＤＡＣ１の制御端子Ｃに接
続されている。
【０００６】ディジタル信号はＤＡＣ１に入力され、ア
ナログ信号に変換され出力負荷４に供給される。このと
き、基準電圧発生回路２で発生された電圧と抵抗Ｒとに
よって定まる定電流がトランジスタＱ１に流れ、この電
流に比例してＤＡＣ１の出力電流が流れるように制御端
子Ｃに制御信号が印加される。即ち、トランジスタＱ１
とＤＡＣ１内部の電流源とが電流ミラーの関係となるよ
う構成されており、トランジスタＱ１の大きさに従い出
力電流の範囲が決まる。
ナログ信号に変換され出力負荷４に供給される。このと
き、基準電圧発生回路２で発生された電圧と抵抗Ｒとに
よって定まる定電流がトランジスタＱ１に流れ、この電
流に比例してＤＡＣ１の出力電流が流れるように制御端
子Ｃに制御信号が印加される。即ち、トランジスタＱ１
とＤＡＣ１内部の電流源とが電流ミラーの関係となるよ
う構成されており、トランジスタＱ１の大きさに従い出
力電流の範囲が決まる。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
たように、ビデオ信号用のディジタル／アナログ変換器
の出力負荷には１Ｖｐ−ｐの電圧出力の範囲を満たすよ
うに出力電流を供給しなければならず、しかも２種類の
出力負荷がある。このように、出力負荷の大きさが変わ
っても一定の出力電圧範囲を保持するためには電流の出
力範囲が変わらなければならない。従来のディジタル／
アナログ変換器では、７５Ω，３７．５Ωの各負荷に対
して、１つの負荷のみを考慮した基準電流を設定してビ
デオのディジタル／アナログ変換器が設計されていた。
従って、ディジタル／アナログ変換器の出力端の負荷の
大きさが変わる場合、それに対する基準電流を再設計し
て出力電流の範囲を変えなければならないという問題点
があった。
たように、ビデオ信号用のディジタル／アナログ変換器
の出力負荷には１Ｖｐ−ｐの電圧出力の範囲を満たすよ
うに出力電流を供給しなければならず、しかも２種類の
出力負荷がある。このように、出力負荷の大きさが変わ
っても一定の出力電圧範囲を保持するためには電流の出
力範囲が変わらなければならない。従来のディジタル／
アナログ変換器では、７５Ω，３７．５Ωの各負荷に対
して、１つの負荷のみを考慮した基準電流を設定してビ
デオのディジタル／アナログ変換器が設計されていた。
従って、ディジタル／アナログ変換器の出力端の負荷の
大きさが変わる場合、それに対する基準電流を再設計し
て出力電流の範囲を変えなければならないという問題点
があった。
【０００８】従って、本発明は前記のような従来の問題
点を解決するためのものであって、ディジタル／アナロ
グ変換器の出力負荷の大きさを検出し、検出された負荷
の大きさに従い電流量を変更することにより、自動的に
１Ｖｐ−ｐのビデオの出力電圧の範囲を設定することの
出来る出力負荷検出装置を提供することを目的とする。
点を解決するためのものであって、ディジタル／アナロ
グ変換器の出力負荷の大きさを検出し、検出された負荷
の大きさに従い電流量を変更することにより、自動的に
１Ｖｐ−ｐのビデオの出力電圧の範囲を設定することの
出来る出力負荷検出装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の本発明の出力負荷検出装置の構成は、制御端子に供給
される第１の制御信号に応じた出力電流を負荷に供給
し、出力電圧範囲を一定に保つよう動作するディジタル
／アナログ変換回路部と、前記負荷が所定値だけ変動す
るとこれを感知して、転換制御信号を出力する負荷変動
感知回路部と、前記転換制御信号を応答して、前記出力
電圧範囲を一定に保つよう前記第１の制御信号の大きさ
を転換させる負荷電流転換回路部とを有する。
の本発明の出力負荷検出装置の構成は、制御端子に供給
される第１の制御信号に応じた出力電流を負荷に供給
し、出力電圧範囲を一定に保つよう動作するディジタル
／アナログ変換回路部と、前記負荷が所定値だけ変動す
るとこれを感知して、転換制御信号を出力する負荷変動
感知回路部と、前記転換制御信号を応答して、前記出力
電圧範囲を一定に保つよう前記第１の制御信号の大きさ
を転換させる負荷電流転換回路部とを有する。
【００１０】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を添付図面に基づいて詳細に説明する。図１は本発明
の好ましい実施の形態に従う出力負荷検出装置の詳細回
路図である。本実施の形態に従う出力負荷検出装置は、
ディジタル信号が入力され、このディジタル信号をアナ
ログ信号に変換するディジタル／アナログ変換回路部１
０と、ディジタル／アナログ変換回路部１０の出力信号
が入力され、負荷の変動を感知する負荷変動感知回路部
２０と、この負荷変動感知回路部２０の出力信号が入力
されて一定の出力電圧を保持させるために制御信号をデ
ィジタル／アナログ回路部に出力する負荷電流転換回路
部３０とからなる。
態を添付図面に基づいて詳細に説明する。図１は本発明
の好ましい実施の形態に従う出力負荷検出装置の詳細回
路図である。本実施の形態に従う出力負荷検出装置は、
ディジタル信号が入力され、このディジタル信号をアナ
ログ信号に変換するディジタル／アナログ変換回路部１
０と、ディジタル／アナログ変換回路部１０の出力信号
が入力され、負荷の変動を感知する負荷変動感知回路部
２０と、この負荷変動感知回路部２０の出力信号が入力
されて一定の出力電圧を保持させるために制御信号をデ
ィジタル／アナログ回路部に出力する負荷電流転換回路
部３０とからなる。
【００１１】ディジタル／アナログ変換回路部１０は、
ディジタル信号が“１”入力端子に入力され、ハイレベ
ル“Ｈ”の電位信号が“０”入力端子に入力され、制御
信号がセレクト入力端子ＳＥＬに入力されるマルチプレ
クサＭＵＸ２１と、このマルチプレクサＭＵＸ２１から
の出力信号が入力されるディジタル／アナログ変換器Ｄ
ＡＣ２２とからなる。ＤＡＣ２２の出力は負荷Ｌに供給
される。
ディジタル信号が“１”入力端子に入力され、ハイレベ
ル“Ｈ”の電位信号が“０”入力端子に入力され、制御
信号がセレクト入力端子ＳＥＬに入力されるマルチプレ
クサＭＵＸ２１と、このマルチプレクサＭＵＸ２１から
の出力信号が入力されるディジタル／アナログ変換器Ｄ
ＡＣ２２とからなる。ＤＡＣ２２の出力は負荷Ｌに供給
される。
【００１２】負荷変動感知回路部２０は、ディジタル／
アナログ変換器ＤＡＣ２２の出力電圧が非反転入力端子
に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力さ
れる比較器ＣＰ１１と、制御信号がＤ入力端子にクロッ
ク信号がクロック入力端子にそれぞれ入力されるＤフリ
ップフロップＤ１２と、ＤフリップフロップＤ１２の出
力端子Ｑとクロック入力端子ＣＫとが連結され、比較器
ＣＰ１１の出力端子がＤ入力端子に連結され、制御信号
がリセット入力端子ＲＳに連結されるＤフリップフロッ
プＤ１３とからなる。
アナログ変換器ＤＡＣ２２の出力電圧が非反転入力端子
に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力さ
れる比較器ＣＰ１１と、制御信号がＤ入力端子にクロッ
ク信号がクロック入力端子にそれぞれ入力されるＤフリ
ップフロップＤ１２と、ＤフリップフロップＤ１２の出
力端子Ｑとクロック入力端子ＣＫとが連結され、比較器
ＣＰ１１の出力端子がＤ入力端子に連結され、制御信号
がリセット入力端子ＲＳに連結されるＤフリップフロッ
プＤ１３とからなる。
【００１３】また、負荷電流転換回路部３０は、基準電
圧発生回路Ｖｒｅｆ３６と、基準電圧発生回路Ｖｒｅｆ
３６の出力電圧Ｖｒｅｆが非反転入力端子に入力される
比較器ＣＰ３７と、比較器ＣＰ３７の出力電圧がゲート
に連結され、比較器ＣＰ３７の反転入力端子がソースに
連結されるトランジスタＱ３８と、トランジスタＱ３８
のソースと接地との間に連結される抵抗Ｒ３９と、ソー
スが電源ＶDDとが連結され、ドレインがトランジスタＱ
３８のドレインと連結されるトランジスタＱ３１と、ソ
ースが電源ＶDDと連結され、ゲートがＤフリップフロッ
プＤ１３の出力端子と連結され、ドレインがトランジス
タＱ３１のゲートと連結されるトランジスタＱ３２と、
入力端子がトランジスタＱ３２のゲートと連結されるイ
ンバータＩＮＶ３５とゲートがインバータＩＮＶ３５の
出力端子と連結され、ソースがトランジスタＱ３１のゲ
ートと連結されるトランジスタＱ３３と、ソースが電源
ＶDDと連結され、ゲートとドレインとがトランジスタＱ
３３のドレインと共通に連結され、さらにトランジスタ
Ｑ３８のドレインとも連結されるトランジスタＱ３４と
からなる。
圧発生回路Ｖｒｅｆ３６と、基準電圧発生回路Ｖｒｅｆ
３６の出力電圧Ｖｒｅｆが非反転入力端子に入力される
比較器ＣＰ３７と、比較器ＣＰ３７の出力電圧がゲート
に連結され、比較器ＣＰ３７の反転入力端子がソースに
連結されるトランジスタＱ３８と、トランジスタＱ３８
のソースと接地との間に連結される抵抗Ｒ３９と、ソー
スが電源ＶDDとが連結され、ドレインがトランジスタＱ
３８のドレインと連結されるトランジスタＱ３１と、ソ
ースが電源ＶDDと連結され、ゲートがＤフリップフロッ
プＤ１３の出力端子と連結され、ドレインがトランジス
タＱ３１のゲートと連結されるトランジスタＱ３２と、
入力端子がトランジスタＱ３２のゲートと連結されるイ
ンバータＩＮＶ３５とゲートがインバータＩＮＶ３５の
出力端子と連結され、ソースがトランジスタＱ３１のゲ
ートと連結されるトランジスタＱ３３と、ソースが電源
ＶDDと連結され、ゲートとドレインとがトランジスタＱ
３３のドレインと共通に連結され、さらにトランジスタ
Ｑ３８のドレインとも連結されるトランジスタＱ３４と
からなる。
【００１４】このような構成による、本発明の実施の態
様に従う出力負荷検出装置は次のように動作する。ディ
ジタル／アナログ変換器ＤＡＣ２２の出力は電流出力を
基本にしている。この電流出力はトランジスタＱ３１，
Ｑ３４の活性状態の際の固有抵抗値により決まるので、
負荷変動に供なう出力電流の範囲を変更するためには、
トランジスタＱ３１，Ｑ３４の活性状態の際の固有抵抗
値を調節して電流量を調節する。基準電圧Ｖｒｅｆは通
常１．２３５Ｖに設定される。
様に従う出力負荷検出装置は次のように動作する。ディ
ジタル／アナログ変換器ＤＡＣ２２の出力は電流出力を
基本にしている。この電流出力はトランジスタＱ３１，
Ｑ３４の活性状態の際の固有抵抗値により決まるので、
負荷変動に供なう出力電流の範囲を変更するためには、
トランジスタＱ３１，Ｑ３４の活性状態の際の固有抵抗
値を調節して電流量を調節する。基準電圧Ｖｒｅｆは通
常１．２３５Ｖに設定される。
【００１５】制御信号がロー状態においては、比較器Ｃ
Ｐ１１の出力に関係なくＤフリップフロップＤ１３の出
力はローになってトランジスタＱ３２がターンオンにな
り、トランジスタＱ３１、Ｑ３３はターンオフになる。
トランジスタＱ３４をＤＡＣ出力が出力負荷３７．５Ω
のときに、１Ｖｐ−ｐとなるように設定する。
Ｐ１１の出力に関係なくＤフリップフロップＤ１３の出
力はローになってトランジスタＱ３２がターンオンにな
り、トランジスタＱ３１、Ｑ３３はターンオフになる。
トランジスタＱ３４をＤＡＣ出力が出力負荷３７．５Ω
のときに、１Ｖｐ−ｐとなるように設定する。
【００１６】制御信号がハイ状態においては、比較器Ｃ
Ｐ１１の出力はＤＡＣ出力と基準電圧Ｖｒｅｆとを比較
し、出力負荷が３７．５Ωのときはローレベルを出力
し、出力負荷が７５Ωのときはハイレベルを出力する。
Ｐ１１の出力はＤＡＣ出力と基準電圧Ｖｒｅｆとを比較
し、出力負荷が３７．５Ωのときはローレベルを出力
し、出力負荷が７５Ωのときはハイレベルを出力する。
【００１７】出力信号がローレベルからハイレベルに変
わると、出力負荷に従う比較器ＣＰ１１の出力はＤフリ
ップフロップＤ１３にラッチされ、出力負荷が３７．５
Ωのときは制御信号がロー状態のときと同様に、Ｄフリ
ップフロップＤ１３の出力はローになり、トランジスタ
Ｑ３２がターンオンになり、トランジスタＱ３１、Ｑ３
３はターンオフになってトランジスタＱ３４をＤＡＣ出
力が出力負荷３７．５Ωのとき１Ｖｐ−ｐとなるように
設定する。
わると、出力負荷に従う比較器ＣＰ１１の出力はＤフリ
ップフロップＤ１３にラッチされ、出力負荷が３７．５
Ωのときは制御信号がロー状態のときと同様に、Ｄフリ
ップフロップＤ１３の出力はローになり、トランジスタ
Ｑ３２がターンオンになり、トランジスタＱ３１、Ｑ３
３はターンオフになってトランジスタＱ３４をＤＡＣ出
力が出力負荷３７．５Ωのとき１Ｖｐ−ｐとなるように
設定する。
【００１８】出力負荷が７５ΩのときのＤフリップフロ
ップＤ１３のハイレベル出力はトランジスタＱ３２をタ
ーンオフさせた後、トランジスタＱ３１、Ｑ３３をター
ンオンさせ、トランジスタＱ３１、Ｑ３４にＤＡＣ出力
が出力負荷７５Ωのとき１Ｖｐ−ｐの電圧を維持するよ
うに設定する。
ップＤ１３のハイレベル出力はトランジスタＱ３２をタ
ーンオフさせた後、トランジスタＱ３１、Ｑ３３をター
ンオンさせ、トランジスタＱ３１、Ｑ３４にＤＡＣ出力
が出力負荷７５Ωのとき１Ｖｐ−ｐの電圧を維持するよ
うに設定する。
【００１９】従って、抵抗Ｒ３９に流れる電流は一定
し、単に基準電流源となるトランジスタの大きさを変化
させることで、出力負荷に流れる電流を半分に減少して
結論的に一定の１Ｖｐ−ｐの電圧を保持するようにす
る。すなわち、トランジスタＱ３１，Ｑ３２，Ｑ３３，
Ｑ３４とインバータＩＮＶ３５は負荷電流転換回路とし
て動作する。また負荷電流転換回路部３０内に過電流保
護回路を組込むことも可能である。この場合、負荷Ｌに
過電流が感知された場合、これを感知する回路を設け、
この感知回路の出力を制御信号として、例えばＤＡＣ２
２に制御端子に供給し、ＤＡＣ出力を遮断するようにし
ても良い。
し、単に基準電流源となるトランジスタの大きさを変化
させることで、出力負荷に流れる電流を半分に減少して
結論的に一定の１Ｖｐ−ｐの電圧を保持するようにす
る。すなわち、トランジスタＱ３１，Ｑ３２，Ｑ３３，
Ｑ３４とインバータＩＮＶ３５は負荷電流転換回路とし
て動作する。また負荷電流転換回路部３０内に過電流保
護回路を組込むことも可能である。この場合、負荷Ｌに
過電流が感知された場合、これを感知する回路を設け、
この感知回路の出力を制御信号として、例えばＤＡＣ２
２に制御端子に供給し、ＤＡＣ出力を遮断するようにし
ても良い。
【００２０】
【発明の効果】以上説明したように、本発明の実施の形
態において、初期電源電圧の印加時のパワーオンリセッ
ト回路のリセット信号や内部または外部制御信号により
出力負荷を検出し、その検出の結果で基準電源Ｖｒｅｆ
を制御して自動的に出力負荷に１Ｖｐ−ｐの一定の電圧
が発生するようにすることができ、活性状態の際のトラ
ンジスタＱ３１，Ｑ３４の固有抵抗値を調節して、外部
の抵抗値を変更することなく出力電流の範囲を変えられ
る出力負荷検出装置を提供できる。本発明は２段階の負
荷を能動的に制御するためのディジタル信号処理出力部
に広く用いることが出来る。
態において、初期電源電圧の印加時のパワーオンリセッ
ト回路のリセット信号や内部または外部制御信号により
出力負荷を検出し、その検出の結果で基準電源Ｖｒｅｆ
を制御して自動的に出力負荷に１Ｖｐ−ｐの一定の電圧
が発生するようにすることができ、活性状態の際のトラ
ンジスタＱ３１，Ｑ３４の固有抵抗値を調節して、外部
の抵抗値を変更することなく出力電流の範囲を変えられ
る出力負荷検出装置を提供できる。本発明は２段階の負
荷を能動的に制御するためのディジタル信号処理出力部
に広く用いることが出来る。
【図１】本発明の実施の形態に従う出力負荷検出装置を
示す回路図である。
示す回路図である。
【図２】従来のディジタルアナログ変換器の回路図であ
る。
る。
１０ ディジタル／アナログ変換回路部
２０ 負荷変動感知回路部
３０ 負荷電流転換回路部
Claims (4)
- 【請求項１】 デジタル入力信号及び第１の制御信号の
入力を受け、前記第１の制御信号に応じた出力電流を負
荷に供給して負荷電圧を一定に保つよう動作し、前記デ
ジタル入力信号をアナログ信号に変換する電流出力型デ
ジタル／アナログ変換回路部と、 前記デジタル／アナログ変換回路部からの第１の出力信
号の入力を受け、出力負荷の変動を感知する負荷変動感
知回路部と、 前記負荷変動感知回路部からの第２の出力信号の入力を
受け、前記出力負荷に一定の電圧を発生させる負荷電流
転換回路部とを含み、 前記デジタル／アナログ変換回路部は、 第２の制御信号をセレクト入力して、前記第２の制御信
号がハイ状態である場合には前記デジタル入力信号を選
択して正常的に動作させ、前記第２の制御信号がロー状
態である場合にはハイレベルの直流電圧を選択して前記
出力負荷に一定の電圧を発生させるマルチプレクサを含
み、 前記負荷変動感知回路部は、 前記第１の出力信号が非反転入力端子に、基準電圧が反
転入力端子に電気的に連結される比較器と、 第３の制御信号がＤ入力端子に、クロック信号がクロッ
ク入力端子に電気的に連結される第１のＤフリップフロ
ップと、 前記第１のＤフリップフロップの出力端子がクロック入
力端子に、前記比較器の出力端子がＤ入力端子に、前記
第３の制御信号がリセット入力端子に電気的に連結され
る第２のＤフリップフロップとを含み、 前記第２のＤフリップフロップは、前記第２の出力信号
を前記負荷電流転換回路部に出力する出力端子を備えた
ことを特徴とする出力負荷検出装置。 - 【請求項２】 請求項１に記載の出力負荷検出装置にお
いて、 前記負荷電流転換回路部は過電流保護回路を含み、 前記負荷に過電流が感知された場合、前記負荷に流れる
電流を遮断するため、前記過電流保護回路から前記デジ
タル／アナログ変換回路部に前記第２の制御信号を出力
することを特徴とする出力負荷検出装置。 - 【請求項３】 請求項１に記載の出力負荷検出装置にお
いて、 前記負荷電流転換回路は、 ソースが電源と連結され、ドレインが第５のトランジス
タのドレインと連結される第１のトランジスタと、 ソースが電源と連結され、ゲートが前記第２のＤフリッ
プフロップの出力端子と連結され、ドレインが前記第１
のトランジスタのゲートと連結される第２のトランジス
タと、 入力端子が前記第２のトランジスタのゲートと連結され
るインバータと、 ゲートが前記インバータの出力端子と連結され、ソース
が前記第１のトランジスタのゲートと連結される第３の
トランジスタと、 ソースが電源と連結され、ゲートとドレインとが前記第
３のトランジスタのドレインと共通に連結され、ドレイ
ンが前記第５のトランジスタのドレインと連結される第
４のトランジスタとを含むことを特徴とする出力負荷検
出装置。 - 【請求項４】 請求項３に記載の出力負荷検出装置にお
いて、 前記第１のトランジスタと前記第４のトランジスタと
は、活性状態の際、前記双方の固有抵抗値を調節して一
定の第１の電流を提供し、前記第１の電流に比例する一
定の第２の電流を前記負荷に供給することを特徴とする
出力負荷検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P-26154 | 1995-08-23 | ||
| KR1019950026154A KR0154844B1 (ko) | 1995-08-23 | 1995-08-23 | 출력 부하 검출 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181606A JPH09181606A (ja) | 1997-07-11 |
| JP3418506B2 true JP3418506B2 (ja) | 2003-06-23 |
Family
ID=19424234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22207796A Expired - Fee Related JP3418506B2 (ja) | 1995-08-23 | 1996-08-23 | 出力負荷検出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5825321A (ja) |
| JP (1) | JP3418506B2 (ja) |
| KR (1) | KR0154844B1 (ja) |
| CN (1) | CN1096013C (ja) |
| TW (1) | TW320791B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19810469A1 (de) * | 1998-03-11 | 1999-09-16 | Philips Patentverwaltung | Schaltungsanordnung zur Kontrolle einer Ausgangslast |
| US6411330B1 (en) * | 1998-06-10 | 2002-06-25 | Analog Devices, Inc. | Method and a circuit for detecting the presence of a television or other device on the output of a video digital to analog converter |
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6747585B2 (en) * | 2002-10-29 | 2004-06-08 | Motorola, Inc. | Method and apparatus for increasing a dynamic range of a digital to analog converter |
| US7414438B1 (en) * | 2003-12-11 | 2008-08-19 | Credence Systems Corporation | Clock based voltage deviation detector |
| US7515208B1 (en) | 2004-10-08 | 2009-04-07 | Nvidia Corporation | Apparatus, system, and method for detecting AC-coupled electrical loads |
| US7633560B1 (en) * | 2005-08-30 | 2009-12-15 | American Megatrends, Inc. | System and apparatus for selectively terminating a video signal based on the presence or absence of a terminating device |
| US7907074B2 (en) * | 2007-11-09 | 2011-03-15 | Linear Technology Corporation | Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias |
| US8284087B2 (en) * | 2008-03-04 | 2012-10-09 | Ati Technologies Ulc | System and method for detecting accessory connection and accessory class |
| US8476965B2 (en) | 2008-03-10 | 2013-07-02 | Atmel Corporation | Method and circuit for an operating area limiter |
| US20100128177A1 (en) * | 2008-11-25 | 2010-05-27 | Mediatek Inc. | Signal processing units capable of providing plug-in detection |
| US9887014B2 (en) * | 2009-12-18 | 2018-02-06 | Aeroflex Colorado Springs Inc. | Radiation tolerant circuit for minimizing the dependence of a precision voltage reference from ground bounce and signal glitch |
| US8405457B2 (en) | 2010-06-15 | 2013-03-26 | Aeroflex Colorado Springs Inc. | Amplitude-stabilized odd order pre-distortion circuit |
| US9035642B2 (en) | 2011-06-30 | 2015-05-19 | Semiconductor Components Industries, Llc | Circuits for detecting AC- or DC-coupled loads |
| US11355913B2 (en) * | 2019-10-10 | 2022-06-07 | Hamilton Sundstrand Corporation | Protecting analog output circuits from short circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0320878B1 (en) * | 1987-12-15 | 1995-03-22 | Hitachi, Ltd. | Method for operating vacuum cleaner |
| US4814688A (en) * | 1988-03-03 | 1989-03-21 | Brooktree Corporation | Reference generator |
| CN88105250A (zh) * | 1988-04-16 | 1988-12-07 | 李执强 | 永磁交流发电机电子稳压器 |
| US5221890A (en) * | 1992-03-16 | 1993-06-22 | Sierra Semiconductor Corporation | Reference generator |
| US5329223A (en) * | 1992-06-26 | 1994-07-12 | Green Technologies, Inc. | Ideal voltage controller for conserving energy in inductive loads |
-
1995
- 1995-08-23 KR KR1019950026154A patent/KR0154844B1/ko not_active IP Right Cessation
-
1996
- 1996-08-20 TW TW085110129A patent/TW320791B/zh active
- 1996-08-22 US US08/700,777 patent/US5825321A/en not_active Expired - Lifetime
- 1996-08-23 CN CN96113326A patent/CN1096013C/zh not_active Expired - Fee Related
- 1996-08-23 JP JP22207796A patent/JP3418506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1150724A (zh) | 1997-05-28 |
| KR0154844B1 (ko) | 1998-12-15 |
| JPH09181606A (ja) | 1997-07-11 |
| US5825321A (en) | 1998-10-20 |
| KR970011865A (ko) | 1997-03-27 |
| TW320791B (ja) | 1997-11-21 |
| CN1096013C (zh) | 2002-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418506B2 (ja) | 出力負荷検出装置 | |
| US4827260A (en) | Digital-to-analog converter | |
| US20100327952A1 (en) | Electronic System Capable of Compensating Process, Voltage and Temperature Effects | |
| US7692418B2 (en) | Band gap reference circuit and temperature information output apparatus using the same | |
| JP2004320892A (ja) | 電源装置 | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| US5043730A (en) | Digital-analog conversion circuit with application of voltage biasing for distortion stabilization | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| US20040113595A1 (en) | Voltage regulator and electronic device | |
| JP2003254850A (ja) | 自己診断機能付きセンサ出力処理回路 | |
| US5258658A (en) | Gamma correction circuit | |
| US6798179B2 (en) | Stabilized direct-current power supply device | |
| WO2004095156A1 (ja) | 定電圧電源回路 | |
| US5563541A (en) | Load current detection circuit | |
| US9093961B2 (en) | Operational amplifier | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP3471256B2 (ja) | Ａ／ｄ変換器 | |
| JP3359407B2 (ja) | 信号発生回路 | |
| KR19980073027A (ko) | 내부전압 발생회로 | |
| JP3437059B2 (ja) | アナログ出力／アラーム出力切換回路 | |
| US5907300A (en) | A/D conversion device with dynamic input control | |
| US6051988A (en) | Pulse width controlling logic circuit | |
| JPH0744248A (ja) | 定電圧回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP3158449B2 (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |