KR19980073027A - 내부전압 발생회로 - Google Patents

내부전압 발생회로 Download PDF

Info

Publication number
KR19980073027A
KR19980073027A KR1019970008087A KR19970008087A KR19980073027A KR 19980073027 A KR19980073027 A KR 19980073027A KR 1019970008087 A KR1019970008087 A KR 1019970008087A KR 19970008087 A KR19970008087 A KR 19970008087A KR 19980073027 A KR19980073027 A KR 19980073027A
Authority
KR
South Korea
Prior art keywords
internal voltage
voltage
reference voltage
internal
output signal
Prior art date
Application number
KR1019970008087A
Other languages
English (en)
Other versions
KR100246329B1 (ko
Inventor
진승언
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970008087A priority Critical patent/KR100246329B1/ko
Publication of KR19980073027A publication Critical patent/KR19980073027A/ko
Application granted granted Critical
Publication of KR100246329B1 publication Critical patent/KR100246329B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 내부전압 발생회로에 관한 것으로, 종래의 내부전압 발생회로는 기준전압과 내부전압의 차이가 작을 경우 피모스의 내부전압보상능력이 작아져 그 사용효율이 감소하는 문제점과 아울러 신속한 내부전압의 보상을 위해 큰 전류를 사용함으로써, 소비전력이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 외부의 전원전압을 검출하여 검출신호를 출력하는 전압검출부와; 상기 전압검출부의 검출신호에 따라 서로 다른 기준전압를 선택적으로 출력하는 기준전압 선택부와; 일정한 기준전압을 인가 받아 내부전압과 비교하여 내부전압이 작은 경우 그 내부전압을 보상하는 아날로그 내부전압 발생부와; 상기 아날로그 내부전압 발생부의 비교신호와 상기 기준전압 선택부의 출력인 기준전압 또는 기준전압를 비교하여 상기 내부전압 발생부의 비교신호가 작은 경우 내부전압을 보상하는 디지털 내부전압 발생부로 구성하여 아날로그 방식 및 디지털 방식을 함께 사용하여 신속하게 내부전압을 보상하는 효과와 아울러 외부의 전원전압이 감소할 때 증가시킨 기준전압에 따라 내부전압을 보상하는 효과가 있다.

Description

내부전압 발생회로
본 발명은 내부전압 발생회로에 관한 것으로, 특히 외부전원전압의 변화에 따라 다른 기준전압을 설정하고, 그 기준전압에 따라 아날로그 방식 및 디지털방식을 사용하여 내부전압을 발생시켜 그 구동능력을 향상시키는데 적당하도록 한 내부전압 발생회로에 관한 것이다.
일반적으로, 내부전압 발생회로는 외부의 전원전압과는 다른 전압을 사용하는 반도체 메모리 등의 전단에서 그 반도체 메모리 등에 전원을 인가하기 위해 사용되었고, 이를 위해 기준전압과 내부전압을 비교하는 비교기의 선형출력값에 따라 내부전압의 크기를 보상하는 아날로그 방식의 내부전압 발생회로와 상기 비교기의 출력단에 버퍼를 접속하여 그 버퍼의 비선형출력값에 따라 내부전압의 크기를 보상하는 디지탈 방식의 내부전압 발생회로가 주로 사용되었으며, 이와 같은 종래 내부전압 발생회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 아날로그 내부전압 발생회로도로서, 이에 도시한 바와 같이 기준전압(VREF)을 그 부입력단(-)에 입력받고, 내부전압(VINT)을 그 정입력단(+)에 인가받아 비교하여 출력신호(SW)를 출력하는 비교기(COMP)와; 그 게이트에 인가되는 상기 비교기(COMP)의 출력신호(SW)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 따른 전류(IA)를 드레인측으로 인가하는 피모스 트랜지스터(PM1)와; 상기 피모스 트랜지스터(PM1)의 드레인측과 접지전원(VSS)의 사이에 접속되어 인가되는 전류(IL)의 값에 따라 내부전압(VINT)의 값을 결정하는 로드부(LOAD)로 구성된다.
이하, 상기와 같이 구성된 종래 아날로그 내부전압 발생회로의 동작을 설명한다.
먼저, 일정한 기준전압(VREF)과 내부전압(VINT)을 인가받은 비교기(COMP)는 상기 기준전압(VREF)에 대한 내부전압(VINT)의 대소에 따라 고전위 또는 저전위의 출력신호(SW)를 출력한다. 이때 비교기(COMP)의 출력신호(SW)는 시간에 따라 그 값이 선형으로 변화하는 신호이다.
그 다음, 상기 비교기(COMP)의 아날로그 출력신호(SW)가 저전위로 출력되면, 그 저전위의 출력신호(SW)를 그 게이트에 인가 받은 피모스 트랜지스터(PM1)는 도통되어 그 소스에 인가되는 전원전압(VCC)에 의한 전류(IA)를 그 드레인측으로 흐르게 한다.
그 다음, 상기 피모스 트랜지스터(PM1)가 도통됨에 따라 로드부(LOAD)에 흐르는 전류(IL)는 증가하게 되고, 이에 따라 내부전압(VINT)도 증가하게 되어, 출력되고, 다시 비교기(COMP)의 정입력단(+)으로 인가된다. 이와 같은 동작으로 아날로그 내부전압 발생회로는 그 출력인 내부전압(VINT)이 기준전압(VREF)보다 작은 경우 그 출력값을 보상하게 되지만 내부전압(VINT)과 기준전압(VREF)의 차이가 1V정도로 미세한 경우 비교기(COMP)의 출력신호(SW)는 피모스(PM1)을 충분히 구동시킬 수가 없어 내부전압(VINT)을 보상하는 효율이 감소하는 문제점이 있었으며, 이와 같은 문제점을 해결하기 위해 그 비교기(COMP)의 출력신호의 구동능력을 증가시키기 위해 아래와 같은 디지털 내부전압 발생회로를 사용하였다.
도2는 종래 디지털 내부전압 발생회로도로서, 이에 도시한 바와 같이 기준전압(VREF)을 그 정입력단(+)에 입력받고, 내부전압(VINT)을 그 부입력단(-)에 인가받아 비교하여 출력신호(SWA)를 출력하는 비교기(COMP)와; 상기 비교기(COMP)의 출력신호(SW)를 인가받아 반전증폭하여 출력하는 인버터(INV1)와; 그 게이트에 인가되는 상기 인버터(INV1)의 출력신호(SWD)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 따른 전류(ID)를 드레인측으로 인가하는 피모스 트랜지스터(PM1)와; 상기 피모스 트랜지스터(PM1)의 드레인측과 접지전원(VSS)의 사이에 접속되어 인가되는 전류(IL)의 값에 따라 내부전압(VINT)의 값을 결정하는 로드부(LOAD)로 구성된다.
이하, 상기와 같이 구성된 종래 디지털 내부전압 발생회로의 동작을 설명한다.
먼저, 일정한 기준전압(VREF)과 내부전압(VINT)을 인가받은 비교기(COMP)는 상기 기준전압(VREF)에 대한 내부전압(VINT)의 대소에 따라 저전위 또는 고전위의 출력신호(SWA)를 출력한다. 이때 비교기(COMP)의 출력신호(SWA)는 시간에 따라 그 값이 선형으로 변화하는 아날로그 신호이다.
그 다음, 상기 비교기(COMP)의 아날로그 출력신호(SWA)를 인가받은 인버터(INV1)는 그 비교기(COMP)의 출력신호를 반전증폭하여 출력신호(SWD)를 출력한다. 이때, 인버터(INV1)는 선형으로 변화하는 출력신호(SWA)를 비선형으로 변화하는 출력신호(SWD)로 변환하여 출력한다.
그 다음, 상기 인버터(INV1)의 출력신호(SWD)가 저전위라면, 그 저전위 출력신호(SWD)를 그 게이트에 인가받은 피모스 트랜지스터(PM1)는 도통되고, 그 소스측에 인가되는 전원전압(VCC)에 의한 전류(ID)를 그 드레인측으로 흐르게 한다.
그 다음, 상기 피모스 트랜지스터(PM1)가 도통됨에 따라 로드부(LOAD)에 흐르는 전류(IL)는 증가하게 되고, 이에 따라 내부전압(VINT)도 증가하게 되어, 출력되고, 다시 비교기(COMP)의 부입력단(-)으로 인가된다. 이와 같은 동작으로 아날로그 내부전압 발생회로는 그 출력인 내부전압(VINT)이 기준전압(VREF)보다 작은 경우 그 출력값을 보상하게 된다.
그러나, 상기와 같은 종래의 내부전압 발생회로는 기준전압과 내부전압의 차이가 작을 경우 피모스의 내부전압보상능력이 작아져 그 사용효율이 감소하는 문제점과 아울러 신속한 내부전압의 보상을 위해 큰 전류를 사용함으로써, 소비전력이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 기준전압과 내부전압의 차가 미소할 경우에도 저소비전력으로 그 내부전압을 보상하는 내부전압 발생회로의 제공에 그 목적이 있다.
도1은 종래 아날로그 내부전압 발생회로도.
도2는 종래 디지탈 내부전압 발생회로도.
도3은 본 발명에 의한 내부전압 발생회로도.
도4는 도3에 있어서, 외부전압 검출부의 상세회로도.
도5는 도3에 있어서, 기준전압선택부의 상세회로도.
도6은 도3에 있어서, 주요부분 파형도.
***도면의 주요 부분에 대한 부호의 설명***
10:전압검출부 20:기준전압 선택부
30:아날로그 내부전압 발생부 40:디지털 내부전압 발생부
R1,R2:저항 COMP1~COMP3:비교기
INV1~INV3:인버터 TG1,TG2:전송게이트
LOAD:로드부 PM1,PM2:피모스 트랜지스터
상기와 같은 목적은 외부전원의 값에 따라 그 값이 다른 기준전압을 설정하고, 아날로그 내부전압 발생회로 및 디지털 내부전압 발생회로를 사용하여 내부전압 보상능력을 향상시킴으로써 달성되는 것으로, 이와 같은 본 발명에 의한 내부전압 발생회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 내부전압 발생회로도로서, 이에 도시한 바와 같이 외부의 전원전압(VCC)을 검출하여 검출신호(CONA)를 출력하는 전압검출부(10)와; 상기 전압검출부(10)의 검출신호(CONA)에 따라 서로 다른 기준전압(VREF1),(VREF2)를 선택적으로 출력하는 기준전압 선택부(20)와; 일정한 기준전압(VREF)을 인가 받아 내부전압(VINT)과 비교하여 내부전압이 작은 경우 그 내부전압(VINT)을 보상하는 아날로그 내부전압 발생부(30)와; 상기 아날로그 내부전압 발생부(30)의 비교신호와 상기 기준전압 선택부(20)의 출력인 기준전압(VREF1) 또는 기준전압(VREF2)를 비교하여 상기 내부전압 발생부(30)의 비교신호가 작은 경우 내부전압(VINT)을 보상하는 디지털 내부전압 발생부(40)로 구성되며, 도4에 도시한 바와 같이 상기 전압검출부(10)는 전원전압(VCC)와 접지전원(VSS)의 사이에 직렬접속된 저항(R1),(R2)과; 상기 두 저항(R1),(R2)의 접속점측신호를 그 정입력단(+)에 인가받고, 기준전압(VREF1)을 그 부입력단(-)에 인가받아 비교하여 검출신호(CONA)를 출력하는 비교기(COMP1)로 구성되고, 도5에 도시한 바와 같이 상기 기준전압 선택부(20)는 인버터(INV1)를 통해 상기 전압검출부(10)의 출력신호인 검출신호(CONA)를 인가 받아 그 검출신호(CONA)가 고전위 일 때 기준전압(VREF1)을 전송하는 전송게이트(TG1)와; 인버터(INV2)를 통해 상기 전압검출부(10)의 출력신호인 검출신호(CONA)를 인가 받아 그 검출신호(CONA)가 저전위 일 때 기준전압(VREF2)을 전송하는 전송게이트(TG2)로 구성되며, 상기 아날로그 내부전압 발생회로(30)는 기준전압(VREF)을 그 부입력단(-)에 인가 받고, 내부전압(VINT)을 그 정입력단(+)에 인가 받아 비교하여 출력신호(SWA)를 출력하는 비교기(COMP2)와; 그 게이트에 인가되는 상기 비교기(COMP2)의 출력신호(SWA)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 따른 전류(IA)를 드레인측으로 인가하는 피모스 트랜지스터(PM1)와; 상기 피모스 트랜지스터(PM1)의 드레인측과 접지전원(VSS)의 사이에 접속되어 인가되는 전류(IL)의 값에 따라 내부전압(VINT)의 값을 결정하는 로드부(LOAD)로 구성되고, 상기 디지탈 내부전압 발생부(40)는 상기 기준전압 선택부(20)의 출력신호인 기준전압(VREF1) 또는 기준전압(VREF2)을 그 정입력단(+)에 인가 받고 그 부입력단(-)에 상기 아날로그 내부전압 발생부(30)에 구비된 비교기(COMP2)의 출력신호(SWA)를 인가받아 비교하여 출력신호를 출력하는 비교기(COMP3)와; 상기 비교기(COMP3)의 출력신호를 반전증폭하여 출력신호(SWD)를 출력하는 인버터(INV3)와; 그 게이트에 인가되는 상기 인버터(INV3)의 출력신호(SWD)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 의한 전류(ID)를 그 드레인측으로 인가하여 그 드레인에 접속된 상기 아날로그 내부전압 발생부(30)의 로드부(LOAD)에 인가되는 전류(IL)를 증가시킴으로써 내부전압(VINT)의 값을 보상하는 피모스 트랜지스터(PM2)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 의한 내부전압 발생회로의 동작을 설명한다.
먼저, 전압검출부(10)에 구비된 직렬접속된 저항(R1),(R2)의 접점측에는 저항(R2)와 전원전압(VCC)의 합과 두 저항(R1),(R2)의 비로 나타난다. 이때, 두 저항(R1),(R2)의 접속점측 전압이 소정의 기준전압(VREF1)보다 작은 경우 비교기(COMP1)의 출력신호(CONA)는 저전위로 출력되고, 두 저항(R1),(R2)의 접속점측에 인가되는 전압이 소정의 기준전압(VREF1)보다 큰 경우에는 비교기(COMP1)의 출력신호(CONA)는 고전위로 출력된다. 즉, 외부의 전원전압(VCC)가 3V이고 두 저항(R1),(R2)의 값이 같은 경우에는 그 두 저항(R1),(R2)의 접속점에 인가되는 전압은 1.5V이며 내부전압(VINT)를 사용하는 회로의 사용전압 값에 따라 기준전압(VREF1)의 값을 1.5V보다 높거나 낮게 조정하여 상기 비교기(COMP1)의 출력신호(CONA)의 상태를 결정하여 내부전압(VINT)의 값을 조정하게 된다.
그 다음, 상기 전압검출부(10)의 고전위 또는 저전위의 출력신호(CONA)를 인가받은 기준전압 선택부(20)는 상기 전압검출부(10)의 출력신호(CONA)가 고전위로 인가되면 기준전압(VREF1)을 출력하고, 전압검출부(10)의 출력신호(CONA)가 저전위로 인가되면 기준전압(VREF2)를 출력한다. 이때, 외부의 전원전압(VCC)가 충분히 커서 내부전압(VINT)의 감소에 따른 보상을 충분히 할 수 있는 경우에는 그 값이 기준전압(VREF2)보다 작은 기준전압(VREF1)을 선택하여 출력한다.
또한, 도6은 본 발명에 의한 내부전압 발생회로의 주요부분 파형도로서, 이에 도시한 바와 같이 기준전압(VREF)을 그 부입력단(-)에 인가 받고, 내부전압(VINT)을 인가 받은 비교기(COMP2)는 그 내부전압(VINT)이 기준전압(VREF)보다 작은 경우 저전위의 출력신호(SWA)를 출력하고, 그 저전위의 출력신호(SWA)를 인가받은 피모스 트랜지스터(PM1)는 도통되어 내부전압(VINT)을 보상한다.
그 다음, 상기 비교기(COMP2)의 저전위 출력신호(SWA)를 그 부입력단(-)에 인가받은 디지털 내부전압 발생부(40)의 비교기(COMP3)는 상기 기준전압 선택부(20)의 기준전압(VREF1)을 그 정입력단에 인가 받아 비교하여 출력하며, 이를 반전증폭하는 인버터(INV3)를 통해 그 게이트에 인가 받은 피모스 트랜지스터(PM2)는 도통되어 내부전압(VINT)을 신속하게 보상한다.
또한, 외부의 전원전압(VCC)값이 낮아지는 경우에는 상기 전압검출부(10)의 출력신호(CONA)는 저전위로 출력되고, 그 저전위 출력신호(CONA)를 인가 받은 기준전압 선택부(20)는 그 값이 기준전압(VREF1)보다 큰 기준전압(VREF2)을 출력한다.
그 다음, 기준전압(VREF)을 그 부입력단(-)에 인가 받고, 그 정입력단(+)에 내부전압(VINT)을 인가 받은 비교기(COMP2)는 그 출력신호(SWA)를 저전위로 출력한다. 이때 상기 비교기(COMP2)의 저전위 출력신호(SWA)를 그 게이트에 인가 받은 피모스 트랜지스터(PM1)는 외부 전원전압(VCC)의 값이 낮아져 그 게이트 소스간의 전압이 충분히 크지 못하므로 그 구동능력이 떨어지게 되어 내부전압(VINT)를 보상할 만큼 큰 전류(IA)를 흐르게 하지 못한다.
그 다음, 상기 기준전압선택부(20)의 출력인 기준전압(VREF2)를 그 정입력단(+)에 인가받고, 그 부입력단(-)에 상기 아날로그 내부전압 발생부(30)에 구비된 비교기(COMP2)의 출력신호를 인가받은 디지털 내부전압 발생부(40)에 구비된 비교기(COMP3)는 기준전압(VREF2)의 값이 기준전압(VREF1)보다 커 이전의 상태보다 큰 고전위의 출력신호를 출력하고, 이를 반전하는 인버터(INV3)의 저전위 출력신호(SWD)를 그 게이트에 인가 받은 피모스 트랜지스터(PM3)는 그 소스에 인가되는 전원전압(VCC)의 값이 작아도 그 소스 및 게이트간의 전압이 커짐에 따라 내부전압(VINT)를 보상하기에 충분한 전류(ID)를 출력한다.
상기한 바와 같이 본 발명에 의한 내부전압 발생회로는 아날로그 방식 및 디지털 방식을 함께 사용하여 신속하게 내부전압을 보상하는 효과와 아울러 외부의 전원전압이 감소할 때 증가시킨 기준전압에 따라 내부전압을 보상하는 효과가 있다.

Claims (5)

  1. 외부의 전원전압(VCC)을 검출하여 검출신호(CONA)를 출력하는 전압검출부(10)와; 상기 전압검출부(10)의 검출신호(CONA)에 따라 서로 다른 기준전압(VREF1),(VREF2)를 선택적으로 출력하는 기준전압 선택부(20)와; 일정한 기준전압(VREF)을 인가 받아 내부전압(VINT)과 비교하여 내부전압이 작은 경우 그 내부전압(VINT)을 보상하는 아날로그 내부전압 발생부(30)와; 상기 아날로그 내부전압 발생부(30)의 비교신호와 상기 기준전압 선택부(20)의 출력인 기준전압(VREF1) 또는 기준전압(VREF2)를 비교하여 상기 내부전압 발생부(30)의 비교신호가 작은 경우 내부전압(VINT)을 보상하는 디지털 내부전압 발생부(40)로 구성하여 된 것을 특징으로 하는 내부전압 발생회로.
  2. 제 1항에 있어서, 상기 전압검출부(10)는 전원전압(VCC)와 접지전원(VSS)의 사이에 직렬접속된 저항(R1),(R2)과; 상기 두 저항(R1),(R2)의 접속점측신호를 그 정입력단(+)에 인가받고, 기준전압(VREF1)을 그 부입력단(-)에 인가받아 비교하여 검출신호(CONA)를 출력하는 비교기(COMP1)로 구성하여 된 것을 특징으로 하는 내부전압 발생회로.
  3. 제 1항에 있어서, 상기 기준전압 선택부(20)는 인버터(INV1)를 통해 상기 전압검출부(10)의 출력신호인 검출신호(CONA)를 인가 받아 그 검출신호(CONA)가 고전위 일 때 기준전압(VREF1)을 전송하는 전송게이트(TG1)와; 인버터(INV2)를 통해 상기 전압검출부(10)의 출력신호인 검출신호(CONA)를 인가 받아 그 검출신호(CONA)가 저전위 일 때 기준전압(VREF2)을 전송하는 전송게이트(TG2)로 구성하여 된 것을 특징으로 하는 내부전압 발생회로.
  4. 제 1항에 있어서, 상기 아날로그 내부전압 발생회로(30)는 기준전압(VREF)을 그 부입력단(-)에 인가 받고, 내부전압(VINT)을 그 정입력단(+)에 인가 받아 비교하여 출력신호(SWA)를 출력하는 비교기(COMP2)와; 그 게이트에 인가되는 상기 비교기(COMP2)의 출력신호(SWA)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 따른 전류(IA)를 드레인측으로 인가하는 피모스 트랜지스터(PM1)와; 상기 피모스 트랜지스터(PM1)의 드레인측과 접지전원(VSS)의 사이에 접속되어 인가되는 전류(IL)의 값에 따라 내부전압(VINT)의 값을 결정하는 로드부(LOAD)로 구성하여 된 것을 특징으로 하는 내부전압 발생회로.
  5. 제 1항에 있어서, 상기 디지탈 내부전압 발생부(40)는 상기 기준전압 선택부(20)의 출력신호인 기준전압(VREF1) 또는 기준전압(VREF2)을 그 정입력단(+)에 인가 받고 그 부입력단(-)에 상기 아날로그 내부전압 발생부(30)에 구비된 비교기(COMP2)의 출력신호(SWA)를 인가받아 비교하여 출력신호를 출력하는 비교기(COMP3)와; 상기 비교기(COMP3)의 출력신호를 반전증폭하여 출력신호(SWD)를 출력하는 인버터(INV3)와; 그 게이트에 인가되는 상기 인버터(INV3)의 출력신호(SWD)에 따라 도통제어되어 그 소스에 인가되는 전원전압(VCC)에 의한 전류(ID)를 그 드레인측으로 인가하여 그 드레인에 접속된 상기 아날로그 내부전압 발생부(30)의 로드부(LOAD)에 인가되는 전류(IL)를 증가시킴으로써 내부전압(VINT)의 값을 보상하는 피모스 트랜지스터(PM2)로 구성하여 된 것을 특징으로 하는 내부전압 발생회로.
KR1019970008087A 1997-03-11 1997-03-11 내부전압발생회로 KR100246329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008087A KR100246329B1 (ko) 1997-03-11 1997-03-11 내부전압발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008087A KR100246329B1 (ko) 1997-03-11 1997-03-11 내부전압발생회로

Publications (2)

Publication Number Publication Date
KR19980073027A true KR19980073027A (ko) 1998-11-05
KR100246329B1 KR100246329B1 (ko) 2000-03-15

Family

ID=19499335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008087A KR100246329B1 (ko) 1997-03-11 1997-03-11 내부전압발생회로

Country Status (1)

Country Link
KR (1) KR100246329B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002769A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 동작전압 공급회로
KR100451991B1 (ko) * 2002-07-12 2004-10-08 주식회사 하이닉스반도체 내부 전원전압 발생 회로
KR100555461B1 (ko) * 1999-01-13 2006-03-03 삼성전자주식회사 전원강압회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555461B1 (ko) * 1999-01-13 2006-03-03 삼성전자주식회사 전원강압회로
KR20030002769A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 동작전압 공급회로
KR100451991B1 (ko) * 2002-07-12 2004-10-08 주식회사 하이닉스반도체 내부 전원전압 발생 회로

Also Published As

Publication number Publication date
KR100246329B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US6693419B2 (en) Proximity detector
US5293166A (en) Digital-to-analog converter and bias compensator therefor
US6181178B1 (en) Systems and methods for correcting duty cycle deviations in clock and data signals
US7531994B2 (en) Constant voltage regulator for generating a low voltage output
US5166550A (en) Comparator circuit with variable hysteresis characteristic
US7814345B2 (en) Gate drive voltage selection for a voltage regulator
US7750703B2 (en) Duty cycle correcting circuit
US20070025707A1 (en) Driving apparatus for fan motor
US8736320B2 (en) Power-on reset circuit
US11936351B2 (en) Systems and methods for error amplification and processing
US7289051B2 (en) Digital-to-analog converters including charge pumps and related automatic laser power control devices and methods
JP3418506B2 (ja) 出力負荷検出装置
KR100246329B1 (ko) 내부전압발생회로
US6184738B1 (en) Input buffer for supplying semiconductor device with internal signal based on comparison of external signal with reference potential
KR930023734A (ko) 반도체장치의 내부전원 발생회로
JP2004015621A (ja) Ｌｖｄｓドライバ
US20090206900A1 (en) Duty cycle correction circuit and method for correcting duty cycle
JP5148158B2 (ja) 信号一致検出回路
JP2930018B2 (ja) 電圧変換回路
KR100968594B1 (ko) 전류 제한 방식의 레벨쉬프터
US20020113627A1 (en) Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption
JPH0774638A (ja) Ａ−ｄ変換器
KR100513392B1 (ko) 반도체 메모리 장치의 내부 전원전압 변환회로
US7075833B2 (en) Circuit for detecting negative word line voltage
JP3153029B2 (ja) 遅延回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee