JP3411954B2 - Transistor amplifier - Google Patents
Transistor amplifierInfo
- Publication number
- JP3411954B2 JP3411954B2 JP00615397A JP615397A JP3411954B2 JP 3411954 B2 JP3411954 B2 JP 3411954B2 JP 00615397 A JP00615397 A JP 00615397A JP 615397 A JP615397 A JP 615397A JP 3411954 B2 JP3411954 B2 JP 3411954B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- base
- burst waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、主として携帯電話
機等の送信部に用いられる、シリコン或いはガリウム砒
素等の化合物半導体を用いたバイポーラトランジスタを
増幅素子とするトランジスタ増幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor amplifier mainly used in a transmitting section of a mobile phone or the like and having a bipolar transistor using a compound semiconductor such as silicon or gallium arsenide as an amplifying element.
【0002】[0002]
【従来の技術】欧州のデジタルセルラーシステムである
GSM(Global Systemfor Mobi
le Communuications)は、現在、欧
州以外でも100ヶ国近い国で採用され、世界的に主流
となっている。携帯電話に代表される携帯端末の小型、
軽量化のための研究開発が精力的に行われているが、携
帯端末を構成する全ての能動部品が単一正電源動作すれ
ば負電源あるいは負電圧発生回路が不要となり、端末の
小型、軽量化に貢献できるため、送信用電力増幅デバイ
スとして、単一正電源動作が可能であるシリコンNPN
バイポーラトランジスタ及びガリウム砒素ヘテロ接合バ
イポーラトランジスタ(以下、GaAsHBTと記
す。)は今後有望なデバイスとなりうる。2. Description of the Related Art GSM (Global System for Mobile), which is a European digital cellular system.
le Communications) is currently adopted in nearly 100 countries outside Europe, and has become the mainstream worldwide. The small size of mobile terminals such as mobile phones,
Although researches and developments for weight reduction have been vigorously carried out, if all the active components that make up a mobile terminal operate with a single positive power supply, a negative power supply or negative voltage generation circuit becomes unnecessary, and the terminal is small and lightweight. Silicon NPN that can operate with a single positive power supply as a power amplification device for transmission.
Bipolar transistors and gallium arsenide heterojunction bipolar transistors (hereinafter referred to as GaAs HBTs) can be promising devices in the future.
【0003】特に、GaAs HBTはシリコンバイポ
ーラトランジスタに比べ、低コレクタ電圧動作時の高周
波特性に優れているため、携帯端末の小型、軽量化のた
めにバッテリの電池本数を減らし、端末の電源電圧が低
下したときに真価を発揮する重要なデバイスとして期待
されている。GSMでは多重化方式としてTDMA(T
ime Division Multiple Acc
ess)方式が採用されており、12.5%デューティ
ーのバースト波形で送信を行うが、変調方式として定振
幅変調の一種であるGMSK(Gaussian Mi
mimum Shift Keying)を採用してい
るため、一定振幅の入力信号に対して送信用パワーアン
プの利得を制御することによってバースト波形の形成や
送信パワーの制御が行われている。In particular, GaAs HBTs are superior to silicon bipolar transistors in high-frequency characteristics when operating at a low collector voltage, so that the number of battery cells is reduced and the power supply voltage of the terminals is reduced in order to reduce the size and weight of mobile terminals. It is expected as an important device that demonstrates its true value when it drops. In GSM, TDMA (T
image Division Multiple Acc
ess) system is adopted and transmission is performed with a burst waveform of 12.5% duty, but GMSK (Gaussian Mi), which is a kind of constant amplitude modulation, is used as a modulation system.
Since the Mimum Shift Keying) is adopted, the burst waveform is formed and the transmission power is controlled by controlling the gain of the transmission power amplifier with respect to an input signal having a constant amplitude.
【0004】上記のようなバースト波形形成するための
第1の従来回路として、バイポーラトランジスタを用い
たエミッタ接地型電力増幅器を図7に示し、従来回路の
利得制御によるバースト波形形成法を図9に示す。符号
71はバイポーラトランジスタ、V1は利得制御するた
めの第1の電源、R11はバイポーラトランジスタ71の
ベースバイアス抵抗である。抵抗分割によってベースを
バイアスする場合は抵抗Raが必要であり、バイアス抵
抗R11の抵抗値によってベース電流をバイアスする場合
は抵抗Raはなくとも良い。一定振幅の入力信号は入力
端子72からバイポーラトランジスタ71のベースヘ入
力され、コレクタを通し出力端子73からバースト波形
が出力される。As a first conventional circuit for forming a burst waveform as described above, a grounded-emitter power amplifier using a bipolar transistor is shown in FIG. 7, and a burst waveform forming method by gain control of the conventional circuit is shown in FIG. Show. Reference numeral 71 is a bipolar transistor, V 1 is a first power source for gain control, and R 11 is a base bias resistor of the bipolar transistor 71. When the base is biased by resistance division, the resistor Ra is necessary, and when the base current is biased by the resistance value of the bias resistor R 11 , the resistor Ra may be omitted. An input signal of constant amplitude is input from the input terminal 72 to the base of the bipolar transistor 71, passes through the collector, and a burst waveform is output from the output terminal 73.
【0005】一定振幅の入力信号からバースト波形を形
成するため、図9に示されているように、送信しない期
間は第1の電源V1からの出力を最低レベルV1min
(一般的には0〜0.5V)にし、バイポーラトランジ
スタ71をオフさせる。Since a burst waveform is formed from an input signal having a constant amplitude, as shown in FIG. 9, the output from the first power supply V 1 is set to the minimum level V1min during the period of no transmission.
(Generally 0 to 0.5 V) to turn off the bipolar transistor 71.
【0006】一定振幅の入力信号は電力が一定であり、
図9には一定値の電力である入力信号が入力している状
態を示している。An input signal of constant amplitude has constant power and
FIG. 9 shows a state in which an input signal having a constant value of electric power is input.
【0007】バースト波形出力を行うときは、バースト
波形の立上りは第1の電源V1からの電圧をV1min
から徐々に高くしてゆき、トランジスタ増幅器からの出
力が所定のパワーP0(V=V1a)に達するまでトラ
ンジスタ増幅器の利得を変化させる。この時の第1の電
源V1からの出力は可変であり、最大電圧V1maxま
で出力することができる。また、バースト波形の立ち下
がりは、バースト波形の立上りと逆の手順を踏むことに
よりバースト波形が形成される。POFFより立ち上がる
時からP0から立ち下がる時までの間がバースト送信期
間となり、1フレームはバースト波形が立ち上がり始め
てから、次のバースト波形が立ち上がるまでの期間であ
る。When the burst waveform is output, the burst waveform rises when the voltage from the first power source V 1 is V1min.
The gain of the transistor amplifier is changed until the output from the transistor amplifier reaches a predetermined power P 0 (V = V1a). The output from the first power supply V 1 at this time is variable, and the maximum voltage V1max can be output. Further, the fall of the burst waveform forms a burst waveform by performing the procedure opposite to the rise of the burst waveform. The burst transmission period is from the time of rising from P OFF to the time of falling from P 0 , and one frame is a period from when the burst waveform starts to rise until the next burst waveform rises.
【0008】図8は、バイポーラトランジスタを用いた
エミッタ接地型電力増幅器の第2の従来回路を示すもの
である。符号81は信号増幅を行う第1のバイポーラト
ランジスタ、V1は利得制御するための第1の電源、V
ccは端末の主電源、82は第1のバイポーラトランジ
スタ81のベース電流供給を行う第2のバイポーラトラ
ンジスタ、R21は第2のバイポーラトランジスタ82の
ベースバイアス抵抗である。第1の電源V1は、通常に
は端末の主電源Vccよりも低い電圧となっている。抵
抗分割によって第2のバイポーラトランジスタ82のベ
ースをバイアスする場合は抵抗Rbが必要であり、バイ
アス抵抗R21の抵抗値によってベース電流をバイアスす
る場合は抵抗Rbはなくとも良い。入力端子83からの
入力信号は第1のバイポーラトランジスタ81のベース
ヘ入力され、コレクタを通して出力端子84からバース
ト波形が出力される。第2の従来回路は第1の従来回路
より回路は複雑になるが、第1のバイポーラトランジス
タ81のベース電流は端末の主電源Vcc(例えば、バ
ッテリ直結出力)から供給されるので、第1の電源V1
から供給すべき電流を第2のバイポーラトランジスタ8
2の電流利得分の1に低減することができ、第1の電源
V1の負荷を軽減することができる。また、第1のバイ
ポーラトランジスタのベースにも抵抗分割のための抵抗
Rbを有していてもよい。FIG. 8 shows a second conventional circuit of a grounded-emitter power amplifier using bipolar transistors. Reference numeral 81 is a first bipolar transistor for signal amplification, V 1 is a first power source for gain control, V 1
cc is a main power supply for the terminal, 82 is a second bipolar transistor that supplies the base current of the first bipolar transistor 81, and R 21 is a base bias resistor of the second bipolar transistor 82. The first power supply V 1 is usually lower in voltage than the main power supply Vcc of the terminal. If the base of the second bipolar transistor 82 is biased by resistance division, the resistor Rb is necessary, and if the base current is biased by the resistance value of the bias resistor R 21 , the resistor Rb is not necessary. An input signal from the input terminal 83 is input to the base of the first bipolar transistor 81, and a burst waveform is output from the output terminal 84 through the collector. Although the circuit of the second conventional circuit is more complicated than that of the first conventional circuit, the base current of the first bipolar transistor 81 is supplied from the main power supply Vcc (for example, direct battery output) of the terminal. Power supply V 1
The current to be supplied from the second bipolar transistor 8
The current gain can be reduced to 1/2 , and the load on the first power supply V 1 can be reduced. The base of the first bipolar transistor may also have a resistor Rb for resistance division.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、バイポ
ーラトランジスタのベース−エミッタ間にシリコンの場
合で0.7V、GaAs HBTの場合で1.3V程度
のオン電流が必要であることに起因して、以下の課題が
あった。However, due to the fact that an on-current of 0.7 V is required between the base and emitter of a bipolar transistor in the case of silicon and about 1.3 V in the case of GaAs HBT, There was a problem.
【0010】まずは、第1の従来回路に基づいて課題を
説明する。第1の電源V1からの出力電圧をV1(V1
<V1max:最大出力電圧)とし、バイポーラトラン
ジスタのベース−エミッタ間のオン電圧をVonとす
る。バイポーラトランジスタがオンするまではベース電
流による電圧降下は無視できるので、第1の従来回路の
バイポーラトランジスタ71のベース電位をVb1とす
ると、
Vb1=V1 (式1)
である。First, the problem will be described based on the first conventional circuit. The output voltage from the first power supply V 1 is V1 (V1
<V1max: maximum output voltage), and the on-voltage between the base and emitter of the bipolar transistor is Von. Since the voltage drop due to the base current can be ignored until the bipolar transistor is turned on, if the base potential of the bipolar transistor 71 of the first conventional circuit is Vb1, then Vb1 = V1 (Equation 1).
【0011】また、トランジスタ増幅器の利得を制御す
る第1の電源V1の最大電圧幅Vwは、第1の従来回路
の場合では
Vw=V1max−Von (式2)
と表せる。The maximum voltage width Vw of the first power supply V 1 for controlling the gain of the transistor amplifier can be expressed as Vw = V1max-Von (Equation 2) in the case of the first conventional circuit.
【0012】また、第2の従来回路の場合には、バイポ
ーラトランジスタがオンするまでは利得制御の第1の電
源V1からの出力電圧をV1(V1<V1max:最大
出力電圧)とし、第2の従来回路の第2のバイポーラト
ランジスタ82のベース電位Vb2とすると、
Vb2=V1 (式3)
である。In the case of the second conventional circuit, the output voltage from the first power source V 1 for gain control is V1 (V1 <V1max: maximum output voltage) until the bipolar transistor is turned on, and the second Assuming that the base potential Vb2 of the second bipolar transistor 82 of the conventional circuit is, Vb2 = V1 (Equation 3).
【0013】また、トランジスタ増幅器の利得を制御す
る第1の電源V1の最大電圧幅Vwは、バイポーラトラ
ンジスタ81、82はベース−エミッタ接合が直列接合
されているため、バイポーラトランジスタのベース電位
Vb2が
Vb2=2Von (式4)
に達するまでバイポーラトランジスタ81、82がオン
せず、
Vw=V1max−2Von (式5)
となる。Further, the maximum voltage width Vw of the first power supply V 1 for controlling the gain of the transistor amplifier is such that the base potential Vb2 of the bipolar transistor is equal to the base potential Vb2 of the bipolar transistors 81 and 82 which are connected in series. The bipolar transistors 81 and 82 are not turned on until Vb2 = 2Von (Equation 4) is reached, and Vw = V1max-2Von (Equation 5) is obtained.
【0014】現在、GSM等のデジタルトランジスタセ
ルラー用携帯端末のバッテリの電源電圧はニッケル水素
電池4セル直列接続構成の4.8Vが主流であるが、携
帯端末をさらに小型化、軽量化するために電源電圧をニ
ッケル水素電池3セル直列接続構成あるいはリチウムイ
オン電池1セル構成の3.6Vに移行させたいという要
望が強い。At present, the power supply voltage of the battery of the portable terminal for digital transistor cellular such as GSM is 4.8V which is the serial connection structure of the nickel hydrogen battery 4 cells in the mainstream, but in order to further reduce the size and weight of the portable terminal. There is a strong demand for shifting the power supply voltage to 3.6 V, which is a configuration in which three cells of nickel-hydrogen battery are connected in series or a configuration of one cell of lithium ion battery.
【0015】電源電圧の低下にともない、第1の電源V
1からの最大出力電圧V1maxも低下するが、オン電
圧Vonが存在するために、V1maxの低下につれ
て、V1maxの低下率以上に最大電圧幅Vwが減少す
る。最大電圧幅Vwが小さいほど、バースト出力時に非
出力状態から所定の出力パワーP0に達するまで最小V
1minから電圧V1aにするまでの変化率を大きく設
定しなければならず、第1の電源V1の出力精度を高め
ない限りバースト波形の形成精度が低下する。場合によ
っては、バースト波形の立上りあるいは立ち下がり時の
波形歪みによって、システムの規格を逸脱するレべルの
致命的なスプリアスを発生させてしまう危険性も増大す
る。また、第1の従来回路よりは第2の従来回路の場合
により問題となり、更にシリコンバイポーラトランジス
タよりはGaAs HBTの場合が問題はより深刻であ
る。移動体通信で使用される準マイクロ波以上(800
MHz以上)の周波数領域では、GaAs HBTはシ
リコンバイポーラトランジスタに比べ低電圧動作時の電
力付加効率が高く、携帯端末の消費電流低減、及び通話
時間延長に大きく寄与するため、上記問題点を解決する
意義は非常に大きい。As the power supply voltage drops, the first power supply V
Although the maximum output voltage V1max from 1 also decreases, since the ON voltage Von exists, the maximum voltage width Vw decreases more than the decrease rate of V1max as V1max decreases. The smaller the maximum voltage width Vw is, the smaller the minimum voltage V is from the non-output state to the predetermined output power P 0 at the burst output.
The rate of change from 1 min to the voltage V1a must be set to a large value, and unless the output accuracy of the first power supply V 1 is increased, the burst waveform formation accuracy decreases. In some cases, the waveform distortion at the rise or fall of the burst waveform also increases the risk of causing a fatal spurious at a level that deviates from the system standard. The problem is more serious in the case of the second conventional circuit than in the first conventional circuit, and more serious in the case of GaAs HBT than in the silicon bipolar transistor. Quasi-microwave or higher (800 for mobile communication)
In the frequency range of (MHz or more), GaAs HBT has a higher power added efficiency at low voltage operation than a silicon bipolar transistor, which greatly contributes to reduction of current consumption of mobile terminals and extension of talk time, thus solving the above problems. The significance is very great.
【0016】従って、本発明は、上記問題点を解決する
ことで低電圧動作が可能で、低消費電力の新規なトラン
ジスタ増幅器を提供することを目的とする。Therefore, it is an object of the present invention to provide a novel transistor amplifier capable of low voltage operation and low power consumption by solving the above problems.
【0017】[0017]
【課題を解決するための手段】課題を解決するため、請
求項1における発明は、定振幅入力信号を利得制御によ
ってバースト波形に整形して出力するトランジスタを用
いたトランジスタ増幅器において、前記トランジスタの
ベースに接続された電圧供給手段とを備え、前記電圧供
給手段が、利得制御を行う第1の電源と、前記バースト
波形のオン・オフ状態と同期して電圧印加のオン・オフ
状態が切り替わる第2の電源とからなることを特徴とす
る。In order to solve the problem, the invention according to claim 1 is a transistor amplifier using a transistor for shaping a constant amplitude input signal into a burst waveform by gain control and outputting the burst waveform. A voltage supply means connected to the first power supply means, the voltage supply means switching the on / off state of voltage application in synchronization with the on / off state of the burst waveform. It is characterized by consisting of a power source and.
【0018】また、請求項2における発明は一定振幅入
力信号を利得制御によってバースト波形に整形して出力
するトランジスタを用いたトランジスタ増幅器におい
て、第1のトランジスタと、第2のトランジスタと、前
記第2のトランジスタのエミッタが前記第1のトランジ
スタのベースへ接続され、前記第2のトランジスタのベ
ースに接続された電圧供給手段と、前記電圧供給手段
が、利得制御を行う第1の電源と、前記バースト波形の
オン・オフ状態と同期して電圧印加のオン・オフ状態が
切り替わる第2の電源とからなることを特徴とする。According to a second aspect of the present invention, in a transistor amplifier using a transistor for shaping a constant amplitude input signal into a burst waveform by gain control and outputting the burst waveform, a first transistor, a second transistor, and the second transistor. The emitter of the transistor is connected to the base of the first transistor, and the voltage supply means is connected to the base of the second transistor; the voltage supply means has a first power supply for gain control; and the burst. And a second power supply whose voltage application is switched between on and off states in synchronism with the on and off states of the waveform.
【0019】さらに、請求項3にかかる一定振幅入力信
号を利得制御によってバースト波形に整形して出力する
トランジスタを用いたトランジスタ増幅器において、第
1のトランジスタと、前記第1のトランジスタのベース
に利得制御を行う第1の電源と、第2のトランジスタ
と、前記第2のトランジスタのエミッタが前記第1のト
ランジスタのベースへ接続され、前記第2のトランジス
タのベースに接続された電圧供給手段と、前記電圧供給
手段が、前記バースト波形のオン・オフ状態と同期して
電圧印加のオン・オフ状態が切り替わる第2の電源とか
らなることを特徴とする。Further, in a transistor amplifier using a transistor for shaping a constant-amplitude input signal into a burst waveform by gain control and outputting the burst waveform according to claim 3, a gain control is applied to a first transistor and a base of the first transistor. A first power supply, a second transistor, an emitter of the second transistor connected to the base of the first transistor, and a voltage supply unit connected to the base of the second transistor; It is characterized in that the voltage supply means is composed of a second power supply whose on / off state of voltage application is switched in synchronization with the on / off state of the burst waveform.
【0020】また、前記第1の電源が第1の抵抗を介し
て接続され、前記第2の電源が前記第2の抵抗を介して
接続され、前記第1の電源が最低電圧を出力し、前記第
2の電源が電圧を出力した時、前記第1及び第2のトラ
ンジスタがB級またはC級となるように前記第1及び第
2の抵抗が設定されていることが好ましい。Further, the first power source is connected via a first resistor, the second power source is connected via the second resistor, and the first power source outputs the lowest voltage, It is preferable that the first and second resistors are set such that the first and second transistors are of class B or class C when the second power source outputs a voltage.
【0021】また、前記第1及び第2のトランジスタが
ガリウム砒素系化合物ヘテロ接合バイポーラトランジス
タである時に特に有効である。Further, it is particularly effective when the first and second transistors are gallium arsenide compound heterojunction bipolar transistors.
【0022】[0022]
【発明の実施の形態】実施の形態として本発明のトラン
ジスタ増幅器を図1に示し、バースト波形の形成方法を
図6に示す。1 shows a transistor amplifier of the present invention as an embodiment, and FIG. 6 shows a method of forming a burst waveform.
【0023】図1中、11はバイポーラトランジスタで
ある。(以下、実施の形態中のバイポーラトランジスタ
とはシリコンバイポーラトランジスタ或いはGaAs
HBTである。)V1はトランジスタ増幅器の利得制御
を行う第1の電源、V2はバースト信号と同期してオン
・オフ状態が状態が切り替わる第2の電源であり、各々
抵抗R11、R12を介してバイポーラトランジスタ11の
ベースに接続される。抵抗分割によってベースをバイア
スする場合は抵抗Raの抵抗値によってベース電流をバ
イアスする場合はRaはなくとも良い。信号はベースヘ
入力され、コレクタから出力される。In FIG. 1, 11 is a bipolar transistor. (Hereinafter, the bipolar transistor in the embodiments means a silicon bipolar transistor or GaAs.
It is HBT. ) V 1 is a first power supply for controlling the gain of the transistor amplifier, V 2 is a second power supply whose on / off state is switched in synchronization with the burst signal, and through resistors R 11 and R 12 , respectively. It is connected to the base of the bipolar transistor 11. When the base is biased by resistance division, Ra may be omitted when the base current is biased by the resistance value of the resistor Ra. The signal is input to the base and output from the collector.
【0024】一定振幅の入力信号は入力端子12からバ
ースト波形を形成するため、図6に示されているよう
に、出力しない期間は利得制御電源である第1の電源V
1からの出力を最低レベルV1minにし、トランジス
タ増幅器の利得を最低にすることによって出力パワーを
抑圧する。バースト波形出力を出力端子13から行うと
きは、バースト波形の立上りは、第1の電源V1をV1
minから徐々に高くして、出力が所定のパワーP
o(V1=V1a)に達するまでトランジスタ増幅器の利
得を変化させる。バースト波形の立ち下がりは、バース
ト波形の立上りと逆の手順を踏むことによりバースト波
形が形成される。Since the input signal having a constant amplitude forms a burst waveform from the input terminal 12, as shown in FIG.
The output power is suppressed by setting the output from 1 to the minimum level V1min and minimizing the gain of the transistor amplifier. When the burst waveform is output from the output terminal 13, the first waveform of the first power source V 1 is set to V1 when the burst waveform rises.
Gradually increase from min, and the output is the specified power P
until a o (V1 = V1a) to vary the gain of the transistor amplifier. At the fall of the burst waveform, the burst waveform is formed by performing the reverse procedure of the rise of the burst waveform.
【0025】バースト波形出力時に、第1のバイポーラ
トランジスタ1がオンしない利得制御する第1の電源V
1の電圧領域では、抵抗R11の抵抗値をR1とし、抵抗
R12の抵抗値をR2とし、第2の電源V2の電圧値をV
2とすると、第1のバイポーラトランジスタ11のベー
ス電位Vb1は
Vb1=V1+R1(V2−V1)/(R1+R2) (式6)
となるが、これは第1の従来回路の場合よりも、
△V=R1(V2−V1)/(R1+R2) (式7)
だけ高い値であり、第1の従来回路の場合よりも第1の
電源V1からの出力電圧V1を低くしてトランジスタを
オンさせることが可能となるため、第1の従来回路より
も最大電圧幅Vwを拡大することができる。The first power supply V for controlling the gain so that the first bipolar transistor 1 does not turn on when the burst waveform is output.
In the voltage region of 1 , the resistance value of the resistor R 11 is R1, the resistance value of the resistor R 12 is R2, and the voltage value of the second power supply V 2 is V 2.
2, the base potential Vb1 of the first bipolar transistor 11 is Vb1 = V1 + R1 (V2-V1) / (R1 + R2) (Equation 6), which is ΔV = more than that of the first conventional circuit. R1 (V2-V1) / (R1 + R2) (Equation 7) is a high value, and the output voltage V1 from the first power supply V1 can be made lower than that in the case of the first conventional circuit to turn on the transistor. Since it becomes possible, the maximum voltage width Vw can be expanded as compared with the first conventional circuit.
【0026】図10に第1の電源V1から出力される制
御電圧に対する出力電圧の関係を表す図を示す。第1の
従来回路では、オン電圧が高いため、急峻にカーブが立
ち上がっているのに対して、本願発明の回路では、なだ
らかに立ち上がっており、制御性が高くなっている。FIG. 10 is a diagram showing the relationship between the output voltage and the control voltage output from the first power supply V 1 . In the first conventional circuit, the on-voltage is high, and therefore the curve rises sharply, whereas in the circuit of the present invention, the curve rises gently and the controllability is high.
【0027】また、第2の電源はバースト波形出力時の
みオンし、非出力時は第2の電源及び第1のトランジス
タがオフとなるので、非出力時に電力を浪費しない。Since the second power source is turned on only when the burst waveform is output and the second power source and the first transistor are turned off when the burst waveform is not output, no power is wasted when not outputting.
【0028】本実施の形態では、第1の電源V1と第2
の電源V2とが第1の抵抗R1及び第2の抵抗R2を介し
て電気的に接続状態にあるため、バイポーラトランジス
タのベースバイアスは、第1の抵抗R11及び第2の抵抗
R12の値及びそれぞれの抵抗値の比率によって決まる。In this embodiment, the first power source V 1 and the second power source V 1
Is electrically connected to the power supply V 2 of the bipolar transistor via the first resistor R 1 and the second resistor R 2 , the base bias of the bipolar transistor is the first resistor R 11 and the second resistor R 2. It depends on the value of 12 and the ratio of each resistance value.
【0029】また、バースト波形出力と同期してオン・
オフする第2の電源V2のオンするタイミングが、少な
くともバースト波形の立ち上がりよりも早く、オフする
タイミングが、少なくともバースト波形の立ち下がりよ
りも遅い場合により有効に機能するが、その場合にV1
b=V1minであり、第2の電源V2がオンの状態と
なる期間が生じる。この期間に、第2の電源V2によっ
てトランジスタがオンしていると、トランジスタ増幅器
のアイソレーションは必ずしもよくなく、非送信時にシ
ステムの規格以上の信号がトランジスタ増幅器から出力
される場合がある。Further, it is turned on in synchronization with the burst waveform output.
The second power supply V 2 that turns off functions more effectively when the turning on timing of the second power supply V 2 is at least earlier than the rising edge of the burst waveform and the turning off timing is at least later than the falling edge of the burst waveform. In that case, V1
b = V1min, and there is a period in which the second power supply V 2 is in the ON state. If the transistor is turned on by the second power supply V 2 during this period, the isolation of the transistor amplifier is not always good, and a signal exceeding the system standard may be output from the transistor amplifier during non-transmission.
【0030】この場合には、V1b=V1minであり
第2の電源V2がオンの状態で、トランジスタがB級或
いはC級になるようにバイアス抵抗R11、R12の抵抗値
を設定し、トランジスタ増幅器の利得を抑制することで
アイソレーションの向上が可能となる。In this case, the resistance values of the bias resistors R 11 and R 12 are set so that the transistors are of class B or class C when V1b = V1min and the second power source V 2 is on. The isolation can be improved by suppressing the gain of the transistor amplifier.
【0031】(実施の形態2)図2に、本発明の第2の
実施の形態を示す。符号21は入力信号増幅を行う第1
のバイポーラトランジスタ、22は第1のバイポーラト
ランジスタ2のベース電圧供給を行う第2のバイポーラ
トランジスタ、Vccは端末の主電源である。V1は利
得制御を行う第1の電源、V2はバースト信号と同期し
てオン・オフ状態が状態が切り替わる第2の電源であ
り、各々抵抗R21及びR22を介して第1のバイポーラト
ランジスタ21のベースに接続される。抵抗分割によっ
て第2のバイポーラトランジスタ22のベースをバイア
スする場合は抵抗Rbが必要であり、抵抗R11,R12の
抵抗値によってベース電流をバイアスする場合は抵抗R
bはなくとも良い。(Second Embodiment) FIG. 2 shows a second embodiment of the present invention. Reference numeral 21 is the first for amplifying the input signal
Is a second bipolar transistor for supplying the base voltage of the first bipolar transistor 2, and Vcc is a main power supply for the terminal. V 1 is a first power supply for gain control, V 2 is a second power supply whose on / off state is switched in synchronization with the burst signal, and the first bipolar power supply is provided through resistors R 21 and R 22 , respectively. It is connected to the base of the transistor 21. When biasing the base of the second bipolar transistor 22 by resistance division, the resistor Rb is necessary, and when biasing the base current depending on the resistance values of the resistors R 11 and R 12 , the resistor Rb is used.
b is not necessary.
【0032】入力信号は入力端子23から第1のバイポ
ーラトランジスタ21のベースヘ入力され、コレクタを
介して出力端子24からバースト波形が出力される。バ
ースト波形形成方法は、第1の実施の形態と同じである
が、第1の実施の形態と同様、第2の従来回路に比ベ最
大電圧幅Vwを拡大することができる。また、本実施の
形態では、第1のバイポーラトランジスタ21に供給す
べきベース電流の一部をVccから供給できるので、第
1の電源V1から供給する電流が軽減され、第1の電源
V1の負荷が軽減される。第1の電源V1と第2の電源V
2が第1及び第2の抵抗R21、R22を介して電気的に接
続状態にあるため、第2のバイポーラトランジスタ22
のベースバイアスは、第1及び第2の抵抗R21、R22の
抵抗値、及び両抵抗値の比率によって決まる。An input signal is input from the input terminal 23 to the base of the first bipolar transistor 21, and a burst waveform is output from the output terminal 24 via the collector. The burst waveform forming method is the same as that of the first embodiment, but the maximum voltage width Vw can be expanded as compared with the second conventional circuit as in the first embodiment. Further, in the present embodiment, since a part of the base current to be supplied to the first bipolar transistor 21 can be supplied from Vcc, the current supplied from the first power supply V 1 is reduced and the first power supply V 1 is reduced. Load is reduced. First power supply V 1 and second power supply V
2 is electrically connected via the first and second resistors R 21 and R 22 , the second bipolar transistor 22
The base bias of is determined by the resistance values of the first and second resistors R 21 and R 22 , and the ratio of the two resistance values.
【0033】出力端子24からバースト波形出力時に、
第2のバイポーラトランジスタ22がオンしない電圧の
領域では、抵抗R21の抵抗値をR1とし、抵抗R22の抵
抗値をR2とし、第2の電源V2の電圧値をV2とする
と、第2のバイポーラトランジスタ22のベース電位V
b2は、
Vb2=V1+R1(V2−V1)/(R1+R2) (式8)
となり、第2の従来回路の場合よりも低い電圧でトラン
ジスタをオンさせることが可能となるため、第2の従来
回路よりも最大電圧幅Vwを拡大することができる。ま
た、実施の形態1の発明と同様に、第2の電源V2はバ
ースト波形出力時のみオンし、非出力時は第2の電源V
2及び第1のバイポーラトランジスタ21がオフとなる
ので、非出力時には電力を浪費しない。When a burst waveform is output from the output terminal 24,
In a voltage region where the second bipolar transistor 22 does not turn on, if the resistance value of the resistor R 21 is R1, the resistance value of the resistor R 22 is R2, and the voltage value of the second power supply V 2 is V2, Base potential V of the bipolar transistor 22 of
b2 becomes Vb2 = V1 + R1 (V2-V1) / (R1 + R2) (Equation 8), and it becomes possible to turn on the transistor at a lower voltage than in the case of the second conventional circuit. Also, the maximum voltage width Vw can be expanded. Further, similarly to the invention of the first embodiment, the second power supply V 2 is turned on only when the burst waveform is output, and is not output when the burst waveform is output.
Since the second bipolar transistor 21 and the first bipolar transistor 21 are turned off, no power is wasted when no output is provided.
【0034】(実施の形態3)図3は、本発明の第3の
実施の形態を示すものである。符号31は信号増幅を行
う第1のバイポーラトランジスタ、32はバイポーラト
ランジスタ31のベース電流供給を行う第2のバイポー
ラトランジスタ、Vccは端末の主電源である。V1は
トランジスタ増幅器の利得制御を行う第1の電源、V2
はバースト波形と同期してオン・オフ状態が状態が切り
替わる第2の電源であり、第1の電源は第1、第2のバ
イポーラトランジスタ31、32のベースと、各々抵抗
R11、R21を介して接続され、第2の電源は第1、第2
のバイポーラトランジスタ31、32のベースと、各々
抵抗R12、R22を介して接続される。抵抗分割によって
第1、第2のバイポーラトランジスタ31、32のベー
スをバイアスする場合は抵抗Ra、Rbが必要であり、
R11、R12、R21、R22の抵抗値によってベース電流を
バイアスする場合はRaはなくとも良い。入力端子33
から入力信号が第1のバイポーラトランジスタ31のベ
ースヘ入力され、コレクタを通って出力端子34からバ
ースト波形が出力される。バースト波形形成方法は、第
1の実施の形態と同じであり、第1の実施の形態と同
様、第2の従来回路に比ベ最大電圧幅Vwを拡大するこ
とができる。第2の実施の形態では、少なくとも第2の
バイポーラトランジス32がオンしなければ第1のバイ
ポーラトランジスタ31はオンしないが、第3の実施の
形態では第1のバイポーラトランジスタ32のベースも
抵抗R11、R12を介して第1及び第2の電源V1、V2に
よってバイアスされるため、第2の実施の形態よりもさ
らに最大電圧幅Vwを拡大することができる。本実施の
形態では、第1のバイポーラトランジスタ31に供給す
べきベース電流の一部をVccから供給できるので、第
1の電源V1から供給する電流が軽減され、第1の電源
V1の負荷が軽減される。(Third Embodiment) FIG. 3 shows a third embodiment of the present invention. Reference numeral 31 is a first bipolar transistor for amplifying a signal, 32 is a second bipolar transistor for supplying a base current of the bipolar transistor 31, and Vcc is a main power supply for the terminal. V 1 is a first power source for controlling the gain of the transistor amplifier, V 2
Is a second power supply whose on / off state is switched in synchronization with the burst waveform. The first power supply is the bases of the first and second bipolar transistors 31 and 32 and the resistors R 11 and R 21 respectively. And a second power source connected to the first and second power sources.
Are connected to the bases of the bipolar transistors 31 and 32 via resistors R 12 and R 22 , respectively. When the bases of the first and second bipolar transistors 31 and 32 are biased by resistance division, the resistors Ra and Rb are required,
Ra may be omitted when the base current is biased by the resistance values of R 11 , R 12 , R 21 , and R 22 . Input terminal 33
To the base of the first bipolar transistor 31, the burst signal is output from the output terminal 34 through the collector. The burst waveform forming method is the same as that of the first embodiment, and like the first embodiment, the maximum voltage width Vw can be expanded relative to that of the second conventional circuit. In the second embodiment, the first bipolar transistor 31 does not turn on unless at least the second bipolar transistor 32 turns on, but in the third embodiment, the base of the first bipolar transistor 32 also has the resistance R 11. , R 12 and biased by the first and second power supplies V 1 and V 2 , it is possible to further expand the maximum voltage width Vw as compared with the second embodiment. In the present embodiment, since a part of the base current to be supplied to the first bipolar transistor 31 can be supplied from Vcc, the current supplied from the first power supply V 1 is reduced and the load of the first power supply V 1 is reduced. Is reduced.
【0035】(実施の形態4)図4は、本発明の第4の
実施の形態を示すものである。図4中、41は信号増幅
用となる第1のバイポーラトランジスタ、42は第1の
バイポーラトランジスタ6のベース電流供給を行う第2
のバイポーラトランジスタ、Vccは端末の主電源であ
る。V1はトランジスタ増幅器の利得制御を行う第1の
電源、V2はバースト信号と同期してオン・オフ状態が
状態が切り替わる第2の電源であり、第1の電源は第1
のバイポーラトランジスタ41のベースと、抵抗R11を
介して接続され、第2の電源V2は第1、第2のバイポ
ーラトランジスタ41、42のベースと、各々抵抗
R12、R22を介して接続される。抵抗分割によって第
1、第2バイポーラトランジスタ41、42のベースを
バイアスする場合は抵抗Ra、Rbが必要であり、
R11、R12,R22の抵抗値によってベース電流をバイア
スする場合はRa、Rbはなくとも良い。入力端子43
から入力信号が第1のバイポーラトランジスタ41のベ
ースヘ入力され、コレクタ通って出力端子44からバー
スト波形が出力される。トランジスタ増幅器の利得制御
は、第1の電源V1によって第1のバイポーラトランジ
スタ41のベース電圧を制御することによってなされ、
バースト波形形成方法は、第1の実施の形態と同じであ
り、第1の実施の形態と同様、第1の従来回路に比ベ最
大電圧幅Vwを拡大することができる。本実施の形態で
は、第1のバイポーラトランジスタ41に供給すべきベ
ース電流の一部をVccから供給できるので、第1の電
源V1から供給する電流が軽減され、第1の電源V1の負
荷が軽減される。(Fourth Embodiment) FIG. 4 shows a fourth embodiment of the present invention. In FIG. 4, 41 is a first bipolar transistor for signal amplification, and 42 is a second bipolar transistor for supplying a base current of the first bipolar transistor 6.
, Vcc is the main power supply for the terminal. V 1 is a first power supply for controlling the gain of the transistor amplifier, V 2 is a second power supply whose on / off state is switched in synchronization with the burst signal, and the first power supply is the first power supply.
Is connected to the base of the bipolar transistor 41 via a resistor R 11 , and the second power supply V 2 is connected to the bases of the first and second bipolar transistors 41 and 42 via resistors R 12 and R 22 , respectively. To be done. When the bases of the first and second bipolar transistors 41 and 42 are biased by resistance division, the resistors Ra and Rb are required,
If the base current is biased by the resistance values of R 11 , R 12 , and R 22 , Ra and Rb may be omitted. Input terminal 43
Is input to the base of the first bipolar transistor 41, and a burst waveform is output from the output terminal 44 through the collector. The gain control of the transistor amplifier is performed by controlling the base voltage of the first bipolar transistor 41 by the first power supply V 1 .
The burst waveform forming method is the same as that of the first embodiment, and like the first embodiment, the maximum voltage width Vw can be expanded compared to the first conventional circuit. In the present embodiment, since a part of the base current to be supplied to the first bipolar transistor 41 can be supplied from Vcc, the current supplied from the first power supply V 1 is reduced and the load of the first power supply V 1 is reduced. Is reduced.
【0036】(実施の形態5)本発明の第5の実施の形
態を図5に示す。図5中、51は信号増幅を行う第1の
バイポーラトランジスタ、52は第1のバイポーラトラ
ンジスタ51のベース電流供給を行う第2のバイポーラ
トランジスタ、Vccは端末の主電源である。V1はト
ランジスタ増幅器の利得制御を行う第1の電源、V2は
バースト波形出力と同期してオン・オフ状態が状態が切
り替わる第2の電源である。第1の電源V 1は第1のバ
イポーラトランジスタ51のベースと、抵抗R11を介し
て接続され、第2の電源V2は第2のバイポーラトラン
ジスタ52のベースと、抵抗R22を介して接続される。
抵抗分割によって第1、第2のバイポーラトランジスタ
51、52のベースをバイアスする場合は抵抗Ra,R
bが必要であり、R11、R22の抵抗値によってベース電
流をバイアスする場合はRa、Rbはなくとも良い。入
力端子53から入力信号が第2のバイポーラトランジス
タ52のベースヘ入力され、コレクタを介して出力端子
54からバースト波形が出力される。トランジスタ増幅
器の利得制御は、第1の電源V1によって第1のバイポ
ーラトランジスタ51のベース電圧を制御することによ
ってなされ、バースト波形形成方法は、第1の実施の形
態と同じである。本実施の形態では、第2電源V2の効
果はバイポーラトランジスタ52のベース−エミッタ電
圧Von分の電圧降下によって一部相殺されるので第4
の実施の形態ほどの効果はないが、第1の実施の形態と
同様、第1の従来回路に比ベVwを拡大することは可能
であり、また、第4の実施の形態よりは回路は簡素化さ
れる。また、本実施の形態でも、第1のバイポーラトラ
ンジスタ51に供給すべきベース電流の一部をVccか
ら供給できるので、第1の電源V1から供給する電流が
軽減され、第1の従来回路に比べ利得制御電源である第
1の電源V1の負荷が軽減される。(Fifth Embodiment) The fifth embodiment of the present invention
The state is shown in FIG. In FIG. 5, reference numeral 51 denotes a first signal amplifying unit.
Bipolar transistor, 52 is the first bipolar transistor
Second bipolar for supplying base current of transistor 51
The transistor, Vcc, is the main power supply for the terminal. V1Is
A first power source for controlling the gain of the transistor amplifier, V2Is
The on / off state turns off in synchronization with the burst waveform output.
It is the second power source to be replaced. First power source V 1Is the first bar
Base of Ipolara transistor 51 and resistor R11Through
Connected by the second power source V2Is the second bipolar transistor
Base of resistor 52 and resistor Rtwenty twoConnected via.
First and second bipolar transistors by resistance division
When biasing the bases of 51 and 52, resistors Ra and R are used.
b is required, R11, Rtwenty twoDepending on the resistance value of the base
Ra and Rb may be omitted when biasing the flow. Entering
The input signal from the input terminal 53 is the second bipolar transistor.
Input to the base of the data 52 and output terminal via the collector
A burst waveform is output from 54. Transistor amplification
The gain control of the device is based on the first power supply V1By the first bipo
By controlling the base voltage of the error transistor 51.
The burst waveform forming method is the same as that of the first embodiment.
It is the same as the state. In the present embodiment, the second power source V2Effect of
The result is the base-emitter charge of the bipolar transistor 52.
The voltage drop corresponding to the voltage Von is partially offset, so the fourth
Although not as effective as the first embodiment,
Similarly, it is possible to expand Vw relative to the first conventional circuit.
In addition, the circuit is simpler than that of the fourth embodiment.
Be done. Also in this embodiment, the first bipolar transistor is also used.
Whether a part of the base current to be supplied to the transistor 51 is Vcc
Can be supplied from the first power source V1The current supplied from
The gain control power supply is reduced compared to the first conventional circuit.
1 power supply V1Load is reduced.
【0037】[0037]
【発明の効果】本発明によれば、低電圧動作が可能で、
低消費電力の新規なトランジスタ増幅器を提供すること
ができる。また、制御電圧に対して利得の変化量が緩や
かで、制御性の高いバイポーラトランジスタを用いた電
力トランジスタ増幅器を提供することができる。According to the present invention, low voltage operation is possible,
A novel transistor amplifier with low power consumption can be provided. Further, it is possible to provide a power transistor amplifier using a bipolar transistor having a gradual change in gain with respect to a control voltage and having high controllability.
【図1】本発明のトランジスタ増幅器の回路図である。FIG. 1 is a circuit diagram of a transistor amplifier of the present invention.
【図2】本発明のトランジスタ増幅器の回路図である。FIG. 2 is a circuit diagram of a transistor amplifier of the present invention.
【図3】本発明のトランジスタ増幅器の回路図である。FIG. 3 is a circuit diagram of a transistor amplifier of the present invention.
【図4】本発明のトランジスタ増幅器の回路図である。FIG. 4 is a circuit diagram of a transistor amplifier of the present invention.
【図5】本発明のトランジスタ増幅器の回路図である。FIG. 5 is a circuit diagram of a transistor amplifier of the present invention.
【図6】本発明にかかるバースト波形の形成方法を示す
図である。FIG. 6 is a diagram showing a burst waveform forming method according to the present invention.
【図7】従来のトランジスタ増幅器の回路図である。FIG. 7 is a circuit diagram of a conventional transistor amplifier.
【図8】従来のトランジスタ増幅器の回路図である。FIG. 8 is a circuit diagram of a conventional transistor amplifier.
【図9】従来のバースト波形の形成方法を示す図であ
る。FIG. 9 is a diagram showing a conventional method of forming a burst waveform.
【図10】制御電圧に対する出力電圧の関係を表す図で
ある。FIG. 10 is a diagram showing a relationship between an output voltage and a control voltage.
11、21、31、41、51 第1のバイポーラトラ
ンジスタ
22、32、42、52 第2のバイポーラトランジス
タ
12、23、33、43、53 入力端子
13、24、34、44、54 出力端子
R11、R12、R13、R14、Ra、Rb 抵抗
V1 第1の電源
V2 第2の電源
Vcc 主電源11, 21, 31, 41, 51 First bipolar transistor 22, 32, 42, 52 Second bipolar transistor 12, 23, 33, 43, 53 Input terminal 13, 24, 34, 44, 54 Output terminal R 11 , R 12 , R 13 , R 14 , Ra, Rb Resistance V 1 First power supply V 2 Second power supply Vcc Main power supply
Claims (5)
スト波形に整形して出力するトランジスタを用いたトラ
ンジスタ増幅器において、 前記トランジスタのベースに接続された電圧供給手段と
を備え、 前記電圧供給手段が、利得制御を行う第1の電源と、前
記バースト波形のオン・オフ状態と同期して電圧印加の
オン・オフ状態が切り替わる第2の電源とからなること
を特徴とするトランジスタ増幅器。1. A transistor amplifier using a transistor for shaping a constant amplitude input signal into a burst waveform by gain control and outputting the burst waveform, comprising: voltage supply means connected to the base of the transistor, wherein the voltage supply means comprises: A transistor amplifier comprising: a first power supply for controlling gain; and a second power supply whose on / off state of voltage application is switched in synchronization with the on / off state of the burst waveform.
スト波形に整形して出力するトランジスタを用いたトラ
ンジスタ増幅器において、 第1のトランジスタと、 第2のトランジスタと、 前記第2のトランジスタのエミッタが前記第1のトラン
ジスタのベースへ接続され、 前記第2のトランジスタのベースに接続された電圧供給
手段と、 前記電圧供給手段が、利得制御を行う第1の電源と、前
記バースト波形のオン・オフ状態と同期して電圧印加の
オン・オフ状態が切り替わる第2の電源とからなること
を特徴とするトランジスタ増幅器。2. A transistor amplifier using a transistor for shaping a constant amplitude input signal into a burst waveform by gain control and outputting the burst waveform, wherein a first transistor, a second transistor, and an emitter of the second transistor are the A voltage supply means connected to the base of the first transistor and connected to the base of the second transistor; a first power supply for performing gain control by the voltage supply means; and an on / off state of the burst waveform And a second power supply whose voltage application is switched between on and off states in synchronization with the transistor amplifier.
スト波形に整形して出力するトランジスタを用いたトラ
ンジスタ増幅器において、 第1のトランジスタと、 前記第1のトランジスタのベースに利得制御を行う第1
の電源と、 第2のトランジスタと、 前記第2のトランジスタのエミッタが前記第1のトラン
ジスタのベースへ接続され、 前記第2のトランジスタのベースに接続された電圧供給
手段と、 前記電圧供給手段が、前記バースト波形のオン・オフ状
態と同期して電圧印加のオン・オフ状態が切り替わる第
2の電源とからなることを特徴とするトランジスタ増幅
器。3. A transistor amplifier using a transistor for shaping a constant amplitude input signal into a burst waveform by gain control and outputting the burst waveform, wherein the first transistor and the base of the first transistor control the gain.
Of the power supply, the second transistor, the emitter of the second transistor is connected to the base of the first transistor, the voltage supply means connected to the base of the second transistor, and the voltage supply means. A second power supply that switches the on / off state of voltage application in synchronization with the on / off state of the burst waveform.
続され、前記第2の電源が前記第2の抵抗を介して接続
され、 前記第1の電源が最低電圧を出力し、前記第2の電源が
電圧を出力した時、前記第1及び第2のトランジスタが
B級またはC級となるように前記第1及び第2の抵抗が
設定されていることを特徴とする請求項1乃至3のいず
れかに記載のトランジスタ増幅器。4. The first power source is connected via a first resistor, the second power source is connected via the second resistor, and the first power source outputs a minimum voltage, The first and second resistors are set such that the first and second transistors are of class B or class C when the second power source outputs a voltage. 4. The transistor amplifier according to any one of 1 to 3.
ウム砒素系化合物ヘテロ接合バイポーラトランジスタで
あることを特徴とする請求項1乃至4のいずれかに記載
のトランジスタ増幅器。5. The transistor amplifier according to claim 1, wherein the first and second transistors are gallium arsenide compound heterojunction bipolar transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00615397A JP3411954B2 (en) | 1997-01-17 | 1997-01-17 | Transistor amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00615397A JP3411954B2 (en) | 1997-01-17 | 1997-01-17 | Transistor amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209763A JPH10209763A (en) | 1998-08-07 |
JP3411954B2 true JP3411954B2 (en) | 2003-06-03 |
Family
ID=11630593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00615397A Expired - Fee Related JP3411954B2 (en) | 1997-01-17 | 1997-01-17 | Transistor amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3411954B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3510194B2 (en) | 2000-09-07 | 2004-03-22 | シャープ株式会社 | Power amplifier and wireless communication device |
KR100630340B1 (en) * | 2002-05-22 | 2006-10-02 | 학교법인 한국정보통신학원 | Bias control circuit for power amplifier |
JP4901804B2 (en) * | 2008-05-19 | 2012-03-21 | シャープ株式会社 | High frequency power amplifier |
JP7079638B2 (en) | 2018-03-29 | 2022-06-02 | ローム株式会社 | Semiconductor element |
-
1997
- 1997-01-17 JP JP00615397A patent/JP3411954B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10209763A (en) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0138567B1 (en) | Power amplifier and power amplification method | |
CN101043202B (en) | High-frequency power amplifier | |
JP5437511B2 (en) | High frequency amplifier circuit and mobile communication terminal using the same | |
JP3327783B2 (en) | Transistor power amplifier | |
US6897728B2 (en) | High frequency power amplifier module and wireless communication system | |
US6753734B2 (en) | Multi-mode amplifier bias circuit | |
US6271727B1 (en) | High isolation RF power amplifier with self-bias attenuator | |
US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
US9385660B2 (en) | Radio frequency amplifying circuit and power amplifying module | |
US7486133B2 (en) | Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage | |
JP4330549B2 (en) | High frequency power amplifier | |
US11469713B2 (en) | Power amplifier module | |
JP3411954B2 (en) | Transistor amplifier | |
JP2006157435A (en) | Distortion compensating circuit, power amplifier using the same and communications apparatus having the power amplifier | |
JP2011101405A (en) | High-frequency power amplifier | |
JP2008017453A (en) | Radio frequency amplifier circuit, and mobile communication terminal using the same | |
CN210780685U (en) | Power amplifying module | |
JP3668099B2 (en) | Power amplifier | |
JP2004274433A (en) | High-frequency integrated circuit device | |
US8031028B2 (en) | Polar signal processor to drive a segmented power amplifier and method therefore | |
US20040212433A1 (en) | Power amplifier device and method thereof | |
JP2007243872A (en) | Transistor circuit and high-frequency amplifier using the same | |
US7414465B2 (en) | Amplifier arrangement | |
JPH0964757A (en) | Power amplifier for radio transmitter | |
JP2006067379A (en) | High frequency power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |