JP4901804B2 - High frequency power amplifier - Google Patents
High frequency power amplifier Download PDFInfo
- Publication number
- JP4901804B2 JP4901804B2 JP2008130777A JP2008130777A JP4901804B2 JP 4901804 B2 JP4901804 B2 JP 4901804B2 JP 2008130777 A JP2008130777 A JP 2008130777A JP 2008130777 A JP2008130777 A JP 2008130777A JP 4901804 B2 JP4901804 B2 JP 4901804B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- resistor
- reference voltage
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
この発明は、高周波電力増幅器に関し、特に第3世代携帯電話や無線LANシステムなど高周波帯で使用される送信信号を増幅するのに好適な高周波電力増幅器に関するものである。 The present invention relates to a high-frequency power amplifier, and more particularly to a high-frequency power amplifier suitable for amplifying a transmission signal used in a high-frequency band such as a third generation mobile phone or a wireless LAN system.
従来の高周波電力増幅器の回路図を図4に示している。図4において、110は入力整合回路、120は出力整合回路、130はバイアス回路である。 A circuit diagram of a conventional high-frequency power amplifier is shown in FIG. In FIG. 4, 110 is an input matching circuit, 120 is an output matching circuit, and 130 is a bias circuit.
この高周波電力増幅器の場合、動作する周波数に応じたインピーダンス変換用の整合回路が入出力端子に必要であり、電力増幅用バイポーラトランジスタQ1のベース側に入力整合回路110が設けられ、コレクタ側に出力整合回路120が設けられている。また、この高周波電力増幅器は線形増幅器であるので、電力増幅用バイポーラトランジスタQ1のバイアス点は、A級ないしAB級の動作点に一般的には設定され、直流電源E1により供給される直流電圧がバイアス回路130を介して電力増幅用バイポーラトランジスタQ1のベース端子に入力される。また、直流電源E2からの直流電圧は、出力整合回路120を介して電力増幅用バイポーラトランジスタQ1のコレクタ端子に供給される。
In the case of this high-frequency power amplifier, a matching circuit for impedance conversion corresponding to the operating frequency is required at the input / output terminals, an
無線LANなどの通信機器では、システムの送信時において、入力信号は常にオンしている訳ではなく、入力信号が入力されるオン状態と入力信号が入力されないオフ状態を繰り返すバースト動作をしている。入力信号が入力されないオフ状態では、システムの消費電力を抑制するために、高周波電力増幅器をバースト動作に同期させてオフする使用方法が多く使われている。図4の従来の高周波電力増幅器では、直流電源E1をバースト動作に同期させてオンオフさせるが、直流電源E2は常時オンとなる。 In a communication device such as a wireless LAN, an input signal is not always turned on at the time of transmission of the system, but a burst operation that repeats an on state in which an input signal is input and an off state in which no input signal is input is performed. . In an off state in which no input signal is input, in order to reduce power consumption of the system, a method of using a high-frequency power amplifier in synchronization with a burst operation is often used. In the conventional high frequency power amplifier of FIG. 4, the DC power supply E1 is turned on / off in synchronization with the burst operation, but the DC power supply E2 is always turned on.
上記高周波電力増幅器において、バイポーラトランジスタQ1は、それ自身が有する熱応答により、直流電源E1がパルス動作でオンした場合、オン直後と暫くオン状態のまま時間が経過した後では、電力増幅率が変化し、オン直後よりも一定時間経過後の方が電力増幅率は大きくなり、一定の値に収まっていく(例えば、非特許文献1参照)。 In the above high-frequency power amplifier, the bipolar transistor Q1 changes its power amplification factor due to its own thermal response when the DC power supply E1 is turned on in a pulse operation and immediately after being turned on and after the time has elapsed for a while. However, the power amplification factor becomes larger after a certain period of time than immediately after turning on and falls within a certain value (see, for example, Non-Patent Document 1).
無線LANシステムなどでは、直流電源E1のオン直後に電力をモニターする送信データ以外のモニター領域が存在する。そのモニター領域の電力値を使用して、受信側では、一定時間経過後のデジタル変調された信号の振幅データないし位相データなどを解析して信号の復調を行う。例えば、上記高周波電力増幅器から抵抗R1とコンデンサC1がない場合の出力信号の時間応答と復調信号の電力モニタータイミングを図5Aに示している。図5Aに示すように、直流電源E1のオン直後の電力モニター時よりも、実際のデータ領域の電力増幅率が大きくなっていると、基準となるモニター値とのズレが大きくなり、受信側で復調される信号に誤差が多く含まれて、正確な信号の復調が行われなくなる。 In a wireless LAN system or the like, there is a monitor area other than transmission data for monitoring power immediately after the DC power source E1 is turned on. Using the power value in the monitor region, the receiving side analyzes the amplitude data or phase data of the digitally modulated signal after a certain time has elapsed and demodulates the signal. For example, FIG. 5A shows the time response of the output signal and the power monitor timing of the demodulated signal when the resistor R1 and the capacitor C1 are not provided from the high frequency power amplifier. As shown in FIG. 5A, when the power amplification factor of the actual data area is larger than that at the time of power monitoring immediately after the DC power supply E1 is turned on, the deviation from the reference monitor value becomes larger, and the receiver side The demodulated signal contains many errors, and accurate signal demodulation cannot be performed.
そのため、上記従来の高周波電力増幅器では、図4に示すように、抵抗R1とキャパシタンス素子の一例としてのコンデンサC1とを並列に接続した回路を、直流電源E1とバイアス回路130との間に直列に挿入する方式が一般に用いられている。この場合、直流電源E1のオン直後には容量1を介してバイアス回路130に瞬時電流が流れ込み、直流電源E1の直流電圧と同じ電圧がバイアス回路130に加えられる。バイアス回路130に加えられる電圧値は、抵抗R1とコンデンサC1で決まる時定数により、徐々に下がっていき、最終的には抵抗R1を流れる電流により電圧降下する分の値となる。そのため、増幅器は、電源オン直後は直流電源E1の直流電圧が印加され、バイアス点が高く設定され、電力増幅率が高くなるが、時間経過と共に抵抗R1に電流が流れて電圧降下する分、低いバイアス点で動作し、電力増幅率が小さくなる。これにより、熱応答による電力増幅率の補正を行っている。
Therefore, in the conventional high-frequency power amplifier, as shown in FIG. 4, a circuit in which a resistor R1 and a capacitor C1 as an example of a capacitance element are connected in parallel is connected in series between a DC power supply E1 and a
上記バイアス回路130に供給される最終的な電圧値は、直流電源E1の電圧値よりも、抵抗R1を流れる電流により電圧降下する分だけ、小さい値となってしまう。バイアス回路130に供給する電圧値が小さい場合、この高周波電力増幅器が充分動作できるだけの値を確保するために、抵抗R1の抵抗値は極力小さくする必要が生じる。ところが、抵抗R1の抵抗値を極力小さくして、コンデンサC1の容量値も小さくし、時定数が小さくし過ぎると、図5Bに示すように、電力モニター時に補正に必要なだけの電力増幅率が得られなくなる。
The final voltage value supplied to the
そのため、コンデンサC1の容量値を大きくする必要が生じるが、コンデンサC1の容量値を大きくすると、図5Cに示すように電力モニター以前の出力信号のオーバーシュートが大きくなりすぎてしまう。 For this reason, it is necessary to increase the capacitance value of the capacitor C1, but when the capacitance value of the capacitor C1 is increased, the overshoot of the output signal before the power monitoring becomes too large as shown in FIG. 5C.
このように、コンデンサC1の容量値を大きくできず、しかも抵抗R1の抵抗値をあまり小さくできないため、直流電源E1の低電圧化に際し、抵抗R1による電圧降下を無視できなくなり、増幅器自身が動作するのに充分なバイアス電圧を得られなくなる。すなわち、上記の高周波電力増幅器では、低電圧動作への対応が容易でないという問題がある。
そこで、この発明の課題は、バースト動作に同期させて出力がオンオフされる直流電圧源からの直流電圧が供給される高周波電力増幅器において、簡単な構成で直流電圧源のオン後の電力増幅率を最適に補正して良好な通信を実現しつつ低電圧化も可能な高周波電力増幅器を提供することにある。 Therefore, an object of the present invention is to provide a high-frequency power amplifier that is supplied with a DC voltage from a DC voltage source whose output is turned on and off in synchronization with a burst operation, and has a simple configuration to increase the power amplification factor after the DC voltage source is turned on. An object of the present invention is to provide a high-frequency power amplifier capable of reducing the voltage while achieving optimal communication by optimal correction.
上記課題を解決するため、この発明の高周波電力増幅器は、
入力信号が入力される状態と上記入力信号が入力されない状態とを繰り返すバースト動作に応じて外部直流電圧源がオンオフされ、上記外部直流電圧源から直流電圧が供給される高周波電力増幅器であって、
少なくとも1つ以上の電力増幅用バイポーラトランジスタから形成され、上記入力信号を増幅する電力増幅部と、
上記外部直流電圧源から供給される直流電圧から基準電圧を生成する基準電圧生成回路と、
少なくとも1つ以上のバイポーラトランジスタで形成され、上記基準電圧生成回路からの上記基準電圧に基づいて、上記電力増幅部の上記電力増幅用バイポーラトランジスタのベースにバイアス電流を供給するバイアス電流増幅部と
を備え、
上記基準電圧生成回路は、上記外部直流電圧源からの直流電圧が第1抵抗を介してコレクタに印加されるエミッタ接地の第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタのコレクタとベースが接続され、上記第1のバイポーラトランジスタのベースとエミッタが接続され、コレクタに直流電圧が印加された第2のバイポーラトランジスタとを有し、上記第2のバイポーラトランジスタのエミッタは、第2抵抗を介して接地電位に接続され、上記第2抵抗にコンデンサを並列に接続し、上記第2のバイポーラトランジスタのエミッタから上記基準電圧を上記バイアス電流増幅部に出力し、
上記外部直流電圧源のオン直後は、上記基準電圧が0Vとなり、上記バイアス電流増幅部から上記電力増幅用バイポーラトランジスタに供給されるバイアス電流が増加した後、
上記外部直流電圧源がオンしてからの時間経過と共に、上記基準電圧生成回路からの上記基準電圧が高くなって、上記バイアス電流増幅部から上記電力増幅用バイポーラトランジスタに供給されるバイアス電流が減少することを特徴とする。
In order to solve the above problems, a high-frequency power amplifier according to the present invention provides:
A high frequency power amplifier in which an external DC voltage source is turned on and off according to a burst operation that repeats a state in which an input signal is input and a state in which the input signal is not input, and a DC voltage is supplied from the external DC voltage source,
A power amplifying unit that is formed of at least one power amplification bipolar transistor and amplifies the input signal;
A reference voltage generating circuit for generating a reference voltage from a DC voltage supplied from the external DC voltage source;
A bias current amplifying unit which is formed of at least one bipolar transistor and supplies a bias current to the base of the power amplifying bipolar transistor of the power amplifying unit based on the reference voltage from the reference voltage generating circuit; Prepared,
Upper Symbol reference voltage generating circuit includes a first bipolar transistor of emitter-grounded DC voltage is applied to the collector via a first resistance from the external DC voltage source, the collector and base of said first bipolar transistor A second bipolar transistor connected to the base and emitter of the first bipolar transistor and having a DC voltage applied to the collector. The emitter of the second bipolar transistor is connected via a second resistor. Connected to the ground potential, a capacitor is connected in parallel to the second resistor, and the reference voltage is output from the emitter of the second bipolar transistor to the bias current amplifier .
Immediately after the external DC voltage source is turned on, the reference voltage becomes 0 V, and after the bias current supplied from the bias current amplification unit to the power amplification bipolar transistor increases,
As time elapses after the external DC voltage source is turned on, the reference voltage from the reference voltage generation circuit increases, and the bias current supplied from the bias current amplifier to the power amplification bipolar transistor decreases. characterized in that it.
上記構成の高周波電力増幅器によれば、外部直流電圧源のオン直後は、第2抵抗に並列に接続されたコンデンサを瞬時電流が流れるために、基準電圧生成回路の第2のバイポーラトランジスタのエミッタと接地との間の抵抗値は0Ωとなる。このとき、上記バイアス電流増幅部は、基準電圧生成回路からの基準電圧が低くなるので、電力増幅部の電力増幅用バイポーラトランジスタのベースに入力されるバイアス電流が増加する。そのため、上記電力増幅部の電力増幅用バイポーラトランジスタのバイアス点が上がって、電力増幅率が増える。そして、時間経過と共にコンデンサに流れる電流は減少し、第2抵抗を流れる電流のみとなる。そのため、基準電圧生成回路の第2のバイポーラトランジスタのエミッタと接地との間の抵抗値は、第2抵抗のみの抵抗値となる。この場合は、バイアス電流増幅部は、基準電圧生成回路からの基準電圧が高くなるので、電力増幅用バイポーラトランジスタのベースに入力されるバイアス電流が減少し、電力増幅部の電力増幅用バイポーラトランジスタのバイアス点は下がって、電力増幅率が低下する。 According to the high frequency power amplifier having the above configuration, immediately after the external DC voltage source is turned on, an instantaneous current flows through a capacitor connected in parallel to the second resistor. Therefore, the emitter of the second bipolar transistor of the reference voltage generating circuit The resistance value to ground is 0Ω. At this time, since the reference voltage from the reference voltage generation circuit is lowered in the bias current amplification unit, the bias current input to the base of the power amplification bipolar transistor of the power amplification unit increases. Therefore, the bias point of the power amplifying bipolar transistor of the power amplifying unit increases, and the power amplification factor increases. Then, with the passage of time, the current flowing through the capacitor decreases and becomes only the current flowing through the second resistor. Therefore, the resistance value between the emitter of the second bipolar transistor of the reference voltage generation circuit and the ground is the resistance value of only the second resistor. In this case, since the reference voltage from the reference voltage generation circuit is increased in the bias current amplification unit, the bias current input to the base of the power amplification bipolar transistor is reduced, and the power amplification bipolar transistor of the power amplification unit is reduced. The bias point decreases and the power amplification factor decreases.
このように外部直流電圧源のオンから時間が経過すると、電力増幅率は、外部直流電圧源のオン直後に比べて小さくなるが、電力増幅率がその後のデータ領域と近づき、受信側で誤差の少ない復調が可能になる。これにより、バースト動作に同期させて出力がオンオフされる直流電源からの直流電圧が供給される高周波電力増幅器において、簡単な構成で直流電圧源のオン後の電力増幅率を最適に補正して良好な通信を実現しつつ低電圧化も可能な高周波電力増幅器を実現できる。 As described above, when the time elapses after the external DC voltage source is turned on, the power amplification factor becomes smaller than that immediately after the external DC voltage source is turned on, but the power amplification factor approaches the subsequent data area, and an error occurs on the receiving side. Less demodulation is possible. As a result, in a high-frequency power amplifier that is supplied with a DC voltage from a DC power supply whose output is turned on and off in synchronization with the burst operation, the power amplification factor after turning on the DC voltage source is optimally corrected with a simple configuration. It is possible to realize a high-frequency power amplifier capable of reducing the voltage while realizing simple communication.
また、一実施形態の高周波電力増幅器では、上記基準電圧生成回路の上記第2のバイポーラトランジスタのエミッタと上記第2抵抗との間に第3抵抗を接続した。 In one embodiment, a third resistor is connected between the emitter of the second bipolar transistor of the reference voltage generation circuit and the second resistor.
上記実施形態によれば、上記基準電圧生成回路の第2のバイポーラトランジスタのエミッタと第2抵抗との間に第3抵抗を接続することによって、外部直流電圧源のオン直後はコンデンサを瞬時電流が上記第3抵抗により抑制されるために、基準電圧生成回路の第2のバイポーラトランジスタのエミッタと接地との間の抵抗値は第3抵抗の抵抗値以上となり、電力増幅率が大きくなり過ぎず、出力信号のオーバーシュートを抑えることができる。 According to the above embodiment, by connecting the third resistor between the emitter of the second bipolar transistor of the reference voltage generating circuit and the second resistor, the instantaneous current flows through the capacitor immediately after the external DC voltage source is turned on. In order to be suppressed by the third resistor, the resistance value between the emitter of the second bipolar transistor of the reference voltage generation circuit and the ground is equal to or greater than the resistance value of the third resistor, and the power amplification factor does not increase too much. The overshoot of the output signal can be suppressed.
以上より明らかなように、この発明の高周波電力増幅器によれば、バースト動作に同期させて直流電源の直流電圧がオンオフされる高周波電力増幅器において、簡単な構成で直流電源の電圧オン後の電力増幅率を最適に補正して良好な通信を実現しつつ低電圧化も可能な高周波電力増幅器を実現することができる。 As is apparent from the above, according to the high frequency power amplifier of the present invention, in a high frequency power amplifier in which the DC voltage of the DC power supply is turned on and off in synchronization with the burst operation, the power amplification after the DC power supply voltage is turned on with a simple configuration It is possible to realize a high-frequency power amplifier capable of reducing the voltage while realizing good communication by optimally correcting the rate.
以下、この発明の高周波電力増幅器を図示の実施の形態により詳細に説明する。 Hereinafter, the high-frequency power amplifier of the present invention will be described in detail with reference to embodiments shown in the drawings.
〔第1実施形態〕
図1はこの発明の第1実施形態の高周波電力増幅器の回路図を示している。この第1実施形態の高周波電力増幅器は、図1に示すように、入力側に入力端子Aが接続された入力整合回路10と、上記入力整合回路10の出力側にベースが接続され、エミッタが接地電位に接続された電力増幅部の一例としての電力増幅用のバイポーラトランジスタQ1と、上記電力増幅用のバイポーラトランジスタQ1のコレクタと入力が接続され、出力側が出力端子Bに接続された出力整合回路20とを備えている。また、上記高周波電力増幅器は、外部直流電圧源の一例としての直流電源E1から供給される直流電圧から基準電圧を生成する基準電圧生成回路30と、上記基準電圧生成回路30からの基準電圧に基づいて、バイポーラトランジスタQ1のベース端子にバイアス電流を供給するバイアス電流増幅部40とを備えている。上記直流電源E1は、入力信号が入力される状態と入力信号が入力されない状態とを繰り返すバースト動作に応じて出力がオンオフされる。
[First Embodiment]
FIG. 1 shows a circuit diagram of a high frequency power amplifier according to a first embodiment of the present invention. As shown in FIG. 1, the high-frequency power amplifier of the first embodiment includes an
上記基準電圧生成回路30は、直流電源E1の正極側と一端が接続された抵抗R2(第1抵抗)と、上記抵抗R2の他端にコレクタが接続されたバイポーラトランジスタQ2(第1のバイポーラトランジスタ)と、上記バイポーラトランジスタQ2のエミッタと接地との間に接続された抵抗R3と、上記バイポーラトランジスタQ2のコレクタにベースが接続され、エミッタがバイポーラトランジスタQ2のベースに接続されたバイポーラトランジスタQ3(第2のバイポーラトランジスタ)と、上記バイポーラトランジスタQ3のエミッタと接地との間に接続された抵抗R1(第2抵抗)と、上記抵抗R1に並列に接続されたコンデンサC1とを有している。上記バイポーラトランジスタQ3のコレクタに直流電源E2の正極側を接続している。
The reference
また、上記バイアス電流増幅部40は、直流電源E1の正極側と一端が接続された抵抗R5と、上記抵抗R5の他端とコレクタが接続され、バイポーラトランジスタQ3のエミッタにベースが接続されたエミッタ接地のバイポーラトランジスタQ4と、上記バイポーラトランジスタQ3のコレクタにベースが接続され、コレクタに直流電源E2の正極側が接続されたバイポーラトランジスタQ5と、上記バイポーラトランジスタQ5のエミッタと一端が接続された抵抗R6とを有している。上記抵抗R6の他端と電力増幅用のバイポーラトランジスタQ1のベースを接続している。
The bias
上記バイポーラトランジスタQ1〜Q5は、NPN型トランジスタである。 The bipolar transistors Q1 to Q5 are NPN transistors.
図1に示すように、バイポーラトランジスタQ3のエミッタ側に、抵抗R1とコンデンサC1からなる並列回路を挿入していることにより、直流電源E1のオン直後はコンデンサC1に瞬時電流が流れるために、バイポーラトランジスタQ3のエミッタと接地との間の抵抗値は0Ωに見える。このとき、基準電圧生成回路30から出力される基準電圧は0Vとなり、バイアス電流増幅部40において、抵抗R5を流れる電流が増加し、直流増幅用のバイポーラトランジスタQ5のベース電流が増加する。そのため、電力増幅用のバイポーラトランジスタQ1のベースに入力されるバイアス電流が増えて、電力増幅率が増える。そして、時間経過と共にコンデンサC1を流れる電流は減少し、抵抗R1を流れる電流のみとなる。そのため、バイポーラトランジスタQ3のエミッタと接地との間の抵抗値は、抵抗R1のみの抵抗値となり、この場合、電力増幅用のバイポーラトランジスタQ1のベースに入力されるバイアス電流が減少する。
As shown in FIG. 1, since a parallel circuit comprising a resistor R1 and a capacitor C1 is inserted on the emitter side of the bipolar transistor Q3, an instantaneous current flows through the capacitor C1 immediately after the DC power supply E1 is turned on. The resistance value between the emitter of transistor Q3 and ground appears to be 0Ω. At this time, the reference voltage output from the reference
これによって、上記高周波電力増幅器の電力増幅率は、直流電源E1のオン直後に比べ小さくなるが、このときの出力信号の時間応答と信号モニターのタイミングは、図2Aに示されるように、電力増幅率がその後のデータ領域と近づき、誤差の少ない復調が可能になる。また、直流電源E1の直流電圧は電圧降下が発生しないため、低電圧化にも対応可能となる。 As a result, the power amplification factor of the high-frequency power amplifier is smaller than that immediately after the DC power supply E1 is turned on. The time response of the output signal and the timing of signal monitoring at this time are shown in FIG. 2A. The rate approaches the subsequent data area, and demodulation with less error becomes possible. Further, since the DC voltage of the DC power supply E1 does not cause a voltage drop, it is possible to cope with a low voltage.
〔第2実施形態〕
図3にこの発明の第2実施形態の高周波電力増幅器の回路図を示している。この第2実施形態の高周波電力増幅器は、基準電圧生成回路を除いて第1実施形態の高周波電力増幅器と同一の構成をしており、同一構成部は同一参照番号を付して説明を省略する。
[Second Embodiment]
FIG. 3 shows a circuit diagram of the high-frequency power amplifier according to the second embodiment of the present invention. The high-frequency power amplifier according to the second embodiment has the same configuration as the high-frequency power amplifier according to the first embodiment except for the reference voltage generation circuit, and the same components are denoted by the same reference numerals and description thereof is omitted. .
上記第2実施形態の高周波電力増幅器の基準電圧生成回路50は、直流電源E1の正極側と一端が接続された抵抗R2(第1抵抗)と、上記抵抗R2の他端にコレクタが接続されたバイポーラトランジスタQ2(第1のバイポーラトランジスタ)と、上記バイポーラトランジスタQ2のエミッタと接地との間に接続された抵抗R3と、上記バイポーラトランジスタQ2のコレクタにベースが接続され、エミッタがバイポーラトランジスタQ2のベースに接続されたバイポーラトランジスタQ3(第2のバイポーラトランジスタ)と、上記バイポーラトランジスタQ3のエミッタに一端が接続された抵抗R4(第3抵抗)と、上記抵抗R4の他端と接地との間に接続された抵抗R1(第2抵抗)と、上記抵抗R1に並列に接続されたコンデンサC1とを有している。上記バイポーラトランジスタQ3のコレクタに直流電源E2の正極側を接続している。
The reference
上記バイポーラトランジスタQ3のエミッタ側より抵抗R4を介して接地されている部分に、抵抗R1とコンデンサC1からなる並列回路を挿入していることにより、直流電源E1のオン直後は、コンデンサC1を瞬時電流が流れるために、バイポーラトランジスタQ3のエミッタと接地との間の抵抗値は、抵抗R4の抵抗値のみに見える。このとき、基準電圧生成回路30から出力される基準電圧は、抵抗R4の抵抗値の電圧降下分となり、バイアス電流増幅部40において、抵抗R5を流れる電流が増加し、直流増幅用のバイポーラトランジスタQ5のベース電流が増加する。そのため、電力増幅用のバイポーラトランジスタQ1のバイアス点が上がり、電力増幅率が増える。そして、時間経過と共にコンデンサC1を流れる電流は減少し、抵抗R1を流れる電流のみとなる。そのため、バイポーラトランジスタQ3のエミッタと接地との間の抵抗値は、〔抵抗R1の抵抗値+抵抗R4の抵抗値〕となり、この場合は電力増幅用のバイポーラトランジスタQ1のバイアス点は下がる。
By inserting a parallel circuit composed of a resistor R1 and a capacitor C1 into a portion grounded via a resistor R4 from the emitter side of the bipolar transistor Q3, the capacitor C1 is connected to an instantaneous current immediately after the DC power supply E1 is turned on. Therefore, the resistance value between the emitter of the bipolar transistor Q3 and the ground appears only as the resistance value of the resistor R4. At this time, the reference voltage output from the reference
これによって、上記高周波電力増幅器の電力増幅率は、直流電源E1のオン直後に比べ小さくなるが、このときの出力信号の時間応答と信号モニターのタイミングは、図2Bに示されるように、電力増幅率がその後のデータ領域に近づき、誤差の少ない復調が可能になる。また、直流電源E1の直流電圧は電圧降下が発生しないため、低電圧化にも対応可能となる。 As a result, the power amplification factor of the high frequency power amplifier is smaller than that immediately after the DC power supply E1 is turned on. The time response of the output signal and the timing of signal monitoring at this time are shown in FIG. 2B. The rate approaches the subsequent data area, and demodulation with less error becomes possible. Further, since the DC voltage of the DC power supply E1 does not cause a voltage drop, it is possible to cope with a low voltage.
また、上記高周波電力増幅器では、基準電圧生成回路50の第2のバイポーラトランジスタQ3のエミッタと抵抗R1(第2抵抗)との間に抵抗R4(第3抵抗)を接続することによって、直流電源E1のオン直後はコンデンサC1を瞬時電流が抵抗R4により抑制されるために、基準電圧生成回路50の第2のバイポーラトランジスタQ3のエミッタと接地との間の抵抗値は抵抗R4の抵抗値となり、電力増幅率が大きくなり過ぎず、出力信号のオーバーシュートを図2Bに示す様に抑えることができる。
In the high frequency power amplifier, a resistor R4 (third resistor) is connected between the emitter of the second bipolar transistor Q3 of the reference
上記第1,第2実施形態では、NPN型トランジスタを用いたが、PNP型トランジスタを用いて回路を構成してもよく、この場合、電源側と接地電位とは極性が逆になる。 In the first and second embodiments, an NPN transistor is used. However, a circuit may be configured by using a PNP transistor. In this case, the power supply side and the ground potential are opposite in polarity.
また、上記第1,第2実施形態バイアス電流増幅部40の回路構成に限らず、基準電圧生成回路からの基準電圧が高くなるほどバイアス電流を大きくする一方、基準電圧が低くなるほどバイアス電流を小さくする回路構成のバイアス電流増幅部であればよい。
The bias
この発明の具体的な実施の形態について説明したが、この発明は上記第1,第2実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。 Although specific embodiments of the present invention have been described, the present invention is not limited to the first and second embodiments described above, and various modifications can be made within the scope of the present invention.
すなわち、 入力信号が入力される状態と上記入力信号が入力されない状態とを繰り返すバースト動作に応じて外部直流電圧源がオンオフされ、上記外部直流電圧源から直流電圧が供給される高周波電力増幅器であって、
少なくとも1つ以上の電力増幅用バイポーラトランジスタから形成され、上記入力信号を増幅する電力増幅部と、
上記外部直流電圧源から供給される直流電圧から基準電圧を生成する基準電圧生成回路と、
少なくとも1つ以上のバイポーラトランジスタで形成され、上記基準電圧生成回路からの上記基準電圧に基づいて、上記電力増幅部の上記電力増幅用バイポーラトランジスタのベースにバイアス電流を供給するバイアス電流増幅部と
を備え、
上記バイアス電流増幅部は、上記基準電圧生成回路からの上記基準電圧が高くなるほど上記バイアス電流を大きくする一方、上記基準電圧が低くなるほど上記バイアス電流を小さくすると共に、
上記基準電圧生成回路は、上記外部直流電圧源からの直流電圧が第1抵抗を介してコレクタに印加されるエミッタ接地の第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタのコレクタとベースが接続され、上記第1のバイポーラトランジスタのベースとエミッタが接続され、コレクタに直流電圧が印加された第2のバイポーラトランジスタとを有し、上記第2のバイポーラトランジスタのエミッタは、第2抵抗を介して接地電位に接続され、上記第2抵抗にコンデンサを並列に接続し、上記第2のバイポーラトランジスタのエミッタから上記基準電圧を上記バイアス電流増幅部に出力することを特徴とするものであればよい。
That is, a high-frequency power amplifier in which an external DC voltage source is turned on and off according to a burst operation that repeats a state in which an input signal is input and a state in which the input signal is not input, and a DC voltage is supplied from the external DC voltage source. And
A power amplifying unit that is formed of at least one power amplification bipolar transistor and amplifies the input signal;
A reference voltage generating circuit for generating a reference voltage from a DC voltage supplied from the external DC voltage source;
A bias current amplifying unit which is formed of at least one bipolar transistor and supplies a bias current to the base of the power amplifying bipolar transistor of the power amplifying unit based on the reference voltage from the reference voltage generating circuit; Prepared,
The bias current amplifying unit increases the bias current as the reference voltage from the reference voltage generation circuit increases, and decreases the bias current as the reference voltage decreases.
In the reference voltage generation circuit, a first emitter-grounded bipolar transistor to which a DC voltage from the external DC voltage source is applied to a collector via a first resistor is connected to a collector and a base of the first bipolar transistor. And a second bipolar transistor in which a base and an emitter of the first bipolar transistor are connected and a DC voltage is applied to a collector, and the emitter of the second bipolar transistor is connected via a second resistor. Any device may be used as long as it is connected to the ground potential, a capacitor is connected in parallel to the second resistor, and the reference voltage is output from the emitter of the second bipolar transistor to the bias current amplifier.
上記第1,第2実施形態では1つの電力増幅用バイポーラトランジスタからなる電力増幅器を備えた高周波電力増幅器について記載しているが、より大きな電力を増幅するために、複数並列接続されたバイポーラトランジスタを電力増幅部に用いても良い。更には、増幅率を上げるために、高周波電力増幅器を複数直列接続する構成にしてもよいし、電力増幅用バイポーラトランジスタを複数直列接続する構成にしてもよい。 In the first and second embodiments described above, a high-frequency power amplifier including a power amplifier composed of one power amplification bipolar transistor is described. However, in order to amplify a larger power, a plurality of bipolar transistors connected in parallel are used. You may use for a power amplification part. Furthermore, in order to increase the amplification factor, a plurality of high-frequency power amplifiers may be connected in series, or a plurality of power amplification bipolar transistors may be connected in series.
Q1〜Q5…バイポーラトランジスタ
R1〜R6…抵抗
C1…コンデンサ
E1,E2…直流電源
A…入力端子
B…出力端子
Q1-Q5 ... Bipolar transistors R1-R6 ... Resistors C1 ... Capacitors E1, E2 ... DC power supply A ... Input terminal B ... Output terminal
Claims (2)
少なくとも1つ以上の電力増幅用バイポーラトランジスタから形成され、上記入力信号を増幅する電力増幅部と、
上記外部直流電圧源から供給される直流電圧から基準電圧を生成する基準電圧生成回路と、
少なくとも1つ以上のバイポーラトランジスタで形成され、上記基準電圧生成回路からの上記基準電圧に基づいて、上記電力増幅部の上記電力増幅用バイポーラトランジスタのベースにバイアス電流を供給するバイアス電流増幅部と
を備え、
上記基準電圧生成回路は、上記外部直流電圧源からの直流電圧が第1抵抗を介してコレクタに印加されるエミッタ接地の第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタのコレクタとベースが接続され、上記第1のバイポーラトランジスタのベースとエミッタが接続され、コレクタに直流電圧が印加された第2のバイポーラトランジスタとを有し、上記第2のバイポーラトランジスタのエミッタは、第2抵抗を介して接地電位に接続され、上記第2抵抗にコンデンサを並列に接続し、上記第2のバイポーラトランジスタのエミッタから上記基準電圧を上記バイアス電流増幅部に出力し、
上記外部直流電圧源のオン直後は、上記基準電圧が0Vとなり、上記バイアス電流増幅部から上記電力増幅用バイポーラトランジスタに供給されるバイアス電流が増加した後、
上記外部直流電圧源がオンしてからの時間経過と共に、上記基準電圧生成回路からの上記基準電圧が高くなって、上記バイアス電流増幅部から上記電力増幅用バイポーラトランジスタに供給されるバイアス電流が減少することを特徴とする高周波電力増幅器。 A high frequency power amplifier in which an external DC voltage source is turned on and off according to a burst operation that repeats a state in which an input signal is input and a state in which the input signal is not input, and a DC voltage is supplied from the external DC voltage source,
A power amplifying unit that is formed of at least one power amplification bipolar transistor and amplifies the input signal;
A reference voltage generating circuit for generating a reference voltage from a DC voltage supplied from the external DC voltage source;
A bias current amplifying unit which is formed of at least one bipolar transistor and supplies a bias current to the base of the power amplifying bipolar transistor of the power amplifying unit based on the reference voltage from the reference voltage generating circuit; Prepared,
Upper Symbol reference voltage generating circuit includes a first bipolar transistor of emitter-grounded DC voltage is applied to the collector via a first resistance from the external DC voltage source, the collector and base of said first bipolar transistor A second bipolar transistor connected to the base and emitter of the first bipolar transistor and having a DC voltage applied to the collector. The emitter of the second bipolar transistor is connected via a second resistor. Connected to the ground potential, a capacitor is connected in parallel to the second resistor, and the reference voltage is output from the emitter of the second bipolar transistor to the bias current amplifier .
Immediately after the external DC voltage source is turned on, the reference voltage becomes 0 V, and after the bias current supplied from the bias current amplification unit to the power amplification bipolar transistor increases,
As time elapses after the external DC voltage source is turned on, the reference voltage from the reference voltage generation circuit increases, and the bias current supplied from the bias current amplifier to the power amplification bipolar transistor decreases. A high frequency power amplifier.
上記基準電圧生成回路の上記第2のバイポーラトランジスタのエミッタと上記第2抵抗との間に第3抵抗を接続したことを特徴とする高周波電力増幅器。 The high frequency power amplifier according to claim 1,
A high frequency power amplifier comprising a third resistor connected between an emitter of the second bipolar transistor of the reference voltage generating circuit and the second resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130777A JP4901804B2 (en) | 2008-05-19 | 2008-05-19 | High frequency power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008130777A JP4901804B2 (en) | 2008-05-19 | 2008-05-19 | High frequency power amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283991A JP2009283991A (en) | 2009-12-03 |
JP4901804B2 true JP4901804B2 (en) | 2012-03-21 |
Family
ID=41454030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008130777A Expired - Fee Related JP4901804B2 (en) | 2008-05-19 | 2008-05-19 | High frequency power amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4901804B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2519006C2 (en) * | 2012-07-30 | 2014-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Selective microwave amplifier |
KR20170052639A (en) * | 2014-09-10 | 2017-05-12 | 스카이워크스 솔루션즈, 인코포레이티드 | High linearity cmos rf power amplifiers in wifi applications |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3411954B2 (en) * | 1997-01-17 | 2003-06-03 | シャープ株式会社 | Transistor amplifier |
JP2002280842A (en) * | 2001-03-21 | 2002-09-27 | Hitachi Ltd | Power amplifier module |
JP4142660B2 (en) * | 2005-03-23 | 2008-09-03 | 松下電器産業株式会社 | High frequency power amplifier |
JP4332570B2 (en) * | 2006-09-29 | 2009-09-16 | シャープ株式会社 | Bias circuit and power amplifier |
-
2008
- 2008-05-19 JP JP2008130777A patent/JP4901804B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009283991A (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4589665B2 (en) | Amplifier and high-frequency power amplifier using the same | |
JP5437511B2 (en) | High frequency amplifier circuit and mobile communication terminal using the same | |
US8035443B2 (en) | Amplifier with gain expansion stage | |
TWI508432B (en) | Radio frequency power amplifier and electronic system | |
US20080238553A1 (en) | Power amplifying device having linearizer | |
US20090015328A1 (en) | Low offset envelope detector and method of use | |
JP2010041233A (en) | Detector circuit, and wireless communication system | |
JP2017028342A (en) | Power amplification module | |
TWI635701B (en) | Bias circuit and power amplifier circuit | |
CN216216786U (en) | Boost protection circuit, power amplifier and related chip | |
JP4901804B2 (en) | High frequency power amplifier | |
JP2006074579A (en) | Tag reader | |
US7847599B2 (en) | Start signal detection circuit | |
US9000845B2 (en) | Automatic gain control electronic circuit with dual slope for an amplifier | |
JP4539395B2 (en) | Power Amplifier | |
KR102029553B1 (en) | Bias circuit and power amplifier circuit for linearity improvement | |
JP2008017453A (en) | Radio frequency amplifier circuit, and mobile communication terminal using the same | |
US6771129B2 (en) | Base bias current control for an amplifier | |
KR20220094935A (en) | Protection circuit of power amplifier and power amplifier including the same | |
JP3514720B2 (en) | Power amplifier and wireless communication device | |
US9998080B2 (en) | Low voltage supply amplifier | |
JP2008047978A (en) | Bias circuit, amplifier, and portable terminal | |
US7474155B2 (en) | Power amplifier | |
KR20130061614A (en) | Power amplifier | |
CN203933556U (en) | A kind of post-amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |