JP3409673B2 - 電子回路装置の組立方法 - Google Patents

電子回路装置の組立方法

Info

Publication number
JP3409673B2
JP3409673B2 JP36152597A JP36152597A JP3409673B2 JP 3409673 B2 JP3409673 B2 JP 3409673B2 JP 36152597 A JP36152597 A JP 36152597A JP 36152597 A JP36152597 A JP 36152597A JP 3409673 B2 JP3409673 B2 JP 3409673B2
Authority
JP
Japan
Prior art keywords
circuit board
electronic circuit
sealing body
circuit device
assembling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36152597A
Other languages
English (en)
Other versions
JPH11195734A (ja
Inventor
茂雄 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP36152597A priority Critical patent/JP3409673B2/ja
Publication of JPH11195734A publication Critical patent/JPH11195734A/ja
Application granted granted Critical
Publication of JP3409673B2 publication Critical patent/JP3409673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/072
    • H10W72/073
    • H10W72/5363
    • H10W72/5524
    • H10W72/884

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路装置及び
その組立方法に関し、特に回路基板の素子搭載面に突起
電極を介して電子回路素子が実装され、回路基板と電子
回路素子との間を封止体で封止する電子回路装置及びそ
の組立方法に関する。
【0002】
【従来の技術】図11は従来技術に係る電子回路装置の
断面構造図である。電子回路装置1は、放熱板として使
用される基板支持体2、基板支持体2の表面上に実装さ
れた回路基板3、回路基板3と外部機器との間を電気的
に接続するリード8、及びこれらを気密封止するパッケ
ージ10を備えて構成される。すなわち、この種の電子
回路装置1は、ハイブリッドICと呼ばれ、従来から良
く知られた構造である。
【0003】回路基板3の素子搭載面にはベア半導体チ
ップ5が実装される。ベア半導体チップ5は、その集積
回路面と回路基板3の素子搭載面とを互いに向かい合わ
せたフェイスダウンボンディングにより、突起電極(バ
ンプ電極)5Aを使用し、フリップチップ方式によって
実装される。突起電極5Aは例えば半田ボールで形成さ
れる。ベア半導体チップ5と素子搭載面との間には樹脂
封止体6が充填され、この樹脂封止体6は、ベア半導体
チップ5の集積回路面の保護、突起電極5Aの保護等、
保護膜として使用される。
【0004】回路基板3はその裏面に塗布された絶縁性
樹脂接着剤4により基板支持体2に取り付けられ固定さ
れる。この基板支持体2には抵抗素子、容量素子又は他
の半導体チップ等の電子回路素子7が実装される。
【0005】リード8のアウター部分はパッケージ10
の外部に突出し、このアウター部分が外部機器に直接接
続される。リード8のインナー部分はパッケージ10の
内部に存在し、インナー部分と回路基板3の端子(図示
しない)との間はボンディングワイヤ9により電気的に
接続される。また、回路基板3の端子と電子回路素子7
との間はボンディングワイヤ9により電気的に接続され
る。
【0006】パッケージ10は例えばエポキシ系樹脂で
形成され、このエポキシ系樹脂はトランスファモールド
法により成型される。
【0007】
【発明が解決しようとする課題】前述の電子回路装置1
においては、以下の点の配慮がなされていない。図1
2、図13はそれぞれ組立プロセスにおいて樹脂封止体
6の充填工程を示す電子回路装置の要部側面図である。
図12に示すように、樹脂封止体6の充填にはディスペ
ンサ吐出装置が使用される。ディスペンサ吐出装置はス
ポイト状容器11に充填された流動性樹脂6Aをノズル
11Aから供給する。流動性樹脂6Aの供給はベア半導
体チップ5の周縁から素子搭載面の素子搭載領域とベア
半導体チップ5との間に行われ、供給された流動性樹脂
6Aの流動性を取り除くことにより樹脂封止体6が形成
される。
【0008】しかしながら、ディスペンサ吐出装置を使
用した樹脂封止体6の形成においては、図12に示すよ
うに、温度変化、湿度変化、添加物質の微量な相違等に
より流動性樹脂6Aに粘性変化が発生し、この流動性樹
脂6Aの粘性変化により供給にむらが生じる。ベア半導
体チップ5の周縁部分に流動性樹脂6Aが多く供給され
てしまった場合には、ベア半導体チップ5と素子搭載領
域との間には充分に流動性樹脂6Aが供給されておら
ず、流動性樹脂6Aの供給が適正に行われない充填不良
が発生する。この結果、樹脂封止体6は保護膜としての
機能、接着性、あるいは放熱性等が低下し、電子回路装
置1の信頼性や特性が低下する。
【0009】さらに、図13に示すように、ノズル11
Aに樹脂だまり6Bが発生した場合、流動性樹脂6Aの
供給方向が樹脂だまり6Bにより変化し、ベア半導体チ
ップ5と素子搭載領域との間に流動性樹脂6Aが適正に
供給されないので、同様に充填不良が発生し、電子回路
装置1の信頼性や性能が低下する。
【0010】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、封止体の充填
不良を減少することにより、信頼性が向上された電子回
路装置を提供することである。
【0011】本発明の他の目的は、ベア半導体チップと
回路基板、および回路基板と基板支持体との均一な接着
を実現することによりベア半導体チップの放熱特性を改
善し、大電力を安定に出力できるパワーIC(ハイブリ
ッドIC)や電力用半導体装置、あるいは消費電力の大
きなLSI等の電子回路装置を提供することである。
【0012】本発明のさらに他の目的は、ベア半導体チ
ップと回路基板、および回路基板と基板支持体との均一
な接着を実現することにより接着面界面における応力を
緩和し、ハイブリッドICや電力用半導体装置等の電子
回路装置の安定且つ高信頼性の動作を実現することであ
る。
【0013】本発明のさらに他の目的は、組立プロセス
における工程数を削減できる電子回路装置の組立方法の
提供をすることである。
【0014】本発明のさらに他の目的は、ベア半導体チ
ップと回路基板、および回路基板と基板支持体との均一
な接着が、簡単且つ高歩留まりで可能な、電子回路装置
の組立方法の提供をすることである。
【0015】本発明のさらに他の目的は、ベア半導体チ
ップと回路基板、および回路基板と基板支持体との接着
面界面における応力の緩和が容易で、また放熱特性の良
好な構造を有したLSIや電力用半導体装置等の電子回
路装置の組立方法の提供をすることである。
【0016】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第1の特徴は、素子搭載面の素子搭載領
域から素子搭載面と対向する裏面に貫通し、裏面側から
素子搭載領域に封止体を供給する封止体供給孔が形成さ
れた回路基板と、回路基板の素子搭載領域に突起電極を
介して実装された電子回路素子と、回路基板の裏面側か
ら封止体供給孔を通して素子搭載領域に供給され、素子
搭載面と電子回路素子との間に充填された封止体とを備
えた電子回路装置であることである。好ましくは、電子
回路素子にはベア半導体チップが使用され、ベア半導体
チップはフリップチップ方式により回路基板の素子搭載
領域にフェイスダウンボンディングされ、封止体には樹
脂封止体が使用される。さらに、好ましくは、回路基板
には素子搭載領域の中央部分に封止体供給孔が配設され
る。また、具体的には、回路基板の裏面に形成された封
止体を介して、回路基板が基板支持体に取り付け固定さ
れることが好ましい。ここで、電子回路装置としてはL
SI、パワーICや電力用半導体装置等が好適である。
特に、回路基板が、絶縁性金属基板等の基板やマザーボ
ード等の基板支持体に取り付け固定されるハイブリッド
ICに好適である。
【0017】このように構成される電子回路装置におい
ては、回路基板の素子搭載領域において電子回路素子と
この電子回路素子が実装された素子搭載面との間に、詳
細には電子回路素子の直下に、封止体供給孔を通してダ
イレクトに封止体が供給される。従って、封止体の特性
変化、例えば封止体の粘度変化の影響を受けずに封止体
が充填できる。又、従来の充填装置(ディスペンサ吐出
装置)の使用が不要であるので、封止体の充填不良が減
少でき、信頼性に優れた電子回路装置が実現できる。さ
らに、電子回路装置においては、回路基板の裏面側から
封止体供給孔を通して素子搭載領域に供給される封止体
が素子搭載領域の中央部分から周囲に向かって均等に充
填されるので、より充填不良が防止できる。
【0018】本発明の第2の特徴は、素子搭載面となる
表面から裏面に貫通する封止体供給孔が形成された回路
基板とこの回路基板の素子搭載領域に突起電極を介して
実装された電子回路素子と、封止体供給孔の内部の少な
くとも一部、及び素子搭載面と電子回路素子との間に充
填された、少なくとも封止機能を有する第1流動性物質
と、接着機能を有する第2流動性物質を介して、回路基
板に接着された基板支持体とを備えた電子回路装置であ
ることである。
【0019】本発明第2の特徴によれば電子回路素子の
直下に、封止体供給孔を通してダイレクトに第1流動性
物質が封止体として供給される。従って、封止体の特性
変化例えば封止体の粘度変化の影響を受けずに封止体が
充填でき、又従来の充填装置(ディスペンサ吐出装置)
の使用がなくなるので、封止体の充填不良が減少でき、
信頼性に優れた電子回路装置が実現できる。さらに、電
子回路装置においては、回路基板の裏面側から封止体供
給孔を通して素子搭載領域に供給される封止体が素子搭
載領域の中央部分から周囲に向かって均等に充填される
ので、より充填不良が防止できる。同時に、接着機能を
有する第2流動性物質により、回路基板を絶縁性金属基
板等の基板支持体に確実に接着できる。第2流動性物質
として熱伝導率の高い材料を選べば、放熱特性も改善さ
れる。すなわち、第1流動性物質と第2流動性物質の粘
度、電気的絶縁性、熱伝導率、接着力等をそれぞれ独立
に選ぶことが出来るので、最適な材料の選択が可能で、
接着性、放熱性、界面における応力緩和特性、信頼性等
の電子回路装置の特性を総合的に改善することが可能と
なる。
【0020】本発明の第3の特徴は、素子搭載面の素子
搭載領域から素子搭載面と対向する裏面に貫通し、裏面
側から素子搭載領域に封止体を供給する封止体供給孔が
形成された回路基板において素子搭載領域に突起電極を
介して電子回路素子を実装する工程と、回路基板の裏面
に少なくとも封止機能及び接着機能を有し流動性を有す
る流動性物質を形成する工程と、流動性物質を接着体と
して使用し回路基板を基板支持体に取付け固定するとと
もに、回路基板の裏面側から封止体供給孔を通して素子
搭載領域に流動性物質を供給しこの流動性物質を封止体
として素子搭載面と電子回路素子との間に充填する工程
とを備えた電子回路装置の組立方法であることである。
【0021】本発明の第3の特徴によれば、電子回路装
置の組立時の封止体の充填不良が減少できので、製造上
の歩留まりが向上でき、さらに信頼性に優れた電子回路
装置が簡単に組み立てることができる。また、流動性物
質に封止機能及び接着機能を備え、流動性物質を接着体
として使用し回路基板を基板支持体に取付け固定する組
立工程、流動性物質を封止体として使用し電子回路素子
の直下に充填する組立工程のそれぞれが実質的に同時に
行える。従って、電子回路装置の組立プロセスにおい
て、組立工程数が削減できる。
【0022】本発明の第4の特徴は、素子搭載面の素子
搭載領域から素子搭載面と対向する裏面に貫通し、裏面
側から素子搭載領域に封止体を供給する封止体供給孔が
形成された回路基板において素子搭載領域に突起電極を
介して電子回路素子を実装する工程と、回路基板の裏面
において封止体供給孔の部分に少なくとも封止機能を有
する第1流動性物質を形成するとともに、第1流動性物
質を覆い少なくとも接着機能を有する第2流動性物質を
形成する工程と、第2流動性物質を接着体として使用し
回路基板を基板支持体に取付け固定するとともに、回路
基板の裏面側から封止体供給孔を通して素子搭載領域に
第1流動性物質を供給しこの第1流動性物質を封止体と
して素子搭載面と電子回路素子との間に充填する工程と
を備えた電子回路装置の組立方法であることである。
【0023】本発明の第4の特徴によれば、電子回路装
置の組立時の封止体としての第1流動性物質の充填不良
が減少でき、製造上の歩留まりが向上する。さらに本発
明の第4の特徴によれば、総合的な特性に優れた電子回
路装置が簡単に組み立てることができる。これは、封止
体としての第1流動性物質、接着体としての第2流動性
物質のそれぞれが別々の流動性物質から形成されている
ので、粘度、電気的絶縁性、熱伝導率、接着力等をそれ
ぞれ独立に選ぶことが出来ることに起因している。即
ち、封止体および接着体としての最適な材料の選択が可
能で、接着性、放熱性、界面における応力緩和特性、信
頼性等の電子回路装置の特性を総合的に改善することが
容易である。また、電子回路装置の組立工程数が削減で
きることは第3の特徴と同様である。
【0024】
【発明の実施の形態】実施の形態1 以下、図面を参照し、本発明の実施の形態を説明する。
図1は本発明の実施の形態1に係る電子回路装置の断面
構造図である。電子回路装置20は、放熱板として使用
される基板支持体(支持基板)21、基板支持体21の
表面上に実装された回路基板22、回路基板22と外部
機器との間を電気的に接続するリード26、及びこれら
を気密封止するパッケージ28を備えて構成される。
【0025】基板支持体21の基板搭載面(図1中、上
側表面)には回路基板22、電子回路素子25のそれぞ
れが実装される。電子回路素子25は、例えば抵抗素
子、容量素子、半導体素子(例えば、半導体チップ)等
である。基板支持体21は、熱伝導性が良好で、特に回
路基板22との間の熱膨張率差が小さい材料、例えばア
ルミナ、ベリリア、窒化アルミニウム等のセラミック
ス、炭化珪素等の材料で形成される。
【0026】図2は回路基板22の要部拡大断面図、図
3は回路基板22の拡大平面図である。回路基板22の
素子搭載面(図1中及び図2中、上側表面)の素子搭載
領域には電子回路素子24が実装される。回路基板22
には例えばセラミックス基板が使用され、素子搭載面に
は配線(例えば、厚膜配線導体)22L、バンプ用接続
パッド22P、ボンディングパッド22B等が形成され
る。本実施の形態において、電子回路素子24にはベア
半導体チップが使用される。ベア半導体チップは、その
集積回路面と回路基板22の素子搭載面とを互いに向か
い合わせたフェイスダウンボンディングにより、突起電
極(バンプ電極)24Aを使用し、フリップチップ方式
によって実装される。突起電極24Aとしては半田ボー
ル、導電性接着剤、金属棒等を用いればよい。例えば、
半田ボールを用いる場合には、ベア半導体チップのバン
プ用接続パッド(図示しない)、回路基板22のバンプ
用接続パッド22Pの少なくとも一方に半田ボールを形
成後、この半田ボールをリフローすることにより突起電
極24Aが形成される。電子回路素子24と回路基板2
2との間は突起電極24Aを介在して離間されており、
この離間寸法は例えば60乃至100μmに設定され
る。
【0027】この個数に限定されないが、突起電極24
Aはベア半導体チップの周辺部分の各角部分にそれぞれ
1個づつ、合計4個配置される。回路基板22は基板支
持体21の基板搭載面上に接着体23Aにより取り付け
られ固定される。この接着体23Aの具体例については
後述する。
【0028】回路基板22の素子搭載領域(図3中、符
号24を付け破線で示す電子回路素子24の実装位置と
一致する領域)には、素子搭載面となる表面からこの素
子搭載面と対向する裏面に貫通する封止体供給孔22H
が配設される。封止体供給孔22Hは本実施の形態にお
いて素子搭載領域の中央部分に1個配設される。より詳
細には、複数個の突起電極24Aで周囲を囲まれた領域
の中央部分に封止体供給孔22Hが配置される。この封
止体供給孔22Hは、回路基板22の裏面側から表面
(素子搭載面)の素子搭載領域と電子回路素子24との
間に、すなわち電子回路素子24の直下に、ダイレクト
に封止体23Bを供給する貫通孔として使用される。封
止体供給孔22Hは、例えば50乃至1000μmの直径、好
ましくは100乃至500μmの直径で形成され、例えば機械
的な打ち抜き加工により形成される。
【0029】図1に示すように、回路基板22は基板支
持体21の回路基板搭載面上に接着体23Aにより取り
付けられ固定される。一方、回路基板22の素子搭載領
域と電子回路素子24との間には封止体23Bが充填さ
れる。本実施の形態において、接着体23A、封止体2
3Bのそれぞれには同一材料が使用され、封止体23B
は回路基板22の裏面側から封止体供給孔22Hを通し
て素子搭載領域に供給され充填される。接着体23Aは
基本的に基板支持体21と回路基板22との間を接着す
る接着機能を有し、一方、封止体23Bは電子回路素子
24の集積回路面を保護し、突起電極24Aを保護する
等、保護機能を有する。接着体23A、封止体23Bの
それぞれには例えばエポキシ系樹脂、より詳細には硬化
剤及び充填材としての少量のフィラーを含有するビスフ
ェノール系のエポキシ樹脂が使用される。封止体23B
は、少なくとも電子回路素子24の集積回路面及び突起
電極24Aを被覆し保護するために、回路基板22の素
子搭載面からの膜厚を例えば90乃至110μmに設定す
る。
【0030】図1に示すように、リード26のアウター
部分はパッケージ28の外部に突出し、このアウター部
分が外部機器に直接接続される。リード26のインナー
部分はパッケージ28の内部に存在し、インナー部分と
回路基板22のボンディングパッド22Bとの間はボン
ディングワイヤ27により電気的に接続される。また、
回路基板22のボンディングパッド22Bと基板支持体
21に直接実装された電子回路素子25との間はボンデ
ィングワイヤ27により電気的に接続される。ボンディ
ングワイヤ27には例えば金ワイヤ又はアルミニウムワ
イヤが使用され、この金ワイヤ又はアルミニウムワイヤ
は超音波ボンディング装置等を用いてワイヤボンディン
グされる。
【0031】パッケージ28は例えばエポキシ系樹脂で
形成され、このエポキシ系樹脂は必要に応じて、たとえ
ばトランスファモールド法等により成型される。
【0032】次に、前述の電子回路装置20の組立プロ
セスについて説明する。図4乃至図7は組立プロセスを
説明する各工程毎に示す電子回路装置20の要部拡大断
面図である。
【0033】(1)前述の図2に示すように、回路基板
22の素子搭載面であって素子搭載領域にフリップチッ
プ方式により突起電極24Aを介して電子回路素子24
を実装する。電子回路素子24の実装前には既に回路基
板22に封止体供給孔22Hが形成されている。封止体
供給孔22Hは回路基板22の製造工程中に、又は回路
基板22の製造工程が完了した後に形成される。
【0034】(2)次に、図4に示すように、回路基板
22の裏面全域に少なくとも接着機能及び封止機能を有
する流動性物質23を形成する。この流動性物質23に
は前述のように硬化剤及び充填材を含有するビスフェノ
ール系エポキシ樹脂が使用され、このエポキシ系樹脂は
例えば転写法により形成される。また、エポキシ系樹脂
は塗布法により形成してもよい。流動性物質23は、接
着体23Aを形成するとともに、回路基板22の裏面側
から封止体供給孔22Hを通して素子搭載領域に供給し
封止体23Bを形成するので、回路基板22の裏面側に
は若干厚めに、たとえば80乃至150μm程度に、望
ましくは100乃至120μmに形成される。
【0035】(3)次に、図5に示すように、回路基板
22の素子搭載面側が真空系を構築するように回路基板
22を真空吸着治具(真空吸着コレット)40で吸着保
持する。そして、図6に示すように、真空吸着治具40
により回路基板22を吸着保持した状態において、基板
支持体21の基板搭載面に回路基板22を適度な力で押
し付け、基板支持体21の回路基板搭載面に回路基板2
2を搭載する。この回路基板22の基板支持体21への
搭載により回路基板22の裏面側に予め形成された流動
性物質23の一部は接着体23Aとして使用され、この
接着体23Aにより回路基板22は基板支持体21に接
着される。一方、流動性物質23の他の一部は真空吸着
治具40の押し付け力並びに真空吸着治具40からの真
空力により封止体供給孔22Hを通して回路基板22の
裏面側から素子搭載面側(表面側)に引き上げられ、封
止体23Bとして電子回路素子24と回路基板22との
間に充填が開始される。真空吸着治具40で得られる真
空力は、流動性物質23の封止体供給孔22H内の引き
上げ並びに充填が促進されるので、基本的には併用した
方が好ましいが、必ずしも真空力は必要としない。
【0036】(4)次に、図7に示すように、さらに、
基板支持体21に回路基板22を押し付けるとともに真
空力を併用することにより、素子搭載領域の中央部分か
らその周囲に向かい突起電極24Aの外側まで流動性物
質23が広がり、素子搭載領域と電子回路素子24との
間のほぼ全域に流動性物質23が形成される。すなわ
ち、この流動性物質23からなる封止体23Aの充填が
完了する。そして、必要に応じて流動性物質23の流動
性が取り除かれ、接着体23A、封止体23Bはそれぞ
れ硬化する。
【0037】(5)この後、回路基板22のボンディン
グパッド22Bとリード26との間等をボンディングワ
イヤ27で電気的に接続し、基板支持体21及び基板支
持体21の回路基板搭載面上に実装された回路基板22
等をパッケージ28によりパッケージングすることによ
って、本実施の形態に係る電子回路装置20が完成す
る。パッケージ28には例えばエポキシ系樹脂が使用さ
れ、このエポキシ系樹脂はトランスファモールド法によ
り成型される。
【0038】このように構成される電子回路装置20に
おいては、回路基板22の素子搭載領域において電子回
路素子24とこの電子回路素子24が実装された素子搭
載面との間に、詳細には電子回路素子24の直下に、封
止体供給孔22Hを通してダイレクトに封止体23Bが
供給される。従って、封止体23Bの特性変化例えば封
止体23Bの粘度変化に影響を受けずに封止体23Bが
充填でき、又従来の充填装置の使用がなくなるので、封
止体23Bの充填不良が減少でき、信頼性に優れた電子
回路装置20が実現できる。さらに、電子回路装置20
においては、回路基板22の裏面側から封止体供給孔2
2Hを通して素子搭載領域に供給される封止体23Bが
素子搭載領域の中央部分から周囲に向かって均等に充填
されるので、より充填不良が防止できる。
【0039】さらに、この電子回路装置20の組立方法
においては、前述したように、充填不良が減少でき信頼
性に優れた電子回路装置20が実現できるので、製造上
の歩留まりが向上できる。そして、流動性物質23に封
止機能及び接着機能を備え、流動性物質23を接着体2
3Aとして使用し回路基板22を基板支持体21に取付
け固定する組立工程、流動性物質23を封止体23Bと
して使用し電子回路素子24の直下に充填する組立工程
のそれぞれが実質的に同時に行える。従って、電子回路
装置20の組立プロセスにおいて、組立工程数が削減で
きる。
【0040】実施の形態2 本実施の形態は、前述の実施の形態1に係る電子回路装
置20において、回路基板22を基板支持体21に接着
する接着体23A、回路基板22と電子回路素子24と
の間に充填する封止体23Bのそれぞれを最適化した場
合を説明する。
【0041】図8乃至図10は本発明の実施の形態2に
係る電子回路装置の組立プロセスを説明する各製造工程
毎に示す要部拡大断面図である。
【0042】(1)前述の実施の形態1に係る電子回路
装置20の組立プロセスと同様に、図2に示すように、
回路基板22にフリップチップ方式により電子回路素子
24を実装する。
【0043】(2)次に、図8に示すように、回路基板
22の裏面の封止体供給孔22H及びその周辺部分に少
なくとも封止機能を有する第1流動性物質23Dを形成
するとともに、第1流動性物質23Dの表面上であって
回路基板22の裏面全域に少なくとも接着機能を有する
第2流動性物質23Cを形成する。第1流動性物質23
Dは後に封止体23Bとして使用され、例えば硬化剤及
び若干少量の充填材を含有するビスフェノール系エポキ
シ樹脂が使用される。このエポキシ系樹脂は例えば転写
法により形成される。充填材が少量の場合、ビスフェノ
ール系エポキシ樹脂は特に粘度が低くなり、回路基板2
2の裏面から素子搭載面側への封止体供給孔22Hを通
した封止体23Bの充填がスムースに行える。第2流動
性物質23Cは後に接着体23Aとして使用され、例え
ば硬化剤及び若干多量の充填材を含有するビスフェノー
ル系エポキシ樹脂が使用される。このエポキシ系樹脂は
例えば転写法により形成される。充填材が多量の場合、
ビスフェノール系エポキシ樹脂は特に熱伝導率及び粘度
が高くなり、回路基板22と基板支持体21との間の接
着性が向上し、回路基板22から基板支持体21への放
熱性が向上し、回路基板22と基板支持体21との間に
発生する応力が緩和される。
【0044】(3)次に、前述の電子回路装置20の組
立プロセスと同様に、図9に示すように、回路基板22
を真空吸着治具40で吸着保持する。そして、図10に
示すように、真空吸着治具40により回路基板22を吸
着保持した状態において、基板支持体21の基板搭載面
に回路基板22を適度な力で押し付け、基板支持体21
の基板搭載面に回路基板22を搭載する。この回路基板
22の基板支持体21への搭載により回路基板22の裏
面側に予め形成された第2流動性物質23Cは接着体2
3Aとして使用され、この接着体23Aにより回路基板
22は基板支持体21に接着される。一方、第1流動性
物質23Dは真空吸着治具40の押し付け力並びに真空
吸着治具40からの真空力により封止体供給孔22Hを
通して回路基板22の裏面側から素子搭載面側に引き上
げられ、封止体23Bとして電子回路素子24と回路基
板22との間に充填される。
【0045】(4)この後、回路基板22のボンディン
グパッド22Bとリード26との間等をボンディングワ
イヤ27で電気的に接続し、基板支持体21及び基板支
持体21の回路基板搭載面上に実装された回路基板22
等をパッケージ28によりパッケージングすることによ
って、本実施の形態に係る電子回路装置20が完成す
る。
【0046】このように構成される電子回路装置20及
びその組立プロセスにおいては、前述の実施の形態1の
電子回路装置20で得られる作用効果の他に、封止体2
3B、接着体23Aのそれぞれが別々の第1流動性物質
23D、第2流動性物質23Cから形成されることによ
り、封止体23B、接着体23Aのいずれも最適化でき
る。
【0047】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は、前述の電子回路装置20に
おいて、回路基板22の素子搭載領域に複数個の封止体
供給孔22Hを形成しても良い。
【0048】さらに、本発明は、前述の電子回路装置2
0において、回路基板22の素子搭載面に複数個の電子
回路素子(例えば、複数個のベア半導体チップ)24が
実装され、回路基板22のそれぞれの素子搭載領域に封
止体供給孔22Hを形成してもよい。封止体供給孔22
Hから複数の素子搭載領域に充填される封止体23Bは
それぞれの素子搭載領域において同一材料で又は異なる
材料で形成する。
【0049】さらに、本発明は、前述の放熱板の代わり
に、絶縁性金属基板、PCB基板等の基板を基板支持体
21として用いても良い。あるいは基板支持体21とし
てプリント基板やマザーボードを用い、前述の回路基板
22をドータボード(又はベビーボード)としてマザー
ボードである基板支持体21の表面上に実装してもよ
い。
【0050】
【発明の効果】上記のように、本発明によれば、封止体
の充填不良を減少し、信頼性が向上された電子回路装置
を提供できる。
【0051】本発明によれば、ベア半導体チップと回路
基板の素子搭載領域、および回路基板と基板支持体の均
一な接着が実現され、ベア半導体チップの放熱特性が改
善される。このため、大電力を安定に出力できるハイブ
リッドIC(パワーIC)や電力用半導体装置等の電子
回路装置が提供できる。
【0052】本発明によれば、ベア半導体チップと回路
基板との接着、および回路基板と基板支持体との接着が
均一化するので、接着面界面における応力が緩和され、
パワーICや電力用半導体装置等の電子回路装置の安定
且つ高信頼性の動作が可能となる。
【0053】本発明の組立方法によれば、電子回路装置
の組立プロセスにおける工程数が削減できる。
【0054】本発明の組立方法によれば、ベア半導体チ
ップと回路基板の素子搭載領域との均一な接着が、簡単
且つ高歩留まりで可能となる。
【0055】本発明の組立方法によれば、ベア半導体チ
ップと回路基板、および回路基板と基板支持体との接着
面界面における応力が緩和され、放熱特性の良好な構造
を有した電力用半導体装置等の電子回路装置を簡単に組
み立てることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る電子回路装置の断
面構造図である。
【図2】電子回路装置の回路基板の要部拡大断面図であ
る。
【図3】電子回路装置の拡大平面図である。
【図4】組立プロセスを説明する第1工程における電子
回路装置の要部拡大断面図である。
【図5】第2工程における電子回路装置の要部拡大断面
図である。
【図6】第3工程における電子回路装置の要部拡大断面
図である。
【図7】第4工程における電子回路装置の要部拡大断面
図である。
【図8】本発明の実施の形態2に係る組立プロセスを説
明する第1工程における電子回路装置の要部拡大断面図
である。
【図9】第2工程における電子回路装置の要部拡大断面
図である。
【図10】第3工程における電子回路装置の要部拡大断
面図である。
【図11】従来技術に係る電子回路装置の断面構造図で
ある。
【図12】従来技術に係る組立プロセスにおいて樹脂封
止体の充填工程を示す電子回路装置の要部側面図であ
る。
【図13】従来技術に係る組立プロセスにおいて他の樹
脂封止体の充填工程を示す電子回路装置の要部側面図で
ある。
【符号の説明】
20 電子回路装置 21 基板支持体 22 回路基板 22H 封止体供給孔 22P バンプ用接続パッド 23 流動性物質 23A 接着体 23B 封止体 23D 第1流動性物質 23C 第2流動性物質 24 電子回路素子 24A 突起電極 26 リード 27 ボンディングワイヤ 28 パッケージ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/29 H01L 23/28 H01L 23/31

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 素子搭載面となる表面から該表面に対向
    する裏面に貫通する封止体供給孔が形成された回路基板
    を用意する工程と、 該回路基板の前記表面の素子搭載領域に突起電極を介し
    て電子回路素子を実装する工程と、 前記回路基板の前記裏面にのみ、封止機能及び接着機能
    を有する流動性物質を形成する工程と、 前記裏面側から前記封止体供給孔の内部に前記流動性物
    質の一部を導入する工程と、前記裏面に残留した 前記流動性物質の他の一部を接着体
    として使用し、前記回路基板の前記裏面を基板支持体に
    取付け固定する工程と、前記封止体供給孔から 前記表面に前記流動性物質の前記
    一部を供給し、前記一部を補充するように、前記裏面に
    残留した前記流動性物質の更に他の一部を前記封止体供
    給孔に供給し、前記素子搭載面と前記電子回路素子との
    間に前記流動性物質の前記一部を充填する工程とを備え
    たことを特徴とする電子回路装置の組立方法。
  2. 【請求項2】 前記封止体供給孔の内部に前記流動性物
    の前記一部を導入する工程は、前記回路基板の前記
    面側のみを選択的に真空にすることにより実施すること
    を特徴とする請求項1に記載の電子回路装置の組立方
    法。
  3. 【請求項3】 前記封止体供給孔の内部に前記流動性物
    の前記一部を導入する工程は、前記回路基板の周辺部
    に真空吸着治具の開口部を接し、前記真空吸着治具を用
    いて前記表面側のみを選択的に真空にすることにより実
    施することを特徴とする請求項1又は2に記載の電子回
    路装置の組立方法。
  4. 【請求項4】 前記回路基板の裏面にのみ、前記流動性
    物質を形成する工程における前記流動性物質の厚さは、
    前記回路基板を基板支持体に取付け固定する工程の後の
    前記流動性物質の厚さよりも厚いことを特徴とする請求
    項1〜3のいずれか1項に記載の電子回路装置の組立方
    法。
  5. 【請求項5】 前記回路基板の裏面にのみ、前記流動性
    物質を形成する工程における前記流動性物質の厚さは、
    80乃至150μmであることを特徴とする請求項1〜
    4のいずれか1項に記載の電子回路装置の組立方法。
  6. 【請求項6】 前記回路基板の裏面にのみ、前記流動性
    物質を形成する工程は、前記裏面を上にして実施するこ
    とを特徴とする請求項1〜5のいずれか1項に記載の電
    子回路装置の組立方法。
  7. 【請求項7】 素子搭載面となる表面から該表面に対向
    する裏面に貫通する封止体供給孔が形成された回路基板
    を用意する工程と、 該回路基板の前記表面の素子搭載領域に突起電極を介し
    て電子回路素子を実装する工程と、 前記回路基板の前記裏面において、前記封止体供給孔の
    部分に封止機能を有する第1流動性物質を形成する工程
    と、 前記裏面側から前記封止体供給孔の内部に前記第1流動
    性物質の一部を導入する工程と、 前記回路基板の前記裏面において、接着機能を有する第
    2流動性物質を前記第1流動性物質を覆うように前記第
    1流動性物質に重ねて形成する工程と、 前記第2流動性物質を接着体として使用し前記回路基板
    の前記裏面を基板支持体に取付け固定するする工程と、 前記封止体供給孔を通して前記表面に前記第1流動性物
    質を供給し、前記第1流動性物質を前記素子搭載面と電
    子回路素子との間に充填する工程とを備えたことを特徴
    とする電子回路装置の組立方法。
  8. 【請求項8】 前記封止体供給孔の内部に前記第1流動
    性物質を導入する工程は、前記回路基板の前記表面側の
    みを選択的に真空にすることにより実施することを特徴
    とする請求項7に記載の電子回路装置の組立方法。
  9. 【請求項9】 前記封止体供給孔の内部に前記第1流動
    性物質を導入する工程は、前記回路基板の周辺部に真空
    吸着治具の開口部を接し、前記真空吸着治具を用いて前
    記表面側のみを選択的に真空にすることにより実施する
    ことを特徴とする請求項7又は8に記載の電子回路装置
    の組立方法。
  10. 【請求項10】 前記回路基板の裏面に前記第2流動性
    物質を形成する工程における前記第2流動性物質の厚さ
    は、前記回路基板を基板支持体に取付け固定する工程の
    後の前記第2流動性物質の厚さよりも厚いことを特徴と
    する請求項7〜9のいずれか1項に記載の電子回路装置
    の組立方法。
  11. 【請求項11】 前記裏面側から前記封止体供給孔の内
    部に前記第2流動性物質の一部を導入する工程を更に含
    むことを特徴とする請求項7〜10のいずれか1項に記
    載の電子回路装置の組立方法。
  12. 【請求項12】 前記回路基板の裏面に前記第1流動性
    物質を形成する工程は、前記裏面を上にして実施するこ
    とを特徴とする請求項7〜11のいずれか1項に記載の
    電子回路装置の組立方法。
  13. 【請求項13】 前記封止体供給孔は、前記素子搭載領
    域の中央部分に設けられていることを特徴とする請求項
    1〜12のいずれか1項に記載の電子回路装置の組立方
    法。
JP36152597A 1997-12-26 1997-12-26 電子回路装置の組立方法 Expired - Fee Related JP3409673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36152597A JP3409673B2 (ja) 1997-12-26 1997-12-26 電子回路装置の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36152597A JP3409673B2 (ja) 1997-12-26 1997-12-26 電子回路装置の組立方法

Publications (2)

Publication Number Publication Date
JPH11195734A JPH11195734A (ja) 1999-07-21
JP3409673B2 true JP3409673B2 (ja) 2003-05-26

Family

ID=18473935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36152597A Expired - Fee Related JP3409673B2 (ja) 1997-12-26 1997-12-26 電子回路装置の組立方法

Country Status (1)

Country Link
JP (1) JP3409673B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Also Published As

Publication number Publication date
JPH11195734A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6759307B1 (en) Method to prevent die attach adhesive contamination in stacked chips
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5622590A (en) Semiconductor device and method of manufacturing the same
US6919627B2 (en) Multichip module
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
EP0528684A2 (en) Thin type semiconductor device
US7413926B2 (en) Methods of making microelectronic packages
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
US20050116335A1 (en) Semiconductor package with heat spreader
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
WO2002103793A1 (en) Semiconductor device and manufacturing method thereof
CN100477141C (zh) 半导体封装器件及其制造和测试方法
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
JP2973792B2 (ja) 樹脂封止形半導体装置
JPWO1998043288A1 (ja) 半導体装置およびその製造方法
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
CN103531581B (zh) 多芯片模块
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JP3409673B2 (ja) 電子回路装置の組立方法
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
JP2004063516A (ja) 半導体装置の製造方法
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP2003031617A (ja) 半導体装置の実装構造とその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees