JP3405024B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3405024B2 JP3405024B2 JP27951595A JP27951595A JP3405024B2 JP 3405024 B2 JP3405024 B2 JP 3405024B2 JP 27951595 A JP27951595 A JP 27951595A JP 27951595 A JP27951595 A JP 27951595A JP 3405024 B2 JP3405024 B2 JP 3405024B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- capacitor
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する利用分野】本発明は電源装置に関する。
【０００２】
【従来の技術】本発明に係る従来例の回路図を図９に示
す。
す。
【０００３】本回路は、インバータ回路ＩＮＶで入力電
流高調波を低く抑えることができると共に、電源回路と
しての降圧チョッパ回路ＰＯＷで電源投入時での突入電
流を低く抑えることができるものであり、且つ第１のス
イッチング素子（以下、スイッチング素子と呼ぶ。）Ｑ
２を含んでなるインバータ回路ＩＮＶと第３のスイッチ
ング素子（以下、スイッチング素子と呼ぶ。）Ｑ２を含
んでなる降圧チョッパ回路ＰＯＷとで、スイッチング素
子Ｑ２を共用化していることにより、装置の小型化及び
低コスト化を実現可能としているものである。
流高調波を低く抑えることができると共に、電源回路と
しての降圧チョッパ回路ＰＯＷで電源投入時での突入電
流を低く抑えることができるものであり、且つ第１のス
イッチング素子（以下、スイッチング素子と呼ぶ。）Ｑ
２を含んでなるインバータ回路ＩＮＶと第３のスイッチ
ング素子（以下、スイッチング素子と呼ぶ。）Ｑ２を含
んでなる降圧チョッパ回路ＰＯＷとで、スイッチング素
子Ｑ２を共用化していることにより、装置の小型化及び
低コスト化を実現可能としているものである。
【０００４】本回路は、交流電源Ｖｓを全波整流する整
流器ＤＢと、整流器ＤＢの出力端に接続されたスイッチ
ング素子Ｑ１，Ｑ２の直列接続と、スイッチング素子Ｑ
１，Ｑ２の直列接続の両端に接続された小容量（例えば
０．４７μＦ程度）のコンデンサＣ１５と、スイッチン
グ素子Ｑ２の両端に接続されたダイオ−ドＤ５，Ｄ６の
直列接続と、ダイオ−ドＤ６を介してスイッチング素子
Ｑ１の両端に接続されたインダクタンス素子Ｌ２，平滑
コンデンサＣ１の直列接続と、スイッチング素子Ｑ２の
両端に接続されたコンデンサＣ３，トランスＴｏの１次
巻線ｎ１，コンデンサＣ４の直列接続と、トランスＴｏ
の２次巻線ｎ２の両端に接続された負荷Ｚ１と、コンデ
ンサＣ４の両端に接続されたダイオードＤ３と、ダイオ
ードＤ３，トランスＴｏの１次巻線ｎ１の接点と整流器
ＤＢの負端子の間に接続されたダイオードＤ４と、スイ
ッチング素子Ｑ１，Ｑ２が交互にＯＮ／ＯＦＦを繰り返
す制御部１０ａとから構成される。
流器ＤＢと、整流器ＤＢの出力端に接続されたスイッチ
ング素子Ｑ１，Ｑ２の直列接続と、スイッチング素子Ｑ
１，Ｑ２の直列接続の両端に接続された小容量（例えば
０．４７μＦ程度）のコンデンサＣ１５と、スイッチン
グ素子Ｑ２の両端に接続されたダイオ−ドＤ５，Ｄ６の
直列接続と、ダイオ−ドＤ６を介してスイッチング素子
Ｑ１の両端に接続されたインダクタンス素子Ｌ２，平滑
コンデンサＣ１の直列接続と、スイッチング素子Ｑ２の
両端に接続されたコンデンサＣ３，トランスＴｏの１次
巻線ｎ１，コンデンサＣ４の直列接続と、トランスＴｏ
の２次巻線ｎ２の両端に接続された負荷Ｚ１と、コンデ
ンサＣ４の両端に接続されたダイオードＤ３と、ダイオ
ードＤ３，トランスＴｏの１次巻線ｎ１の接点と整流器
ＤＢの負端子の間に接続されたダイオードＤ４と、スイ
ッチング素子Ｑ１，Ｑ２が交互にＯＮ／ＯＦＦを繰り返
す制御部１０ａとから構成される。
【０００５】ここで負荷Ｚ１は、コンデンサＣ５を介し
てトランスＴｏの２次巻線ｎ２の両端に接続された放電
灯Ｌａ１，Ｌａ２の直列接続と、放電灯Ｌａ１，Ｌａ２
の直列接続の非電源側端子間に接続されたコンデンサＣ
２とから構成される。コンデンサＣ３，トランスＴｏの
１次巻線ｎ１，コンデンサＣ４で共振回路を構成する。
てトランスＴｏの２次巻線ｎ２の両端に接続された放電
灯Ｌａ１，Ｌａ２の直列接続と、放電灯Ｌａ１，Ｌａ２
の直列接続の非電源側端子間に接続されたコンデンサＣ
２とから構成される。コンデンサＣ３，トランスＴｏの
１次巻線ｎ１，コンデンサＣ４で共振回路を構成する。
【０００６】以下に、入力電流高調波を低く抑える動作
について説明する。 （１）先ずスイッチング素子Ｑ１がオンすると、平滑コ
ンデンサＣ１→インダクタンス素子Ｌ２→スイッチング
素子Ｑ１→コンデンサＣ３→トランスＴｏの１次巻線ｎ
１→コンデンサＣ４→ダイオードＤ５→平滑コンデンサ
Ｃ１の経路で共振回路に電流が流れ、この電流によりコ
ンデンサＣ４が充電され、コンデンサＣ４の両端電圧Ｖ
ｃ４（以下、電圧Ｖｃ４と呼ぶ。）が上昇していく。そ
して、整流器ＤＢの出力電圧ＶＤＢと電圧Ｖｃ４との和
が、平滑コンデンサＣ１からインバータ回路ＩＮＶに供
給される電圧Ｖ１を越えた瞬間から、交流電源Ｖｓ→整
流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→ト
ランスＴｏの１次巻線ｎ１→ダイオードＤ４→整流器Ｄ
Ｂ→交流電源Ｖｓの経路でも共振回路に電流が流れ、こ
れが整流器ＤＢからの入力電流となる。この入力電流が
流れる期間は電源電圧Ｖｓの大きさに略比例して変化す
るので、入力電流は電源電圧Ｖｓに比例した正弦波状の
ものとなり、入力電流高調波が低く抑えられる。
について説明する。 （１）先ずスイッチング素子Ｑ１がオンすると、平滑コ
ンデンサＣ１→インダクタンス素子Ｌ２→スイッチング
素子Ｑ１→コンデンサＣ３→トランスＴｏの１次巻線ｎ
１→コンデンサＣ４→ダイオードＤ５→平滑コンデンサ
Ｃ１の経路で共振回路に電流が流れ、この電流によりコ
ンデンサＣ４が充電され、コンデンサＣ４の両端電圧Ｖ
ｃ４（以下、電圧Ｖｃ４と呼ぶ。）が上昇していく。そ
して、整流器ＤＢの出力電圧ＶＤＢと電圧Ｖｃ４との和
が、平滑コンデンサＣ１からインバータ回路ＩＮＶに供
給される電圧Ｖ１を越えた瞬間から、交流電源Ｖｓ→整
流器ＤＢ→スイッチング素子Ｑ１→コンデンサＣ３→ト
ランスＴｏの１次巻線ｎ１→ダイオードＤ４→整流器Ｄ
Ｂ→交流電源Ｖｓの経路でも共振回路に電流が流れ、こ
れが整流器ＤＢからの入力電流となる。この入力電流が
流れる期間は電源電圧Ｖｓの大きさに略比例して変化す
るので、入力電流は電源電圧Ｖｓに比例した正弦波状の
ものとなり、入力電流高調波が低く抑えられる。
【０００７】（２）次にスイッチング素子Ｑ１がオフ、
スイッチング素子Ｑ２がオンすると、最初はインバータ
回路ＩＮＶの回生モードにより、トランスＴｏの１次巻
線ｎ１→コンデンサＣ４→スイッチング素子Ｑ２の内蔵
ダイオードＤ２（図示せず）→コンデンサＣ３→トラン
スＴｏの１次巻線ｎ１の経路で電流が流れ、やがて反転
して、コンデンサＣ３を電源としてコンデンサＣ３→ス
イッチング素子Ｑ２→コンデンサＣ４→トランスＴｏの
１次巻線ｎ１→コンデンサＣ３の経路で電流が流れ、こ
の電流により電圧Ｖｃ４は低下していく。
スイッチング素子Ｑ２がオンすると、最初はインバータ
回路ＩＮＶの回生モードにより、トランスＴｏの１次巻
線ｎ１→コンデンサＣ４→スイッチング素子Ｑ２の内蔵
ダイオードＤ２（図示せず）→コンデンサＣ３→トラン
スＴｏの１次巻線ｎ１の経路で電流が流れ、やがて反転
して、コンデンサＣ３を電源としてコンデンサＣ３→ス
イッチング素子Ｑ２→コンデンサＣ４→トランスＴｏの
１次巻線ｎ１→コンデンサＣ３の経路で電流が流れ、こ
の電流により電圧Ｖｃ４は低下していく。
【０００８】（３）次にスイッチング素子Ｑ２がオフす
ると、暫くはインバータ回路ＩＮＶの回生モードとな
り、トランスＴｏの１次巻線ｎ１→コンデンサＣ３→ス
イッチング素子Ｑ１の内蔵ダイオードＤ１（図示せず）
→コンデンサＣ１５→コンデンサＣ４→トランスＴｏの
１次巻線ｎ１の経路で電流が流れ、電圧Ｖｃ４は低下し
続ける。コンデンサＣ４の電荷が完全に放電すると、コ
ンデンサＣ４を介さず、ダイオードＤ３を介して電流が
流れる。やがて電流が反転して上記（１）で示した動作
に戻る。
ると、暫くはインバータ回路ＩＮＶの回生モードとな
り、トランスＴｏの１次巻線ｎ１→コンデンサＣ３→ス
イッチング素子Ｑ１の内蔵ダイオードＤ１（図示せず）
→コンデンサＣ１５→コンデンサＣ４→トランスＴｏの
１次巻線ｎ１の経路で電流が流れ、電圧Ｖｃ４は低下し
続ける。コンデンサＣ４の電荷が完全に放電すると、コ
ンデンサＣ４を介さず、ダイオードＤ３を介して電流が
流れる。やがて電流が反転して上記（１）で示した動作
に戻る。
【０００９】この様な動作を繰り返し、インバータ回路
ＩＮＶは入力電流高調波抑制動作を行うと共に、高周波
発振動作を行う。
ＩＮＶは入力電流高調波抑制動作を行うと共に、高周波
発振動作を行う。
【００１０】また、降圧チョッパ回路ＰＯＷは定常時の
電圧Ｖ１を低下する、出力の低周波（例えば商用周波）
のリップルを低減するなどの目的で用いられる。
電圧Ｖ１を低下する、出力の低周波（例えば商用周波）
のリップルを低減するなどの目的で用いられる。
【００１１】制御部１０ａは進相モードを回避する為に
も動作をし、抵抗Ｒ１，Ｒ２，ＮＯＴゲ−トＮ１，Ｎ
２，ＡＮＤゲ−トＡＮ１，レベルシフト回路２，発振器
３から構成される。その回避方法は、スイッチング素子
の内蔵ダイオードもしくは逆並列接続されたダイオード
に回生電流が流れないとスイッチング素子がオンしない
様にすることである。具体的には、スイッチング素子Ｑ
２の両端に並列接続された抵抗Ｒ１，Ｒ２によりスイッ
チング素子Ｑ２の両端電圧ＶＱ２を検出し、その検出電
圧がローレベルであると回生モードにあると判断し、ス
イッチング素子Ｑ２の制御端子へのオン信号を入力可能
とする。スイッチング素子Ｑ１の制御端子へのオン信号
は、ＮＯＴゲ−トＮ１，レベルシフト回路２を介してス
イッチング素子Ｑ２の制御端子への制御信号の反転を用
いる。
も動作をし、抵抗Ｒ１，Ｒ２，ＮＯＴゲ−トＮ１，Ｎ
２，ＡＮＤゲ−トＡＮ１，レベルシフト回路２，発振器
３から構成される。その回避方法は、スイッチング素子
の内蔵ダイオードもしくは逆並列接続されたダイオード
に回生電流が流れないとスイッチング素子がオンしない
様にすることである。具体的には、スイッチング素子Ｑ
２の両端に並列接続された抵抗Ｒ１，Ｒ２によりスイッ
チング素子Ｑ２の両端電圧ＶＱ２を検出し、その検出電
圧がローレベルであると回生モードにあると判断し、ス
イッチング素子Ｑ２の制御端子へのオン信号を入力可能
とする。スイッチング素子Ｑ１の制御端子へのオン信号
は、ＮＯＴゲ−トＮ１，レベルシフト回路２を介してス
イッチング素子Ｑ２の制御端子への制御信号の反転を用
いる。
【００１２】上記の様に構成したことにより、入力電流
高調波を低く抑えることが可能であると共に、電源投入
時の突入電流をも低く抑え、更に進相モード回避も可能
である。
高調波を低く抑えることが可能であると共に、電源投入
時の突入電流をも低く抑え、更に進相モード回避も可能
である。
【００１３】
【発明が解決しようとする課題】しかし、上記従来例に
於ては、以下に示す様な問題点が生じる。
於ては、以下に示す様な問題点が生じる。
【００１４】電源投入直後は平滑コンデンサＣ１は充電
されておらず、電圧Ｖ１は略零であるので、抵抗Ｒ１，
Ｒ２により検出されるスイッチング素子Ｑ２の両端電圧
ＶＱ２はスイッチング素子Ｑ２の状態によらずローレベ
ルとなってしまい、電源投入直後はスイッチング素子Ｑ
２の両端電圧ＶＱ２のハイレベルとローレベルとの判別
が困難になり、回生モードの判別ができない。従って進
相モード回避の制御が有効に働かず、常にスイッチング
素子Ｑ２へオン信号入力可能と誤動作してしまい、電源
投入時から安定状態までの過渡的な不安定状態で進相モ
ードが発生し、スイッチング素子Ｑ１，Ｑ２に過大なス
トレスがかかってしまう。
されておらず、電圧Ｖ１は略零であるので、抵抗Ｒ１，
Ｒ２により検出されるスイッチング素子Ｑ２の両端電圧
ＶＱ２はスイッチング素子Ｑ２の状態によらずローレベ
ルとなってしまい、電源投入直後はスイッチング素子Ｑ
２の両端電圧ＶＱ２のハイレベルとローレベルとの判別
が困難になり、回生モードの判別ができない。従って進
相モード回避の制御が有効に働かず、常にスイッチング
素子Ｑ２へオン信号入力可能と誤動作してしまい、電源
投入時から安定状態までの過渡的な不安定状態で進相モ
ードが発生し、スイッチング素子Ｑ１，Ｑ２に過大なス
トレスがかかってしまう。
【００１５】上記従来例に示した構成に限らず、インバ
ータ回路ＩＮＶの入力電源として降圧チョッパ回路、昇
降圧チョッパ回路を用いた構成では、電源投入直後には
平滑コンデンサＣ１は充電されておらず、従って電圧Ｖ
１は略零となる。その為に、上述の様な進相モード回避
の方法では、スイッチング素子のハイレベルとローレベ
ルとの判別が困難になり、進相モード回避の制御が有効
に働かず、電源投入時から安定状態までの過渡的な不安
定状態で進相モードが発生し、スイッチング素子に過大
なストレスがかかってしまうというという、問題点が生
じてしまう。
ータ回路ＩＮＶの入力電源として降圧チョッパ回路、昇
降圧チョッパ回路を用いた構成では、電源投入直後には
平滑コンデンサＣ１は充電されておらず、従って電圧Ｖ
１は略零となる。その為に、上述の様な進相モード回避
の方法では、スイッチング素子のハイレベルとローレベ
ルとの判別が困難になり、進相モード回避の制御が有効
に働かず、電源投入時から安定状態までの過渡的な不安
定状態で進相モードが発生し、スイッチング素子に過大
なストレスがかかってしまうというという、問題点が生
じてしまう。
【００１６】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、降圧チョッパ回路の様
な電源投入から徐々に出力電圧が上昇していく電源回路
を備えると共に、電源投入時から安定状態までの過渡的
な不安定状態での進相モード回避を可能とし、スイッチ
ング素子にかかるストレスを低減可能な電源装置を提供
することである。
ので、その目的とするところは、降圧チョッパ回路の様
な電源投入から徐々に出力電圧が上昇していく電源回路
を備えると共に、電源投入時から安定状態までの過渡的
な不安定状態での進相モード回避を可能とし、スイッチ
ング素子にかかるストレスを低減可能な電源装置を提供
することである。
【００１７】
【課題を解決するための手段】上記問題を解決するため
に、請求項１記載の発明によれば、交流電源を全波整流
する整流器と、該整流器の出力端に接続されたコンデン
サと、該コンデンサに並列に接続された第１及び第２の
スイッチング素子の直列回路を有し、前記整流器からの
出力を交流の高周波電圧に変換して負荷に供給するイン
バータ回路と、該インバータ回路の発振動作を制御する
と共に、前記第１のスイッチング素子の両端電圧が低レ
ベルであると前記第１のスイッチング素子のオン信号を
入力可能とする制御部と、前記第２のスイッチング素子
に並列に接続された、インダクタンス素子と平滑コンデ
ンサとの直列回路とを有する電源装置であって、前記制
御部は、前記交流電源投入後から前記平滑コンデンサの
両端電圧が所定値に達するまで前記インバータ回路の発
信動作を停止することを特徴とする。
に、請求項１記載の発明によれば、交流電源を全波整流
する整流器と、該整流器の出力端に接続されたコンデン
サと、該コンデンサに並列に接続された第１及び第２の
スイッチング素子の直列回路を有し、前記整流器からの
出力を交流の高周波電圧に変換して負荷に供給するイン
バータ回路と、該インバータ回路の発振動作を制御する
と共に、前記第１のスイッチング素子の両端電圧が低レ
ベルであると前記第１のスイッチング素子のオン信号を
入力可能とする制御部と、前記第２のスイッチング素子
に並列に接続された、インダクタンス素子と平滑コンデ
ンサとの直列回路とを有する電源装置であって、前記制
御部は、前記交流電源投入後から前記平滑コンデンサの
両端電圧が所定値に達するまで前記インバータ回路の発
信動作を停止することを特徴とする。
【００１８】請求項２記載の発明によれば、交流電源を
全波整流する整流器と、該整流器の出力端に接続された
コンデンサと、該コンデンサに並列に接続された第１及
び第２のスイッチング素子の直列回路を有し、前記整流
器からの出力を交流の高周波電圧に変換して負荷に供給
するインバータ回路と、該インバータ回路の発振動作を
制御すると共に、前記第１のスイッチング素子の両端電
圧が低レベルであると前記第１のスイッチング素子のオ
ン信号を入力可能とする制御部と、前記第２のスイッチ
ング素子に並列に接続された、インダクタンス素子と平
滑コンデンサとの直列回路とを有する電源装置であっ
て、前記制御部は、前記交流電源投入後から前記インバ
ータ回路に印加される電圧が所定値に達するまで前記イ
ンバータ回路の発信動作を停止することを特徴とする。
全波整流する整流器と、該整流器の出力端に接続された
コンデンサと、該コンデンサに並列に接続された第１及
び第２のスイッチング素子の直列回路を有し、前記整流
器からの出力を交流の高周波電圧に変換して負荷に供給
するインバータ回路と、該インバータ回路の発振動作を
制御すると共に、前記第１のスイッチング素子の両端電
圧が低レベルであると前記第１のスイッチング素子のオ
ン信号を入力可能とする制御部と、前記第２のスイッチ
ング素子に並列に接続された、インダクタンス素子と平
滑コンデンサとの直列回路とを有する電源装置であっ
て、前記制御部は、前記交流電源投入後から前記インバ
ータ回路に印加される電圧が所定値に達するまで前記イ
ンバータ回路の発信動作を停止することを特徴とする。
【００１９】請求項３記載の発明によれば、前記交流電
源投入後から前記平滑コンデンサの両端電圧が所定値に
達するまで前記平滑コンデンサを充電する充電部を有す
ることを特徴とする。
源投入後から前記平滑コンデンサの両端電圧が所定値に
達するまで前記平滑コンデンサを充電する充電部を有す
ることを特徴とする。
【００２０】請求項４記載の発明によれば、前記交流電
源投入後から前記インバータ回路に印加される電圧が所
定値に達するまで前記平滑コンデンサを充電する充電部
を有することを特徴とする。
源投入後から前記インバータ回路に印加される電圧が所
定値に達するまで前記平滑コンデンサを充電する充電部
を有することを特徴とする。
【００２１】請求項５記載の発明によれば、前記充電部
は、少なくとも前記第１のスイッチング素子を含み、前
記第２のスイッチング素子をオフすると共に、前記第１
のスイッチング素子を制御することにより前記平滑コン
デンサの両端電圧を制御することを特徴とする。
は、少なくとも前記第１のスイッチング素子を含み、前
記第２のスイッチング素子をオフすると共に、前記第１
のスイッチング素子を制御することにより前記平滑コン
デンサの両端電圧を制御することを特徴とする。
【００２２】請求項６記載の発明によれば、交流電源投
入後から平滑コンデンサの両端電圧が一定値に達するま
で平滑コンデンサを充電する充電部を設けたことを特徴
とする。
入後から平滑コンデンサの両端電圧が一定値に達するま
で平滑コンデンサを充電する充電部を設けたことを特徴
とする。
【００２３】請求項７記載の発明によれば、充電部は、
少なくとも第２のスイッチング素子を含んでなると共
に、第２のスイッチング素子を制御することにより平滑
コンデンサの両端電圧を制御するものであることを特徴
とする。
少なくとも第２のスイッチング素子を含んでなると共
に、第２のスイッチング素子を制御することにより平滑
コンデンサの両端電圧を制御するものであることを特徴
とする。
【００２４】請求項８記載の発明によれば、充電部は、
制御部により制御されるものであることを特徴とする。
制御部により制御されるものであることを特徴とする。
【００２５】請求項９記載の発明によれば、第２のスイ
ッチング素子は、制御部により制御されるものであるこ
とを特徴とする。
ッチング素子は、制御部により制御されるものであるこ
とを特徴とする。
【００２６】請求項１０記載の発明によれば、インバー
タ回路は、ハーフブリッジ式インバータ回路であること
を特徴とする。
タ回路は、ハーフブリッジ式インバータ回路であること
を特徴とする。
【００２７】
（実施の形態１）本発明に係る第１の実施の形態の回路
図を図１に示す。
図を図１に示す。
【００２８】図９に示した従来例と異なる点は、平滑コ
ンデンサＣ１に直列に且つダイオードＤ５の両端に抵抗
Ｒ３，スイッチング素子Ｑ３からなる直列回路を並列接
続すると共に、スイッチング素子Ｑ１，Ｑ２を制御する
制御部１０ａの代わりに、スイッチング素子Ｑ１〜Ｑ３
を制御する制御部１ｂを設けたことであり、その他の従
来例と同一構成には同一符号を付すことにより説明を省
略する。ここで制御部１ｂは、抵抗Ｒ１，Ｒ２，ＮＯＴ
ゲ−トＮ１〜Ｎ４，ＡＮＤゲ−トＡＮ１〜ＡＮ３，レベ
ルシフト回路２，発振器３，検出部４から構成される。
また、抵抗Ｒ３，第２のスイッチング素子（以下、スイ
ッチング素子と呼ぶ。）Ｑ３などから平滑コンデンサＣ
１の充電部を構成する。
ンデンサＣ１に直列に且つダイオードＤ５の両端に抵抗
Ｒ３，スイッチング素子Ｑ３からなる直列回路を並列接
続すると共に、スイッチング素子Ｑ１，Ｑ２を制御する
制御部１０ａの代わりに、スイッチング素子Ｑ１〜Ｑ３
を制御する制御部１ｂを設けたことであり、その他の従
来例と同一構成には同一符号を付すことにより説明を省
略する。ここで制御部１ｂは、抵抗Ｒ１，Ｒ２，ＮＯＴ
ゲ−トＮ１〜Ｎ４，ＡＮＤゲ−トＡＮ１〜ＡＮ３，レベ
ルシフト回路２，発振器３，検出部４から構成される。
また、抵抗Ｒ３，第２のスイッチング素子（以下、スイ
ッチング素子と呼ぶ。）Ｑ３などから平滑コンデンサＣ
１の充電部を構成する。
【００２９】次に動作を簡単に説明する。電源投入時か
ら、インダクタンス素子Ｌ２，抵抗Ｒ３，スイッチング
素子Ｑ３を介して平滑コンデンサＣ１が充電され、電圧
Ｖ１が所定値に達するまで検出部４によりスイッチング
素子Ｑ３をオンする（この期間をＴとする）と共に、Ｎ
ＯＴゲ−トＮ４によるスイッチング素子Ｑ３へのオン信
号の反転信号をＡＮＤゲ−トＡＮ２，ＡＮ３に入力して
スイッチング素子Ｑ１，Ｑ２の発振動作を停止する。期
間Ｔの経過後は検出部４によりスイッチング素子Ｑ３を
オフすると共に、スイッチング素子Ｑ１，Ｑ２の発振動
作を行う。この場合、スイッチング素子Ｑ１，Ｑ２には
充分な値を有する電圧Ｖ１が印加されるから、スイッチ
ング素子Ｑ２の両端電圧ＶＱ２のハイレベルとローレベ
ルとの判別を確実に行うことが可能となる。このときの
スイッチング素子Ｑ１〜Ｑ３の制御信号を図２に示す。
なお、期間Ｔは電源投入から平滑コンデンサＣ１の両端
電圧（以下、電圧と呼ぶ。）Ｖｃ１が所定値にまで充電
される時間であるが、電圧Ｖｃ１を検出する代わりに、
予め期間Ｔを測定で求めてタイマー回路により期間Ｔを
カウントする様な構成としてもよい。
ら、インダクタンス素子Ｌ２，抵抗Ｒ３，スイッチング
素子Ｑ３を介して平滑コンデンサＣ１が充電され、電圧
Ｖ１が所定値に達するまで検出部４によりスイッチング
素子Ｑ３をオンする（この期間をＴとする）と共に、Ｎ
ＯＴゲ−トＮ４によるスイッチング素子Ｑ３へのオン信
号の反転信号をＡＮＤゲ−トＡＮ２，ＡＮ３に入力して
スイッチング素子Ｑ１，Ｑ２の発振動作を停止する。期
間Ｔの経過後は検出部４によりスイッチング素子Ｑ３を
オフすると共に、スイッチング素子Ｑ１，Ｑ２の発振動
作を行う。この場合、スイッチング素子Ｑ１，Ｑ２には
充分な値を有する電圧Ｖ１が印加されるから、スイッチ
ング素子Ｑ２の両端電圧ＶＱ２のハイレベルとローレベ
ルとの判別を確実に行うことが可能となる。このときの
スイッチング素子Ｑ１〜Ｑ３の制御信号を図２に示す。
なお、期間Ｔは電源投入から平滑コンデンサＣ１の両端
電圧（以下、電圧と呼ぶ。）Ｖｃ１が所定値にまで充電
される時間であるが、電圧Ｖｃ１を検出する代わりに、
予め期間Ｔを測定で求めてタイマー回路により期間Ｔを
カウントする様な構成としてもよい。
【００３０】この様に、電源投入直後はインバータ回路
ＩＮＶの発振を停止して平滑コンデンサＣ１の充電を優
先させ、電圧Ｖ１が所定値以上になってスイッチング素
子Ｑ２の両端電圧ＶＱ２のハイレベルとローレベルとが
判別可能となった後に、インバータ回路ＩＮＶの発振を
開始する。
ＩＮＶの発振を停止して平滑コンデンサＣ１の充電を優
先させ、電圧Ｖ１が所定値以上になってスイッチング素
子Ｑ２の両端電圧ＶＱ２のハイレベルとローレベルとが
判別可能となった後に、インバータ回路ＩＮＶの発振を
開始する。
【００３１】（実施の形態２）本発明に係る第２の実施
の形態の動作波形図を図３に示す。
の形態の動作波形図を図３に示す。
【００３２】本実施の形態に係る回路構成は図９に示し
たものと同一であり、スイッチング素子Ｑ１，Ｑ２の動
作のみが異なるので、同一構成には同一符号を付すこと
により説明を省略する。
たものと同一であり、スイッチング素子Ｑ１，Ｑ２の動
作のみが異なるので、同一構成には同一符号を付すこと
により説明を省略する。
【００３３】次に動作を簡単に説明する。電源投入から
一定の期間Ｔはスイッチング素子Ｑ１をオフしてスイッ
チング素子Ｑ２をオンオフさせる。そうすると、スイッ
チング素子Ｑ２は降圧チョッパ回路ＰＯＷのスイッチと
して働いて平滑コンデンサＣ１を充電し、スイッチング
素子Ｑ１は停止しているのでインバータ回路ＩＮＶは発
振停止する。この様に、一定の期間Ｔの間はインバータ
回路ＩＮＶの発振を停止したまま平滑コンデンサＣ１が
充電されて電圧Ｖｃ１が上昇することにより、一定の期
間Ｔ後はスイッチング素子Ｑ１，Ｑ２には充分な値を有
する電圧Ｖ１が印加されるから、スイッチング素子Ｑ２
の両端電圧ＶＱ２のハイレベルとローレベルとの判別を
確実に行うことが可能となる。
一定の期間Ｔはスイッチング素子Ｑ１をオフしてスイッ
チング素子Ｑ２をオンオフさせる。そうすると、スイッ
チング素子Ｑ２は降圧チョッパ回路ＰＯＷのスイッチと
して働いて平滑コンデンサＣ１を充電し、スイッチング
素子Ｑ１は停止しているのでインバータ回路ＩＮＶは発
振停止する。この様に、一定の期間Ｔの間はインバータ
回路ＩＮＶの発振を停止したまま平滑コンデンサＣ１が
充電されて電圧Ｖｃ１が上昇することにより、一定の期
間Ｔ後はスイッチング素子Ｑ１，Ｑ２には充分な値を有
する電圧Ｖ１が印加されるから、スイッチング素子Ｑ２
の両端電圧ＶＱ２のハイレベルとローレベルとの判別を
確実に行うことが可能となる。
【００３４】（実施の形態３）本発明に係る第３の実施
の形態の回路図を図４に示す。
の形態の回路図を図４に示す。
【００３５】本回路は、他の回路構成に本案を適用した
ものであり、図１に示した第１の実施の形態と異なる点
は、コンデンサＣ３，Ｃ４，トランスＴｏ，負荷Ｚ１，
ダイオードＤ３，Ｄ４を省略すると共にスイッチング素
子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ１１，Ｃ
１２の直列回路を接続し、スイッチング素子Ｑ１，Ｑ２
の接点及びコンデンサＣ１１，Ｃ１２の接点間に負荷Ｚ
２を接続し、インダクタンス素子Ｌ２を省略すると共に
平滑コンデンサＣ１，ダイオードＤ５の接点及びダイオ
ードＤ６のアノード端子間にインダクタンス素子Ｌ３を
接続したことであり、その他の第２の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。こ
こで負荷Ｚ２は、インダクタンス素子Ｌ１０，コンデン
サＣ１０の直列回路と、コンデンサＣ１０に並列接続し
た負荷ＬＯＡＤとから構成される。また、内蔵ダイオー
ドを有するＭＯＳＦＥＴの代わりにダイオードを逆並列
接続したトランジスタを設けている。
ものであり、図１に示した第１の実施の形態と異なる点
は、コンデンサＣ３，Ｃ４，トランスＴｏ，負荷Ｚ１，
ダイオードＤ３，Ｄ４を省略すると共にスイッチング素
子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ１１，Ｃ
１２の直列回路を接続し、スイッチング素子Ｑ１，Ｑ２
の接点及びコンデンサＣ１１，Ｃ１２の接点間に負荷Ｚ
２を接続し、インダクタンス素子Ｌ２を省略すると共に
平滑コンデンサＣ１，ダイオードＤ５の接点及びダイオ
ードＤ６のアノード端子間にインダクタンス素子Ｌ３を
接続したことであり、その他の第２の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。こ
こで負荷Ｚ２は、インダクタンス素子Ｌ１０，コンデン
サＣ１０の直列回路と、コンデンサＣ１０に並列接続し
た負荷ＬＯＡＤとから構成される。また、内蔵ダイオー
ドを有するＭＯＳＦＥＴの代わりにダイオードを逆並列
接続したトランジスタを設けている。
【００３６】（実施の形態４）本発明に係る第４の実施
の形態の回路図を図５に示す。
の形態の回路図を図５に示す。
【００３７】本回路は、更に他の回路構成に本案を適用
したものであり、図４に示した第３の実施の形態と異な
る点は、整流器ＤＢの正の出力端子及び抵抗Ｒ３間にダ
イオードＤ１１を接続し、インダクタンス素子Ｌ３の代
わりにダイオードＤ１１のカソード端子及び平滑コンデ
ンサＣ１の一端間にインダクタンス素子Ｌ４を接続し、
コンデンサＣ１２を省略したことであり、その他の第３
の実施の形態と同一構成には同一符号を付すことにより
説明を省略する。
したものであり、図４に示した第３の実施の形態と異な
る点は、整流器ＤＢの正の出力端子及び抵抗Ｒ３間にダ
イオードＤ１１を接続し、インダクタンス素子Ｌ３の代
わりにダイオードＤ１１のカソード端子及び平滑コンデ
ンサＣ１の一端間にインダクタンス素子Ｌ４を接続し、
コンデンサＣ１２を省略したことであり、その他の第３
の実施の形態と同一構成には同一符号を付すことにより
説明を省略する。
【００３８】（実施の形態５）本発明に係る第５の実施
の形態の回路図を図６に、その動作波形図を図７に示
す。
の形態の回路図を図６に、その動作波形図を図７に示
す。
【００３９】図１に示した第１の実施の形態と異なる点
は、抵抗Ｒ３，スイッチング素子Ｑ３，検出部４，ＮＯ
Ｔゲ−トＮ４の代わりに、スイッチング素子Ｑ１，Ｑ２
の直列回路の両端に並列接続された抵抗Ｒ７，Ｒ４の直
列回路により分圧検出された電圧Ｖ１と、抵抗Ｒ５，Ｒ
６の直列回路により分圧された基準電圧Ｖｃｃとを比較
出力してスイッチング素子Ｑ１，Ｑ２を制御する比較器
ＣＯＭＰを設けて、電圧Ｖ１が所定の一定電圧Ｖｘ以上
になるとインバータ回路ＩＮＶを発振する様に構成した
ことであり、その他の第１の実施の形態と同一構成には
同一符号を付すことにより説明を省略する。
は、抵抗Ｒ３，スイッチング素子Ｑ３，検出部４，ＮＯ
Ｔゲ−トＮ４の代わりに、スイッチング素子Ｑ１，Ｑ２
の直列回路の両端に並列接続された抵抗Ｒ７，Ｒ４の直
列回路により分圧検出された電圧Ｖ１と、抵抗Ｒ５，Ｒ
６の直列回路により分圧された基準電圧Ｖｃｃとを比較
出力してスイッチング素子Ｑ１，Ｑ２を制御する比較器
ＣＯＭＰを設けて、電圧Ｖ１が所定の一定電圧Ｖｘ以上
になるとインバータ回路ＩＮＶを発振する様に構成した
ことであり、その他の第１の実施の形態と同一構成には
同一符号を付すことにより説明を省略する。
【００４０】次に、図７を参照して動作を簡単に説明す
る。電圧Ｖ１は、電圧Ｖｃ１または整流器ＤＢの出力電
圧ＶＤＢの高い方の電圧が現れ、その電圧波形は図７
（ａ）に示す様になる。電圧Ｖ１が一定電圧Ｖｘ以下で
あれば比較器ＣＯＭＰはそれを検出して、図７（ｂ）に
示す様にローレベルの信号を出力し、スイッチング素子
Ｑ１，Ｑ２の発振停止を行う。電圧Ｖ１が一定電圧Ｖｘ
以上であれば比較器ＣＯＭＰはそれを検出して、図７
（ｂ）に示す様にハイレベルの信号を出力し、スイッチ
ング素子Ｑ１，Ｑ２の発振動作を行う。なお、電源投入
直後は平滑コンデンサＣ１は充電されておらず、電圧Ｖ
ｃ１は略零であり、電源投入時から時間と共に電圧Ｖｃ
１は徐々に上昇していき、最終的には電圧Ｖ１は常に一
定電圧Ｖｘ以上となる。
る。電圧Ｖ１は、電圧Ｖｃ１または整流器ＤＢの出力電
圧ＶＤＢの高い方の電圧が現れ、その電圧波形は図７
（ａ）に示す様になる。電圧Ｖ１が一定電圧Ｖｘ以下で
あれば比較器ＣＯＭＰはそれを検出して、図７（ｂ）に
示す様にローレベルの信号を出力し、スイッチング素子
Ｑ１，Ｑ２の発振停止を行う。電圧Ｖ１が一定電圧Ｖｘ
以上であれば比較器ＣＯＭＰはそれを検出して、図７
（ｂ）に示す様にハイレベルの信号を出力し、スイッチ
ング素子Ｑ１，Ｑ２の発振動作を行う。なお、電源投入
直後は平滑コンデンサＣ１は充電されておらず、電圧Ｖ
ｃ１は略零であり、電源投入時から時間と共に電圧Ｖｃ
１は徐々に上昇していき、最終的には電圧Ｖ１は常に一
定電圧Ｖｘ以上となる。
【００４１】この様に電圧Ｖ１が一定電圧Ｖｘ以上の場
合のみ、インバータ回路ＩＮＶの発振動作を行うことが
できるので、スイッチング素子Ｑ２の両端電圧ＶＱ２の
ハイレベルとローレベルとの判別が確実になる。
合のみ、インバータ回路ＩＮＶの発振動作を行うことが
できるので、スイッチング素子Ｑ２の両端電圧ＶＱ２の
ハイレベルとローレベルとの判別が確実になる。
【００４２】（実施の形態６）本発明に係る第６の実施
の形態の回路図を図８に示す。
の形態の回路図を図８に示す。
【００４３】本回路は、他の回路構成に本案を適用した
ものであり、図６に示した第５の実施の形態と異なる点
は、コンデンサＣ３，Ｃ４，トランスＴｏ，負荷Ｚ１，
ダイオードＤ３，Ｄ４を省略すると共にスイッチング素
子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ１１，Ｃ
１２の直列回路を接続し、スイッチング素子Ｑ１，Ｑ２
の接点及びコンデンサＣ１１，Ｃ１２の接点間に負荷Ｚ
２を接続し、インダクタンス素子Ｌ２を省略すると共に
平滑コンデンサＣ１，ダイオードＤ５の接点及びダイオ
ードＤ６のアノード端子間にインダクタンス素子Ｌ３を
接続したことであり、その他の第５の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。こ
こで負荷Ｚ２は、インダクタンス素子Ｌ１０，コンデン
サＣ１０の直列回路と、コンデンサＣ１０に並列接続し
た負荷ＬＯＡＤとから構成される。また、内蔵ダイオー
ドを有するＭＯＳＦＥＴの代わりにダイオードを逆並列
接続したトランジスタを設けている。
ものであり、図６に示した第５の実施の形態と異なる点
は、コンデンサＣ３，Ｃ４，トランスＴｏ，負荷Ｚ１，
ダイオードＤ３，Ｄ４を省略すると共にスイッチング素
子Ｑ１，Ｑ２の直列回路と並列にコンデンサＣ１１，Ｃ
１２の直列回路を接続し、スイッチング素子Ｑ１，Ｑ２
の接点及びコンデンサＣ１１，Ｃ１２の接点間に負荷Ｚ
２を接続し、インダクタンス素子Ｌ２を省略すると共に
平滑コンデンサＣ１，ダイオードＤ５の接点及びダイオ
ードＤ６のアノード端子間にインダクタンス素子Ｌ３を
接続したことであり、その他の第５の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。こ
こで負荷Ｚ２は、インダクタンス素子Ｌ１０，コンデン
サＣ１０の直列回路と、コンデンサＣ１０に並列接続し
た負荷ＬＯＡＤとから構成される。また、内蔵ダイオー
ドを有するＭＯＳＦＥＴの代わりにダイオードを逆並列
接続したトランジスタを設けている。
【００４４】上記全ての実施の形態に示した様に構成し
たことにより、スイッチング素子Ｑ１、Ｑ２の回生モー
ドの判別を確実に行うことが可能となり、進相モード回
避の制御を確実に行うことが可能となる。なお、上記全
ての実施の形態に於いては、負荷Ｚ１，Ｚ２は他のどの
様な構成でも構わない。
たことにより、スイッチング素子Ｑ１、Ｑ２の回生モー
ドの判別を確実に行うことが可能となり、進相モード回
避の制御を確実に行うことが可能となる。なお、上記全
ての実施の形態に於いては、負荷Ｚ１，Ｚ２は他のどの
様な構成でも構わない。
【００４５】
【発明の効果】請求項１から請求項５に記載の発明によ
れば、電源投入時での突入電流を抑制可能であると共
に、電源投入時から安定状態までの過渡的な不安定状態
での進相モード回避を可能とし、スイッチング素子にか
かるストレスを低減可能な電源装置を提供できる。
れば、電源投入時での突入電流を抑制可能であると共
に、電源投入時から安定状態までの過渡的な不安定状態
での進相モード回避を可能とし、スイッチング素子にか
かるストレスを低減可能な電源装置を提供できる。
【００４６】
【００４７】
【図１】本発明に係る第１実施の形態を示す回路図であ
る。
る。
【図２】上記実施の形態に係る動作波形図である。
【図３】本発明に係る第２実施の形態に係る動作波形図
である。
である。
【図４】本発明に係る第３実施の形態を示す回路図であ
る。
る。
【図５】本発明に係る第４実施の形態を示す回路図であ
る。
る。
【図６】本発明に係る第５実施の形態を示す回路図であ
る。
る。
【図７】上記実施の形態に係る動作波形図である。
【図８】本発明に係る第６実施の形態を示す回路図であ
る。
る。
【図９】本発明に係る従来例を示す回路図である。
１ 制御部
Ｃ コンデンサ
ＩＮＶ インバータ回路
ＰＯＷ 電源回路
Ｑ スイッチング素子
Ｖｓ 交流電源
Ｚ 負荷
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/538
H02M 7/5387
Claims (5)
- 【請求項１】 交流電源を全波整流する整流器と、該整
流器の出力端に接続されたコンデンサと、該コンデンサ
に並列に接続された第１及び第２のスイッチング素子の
直列回路を有し、前記整流器からの出力を交流の高周波
電圧に変換して負荷に供給するインバータ回路と、該イ
ンバータ回路の発振動作を制御すると共に、前記第１の
スイッチング素子の両端電圧が低レベルであると前記第
１のスイッチング素子のオン信号を入力可能とする制御
部と、前記第２のスイッチング素子に並列に接続され
た、インダクタンス素子と平滑コンデンサとの直列回路
とを有する電源装置であって、前記制御部は、前記交流
電源投入後から前記平滑コンデンサの両端電圧が所定値
に達するまで前記インバータ回路の発信動作を停止する
ことを特徴とする電源装置。 - 【請求項２】 交流電源を全波整流する整流器と、該整
流器の出力端に接続されたコンデンサと、該コンデンサ
に並列に接続された第１及び第２のスイッチング素子の
直列回路を有し、前記整流器からの出力を交流の高周波
電圧に変換して負荷に供給するインバータ回路と、該イ
ンバータ回路の発振動作を制御すると共に、前記第１の
スイッチング素子の両端電圧が低レベルであると前記第
１のスイッチング素子のオン信号を入力可能とする制御
部と、前記第２のスイッチング素子に並列に接続され
た、インダクタンス素子と平滑コンデンサとの直列回路
とを有する電源装置であって、前記制御部は、前記交流
電源投入後から前記インバータ回路に印加される電圧が
所定値に達するまで前記インバータ回路の発信動作を停
止することを特徴とする電源装置。 - 【請求項３】 前記交流電源投入後から前記平滑コンデ
ンサの両端電圧が所定値に達するまで前記平滑コンデン
サを充電する充電部を有することを特徴とする請求項１
に記載の電源装置。 - 【請求項４】 前記交流電源投入後から前記インバータ
回路に印加される電圧が所定値に達するまで前記平滑コ
ンデンサを充電する充電部を有することを特徴とする請
求項２に記載の電源装置。 - 【請求項５】 前記充電部は、少なくとも前記第１のス
イッチング素子を含み、前記第２のスイッチング素子を
オフすると共に、前記第１のスイッチング素 子を制御す
ることにより前記平滑コンデンサの両端電圧を制御する
ことを特徴とする請求項３に記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951595A JP3405024B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27951595A JP3405024B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121551A JPH09121551A (ja) | 1997-05-06 |
| JP3405024B2 true JP3405024B2 (ja) | 2003-05-12 |
Family
ID=17612117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27951595A Expired - Fee Related JP3405024B2 (ja) | 1995-10-27 | 1995-10-27 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405024B2 (ja) |
-
1995
- 1995-10-27 JP JP27951595A patent/JP3405024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09121551A (ja) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194885B1 (en) | Boosting active filter system and controller for boosting active filter | |
| US20050190583A1 (en) | Soft-switching half-bridge inverter power supply system | |
| US7719139B2 (en) | Power supply unit | |
| JPH06197545A (ja) | スイッチモード電源 | |
| US20060055386A1 (en) | Power factor improving circuit and control circuit for power factor improving circuit | |
| JP2008306927A (ja) | 電源装置 | |
| KR20010075362A (ko) | 과전력 및 과전류 보호를 위한 공진 모드 전원 | |
| US5570277A (en) | Switching power supply apparatus | |
| JP2002369517A (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
| US9979297B2 (en) | Current resonant power supply device | |
| JP2784136B2 (ja) | スイッチング電源の過負荷・短絡保護回路 | |
| JP3459143B2 (ja) | スイッチングコンバータにおける過負荷保護方法 | |
| JP2007295800A (ja) | 電源回路 | |
| JP3013776B2 (ja) | 無停電性スイッチングレギュレータ | |
| JPH0564432A (ja) | 電源装置 | |
| JP3405024B2 (ja) | 電源装置 | |
| JP2002354798A (ja) | スイッチング電源装置 | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| CN112928926A (zh) | 一种直流变换器 | |
| JPH06111978A (ja) | 放電灯点灯装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| JP2003319655A (ja) | 電源回路 | |
| JP2001309657A (ja) | スイッチング電源回路 | |
| JPH09121552A (ja) | 電源装置 | |
| JPH11235030A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |