JP3403118B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3403118B2
JP3403118B2 JP13800199A JP13800199A JP3403118B2 JP 3403118 B2 JP3403118 B2 JP 3403118B2 JP 13800199 A JP13800199 A JP 13800199A JP 13800199 A JP13800199 A JP 13800199A JP 3403118 B2 JP3403118 B2 JP 3403118B2
Authority
JP
Japan
Prior art keywords
electrode
main
pressure contact
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13800199A
Other languages
English (en)
Other versions
JP2000332231A (ja
Inventor
裕司 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13800199A priority Critical patent/JP3403118B2/ja
Publication of JP2000332231A publication Critical patent/JP2000332231A/ja
Application granted granted Critical
Publication of JP3403118B2 publication Critical patent/JP3403118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、GTO(ゲートタ
ーンオフ)サイリスタに好適な半導体装置に関し、特
に、局所的な電流の集中によって発生する熱の放散効率
を高めるための改良に関する。
【0002】
【従来の技術】図8は、この発明の背景となる従来のパ
ワーGTOサイリスタの構造を示す縦断面図である。この
装置151は、半導体基板51、カソード電極52、ア
ノード電極53、ゲート電極54、一組の圧接導体5
5,56、および、絶縁膜57を備えている。
【0003】半導体基板51は、第1および第2主面を
有しており、第1主面にカソード電極52が接続され、
第2主面にアノード電極53が接続されている。また、
第1主面のカソード電極52の周囲には、ゲート電極5
4が設けられている。圧接導体55,56は、互いに押
し合うように押圧されており、それにより、カソード電
極52およびアノード電極56へ圧接されている。
【0004】半導体基板51は、第1主面に突起部を有
しており、カソード電極52は、この突起部の頭部に接
続されている。それによって、圧接導体55はカソード
電極52にのみ接触し、ゲート電極54は圧接導体55
から電気的に容易に絶縁される。また、ゲート電極54
は、絶縁膜57によって覆われている。
【0005】カソード電極52は、ゲート電極54の存
在のために、不可避的に、半導体基板51の第1主面の
ある限られた範囲のみを覆っている。その範囲は、通常
において、約50%である。したがって、第2主面の約
全体が、アノード電極56を通じて圧接導体56へ接続
されるのに対して、第1主面は、約50%の面積での
み、カソード電極52を通じて圧接導体55へと接続さ
れる。
【0006】
【発明が解決しようとする課題】従来装置151は以上
のように構成されるので、装置151が動作するときに
半導体基板51の内部で発生した熱は、アノード電極5
3を通じて圧接導体56へ放散し易いが、カソード電極
52を通じた圧接導体55への熱放散の効率は良好では
ないという問題点があった。すなわち、熱放散に関し
て、半導体基板1の第1および第2主面の間で、不均衡
が存在していた。
【0007】半導体基板51の内部には複数の半導体層
が存在するが、この半導体層の不均一によって、局所的
に電流が集中し、それによって、局所的な発熱が生じる
場合がある。特に、半導体基板51の周端面には、電気
耐圧処理が施されているが,この周端面付近において、
漏れ電流による発熱が生じる場合がある。このような局
所的に発生する熱の円滑な放散が妨げられると、素子の
動作に不都合を生じる場合がある。
【0008】この発明は、従来の装置における上記した
問題点を解消するためになされたもので、局所的な電流
の集中によって発生する熱の放散効率を高め、それによ
り、信頼性を改善した半導体装置を得ることを目的とし
ている。
【0009】
【課題を解決するための手段】第1の発明の装置は、半
導体装置であって、第1および第2主面を有する半導体
基板と、前記第1主面に設けられた制御電極と、前記第
1主面に接続され前記制御電極よりも突出した第1主電
極と、前記第2主面に接続された第2主電極と、前記第
1主電極に押圧力をもって接触する第1圧接導体と、前
記第2主電極に押圧力をもって接触する第2圧接導体
と、CVD法によって堆積され、前記制御電極を覆いダ
イヤモンド膜またはダイヤモンドライクカーボン膜とし
て形成された絶縁膜と、を備える。
【0010】第2の発明の装置は、第1の発明の半導体
装置において、前記第1主電極と一体的に連結し前記絶
縁膜を覆う導体を、さらに備える。
【0011】第3の発明の装置では、第2の発明の半導
体装置において、前記第1圧接導体が前記第1主電極に
加えて前記導体にも押圧力をもって接触している。
【0012】第4の発明の装置では、第1の発明の半導
体装置において、前記第1圧接導体が前記第1主電極に
加えて前記絶縁膜にも押圧力をもって接触している。
【0013】第5の発明の装置は、第1ないし第4のい
ずれかの発明の半導体装置において、前記半導体基板の
周端面を覆いダイヤモンド膜またはダイヤモンドライク
カーボン膜として形成された別の絶縁膜を、さらに備え
る。
【0014】第6の発明の装置は、半導体装置であっ
て、第1および第2主面を有する半導体基板と、前記第
1主面に設けられた制御電極と、前記第1主面に接続さ
れ前記制御電極よりも突出した第1主電極と、前記第2
主面に接続された第2主電極と、前記第1主電極に押圧
力をもって接触する第1圧接導体と、前記第2主電極に
押圧力をもって接触する第2圧接導体と、前記半導体基
板の周端面を覆い、ダイヤモンド膜またはダイヤモンド
ライクカーボン膜として形成された絶縁膜とを、備え
る。
【0015】
【発明の実施の形態】(実施の形態1)図1は、実施の
形態1の半導体装置の構造を示す縦断面図である。この
装置101は、パワーGTOサイリスタとして構成されて
おり、半導体基板1、カソード電極2、アノード電極
3、ゲート電極4、一組の圧接導体5,6、および、絶
縁膜7を備えている。
【0016】半導体基板1は、第1および第2主面を有
しており、第1主面にカソード電極2が接続され、第2
主面にアノード電極3が接続されている。カソード電極
2およびアノード電極3は、電気伝導性および熱伝導性
に優れる金属で構成されている。半導体基板1の内部に
は、pn接合を有する半導体層(図示を略する)が形成
されている。また、第1主面のカソード電極2の周囲に
は、ゲート電極4が設けられている。ゲート電極4は、
図示しないゲート絶縁膜を介して、半導体基板1の第1
主面に対向している。圧接導体5の主面はカソード電極
2に接触し、圧接導体6の主面はアノード電極3に接触
している。
【0017】圧接導体5,6は、互いに押し合うように
押圧されており、それにより、カソード電極2およびア
ノード電極3へ圧接されている。その結果、カソード電
極2およびアノード電極3は、それぞれ、圧接導体5お
よび6へと、電気的に接続されると同時に、熱的にも接
続される。圧接導体5,6は、電気伝導性および熱伝導
性に優れる金属で構成されている。
【0018】半導体基板1は、第1主面に突起部1aを
有しており、カソード電極2は、この突起部1aの頭部
に接続されている。それによって、カソード電極2がゲ
ート電極4よりも突出するので、圧接導体5はカソード
電極2にのみ接触し、ゲート電極4は圧接導体5から電
気的に容易に絶縁される。
【0019】ゲート電極4は、絶縁膜7によって覆われ
ている。絶縁膜7は、第1に、半導体基板1の第1主面
およびゲート電極4を、圧接導体5から一層確実に電気
的に絶縁するとともに、損傷、汚染等から保護する役割
を果たしている。絶縁膜7は、従来装置151とは異な
り、電気絶縁性とともに熱伝導性にすぐれたダイヤモン
ド膜またはダイヤモンドライクカーボン膜で形成されて
いる。それによって、絶縁膜7は、第2に、第1主面に
おける熱の放散効率を高める役割をも果たす。ダイヤモ
ンド膜およびダイヤモンドライクカーボン膜は、例え
ば、CVD(化学気相成長)法を用いて堆積することが
可能である。
【0020】従来装置151と同様に、カソード電極2
は、ゲート電極4の存在のために、不可避的に、半導体
基板1の第1主面のある限られた範囲を覆うに過ぎな
い。その範囲は、通常において、約50%である。した
がって、第2主面の約全体が、アノード電極3を通じて
圧接導体6へ接続されるのに対して、第1主面は、約5
0%の面積でのみ、カソード電極2を通じて圧接導体5
へと接続される。
【0021】しかしながら、装置101では、絶縁膜7
が、熱伝導性に優れたダイヤモンド膜またはダイヤモン
ドライクカーボン膜として形成されているので、半導体
基板1の内部で発生した熱Hは、図1の矢印が示すよう
に、カソード電極2およびアノード電極3を伝導するだ
けでなく、絶縁膜7をも伝導することにより、広く拡散
し、さらに圧接導体5,6または外部へと放散される。
したがって、半導体基板1の内部に形成されている複数
の半導体層(図示を略する)の特性上の不均一によって
局所的な電流集中が生じ、それにより、局所的な発熱が
生じても、迅速な熱の放散が行われるので、半導体基板
1の全体にわたる温度の均一化を図ることができる。
【0022】(実施の形態2)図2は、実施の形態2の
半導体装置の構造を示す縦断面図である。なお、以下の
図において、図1に示した実施の形態1の装置と同一部
分または相当部分(同一材料で同一機能をもつ部分)に
ついては、同一符号を付してその詳細な説明を略する。
【0023】この装置102は、実施の形態1の装置1
01と同様に、パワーGTOサイリスタとして構成されて
いるが、カソード電極2と一体的に連結しカソード電極
2と同一材料で構成される導体15が、絶縁膜7の表面
を覆い、しかも、圧接導体5の主面に接触している点に
おいて、装置101とは特徴的に異なっている。すなわ
ち、圧接導体5は、カソード電極2と導体15の双方に
圧接している。
【0024】このため、半導体基板1の内部に発生し、
絶縁膜7へと伝導した熱が、導体15を介することによ
り圧接導体5へと、一層効率よく放散される。したがっ
て、半導体基板1に局所的な発熱が生じても、熱の放散
が一層迅速に行われるので、半導体基板1の全体にわた
る温度の均一化を、より効果的に図ることができる。さ
らに、カソード電極2と圧接導体5との間の熱抵抗も緩
和される。また、圧接導体5からカソード電極2へ印加
される押圧力が、導体15へと分散されるので、押圧力
に起因するカソード電極2の変形が低減される。
【0025】図3が示す半導体装置102aのように、
導体15は、圧接導体5へと接続されることなく、圧接
導体5との間に空隙を保つように、絶縁膜7を覆っても
よい。このとき、装置102に比べて熱放散の効率は劣
るが、絶縁膜7が導体15で覆われているために、導体
15を通じてより広く効果的に熱が拡散するので、装置
101に比べると、なお、熱放散の効率は高い。
【0026】(実施の形態3)図4は、実施の形態3の
半導体装置の構造を示す縦断面図である。この装置10
3は、実施の形態1の装置101と同様にパワーGTOサ
イリスタとして構成されているが、絶縁膜7が、圧接導
体5の主面に接触し、圧接導体5によって、カソード電
極2ととともに押圧される点において、装置101とは
特徴的に異なっている。
【0027】このため、半導体基板1の内部に発生し、
絶縁膜7へと伝導した熱が、圧接導体5へと、一層効率
よく放散される。したがって、半導体基板1に局所的な
発熱が生じても、熱の放散が一層迅速に行われるので、
半導体基板1の全体にわたる温度の均一化を、より効果
的に図ることができる。また、圧接導体5からカソード
電極2へ印加される押圧力が、絶縁膜7へと分散される
ので、押圧力に起因するカソード電極2の変形が低減さ
れる。
【0028】図5が示す半導体装置103aのように、
圧接導体5の半導体基板1に対向する主面は、必ずしも
平坦でなくてもよく、カソード電極2と絶縁膜7との双
方が、圧接導体5に押圧されておれば、装置103と同
様の効果が得られる。ただし、圧接導体5の主面が平坦
である装置103では、圧接導体5の製造が容易である
という利点が得られる。
【0029】(実施の形態4)図6は、実施の形態4の
半導体装置の構造を示す縦断面図である。この装置10
4は、実施の形態1の装置101と同様にパワーGTOサ
イリスタとして構成されているが、半導体基板1の周端
面を覆う絶縁膜13が設けられ、しかも、この絶縁膜1
3が、絶縁膜7と同様に、ダイヤモンド膜またはダイヤ
モンドライクカーボン膜として形成されている点におい
て、装置101とは特徴的に異なっている。
【0030】このため、半導体基板1の周端面付近にお
いて漏れ電流に起因して発生した熱Hは、図6の矢印が
示すように、絶縁膜13を伝導することにより、効果的
に拡散し、さらに外部へと放散される。したがって、漏
れ電流に由来する局所的な電流集中が生じ、それによ
り、局所的な発熱が生じても、迅速な熱の放散が行われ
るので、半導体基板1の全体にわたる温度の均一化を図
ることができる。
【0031】図7が示す半導体装置104aのように、
ゲート電極4を覆う絶縁膜が、ダイヤモンド膜等として
の絶縁膜7に代えて、従来装置151でも使用される絶
縁膜57と同等の材料で構成される絶縁膜12に置き換
えられてもよい。この装置104aにおいても、少なく
とも、漏れ電流に由来する局所的な温度上昇を抑制する
効果は、装置104と同様に得られる。
【0032】(変形例)以上の実施の形態では、半導体
装置がGTOサイリスタとして構成された例について説明
したが、本発明の半導体装置はGTOサイリスタへ限定さ
れるものではない。本発明は、半導体基板の第1および
第2主面に、それぞれ、第1および第2主電極が接続さ
れ、第1主面には、第1主電極の他に、制御電極が設け
られており、第1主電極は制御電極よりも突出してお
り、それによって、一組の圧接導体が、第1および第2
主電極に押圧力をもって接触している半導体装置一般に
適用可能である。制御電極は、一般に、半導体基板に絶
縁膜を介して対向するゲート電極だけでなく、半導体基
板に電気的に接続された制御電極であってもよい。
【0033】
【発明の効果】第1の発明の装置では、熱伝導性に優れ
たダイヤモンド膜またはダイヤモンドライクカーボン膜
として形成された絶縁膜が制御電極を覆っているので、
半導体基板の第1主面を通じての熱の放散効率が高めら
れ、第1および第2主面を通じての熱の放散効率の間の
不均衡が緩和される。このため、半導体基板の内部に局
所的な電流集中が生じ、それにより、局所的な発熱が生
じても、迅速な熱の放散が行われるので、半導体基板の
全体にわたる温度の均一化を図ることができる。
【0034】第2の発明の装置では、絶縁膜が第1主電
極に一体的に連結した導体で覆われているので、熱の放
散効率が一層高められる。
【0035】第3の発明の装置では、第1圧接導体が第
1主電極とともに絶縁膜を覆う導体にも押圧力をもって
接触しているので、絶縁膜を通じての熱の放散効率がさ
らに高められる。また、第1主電極と第1圧接導体との
間の熱抵抗も低減される。さらに、第1主電極に印加さ
れる押圧力が分散されるので、第1主電極の変形が低減
される。
【0036】第4の発明の装置では、第1圧接導体が第
1主電極とともに絶縁膜にも押圧力をもって接触してい
るので、絶縁膜を通じての熱の放散効率がさらに高めら
れる。さらに、第1主電極に印加される押圧力が分散さ
れるので、第1主電極の変形が低減される。
【0037】第5の発明の装置では、半導体基板の周端
面が、ダイヤモンド膜またはダイヤモンドライクカーボ
ン膜として形成された絶縁膜で覆われるので、周端面付
近において漏れ電流に起因して局所的に発生する熱が、
周端面を覆う絶縁膜を通じて拡散し、さらに外部へと効
果的に放散される。したがって、漏れ電流に由来する局
所的な電流集中が生じ、それにより、局所的な発熱が生
じても、迅速な熱の放散が行われるので、半導体基板の
全体にわたる温度の均一化を図ることができる。
【0038】第6の発明の装置では、半導体基板の周端
面が、ダイヤモンド膜またはダイヤモンドライクカーボ
ン膜として形成された絶縁膜で覆われるので、周端面付
近において漏れ電流に起因して局所的に発生する熱が、
周端面を覆う絶縁膜を通じて拡散し、さらに外部へと効
果的に放散される。したがって、漏れ電流に由来する局
所的な電流集中が生じ、それにより、局所的な発熱が生
じても、迅速な熱の放散が行われるので、半導体基板の
全体にわたる温度の均一化を図ることができる。
【図面の簡単な説明】
【図1】 実施の形態1の装置の縦断面図である。
【図2】 実施の形態2の装置の縦断面図である。
【図3】 実施の形態2の別の例の装置の縦断面図であ
る。
【図4】 実施の形態3の装置の縦断面図である。
【図5】 実施の形態3の別の例の装置の縦断面図であ
る。
【図6】 実施の形態4の装置の縦断面図である。
【図7】 実施の形態4の別の例の装置の縦断面図であ
る。
【図8】 従来の装置の縦断面図である。
【符号の説明】
1 半導体基板、2 カソード電極(第1主電極)、3
アノード電極(第2主電極)、4 ゲート電極(制御
電極)、5 圧接導体(第1圧接導体)、6圧接導体
(第2圧接導体)、7 絶縁膜、13 絶縁膜、15
導体。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1および第2主面を有する半導体基板
    と、 前記第1主面に設けられた制御電極と、 前記第1主面に接続され前記制御電極よりも突出した第
    1主電極と、 前記第2主面に接続された第2主電極と、 前記第1主電極に押圧力をもって接触する第1圧接導体
    と、 前記第2主電極に押圧力をもって接触する第2圧接導体
    と、CVD法によって堆積され、 前記制御電極を覆いダイヤ
    モンド膜またはダイヤモンドライクカーボン膜として形
    成された絶縁膜と、を備える半導体装置。
  2. 【請求項2】 前記第1主電極と一体的に連結し、前記
    絶縁膜を覆う導体を、さらに備える、請求項1に記載の
    半導体装置。
  3. 【請求項3】 前記第1圧接導体が前記第1主電極に加
    えて前記導体にも押圧力をもって接触している、請求項
    2に記載の半導体装置。
  4. 【請求項4】 前記第1圧接導体が前記第1主電極に加
    えて前記絶縁膜にも押圧力をもって接触している、請求
    項1に記載の半導体装置。
  5. 【請求項5】 前記半導体基板の周端面を覆い、ダイヤ
    モンド膜またはダイヤモンドライクカーボン膜として形
    成された別の絶縁膜を、さらに備える請求項1ないし請
    求項4のいずれかに記載の半導体装置。
  6. 【請求項6】 第1および第2主面を有する半導体基板
    と、 前記第1主面に設けられた制御電極と、 前記第1主面に接続され前記制御電極よりも突出した第
    1主電極と、 前記第2主面に接続された第2主電極と、 前記第1主電極に押圧力をもって接触する第1圧接導体
    と、 前記第2主電極に押圧力をもって接触する第2圧接導体
    と、 前記半導体基板の周端面を覆い、ダイヤモンド膜または
    ダイヤモンドライクカーボン膜として形成された絶縁膜
    と、を備える半導体装置。
JP13800199A 1999-05-19 1999-05-19 半導体装置 Expired - Fee Related JP3403118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13800199A JP3403118B2 (ja) 1999-05-19 1999-05-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13800199A JP3403118B2 (ja) 1999-05-19 1999-05-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2000332231A JP2000332231A (ja) 2000-11-30
JP3403118B2 true JP3403118B2 (ja) 2003-05-06

Family

ID=15211755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13800199A Expired - Fee Related JP3403118B2 (ja) 1999-05-19 1999-05-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3403118B2 (ja)

Also Published As

Publication number Publication date
JP2000332231A (ja) 2000-11-30

Similar Documents

Publication Publication Date Title
JP3948377B2 (ja) 圧接型半導体装置
JP6320331B2 (ja) 電力用半導体装置
JP2006173437A (ja) 半導体装置
JP3003452B2 (ja) 二つの導体の導通接触構造
WO2005069381A1 (ja) 半導体装置のモジュール構造
US4881106A (en) DV/DT of power MOSFETS
EP0146928B1 (en) Power semiconductor device with mesa type structure
JP2004023083A (ja) 圧接型半導体装置
JP3403118B2 (ja) 半導体装置
JP7302670B2 (ja) 半導体装置
JP4281229B2 (ja) 平型半導体装置
JPH04293268A (ja) 半導体装置とその製造方法
JP2008166642A (ja) 放熱部材付き半導体デバイス
TWI825498B (zh) 具有散熱性的功率電晶體
TWI831713B (zh) 具有散熱性的功率電晶體的製作方法
KR100675275B1 (ko) 반도체 장치 및 이 장치의 패드 배치방법
JPH0555639A (ja) 熱電装置
WO2016039073A1 (ja) 半導体装置および半導体装置の製造方法
JP2007109857A (ja) 半導体モジュールの絶縁構造
GB2168529A (en) Electrical contacts for semiconductor devices
JPH08125181A (ja) 半導体装置
JPH09260557A (ja) 半導体装置およびその製造方法
JPH0897406A (ja) ゲートターンオフサイリスタおよび半導体素子
JP2002353392A (ja) 半導体装置
JPH09275186A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees