JP3400219B2 - 信号変化検出装置 - Google Patents
信号変化検出装置Info
- Publication number
- JP3400219B2 JP3400219B2 JP31237195A JP31237195A JP3400219B2 JP 3400219 B2 JP3400219 B2 JP 3400219B2 JP 31237195 A JP31237195 A JP 31237195A JP 31237195 A JP31237195 A JP 31237195A JP 3400219 B2 JP3400219 B2 JP 3400219B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- level
- input
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号のレベル
が変化状態にあるか否かを検出する信号変化検出装置に
関し、特に、装置故障時において入力信号が変化状態に
あるにも拘わらず誤って変化なし（一定状態）を示す出
力を発生することのないフェールセーフな信号変化検出
装置に関する。
が変化状態にあるか否かを検出する信号変化検出装置に
関し、特に、装置故障時において入力信号が変化状態に
あるにも拘わらず誤って変化なし（一定状態）を示す出
力を発生することのないフェールセーフな信号変化検出
装置に関する。
【０００２】
【従来の技術】従来の信号変化検出装置には、例えば、
本出願人により先に提案された、モータの回転停止確認
の手段、あるいは圧力を駆動源とする機械の残圧確認の
手段としてのフェールセーフな構成の回路を用いた検出
装置等がある（ＰＣＴ／ＪＰ９４／０１６４７，ＰＣＴ
／ＪＰ９４／００８５８参照）。
本出願人により先に提案された、モータの回転停止確認
の手段、あるいは圧力を駆動源とする機械の残圧確認の
手段としてのフェールセーフな構成の回路を用いた検出
装置等がある（ＰＣＴ／ＪＰ９４／０１６４７，ＰＣＴ
／ＪＰ９４／００８５８参照）。
【０００３】図13は、圧力系の残圧ゼロを確認するため
の、フォトインタラプター（フォトカプラ）を使用した
従来の残圧センサに用いられる回路の構成を示してい
る。この残圧センサは、図示されていない感圧パイプに
設られたスリット付のプレートを挟んで互いに対向する
位置にフォトインタラプター８の投光素子８ａと受光素
子８ｂが固定され、前記プレートの変位に応じて投光素
子８ａから発生する光ビームの受光素子８ｂでの受光量
が変化して受光素子８ｂの交流出力信号が変化する。こ
の交流出力信号は整流回路10で直流信号ｅ1 に変換され
て、抵抗Ｒ３を介してフェールセーフな２入力ウィンド
ウ・コンパレータ／ＡＮＤゲートを利用したウィンドウ
・コンパレータＷＣ１の入力端子Ａに入力される。ま
た、抵抗Ｒ３を介した直流信号ｅ1 には、交流信号を発
生する発振器11の出力が抵抗Ｒ４を介して重畳されて、
コンデンサＣ４を介して増幅器12に入力される。
の、フォトインタラプター（フォトカプラ）を使用した
従来の残圧センサに用いられる回路の構成を示してい
る。この残圧センサは、図示されていない感圧パイプに
設られたスリット付のプレートを挟んで互いに対向する
位置にフォトインタラプター８の投光素子８ａと受光素
子８ｂが固定され、前記プレートの変位に応じて投光素
子８ａから発生する光ビームの受光素子８ｂでの受光量
が変化して受光素子８ｂの交流出力信号が変化する。こ
の交流出力信号は整流回路10で直流信号ｅ1 に変換され
て、抵抗Ｒ３を介してフェールセーフな２入力ウィンド
ウ・コンパレータ／ＡＮＤゲートを利用したウィンドウ
・コンパレータＷＣ１の入力端子Ａに入力される。ま
た、抵抗Ｒ３を介した直流信号ｅ1 には、交流信号を発
生する発振器11の出力が抵抗Ｒ４を介して重畳されて、
コンデンサＣ４を介して増幅器12に入力される。
【０００４】前記プレートが変位せず直流信号ｅ1 のレ
ベルが変化しない場合、増幅器12では、重畳された信号
の交流成分、即ち、発振器11の出力信号が増幅され出力
信号ｅ2 が生成される。この出力信号ｅ2 は、発振器11
で発生した交流信号を整流して直流信号を発生するよう
に設定された整流回路13で整流されて、出力信号ｅ3が
高レベルの直流信号となった後、ウィンドウ・コンパレ
ータＷＣ１の入力端子Ｂに入力される。一方、前記プレ
ートが変位し直流信号ｅ1 のレベルが変化する場合、直
流信号ｅ1 の変化分も増幅器12の入力に伝達される。こ
の変化分によって増幅器12が飽和するため発振器11の出
力信号は増幅器12で増幅されず、よって、整流回路13の
出力信号ｅ3 は低レベルとなる。
ベルが変化しない場合、増幅器12では、重畳された信号
の交流成分、即ち、発振器11の出力信号が増幅され出力
信号ｅ2 が生成される。この出力信号ｅ2 は、発振器11
で発生した交流信号を整流して直流信号を発生するよう
に設定された整流回路13で整流されて、出力信号ｅ3が
高レベルの直流信号となった後、ウィンドウ・コンパレ
ータＷＣ１の入力端子Ｂに入力される。一方、前記プレ
ートが変位し直流信号ｅ1 のレベルが変化する場合、直
流信号ｅ1 の変化分も増幅器12の入力に伝達される。こ
の変化分によって増幅器12が飽和するため発振器11の出
力信号は増幅器12で増幅されず、よって、整流回路13の
出力信号ｅ3 は低レベルとなる。
【０００５】ウィンドウ・コンパレータＷＣ１では、各
入力端子Ａ，Ｂに入力された信号の閾値演算がそれぞれ
行われ、その結果に基づいて発振出力が生成される。そ
して、ウィンドウ・コンパレータＷＣ１で発振出力が発
生すると、その発振出力が整流回路19で整流されて、残
圧センサの出力信号Ｆ１が高レベル（論理値１）となる
ような構成である。このウィンドウ・コンパレータＷＣ
１の入力端子Ａでは直流信号ｅ1 のレベル監視が行われ
る。例えば、抵抗Ｒ３が断線した場合、直流信号ｅ1 の
変化に依存せず発振器11の出力信号だけが増幅器12に入
力され整流回路13の出力信号ｅ3 が常に生成されてしま
う。このため、直流信号ｅ1 のレベル監視は、少なくと
も直流信号ｅ1 が抵抗Ｒ３を介してコンデンサＣ４に入
力されていることを確認するために行われる。このレベ
ル監視を行うことで抵抗Ｒ３が断線した場合にはウィン
ドウ・コンパレータＷＣ１の入力端子Ａの入力レベルは
入力端子Ａに設定される閾値より小さくなり、ウィンド
ウ・コンパレータＷＣ１は整流回路13の出力信号ｅ3 の
レベルに拘わらず発振出力を発生しなくなる。
入力端子Ａ，Ｂに入力された信号の閾値演算がそれぞれ
行われ、その結果に基づいて発振出力が生成される。そ
して、ウィンドウ・コンパレータＷＣ１で発振出力が発
生すると、その発振出力が整流回路19で整流されて、残
圧センサの出力信号Ｆ１が高レベル（論理値１）となる
ような構成である。このウィンドウ・コンパレータＷＣ
１の入力端子Ａでは直流信号ｅ1 のレベル監視が行われ
る。例えば、抵抗Ｒ３が断線した場合、直流信号ｅ1 の
変化に依存せず発振器11の出力信号だけが増幅器12に入
力され整流回路13の出力信号ｅ3 が常に生成されてしま
う。このため、直流信号ｅ1 のレベル監視は、少なくと
も直流信号ｅ1 が抵抗Ｒ３を介してコンデンサＣ４に入
力されていることを確認するために行われる。このレベ
ル監視を行うことで抵抗Ｒ３が断線した場合にはウィン
ドウ・コンパレータＷＣ１の入力端子Ａの入力レベルは
入力端子Ａに設定される閾値より小さくなり、ウィンド
ウ・コンパレータＷＣ１は整流回路13の出力信号ｅ3 の
レベルに拘わらず発振出力を発生しなくなる。
【０００６】
【発明が解決しようとする課題】しかし、上述した従来
の装置には次のような問題点がある。前記直流信号ｅ1
の検出すべきレベル変化（即ち、増幅器12が飽和して整
流回路13の出力信号ｅ3 が高レベルとならない直流信号
ｅ1 のレベル変化）が小さい場合、増幅器12の増幅度を
大きく設定しなければならない。しかし、増幅器12の増
幅度を大きくすると、例えば、実際にはプレートの変位
がなく、従って直流信号ｅ1 のレベル変化がなくて整流
回路13から高レベルの出力信号ｅ3 が生成されて良い状
態にあるにも拘わらず、装置に加わる振動や衝撃等の影
響を受けて受光素子８ｂの光ビームの受光量が変化し直
流信号ｅ1 が僅かに変化するようなときに、その僅かな
変化によって増幅器12が飽和して整流回路13の出力信号
ｅ3 が生成されなくなってしまう。即ち、このような構
成の装置では振動や衝撃等に対して弱い電気的処理が行
われることになる。
の装置には次のような問題点がある。前記直流信号ｅ1
の検出すべきレベル変化（即ち、増幅器12が飽和して整
流回路13の出力信号ｅ3 が高レベルとならない直流信号
ｅ1 のレベル変化）が小さい場合、増幅器12の増幅度を
大きく設定しなければならない。しかし、増幅器12の増
幅度を大きくすると、例えば、実際にはプレートの変位
がなく、従って直流信号ｅ1 のレベル変化がなくて整流
回路13から高レベルの出力信号ｅ3 が生成されて良い状
態にあるにも拘わらず、装置に加わる振動や衝撃等の影
響を受けて受光素子８ｂの光ビームの受光量が変化し直
流信号ｅ1 が僅かに変化するようなときに、その僅かな
変化によって増幅器12が飽和して整流回路13の出力信号
ｅ3 が生成されなくなってしまう。即ち、このような構
成の装置では振動や衝撃等に対して弱い電気的処理が行
われることになる。
【０００７】そこで、振動や衝撃等の影響をフィルター
で除去する手段を備えることが考えられる。通常、機械
系の振動周波数として配慮される帯域は１０〜５５Ｈｚ
である。図14に示すような抵抗ＲLPとコンデンサＣLPと
で構成されるローパスフィルターＬＰＦを整流回路10と
抵抗Ｒ３との間に設け前記周波数帯域の信号変化を除去
するような場合には、例えば、１０Ｈｚの信号成分を４
０ｄＢ減衰させるとき１Ｈｚの信号成分も２０ｄＢ減衰
させてしまう（図２の抵抗ＲLPとコンデンサＣ LPとを多
段としても、前記１Ｈｚの信号成分の減衰量はあまり変
わらない）。即ち、フィルターを用いて１０Ｈｚ程度の
振動や衝撃等の影響を除去しようとすると、直流信号ｅ
1 の検出すべきレベル変化も減衰してしまう。このため
フィルターを用いるだけでは振動や衝撃等の影響の問題
を解決することは難しい。
で除去する手段を備えることが考えられる。通常、機械
系の振動周波数として配慮される帯域は１０〜５５Ｈｚ
である。図14に示すような抵抗ＲLPとコンデンサＣLPと
で構成されるローパスフィルターＬＰＦを整流回路10と
抵抗Ｒ３との間に設け前記周波数帯域の信号変化を除去
するような場合には、例えば、１０Ｈｚの信号成分を４
０ｄＢ減衰させるとき１Ｈｚの信号成分も２０ｄＢ減衰
させてしまう（図２の抵抗ＲLPとコンデンサＣ LPとを多
段としても、前記１Ｈｚの信号成分の減衰量はあまり変
わらない）。即ち、フィルターを用いて１０Ｈｚ程度の
振動や衝撃等の影響を除去しようとすると、直流信号ｅ
1 の検出すべきレベル変化も減衰してしまう。このため
フィルターを用いるだけでは振動や衝撃等の影響の問題
を解決することは難しい。
【０００８】また、振動や衝撃等の影響を配慮しなくて
も良いような場合であっても、直流信号ｅ1 のレベル変
化が小さいときには、そのレベル変化がコンデンサＣ４
で減衰して増幅器12に伝達されなくなるため、コンデン
サＣ４の静電容量を大きくして（あるいは、増幅器12の
入力抵抗を大きくして）、低周波信号成分を増幅できる
ようにしなければならない。しかし、例えば、コンデン
サＣ４の静電容量を大きくすると回路を小型化すること
は難しくなる。
も良いような場合であっても、直流信号ｅ1 のレベル変
化が小さいときには、そのレベル変化がコンデンサＣ４
で減衰して増幅器12に伝達されなくなるため、コンデン
サＣ４の静電容量を大きくして（あるいは、増幅器12の
入力抵抗を大きくして）、低周波信号成分を増幅できる
ようにしなければならない。しかし、例えば、コンデン
サＣ４の静電容量を大きくすると回路を小型化すること
は難しくなる。
【０００９】本発明は上記の問題に着目してなされたも
ので、振動や衝撃等の影響を受け難く、回路を小型化す
るのに適し、且つ、装置の故障時に入力信号のレベル変
化があるにも拘わらず、入力信号のレベル変化なしを示
す信号を誤って出力することのないフェールセーフな出
力誤り特性を備えた信号変化検出装置を提供することを
目的とする。
ので、振動や衝撃等の影響を受け難く、回路を小型化す
るのに適し、且つ、装置の故障時に入力信号のレベル変
化があるにも拘わらず、入力信号のレベル変化なしを示
す信号を誤って出力することのないフェールセーフな出
力誤り特性を備えた信号変化検出装置を提供することを
目的とする。
【００１０】
【課題を解決するための手段】このため本発明のうちの
請求項１に記載の発明では、入力信号のレベルが変化状
態にあるか否かを検出して変化なしの時に高レベルの出
力信号を発生し変化状態にある時に低レベルの出力信号
を発生する信号変化検出装置において、前記入力信号に
高周波交流信号を重畳する信号発生手段と、該信号発生
手段の高周波交流信号が重畳された合成信号を所定の周
期でスイッチングするスイッチ手段と、該スイッチ手段
のスイッチングされた出力信号を増幅し、前記スイッチ
手段が開成した時の入力レベルと前記スイッチ手段が閉
成した時の入力レベルとの差が所定値以上である場合に
前記スイッチ手段が閉成した状態が継続する間の増幅出
力が飽和する増幅手段と、前記スイッチ手段の出力と前
記増幅手段の入力との間に介装された結合コンデンサ
と、前記増幅手段の交流増幅出力を整流する整流手段
と、該整流手段の出力の立ち下がり時のレベルを一定期
間高レベルに保持するレベル保持手段と、該レベル保持
手段の出力信号と前記入力信号との論理積演算を行い、
両信号が共に所定値以上の高レベルにある時前記入力信
号のレベル変化なしを示す高レベルに相当する論理値１
の出力を発生すると共に故障時には低レベルに相当する
論理値０の出力を発生するフェールセーフな第１の論理
積演算手段とを含んで構成したことを特徴とする。
請求項１に記載の発明では、入力信号のレベルが変化状
態にあるか否かを検出して変化なしの時に高レベルの出
力信号を発生し変化状態にある時に低レベルの出力信号
を発生する信号変化検出装置において、前記入力信号に
高周波交流信号を重畳する信号発生手段と、該信号発生
手段の高周波交流信号が重畳された合成信号を所定の周
期でスイッチングするスイッチ手段と、該スイッチ手段
のスイッチングされた出力信号を増幅し、前記スイッチ
手段が開成した時の入力レベルと前記スイッチ手段が閉
成した時の入力レベルとの差が所定値以上である場合に
前記スイッチ手段が閉成した状態が継続する間の増幅出
力が飽和する増幅手段と、前記スイッチ手段の出力と前
記増幅手段の入力との間に介装された結合コンデンサ
と、前記増幅手段の交流増幅出力を整流する整流手段
と、該整流手段の出力の立ち下がり時のレベルを一定期
間高レベルに保持するレベル保持手段と、該レベル保持
手段の出力信号と前記入力信号との論理積演算を行い、
両信号が共に所定値以上の高レベルにある時前記入力信
号のレベル変化なしを示す高レベルに相当する論理値１
の出力を発生すると共に故障時には低レベルに相当する
論理値０の出力を発生するフェールセーフな第１の論理
積演算手段とを含んで構成したことを特徴とする。
【００１１】かかる構成によれば、信号レベルが時間変
化する入力信号が入力されると、第１の論理積演算手段
に入力されると共に、信号発生手段で高周波交流信号が
重畳されてスイッチ手段に入力される。スイッチ手段で
は、所定の周期でスイッチが閉成して入力された信号が
結合コンデンサを介して増幅手段の入力に伝達される。
この時、増幅手段はスイッチ手段が開成した時の入力レ
ベルとスイッチ手段が閉成した時の入力レベルとの差が
所定値以上である場合にその閉成した状態が継続する間
の増幅出力が飽和して入力に含まれる高周波交流信号成
分が出力に伝達されない。一方、前記入力レベルとの差
が所定値よりも小さい場合には増幅出力が飽和すること
なく入力に含まれる高周波交流信号成分が増幅出力され
る。増幅手段の出力の高周波交流信号成分は整流手段で
整流されて直流信号となり、第１の論理積演算手段に入
力されると共にこの直流信号はレベル保持手段で立ち下
がり時のレベルが一定期間高レベルに保持される。第１
の論理積演算手段では、入力された入力信号及びレベル
保持手段からの直流信号が共に高レベルにある時、入力
信号のレベル変化なしを示す高レベルに相当する論理値
１の出力を発生し、それ以外の時には故障時には低レベ
ルに相当する論理値０の出力を発生する。
化する入力信号が入力されると、第１の論理積演算手段
に入力されると共に、信号発生手段で高周波交流信号が
重畳されてスイッチ手段に入力される。スイッチ手段で
は、所定の周期でスイッチが閉成して入力された信号が
結合コンデンサを介して増幅手段の入力に伝達される。
この時、増幅手段はスイッチ手段が開成した時の入力レ
ベルとスイッチ手段が閉成した時の入力レベルとの差が
所定値以上である場合にその閉成した状態が継続する間
の増幅出力が飽和して入力に含まれる高周波交流信号成
分が出力に伝達されない。一方、前記入力レベルとの差
が所定値よりも小さい場合には増幅出力が飽和すること
なく入力に含まれる高周波交流信号成分が増幅出力され
る。増幅手段の出力の高周波交流信号成分は整流手段で
整流されて直流信号となり、第１の論理積演算手段に入
力されると共にこの直流信号はレベル保持手段で立ち下
がり時のレベルが一定期間高レベルに保持される。第１
の論理積演算手段では、入力された入力信号及びレベル
保持手段からの直流信号が共に高レベルにある時、入力
信号のレベル変化なしを示す高レベルに相当する論理値
１の出力を発生し、それ以外の時には故障時には低レベ
ルに相当する論理値０の出力を発生する。
【００１２】また、請求項２に記載の発明では、請求項
１に記載の発明において、前記スイッチ手段が、電磁リ
レーと、該電磁リレーを所定の周期でスイッチングする
制御信号を発生すると共に故障時には前記制御信号の周
期が短くなることのない制御信号発生手段と、該制御信
号発生手段の制御信号に基づいて前記電磁リレーを駆動
する駆動手段とを含み、故障時には前記駆動手段が前記
電磁リレーの駆動を停止するフェールセーフな構成であ
ることを特徴とする。
１に記載の発明において、前記スイッチ手段が、電磁リ
レーと、該電磁リレーを所定の周期でスイッチングする
制御信号を発生すると共に故障時には前記制御信号の周
期が短くなることのない制御信号発生手段と、該制御信
号発生手段の制御信号に基づいて前記電磁リレーを駆動
する駆動手段とを含み、故障時には前記駆動手段が前記
電磁リレーの駆動を停止するフェールセーフな構成であ
ることを特徴とする。
【００１３】かかる構成によれば、前記スイッチ手段の
制御信号発生手段で生成される制御信号に基づいて駆動
手段より電磁リレーを励磁する駆動信号が出力される。
その駆動信号によって電磁リレーは所定の周期で動作し
て前記信号発生手段で高周波交流信号が重畳された入力
信号のスイッチングが行われる。よって、制御信号発生
手段は故障発生時に制御信号の周期が短くなることがな
いので、スイッチ手段に故障が発生した時でも入力信号
変化の検出感度が低下することない。また、電磁リレー
が短絡故障することもない。
制御信号発生手段で生成される制御信号に基づいて駆動
手段より電磁リレーを励磁する駆動信号が出力される。
その駆動信号によって電磁リレーは所定の周期で動作し
て前記信号発生手段で高周波交流信号が重畳された入力
信号のスイッチングが行われる。よって、制御信号発生
手段は故障発生時に制御信号の周期が短くなることがな
いので、スイッチ手段に故障が発生した時でも入力信号
変化の検出感度が低下することない。また、電磁リレー
が短絡故障することもない。
【００１４】また、請求項３に記載の発明では、請求項
１又は２に記載の発明において、前記スイッチ手段が閉
成するタイミングと前記整流手段の出力信号が高レベル
になるタイミングとが一致するか否かを検出し一致する
時高レベルの出力を発生する閉成検出部、及び前記スイ
ッチ手段が開成するタイミングと前記整流手段の出力信
号が低レベルになるタイミングとが一致しているか否か
を検出し一致する時高レベルの出力を発生する開成検出
部を有し、前記閉成検出部の高レベル出力と前記開成検
出部の高レベル出力とが交互に発生する場合前記スイッ
チ手段のスイッチング動作が正常であると判断するスイ
ッチ検査手段を含み、該スイッチ検査手段で前記スイッ
チ手段のスイッチング動作が正常であると判断されたと
き前記第１の論理積演算手段で行われた論理積演算結果
を有効とする構成としたことを特徴とする。
１又は２に記載の発明において、前記スイッチ手段が閉
成するタイミングと前記整流手段の出力信号が高レベル
になるタイミングとが一致するか否かを検出し一致する
時高レベルの出力を発生する閉成検出部、及び前記スイ
ッチ手段が開成するタイミングと前記整流手段の出力信
号が低レベルになるタイミングとが一致しているか否か
を検出し一致する時高レベルの出力を発生する開成検出
部を有し、前記閉成検出部の高レベル出力と前記開成検
出部の高レベル出力とが交互に発生する場合前記スイッ
チ手段のスイッチング動作が正常であると判断するスイ
ッチ検査手段を含み、該スイッチ検査手段で前記スイッ
チ手段のスイッチング動作が正常であると判断されたと
き前記第１の論理積演算手段で行われた論理積演算結果
を有効とする構成としたことを特徴とする。
【００１５】かかる構成によれば、スイッチ検査手段の
閉成検出部ではスイッチ手段が閉成するタイミングと整
流手段の出力信号が高レベルになるタイミングとが一致
すると高レベルの出力が発生し、開成検出部ではスイッ
チ手段が開成するタイミングと整流手段の出力信号が低
レベルになるタイミングとが一致すると高レベルの出力
が発生する。スイッチ手段のスイッチング動作が正常で
ある時、スイッチ手段が閉成し整流手段の出力信号が高
レベルになる状態とスイッチ手段が開成し整流手段の出
力信号が低レベルになる状態とが交互に発生するので、
閉成検出部の高レベル出力と開成検出部の高レベル出力
とが交互に発生する場合にスイッチ検査手段からスイッ
チ手段のスイッチング動作が正常であることを示す出力
が発生する。スイッチ検査手段の出力よりスイッチ手段
のスイッチング動作が正常であると判断されたき前記第
１の論理積演算手段で行われた演算結果が有効となる。
閉成検出部ではスイッチ手段が閉成するタイミングと整
流手段の出力信号が高レベルになるタイミングとが一致
すると高レベルの出力が発生し、開成検出部ではスイッ
チ手段が開成するタイミングと整流手段の出力信号が低
レベルになるタイミングとが一致すると高レベルの出力
が発生する。スイッチ手段のスイッチング動作が正常で
ある時、スイッチ手段が閉成し整流手段の出力信号が高
レベルになる状態とスイッチ手段が開成し整流手段の出
力信号が低レベルになる状態とが交互に発生するので、
閉成検出部の高レベル出力と開成検出部の高レベル出力
とが交互に発生する場合にスイッチ検査手段からスイッ
チ手段のスイッチング動作が正常であることを示す出力
が発生する。スイッチ検査手段の出力よりスイッチ手段
のスイッチング動作が正常であると判断されたき前記第
１の論理積演算手段で行われた演算結果が有効となる。
【００１６】また、請求項４に記載の発明では、請求項
１〜３のいずれか１つに記載の発明において、前記入力
信号のレベル変化の割合を求め、該レベル変化の割合が
一定値を超えた時低レベルの出力信号を発生し、前記レ
ベル変化の割合が一定値以下の時高レベルの出力信号を
発生する変化率検出手段と、該変化率検出手段の出力信
号と前記整流手段の出力信号との論理積演算を行い、両
信号が共に所定値以上の高レベルにある時高レベルに相
当する論理値１の出力を発生すると共に故障時には低レ
ベルに相当する論理値０の出力を発生するフェールセー
フな第２の論理積演算手段とを含み、該第２の論理積演
算手段から高レベルに相当する論理値１の出力が発生し
たとき前記第１の論理積演算手段で行われた論理積演算
結果を有効とする構成としたことを特徴とする。
１〜３のいずれか１つに記載の発明において、前記入力
信号のレベル変化の割合を求め、該レベル変化の割合が
一定値を超えた時低レベルの出力信号を発生し、前記レ
ベル変化の割合が一定値以下の時高レベルの出力信号を
発生する変化率検出手段と、該変化率検出手段の出力信
号と前記整流手段の出力信号との論理積演算を行い、両
信号が共に所定値以上の高レベルにある時高レベルに相
当する論理値１の出力を発生すると共に故障時には低レ
ベルに相当する論理値０の出力を発生するフェールセー
フな第２の論理積演算手段とを含み、該第２の論理積演
算手段から高レベルに相当する論理値１の出力が発生し
たとき前記第１の論理積演算手段で行われた論理積演算
結果を有効とする構成としたことを特徴とする。
【００１７】かかる構成によれば、変化率検出手段で入
力信号のレベル変化の割合が求められ、第２の論理積演
算手段で変化率検出手段の出力信号と前記整流手段の出
力信号との論理積演算が行われる。これによって入力信
号のレベル変化の割合が一定値以下で整流手段の出力信
号が高レベルの時、第２の論理積演算手段から高レベル
の出力が発生される。この時に前記第１の論理積演算手
段で行われた演算結果が有効となる。
力信号のレベル変化の割合が求められ、第２の論理積演
算手段で変化率検出手段の出力信号と前記整流手段の出
力信号との論理積演算が行われる。これによって入力信
号のレベル変化の割合が一定値以下で整流手段の出力信
号が高レベルの時、第２の論理積演算手段から高レベル
の出力が発生される。この時に前記第１の論理積演算手
段で行われた演算結果が有効となる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は本発明の信号変化検出装置の
第１の実施形態を示す回路図である。ただし、図13に示
した従来の回路と同一の構成部分には同一符号を付して
ある。図１において、本回路に入力される入力信号ｅ1
は、本検出装置が取り付けられる機器の動作状態等を示
す直流信号であり、この回路では入力信号ｅ1 のレベル
変化の有無が検出される。信号発生手段としての発振器
11は、高周波交流信号ω2 を発生し、抵抗Ｒ３を介した
入力信号ｅ1 に抵抗Ｒ４を介して重畳させて、合成信号
ｅ1 ＋ω2 を生成する。
基づいて説明する。図１は本発明の信号変化検出装置の
第１の実施形態を示す回路図である。ただし、図13に示
した従来の回路と同一の構成部分には同一符号を付して
ある。図１において、本回路に入力される入力信号ｅ1
は、本検出装置が取り付けられる機器の動作状態等を示
す直流信号であり、この回路では入力信号ｅ1 のレベル
変化の有無が検出される。信号発生手段としての発振器
11は、高周波交流信号ω2 を発生し、抵抗Ｒ３を介した
入力信号ｅ1 に抵抗Ｒ４を介して重畳させて、合成信号
ｅ1 ＋ω2 を生成する。
【００１９】発振器ＳＧ１は、周期ＴW で変化する信号
を発生し、その信号によってスイッチ素子ＳＷ１を駆動
する。スイッチ素子ＳＷ１は、後述する図４の（ｂ）に
示すように周期ＴW でスイッチングされ、時間ＴONの間
スイッチがＯＮ状態（閉成）となり、時間ＴWTの間スイ
ッチがＯＦＦ状態（開成）となる（ＴW ＝ＴON＋
ＴWT）。このスイッチ素子ＳＷ１には合成信号ｅ1 ＋ω
2 が入力され、スイッチがＯＮ状態のときに合成信号ｅ
1 ＋ω2 が出力されて、その出力がコンデンサＣ４の入
力信号Ｘ1 となる。従って、スイッチ手段は、発振器Ｓ
Ｇ１及びスイッチ素子ＳＷ１で構成される。
を発生し、その信号によってスイッチ素子ＳＷ１を駆動
する。スイッチ素子ＳＷ１は、後述する図４の（ｂ）に
示すように周期ＴW でスイッチングされ、時間ＴONの間
スイッチがＯＮ状態（閉成）となり、時間ＴWTの間スイ
ッチがＯＦＦ状態（開成）となる（ＴW ＝ＴON＋
ＴWT）。このスイッチ素子ＳＷ１には合成信号ｅ1 ＋ω
2 が入力され、スイッチがＯＮ状態のときに合成信号ｅ
1 ＋ω2 が出力されて、その出力がコンデンサＣ４の入
力信号Ｘ1 となる。従って、スイッチ手段は、発振器Ｓ
Ｇ１及びスイッチ素子ＳＷ１で構成される。
【００２０】結合コンデンサとしてのコンデンサＣ４は
増幅手段としての増幅器12に直列に接続され、入力信号
Ｘ1 がコンデンサＣ４を介して増幅器12に伝達されて増
幅される。また。後述するように入力信号ｅ1 のレベル
が変化すると増幅器12の出力が飽和する。この増幅器12
は、例えば、図２の（Ａ）に示すような抵抗Ｒ31〜Ｒ3
5、トランジスタＱ11，Ｑ12を有し、エミッタ接地の増
幅回路とエミッタフォロワ増幅回路で構成される公知の
増幅器である。尚、図２の（Ｂ）に示すような抵抗Ｒ36
〜Ｒ40，電界効果トランジスタ（ＦＥＴ）Ｑ13及びトラ
ンジスタＱ14を有し、ＦＥＴ増幅回路とエミッタフォロ
ワ増幅回路で構成される増幅器12Ｂを用いてもよい。
増幅手段としての増幅器12に直列に接続され、入力信号
Ｘ1 がコンデンサＣ４を介して増幅器12に伝達されて増
幅される。また。後述するように入力信号ｅ1 のレベル
が変化すると増幅器12の出力が飽和する。この増幅器12
は、例えば、図２の（Ａ）に示すような抵抗Ｒ31〜Ｒ3
5、トランジスタＱ11，Ｑ12を有し、エミッタ接地の増
幅回路とエミッタフォロワ増幅回路で構成される公知の
増幅器である。尚、図２の（Ｂ）に示すような抵抗Ｒ36
〜Ｒ40，電界効果トランジスタ（ＦＥＴ）Ｑ13及びトラ
ンジスタＱ14を有し、ＦＥＴ増幅回路とエミッタフォロ
ワ増幅回路で構成される増幅器12Ｂを用いてもよい。
【００２１】整流手段としての倍電圧整流回路13は、上
述の図13に示したのと同様に、例えば、コンデンサＣ
５，Ｃ６とダイオードＤ３，Ｄ４で構成され、増幅器12
の出力信号ｅ2 を電源電圧ＶCCにクランプする。コンデ
ンサＣ５，Ｃ６の静電容量は、発振器11の高周波交流信
号ω2 を整流して直流信号ｅ3 を発生するように設定さ
れる。
述の図13に示したのと同様に、例えば、コンデンサＣ
５，Ｃ６とダイオードＤ３，Ｄ４で構成され、増幅器12
の出力信号ｅ2 を電源電圧ＶCCにクランプする。コンデ
ンサＣ５，Ｃ６の静電容量は、発振器11の高周波交流信
号ω2 を整流して直流信号ｅ3 を発生するように設定さ
れる。
【００２２】レベル保持手段としてのオフディレーＣ７
は、倍電圧整流回路13の出力と電源電圧ＶCCを供給する
電源ラインとの間に接続され、後述するように、スイッ
チ素子ＳＷ１がＯＮ状態のときの高レベルの直流信号ｅ
3 をスイッチ素子ＳＷ１がＯＦＦ状態の間高いレベルに
維持する。第１の論理積演算手段としてのフェールセー
フな２入力ウィンドウ・コンパレータ／ＡＮＤゲートを
利用したウィンドウ・コンパレータＷＣ１は、一方の入
力端子Ａに抵抗Ｒ３を介した入力信号ｅ1 が入力され、
他方の入力端子ＢにはオフディレーＣ７から出力される
直流信号ｅ3 が入力される。このウィンドウ・コンパレ
ータＷＣ１は、U.S. Patent 4,661,880 号明細書、U.S.
Patent 5,027,114号明細書や特公平1-23006 号公報等
で既に公知のものであり、先に示したＰＣＴ／ＪＰ９４
／００８５８やＰＣＴ／ＪＰ９４／０16４７と同様の構
成である。
は、倍電圧整流回路13の出力と電源電圧ＶCCを供給する
電源ラインとの間に接続され、後述するように、スイッ
チ素子ＳＷ１がＯＮ状態のときの高レベルの直流信号ｅ
3 をスイッチ素子ＳＷ１がＯＦＦ状態の間高いレベルに
維持する。第１の論理積演算手段としてのフェールセー
フな２入力ウィンドウ・コンパレータ／ＡＮＤゲートを
利用したウィンドウ・コンパレータＷＣ１は、一方の入
力端子Ａに抵抗Ｒ３を介した入力信号ｅ1 が入力され、
他方の入力端子ＢにはオフディレーＣ７から出力される
直流信号ｅ3 が入力される。このウィンドウ・コンパレ
ータＷＣ１は、U.S. Patent 4,661,880 号明細書、U.S.
Patent 5,027,114号明細書や特公平1-23006 号公報等
で既に公知のものであり、先に示したＰＣＴ／ＪＰ９４
／００８５８やＰＣＴ／ＪＰ９４／０16４７と同様の構
成である。
【００２３】例えば、ウィンドウ・コンパレータＷＣ１
は、図３に示すように抵抗Ｒ11〜Ｒ28とトランジスタＱ
１〜Ｑ７で構成されており、各入力端子Ａ，Ｂが各々上
限と下限の閾値を持ち、入力端子Ａ，Ｂにそれぞれ前記
閾値範囲内の入力レベルの信号が入力した時に高周波で
発振し交流の出力信号を生じる。即ち、入力端子Ａ，Ｂ
の各入力電圧をＶ１，Ｖ２とし、電源電圧をＶCCとした
時、 （Ｒ11＋Ｒ12＋Ｒ13）Ｖcc／Ｒ13＜Ｖ１＜（Ｒ16＋Ｒ17）Ｖcc／Ｒ17 （1) （Ｒ21＋Ｒ22＋Ｒ23）Ｖcc／Ｒ23＜Ｖ２＜（Ｒ26＋Ｒ27）Ｖcc／Ｒ27 （2) の条件を各入力信号が満足した時のみ発振する構成とな
っている。
は、図３に示すように抵抗Ｒ11〜Ｒ28とトランジスタＱ
１〜Ｑ７で構成されており、各入力端子Ａ，Ｂが各々上
限と下限の閾値を持ち、入力端子Ａ，Ｂにそれぞれ前記
閾値範囲内の入力レベルの信号が入力した時に高周波で
発振し交流の出力信号を生じる。即ち、入力端子Ａ，Ｂ
の各入力電圧をＶ１，Ｖ２とし、電源電圧をＶCCとした
時、 （Ｒ11＋Ｒ12＋Ｒ13）Ｖcc／Ｒ13＜Ｖ１＜（Ｒ16＋Ｒ17）Ｖcc／Ｒ17 （1) （Ｒ21＋Ｒ22＋Ｒ23）Ｖcc／Ｒ23＜Ｖ２＜（Ｒ26＋Ｒ27）Ｖcc／Ｒ27 （2) の条件を各入力信号が満足した時のみ発振する構成とな
っている。
【００２４】ここで、ウィンドウ・コンパレータＷＣ１
の入力端子Ａの上限閾値をＴｈ１ＡＨ、下限閾値をＴｈ
１ＡＬとし、入力端子Ｂの上限閾値をＴｈ１ＢＨ、下限
閾値をＴｈ１ＢＬとした時、各入力信号ｅ1 ，ｅ3 の入
力レベルにより、ウィンドウ・コンパレータＷＣ１は次
のような演算を行う。 Ｆ＝ＦA ・ＦB （3) ただし、 ＦA ＝１（Ｔｈ１ＡＨ≧ｅ1 ≧Ｔｈ１ＡＬ） ＝０（Ｔｈ１ＡＨ＜ｅ1 又はＴｈ１ＡＬ＞ｅ1 ） ＦB ＝１（Ｔｈ１ＢＨ≧ｅ3 ≧Ｔｈ１ＢＬ） ＝０（Ｔｈ１ＢＨ＜ｅ3 又はＴｈ１ＢＬ＞ｅ3 ） ここで、Ｆはウィンドウ・コンパレータＷＣ１の論理積
出力、ＦA は入力端子Ａに入力する論理的入力信号、Ｆ
B は入力端子Ｂに入力する論理的入力信号であり、記号
「・」は論理積を表す。また、各入力端子の上限の閾値
を十分に大きく設定すると、このウィンドウ・コンパレ
ータは単にフェールセーフな論理積演算素子としての機
能を有することになる。
の入力端子Ａの上限閾値をＴｈ１ＡＨ、下限閾値をＴｈ
１ＡＬとし、入力端子Ｂの上限閾値をＴｈ１ＢＨ、下限
閾値をＴｈ１ＢＬとした時、各入力信号ｅ1 ，ｅ3 の入
力レベルにより、ウィンドウ・コンパレータＷＣ１は次
のような演算を行う。 Ｆ＝ＦA ・ＦB （3) ただし、 ＦA ＝１（Ｔｈ１ＡＨ≧ｅ1 ≧Ｔｈ１ＡＬ） ＝０（Ｔｈ１ＡＨ＜ｅ1 又はＴｈ１ＡＬ＞ｅ1 ） ＦB ＝１（Ｔｈ１ＢＨ≧ｅ3 ≧Ｔｈ１ＢＬ） ＝０（Ｔｈ１ＢＨ＜ｅ3 又はＴｈ１ＢＬ＞ｅ3 ） ここで、Ｆはウィンドウ・コンパレータＷＣ１の論理積
出力、ＦA は入力端子Ａに入力する論理的入力信号、Ｆ
B は入力端子Ｂに入力する論理的入力信号であり、記号
「・」は論理積を表す。また、各入力端子の上限の閾値
を十分に大きく設定すると、このウィンドウ・コンパレ
ータは単にフェールセーフな論理積演算素子としての機
能を有することになる。
【００２５】次に、第１の実施形態の回路動作を図４の
タイムチャートを参照しながら説明する。図４におい
て、例えば、（ａ）の細線に示すように時間の経過と共
に信号レベルが変化する入力信号ｅ1 が回路に入力され
場合、抵抗Ｒ３を通過した入力信号ｅ1 は、ウィンドウ
・コンパレータＷＣ１の入力端子Ａに入力されると共
に、抵抗Ｒ４を介した発振器11の高周波交流信号ω2 が
重畳されて合成信号ｅ1 ＋ω2となった後、スイッチ素
子ＳＷ１に入力される。図４の（ｂ）に示すようにスイ
ッチ素子ＳＷ１が周期ＴW でスイッチングされると、ス
イッチ素子ＳＷ１の出力信号Ｘ1 は、スイッチがＯＮ状
態では合成信号ｅ1 ＋ω2 に追従し、ＯＦＦ状態では出
力に合成信号ｅ1 ＋ω2 が伝達されない。図４の（ａ）
にはスイッチがＯＮ状態の時の出力信号Ｘ1 を実線で示
し、ＯＦＦ状態の時の出力信号Ｘ1 を鎖線で示す。
タイムチャートを参照しながら説明する。図４におい
て、例えば、（ａ）の細線に示すように時間の経過と共
に信号レベルが変化する入力信号ｅ1 が回路に入力され
場合、抵抗Ｒ３を通過した入力信号ｅ1 は、ウィンドウ
・コンパレータＷＣ１の入力端子Ａに入力されると共
に、抵抗Ｒ４を介した発振器11の高周波交流信号ω2 が
重畳されて合成信号ｅ1 ＋ω2となった後、スイッチ素
子ＳＷ１に入力される。図４の（ｂ）に示すようにスイ
ッチ素子ＳＷ１が周期ＴW でスイッチングされると、ス
イッチ素子ＳＷ１の出力信号Ｘ1 は、スイッチがＯＮ状
態では合成信号ｅ1 ＋ω2 に追従し、ＯＦＦ状態では出
力に合成信号ｅ1 ＋ω2 が伝達されない。図４の（ａ）
にはスイッチがＯＮ状態の時の出力信号Ｘ1 を実線で示
し、ＯＦＦ状態の時の出力信号Ｘ1 を鎖線で示す。
【００２６】そして、このスイッチ素子ＳＷ１の出力信
号Ｘ1 は、コンデンサＣ４に入力され、コンデンサＣ４
の出力信号Ｘ2 が増幅器12の入力となる。図４の（ｃ）
にはコンデンサＣ４の出力信号Ｘ2 を示す。例えば、ス
イッチ素子ＳＷ１がＯＦＦ状態にある時間ＴWTの間に抵
抗Ｒ３を介した入力信号ｅ1 のレベルがＹ1 からＹ2に
変化し（従って、出力信号Ｘ1 の直流レベルがＹ1 から
Ｙ2 に変化する）、スイッチ素子ＳＷ１がＯＦＦ状態か
らＯＮ状態にスイッチされる時、コンデンサＣ４の直流
入力レベル（入力信号ｅ1 成分）はＹ1 からＹ2 に変化
する。従って、この時の出力信号Ｘ2 の直流レベルは、
増幅器12の入力バイアスレベルＶAMP にコンデンサＣ４
の直流入力レベルの変化分Ｙ2 −Ｙ1 を加えたレベルと
なる。このレベルはスイッチされた後にはコンデンサＣ
４と増幅器12の入力抵抗の時定数で定まる時間で減衰す
る。また、出力信号Ｘ2 は、スイッチ素子ＳＷ１がＯＮ
状態にある時に発振器11の高周波交流信号ω2 を含み、
ＯＦＦ状態にある時には増幅器12の入力バイアスレベル
ＶAMP となる。増幅器12では、入力信号ｅ1 の検出すべ
きレベル変化に応じて設定した後述する増幅度Ｇで出力
信号Ｘ2 が増幅され、入力信号ｅ1 のレベル変化が検出
すべきレベル変化を超える（以下、入力信号ｅ1 のレベ
ル変化あり、とする）と増幅器12は飽和する。即ち、入
力信号ｅ1 が変化しスイッチ素子ＳＷ１がＯＦＦ状態に
ある間の入力信号ｅ1 のレベル変化Ｙ 2 −Ｙ1 が増加し
て増幅器12に入力される信号Ｘ2 の直流分（入力信号ｅ
1 のレベル変化分）が設定値を超えると、この直流分が
増幅されて飽和レベルに達して、信号Ｘ2 の交流分であ
る発振器11の高周波交流信号ω2 の増幅信号が消滅す
る。従って、入力信号ｅ1 のレベル変化が検出すべきレ
ベルより小さく（以下、入力信号ｅ1 のレベル変化な
し、とする）、前述の変化量Ｙ2 −Ｙ1 が設定値以下と
なってはじめて、増幅器12の出力信号ｅ2 に増幅された
高周波交流信号ω2 が出力される。図４の（ｄ）には増
幅器12の出力信号ｅ2 の様子を示す。
号Ｘ1 は、コンデンサＣ４に入力され、コンデンサＣ４
の出力信号Ｘ2 が増幅器12の入力となる。図４の（ｃ）
にはコンデンサＣ４の出力信号Ｘ2 を示す。例えば、ス
イッチ素子ＳＷ１がＯＦＦ状態にある時間ＴWTの間に抵
抗Ｒ３を介した入力信号ｅ1 のレベルがＹ1 からＹ2に
変化し（従って、出力信号Ｘ1 の直流レベルがＹ1 から
Ｙ2 に変化する）、スイッチ素子ＳＷ１がＯＦＦ状態か
らＯＮ状態にスイッチされる時、コンデンサＣ４の直流
入力レベル（入力信号ｅ1 成分）はＹ1 からＹ2 に変化
する。従って、この時の出力信号Ｘ2 の直流レベルは、
増幅器12の入力バイアスレベルＶAMP にコンデンサＣ４
の直流入力レベルの変化分Ｙ2 −Ｙ1 を加えたレベルと
なる。このレベルはスイッチされた後にはコンデンサＣ
４と増幅器12の入力抵抗の時定数で定まる時間で減衰す
る。また、出力信号Ｘ2 は、スイッチ素子ＳＷ１がＯＮ
状態にある時に発振器11の高周波交流信号ω2 を含み、
ＯＦＦ状態にある時には増幅器12の入力バイアスレベル
ＶAMP となる。増幅器12では、入力信号ｅ1 の検出すべ
きレベル変化に応じて設定した後述する増幅度Ｇで出力
信号Ｘ2 が増幅され、入力信号ｅ1 のレベル変化が検出
すべきレベル変化を超える（以下、入力信号ｅ1 のレベ
ル変化あり、とする）と増幅器12は飽和する。即ち、入
力信号ｅ1 が変化しスイッチ素子ＳＷ１がＯＦＦ状態に
ある間の入力信号ｅ1 のレベル変化Ｙ 2 −Ｙ1 が増加し
て増幅器12に入力される信号Ｘ2 の直流分（入力信号ｅ
1 のレベル変化分）が設定値を超えると、この直流分が
増幅されて飽和レベルに達して、信号Ｘ2 の交流分であ
る発振器11の高周波交流信号ω2 の増幅信号が消滅す
る。従って、入力信号ｅ1 のレベル変化が検出すべきレ
ベルより小さく（以下、入力信号ｅ1 のレベル変化な
し、とする）、前述の変化量Ｙ2 −Ｙ1 が設定値以下と
なってはじめて、増幅器12の出力信号ｅ2 に増幅された
高周波交流信号ω2 が出力される。図４の（ｄ）には増
幅器12の出力信号ｅ2 の様子を示す。
【００２７】倍電圧整流回路13では、発振器11の高周波
交流信号ω2 を整流するようにコンデンサＣ５，Ｃ６の
静電容量が設定してあるため、増幅器12の出力信号ｅ2
において増幅された高周波交流信号ω2 が出力される
と、倍電圧整流回路13の出力は高レベルとなり、それ以
外のときは低レベル（電源電圧ＶCC）となる。また、こ
の倍電圧整流回路13の出力が高レベルから低レベルに変
化する際、オフディレーＣ７はその高レベルを維持する
ように動作する。よって、スイッチ素子ＳＷ１がＯＮ状
態のときに増幅された高周波交流信号ω2 が増幅器12の
出力信号ｅ2 に出力される場合には倍電圧整流回路13の
出力は高レベルとなり、その後スイッチ素子ＳＷ１がＯ
ＦＦ状態となって増幅器12の出力信号ｅ2 に増幅された
高周波交流信号ω2 が出力されなくなっても、オフディ
レーＣ７によって次にスイッチ素子ＳＷ１がＯＮ状態と
なるまで倍電圧整流回路13の出力は高いレベルに維持さ
れる。また、スイッチ素子ＳＷ１がＯＮ状態であっても
増幅された高周波交流信号ω 2 が増幅器12の出力信号ｅ
2 に出力されない場合には倍電圧整流回路13の出力は低
レベルであってオフディレーＣ７は充電されないため、
スイッチ素子ＳＷ１がＯＦＦ状態となっても出力は低レ
ベルのままとなる。図４の（ｅ）にはオフディレーＣ７
を介した倍電圧整流回路13の出力である直流信号ｅ3 の
様子を示す。この直流信号ｅ3 がウィンドウ・コンパレ
ータＷＣ１の入力端子Ｂに入力される。
交流信号ω2 を整流するようにコンデンサＣ５，Ｃ６の
静電容量が設定してあるため、増幅器12の出力信号ｅ2
において増幅された高周波交流信号ω2 が出力される
と、倍電圧整流回路13の出力は高レベルとなり、それ以
外のときは低レベル（電源電圧ＶCC）となる。また、こ
の倍電圧整流回路13の出力が高レベルから低レベルに変
化する際、オフディレーＣ７はその高レベルを維持する
ように動作する。よって、スイッチ素子ＳＷ１がＯＮ状
態のときに増幅された高周波交流信号ω2 が増幅器12の
出力信号ｅ2 に出力される場合には倍電圧整流回路13の
出力は高レベルとなり、その後スイッチ素子ＳＷ１がＯ
ＦＦ状態となって増幅器12の出力信号ｅ2 に増幅された
高周波交流信号ω2 が出力されなくなっても、オフディ
レーＣ７によって次にスイッチ素子ＳＷ１がＯＮ状態と
なるまで倍電圧整流回路13の出力は高いレベルに維持さ
れる。また、スイッチ素子ＳＷ１がＯＮ状態であっても
増幅された高周波交流信号ω 2 が増幅器12の出力信号ｅ
2 に出力されない場合には倍電圧整流回路13の出力は低
レベルであってオフディレーＣ７は充電されないため、
スイッチ素子ＳＷ１がＯＦＦ状態となっても出力は低レ
ベルのままとなる。図４の（ｅ）にはオフディレーＣ７
を介した倍電圧整流回路13の出力である直流信号ｅ3 の
様子を示す。この直流信号ｅ3 がウィンドウ・コンパレ
ータＷＣ１の入力端子Ｂに入力される。
【００２８】そして、ウィンドウ・コンパレータＷＣ１
では、（３）式に基づいて入力端子Ａに入力された抵抗
Ｒ３を介した入力信号ｅ1 及び入力端子Ｂに入力された
直流信号ｅ3 の閾値演算が行われ、それぞれの閾値演算
結果に基づいて出力が発生する。入力端子Ａでは、入力
信号ｅ1 のレベルを監視して入力信号ｅ1 が抵抗Ｒ３を
介してコンデンサＣ４に入力されていることを確認する
ために、下限閾値Ｔｈ１ＡＬを抵抗Ｒ３が断線したとき
のレベルと抵抗Ｒ３を介した入力信号ｅ1 の最小値との
間に設定して閾値演算が行われ、正常に入力信号ｅ1 が
抵抗Ｒ３を介してコンデンサＣ４に入力されているとき
論理値１（ＦA ＝１）となる。また、入力端子Ｂでは、
直流信号ｅ3 が高レベルのとき論理値１（ＦB ＝１）と
なるように、下限閾値Ｔｈ１ＢＬを直流信号ｅ3 の低レ
ベル（ＶCC）と高レベルの間に設定して閾値演算が行わ
れる。従って、回路が正常な状態で入力信号ｅ1 のレベ
ル変化なしの場合には論理積演算結果が論理値１（Ｆ＝
ＦA ・ＦB ＝１）となって、ウィンドウ・コンパレータ
ＷＣ１から高レベルに相当する論理値１の発振出力が発
生する。一方、入力信号ｅ1 のレベル変化ありの場合や
故障時、例えば、抵抗Ｒ３が断線した場合には論理積演
算結果が論理値０（Ｆ＝０）となって、ウィンドウ・コ
ンパレータＷＣ１の出力は発振せずに低レベルに相当す
る論理値０の出力となる。
では、（３）式に基づいて入力端子Ａに入力された抵抗
Ｒ３を介した入力信号ｅ1 及び入力端子Ｂに入力された
直流信号ｅ3 の閾値演算が行われ、それぞれの閾値演算
結果に基づいて出力が発生する。入力端子Ａでは、入力
信号ｅ1 のレベルを監視して入力信号ｅ1 が抵抗Ｒ３を
介してコンデンサＣ４に入力されていることを確認する
ために、下限閾値Ｔｈ１ＡＬを抵抗Ｒ３が断線したとき
のレベルと抵抗Ｒ３を介した入力信号ｅ1 の最小値との
間に設定して閾値演算が行われ、正常に入力信号ｅ1 が
抵抗Ｒ３を介してコンデンサＣ４に入力されているとき
論理値１（ＦA ＝１）となる。また、入力端子Ｂでは、
直流信号ｅ3 が高レベルのとき論理値１（ＦB ＝１）と
なるように、下限閾値Ｔｈ１ＢＬを直流信号ｅ3 の低レ
ベル（ＶCC）と高レベルの間に設定して閾値演算が行わ
れる。従って、回路が正常な状態で入力信号ｅ1 のレベ
ル変化なしの場合には論理積演算結果が論理値１（Ｆ＝
ＦA ・ＦB ＝１）となって、ウィンドウ・コンパレータ
ＷＣ１から高レベルに相当する論理値１の発振出力が発
生する。一方、入力信号ｅ1 のレベル変化ありの場合や
故障時、例えば、抵抗Ｒ３が断線した場合には論理積演
算結果が論理値０（Ｆ＝０）となって、ウィンドウ・コ
ンパレータＷＣ１の出力は発振せずに低レベルに相当す
る論理値０の出力となる。
【００２９】ここで、コンデンサＣ４及び増幅器12の設
定について具体的に説明する。まず、増幅器12の前記増
幅度Ｇについて、入力信号ｅ1 のレベル変化率をΔｅ 1
とすると、スイッチ素子ＳＷ１がＯＦＦ状態となる時間
ＴWTの間、コンデンサＣ４にホールドされたレベルＹ1
と、スイッチ素子ＳＷ１がＯＮ状態となりコンデンサＣ
４にサンプルされたレベルＹ2 との差は、 Ｙ2 −Ｙ1 ＝Δｅ1 ＴWT （4) となる。即ち、これは入力信号ｅ1 のレベル変化率が時
間軸上でＴWT倍だけ拡大されたことを意味する。例え
ば、レベル変化率をΔｅ1 ＝10 mV/s とし、スイッチ素
子ＳＷ１がＯＦＦ状態となる時間をＴWT＝10 s とする
と、レベル差Ｙ2 −Ｙ1 は 100 mV である。従って、ス
イッチ素子ＳＷ１を用いたときの増幅器12の増幅度Ｇ
は、スイッチ素子ＳＷ１を用いずに直接入力信号ｅ1 の
レベル変化（Δｅ1 ＝10 mV/s ）を増幅器12で増幅させ
る場合と比べて1/10で済むことになる。よって、増幅器
12の増幅度Ｇを大きくしなくても入力信号ｅ1 の小さな
レベル変化を検出することができるようになる。
定について具体的に説明する。まず、増幅器12の前記増
幅度Ｇについて、入力信号ｅ1 のレベル変化率をΔｅ 1
とすると、スイッチ素子ＳＷ１がＯＦＦ状態となる時間
ＴWTの間、コンデンサＣ４にホールドされたレベルＹ1
と、スイッチ素子ＳＷ１がＯＮ状態となりコンデンサＣ
４にサンプルされたレベルＹ2 との差は、 Ｙ2 −Ｙ1 ＝Δｅ1 ＴWT （4) となる。即ち、これは入力信号ｅ1 のレベル変化率が時
間軸上でＴWT倍だけ拡大されたことを意味する。例え
ば、レベル変化率をΔｅ1 ＝10 mV/s とし、スイッチ素
子ＳＷ１がＯＦＦ状態となる時間をＴWT＝10 s とする
と、レベル差Ｙ2 −Ｙ1 は 100 mV である。従って、ス
イッチ素子ＳＷ１を用いたときの増幅器12の増幅度Ｇ
は、スイッチ素子ＳＷ１を用いずに直接入力信号ｅ1 の
レベル変化（Δｅ1 ＝10 mV/s ）を増幅器12で増幅させ
る場合と比べて1/10で済むことになる。よって、増幅器
12の増幅度Ｇを大きくしなくても入力信号ｅ1 の小さな
レベル変化を検出することができるようになる。
【００３０】次に、増幅器12の帯域について、低域側の
帯域は、スイッチ素子ＳＷ１がＯＦＦ状態からＯＮ状態
となる時の出力信号Ｘ1 の変化を増幅できる帯域であれ
ば良い。本実施形態の構成では、スイッチ素子ＳＷ１が
ＯＮ状態となる時には出力信号Ｘ1 が急峻に変化するた
め、従来の構成と比べて低域側の帯域を広く設定する必
要はない。
帯域は、スイッチ素子ＳＷ１がＯＦＦ状態からＯＮ状態
となる時の出力信号Ｘ1 の変化を増幅できる帯域であれ
ば良い。本実施形態の構成では、スイッチ素子ＳＷ１が
ＯＮ状態となる時には出力信号Ｘ1 が急峻に変化するた
め、従来の構成と比べて低域側の帯域を広く設定する必
要はない。
【００３１】また、増幅器12への入力信号Ｘ2 におい
て、スイッチ素子ＳＷ１がＯＮ状態に変化した時のレベ
ル（Ｙ2 −Ｙ1 ）がＯＮ状態の継続する間、増幅器12が
飽和するように保持される必要がある。例えば、増幅器
12の時定数が極端に短い場合には、入力信号ｅ1 のレベ
ル変化（Ｙ2 −Ｙ1 ）が大きくてもスイッチ素子ＳＷ１
がＯＮ状態に変化した時だけこのレベル変化が増幅器12
の入力に伝達され、スイッチ素子ＳＷ１がＯＦＦ状態に
なる前に増幅器12の直流入力バイアスが小さくなって増
幅器12の出力に信号Ｘ2 の高周波交流信号ω2 分が伝達
されてしまう。そこで、スイッチ素子ＳＷ１がＯＮ状態
に変化した時の増幅器12の入力レベルをＯＮ状態が終了
する間（時間ＴONの期間）で、例えば５０％程度の減衰
にとどめるためには、コンデンサＣ４の静電容量と増幅
器12の入力抵抗の積で決まる時定数がτ＝1.6 ＴON程度
であれば良い。この時、スイッチ素子ＳＷ１のＯＮ状態
の継続時間をＴON＝0.1 s とすれば、前記時定数はτ＝
0.16 s となる。更に、入力信号ｅ1 がレベル変化率Δ
ｅ1 ＝10 mV/s で 100秒間変化するような場合、スイッ
チ素子ＳＷ１のＯＦＦ状態の継続時間をＴWT＝10 s と
すれば、この10秒間に入力信号ｅ1 のレベルは100 mV
変化する（Δｅ1 ＴWT＝10m V/s ×10 s ＝100 mV
）。増幅器12の電源電圧ＶAMP を12 V とすると、増
幅器12の入力のレベルが100 mV で飽和するような増幅
度Ｇは 240倍((12 V /100 mV )×(1/0.5))となる。一
方、これと同様の場合を上述した従来の回路で考える
と、入力信号ｅ1のレベル変化がなくなる 100秒後の増
幅器12の入力レベルは、10m V/s ×τ｛１−exp(−100/
τ) ｝である。仮に、増幅度を上記本実施形態の例より
も10倍大きい2400倍と設定してしても、増幅器12が飽和
するためには入力レベルが５ mV 以上（≧12 V /2400）
でなければならない。従来の回路の時定数τは、 10m V/s ×τ｛１−exp(−100/τ) ｝≧５ mV の関係より、時定数τが入力信号ｅ1 のレベル変化時間
(100 s )より十分に小さいとすると、τ≧0.5 s とな
る。従って、従来の回路では、たとえ増幅器12の増幅度
Ｇを10倍大きくしても時定数を本実施形態と比べて３倍
程度大きくしなければならない（即ち、コンデンサＣ４
の静電容量あるいは増幅器12の入力抵抗を大きくしなけ
ればならない）。また、従来の回路で増幅度Ｇを本実施
形態と同じ（240倍）とすると、増幅器12の入力レベル
は50mV以上でなければならないから、時定数はτ≧５ s
となる。よって、この場合には本実施形態と比べて時
定数を30倍以上としなければならず、例えば、より大型
のコンデンサＣ４が必要となる。
て、スイッチ素子ＳＷ１がＯＮ状態に変化した時のレベ
ル（Ｙ2 −Ｙ1 ）がＯＮ状態の継続する間、増幅器12が
飽和するように保持される必要がある。例えば、増幅器
12の時定数が極端に短い場合には、入力信号ｅ1 のレベ
ル変化（Ｙ2 −Ｙ1 ）が大きくてもスイッチ素子ＳＷ１
がＯＮ状態に変化した時だけこのレベル変化が増幅器12
の入力に伝達され、スイッチ素子ＳＷ１がＯＦＦ状態に
なる前に増幅器12の直流入力バイアスが小さくなって増
幅器12の出力に信号Ｘ2 の高周波交流信号ω2 分が伝達
されてしまう。そこで、スイッチ素子ＳＷ１がＯＮ状態
に変化した時の増幅器12の入力レベルをＯＮ状態が終了
する間（時間ＴONの期間）で、例えば５０％程度の減衰
にとどめるためには、コンデンサＣ４の静電容量と増幅
器12の入力抵抗の積で決まる時定数がτ＝1.6 ＴON程度
であれば良い。この時、スイッチ素子ＳＷ１のＯＮ状態
の継続時間をＴON＝0.1 s とすれば、前記時定数はτ＝
0.16 s となる。更に、入力信号ｅ1 がレベル変化率Δ
ｅ1 ＝10 mV/s で 100秒間変化するような場合、スイッ
チ素子ＳＷ１のＯＦＦ状態の継続時間をＴWT＝10 s と
すれば、この10秒間に入力信号ｅ1 のレベルは100 mV
変化する（Δｅ1 ＴWT＝10m V/s ×10 s ＝100 mV
）。増幅器12の電源電圧ＶAMP を12 V とすると、増
幅器12の入力のレベルが100 mV で飽和するような増幅
度Ｇは 240倍((12 V /100 mV )×(1/0.5))となる。一
方、これと同様の場合を上述した従来の回路で考える
と、入力信号ｅ1のレベル変化がなくなる 100秒後の増
幅器12の入力レベルは、10m V/s ×τ｛１−exp(−100/
τ) ｝である。仮に、増幅度を上記本実施形態の例より
も10倍大きい2400倍と設定してしても、増幅器12が飽和
するためには入力レベルが５ mV 以上（≧12 V /2400）
でなければならない。従来の回路の時定数τは、 10m V/s ×τ｛１−exp(−100/τ) ｝≧５ mV の関係より、時定数τが入力信号ｅ1 のレベル変化時間
(100 s )より十分に小さいとすると、τ≧0.5 s とな
る。従って、従来の回路では、たとえ増幅器12の増幅度
Ｇを10倍大きくしても時定数を本実施形態と比べて３倍
程度大きくしなければならない（即ち、コンデンサＣ４
の静電容量あるいは増幅器12の入力抵抗を大きくしなけ
ればならない）。また、従来の回路で増幅度Ｇを本実施
形態と同じ（240倍）とすると、増幅器12の入力レベル
は50mV以上でなければならないから、時定数はτ≧５ s
となる。よって、この場合には本実施形態と比べて時
定数を30倍以上としなければならず、例えば、より大型
のコンデンサＣ４が必要となる。
【００３２】上述のように、第１の実施形態によれば、
増幅器12の増幅度Ｇを大きく設定しなくとも入力信号ｅ
1 の小さなレベル変化を検出することができるため、装
置に加わる振動や衝撃等による入力信号ｅ1 の変動が入
力信号ｅ1 のレベル変化として誤って検出されることを
なくし、確実に入力信号ｅ1 のレベル変化を検出するこ
とが可能となる。また、従来の回路構成と比較して増幅
器12の低域側の帯域を広くとる必要がなく、コンデンサ
Ｃ４及び増幅器12で定まる時定数も小さく設定できるた
め、回路の小型化を図ることが可能である。
増幅器12の増幅度Ｇを大きく設定しなくとも入力信号ｅ
1 の小さなレベル変化を検出することができるため、装
置に加わる振動や衝撃等による入力信号ｅ1 の変動が入
力信号ｅ1 のレベル変化として誤って検出されることを
なくし、確実に入力信号ｅ1 のレベル変化を検出するこ
とが可能となる。また、従来の回路構成と比較して増幅
器12の低域側の帯域を広くとる必要がなく、コンデンサ
Ｃ４及び増幅器12で定まる時定数も小さく設定できるた
め、回路の小型化を図ることが可能である。
【００３３】ここで、第１の実施形態において、スイッ
チ手段（発振器ＳＧ1 及びスイッチ素子ＳＷ１）に故障
が発生した場合を考える。スイッチ手段が故障しても本
装置の出力、即ち、ウィンドウ・コンパレータＷＣ１の
出力が、入力信号ｅ1 のレベル変化なしを示す出力（発
振出力）とならないフェールセーフな出力特性を備える
ためには、スイッチ手段が次の条件を満足する必要があ
る。
チ手段（発振器ＳＧ1 及びスイッチ素子ＳＷ１）に故障
が発生した場合を考える。スイッチ手段が故障しても本
装置の出力、即ち、ウィンドウ・コンパレータＷＣ１の
出力が、入力信号ｅ1 のレベル変化なしを示す出力（発
振出力）とならないフェールセーフな出力特性を備える
ためには、スイッチ手段が次の条件を満足する必要があ
る。
【００３４】１）スイッチ素子ＳＷ１が短絡故障しない
こと。万一、スイッチ素子ＳＷ１が短絡すると、増幅器
12への入力をスイッチ素子ＳＷ１でスイッチングするこ
とにより入力信号ｅ1 のレベル変化を拡大する機能（上
述の（4)式で説明した機能）が損なわれ、入力信号ｅ1
のレベル変化検出感度が低下する。 ２）発振器ＳＧ１の発振周期ＴW が発振器ＳＧ１の故障
時に誤って短くならないこと。万一、発振周期ＴW が短
くなると、入力信号ｅ1 のレベル変化を拡大する期間が
短くなり、１）の場合と同様に入力信号ｅ1 のレベル変
化検出感度が低下する。発振周期ＴW が短くなる側の極
限の故障モードは短絡である。尚、発振周期ＴW が延び
る側の故障モードは許される。発振周期ＴW が長くなる
に従い、入力信号ｅ1 のレベル変化を拡大する期間が長
くなって入力信号ｅ1 のレベル変化検出感度が高くなる
ためである。ただし、発振周期ＴW が更に長くなると、
入力信号ｅ1 にレベル変化がない場合でも、スイッチ素
子ＳＷ１がＯＦＦ状態の間、オフディレーＣ７が倍電圧
整流回路13の高レベル出力を維持できなくなって、ウィ
ンドウ・コンパレータＷＣ１の発振出力が間欠的に発生
しなくなることはある。
こと。万一、スイッチ素子ＳＷ１が短絡すると、増幅器
12への入力をスイッチ素子ＳＷ１でスイッチングするこ
とにより入力信号ｅ1 のレベル変化を拡大する機能（上
述の（4)式で説明した機能）が損なわれ、入力信号ｅ1
のレベル変化検出感度が低下する。 ２）発振器ＳＧ１の発振周期ＴW が発振器ＳＧ１の故障
時に誤って短くならないこと。万一、発振周期ＴW が短
くなると、入力信号ｅ1 のレベル変化を拡大する期間が
短くなり、１）の場合と同様に入力信号ｅ1 のレベル変
化検出感度が低下する。発振周期ＴW が短くなる側の極
限の故障モードは短絡である。尚、発振周期ＴW が延び
る側の故障モードは許される。発振周期ＴW が長くなる
に従い、入力信号ｅ1 のレベル変化を拡大する期間が長
くなって入力信号ｅ1 のレベル変化検出感度が高くなる
ためである。ただし、発振周期ＴW が更に長くなると、
入力信号ｅ1 にレベル変化がない場合でも、スイッチ素
子ＳＷ１がＯＦＦ状態の間、オフディレーＣ７が倍電圧
整流回路13の高レベル出力を維持できなくなって、ウィ
ンドウ・コンパレータＷＣ１の発振出力が間欠的に発生
しなくなることはある。
【００３５】３）発振器ＳＧ１で発生する信号において
スイッチ素子ＳＷ１をＯＮ状態にする時間ＴONとＯＦＦ
状態にする時間ＴWTとのデューティー比は、故障時にＯ
Ｎ状態にする時間ＴONが誤って延びない（ＯＦＦ状態に
する時間ＴWTが誤って短くならない）こと。万一、時間
ＴONが延びる（時間ＴWTが短くなる）と、２）の場合と
同様の理由で入力信号ｅ1 のレベル変化検出感度が低下
する。尚、逆の故障モード（時間ＴONが短くなる、ある
いは時間ＴWTが延びる）は、入力信号ｅ1 のレベル変化
を拡大する期間が長くなって入力信号ｅ1 のレベル変化
検出感度が高くなるため許される。
スイッチ素子ＳＷ１をＯＮ状態にする時間ＴONとＯＦＦ
状態にする時間ＴWTとのデューティー比は、故障時にＯ
Ｎ状態にする時間ＴONが誤って延びない（ＯＦＦ状態に
する時間ＴWTが誤って短くならない）こと。万一、時間
ＴONが延びる（時間ＴWTが短くなる）と、２）の場合と
同様の理由で入力信号ｅ1 のレベル変化検出感度が低下
する。尚、逆の故障モード（時間ＴONが短くなる、ある
いは時間ＴWTが延びる）は、入力信号ｅ1 のレベル変化
を拡大する期間が長くなって入力信号ｅ1 のレベル変化
検出感度が高くなるため許される。
【００３６】そこで、上記の１）〜３）の条件を満足す
るスイッチ手段を備えた本発明の第２の実施形態につい
て説明する。図５は、第２の実施形態のスイッチ回路の
構成を示す図である。図５において、スイッチ回路は、
制御信号発生手段としての発振回路ＳＧ１’、立ち上が
り微分回路ＤＣ41及びウィンドウ・コンパレータＷＣ41
と、駆動手段としてのリレードライバＲＤ41と、電磁リ
レーＲＹとで構成される。
るスイッチ手段を備えた本発明の第２の実施形態につい
て説明する。図５は、第２の実施形態のスイッチ回路の
構成を示す図である。図５において、スイッチ回路は、
制御信号発生手段としての発振回路ＳＧ１’、立ち上が
り微分回路ＤＣ41及びウィンドウ・コンパレータＷＣ41
と、駆動手段としてのリレードライバＲＤ41と、電磁リ
レーＲＹとで構成される。
【００３７】発振回路ＳＧ１’は、プログラマブル・ユ
ニジャンクション・トランジスタ（ダブルベースダイオ
ードの一種。以下、ＰＵＴと略す）、抵抗Ｒ41〜Ｒ44及
びコンデンサＣ41を用いた弛張発振回路とバッファアン
プＡ41とで構成される。弛張発振回路で発生する発振信
号Ｖ1 がバッファアンプＡ41に入力され、その出力信号
が立ち上がり微分回路ＤＣ41に入力される。発振回路Ｓ
Ｇ１’の出力の発振周期ＴW ’は概略抵抗Ｒ41の抵抗値
とコンデンサＣ41の静電容量とで定まり、ＰＵＴがＯＮ
状態となる時間ＴON’は概略コンデンサＣ41の静電容量
とバッファアンプＡ41の入力抵抗で定まる。弛張発振回
路で発生する発振信号Ｖ1 を図６の（ａ）に示す。
ニジャンクション・トランジスタ（ダブルベースダイオ
ードの一種。以下、ＰＵＴと略す）、抵抗Ｒ41〜Ｒ44及
びコンデンサＣ41を用いた弛張発振回路とバッファアン
プＡ41とで構成される。弛張発振回路で発生する発振信
号Ｖ1 がバッファアンプＡ41に入力され、その出力信号
が立ち上がり微分回路ＤＣ41に入力される。発振回路Ｓ
Ｇ１’の出力の発振周期ＴW ’は概略抵抗Ｒ41の抵抗値
とコンデンサＣ41の静電容量とで定まり、ＰＵＴがＯＮ
状態となる時間ＴON’は概略コンデンサＣ41の静電容量
とバッファアンプＡ41の入力抵抗で定まる。弛張発振回
路で発生する発振信号Ｖ1 を図６の（ａ）に示す。
【００３８】立ち上がり微分回路ＤＣ41は、コンデンサ
Ｃ42及びダイオードＤ41を有し、バッファアンプＡ41の
出力端子とウィンドウ・コンパレータＷＣ41の入力端子
との間に介装されて構成される。コンデンサＣ42の一端
にバッファアンプＡ41の出力信号が入力され、コンデン
サＣ42の他端にダイオードＤ41を介して電源電圧ＶCCが
印加される。この立ち上がり微分回路ＤＣ41では、発振
回路ＳＧ１’の出力信号が立ち下がっている時、コンデ
ンサＣ42がダイオードＤ41を介して電源電圧Ｖ CCに充電
される。そして、発振回路ＳＧ１’の出力信号が立ち上
がるとコンデンサＣ42に充電されたレベルがその出力信
号に重畳され高レベル（後述するウィンドウ・コンパレ
ータＷＣ41の下限閾Ｔｈ41Ｌ値以上）の信号が発生す
る。この立ち上がり微分回路ＤＣ41の出力信号Ｖ2 の様
子を図６の（ｂ）に示す。図のように、発振回路ＳＧ
１’のＰＵＴがＯＮ状態のとき高レベルとなりＯＦＦ状
態のとき低レベルとなる出力信号Ｖ2 が発生する。この
出力信号Ｖ2 がウィンドウ・コンパレータＷＣ２に入力
される。
Ｃ42及びダイオードＤ41を有し、バッファアンプＡ41の
出力端子とウィンドウ・コンパレータＷＣ41の入力端子
との間に介装されて構成される。コンデンサＣ42の一端
にバッファアンプＡ41の出力信号が入力され、コンデン
サＣ42の他端にダイオードＤ41を介して電源電圧ＶCCが
印加される。この立ち上がり微分回路ＤＣ41では、発振
回路ＳＧ１’の出力信号が立ち下がっている時、コンデ
ンサＣ42がダイオードＤ41を介して電源電圧Ｖ CCに充電
される。そして、発振回路ＳＧ１’の出力信号が立ち上
がるとコンデンサＣ42に充電されたレベルがその出力信
号に重畳され高レベル（後述するウィンドウ・コンパレ
ータＷＣ41の下限閾Ｔｈ41Ｌ値以上）の信号が発生す
る。この立ち上がり微分回路ＤＣ41の出力信号Ｖ2 の様
子を図６の（ｂ）に示す。図のように、発振回路ＳＧ
１’のＰＵＴがＯＮ状態のとき高レベルとなりＯＦＦ状
態のとき低レベルとなる出力信号Ｖ2 が発生する。この
出力信号Ｖ2 がウィンドウ・コンパレータＷＣ２に入力
される。
【００３９】ウィンドウ・コンパレータＷＣ41では、第
１の実施形態のウィンドウ・コンパレータＷＣ１と同様
の構成（ただし、入力端子Ａ，Ｂは同一の信号Ｖ2 を入
力とする）であり、立ち上がり微分回路ＤＣ41の出力信
号Ｖ2 がウィンドウ・コンパレータＷＣ41の下限閾値Ｔ
ｈ41Ｌ以上となるときに発振出力が発生する。ウィンド
ウ・コンパレータＷＣ41の出力信号はリレードライバＲ
Ｄ41に入力される。
１の実施形態のウィンドウ・コンパレータＷＣ１と同様
の構成（ただし、入力端子Ａ，Ｂは同一の信号Ｖ2 を入
力とする）であり、立ち上がり微分回路ＤＣ41の出力信
号Ｖ2 がウィンドウ・コンパレータＷＣ41の下限閾値Ｔ
ｈ41Ｌ以上となるときに発振出力が発生する。ウィンド
ウ・コンパレータＷＣ41の出力信号はリレードライバＲ
Ｄ41に入力される。
【００４０】リレードライバＲＤ41は、アンプＡ42、ト
ランスＴ41及びダイオードブリッジＤ42で構成される。
ウィンドウ・コンパレータＷＣ41の出力信号はアンプＡ
42で増幅され、トランスＴ41を介してダイオードブリッ
ジＤ42で整流されて、電磁リレーＲＹを励磁する駆動信
号となる。また、トランスＴ41を介したことによって、
アンプＡ42に接続する回路とダイオードブリッジＤ42に
接続する回路が絶縁される。尚、このリレードライバＲ
Ｄ41の構成は既に公知である。
ランスＴ41及びダイオードブリッジＤ42で構成される。
ウィンドウ・コンパレータＷＣ41の出力信号はアンプＡ
42で増幅され、トランスＴ41を介してダイオードブリッ
ジＤ42で整流されて、電磁リレーＲＹを励磁する駆動信
号となる。また、トランスＴ41を介したことによって、
アンプＡ42に接続する回路とダイオードブリッジＤ42に
接続する回路が絶縁される。尚、このリレードライバＲ
Ｄ41の構成は既に公知である。
【００４１】電磁リレーＲＹは、リレードライバＲＤ41
の駆動信号によってコイルが励磁され、発振回路ＳＧ
１’のＰＵＴがＯＮ状態のときに出力接点ＲＹ−ｌａが
ＯＮ状態となる。図６の（ｃ）に出力接点ＲＹ−ｌａの
状態を示す。出力接点ＲＹ−ｌａでは第１の実施形態と
同様にコンデンサＣ４に入力される合成信号ｅ1 ＋ω2
のスイッチングが行われる。
の駆動信号によってコイルが励磁され、発振回路ＳＧ
１’のＰＵＴがＯＮ状態のときに出力接点ＲＹ−ｌａが
ＯＮ状態となる。図６の（ｃ）に出力接点ＲＹ−ｌａの
状態を示す。出力接点ＲＹ−ｌａでは第１の実施形態と
同様にコンデンサＣ４に入力される合成信号ｅ1 ＋ω2
のスイッチングが行われる。
【００４２】第２の実施形態の上記スイッチ回路以外の
構成及び動作は、第１の実施形態と同一であるため、説
明を省略する。第２の実施形態では、発振回路ＳＧ１’
の弛張発振回路、あるいはバッファアンプＡ41に故障が
発生すると、発振回路ＳＧ１’の出力が固定されるため
立ち上がり微分回路ＤＣ41の出力Ｖ2 が高レベルになる
ことがない。従って、電磁リレーＲＹの出力接点ＲＹ−
ｌａがＯＮ状態とならない。また、ウィンドウ・コンパ
レータＷＣ41に故障が発生すると、ウィンドウ・コンパ
レータＷＣ41から発振出力が生成されず、アンプＡ42に
故障が発生すると、ウィンドウ・コンパレータＷＣ41の
発振出力を増幅できない。従って、電磁リレーＲＹの出
力接点ＲＹ−ｌａがＯＮ状態とならない。更に、電磁リ
レーＲＹのコイルは、トランスＴ41で電源（ＶCC）と絶
縁されているため、電源電圧ＶCCが直接コイルに印加さ
れることがないのでコイルが励磁され続けるようなこと
はない。また、発振回路ＳＧ１’は故障時に発振周期Ｔ
W ’が短くなったりあるいはＰＵＴがＯＮ状態となる時
間Ｔ ONが長くなったりすることがないため、入力信号ｅ
1 のレベル変化検出感度が低下することはない。加え
て、電磁リレーＲＹの出力接点ＲＹ−ｌａを流れる電流
は微小であり、その電流は増幅器12の入力抵抗で必ず制
限されるため、接点ＲＹ−ｌａが溶着故障を生じ難い。
構成及び動作は、第１の実施形態と同一であるため、説
明を省略する。第２の実施形態では、発振回路ＳＧ１’
の弛張発振回路、あるいはバッファアンプＡ41に故障が
発生すると、発振回路ＳＧ１’の出力が固定されるため
立ち上がり微分回路ＤＣ41の出力Ｖ2 が高レベルになる
ことがない。従って、電磁リレーＲＹの出力接点ＲＹ−
ｌａがＯＮ状態とならない。また、ウィンドウ・コンパ
レータＷＣ41に故障が発生すると、ウィンドウ・コンパ
レータＷＣ41から発振出力が生成されず、アンプＡ42に
故障が発生すると、ウィンドウ・コンパレータＷＣ41の
発振出力を増幅できない。従って、電磁リレーＲＹの出
力接点ＲＹ−ｌａがＯＮ状態とならない。更に、電磁リ
レーＲＹのコイルは、トランスＴ41で電源（ＶCC）と絶
縁されているため、電源電圧ＶCCが直接コイルに印加さ
れることがないのでコイルが励磁され続けるようなこと
はない。また、発振回路ＳＧ１’は故障時に発振周期Ｔ
W ’が短くなったりあるいはＰＵＴがＯＮ状態となる時
間Ｔ ONが長くなったりすることがないため、入力信号ｅ
1 のレベル変化検出感度が低下することはない。加え
て、電磁リレーＲＹの出力接点ＲＹ−ｌａを流れる電流
は微小であり、その電流は増幅器12の入力抵抗で必ず制
限されるため、接点ＲＹ−ｌａが溶着故障を生じ難い。
【００４３】このように、第２の実施形態によれば、ス
イッチ回路が故障しても入力信号ｅ 1 のレベル変化検出
感度が低下したり、電磁リレーＲＹの出力接点ＲＹ−ｌ
ａがＯＮ状態を継続するようなことがなく、従って、故
障時に本装置の出力が入力信号ｅ1 のレベル変化なしを
検出したときの出力（発振出力）とならないフェールセ
ーフな出力特性とすることができる。
イッチ回路が故障しても入力信号ｅ 1 のレベル変化検出
感度が低下したり、電磁リレーＲＹの出力接点ＲＹ−ｌ
ａがＯＮ状態を継続するようなことがなく、従って、故
障時に本装置の出力が入力信号ｅ1 のレベル変化なしを
検出したときの出力（発振出力）とならないフェールセ
ーフな出力特性とすることができる。
【００４４】次に、本発明の第３の実施形態について説
明する。第３の実施形態は、第２の実施形態の電磁リレ
ーＲＹに代えて半導体スイッチを用いた構成である。第
２の実施形態の構成のようにスイッチ素子として短絡故
障を生じない電磁リレーを用いる場合、その回路の信頼
性はスイッチングの回数で定まることになる。しかし、
スイッチ素子に半導体スイッチを用いる場合には、電磁
リレーと異なり信頼性の高い半導体スイッチであっても
短絡故障を生じ得るので、半導体スイッチが短絡してい
ないかを確認する検査手段を要する。
明する。第３の実施形態は、第２の実施形態の電磁リレ
ーＲＹに代えて半導体スイッチを用いた構成である。第
２の実施形態の構成のようにスイッチ素子として短絡故
障を生じない電磁リレーを用いる場合、その回路の信頼
性はスイッチングの回数で定まることになる。しかし、
スイッチ素子に半導体スイッチを用いる場合には、電磁
リレーと異なり信頼性の高い半導体スイッチであっても
短絡故障を生じ得るので、半導体スイッチが短絡してい
ないかを確認する検査手段を要する。
【００４５】図７は、第３の実施形態を示す回路図であ
る。ただし、第１及び第２の実施形態の回路と同一の構
成部分には同一符号を付してある。図７において、半導
体スイッチＳＷ51は、図５に示した第２の実施形態の発
振回路ＳＧ１’の出力信号によってスイッチング駆動さ
れている。スイッチ検査回路51は、半導体スイッチＳＷ
51のスイッチング動作を検査するスイッチ検査手段とし
ての機能を備えた回路である。尚、半導体スイッチＳＷ
51には、元々短絡故障モードが存在するから、発振回路
ＳＧ１’の出力が故障発生によって半導体スイッチＳＷ
51をＯＮ状態に駆動する側に固定されて半導体スイッチ
ＳＷ51がＯＮ状態を継続することと、半導体スイッチＳ
Ｗ51自体が短絡故障することとは等価である。このた
め、半導体スイッチＳＷ51に短絡故障が発生しても誤っ
た出力が発生しない構成であれば、半導体スイッチＳＷ
51を駆動する手段は故障時に誤って半導体スイッチＳＷ
51をＯＮ状態に駆動することが許される。従って、半導
体スイッチＳＷ51を駆動するのに第２の実施形態の立ち
上がり微分回路ＤＣ41、ウィンドウ・コンパレータＷＣ
41及びリレードライバＲＤ41を省略することができる。
る。ただし、第１及び第２の実施形態の回路と同一の構
成部分には同一符号を付してある。図７において、半導
体スイッチＳＷ51は、図５に示した第２の実施形態の発
振回路ＳＧ１’の出力信号によってスイッチング駆動さ
れている。スイッチ検査回路51は、半導体スイッチＳＷ
51のスイッチング動作を検査するスイッチ検査手段とし
ての機能を備えた回路である。尚、半導体スイッチＳＷ
51には、元々短絡故障モードが存在するから、発振回路
ＳＧ１’の出力が故障発生によって半導体スイッチＳＷ
51をＯＮ状態に駆動する側に固定されて半導体スイッチ
ＳＷ51がＯＮ状態を継続することと、半導体スイッチＳ
Ｗ51自体が短絡故障することとは等価である。このた
め、半導体スイッチＳＷ51に短絡故障が発生しても誤っ
た出力が発生しない構成であれば、半導体スイッチＳＷ
51を駆動する手段は故障時に誤って半導体スイッチＳＷ
51をＯＮ状態に駆動することが許される。従って、半導
体スイッチＳＷ51を駆動するのに第２の実施形態の立ち
上がり微分回路ＤＣ41、ウィンドウ・コンパレータＷＣ
41及びリレードライバＲＤ41を省略することができる。
【００４６】第３の実施形態の回路構成が、第２の実施
形態の回路構成と異なる部分は、上記の半導体スイッチ
ＳＷ51を使用しスイッチ検査回路51を備えた点であり、
他の部分の構成、動作は同じである。以下ではスイッチ
検査回路51について説明し、第２の実施形態と同様の部
分については説明を省略する。スイッチ検査回路51は、
交流信号を発生する発振器ＳＧ51と、その交流信号を整
流する倍電圧整流回路14と、倍電圧整流回路13の出力を
入力とするウィンドウ・コンパレータＷＣ51と、ウィン
ドウ・コンパレータＷＣ51の出力を整流する倍電圧整流
回路15と、倍電圧整流回路13の出力及び立ち上がり微分
回路ＤＣ51を介した発振回路ＳＧ１’の出力を入力とす
るウィンドウ・コンパレータＷＣ52と、ウィンドウ・コ
ンパレータＷＣ52の出力を整流する倍電圧整流回路16
と、オフディレーＣ51，Ｃ52と、倍電圧整流回路15，16
の出力を入力とするウィンドウ・コンパレータＷＣ53
と、ウィンドウ・コンパレータＷＣ53の出力を整流する
倍電圧整流回路17とで構成される。ただし、ウィンドウ
・コンパレータＷＣ51〜ＷＣ53、及び倍電圧整流回路14
〜17は第１，２の実施形態のウィンドウ・コンパレータ
ＷＣ１及び倍電圧整流回路13と同様の構成である。
形態の回路構成と異なる部分は、上記の半導体スイッチ
ＳＷ51を使用しスイッチ検査回路51を備えた点であり、
他の部分の構成、動作は同じである。以下ではスイッチ
検査回路51について説明し、第２の実施形態と同様の部
分については説明を省略する。スイッチ検査回路51は、
交流信号を発生する発振器ＳＧ51と、その交流信号を整
流する倍電圧整流回路14と、倍電圧整流回路13の出力を
入力とするウィンドウ・コンパレータＷＣ51と、ウィン
ドウ・コンパレータＷＣ51の出力を整流する倍電圧整流
回路15と、倍電圧整流回路13の出力及び立ち上がり微分
回路ＤＣ51を介した発振回路ＳＧ１’の出力を入力とす
るウィンドウ・コンパレータＷＣ52と、ウィンドウ・コ
ンパレータＷＣ52の出力を整流する倍電圧整流回路16
と、オフディレーＣ51，Ｃ52と、倍電圧整流回路15，16
の出力を入力とするウィンドウ・コンパレータＷＣ53
と、ウィンドウ・コンパレータＷＣ53の出力を整流する
倍電圧整流回路17とで構成される。ただし、ウィンドウ
・コンパレータＷＣ51〜ＷＣ53、及び倍電圧整流回路14
〜17は第１，２の実施形態のウィンドウ・コンパレータ
ＷＣ１及び倍電圧整流回路13と同様の構成である。
【００４７】例えば、第１の実施形態の回路構成でスイ
ッチ素子ＳＷ１が故障して短絡し、入力信号ｅ1 のレベ
ル変化を拡大する機能が損なわれた状態において、入力
信号ｅ1 のレベルが僅かに変化すると、このレベル変化
を検知できずに増幅器12の交流分出力が生成され続けて
しまう。従って、スイッチ素子ＳＷ１の正常な動作状態
を確認するためには、増幅器12で生成される出力が周期
ＴW で高レベル／低レベルを繰り返すことを検査すれば
良い。即ち、スイッチ素子ＳＷ１がＯＮ状態となって高
周波交流信号ω2 が増幅器12に伝達される時、増幅器12
の出力信号ｅ2が高レベルとなることと、スイッチ素子
ＳＷ１がＯＦＦ状態となって高周波交流信号ω2 が増幅
器12に伝達されない時、増幅器12の出力信号ｅ2 が低レ
ベルとなることの両方を検出すれば良い。
ッチ素子ＳＷ１が故障して短絡し、入力信号ｅ1 のレベ
ル変化を拡大する機能が損なわれた状態において、入力
信号ｅ1 のレベルが僅かに変化すると、このレベル変化
を検知できずに増幅器12の交流分出力が生成され続けて
しまう。従って、スイッチ素子ＳＷ１の正常な動作状態
を確認するためには、増幅器12で生成される出力が周期
ＴW で高レベル／低レベルを繰り返すことを検査すれば
良い。即ち、スイッチ素子ＳＷ１がＯＮ状態となって高
周波交流信号ω2 が増幅器12に伝達される時、増幅器12
の出力信号ｅ2が高レベルとなることと、スイッチ素子
ＳＷ１がＯＦＦ状態となって高周波交流信号ω2 が増幅
器12に伝達されない時、増幅器12の出力信号ｅ2 が低レ
ベルとなることの両方を検出すれば良い。
【００４８】図７において、発振器ＳＧ51の出力は倍電
圧整流回路14で電源電圧ＶCCに重畳して整流され、この
直流分（ＶCC＋ＶD とする）に更に倍電圧整流回路13で
増幅器12の出力ｅ2 が重畳、整流されて出力信号Ｖ0 を
生成する。入力信号ｅ1 のレベルが変化しない時、出力
信号Ｖ0 は、図８の（ｃ）のように、半導体スイッチＳ
Ｗ51がＯＮ状態の場合にＶCC＋２ＶD （論理値２とす
る）となり、半導体スイッチＳＷ51がＯＦＦ状態の場合
にＶCC＋ＶD （論理値１とする）となって、これが周期
ＴW で繰り返される。一方、入力信号ｅ1 のレベルが変
化すると、増幅器12の出力ｅ2 に交流分が伝達されなく
なるため出力信号Ｖ0 は半導体スイッチＳＷ51がＯＮ状
態となってもＶCC＋ＶD （論理値１）である。この出力
信号Ｖ0 がウィンドウ・コンパレータＷＣ51の入力端子
（入力端子Ａ，Ｂ共通）とウィンドウ・コンパレータＷ
Ｃ52の入力端子Ａとに入力される。
圧整流回路14で電源電圧ＶCCに重畳して整流され、この
直流分（ＶCC＋ＶD とする）に更に倍電圧整流回路13で
増幅器12の出力ｅ2 が重畳、整流されて出力信号Ｖ0 を
生成する。入力信号ｅ1 のレベルが変化しない時、出力
信号Ｖ0 は、図８の（ｃ）のように、半導体スイッチＳ
Ｗ51がＯＮ状態の場合にＶCC＋２ＶD （論理値２とす
る）となり、半導体スイッチＳＷ51がＯＦＦ状態の場合
にＶCC＋ＶD （論理値１とする）となって、これが周期
ＴW で繰り返される。一方、入力信号ｅ1 のレベルが変
化すると、増幅器12の出力ｅ2 に交流分が伝達されなく
なるため出力信号Ｖ0 は半導体スイッチＳＷ51がＯＮ状
態となってもＶCC＋ＶD （論理値１）である。この出力
信号Ｖ0 がウィンドウ・コンパレータＷＣ51の入力端子
（入力端子Ａ，Ｂ共通）とウィンドウ・コンパレータＷ
Ｃ52の入力端子Ａとに入力される。
【００４９】ウィンドウ・コンパレータＷＣ51の上限閾
値Ｔｈ51Ｈ及び下限閾値Ｔｈ51Ｌ（入力端子Ａ，Ｂ共に
同じ）は、出力信号Ｖ0 のレベルがＶCC＋ＶD （論理値
１）である時、発振出力が生成されるように設定され
る。即ち、 ＶCC＜Ｔｈ51Ｌ＜ＶCC＋ＶD ＜Ｔｈ51Ｈ＜ＶCC＋２ＶD と設定される。従って、ウィンドウ・コンパレータＷＣ
51は、半導体スイッチＳＷ51がＯＮ状態を継続して増幅
器12から高レベルの出力ｅ2 が生成され続けると、発振
出力を生成しない構成である。
値Ｔｈ51Ｈ及び下限閾値Ｔｈ51Ｌ（入力端子Ａ，Ｂ共に
同じ）は、出力信号Ｖ0 のレベルがＶCC＋ＶD （論理値
１）である時、発振出力が生成されるように設定され
る。即ち、 ＶCC＜Ｔｈ51Ｌ＜ＶCC＋ＶD ＜Ｔｈ51Ｈ＜ＶCC＋２ＶD と設定される。従って、ウィンドウ・コンパレータＷＣ
51は、半導体スイッチＳＷ51がＯＮ状態を継続して増幅
器12から高レベルの出力ｅ2 が生成され続けると、発振
出力を生成しない構成である。
【００５０】ウィンドウ・コンパレータＷＣ52の入力端
子Ａの下限閾値Ｔｈ52ＡＬは、出力信号Ｖ0 のレベルが
ＶCC＋２ＶD （論理値２）である時、発振出力が生成さ
れるように設定される。即ち、 ＶCC＋ＶD ＜Ｔｈ52ＡＬ＜ＶCC＋２ＶD と設定される。ウィンドウ・コンパレータＷＣ52の入力
端子Ｂには、発振回路ＳＧ１’の立ち上がり微分回路Ｄ
Ｃ51を介した信号Ｖ2 が入力される。この信号Ｖ 2 は半
導体スイッチＳＷ51がＯＮ状態の時に高レベルとなりＯ
ＦＦ状態の時に低レベル（ＶCC）となる。図８の（ａ）
には信号Ｖ2 の様子を示す。入力端子Ｂの下限閾値Ｔｈ
52ＢＬは、信号Ｖ2 のレベルが高レベルである時、発振
出力が生成されるように設定される。従って、ウィンド
ウ・コンパレータＷＣ52は、半導体スイッチＳＷ51がＯ
Ｎ状態のときに、増幅器12の出力ｅ2 に交流分が伝達さ
れて（即ち、入力信号ｅ1 のレベル変化なしを意味す
る）、出力信号Ｖ0 のレベルがＶCC＋２ＶD （論理値
２）となった場合に限り発振出力を生成する。
子Ａの下限閾値Ｔｈ52ＡＬは、出力信号Ｖ0 のレベルが
ＶCC＋２ＶD （論理値２）である時、発振出力が生成さ
れるように設定される。即ち、 ＶCC＋ＶD ＜Ｔｈ52ＡＬ＜ＶCC＋２ＶD と設定される。ウィンドウ・コンパレータＷＣ52の入力
端子Ｂには、発振回路ＳＧ１’の立ち上がり微分回路Ｄ
Ｃ51を介した信号Ｖ2 が入力される。この信号Ｖ 2 は半
導体スイッチＳＷ51がＯＮ状態の時に高レベルとなりＯ
ＦＦ状態の時に低レベル（ＶCC）となる。図８の（ａ）
には信号Ｖ2 の様子を示す。入力端子Ｂの下限閾値Ｔｈ
52ＢＬは、信号Ｖ2 のレベルが高レベルである時、発振
出力が生成されるように設定される。従って、ウィンド
ウ・コンパレータＷＣ52は、半導体スイッチＳＷ51がＯ
Ｎ状態のときに、増幅器12の出力ｅ2 に交流分が伝達さ
れて（即ち、入力信号ｅ1 のレベル変化なしを意味す
る）、出力信号Ｖ0 のレベルがＶCC＋２ＶD （論理値
２）となった場合に限り発振出力を生成する。
【００５１】尚、上述の場合では、ウィンドウ・コンパ
レータＷＣ51の入力端子Ａ，Ｂには出力信号Ｖ0 を入力
する構成としたが、出力信号Ｖ0 を生成するのと同様に
して、発振回路ＳＧ１’の出力の３値化を行い、その信
号をウィンドウ・コンパレータＷＣ51の一方の入力とし
て、増幅器12の出力ｅ2 の低レベル生成と、発振回路Ｓ
Ｇ１’の半導体スイッチＳＷ51をＯＦＦ状態とする信号
の生成との論理積発振出力を発生する構成とすることも
応用可能である。
レータＷＣ51の入力端子Ａ，Ｂには出力信号Ｖ0 を入力
する構成としたが、出力信号Ｖ0 を生成するのと同様に
して、発振回路ＳＧ１’の出力の３値化を行い、その信
号をウィンドウ・コンパレータＷＣ51の一方の入力とし
て、増幅器12の出力ｅ2 の低レベル生成と、発振回路Ｓ
Ｇ１’の半導体スイッチＳＷ51をＯＦＦ状態とする信号
の生成との論理積発振出力を発生する構成とすることも
応用可能である。
【００５２】そして、ウィンドウ・コンパレータＷＣ51
の出力は、倍電圧整流回路15によって整流され、その整
流出力の立ち下がりがオフディレーＣ51によって半導体
スイッチＳＷ51のＯＮ状態が継続する間（時間ＴON）高
いレベルを維持するように遅延されて直流信号ＶOFF と
なる。図８の（ｄ）には直流信号ＶOFF の様子を示す。
この直流信号ＶOFF は、ウィンドウ・コンパレータＷＣ
53の入力端子Ｂに入力される。また、ウィンドウ・コン
パレータＷＣ52の出力は、倍電圧整流回路16によって整
流され、その整流出力の立ち下がりがオフディレーＣ51
によって半導体スイッチＳＷ51のＯＦＦ状態が継続する
間（時間ＴWT）高いレベルを維持するように遅延されて
直流信号ＶONとなる。図８の（ｅ）には直流信号ＶONの
様子を示す。この直流信号ＶONは、ウィンドウ・コンパ
レータＷＣ53の入力端子Ａに入力される。
の出力は、倍電圧整流回路15によって整流され、その整
流出力の立ち下がりがオフディレーＣ51によって半導体
スイッチＳＷ51のＯＮ状態が継続する間（時間ＴON）高
いレベルを維持するように遅延されて直流信号ＶOFF と
なる。図８の（ｄ）には直流信号ＶOFF の様子を示す。
この直流信号ＶOFF は、ウィンドウ・コンパレータＷＣ
53の入力端子Ｂに入力される。また、ウィンドウ・コン
パレータＷＣ52の出力は、倍電圧整流回路16によって整
流され、その整流出力の立ち下がりがオフディレーＣ51
によって半導体スイッチＳＷ51のＯＦＦ状態が継続する
間（時間ＴWT）高いレベルを維持するように遅延されて
直流信号ＶONとなる。図８の（ｅ）には直流信号ＶONの
様子を示す。この直流信号ＶONは、ウィンドウ・コンパ
レータＷＣ53の入力端子Ａに入力される。
【００５３】ウィンドウ・コンパレータＷＣ53では、各
入力端子Ａ，Ｂに入力された直流信号ＶON，ＶOFF の閾
値演算がそれぞれ行われ、直流信号ＶOFF ，ＶONが共に
高レベルである時発振出力を生成する。入力信号ｅ1 の
レベルが変化せず半導体スイッチＳＷ51が正常にスイッ
チング動作する場合、ウィンドウ・コンパレータＷＣ5
1，ＷＣ52は必ず交互に発振出力を生成し、一方が発振
出力を生成している間、他方の発振出力はオフディレー
によって高レベルを維持されるので、ウィンドウ・コン
パレータＷＣ51，ＷＣ52の出力によってウィンドウ・コ
ンパレータＷＣ53は発振出力を生成し続ける。
入力端子Ａ，Ｂに入力された直流信号ＶON，ＶOFF の閾
値演算がそれぞれ行われ、直流信号ＶOFF ，ＶONが共に
高レベルである時発振出力を生成する。入力信号ｅ1 の
レベルが変化せず半導体スイッチＳＷ51が正常にスイッ
チング動作する場合、ウィンドウ・コンパレータＷＣ5
1，ＷＣ52は必ず交互に発振出力を生成し、一方が発振
出力を生成している間、他方の発振出力はオフディレー
によって高レベルを維持されるので、ウィンドウ・コン
パレータＷＣ51，ＷＣ52の出力によってウィンドウ・コ
ンパレータＷＣ53は発振出力を生成し続ける。
【００５４】一方、入力信号ｅ1 のレベルが変化する場
合、半導体スイッチＳＷ51がＯＮ状態でウィンドウ・コ
ンパレータＷＣ52が発振出力を生成しないので、ウィン
ドウ・コンパレータＷＣ53は発振出力を生成しない。ま
た、半導体スイッチＳＷ51が故障した場合、半導体スイ
ッチＳＷ51がＯＦＦ状態となる故障が発生した時、ウィ
ンドウ・コンパレータＷＣ52から発振出力が生成され
ず、よって、ウィンドウ・コンパレータＷＣ53の発振出
力も生成されない。あるいは、半導体スイッチＳＷ51が
ＯＮ状態となる故障が発生し且つ入力信号ｅ1 のレベル
が変化しない時、ウィンドウ・コンパレータＷＣ51から
発振出力が生成されず、またあるいは、半導体スイッチ
ＳＷ51がＯＮ状態となる故障が発生し且つ入力信号ｅ1
のレベルが変化する時、ウィンドウ・コンパレータＷＣ
52から発振出力が生成されない。よって、半導体スイッ
チＳＷ51がＯＮ状態となる故障が発生した時でもウィン
ドウ・コンパレータＷＣ53から発振出力は生成されな
い。
合、半導体スイッチＳＷ51がＯＮ状態でウィンドウ・コ
ンパレータＷＣ52が発振出力を生成しないので、ウィン
ドウ・コンパレータＷＣ53は発振出力を生成しない。ま
た、半導体スイッチＳＷ51が故障した場合、半導体スイ
ッチＳＷ51がＯＦＦ状態となる故障が発生した時、ウィ
ンドウ・コンパレータＷＣ52から発振出力が生成され
ず、よって、ウィンドウ・コンパレータＷＣ53の発振出
力も生成されない。あるいは、半導体スイッチＳＷ51が
ＯＮ状態となる故障が発生し且つ入力信号ｅ1 のレベル
が変化しない時、ウィンドウ・コンパレータＷＣ51から
発振出力が生成されず、またあるいは、半導体スイッチ
ＳＷ51がＯＮ状態となる故障が発生し且つ入力信号ｅ1
のレベルが変化する時、ウィンドウ・コンパレータＷＣ
52から発振出力が生成されない。よって、半導体スイッ
チＳＷ51がＯＮ状態となる故障が発生した時でもウィン
ドウ・コンパレータＷＣ53から発振出力は生成されな
い。
【００５５】このようなウィンドウ・コンパレータＷＣ
53の出力が倍電圧整流回路17で整流されてスイッチ検査
回路51の直流出力としてウィンドウ・コンパレータＷＣ
１の入力端子Ｂに入力される。ウィンドウ・コンパレー
タＷＣ１では、第１，２の実施形態と同様にして、入力
端子Ａに入力された抵抗Ｒ３を介した入力信号ｅ1 及び
入力端子Ｂに入力されたスイッチ検査回路51の出力が共
に高レベルとなるとき発振出力を生成する。
53の出力が倍電圧整流回路17で整流されてスイッチ検査
回路51の直流出力としてウィンドウ・コンパレータＷＣ
１の入力端子Ｂに入力される。ウィンドウ・コンパレー
タＷＣ１では、第１，２の実施形態と同様にして、入力
端子Ａに入力された抵抗Ｒ３を介した入力信号ｅ1 及び
入力端子Ｂに入力されたスイッチ検査回路51の出力が共
に高レベルとなるとき発振出力を生成する。
【００５６】上述のように、第３の実施形態によれば、
スイッチ素子に半導体スイッチＳＷ51を用いて回路を構
成した場合にスイッチ検査回路51を備えたことによっ
て、回路に故障が発生した時でも入力信号ｅ1 にレベル
変化があるにも拘わらずウィンドウ・コンパレータＷＣ
１から発振出力が生成され誤って入力信号ｅ1 のレベル
変化なしを示す信号を出力することのないフェールセー
フな出力特性を備えることが可能である。
スイッチ素子に半導体スイッチＳＷ51を用いて回路を構
成した場合にスイッチ検査回路51を備えたことによっ
て、回路に故障が発生した時でも入力信号ｅ1 にレベル
変化があるにも拘わらずウィンドウ・コンパレータＷＣ
１から発振出力が生成され誤って入力信号ｅ1 のレベル
変化なしを示す信号を出力することのないフェールセー
フな出力特性を備えることが可能である。
【００５７】次に、本発明の第４の実施形態について説
明する。第１〜３の実施形態では、入力信号ｅ1 のレベ
ル変化が増加あるいは減少のいずれか一方向の変化であ
る場合、何ら誤った検出出力を生成することはない。し
かし、入力信号ｅ1 のレベル変化が増加及び減少の両方
に変化する場合には、このレベル変化の周期に対して十
分に短い周期でスイッチ素子をスイッチング駆動する必
要がある。このことは、スイッチ素子のスイッチングに
よって入力信号ｅ 1 のレベルをサンプル又はホールドす
る動作が、本質的に入力信号ｅ1 のレベルをホールドし
ている間に生ずる入力信号ｅ1 のレベル変化を検知でき
ないためである。
明する。第１〜３の実施形態では、入力信号ｅ1 のレベ
ル変化が増加あるいは減少のいずれか一方向の変化であ
る場合、何ら誤った検出出力を生成することはない。し
かし、入力信号ｅ1 のレベル変化が増加及び減少の両方
に変化する場合には、このレベル変化の周期に対して十
分に短い周期でスイッチ素子をスイッチング駆動する必
要がある。このことは、スイッチ素子のスイッチングに
よって入力信号ｅ 1 のレベルをサンプル又はホールドす
る動作が、本質的に入力信号ｅ1 のレベルをホールドし
ている間に生ずる入力信号ｅ1 のレベル変化を検知でき
ないためである。
【００５８】例えば、図９に示すように、衝撃等の影響
を受けて入力信号ｅ1 のレベルが短時間（スイッチング
周期ＴW 程度）に増減する場合、万一、スイッチ素子が
ＯＦＦ状態及びＯＮ状態となるタイミングが入力信号ｅ
1 の変化の増加及び減少過程でレベルが等しくなるタイ
ミングに略一致すると、その時入力信号ｅ1 の同じレベ
ルをサンプルしてしまう。このとき入力信号ｅ1 はレベ
ル変化しているにも拘わらず増幅器12の入力の直流レベ
ルは略ゼロとなって（即ち、入力信号ｅ1 にレベル変化
がない場合と同じ）、増幅器12の出力に交流分が伝達さ
れてしまう。従って、入力信号ｅ1 のレベル変化がある
にも拘らず誤ってレベル変化なしを示す信号が出力され
る。
を受けて入力信号ｅ1 のレベルが短時間（スイッチング
周期ＴW 程度）に増減する場合、万一、スイッチ素子が
ＯＦＦ状態及びＯＮ状態となるタイミングが入力信号ｅ
1 の変化の増加及び減少過程でレベルが等しくなるタイ
ミングに略一致すると、その時入力信号ｅ1 の同じレベ
ルをサンプルしてしまう。このとき入力信号ｅ1 はレベ
ル変化しているにも拘わらず増幅器12の入力の直流レベ
ルは略ゼロとなって（即ち、入力信号ｅ1 にレベル変化
がない場合と同じ）、増幅器12の出力に交流分が伝達さ
れてしまう。従って、入力信号ｅ1 のレベル変化がある
にも拘らず誤ってレベル変化なしを示す信号が出力され
る。
【００５９】このような出力誤りは、スイッチングの周
期ＴW 程度の短時間に発生する入力信号ｅ1 の変化パタ
ーンが単発的である場合、増幅器12からの誤った出力の
生成も単発的であって、それ以後誤った出力が生成され
ることはない。従って、このような場合には、最終の出
力を生成するウィンドウ・コンパレータＷＣ１の後ろ
に、単発的に発生したウィンドウ・コンパレータＷＣ１
の発振出力をマスクする、例えば、オンディレータイマ
ーを備えることによって出力誤りを除去できる。
期ＴW 程度の短時間に発生する入力信号ｅ1 の変化パタ
ーンが単発的である場合、増幅器12からの誤った出力の
生成も単発的であって、それ以後誤った出力が生成され
ることはない。従って、このような場合には、最終の出
力を生成するウィンドウ・コンパレータＷＣ１の後ろ
に、単発的に発生したウィンドウ・コンパレータＷＣ１
の発振出力をマスクする、例えば、オンディレータイマ
ーを備えることによって出力誤りを除去できる。
【００６０】しかし、短時間に発生する入力信号ｅ1 の
変化パターンが頻繁に繰り返される場合には、入力信号
ｅ1 のサンプル又はホールド動作において、ホールド期
間の入力信号ｅ1 のレベル変化を検出する手段を別途備
えることが望ましい。そこで、第４の実施形態では、図
10に示すような回路構成とする。ただし、第１〜第３の
実施形態の回路と同一の構成部分には同一符号を付して
説明を省略する。
変化パターンが頻繁に繰り返される場合には、入力信号
ｅ1 のサンプル又はホールド動作において、ホールド期
間の入力信号ｅ1 のレベル変化を検出する手段を別途備
えることが望ましい。そこで、第４の実施形態では、図
10に示すような回路構成とする。ただし、第１〜第３の
実施形態の回路と同一の構成部分には同一符号を付して
説明を省略する。
【００６１】図10において、抵抗Ｒ61とＲ62とは第１〜
３の実施形態の抵抗Ｒ４が２つに分割されたものであ
る。また、コンデンサＣ４’、増幅器12’及び倍電圧整
流回路13’は第１〜第３の実施形態のコンデンサＣ４、
増幅器12及び倍電圧整流回路13と同様の構成・動作のも
のである。ただし、増幅器12’の増幅度Ｇ’は、入力信
号ｅ1 の大きなレベル変化だけを検出できるように増幅
器12の増幅度Ｇと比較して小さな値に設定される。この
ため、発振器11の高周波交流信号ω2 の増幅器12’に入
力されるレベルを大きくするために、増幅器12’の入力
は抵抗Ｒ61だけを介してコンデンサＣ４’を通過した信
号とする。増幅器12’の出力は倍電圧整流回路13’で整
流される。その整流出力Ｚ1 ’は、図11の実線に示すよ
うに、入力信号ｅ1 のレベル変化（ｄｅ1 ／ｄｔ）が一
定の値より大きい時に低レベルとなる。整流出力Ｚ1 ’
は、ディレー時間がＴ1ON に設定されたオンディレーＯ
ＮＤ１に入力さる。このオンディレーＯＮＤ１は、入力
信号Ｚ1 ’がディレー時間Ｔ 1ON の間高レベルを継続し
てはじめて発振出力を生成する。オンディレーＯＮＤ１
は故障時に入力が立ち上がってからディレー時間Ｔ1ON
が経過していないにも拘わらず発振出力を生成すること
のないフェールセーフな出力誤り特性を備えたもので、
その構成は既に公知である。オンディレーＯＮＤ１の出
力は倍電圧整流回路18で整流されて直流信号Ｚ2 ”とな
った後、第２の論理積演算手段としてのウィンドウ・コ
ンパレータＷＣ51の入力端子Ａに入力される。従って、
変化率検出手段は、コンデンサＣ４’、増幅器12’、倍
電圧整流回路13’，18及びオンディレーＯＮＤ１で構成
される。
３の実施形態の抵抗Ｒ４が２つに分割されたものであ
る。また、コンデンサＣ４’、増幅器12’及び倍電圧整
流回路13’は第１〜第３の実施形態のコンデンサＣ４、
増幅器12及び倍電圧整流回路13と同様の構成・動作のも
のである。ただし、増幅器12’の増幅度Ｇ’は、入力信
号ｅ1 の大きなレベル変化だけを検出できるように増幅
器12の増幅度Ｇと比較して小さな値に設定される。この
ため、発振器11の高周波交流信号ω2 の増幅器12’に入
力されるレベルを大きくするために、増幅器12’の入力
は抵抗Ｒ61だけを介してコンデンサＣ４’を通過した信
号とする。増幅器12’の出力は倍電圧整流回路13’で整
流される。その整流出力Ｚ1 ’は、図11の実線に示すよ
うに、入力信号ｅ1 のレベル変化（ｄｅ1 ／ｄｔ）が一
定の値より大きい時に低レベルとなる。整流出力Ｚ1 ’
は、ディレー時間がＴ1ON に設定されたオンディレーＯ
ＮＤ１に入力さる。このオンディレーＯＮＤ１は、入力
信号Ｚ1 ’がディレー時間Ｔ 1ON の間高レベルを継続し
てはじめて発振出力を生成する。オンディレーＯＮＤ１
は故障時に入力が立ち上がってからディレー時間Ｔ1ON
が経過していないにも拘わらず発振出力を生成すること
のないフェールセーフな出力誤り特性を備えたもので、
その構成は既に公知である。オンディレーＯＮＤ１の出
力は倍電圧整流回路18で整流されて直流信号Ｚ2 ”とな
った後、第２の論理積演算手段としてのウィンドウ・コ
ンパレータＷＣ51の入力端子Ａに入力される。従って、
変化率検出手段は、コンデンサＣ４’、増幅器12’、倍
電圧整流回路13’，18及びオンディレーＯＮＤ１で構成
される。
【００６２】上記の回路部分以外の他の回路構成は第３
の実施形態の回路構成と同じであるため構成・動作の説
明を省略する。図12は、入力信号ｅ1 が緩やかに増加し
ていく途中で衝撃等の影響を受けて信号レベルが増加及
び減少の両方向のパターンで変化する場合の第４の実施
形態の回路動作を示すタイミングチャートである。
の実施形態の回路構成と同じであるため構成・動作の説
明を省略する。図12は、入力信号ｅ1 が緩やかに増加し
ていく途中で衝撃等の影響を受けて信号レベルが増加及
び減少の両方向のパターンで変化する場合の第４の実施
形態の回路動作を示すタイミングチャートである。
【００６３】図12において、増幅器12は、図９で示した
ように現実に入力信号ｅ1 のレベル変化を生じていて
も、スイッチ素子ＳＷ１がＯＦＦ状態となる時、及びそ
の後にＯＮ状態となる時での入力信号ｅ1 のレベルが略
同じであれば、発振器11の高周波交流信号ω2 分を増幅
して出力する。よって直流信号ＶONは高レベルとなる。
しかし、倍電圧整流回路13’の出力Ｚ1 ’は、前記変化
の立ち上がりと立ち下がりにおいて、入力信号ｅ1 のレ
ベル変化（ｄｅ1 ／ｄｔ）が一定の値より大きいために
低レベルとなる。そして、オンディレーＯＮＤ１のディ
レー時間Ｔ1ON をサンプリング周期（周期ＴW ）より大
きく設定するならば、スイッチ素子ＳＷ１がＯＦＦ状態
となって信号レベルをホールドしている間に入力信号ｅ
1 の大きなレベル変化を生じた場合、ウィンドウ・コン
パレータＷＣ51の発振出力の生成を止めることができ
る。従って、図１２に示すように直流信号ＶONが高レベ
ルとなる前後で、直流信号ＶOFF は低レベルとなり、直
流信号ＶONと直流信号ＶOFF とが共に高レベルとはなら
ず、ウィンドウ・コンパレータＷＣ53から発振出力は発
生されないため倍電圧整流回路18の出力信号ＶOUT は低
レベルとなる。よって、このときウィンドウ・コンパレ
ータＷＣ１から発振出力は生成されない。
ように現実に入力信号ｅ1 のレベル変化を生じていて
も、スイッチ素子ＳＷ１がＯＦＦ状態となる時、及びそ
の後にＯＮ状態となる時での入力信号ｅ1 のレベルが略
同じであれば、発振器11の高周波交流信号ω2 分を増幅
して出力する。よって直流信号ＶONは高レベルとなる。
しかし、倍電圧整流回路13’の出力Ｚ1 ’は、前記変化
の立ち上がりと立ち下がりにおいて、入力信号ｅ1 のレ
ベル変化（ｄｅ1 ／ｄｔ）が一定の値より大きいために
低レベルとなる。そして、オンディレーＯＮＤ１のディ
レー時間Ｔ1ON をサンプリング周期（周期ＴW ）より大
きく設定するならば、スイッチ素子ＳＷ１がＯＦＦ状態
となって信号レベルをホールドしている間に入力信号ｅ
1 の大きなレベル変化を生じた場合、ウィンドウ・コン
パレータＷＣ51の発振出力の生成を止めることができ
る。従って、図１２に示すように直流信号ＶONが高レベ
ルとなる前後で、直流信号ＶOFF は低レベルとなり、直
流信号ＶONと直流信号ＶOFF とが共に高レベルとはなら
ず、ウィンドウ・コンパレータＷＣ53から発振出力は発
生されないため倍電圧整流回路18の出力信号ＶOUT は低
レベルとなる。よって、このときウィンドウ・コンパレ
ータＷＣ１から発振出力は生成されない。
【００６４】このように、第４の実施形態によれば、入
力信号ｅ1 のレベル変化があるにも拘わらず、衝撃等の
影響で入力信号ｅ1 が増加及び減少の両方向のパターン
で変化するような場合に、誤って入力信号ｅ1 にレベル
変化なしを示す信号を出力することのない構成とするこ
とができる。
力信号ｅ1 のレベル変化があるにも拘わらず、衝撃等の
影響で入力信号ｅ1 が増加及び減少の両方向のパターン
で変化するような場合に、誤って入力信号ｅ1 にレベル
変化なしを示す信号を出力することのない構成とするこ
とができる。
【００６５】
【発明の効果】以上説明したように、本発明の請求項１
に記載の発明は、スイッチ手段、結合コンデンサ及びレ
ベル保持手段を設けることによって、増幅手段の増幅度
を大きく設定しなくとも入力信号の小さなレベル変化を
拡大して検出することができるため、装置に加わる振動
や衝撃等による入力信号の変動が入力信号のレベル変化
として誤って検出されることをなくし、確実に入力信号
のレベル変化を検出することが可能となる。また、従来
の回路構成と比較して結合コンデンサ及び増幅手段で定
まる時定数を小さく設定できるため、信号変化検出装置
の小型化を図ることが可能である。
に記載の発明は、スイッチ手段、結合コンデンサ及びレ
ベル保持手段を設けることによって、増幅手段の増幅度
を大きく設定しなくとも入力信号の小さなレベル変化を
拡大して検出することができるため、装置に加わる振動
や衝撃等による入力信号の変動が入力信号のレベル変化
として誤って検出されることをなくし、確実に入力信号
のレベル変化を検出することが可能となる。また、従来
の回路構成と比較して結合コンデンサ及び増幅手段で定
まる時定数を小さく設定できるため、信号変化検出装置
の小型化を図ることが可能である。
【００６６】また、請求項２に記載の発明は、請求項１
に記載の発明の効果に加えて、スイッチ手段が故障して
も入力信号のレベル変化検出感度が低下したり、リレー
が閉成し続けることがない。従って、故障発生時に信号
変化検出装置の出力が入力信号のレベル変化なしを示す
出力とならないフェールセーフな出力特性とすることが
できる。
に記載の発明の効果に加えて、スイッチ手段が故障して
も入力信号のレベル変化検出感度が低下したり、リレー
が閉成し続けることがない。従って、故障発生時に信号
変化検出装置の出力が入力信号のレベル変化なしを示す
出力とならないフェールセーフな出力特性とすることが
できる。
【００６７】また、請求項３に記載の発明は、請求項
１，２に記載の発明の効果に加えて、スイッチ検査手段
を備えたことによって、回路の故障、例えば、スイッチ
手段の短絡や増幅手段の自己発振等の故障が発生した時
にはスイッチ検査手段の出力が低レベルとなるため、入
力信号にレベル変化があるにも拘わらず誤って入力信号
のレベル変化なしを示す信号を出力することのないより
フェールセーフな出力特性を備えることが可能である。
１，２に記載の発明の効果に加えて、スイッチ検査手段
を備えたことによって、回路の故障、例えば、スイッチ
手段の短絡や増幅手段の自己発振等の故障が発生した時
にはスイッチ検査手段の出力が低レベルとなるため、入
力信号にレベル変化があるにも拘わらず誤って入力信号
のレベル変化なしを示す信号を出力することのないより
フェールセーフな出力特性を備えることが可能である。
【００６８】また、請求項４に記載の発明は、請求項１
〜３に記載の発明の効果に加えて、衝撃等の影響で入力
信号ｅ1 が増加及び減少の両方向のパターンで変化する
ような場合に、入力信号のレベル変化があるにも拘わら
ず誤って入力信号のレベル変化なしを示す信号を出力す
ることがないため、より確実に入力信号のレベル変化を
検出することができる。
〜３に記載の発明の効果に加えて、衝撃等の影響で入力
信号ｅ1 が増加及び減少の両方向のパターンで変化する
ような場合に、入力信号のレベル変化があるにも拘わら
ず誤って入力信号のレベル変化なしを示す信号を出力す
ることがないため、より確実に入力信号のレベル変化を
検出することができる。
【図１】本発明の第１の実施形態の電気回路の構成を示
す図
す図
【図２】同上第１の実施形態の増幅器の具体的構成を示
す図
す図
【図３】同上第１の実施形態のウィンドウ・コンパレー
タの具体的構成を示す図
タの具体的構成を示す図
【図４】同上第１の実施形態の動作を説明するタイムチ
ャート
ャート
【図５】本発明の第２の実施形態のスイッチ回路の構成
を示す図
を示す図
【図６】同上第２の実施形態の動作を説明するタイムチ
ャート
ャート
【図７】本発明の第３の実施形態の電気回路の構成を示
す図
す図
【図８】同上第３の実施形態の動作を説明するタイムチ
ャート
ャート
【図９】衝撃等の影響を受けて入力信号のレベルが短時
間に増減する場合を説明する図
間に増減する場合を説明する図
【図１０】本発明の第４の実施形態の電気回路の構成を
示す図
示す図
【図１１】同上第４の実施形態のレベル変化率を検出す
る動作を説明するタイムチャート
る動作を説明するタイムチャート
【図１２】同上第４の実施形態の動作を説明するタイム
チャート
チャート
【図１３】従来の信号変化検出装置の電気回路の構成を
示す図
示す図
【図１４】振動や衝撃等の影響を除去するためのローパ
スフィルターを示す図
スフィルターを示す図
11，ＳＧ１，ＳＧ51 発振器
ＳＷ１ スイッチ素子
Ｃ４，Ｃ４’ コンデンサ
12，12' 増幅器
13,14,15,16,17,18 倍電圧整流回路
Ｃ７，Ｃ51，Ｃ52 オフディレ−
ＷＣ１，ＷＣ41，ＷＣ51，ＷＣ52，ＷＣ53 ウィ
ンドウ・コンパレータ ＳＧ１’ 発振回路 ＤＣ41，ＤＣ51 立ち上がり微分回路 Ｔ41 トランス Ｄ42 ダイオードブリッジ ＲＹ 電磁リレー ＯＮＤ１ オンディレー
ンドウ・コンパレータ ＳＧ１’ 発振回路 ＤＣ41，ＤＣ51 立ち上がり微分回路 Ｔ41 トランス Ｄ42 ダイオードブリッジ ＲＹ 電磁リレー ＯＮＤ１ オンディレー
フロントページの続き
(56)参考文献 国際公開第94／23303（ＷＯ，Ａ１)
国際公開第95／23496（ＷＯ，Ａ１)
国際公開第95／33190（ＷＯ，Ａ１)
国際公開第96／10750（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01D
G01L
G01P
Claims (4)
- 【請求項１】入力信号のレベルが変化状態にあるか否か
を検出して変化なしの時に高レベルの出力信号を発生し
変化状態にある時に低レベルの出力信号を発生する信号
変化検出装置において、前記入力信号に高周波交流信号
を重畳する信号発生手段と、該信号発生手段の高周波交
流信号が重畳された合成信号を所定の周期でスイッチン
グするスイッチ手段と、該スイッチ手段のスイッチング
された出力信号を増幅し、前記スイッチ手段が開成した
時の入力レベルと前記スイッチ手段が閉成した時の入力
レベルとの差が所定値以上である場合に前記スイッチ手
段が閉成した状態が継続する間の増幅出力が飽和する増
幅手段と、前記スイッチ手段の出力と前記増幅手段の入
力との間に介装された結合コンデンサと、前記増幅手段
の交流増幅出力を整流する整流手段と、該整流手段の出
力の立ち下がり時のレベルを一定期間高レベルに保持す
るレベル保持手段と、該レベル保持手段の出力信号と前
記入力信号との論理積演算を行い、両信号が共に所定値
以上の高レベルにある時前記入力信号のレベル変化なし
を示す高レベルに相当する論理値１の出力を発生すると
共に故障時には低レベルに相当する論理値０の出力を発
生するフェールセーフな第１の論理積演算手段とを含ん
で構成したことを特徴とする信号変化検出装置。 - 【請求項２】前記スイッチ手段は、電磁リレーと、該電
磁リレーを所定の周期でスイッチングする制御信号を発
生すると共に故障時には前記制御信号の周期が短くなる
ことのない制御信号発生手段と、該制御信号発生手段の
制御信号に基づいて前記電磁リレーを駆動する駆動手段
とを含み、故障時には前記駆動手段が前記電磁リレーの
駆動を停止するフェールセーフな構成であることを特徴
とする請求項１記載の信号変化検出装置。 - 【請求項３】前記スイッチ手段が閉成するタイミングと
前記整流手段の出力信号が高レベルになるタイミングと
が一致するか否かを検出し一致する時高レベルの出力を
発生する閉成検出部、及び前記スイッチ手段が開成する
タイミングと前記整流手段の出力信号が低レベルになる
タイミングとが一致しているか否かを検出し一致する時
高レベルの出力を発生する開成検出部を有し、前記閉成
検出部の高レベル出力と前記開成検出部の高レベル出力
とが交互に発生する場合前記スイッチ手段のスイッチン
グ動作が正常であると判断するスイッチ検査手段を含
み、該スイッチ検査手段で前記スイッチ手段のスイッチ
ング動作が正常であると判断されたとき前記第１の論理
積演算手段で行われた論理積演算結果を有効とする構成
としたことを特徴とする請求項１又は２記載の信号変化
検出装置。 - 【請求項４】前記入力信号のレベル変化の割合を求め、
該レベル変化の割合が一定値を超えた時低レベルの出力
信号を発生し、前記レベル変化の割合が一定値以下の時
高レベルの出力信号を発生する変化率検出手段と、該変
化率検出手段の出力信号と前記整流手段の出力信号との
論理積演算を行い、両信号が共に所定値以上の高レベル
にある時高レベルに相当する論理値１の出力を発生する
と共に故障時には低レベルに相当する論理値０の出力を
発生するフェールセーフな第２の論理積演算手段とを含
み、該第２の論理積演算手段から高レベルに相当する論
理値１の出力が発生したとき前記第１の論理積演算手段
で行われた論理積演算結果を有効とする構成としたこと
を特徴とする請求項１〜３のいずれか１つに記載の信号
変化検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31237195A JP3400219B2 (ja) | 1995-11-30 | 1995-11-30 | 信号変化検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31237195A JP3400219B2 (ja) | 1995-11-30 | 1995-11-30 | 信号変化検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09152356A JPH09152356A (ja) | 1997-06-10 |
| JP3400219B2 true JP3400219B2 (ja) | 2003-04-28 |
Family
ID=18028458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31237195A Expired - Fee Related JP3400219B2 (ja) | 1995-11-30 | 1995-11-30 | 信号変化検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3400219B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4355058B2 (ja) | 1999-07-27 | 2009-10-28 | 日本信号株式会社 | 電源装置 |
| CN111290121A (zh) * | 2020-03-05 | 2020-06-16 | 淮阴工学院 | 一种两边位置可控的狭缝装置及其控制方法 |
-
1995
- 1995-11-30 JP JP31237195A patent/JP3400219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09152356A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873452A (en) | Collision detector for a vehicle | |
| US6298709B1 (en) | Sensor device | |
| EP0665405B1 (en) | Safety securing device | |
| US7292021B2 (en) | Anomaly detector for vibratory angular rate sensor | |
| US6628123B2 (en) | Method for controlling a transducer device in level sensors and device for carrying out such a method | |
| JP2019532295A (ja) | 電流変換器 | |
| JP3400219B2 (ja) | 信号変化検出装置 | |
| US5734269A (en) | Bridge circuit fault monitoring apparatus using an output signal level from a bridge circuit and a power source current level to determine faults | |
| EP0647854B1 (en) | Current sensor and motor rotation sensor using the current sensor | |
| US4792764A (en) | Noncontact electronic switching arrangement | |
| KR100367543B1 (ko) | 가속감응센서를가지는전자장치 | |
| KR100338460B1 (ko) | 루프 센서를 이용한 차량 검지 장치 | |
| JPH06318867A (ja) | 周波数・位相ロック検出装置 | |
| US20110283793A1 (en) | Angular velocity sensor | |
| JP3411582B2 (ja) | 変化完了検出回路 | |
| JP2002357668A (ja) | 人体検知器の異常検出方法 | |
| EP0711984A1 (en) | Residual pressure sensor and apparatus for monitoring the same | |
| JP4935300B2 (ja) | 自己診断を行う異常検出回路を備えたセンサ回路 | |
| JP3598989B2 (ja) | パルス作成回路およびその誤動作防止方法ならびに通信装置 | |
| JP2002328717A (ja) | サーボ弁駆動システム故障検出装置 | |
| JP3287446B2 (ja) | ロック狂い検出装置 | |
| KR960032534A (ko) | 진공차단기의 자기진단장치 | |
| JP2011176398A (ja) | 発振停止検出回路 | |
| CA1179414A (en) | Vital vehicle movement detector | |
| JP2021168546A (ja) | 発振検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |