JP3397088B2 - 映像信号サンプリング装置 - Google Patents
映像信号サンプリング装置Info
- Publication number
- JP3397088B2 JP3397088B2 JP16083597A JP16083597A JP3397088B2 JP 3397088 B2 JP3397088 B2 JP 3397088B2 JP 16083597 A JP16083597 A JP 16083597A JP 16083597 A JP16083597 A JP 16083597A JP 3397088 B2 JP3397088 B2 JP 3397088B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＲＧＢ３ｃｈの入力
映像信号を３ｃｈＡＤ変換もしくは２ｃｈＡＤ変換を併
用するシステムの映像信号サンプリング回路に関し、特
に２ｃｈＡＤ変換時においては入力信号の特性に応じて
偽色の削減もしくは解像度向上に対応し、３ｃｈＡＤ変
換時においては解像度向上のための処理を行い良好な画
像を得ることができる映像信号サンプリング装置に関す
るものである。
映像信号を３ｃｈＡＤ変換もしくは２ｃｈＡＤ変換を併
用するシステムの映像信号サンプリング回路に関し、特
に２ｃｈＡＤ変換時においては入力信号の特性に応じて
偽色の削減もしくは解像度向上に対応し、３ｃｈＡＤ変
換時においては解像度向上のための処理を行い良好な画
像を得ることができる映像信号サンプリング装置に関す
るものである。
【０００２】
【従来の技術】近年、映像信号処理用のＡＤ変換器につ
いては動作速度はかなり高速に動作するものが開発され
てきているが、システムの大規模化に伴い多数のＡＤ変
換が必要なシステムにおいてはＡＤ変換器の使用個数の
合理化が課題となってきている。
いては動作速度はかなり高速に動作するものが開発され
てきているが、システムの大規模化に伴い多数のＡＤ変
換が必要なシステムにおいてはＡＤ変換器の使用個数の
合理化が課題となってきている。
【０００３】以下に、従来のＲＧＢ３ｃｈの入力信号を
サンプリングする回路について説明する。
サンプリングする回路について説明する。
【０００４】従来技術では、ＲＧＢ３ｃｈの入力信号を
サンプリングする回路は３つのＡＤ変換器を用いてＡＤ
変換を行い、解像度を向上する目的においてはＡＤ変換
を行う前段において、ＲＧＢ信号を意図的にずらしてお
いてサンプリングすることにより実現されていた。これ
は、３板式撮像装置等においては空間画素ずらしという
技術において一般的である。
サンプリングする回路は３つのＡＤ変換器を用いてＡＤ
変換を行い、解像度を向上する目的においてはＡＤ変換
を行う前段において、ＲＧＢ信号を意図的にずらしてお
いてサンプリングすることにより実現されていた。これ
は、３板式撮像装置等においては空間画素ずらしという
技術において一般的である。
【０００５】また、システムの合理化等の目的により、
ＡＤ変換器数を削減してサンプリングする場合において
は、ＲＧＢ３ｃｈ入力をマルチプレックス処理して、Ｒ
ＧＢＲＧＢＲＧＢ・・・・・・の点順次信号としてお
き、一つのＡＤ変換器のみでサンプリングする１ｃｈＡ
Ｄ変換方式が一般的に行われている。
ＡＤ変換器数を削減してサンプリングする場合において
は、ＲＧＢ３ｃｈ入力をマルチプレックス処理して、Ｒ
ＧＢＲＧＢＲＧＢ・・・・・・の点順次信号としてお
き、一つのＡＤ変換器のみでサンプリングする１ｃｈＡ
Ｄ変換方式が一般的に行われている。
【０００６】また、ＡＤ変換器を２つ使用してサンプリ
ングする２ｃｈＡＤ変換方式についてはあまり一般的で
はないが、従来技術により構成すれば、ＲＧＢ信号のう
ちのいずれか２信号をマルチプレックスした信号と、残
りの１信号とを各々１つのＡＤ変換器でＡＤするサンプ
リング方法が行われている。
ングする２ｃｈＡＤ変換方式についてはあまり一般的で
はないが、従来技術により構成すれば、ＲＧＢ信号のう
ちのいずれか２信号をマルチプレックスした信号と、残
りの１信号とを各々１つのＡＤ変換器でＡＤするサンプ
リング方法が行われている。
【０００７】前述の２ｃｈＡＤ変換方式の例を図１１に
示す。図１１において、４はＧ信号入力とＢ信号入力を
マルチプレックスするためのアナログＳＷであり、ここ
でマルチプレックスされたＧＢ信号はＡＤ変換器６でＡ
Ｄ変換され、ＧＢＧＢＧＢＧＢ・・・・の点順次信号と
して出力される。ここで１ｃｈでＡＤ変換を行うＡＤ変
換器５はシステムクロックでＡＤ変換を行い、マルチプ
レックスＡＤ変換のＡＤ変換器６はシステムクロックの
２倍の周波数でＡＤ変換が行われる。
示す。図１１において、４はＧ信号入力とＢ信号入力を
マルチプレックスするためのアナログＳＷであり、ここ
でマルチプレックスされたＧＢ信号はＡＤ変換器６でＡ
Ｄ変換され、ＧＢＧＢＧＢＧＢ・・・・の点順次信号と
して出力される。ここで１ｃｈでＡＤ変換を行うＡＤ変
換器５はシステムクロックでＡＤ変換を行い、マルチプ
レックスＡＤ変換のＡＤ変換器６はシステムクロックの
２倍の周波数でＡＤ変換が行われる。
【０００８】そして、Ｒ信号と、ＧＢ点順次信号と、Ｇ
Ｂ点順次信号をデータラッチ７により１Ｔ遅延させた信
号との３信号が、それぞれシステムクロック（図１１に
おいて１／２ＡＤｃｌｋと表記）でデータラッチされ、
システムクロックレートのＲＧＢディジタル信号が生成
される。
Ｂ点順次信号をデータラッチ７により１Ｔ遅延させた信
号との３信号が、それぞれシステムクロック（図１１に
おいて１／２ＡＤｃｌｋと表記）でデータラッチされ、
システムクロックレートのＲＧＢディジタル信号が生成
される。
【０００９】以上の説明のマルチプレックスＡＤ変換を
行う場合には、マルチプレックスにより１ｃｈＡＤ変換
方式ではＲＧＢ３ｃｈが、２ｃｈＡＤ変換方式ではＲＧ
Ｂのうち１ｃｈがサンプリングポイントがずれることに
なるが、このずれにより映像信号のエッジ部において偽
色が発生しないようするためには、ＡＤ変換の前段に実
際のサンプリング周波数の１／２以下の遮断周波数を持
つ帯域制限フィルター１、２、３を挿入して、サンプリ
ング周波数に対して十分帯域を落としておくことが一般
的に行われている。しかし、この帯域制限フィルターは
折り返し歪みを低減する目的が主目的であり、偽色の発
生に対する根本的対策とはなっていない。折り返し歪み
の低減に対する帯域制限フィルターについては、例えば
特開平６−１４１３３０号公報等に１つのＡＤ変換器を
用いてサンプリングする例が示されている。
行う場合には、マルチプレックスにより１ｃｈＡＤ変換
方式ではＲＧＢ３ｃｈが、２ｃｈＡＤ変換方式ではＲＧ
Ｂのうち１ｃｈがサンプリングポイントがずれることに
なるが、このずれにより映像信号のエッジ部において偽
色が発生しないようするためには、ＡＤ変換の前段に実
際のサンプリング周波数の１／２以下の遮断周波数を持
つ帯域制限フィルター１、２、３を挿入して、サンプリ
ング周波数に対して十分帯域を落としておくことが一般
的に行われている。しかし、この帯域制限フィルターは
折り返し歪みを低減する目的が主目的であり、偽色の発
生に対する根本的対策とはなっていない。折り返し歪み
の低減に対する帯域制限フィルターについては、例えば
特開平６−１４１３３０号公報等に１つのＡＤ変換器を
用いてサンプリングする例が示されている。
【００１０】
【発明が解決しようとする課題】複数系統のＲＧＢ入力
信号を信号処理してマルチ画面として表示手段に表示す
る映像信号処理システムの場合等においては、ＡＤ変換
器が多数必要となるためシステムを合理化する目的で、
１系統のＲＧＢ３ｃｈ入力信号に対し１つもしくは２つ
のＡＤ変換器を用いるシステムとすることが考えられ
る。
信号を信号処理してマルチ画面として表示手段に表示す
る映像信号処理システムの場合等においては、ＡＤ変換
器が多数必要となるためシステムを合理化する目的で、
１系統のＲＧＢ３ｃｈ入力信号に対し１つもしくは２つ
のＡＤ変換器を用いるシステムとすることが考えられ
る。
【００１１】例えばＲＧＢ３ｃｈ信号をマルチプレック
スして２つのＡＤ変換器を用いてサンプリングする場合
においては、マルチプレックス入力を行う２信号のうち
の一方が、他の２信号に対してサンプリングポイントが
ずれることにより、その後の信号処理において色ずれを
おこし、信号のエッジ部において偽色を発生してしまう
という問題があった。
スして２つのＡＤ変換器を用いてサンプリングする場合
においては、マルチプレックス入力を行う２信号のうち
の一方が、他の２信号に対してサンプリングポイントが
ずれることにより、その後の信号処理において色ずれを
おこし、信号のエッジ部において偽色を発生してしまう
という問題があった。
【００１２】しかしながら、上記従来の構成では、ＡＤ
変換前段で帯域制限フィルターを挿入すると偽色の発生
については軽減されるものの、解像度の劣化を招き、偽
色の発生と解像度はトレードオフの関係となってしま
う。
変換前段で帯域制限フィルターを挿入すると偽色の発生
については軽減されるものの、解像度の劣化を招き、偽
色の発生と解像度はトレードオフの関係となってしま
う。
【００１３】また、前述のようなマルチ信号入力マルチ
画面システム等で、１画面表示時には３ｃｈＡＤ変換方
式とし、複数画面表示時には２ｃｈＡＤ変換方式とする
などして併用するような場合においては、偽色の発生し
ない３ｃｈＡＤ方式であっても帯域制限フィルターによ
り解像度が劣化してしまう。
画面システム等で、１画面表示時には３ｃｈＡＤ変換方
式とし、複数画面表示時には２ｃｈＡＤ変換方式とする
などして併用するような場合においては、偽色の発生し
ない３ｃｈＡＤ方式であっても帯域制限フィルターによ
り解像度が劣化してしまう。
【００１４】つまり、マルチ画面用信号処理回路におい
て３つ以上のＡＤ変換器を有しているシステムで、１系
統の入力信号での使用のモード時等においては３ｃｈＡ
Ｄ変換方式に対しても最適な回路構成が必要となる。
て３つ以上のＡＤ変換器を有しているシステムで、１系
統の入力信号での使用のモード時等においては３ｃｈＡ
Ｄ変換方式に対しても最適な回路構成が必要となる。
【００１５】また、様々な入力信号の種類により映像的
特性を考慮して、偽色低減か解像度向上かを選択的に切
り換えられることが望まれる。
特性を考慮して、偽色低減か解像度向上かを選択的に切
り換えられることが望まれる。
【００１６】本発明は、このような従来の問題点を解決
するものであり、ＲＧＢ入力の２ｃｈＡＤ変換方式の場
合であっても簡単な回路構成で、入力信号の特性に応じ
て、偽色を低減することができるとともに、解像度を向
上させることにも対応でき、かつ３ｃｈＡＤ変換方式で
使用する場合には、更なる高解像度化にも対応すること
のできる映像信号サンプリング回路を提供することを目
的とする。
するものであり、ＲＧＢ入力の２ｃｈＡＤ変換方式の場
合であっても簡単な回路構成で、入力信号の特性に応じ
て、偽色を低減することができるとともに、解像度を向
上させることにも対応でき、かつ３ｃｈＡＤ変換方式で
使用する場合には、更なる高解像度化にも対応すること
のできる映像信号サンプリング回路を提供することを目
的とする。
【００１７】
【課題を解決するための手段】この課題を解決するため
に本発明の映像信号サンプリング装置は、輝度成分に占
める割合の最も多いＧ信号に１つのＡＤ変換器を用いて
倍速でＡＤ変換をした後、遅延調整回路を通しておき、
ＲおよびＢ信号については、マルチプレックスして倍速
でＡＤ変換をし、輝度成分に占める割合の最も少ないＢ
信号に相当する信号を偽色削減回路に通し、Ｒ信号に相
当する信号を遅延調整回路に通しておき、ＲＧＢそれぞ
れの信号をＡＤクロックの１／２に相当するシステムク
ロックでＲ信号とＧ信号が同一タイミングとなるように
ラッチして、サブサンプリングすることによりＲＧＢの
ディジタル信号を得るように構成したものである。
に本発明の映像信号サンプリング装置は、輝度成分に占
める割合の最も多いＧ信号に１つのＡＤ変換器を用いて
倍速でＡＤ変換をした後、遅延調整回路を通しておき、
ＲおよびＢ信号については、マルチプレックスして倍速
でＡＤ変換をし、輝度成分に占める割合の最も少ないＢ
信号に相当する信号を偽色削減回路に通し、Ｒ信号に相
当する信号を遅延調整回路に通しておき、ＲＧＢそれぞ
れの信号をＡＤクロックの１／２に相当するシステムク
ロックでＲ信号とＧ信号が同一タイミングとなるように
ラッチして、サブサンプリングすることによりＲＧＢの
ディジタル信号を得るように構成したものである。
【００１８】また、２ｃｈＡＤ変換方式での入力信号の
解像度の向上については、Ｇ信号、Ｒ信号の遅延調整回
路で遅延量をずらすことによりＧ信号とＲ信号もしくは
Ｂ信号の間で画素ずらし処理を行い、解像度向上にも対
応するよう構成したものである。
解像度の向上については、Ｇ信号、Ｒ信号の遅延調整回
路で遅延量をずらすことによりＧ信号とＲ信号もしくは
Ｂ信号の間で画素ずらし処理を行い、解像度向上にも対
応するよう構成したものである。
【００１９】３ｃｈＡＤ変換方式に対しては、Ｂｃｈ用
のサブサンプリングラッチの入力を偽色削減回路の出力
からＢ信号のＡＤ変換器出力側に切り換え、同様にＧ信
号、Ｒ信号の遅延調整回路で遅延量をずらすことにより
画素ずらし処理を行い解像度を向上するものである。
のサブサンプリングラッチの入力を偽色削減回路の出力
からＢ信号のＡＤ変換器出力側に切り換え、同様にＧ信
号、Ｒ信号の遅延調整回路で遅延量をずらすことにより
画素ずらし処理を行い解像度を向上するものである。
【００２０】これにより、ＲＧＢ信号をマルチプレック
スで２ｃｈＡＤ変換する場合でも偽色を低減することが
でき、解像度向上に対しても対応可能な映像信号サンプ
リング装置が得られる。
スで２ｃｈＡＤ変換する場合でも偽色を低減することが
でき、解像度向上に対しても対応可能な映像信号サンプ
リング装置が得られる。
【００２１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ＲＧＢ入力信号を２つのＡＤ変換器を用いてサンプ
リングする場合の映像信号サンプリング回路であって、
Ｇ信号をＡＤ変換する第１のＡＤ変換器と、ＲＢの２信
号入力を切り換える第１の切換器と、前記切換器の出力
をＡＤ変換する第２のＡＤ変換器と、前記第１のＡＤ変
換器出力を遅延調整する第１の遅延調整回路と、前記第
２のＡＤ変換器の出力を遅延する第１の遅延回路と、偽
色削減手段と、入力信号のＡＤクロックの１／２のクロ
ックで動作することもできる第１、第２、第３のラッチ
回路とを備え、前記第２のＡＤ変換器の出力が偽色削減
手段に接続され、前記第１の遅延調整回路の出力および
前記第１の遅延回路の出力および前記偽色削減手段の出
力がそれぞれ前記第１、第２、第３のラッチ回路に接続
され、前記第１、第２、第３のラッチ回路のラッチタイ
ミングをＧ信号とＲ信号が同時サンプリングとなるタイ
ミングとし、Ｂ信号に対して偽色削減手段を施すことを
特徴とする映像信号サンプリング装置としたものであ
り、輝度成分に占める割合の最も多いＧ信号を１ｃｈで
ＡＤ変換し、マルチプレックスＡＤ変換する２信号のう
ち輝度成分に占める割合の多いＲ信号をＧ信号と同一の
タイミングとなるようにサンプリングし、輝度成分に占
める割合の最も少ないＢ信号が他の２ｃｈに対しサンプ
リングポイントがずれるタイミングとなるようにするこ
とにより、輝度信号のエッジ部での偽色の発生を最も軽
減することができ、Ｂ信号に対して偽色削減手段により
Ｂ信号を補正することにより偽色の削減を行うという作
用を有する。
は、ＲＧＢ入力信号を２つのＡＤ変換器を用いてサンプ
リングする場合の映像信号サンプリング回路であって、
Ｇ信号をＡＤ変換する第１のＡＤ変換器と、ＲＢの２信
号入力を切り換える第１の切換器と、前記切換器の出力
をＡＤ変換する第２のＡＤ変換器と、前記第１のＡＤ変
換器出力を遅延調整する第１の遅延調整回路と、前記第
２のＡＤ変換器の出力を遅延する第１の遅延回路と、偽
色削減手段と、入力信号のＡＤクロックの１／２のクロ
ックで動作することもできる第１、第２、第３のラッチ
回路とを備え、前記第２のＡＤ変換器の出力が偽色削減
手段に接続され、前記第１の遅延調整回路の出力および
前記第１の遅延回路の出力および前記偽色削減手段の出
力がそれぞれ前記第１、第２、第３のラッチ回路に接続
され、前記第１、第２、第３のラッチ回路のラッチタイ
ミングをＧ信号とＲ信号が同時サンプリングとなるタイ
ミングとし、Ｂ信号に対して偽色削減手段を施すことを
特徴とする映像信号サンプリング装置としたものであ
り、輝度成分に占める割合の最も多いＧ信号を１ｃｈで
ＡＤ変換し、マルチプレックスＡＤ変換する２信号のう
ち輝度成分に占める割合の多いＲ信号をＧ信号と同一の
タイミングとなるようにサンプリングし、輝度成分に占
める割合の最も少ないＢ信号が他の２ｃｈに対しサンプ
リングポイントがずれるタイミングとなるようにするこ
とにより、輝度信号のエッジ部での偽色の発生を最も軽
減することができ、Ｂ信号に対して偽色削減手段により
Ｂ信号を補正することにより偽色の削減を行うという作
用を有する。
【００２２】本発明の請求項３に記載の発明は、請求項
１および２に記載の映像信号サンプリング装置におい
て、Ｂ信号をＡＤ変換する第３のＡＤ変換器と、前記第
３のＡＤ変換器の出力を遅延する第２の遅延回路と、前
記第２の遅延回路の出力と前記偽色削減手段の出力とを
選択する第２の切換器とを備え、マルチプレックスＡＤ
変換処理を施さないＧ信号の遅延調整回路である前記第
１の遅延調整回路で入力信号に応じてサンプリングポイ
ントをずらすことにより、信号の解像度向上を２ｃｈで
のＡＤ変換、もしくは３ｃｈでのＡＤ変換のいずれの場
合にでも行うことができることを特徴とする映像信号サ
ンプリング装置としたものであり、３ｃｈＡＤ変換方式
では、マルチプレックスＡＤ変換をしない信号でありか
つ輝度成分の１／２以上を占めるＧ信号で遅延調整する
ことにより、効率的に画素ずらし効果を得ることができ
るよう作用する。
１および２に記載の映像信号サンプリング装置におい
て、Ｂ信号をＡＤ変換する第３のＡＤ変換器と、前記第
３のＡＤ変換器の出力を遅延する第２の遅延回路と、前
記第２の遅延回路の出力と前記偽色削減手段の出力とを
選択する第２の切換器とを備え、マルチプレックスＡＤ
変換処理を施さないＧ信号の遅延調整回路である前記第
１の遅延調整回路で入力信号に応じてサンプリングポイ
ントをずらすことにより、信号の解像度向上を２ｃｈで
のＡＤ変換、もしくは３ｃｈでのＡＤ変換のいずれの場
合にでも行うことができることを特徴とする映像信号サ
ンプリング装置としたものであり、３ｃｈＡＤ変換方式
では、マルチプレックスＡＤ変換をしない信号でありか
つ輝度成分の１／２以上を占めるＧ信号で遅延調整する
ことにより、効率的に画素ずらし効果を得ることができ
るよう作用する。
【００２３】また、２ｃｈＡＤ変換方式では、入力する
信号の特性に応じて信号のエッジ部での偽色の発生より
も解像度を優先する場合には、偽色削減手段の選択、非
選択に依らず、Ｒ信号に対するＧ信号の画素ずらしを行
い解像度を向上するという作用を有する。
信号の特性に応じて信号のエッジ部での偽色の発生より
も解像度を優先する場合には、偽色削減手段の選択、非
選択に依らず、Ｒ信号に対するＧ信号の画素ずらしを行
い解像度を向上するという作用を有する。
【００２４】本発明の請求項４に記載の発明は、信号処
理後の映像信号出力を表示手段としてカラー液晶パネル
に出力する場合の、請求項３に記載の映像信号サンプリ
ング装置において、前記第１の遅延回路に代えて遅延調
整を行う第２の遅延調整回路とし、前記偽色削減手段を
内挿回路とし、カラー液晶パネルの画素配列に応じて、
前記第１、第２の遅延調整回路および前記内挿回路の内
挿係数を制御して、サンプリングデータを最適化するこ
とにより、カラー液晶パネルの表示解像度を向上するこ
とを特徴とする映像信号サンプリング装置としたもので
あり、３ｃｈＡＤ変換方式では、入力信号を所要信号ク
ロックの２倍のＡＤＣＬＫでオーバーサンプリングした
信号をカラー液晶パネルのＲＧＢ画素配列順に合わせる
ように、前記第１、第２の遅延調整回路を制御してＲお
よびＧ信号の画素ずらしを行い、画素配列に対して最適
化してカラー液晶パネルへの表示解像度を向上させる作
用を有する。
理後の映像信号出力を表示手段としてカラー液晶パネル
に出力する場合の、請求項３に記載の映像信号サンプリ
ング装置において、前記第１の遅延回路に代えて遅延調
整を行う第２の遅延調整回路とし、前記偽色削減手段を
内挿回路とし、カラー液晶パネルの画素配列に応じて、
前記第１、第２の遅延調整回路および前記内挿回路の内
挿係数を制御して、サンプリングデータを最適化するこ
とにより、カラー液晶パネルの表示解像度を向上するこ
とを特徴とする映像信号サンプリング装置としたもので
あり、３ｃｈＡＤ変換方式では、入力信号を所要信号ク
ロックの２倍のＡＤＣＬＫでオーバーサンプリングした
信号をカラー液晶パネルのＲＧＢ画素配列順に合わせる
ように、前記第１、第２の遅延調整回路を制御してＲお
よびＧ信号の画素ずらしを行い、画素配列に対して最適
化してカラー液晶パネルへの表示解像度を向上させる作
用を有する。
【００２５】また、２ｃｈＡＤ変換方式の場合において
はＲおよびＧ信号の画素ずらし制御に加えて、Ｂ信号に
ついては内挿処理を行い画素配列に対して最適化して、
カラー液晶パネルへの表示解像度を向上させるという作
用を有する。
はＲおよびＧ信号の画素ずらし制御に加えて、Ｂ信号に
ついては内挿処理を行い画素配列に対して最適化して、
カラー液晶パネルへの表示解像度を向上させるという作
用を有する。
【００２６】本発明の請求項５に記載の発明は、請求項
４に記載の映像信号サンプリング装置において、前後の
サンプリングデータから内挿してデータを作成する第
１、第２、第３の内挿回路と、前記第１、第２、第３の
内挿回路に対する内挿係数を制御する内挿係数制御回路
とを備え、カラー液晶パネルの画素配列に応じてＲＧＢ
各ｃｈで内挿係数を変えて内挿演算を行いサンプリング
データを最適化することにより、カラー液晶パネルの表
示解像度を向上することを特徴とする映像信号サンプリ
ング装置としたものであり、３ｃｈＡＤ変換方式では、
入力信号を所要信号クロックの２倍のＡＤＣＬＫでオー
バーサンプリングした信号をカラー液晶パネルのＲＧＢ
画素配列順に合わせるように、前記内挿係数制御回路を
制御してＲＧＢ各信号の内挿係数を変え、画素配列に対
して最適化するよう位置補正することによりカラー液晶
パネルへの表示解像度を向上させるという作用を有す
る。
４に記載の映像信号サンプリング装置において、前後の
サンプリングデータから内挿してデータを作成する第
１、第２、第３の内挿回路と、前記第１、第２、第３の
内挿回路に対する内挿係数を制御する内挿係数制御回路
とを備え、カラー液晶パネルの画素配列に応じてＲＧＢ
各ｃｈで内挿係数を変えて内挿演算を行いサンプリング
データを最適化することにより、カラー液晶パネルの表
示解像度を向上することを特徴とする映像信号サンプリ
ング装置としたものであり、３ｃｈＡＤ変換方式では、
入力信号を所要信号クロックの２倍のＡＤＣＬＫでオー
バーサンプリングした信号をカラー液晶パネルのＲＧＢ
画素配列順に合わせるように、前記内挿係数制御回路を
制御してＲＧＢ各信号の内挿係数を変え、画素配列に対
して最適化するよう位置補正することによりカラー液晶
パネルへの表示解像度を向上させるという作用を有す
る。
【００２７】また、２ｃｈＡＤ変換方式の場合には、Ｒ
ＢマルチプレックスＡＤ変換された信号の内挿回路の内
挿係数をＲ信号用、Ｂ信号用を交互に切り換えることに
より同様の作用を有する。
ＢマルチプレックスＡＤ変換された信号の内挿回路の内
挿係数をＲ信号用、Ｂ信号用を交互に切り換えることに
より同様の作用を有する。
【００２８】本発明の請求項７に記載の発明は、２系統
のＲＧＢ入力映像信号を信号処理し表示手段に２画面表
示する映像信号処理システムでのサンプリング装置であ
って、１画面処理時には、マルチプレックス処理用の前
記第１の切換器をＲ信号に固定し、請求項３から６のい
ずれかに記載の映像信号サンプリング装置における３ｃ
ｈでのＡＤ変換を行い、２画面処理時には２系統の各々
で、請求項３から６のいずれかに記載の映像信号サンプ
リング装置における２ｃｈでのＡＤ変換を行うことによ
り、４個のＡＤ変換器のみを用いて２系統のＲＧＢ入力
映像信号をサンプリングすることを特徴とする映像信号
サンプリング装置としたものであり、１画面処理時には
３ｃｈＡＤ変換で偽色の発生のない良好なＡＤ変換を行
い、２画面処理時にはメイン画面、サブ画面ともに２ｃ
ｈＡＤ変換を行うよう切り換えて、請求項１から６に記
載の発明による２ｃｈＡＤ変換を行うことにより、ＲＧ
Ｂ入力の２画面映像信号処理システムにおけるサンプリ
ングを４個のＡＤ変換器のみを用いて行い、画質劣化を
最小限に抑えながらシステムの合理化を図るという作用
を有する。
のＲＧＢ入力映像信号を信号処理し表示手段に２画面表
示する映像信号処理システムでのサンプリング装置であ
って、１画面処理時には、マルチプレックス処理用の前
記第１の切換器をＲ信号に固定し、請求項３から６のい
ずれかに記載の映像信号サンプリング装置における３ｃ
ｈでのＡＤ変換を行い、２画面処理時には２系統の各々
で、請求項３から６のいずれかに記載の映像信号サンプ
リング装置における２ｃｈでのＡＤ変換を行うことによ
り、４個のＡＤ変換器のみを用いて２系統のＲＧＢ入力
映像信号をサンプリングすることを特徴とする映像信号
サンプリング装置としたものであり、１画面処理時には
３ｃｈＡＤ変換で偽色の発生のない良好なＡＤ変換を行
い、２画面処理時にはメイン画面、サブ画面ともに２ｃ
ｈＡＤ変換を行うよう切り換えて、請求項１から６に記
載の発明による２ｃｈＡＤ変換を行うことにより、ＲＧ
Ｂ入力の２画面映像信号処理システムにおけるサンプリ
ングを４個のＡＤ変換器のみを用いて行い、画質劣化を
最小限に抑えながらシステムの合理化を図るという作用
を有する。
【００２９】以下、本発明の実施の形態について図面を
用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
映像信号サンプリング装置のブロック図を示し、図１に
おいて本映像信号サンプリング装置は、ディジタル信号
処理における所要信号クロック（システムクロック）の
２倍の周波数で動作するＡＤ変換器１および２と、Ｒ信
号とＢ信号を交互に切り換えるアナログＳＷ４と、Ｇ信
号を遅延調整する遅延調整回路５と、Ｒ信号に相当する
信号を遅延する遅延回路６と、Ｂ信号に相当する信号に
対して偽色削減処理を行う偽色削減手段７と、ＡＤクロ
ックの１／２の周波数で動作するラッチ回路９、１０、
１１とから構成される。
用いて説明する。 （実施の形態１）図１は本発明の実施の形態１における
映像信号サンプリング装置のブロック図を示し、図１に
おいて本映像信号サンプリング装置は、ディジタル信号
処理における所要信号クロック（システムクロック）の
２倍の周波数で動作するＡＤ変換器１および２と、Ｒ信
号とＢ信号を交互に切り換えるアナログＳＷ４と、Ｇ信
号を遅延調整する遅延調整回路５と、Ｒ信号に相当する
信号を遅延する遅延回路６と、Ｂ信号に相当する信号に
対して偽色削減処理を行う偽色削減手段７と、ＡＤクロ
ックの１／２の周波数で動作するラッチ回路９、１０、
１１とから構成される。
【００３０】以上のように構成された映像信号サンプリ
ング装置について、図１、図６、図８、図９を用いてそ
の動作を説明する。
ング装置について、図１、図６、図８、図９を用いてそ
の動作を説明する。
【００３１】図１において、まずＲＢの２入力はアナロ
グＳＷ４によりＡＤＣＬＫと同一周波数の切換信号（図
９の（ｃ））によりマルチプレックス処理され、ＲＢＲ
ＢＲＢＲＢ・・・・・・の点順次信号となりＡＤ変換器
２で図９（ｄ）の様にＡＤ変換される。またＧ信号（図
９（ａ））はそのままＡＤ変換器１へ入力され図９
（ｂ）の様にＡＤ変換される。ここで、本サンプリング
回路によるサンプリング周波数は、システムにおいて必
要な信号レートと同一であるが、ＡＤＣＬＫはそのシス
テムクロックの２倍の周波数とする。
グＳＷ４によりＡＤＣＬＫと同一周波数の切換信号（図
９の（ｃ））によりマルチプレックス処理され、ＲＢＲ
ＢＲＢＲＢ・・・・・・の点順次信号となりＡＤ変換器
２で図９（ｄ）の様にＡＤ変換される。またＧ信号（図
９（ａ））はそのままＡＤ変換器１へ入力され図９
（ｂ）の様にＡＤ変換される。ここで、本サンプリング
回路によるサンプリング周波数は、システムにおいて必
要な信号レートと同一であるが、ＡＤＣＬＫはそのシス
テムクロックの２倍の周波数とする。
【００３２】こうしてＡＤ変換されたＧ信号はＡＤＣＬ
Ｋと同一クロックの単位で調整可能な遅延調整回路５に
おいて遅延調整される。ＲＢ信号はＡＤＣＬＫと同一ク
ロックで動作する遅延回路とＢｃｈ偽色削減手段に入力
される。
Ｋと同一クロックの単位で調整可能な遅延調整回路５に
おいて遅延調整される。ＲＢ信号はＡＤＣＬＫと同一ク
ロックで動作する遅延回路とＢｃｈ偽色削減手段に入力
される。
【００３３】図６にこのＢｃｈ偽色削減手段の一例を示
す。図６はＲＢ点順次信号のうちの同一信号どうしを加
算平均するＬＰＦ回路であり、ＬＰＦ回路をＯＦＦする
経路をもつものである。遅延調整されたＧ信号と遅延処
理と偽色削減処理されたＲＢ信号は各々ＡＤＣＬＫの１
／２のクロック（すなわちシステムクロック）で、ラッ
チ９、１０、１１にてサブサンプリングラッチされて、
ＲＧＢの各ディジタル信号として出力される。
す。図６はＲＢ点順次信号のうちの同一信号どうしを加
算平均するＬＰＦ回路であり、ＬＰＦ回路をＯＦＦする
経路をもつものである。遅延調整されたＧ信号と遅延処
理と偽色削減処理されたＲＢ信号は各々ＡＤＣＬＫの１
／２のクロック（すなわちシステムクロック）で、ラッ
チ９、１０、１１にてサブサンプリングラッチされて、
ＲＧＢの各ディジタル信号として出力される。
【００３４】ここで、偽色を削減する基本動作モードの
場合、Ｇ信号の遅延調整とＲ信号に相当する遅延回路の
遅延時間を揃えておいてＲ信号（図９（ｈ））とＧ信号
（図９（ｅ））が同一のタイミングでサンプリングされ
るようにラッチ回路のロードホールド信号を図９（ｌ）
のように設定してラッチ動作を行い、サブサンプリング
処理を実現する。Ｂ信号に相当する偽色削減手段７の遅
延時間はＲＧに対して、図９（ｊ）および（ｋ）のよう
にＡＤＣＬＫで１Ｔ分ずらしておくこによりサブサンプ
リングによりＲＧＢ信号が図９（ｍ）（ｎ）（ｏ）のタ
イミングで生成される。
場合、Ｇ信号の遅延調整とＲ信号に相当する遅延回路の
遅延時間を揃えておいてＲ信号（図９（ｈ））とＧ信号
（図９（ｅ））が同一のタイミングでサンプリングされ
るようにラッチ回路のロードホールド信号を図９（ｌ）
のように設定してラッチ動作を行い、サブサンプリング
処理を実現する。Ｂ信号に相当する偽色削減手段７の遅
延時間はＲＧに対して、図９（ｊ）および（ｋ）のよう
にＡＤＣＬＫで１Ｔ分ずらしておくこによりサブサンプ
リングによりＲＧＢ信号が図９（ｍ）（ｎ）（ｏ）のタ
イミングで生成される。
【００３５】以上の説明のサンプリング処理動作の模式
的説明図を図８（ａ）に示す。図８（ａ）は、入力信号
として例えばカーナビのＲＧＢ信号の場合等の様に信号
処理として解像度よりも偽色削減を優先させて偽色の発
生を低減させるモードであり、上述のようにＲＧ信号が
同一のタイミングとなるようサンプリングされ、Ｂ信号
は偽色削減ＬＰＦがＯＮの時はＢ１、Ｂ３、Ｂ５、Ｂ７
・・・・から補間演算でＢ２、Ｂ４、Ｂ６、Ｂ８・・・
・を作成するもので擬似的にサンプリングポイントを３
ｃｈで揃えることで偽色の発生を低減することができる
ものである。Ｂ信号をサンプリングポイントのずれるｃ
ｈとしている理由は輝度成分に対して最も影響度が小さ
い為で、偽色の発生は輝度信号のエッジ部において特に
目立ち易い為Ｂｃｈで偽色削減処理を施す場合が最も効
率よく偽色を削減できる。
的説明図を図８（ａ）に示す。図８（ａ）は、入力信号
として例えばカーナビのＲＧＢ信号の場合等の様に信号
処理として解像度よりも偽色削減を優先させて偽色の発
生を低減させるモードであり、上述のようにＲＧ信号が
同一のタイミングとなるようサンプリングされ、Ｂ信号
は偽色削減ＬＰＦがＯＮの時はＢ１、Ｂ３、Ｂ５、Ｂ７
・・・・から補間演算でＢ２、Ｂ４、Ｂ６、Ｂ８・・・
・を作成するもので擬似的にサンプリングポイントを３
ｃｈで揃えることで偽色の発生を低減することができる
ものである。Ｂ信号をサンプリングポイントのずれるｃ
ｈとしている理由は輝度成分に対して最も影響度が小さ
い為で、偽色の発生は輝度信号のエッジ部において特に
目立ち易い為Ｂｃｈで偽色削減処理を施す場合が最も効
率よく偽色を削減できる。
【００３６】次に、入力信号として例えばＴＶ信号やビ
デオ信号の場合等の様に信号処理として偽色よりも解像
度を優先させて解像度を向上させるモードについて説明
する。この場合は図８（ｂ）に示すように、輝度成分へ
の影響度の大きいＲＧ信号のサンプリングポイントをず
らして画素ずらし処理を行うことにより解像度を向上さ
せるものである。図９で説明すれば、Ｇ信号遅延調整回
路で遅延調整し図９（ｆ）の様にするものであり、この
例ではＢｃｈ信号は必要に応じて偽色削減ＬＰＦをＯＮ
／ＯＦＦして使用する。
デオ信号の場合等の様に信号処理として偽色よりも解像
度を優先させて解像度を向上させるモードについて説明
する。この場合は図８（ｂ）に示すように、輝度成分へ
の影響度の大きいＲＧ信号のサンプリングポイントをず
らして画素ずらし処理を行うことにより解像度を向上さ
せるものである。図９で説明すれば、Ｇ信号遅延調整回
路で遅延調整し図９（ｆ）の様にするものであり、この
例ではＢｃｈ信号は必要に応じて偽色削減ＬＰＦをＯＮ
／ＯＦＦして使用する。
【００３７】尚、本実施の形態では、Ｂｃｈ偽色削減手
段として図６に示した様にＲＢ点順次信号のうちの同一
信号どうしを加算平均するＬＰＦ回路としたが、サンプ
リングポイントのずれるｃｈをＢｃｈとしている為、こ
の例の様に小規模な偽色削減手段だけで、解像度の劣化
を抑えつつ偽色の低減を行うことが可能となる。
段として図６に示した様にＲＢ点順次信号のうちの同一
信号どうしを加算平均するＬＰＦ回路としたが、サンプ
リングポイントのずれるｃｈをＢｃｈとしている為、こ
の例の様に小規模な偽色削減手段だけで、解像度の劣化
を抑えつつ偽色の低減を行うことが可能となる。
【００３８】以上の説明のように２ｃｈＡＤ変換方式の
場合であっても、入力映像信号の特性に応じて、偽色の
削減もしくは解像度の向上をそれぞれ効率よく行うこと
ができる。
場合であっても、入力映像信号の特性に応じて、偽色の
削減もしくは解像度の向上をそれぞれ効率よく行うこと
ができる。
【００３９】（実施の形態２）図２は本発明の実施の形
態２における映像信号サンプリング装置のブロック図を
示し、図２において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号を遅延調整する遅延調整回路５と、Ｒ
信号に相当する信号を遅延する遅延回路６と、Ｂ信号に
相当する信号に対して偽色削減処理を行う偽色削減手段
７と、Ｂ信号を遅延する遅延回路８と、２ｃｈＡＤ変換
か３ｃｈＡＤ変換かによりＢ信号を選択する切換器１２
と、ＡＤクロックの１／２の周波数で動作するラッチ回
路９、１０、１１とから構成される。
態２における映像信号サンプリング装置のブロック図を
示し、図２において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号を遅延調整する遅延調整回路５と、Ｒ
信号に相当する信号を遅延する遅延回路６と、Ｂ信号に
相当する信号に対して偽色削減処理を行う偽色削減手段
７と、Ｂ信号を遅延する遅延回路８と、２ｃｈＡＤ変換
か３ｃｈＡＤ変換かによりＢ信号を選択する切換器１２
と、ＡＤクロックの１／２の周波数で動作するラッチ回
路９、１０、１１とから構成される。
【００４０】以上のように構成された映像信号サンプリ
ング装置について、図２、図８、図９を用いてその動作
を説明する。
ング装置について、図２、図８、図９を用いてその動作
を説明する。
【００４１】図２において、２ｃｈＡＤ変換方式の場合
は実施の形態１と同様の動作を行う。以下、３ｃｈＡＤ
変換方式の場合について説明する。
は実施の形態１と同様の動作を行う。以下、３ｃｈＡＤ
変換方式の場合について説明する。
【００４２】まずアナログＳＷ４を常にＲ信号側となる
ように設定し、ＡＤ変換器１、２、３はそれぞれＧＲＢ
信号のＡＤ変換を行い、ＧＲＢ３ｃｈともに図９（ｂ）
の様にＡＤ変換される。
ように設定し、ＡＤ変換器１、２、３はそれぞれＧＲＢ
信号のＡＤ変換を行い、ＧＲＢ３ｃｈともに図９（ｂ）
の様にＡＤ変換される。
【００４３】Ｇ信号は遅延調整回路５で遅延調整され図
９（ｅ）に示す信号が、Ｒ信号は遅延回路６で遅延され
た図９（ｇ）に示す信号が、Ｂ信号は遅延回路８で遅延
されＳＷ１２を遅延回路側として図９（ｉ）に示す信号
が、それぞれ出力されＡＤＣＬＫの１／２のクロック
（すなわちシステムクロック）で、ラッチ９、１０、１
１にてサブサンプリングラッチされて、システムクロッ
クレートのＲＧＢの各ディジタル信号として出力され
る。
９（ｅ）に示す信号が、Ｒ信号は遅延回路６で遅延され
た図９（ｇ）に示す信号が、Ｂ信号は遅延回路８で遅延
されＳＷ１２を遅延回路側として図９（ｉ）に示す信号
が、それぞれ出力されＡＤＣＬＫの１／２のクロック
（すなわちシステムクロック）で、ラッチ９、１０、１
１にてサブサンプリングラッチされて、システムクロッ
クレートのＲＧＢの各ディジタル信号として出力され
る。
【００４４】以上の説明のサンプリング処理動作の模式
的説明図を図８（ｃ）に示す。図８（ｃ）は、３ｃｈＡ
Ｄ変換方式の場合の標準的モードである３ｃｈ同時サン
プリングのモードである。
的説明図を図８（ｃ）に示す。図８（ｃ）は、３ｃｈＡ
Ｄ変換方式の場合の標準的モードである３ｃｈ同時サン
プリングのモードである。
【００４５】次に、入力信号として例えばＴＶ信号やビ
デオ信号の場合等の様に信号処理として偽色が発生して
も解像度を優先させて解像度を向上させるモードについ
て説明する。この場合は図８（ｄ）に示すように、輝度
成分への影響度の大きいＲＧ信号のサンプリングポイン
トをずらして画素ずらし処理を行うことにより解像度を
向上させるものである。図９で説明すれば、Ｇ信号を遅
延調整回路５で遅延調整し図９（ｆ）とするもので、Ｒ
Ｂ信号の処理については前述の図８（ｃ）の例と同様で
ある。
デオ信号の場合等の様に信号処理として偽色が発生して
も解像度を優先させて解像度を向上させるモードについ
て説明する。この場合は図８（ｄ）に示すように、輝度
成分への影響度の大きいＲＧ信号のサンプリングポイン
トをずらして画素ずらし処理を行うことにより解像度を
向上させるものである。図９で説明すれば、Ｇ信号を遅
延調整回路５で遅延調整し図９（ｆ）とするもので、Ｒ
Ｂ信号の処理については前述の図８（ｃ）の例と同様で
ある。
【００４６】以上の説明のように、マルチ信号入力、マ
ルチ画面システム等における３ｃｈＡＤ変換方式と２ｃ
ｈＡＤ変換方式を併用するような場合においても、入力
映像信号の特性に応じてそれぞれ最適なＡＤ変換方式を
実現することができる。
ルチ画面システム等における３ｃｈＡＤ変換方式と２ｃ
ｈＡＤ変換方式を併用するような場合においても、入力
映像信号の特性に応じてそれぞれ最適なＡＤ変換方式を
実現することができる。
【００４７】（実施の形態３）図３は本発明の実施の形
態３における映像信号サンプリング装置のブロック図を
示し、図３において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号およびＲ信号に相当する信号を各々遅
延調整する遅延調整回路５および６と、Ｂ信号に相当す
る信号に対して偽色削減処理と内挿演算を行うＢｃｈ信
号内挿回路７と、Ｂ信号を遅延する遅延回路８と、２ｃ
ｈＡＤ変換か３ｃｈＡＤ変換かによりＢ信号を選択する
切換器１２と、ＡＤクロックの１／２の周波数で動作す
るラッチ回路９、１０、１１とから構成される。
態３における映像信号サンプリング装置のブロック図を
示し、図３において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号およびＲ信号に相当する信号を各々遅
延調整する遅延調整回路５および６と、Ｂ信号に相当す
る信号に対して偽色削減処理と内挿演算を行うＢｃｈ信
号内挿回路７と、Ｂ信号を遅延する遅延回路８と、２ｃ
ｈＡＤ変換か３ｃｈＡＤ変換かによりＢ信号を選択する
切換器１２と、ＡＤクロックの１／２の周波数で動作す
るラッチ回路９、１０、１１とから構成される。
【００４８】以上のように構成された映像信号サンプリ
ング装置について、図３、図１０を用いてその動作を説
明する。
ング装置について、図３、図１０を用いてその動作を説
明する。
【００４９】図３において、２ｃｈＡＤ変換方式の場合
は実施の形態１とほぼ同様の動作を行うが、Ｒ信号に相
当する信号も遅延調整回路６により遅延調整が可能とな
るので、図１０（ｂ）に示すように表示するカラー液晶
パネルのＲＧＢ画素配列に従って、遅延調整回路５およ
び６を調整しＲＧ信号のサンプリング位置関係を擬似的
に最適化することができる。図１０（ｂ）の例では画素
配列がＧＢＲであるので、Ｇ信号とＲ信号を画素ずらし
となるように遅延調整回路５および６を設定する。
は実施の形態１とほぼ同様の動作を行うが、Ｒ信号に相
当する信号も遅延調整回路６により遅延調整が可能とな
るので、図１０（ｂ）に示すように表示するカラー液晶
パネルのＲＧＢ画素配列に従って、遅延調整回路５およ
び６を調整しＲＧ信号のサンプリング位置関係を擬似的
に最適化することができる。図１０（ｂ）の例では画素
配列がＧＢＲであるので、Ｇ信号とＲ信号を画素ずらし
となるように遅延調整回路５および６を設定する。
【００５０】また、Ｂｃｈ信号については、偽色削減手
段を内挿回路７とし内挿係数を設定することにより、液
晶パネルのＲＧＢ画素配列に最も近い位置に擬似的にサ
ンプリングポイントを設定する処理を行うことができ
る。図１０（ｂ）で説明すれば、図１０の場合画素配列
がＧＢＲの例であるので、図１０（ｂ）においてＢ１と
Ｂ３よりＢ２を演算する（Ｂ１とＢ３の加算平均）こと
となるが、画素配列がＲＧＢであれば、Ｂ信号はＢ１と
Ｂ３から２／３で内挿して、Ｂ２.３３の位置とする様
に画素配列に対して最適化することができる。
段を内挿回路７とし内挿係数を設定することにより、液
晶パネルのＲＧＢ画素配列に最も近い位置に擬似的にサ
ンプリングポイントを設定する処理を行うことができ
る。図１０（ｂ）で説明すれば、図１０の場合画素配列
がＧＢＲの例であるので、図１０（ｂ）においてＢ１と
Ｂ３よりＢ２を演算する（Ｂ１とＢ３の加算平均）こと
となるが、画素配列がＲＧＢであれば、Ｂ信号はＢ１と
Ｂ３から２／３で内挿して、Ｂ２.３３の位置とする様
に画素配列に対して最適化することができる。
【００５１】３ｃｈＡＤ変換方式の場合も実施の形態２
とほぼ同様の動作を行うが、Ｒ信号に相当する信号も遅
延調整回路６により遅延調整が可能となるので、図１０
（ａ）に示す様な３ｃｈ同時サンプリングの基本位置に
対して図１０（ｃ）の様に、表示するカラー液晶パネル
のＲＧＢ画素配列に従って、遅延調整回路５および６を
調整しＲＧ信号のサンプリング位置関係を最適化するこ
とができる。図１０（ｃ）の例では画素配列がＧＢＲで
あるので、Ｇ信号とＲ信号を画素ずらしとなるように遅
延調整回路５および６を設定する。また、Ｂ信号につい
ては固定遅延であるので、Ｂ信号を中心にも遅延調整回
路５および６を設定してＧＲ信号をずらすことにより、
どのような画素配列パターンにも最適化が実現できる。
とほぼ同様の動作を行うが、Ｒ信号に相当する信号も遅
延調整回路６により遅延調整が可能となるので、図１０
（ａ）に示す様な３ｃｈ同時サンプリングの基本位置に
対して図１０（ｃ）の様に、表示するカラー液晶パネル
のＲＧＢ画素配列に従って、遅延調整回路５および６を
調整しＲＧ信号のサンプリング位置関係を最適化するこ
とができる。図１０（ｃ）の例では画素配列がＧＢＲで
あるので、Ｇ信号とＲ信号を画素ずらしとなるように遅
延調整回路５および６を設定する。また、Ｂ信号につい
ては固定遅延であるので、Ｂ信号を中心にも遅延調整回
路５および６を設定してＧＲ信号をずらすことにより、
どのような画素配列パターンにも最適化が実現できる。
【００５２】このように液晶パネルの画素配列に応じ
て、サンプリングポイントを擬似的に微調整できるた
め、表示解像度について更に向上できる上に、液晶パネ
ルに表示する表示結果においては、エッジ部での偽色に
ついても結果的に低減できることとなる。
て、サンプリングポイントを擬似的に微調整できるた
め、表示解像度について更に向上できる上に、液晶パネ
ルに表示する表示結果においては、エッジ部での偽色に
ついても結果的に低減できることとなる。
【００５３】以上の説明のように、表示手段としてカラ
ー液晶パネルに表示する場合において、３ｃｈＡＤ変換
方式もしくは２ｃｈＡＤ変換方式のいずれの場合でも、
ＲＧＢ画素配列に対して最適化し、表示を最適化するこ
とのできるＡＤ変換方式を実現することができる。
ー液晶パネルに表示する場合において、３ｃｈＡＤ変換
方式もしくは２ｃｈＡＤ変換方式のいずれの場合でも、
ＲＧＢ画素配列に対して最適化し、表示を最適化するこ
とのできるＡＤ変換方式を実現することができる。
【００５４】（実施の形態４）図４は本発明の実施の形
態４における映像信号サンプリング装置のブロック図を
示し、図４において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号およびＲ信号に相当する信号を各々遅
延調整する遅延調整回路５および６と、Ｂ信号を遅延す
る遅延回路８と、２ｃｈＡＤ変換か３ｃｈＡＤ変換かに
よりＢ信号を選択する切換器１２と、ＲＧＢ各々の前後
のデータから補間演算を行う内挿回路１３、１４、１５
と、ＲＧＢの各内挿回路に対して最適な内挿比を選択し
て設定する内挿係数制御回路１６と、ＡＤクロックの１
／２の周波数で動作するラッチ回路９、１０、１１とか
ら構成される。
態４における映像信号サンプリング装置のブロック図を
示し、図４において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３と、Ｒ信号とＢ信号を切り換えるアナログ
ＳＷ４と、Ｇ信号およびＲ信号に相当する信号を各々遅
延調整する遅延調整回路５および６と、Ｂ信号を遅延す
る遅延回路８と、２ｃｈＡＤ変換か３ｃｈＡＤ変換かに
よりＢ信号を選択する切換器１２と、ＲＧＢ各々の前後
のデータから補間演算を行う内挿回路１３、１４、１５
と、ＲＧＢの各内挿回路に対して最適な内挿比を選択し
て設定する内挿係数制御回路１６と、ＡＤクロックの１
／２の周波数で動作するラッチ回路９、１０、１１とか
ら構成される。
【００５５】以上のように構成された映像信号サンプリ
ング装置について、図４、図７、図１０を用いてその動
作を説明する。
ング装置について、図４、図７、図１０を用いてその動
作を説明する。
【００５６】図４において、３ｃｈＡＤ変換方式の場合
は実施の形態２の３ｃｈ同時サンプリングの動作に加え
て、内挿回路１３および１４および１５においてＡＤＣ
ＬＫで２Ｔ離れた信号の前後の信号間で内挿処理を行い
実施の形態３で説明したＢｃｈ内挿演算と同様に、液晶
パネルの画素配列に対して最適化処理を行うことができ
る。内挿回路１３、１４、１５の一例を図７に示す。
は実施の形態２の３ｃｈ同時サンプリングの動作に加え
て、内挿回路１３および１４および１５においてＡＤＣ
ＬＫで２Ｔ離れた信号の前後の信号間で内挿処理を行い
実施の形態３で説明したＢｃｈ内挿演算と同様に、液晶
パネルの画素配列に対して最適化処理を行うことができ
る。内挿回路１３、１４、１５の一例を図７に示す。
【００５７】図１０を用いて説明すれば、遅延調整回路
５および６で遅延調整を行い図１０（ａ）に示す様な３
ｃｈ同時のタイミングのＡＤ信号を内挿回路１３、１
４、１５を用いて液晶パネルの画素配列に応じて内挿処
理することにより図１０（ｄ）に示すように擬似的にサ
ンプリング位置の微調整を行って最適化を行うものであ
る。
５および６で遅延調整を行い図１０（ａ）に示す様な３
ｃｈ同時のタイミングのＡＤ信号を内挿回路１３、１
４、１５を用いて液晶パネルの画素配列に応じて内挿処
理することにより図１０（ｄ）に示すように擬似的にサ
ンプリング位置の微調整を行って最適化を行うものであ
る。
【００５８】図１０（ｄ）であれば、画素配列がＧＢＲ
であるので、Ｇ信号はＧ１とＧ３から１／３で内挿して
Ｇ１.６６を作成し、Ｂ信号はＢ１とＢ３から１／２で
内挿してＢ２を作成し、Ｒ信号はＲ１とＲ３から２／３
で内挿してＲ２.３３を作成するように動作をさせる。
ここでの内挿係数ＫＲ、ＫＧ、ＫＢは内挿係数制御回路
１６において液晶パネル画素配列に応じて設定される。
であるので、Ｇ信号はＧ１とＧ３から１／３で内挿して
Ｇ１.６６を作成し、Ｂ信号はＢ１とＢ３から１／２で
内挿してＢ２を作成し、Ｒ信号はＲ１とＲ３から２／３
で内挿してＲ２.３３を作成するように動作をさせる。
ここでの内挿係数ＫＲ、ＫＧ、ＫＢは内挿係数制御回路
１６において液晶パネル画素配列に応じて設定される。
【００５９】２ｃｈＡＤ変換方式の場合は実施の形態１
で説明の動作に加えて、内挿回路１３および１４におい
てＡＤＣＬＫで２Ｔ離れた信号の前後の信号間で内挿処
理を行い上述の３ｃｈＡＤ変換方式での内挿演算と同様
に、液晶パネルの画素配列に対して最適化することがで
きる。ここで内挿回路１４では点順次信号Ｒ１、Ｂ２、
Ｒ３、Ｂ４、Ｒ５、Ｂ６、Ｒ７、Ｂ８・・・・に対して
内挿係数をＫＲとＫＢを交互に設定することにより、内
挿制御を行って最適化するものである。
で説明の動作に加えて、内挿回路１３および１４におい
てＡＤＣＬＫで２Ｔ離れた信号の前後の信号間で内挿処
理を行い上述の３ｃｈＡＤ変換方式での内挿演算と同様
に、液晶パネルの画素配列に対して最適化することがで
きる。ここで内挿回路１４では点順次信号Ｒ１、Ｂ２、
Ｒ３、Ｂ４、Ｒ５、Ｂ６、Ｒ７、Ｂ８・・・・に対して
内挿係数をＫＲとＫＢを交互に設定することにより、内
挿制御を行って最適化するものである。
【００６０】図１０を用いて説明すれば、２ｃｈＡＤ変
換方式の場合にはマルチプレックス信号は図１０（ａ）
のＲ１、（Ｂ２）、Ｒ３、（Ｂ４）、Ｒ５、（Ｂ６）、
Ｒ７、（Ｂ８）・・・・となるので、内挿回路１４にお
いては、ＫＲ＝２／３、ＫＢ＝０を交互に設定するよう
に制御し図１０（ｄ）を得るものである。
換方式の場合にはマルチプレックス信号は図１０（ａ）
のＲ１、（Ｂ２）、Ｒ３、（Ｂ４）、Ｒ５、（Ｂ６）、
Ｒ７、（Ｂ８）・・・・となるので、内挿回路１４にお
いては、ＫＲ＝２／３、ＫＢ＝０を交互に設定するよう
に制御し図１０（ｄ）を得るものである。
【００６１】このように液晶パネルの画素配列に応じ
て、ＲＧＢの各サンプリングポイントを擬似的に微調整
して実施の形態３の場合より更に最適化できるため、表
示解像度について更に向上できる上に、液晶パネルに表
示する表示結果においては、エッジ部での偽色について
も結果的に低減できることとなる。また、実施の形態３
では対応できない画素配列にも対応することができる。
て、ＲＧＢの各サンプリングポイントを擬似的に微調整
して実施の形態３の場合より更に最適化できるため、表
示解像度について更に向上できる上に、液晶パネルに表
示する表示結果においては、エッジ部での偽色について
も結果的に低減できることとなる。また、実施の形態３
では対応できない画素配列にも対応することができる。
【００６２】以上の説明のように、表示手段としてカラ
ー液晶パネルに表示する場合において、３ｃｈＡＤ変換
方式もしくは２ｃｈＡＤ変換方式のいずれの場合でも、
ＲＧＢ画素配列に対して最適化し、表示を最適化するこ
とのできるＡＤ変換方式を実現することができる。
ー液晶パネルに表示する場合において、３ｃｈＡＤ変換
方式もしくは２ｃｈＡＤ変換方式のいずれの場合でも、
ＲＧＢ画素配列に対して最適化し、表示を最適化するこ
とのできるＡＤ変換方式を実現することができる。
【００６３】（実施の形態５）図５は本発明の実施の形
態５における映像信号サンプリング装置のブロック図を
示し、図５において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３および４と、Ｒ信号とＢ信号を切り換える
アナログＳＷ５および６と、１画面処理と２画面処理と
でＡＤ変換器３の使用を切り換えるＳＷ回路７および８
と、Ｇ信号を遅延調整する遅延調整回路９および１０
と、Ｒ信号に相当する信号を遅延する遅延回路１１およ
び１２と、Ｂ信号に相当する信号に対して偽色削減処理
を行うＢｃｈ偽色削減手段１４および１５と、メインＢ
信号を遅延する遅延回路１３と、１画面処理か２画面処
理かによりＢ信号を選択する切換器１６と、ＡＤクロッ
クの１／２の周波数で動作するラッチ回路１７、１８、
１９、２０、２１、２２とから構成される。
態５における映像信号サンプリング装置のブロック図を
示し、図５において本映像信号サンプリング装置は、デ
ィジタル信号処理における所要信号クロック（システム
クロック）の２倍の周波数で動作するＡＤ変換器１およ
び２および３および４と、Ｒ信号とＢ信号を切り換える
アナログＳＷ５および６と、１画面処理と２画面処理と
でＡＤ変換器３の使用を切り換えるＳＷ回路７および８
と、Ｇ信号を遅延調整する遅延調整回路９および１０
と、Ｒ信号に相当する信号を遅延する遅延回路１１およ
び１２と、Ｂ信号に相当する信号に対して偽色削減処理
を行うＢｃｈ偽色削減手段１４および１５と、メインＢ
信号を遅延する遅延回路１３と、１画面処理か２画面処
理かによりＢ信号を選択する切換器１６と、ＡＤクロッ
クの１／２の周波数で動作するラッチ回路１７、１８、
１９、２０、２１、２２とから構成される。
【００６４】以上のように構成された映像信号サンプリ
ング装置について、図５を用いてその動作を説明する。
ング装置について、図５を用いてその動作を説明する。
【００６５】図５において、１画面処理の場合にはメイ
ン側系統のみの処理でよい為、ＳＷ７および８をメイン
Ｂ信号側に設定し、ＡＤ変換器３をメインＢ信号に使用
して３ｃｈＡＤ変換を行う。この時メインＲＢ信号のマ
ルチプレックス処理を行うアナログＳＷ５は常にＲ信号
を選択する設定としておき、Ｂ信号を選択する切換器１
６は１画面時には遅延回路１３側となって、実施の形態
２の３ｃｈＡＤ方式の説明と同様の処理を行うものであ
る。
ン側系統のみの処理でよい為、ＳＷ７および８をメイン
Ｂ信号側に設定し、ＡＤ変換器３をメインＢ信号に使用
して３ｃｈＡＤ変換を行う。この時メインＲＢ信号のマ
ルチプレックス処理を行うアナログＳＷ５は常にＲ信号
を選択する設定としておき、Ｂ信号を選択する切換器１
６は１画面時には遅延回路１３側となって、実施の形態
２の３ｃｈＡＤ方式の説明と同様の処理を行うものであ
る。
【００６６】次に２画面処理の場合には、ＳＷ７および
８をサブＲＢ信号側に設定し、ＡＤ変換器３をサブＲＢ
信号用に使用して、メイン側系統、サブ側系統ともに２
ｃｈＡＤ変換を行うよう設定する。この時メインＲＢ信
号のマルチプレックス処理を行うアナログＳＷ５はＲＢ
信号を交互に選択する通常設定としておき、Ｂ信号を選
択する切換器１６は２画面時にはＢｃｈ偽色削減手段１
４側となって、メイン側系統およびサブ側系統ともに実
施の形態１での説明と同様の処理を行うものである。
８をサブＲＢ信号側に設定し、ＡＤ変換器３をサブＲＢ
信号用に使用して、メイン側系統、サブ側系統ともに２
ｃｈＡＤ変換を行うよう設定する。この時メインＲＢ信
号のマルチプレックス処理を行うアナログＳＷ５はＲＢ
信号を交互に選択する通常設定としておき、Ｂ信号を選
択する切換器１６は２画面時にはＢｃｈ偽色削減手段１
４側となって、メイン側系統およびサブ側系統ともに実
施の形態１での説明と同様の処理を行うものである。
【００６７】以上の説明のように、ＲＧＢ入力映像信号
２系統を各々処理して２画面表示する映像信号処理シス
テムにおけるサンプリング回路にあって、ＡＤ変換器の
使用個数を削減しシステムを合理化しながらも、２画面
表示時であっても入力信号の特性に応じて偽色の削減も
しくは解像度の向上を効率よく行うことができる。
２系統を各々処理して２画面表示する映像信号処理シス
テムにおけるサンプリング回路にあって、ＡＤ変換器の
使用個数を削減しシステムを合理化しながらも、２画面
表示時であっても入力信号の特性に応じて偽色の削減も
しくは解像度の向上を効率よく行うことができる。
【００６８】
【発明の効果】以上の説明から明らかなように本発明に
よれば、ＲＧＢ信号の２ｃｈＡＤ変換方式の場合であっ
ても簡単な回路構成で、信号のエッジ部に発生する偽色
を低減させることができるとともに、入力映像信号の映
像的特性に応じて偽色より解像度を優先する場合には、
解像度を向上させることにも対応でき、かつ３ｃｈＡＤ
変換方式を併用する場合においても、３ｃｈＡＤ方式、
２ｃｈＡＤ方式の各々で解像度を向上でき、カラー液晶
パネルに出力する場合においては、更なる高解像度化に
も対応することもでき、入力信号および信号処理および
出力する液晶表示パネル等に応じて最適なサンプリング
処理を行うことができるという優れた効果が得られる。
よれば、ＲＧＢ信号の２ｃｈＡＤ変換方式の場合であっ
ても簡単な回路構成で、信号のエッジ部に発生する偽色
を低減させることができるとともに、入力映像信号の映
像的特性に応じて偽色より解像度を優先する場合には、
解像度を向上させることにも対応でき、かつ３ｃｈＡＤ
変換方式を併用する場合においても、３ｃｈＡＤ方式、
２ｃｈＡＤ方式の各々で解像度を向上でき、カラー液晶
パネルに出力する場合においては、更なる高解像度化に
も対応することもでき、入力信号および信号処理および
出力する液晶表示パネル等に応じて最適なサンプリング
処理を行うことができるという優れた効果が得られる。
【図１】本発明の実施の形態１による映像信号サンプリ
ング装置の構成を示すブロック図
ング装置の構成を示すブロック図
【図２】本発明の実施の形態２による映像信号サンプリ
ング装置の構成を示すブロック図
ング装置の構成を示すブロック図
【図３】本発明の実施の形態３による映像信号サンプリ
ング装置の構成を示すブロック図
ング装置の構成を示すブロック図
【図４】本発明の実施の形態４による映像信号サンプリ
ング装置の構成を示すブロック図
ング装置の構成を示すブロック図
【図５】本発明の実施の形態５による映像信号サンプリ
ング装置の構成を示すブロック図
ング装置の構成を示すブロック図
【図６】本発明の実施の形態１における、偽色削減手段
の一例を示すブロック図
の一例を示すブロック図
【図７】本発明の実施の形態４における、内挿回路の構
成の一例を示すブロック図
成の一例を示すブロック図
【図８】本発明の実施の形態１および２による映像信号
サンプリング装置の動作説明図
サンプリング装置の動作説明図
【図９】本発明の実施の形態１および２による映像信号
サンプリング装置の動作を説明するタイミングチャート
サンプリング装置の動作を説明するタイミングチャート
【図１０】本発明の実施の形態３および４による映像信
号サンプリング装置の動作説明図
号サンプリング装置の動作説明図
【図１１】従来例の映像信号サンプリング装置の構成を
示すブロック図
示すブロック図
１、２ ＡＤ変換器
４ アナログＳＷ回路
５ 遅延調整回路
６ 遅延回路
７ 偽色削減手段
９、１０、１１ データラッチ回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−257440（ＪＰ，Ａ)
特開 平６−27918（ＪＰ，Ａ)
特開 平９−90895（ＪＰ，Ａ)
特開 平８−190358（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 11/00 - 11/22
H04N 9/00 - 9/78
Claims (7)
- 【請求項１】ＲＧＢ入力信号を２つのＡＤ変換器を用い
てサンプリングする場合の映像信号サンプリング回路で
あって、Ｇ信号をＡＤ変換する第１のＡＤ変換器と、Ｒ
Ｂの２信号入力を切り換える第１の切換器と、前記切換
器の出力をＡＤ変換する第２のＡＤ変換器と、前記第１
のＡＤ変換器出力を遅延調整する第１の遅延調整回路
と、前記第２のＡＤ変換器の出力を遅延する第１の遅延
回路と、偽色削減手段と、入力信号のＡＤクロックの１
／２のクロックで動作する第１、第２、第３のラッチ回
路とを備え、前記第２のＡＤ変換器の出力が偽色削減手
段に接続され、前記第１の遅延調整回路の出力および前
記第１の遅延回路の出力および前記偽色削減手段の出力
がそれぞれ前記第１、第２、第３のラッチ回路に接続さ
れ、前記第１、第２、第３のラッチ回路のラッチタイミ
ングをＧ信号とＲ信号が同時サンプリングとなるタイミ
ングとし、Ｂ信号に対して偽色削減手段を施すことを特
徴とする映像信号サンプリング装置。 - 【請求項２】請求項１に記載の映像信号サンプリング装
置において、入力信号の特性に応じてＢ信号に対する偽
色削減処理を行うかどうかを選択する選択手段を有する
ことを特徴とする映像信号サンプリング装置。 - 【請求項３】請求項１および２に記載の映像信号サンプ
リング装置において、Ｂ信号をＡＤ変換する第３のＡＤ
変換器と、前記第３のＡＤ変換器の出力を遅延する第２
の遅延回路と、前記第２の遅延回路の出力と前記偽色削
減手段の出力とを選択する第２の切換器とを備え、マル
チプレックスＡＤ変換処理を施さないＧ信号の遅延調整
回路である前記第１の遅延調整回路で入力信号に応じて
サンプリングポイントをずらすことにより、信号の解像
度向上を２ｃｈでのＡＤ変換、もしくは３ｃｈでのＡＤ
変換のいずれの場合にでも行うことができることを特徴
とする映像信号サンプリング装置。 - 【請求項４】信号処理後の映像信号出力を表示手段とし
てカラー液晶パネルに出力する場合の、請求項３に記載
の映像信号サンプリング装置において、前記第１の遅延
回路に代えて遅延調整を行う第２の遅延調整回路とし、
前記偽色削減手段を内挿回路とし、カラー液晶パネルの
画素配列に応じて、前記第１、第２の遅延調整回路およ
び前記内挿回路の内挿係数を制御して、サンプリングデ
ータを最適化することにより、カラー液晶パネルの表示
解像度を向上することを特徴とする映像信号サンプリン
グ装置。 - 【請求項５】請求項４に記載の映像信号サンプリング装
置において、前後のサンプリングデータから内挿してデ
ータを作成する第１、第２、第３の内挿回路と、前記第
１、第２、第３の内挿回路に対する内挿係数を制御する
内挿係数制御回路とを備え、カラー液晶パネルの画素配
列に応じてＲＧＢ各ｃｈで内挿係数を変えて内挿演算を
行いサンプリングデータを最適化することにより、カラ
ー液晶パネルの表示解像度を向上することを特徴とする
映像信号サンプリング装置。 - 【請求項６】請求項５に記載の映像信号サンプリング装
置において、前記内挿係数制御回路は、信号の各ライン
毎に変化させることにより、カラー液晶パネルのＶ方向
の画素配列にも応じ最適化できることを特徴とする映像
信号サンプリング装置。 - 【請求項７】２系統のＲＧＢ入力映像信号を信号処理し
表示手段に２画面表示する映像信号処理システムでのサ
ンプリング装置であって、１画面処理時には、マルチプ
レックス処理用の前記第１の切換器をＲ信号に固定し、
請求項３から６のいずれかに記載の映像信号サンプリン
グ装置における３ｃｈでのＡＤ変換を行い、２画面処理
時には２系統の各々で、請求項３から６のいずれかに記
載の映像信号サンプリング装置における２ｃｈでのＡＤ
変換を行うことにより、４個のＡＤ変換器のみを用いて
２系統のＲＧＢ入力映像信号をサンプリングすることを
特徴とする映像信号サンプリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083597A JP3397088B2 (ja) | 1997-06-18 | 1997-06-18 | 映像信号サンプリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083597A JP3397088B2 (ja) | 1997-06-18 | 1997-06-18 | 映像信号サンプリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118859A JPH118859A (ja) | 1999-01-12 |
| JP3397088B2 true JP3397088B2 (ja) | 2003-04-14 |
Family
ID=15723450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16083597A Expired - Fee Related JP3397088B2 (ja) | 1997-06-18 | 1997-06-18 | 映像信号サンプリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397088B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022079244A (ja) | 2020-11-16 | 2022-05-26 | セイコーエプソン株式会社 | 液晶プロジェクターおよび液晶プロジェクターの制御方法 |
-
1997
- 1997-06-18 JP JP16083597A patent/JP3397088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118859A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5657082A (en) | Imaging apparatus and method using interpolation processing | |
| JPH05244532A (ja) | サブサンプリング信号発生装置 | |
| US5754163A (en) | Liquid crystal display controlling apparatus | |
| US6765703B1 (en) | Method and apparatus for sensing image | |
| JPH04293384A (ja) | 画像表示装置 | |
| US7119846B2 (en) | Video signal processing circuit and method for converting number of scan lines and image display device using the same | |
| US20080043141A1 (en) | Video signal scaling apparatus | |
| US5638134A (en) | Digital filter for picture data and digital filter system | |
| JP3397088B2 (ja) | 映像信号サンプリング装置 | |
| JP2589465B2 (ja) | 順次走査ビデオ表示装置 | |
| JPH09212131A (ja) | 画像処理装置 | |
| US7646359B2 (en) | Flat display unit and method for converting color signal in the unit | |
| JPH0690466A (ja) | デジタル信号処理回路 | |
| JP2008098724A (ja) | 画像スケーリング回路 | |
| JP3752991B2 (ja) | 映像表示装置 | |
| JP3752874B2 (ja) | 画像縮小処理装置 | |
| JP2009145769A (ja) | 平面表示装置 | |
| JP2002218415A (ja) | 映像信号処理装置及び映像表示装置 | |
| JP4643927B2 (ja) | 輪郭強調装置及び輪郭強調方法 | |
| JPH09204168A (ja) | アナログ・ビデオ信号から二次イメージのピクセル・データを得る方法及び二次イメージ・データ変換器 | |
| JP3332437B2 (ja) | 画像表示装置 | |
| JP3719677B2 (ja) | レート変換装置、及びレート変換方法 | |
| JP2005033566A (ja) | 画像信号の処理装置および処理方法 | |
| JP2783188B2 (ja) | 画像処理装置 | |
| JPH07107411A (ja) | テレビジョン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |