JP2022079244A - 液晶プロジェクターおよび液晶プロジェクターの制御方法 - Google Patents

Abstract

【課題】液晶プロジェクターの明るさ低下等を抑える。【解決手段】液晶プロジェクター１は、赤の液晶パネル１００Ｒと、緑の液晶パネル１００Ｇと、青の液晶パネル１００Ｂと、緑の液晶パネル１００Ｇと、各液晶パネルの合成像の出射光路をシフトさせる光学シフト素子２３０と、これらを制御する制御回路２０とを含む。制御回路２０は、光学シフト素子２３０を制御して、投写位置を、サブフレームｆ１で投写位置（Ａ）とし、サブフレームｆ２で投写位置（Ｂ）とする。制御回路２０は、サブフレームｆ１およびｆ２で表現される液晶パネル１００Ｒ、１００Ｇの解像度を、サブフレームｆ１およびｆ２で表現される液晶パネル１００Ｇの解像度よりも低下させる。【選択図】図２

Description

本発明は、液晶プロジェクターおよび液晶プロジェクターの制御方法に関する。

液晶プロジェクターでは、スクリーン等への投写される画素の位置を、シフトデバイスによってシフトさせる技術が知られている（例えば特許文献１参照）。この技術によって、液晶パネルの解像度を擬似的に高めた画像をユーザーに視認させることができる。投写される画素の位置数（シフト数）を高めることにより、さらに画像の解像度を高めることができる。シフトデバイスは、光学シフト素子、光軸シフト素子とも呼ばれる。

特開平０４－０６３３３２号公報

上記技術において、投写される画素の位置数を高めると、ユーザーに視認される解像度を高めることができるが、反面、液晶パネルの光学応答を速くしなければならず、明るさの低下等の悪影響を招く。

上記課題を解決するために、本開示の一態様に係る液晶プロジェクターは、第１色光の第１変調画像を生成する第１液晶パネルと、前記第１色光の波長よりも短い第２色光の第２変調画像を生成する第２液晶パネルと、前記第２色光の波長よりも短い第３色光の第３変調画像を生成する第３液晶パネルと、を含み、前記第１変調画像、前記第２変調画像および前記第３変調画像を合成する合成部と、前記合成部による合成像の出射光路をシフトさせる光学シフト素子と、前記第１液晶パネル、前記第２液晶パネル、前記第３液晶パネルおよび前記光学シフト素子を制御する制御回路と、を含み、前記制御回路は、前記光学シフト素子を制御して、前記出射光路を、第１期間で第１位置にシフトさせ、前記第１期間の後の第２期間で第２位置にシフトさせ、前記第１液晶パネル、前記第２液晶パネルおよび前記第３液晶パネルを制御して、前記第１期間および前記第２期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる。

実施形態に係る液晶プロジェクターの光学的な構成を示す図である。 液晶プロジェクターの電気的な構成を示すブロック図である。 フレームおよびサブフレームの関係を示す図である。 表示画素とパネル画素との関係等を示す図である。 Ｇにおける表示画素と投写位置等との関係を示す図である。 Ｒ、Ｂにおける表示画素と投写位置等との関係を示す図である。 液晶プロジェクターにおける液晶パネルの斜視図である。 液晶パネルの構造を示す断面図である。 液晶パネルの構成を示すブロック図である。 液晶パネルにおける画素回路の構成を示す図である。 液晶パネルにおける走査線の選択推移を示す図である。 液晶プロジェクターにおける制御回路の処理を示すフローチャートである。 セルギャップが狭い場合における印加電圧と透過率との関係を示す図である。 セルギャップが広い場合における印加電圧と透過率との関係を示す図である。 液晶素子の光学応答と光学シフト素子によるシフト動作との説明図である。

以下、実施形態について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されている。このため、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、実施形態に係る液晶プロジェクター１の光学的な構成を示す図である。図１には、画像が投写されるスクリーンＳcrも示され、スクリーンＳcrの投写面の左右方向は、紙面の手前方向あるいは奥行方向であり、投写面の上下方向は、紙面の上下方向である。図に示されるように、液晶プロジェクター１は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂを含む。液晶プロジェクター１の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられ。ランプユニット２１０２から出射された光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は液晶パネル１００Ｒに、Ｇの光は液晶パネル１００Ｇに、Ｂの光は液晶パネル１００Ｂに、それぞれ入射する。また、ランプユニット２１０２は、ＬＤ光源、ＬＥＤ光源及び蛍光発光体を含み、白色光を出射してもよい。Ｒの光、Ｇの光およびＢの光は、それぞれ、赤色光、緑色光および青色光に対応し、周知のとおり、青色光の波長は緑色光の波長より短く、緑色光の波長は赤色光の波長より短い。
なお、Ｂの光路は、他のＲおよびＧと比較して長い。したがって、Ｂの光は、光路での損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して液晶パネル１００Ｂに導かれる。

液晶パネル１００Ｒは、後述するようにマトリクス状に配列する画素回路を有する。上記画素回路に含まれる液晶素子から出射される光の透過率が、Ｒに対応するデータ信号に基づいて制御される。すなわち、液晶パネル１００Ｒでは、液晶素子からの出射光が画像の最小単位として機能とする。このような制御によって液晶パネル１００Ｒは、Ｒに対応するデータ信号に基づいてＲの変調画像（透過像）を生成する。同様に、液晶パネル１００Ｇは、Ｇに対応するデータ信号に基づいてＧの変調画像を生成し、液晶パネル１００Ｂは、Ｂに対応するデータ信号に基づいてＢの変調画像を生成する。Ｒの変調画像、Ｇの変調画像およびＢの変調画像は、それぞれ、第１変調画像、第２変調画像および第３変調画像に対応する。

液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の変調画像は、ダイクロイックプリズム２１１２に三方向から入射する。そして、ダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。すなわち、ダイクロイックプリズム２１１２が各色の変調画像を合成する合成部の一例である。ダイクロイックプリズム２１１２による合成像は光学シフト素子２３０を介して投写レンズ２１１４に入射する。光学シフト素子２３０は、ダイクロイックプリズム２１１２からの出射光路をシフトさせる。詳細には、光学シフト素子２３０は、スクリーンＳcrに投写される画像を、投写面に左右方向と上下方向とにわたってシフト可能となっている。左右方向と上下方向は、それぞれ、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの横方向と縦方向に対応する。
投写レンズ２１１４は、光学シフト素子２３０および投写レンズ２１１４を順に介した合成像を、スクリーンＳcrに拡大して投写する。

説明の便宜のため、スクリーンＳcrに投写される画素と、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂによる画素とを区別するために、スクリーンＳcrに投写される画素を投写画素と表記し、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの画素をパネル画素と表記する。また、光学シフト素子２３０を介した投写画素の位置を、単に投写位置と表記する。
なお、液晶パネル１００Ｒ、１００Ｂによる変調画像は、ダイクロイックプリズム２１１２により反射した後に投写されるのに対し、液晶パネル１００Ｇによる変調画像はダイクロイックプリズム２１１２を直進して投写される。したがって、液晶パネル１００Ｒ、１００Ｂによる各変調画像は、液晶パネル１００Ｇの変調画像に対して左右反転の関係にある。

図２は、液晶プロジェクター１の電気的な構成を示すブロック図である。図に示されるように、液晶プロジェクター１は、上述した液晶パネル１００Ｒ、１００Ｇ、１００Ｂおよび光学シフト素子２３０のほか、制御回路２０を含む。

制御回路２０には、映像データＶid-inが、図示省略されたホスト装置等の上位装置から同期信号Ｓyncに同期してシリアルで供給される。映像データＶid-inは、液晶プロジェクター１に表示させる画像を示すデータであり、詳細には、当該画像の画素における階調レベルを、例えばＲＧＢ毎に８ビットで指定する。説明の便宜上、映像データＶid-inで示される画像の画素を、表示画素と表記する。
同期信号Ｓyncには、映像データＶid-inにおける垂直走査の開始を指示する垂直同期信号や、水平走査の開始を指示する水平同期信号、および、映像データＶid-inの１画素分のタイミングを示すクロック信号が含まれる。

本実施形態において、スクリーンＳcrに投写されるカラー画像は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの各変調画像を合成することで表現される。したがって、カラー画像の最小単位である画素は、液晶パネル１００Ｒによる赤のパネル画素、液晶パネル１００Ｇによる緑のパネル画素、および、液晶パネル１００Ｂによる青のパネル画素に分けることができる。なお、赤のパネル画素、緑のパネル画素および青のパネル画素は、厳密にいえば、副画素と表記すべきであるが、本説明では、上述したようにパネル画素と表記する。

液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについては、入射する光の色、すなわち波長だけが異なり、基本的な構造は共通である。そこで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについて、色を特定して説明する必要がない場合には、符号を１００とする。

制御回路２０は、表示制御回路２１、映像処理回路２２を含む。
本実施形態において、映像データＶid-inで指定される表示画素の配列は、液晶パネル１００におけるパネル画素の配列と比較して、例えば縦方向で２倍、横方向で２倍となっている。この場合、液晶パネル１００の解像度の４倍の解像度の情報を含む映像データＶid-inが上位装置から入力される。具体的には、詳細には、パネル画素の配列が後述するように縦方向にｍ行、横方向にｎ列であれば、表示画素は（２ｍ）行（２ｎ）列で配列する。なお、ｍ、ｎは、いずれも２以上の整数である。
本実施形態では、パネル画素の解像度よりも高い解像度で投写画素を視認させるために、光学シフト素子２３０によって出射光路（投写位置）がシフトされる。詳細には、映像データＶid-inによって１フレームの画像を表示する場合、当該１フレームを表示するための期間が４つのサブフレームに分割され、サブフレーム毎に投写位置がシフトされる。このようなシフトによって、１つのパネル画素が、１フレーム（４サブフレーム）で、４つの表示画素が表示されているかのように視認される。

表示制御回路２１および映像処理回路２２の説明の前に、本実施形態において、映像データＶid-inで指定される４つの表示画素を、液晶パネル１００の１つパネル画素によって表現するための具体的な手法について説明する。

図３は、本実施形態におけるフレームとサブサブフレームとの関係を説明するための図である。この図に示されるように、本実施形態では、１つのフレームＦが分割された４つのサブフレームには、符号として、時間の順にｆ１、ｆ２、ｆ３、ｆ４が付与されている。
なお、フレームＦの期間長は、同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚである場合、１周期の１６．７ミリ秒である。この場合、サブフレームｆ１～ｆ４の期間長は、それぞれ４．１７ミリ秒になる。

次に、映像データＶid-inで階調レベルが指定される表示画素と、液晶パネル１００によるパネル画素と、光学シフト素子２３０による投写位置と、の関係について説明する。なお、光学シフト素子２３０については、上述したようにダイクロイックプリズム２１１２からの投写方向をシフトさせるが、便宜的に当該シフト量については、スクリーンＳcrにおける投写画素（パネル画素）の大きさに換算する。
また、本実施形態では、ＲＧＢの三色のうち、相対的に視認性の高いＧについては高解像度で表示され、相対的に視認性の低いＲおよびＢについては低解像度で表示される。

図４における左欄は、映像データＶid-inで示される表示画像のうち、一部だけを抜き出して示す図である。また、図４における右欄は、液晶パネル１００のパネル画素のうち、当該左欄における表示画素の配列に対応した配列を抜き出して示す図である。

図４における映像データＶid-inで示される表示画素の配列では、画素を区別するために、便宜的に符号として１行目にＡ１～Ａ６が、２行目にＢ１～Ｂ６が、３行目にＣ１～Ｃ６が、４行目にＤ１～Ｄ６が、５行目にＥ１～Ｅ６が、６行目にＦ１～Ｆ６が、それぞれ付与されている。

図４におけるパネル画素の配列では、画素を区別するために、便宜的に符号として１行目にａ１～ａ３が、２行目にｂ１～ｂ３が、３行目にｃ１～ｃ３が、それぞれ付与されている。
図４は、映像データの表示画素の配列では、太線枠で示される２×２の計４つの表示画素が１つのパネル画素で表現されることを示している。例えば、表示画素Ａ１、Ａ２、Ｂ２、Ｂ１の４つが、１つのパネル画素ａ１で表現される。また例えば、表示画素Ａ３、Ａ４、Ｂ４、Ｂ３の４つが、１つのパネル画素ａ２で表現される。

図５は、液晶プロジェクター１において、ＲＧＢの三色のうち、Ｇに対応する液晶パネル１００Ｇのパネル画素が、映像データＶid-inのうち、Ｇの表示画素を、どの投写位置で表示されるのかを示す図である。詳細には、図５は、図４のパネル画素が、図４の表示画素のうち、どの表示画素を、サブフレームｆ１～ｆ４においてどの投写位置で表示するのかを示す図である。図５の１段目は、サブフレームｆ１で、例えば、パネル画素ａ１は表示画素Ａ１に対応した情報を表示し、第１投写位置に投写することを示す。図５の２段目は、次に続くサブフレームｆ２で、例えば、パネル画素ａ１は、表示画素Ａ２に対応した情報を表示し、第２投写位置に投写することを示す。図５の３段目は、次に続くサブフレームｆ?で、例えば、パネル画素ａ１は、表示画素Ｂ２に対応した情報を表示し、第３投写位置に投写することを示す。図５の４段目は、次に続くサブフレームｆ４で、例えば、パネル画素ａ１は、表示画素のＢ１に対応した情報を表示し、第４投写位置に投写することを示す。これにより、１つのフレームＦで、パネル画素ａ１を用いて、表示画素Ａ１、Ａ２、Ｂ２、Ｂ１に基づく高解像の画像を表示できる。本実施形態では、表示画素Ａ１、表示画素Ａ２、表示画素Ｂ２および表示画素のＢ１は、それぞれ、第１表示画素、第２表示画素、第３表示画素および第４表示画素に対応する。また、サブフレームｆ１、サブフレームｆ２、サブフレームｆ?およびサブフレームｆ４は、それぞれ、第１期間、第２期間、第３期間および第４期間に対応する。また、第１投写位置、第２投写位置、第３投写位置および第４投写位置は、それぞれ、合成像の出射光路が第１位置、第２位置、第３位置および第４位置に対応した投写位置である。

便宜上、光学シフト素子２３０による投写位置を説明するために、フレームＦの最初のサブフレームｆ１における投写位置を（Ａ）とする。
サブフレームｆ１において、１つのパネル画素は、２×２の表示画素のうち、ハッチングが施された左上に位置する表示画素を表現する。詳細には、サブフレームｆ１において、パネル画素ａ１～ａ３、ｂ１～ｂ３、ｃ１～ｃ３は、順に表示画素Ａ１、Ａ３、Ａ５、Ｃ１、Ｃ３、Ｃ５、Ｅ１、Ｅ３およびＥ５を表現する。ここで例えばパネル画素ａ１が表示画素Ａ１を表現するとは、液晶パネル１００Ｇのパネル画素ａ１は、映像データＶid-inで示される表示画素Ａ１のうち、Ｇ成分の階調レベルに相当する透過率となる、ということを意味である。

次のサブフレームｆ２において、光学シフト素子２３０は、破線で示されるサブフレームｆ１の投写位置（Ａ）から、図において右（Right）方向にパネル画素で０．５画素分シフトさせた投写位置（Ｂ）とする。
また、サブフレームｆ２において、１つのパネル画素は、２×２の表示画素のうち、ハッチングが施された右上に位置する表示画素を表現する。詳細には、サブフレームｆ２において、パネル画素ａ１～ａ３、ｂ１～ｂ３、ｃ１～ｃ３は、順に表示画素Ａ２、Ａ４、Ａ６、Ｃ２、Ｃ４、Ｃ６、Ｅ２、Ｅ４およびＥ６を表現する。

サブフレームｆ３において、光学シフト素子２３０は、破線で示されるサブフレームｆ２での投写位置（Ｂ）から、図において下（Down）方向にパネル画素でみて０．５画素分シフトさせた投写位置（Ｃ）とする。
また、サブフレームｆ３において、１つのパネル画素は、２×２の表示画素のうち、ハッチングが施された右下に位置する表示画素を表現する。詳細には、サブフレームｆ３において、パネル画素ａ１～ａ３、ｂ１～ｂ３、ｃ１～ｃ３は、順に表示画素Ｂ２、Ｂ４、Ｂ６、Ｄ２、Ｄ４、Ｄ６、Ｆ２、Ｆ４およびＦ６を表現する。

そして、サブフレームｆ４において、光学シフト素子２３０は、破線で示されるサブフレームｆ３での投写位置（Ｃ）から、図において左（Left）方向にパネル画素でみて０．５画素分シフトさせた投写位置（Ｄ）とする。
また、サブフレームｆ３において、１つのパネル画素は、２×２の表示画素のうち、ハッチングが施された左下に位置する表示画素を表現する。詳細には、サブフレームｆ４において、パネル画素ａ１～ａ３、ｂ１～ｂ３、ｃ１～ｃ３は、順に表示画素Ｂ１、Ｂ３、Ｂ５、Ｄ１、Ｄ３、Ｄ５、Ｆ１、Ｆ３およびＦ５を表現する。

サブフレームｆ４の後、光学シフト素子２３０は、破線で示されるサブフレームｆ４の投写位置（Ｄ）から、図において上（Up）方向にパネル画素でみて０．５画素分にシフトさせて投写位置（Ａ）に戻す。

図６は、液晶プロジェクター１において、ＲＧＢの三色のうち、Ｒに対応する液晶パネル１００Ｒのパネル画素が、映像データＶid-inのうち、Ｒの成分の表示画素を、どの投写位置で表示されるのかを示す図である。
光学シフト素子２３０は、合成像の出射光路をシフトするので、投写位置は、ＲＧＢ共通である。このため、サブフレームｆ１におけるＲのパネル画素の投写位置は、Ｇと同様に投写位置（Ａ）である。
図６の１段目は、第１期間（ｆ１）で、例えば、パネル画素ａ１は、第１表示画素（Ａ１）及び第２表示画素（Ａ２）に対応した情報を表示し、第１投写位置（Ａ）に投写することを示す。図６の２段目は、次に続く第２期間（ｆ２）で、例えば、パネル画素ａ１は、第１表示画素（Ａ１）及び第２表示画素（Ａ２）に対応した情報を表示し、第２投写位置（Ｂ）に投写することを示す。図５の３段目は、次に続く第３期間（ｆ?）で、例えば、パネル画素ａ１は、第３表示画素（Ｂ２）及び第４表示画素（Ｂ１）に対応した情報を表示し、第３投写位置（Ｃ）に投写することを示す。図５の４段目は、次に続く第４期間（ｆ４）で、例えば、第１パネル画素ａ１は、第３表示画素（Ｂ２）及び第４表示画素（Ｂ１）に対応した情報を表示し、第４投写位置（Ｄ）に投写することを示す。これにより、１フレームで、パネル画素ａ１を用いて、第１表示画素Ａ１および第２表示画素Ａ２と、第３表示画素Ｂ２および第４表示画素Ｂ１により、上記の液晶パネル１００Ｇでの表現よりは低下するが高解像の画像を表示できる。

図６に示すサブフレームｆ１において、Ｒの１つのパネル画素は、２×２の表示画素のうち、左上の表示画素におけるＲの階調レベルおよび右上の表示画素におけるＲの階調レベルの平均値を表現する。なお、２×２の表示画素のうち、左上の表示画素および右上の表示画素にはハッチングが施されている。階調レベルの平均値を表現するとは、当該階調レベルの平均値に相当する透過率とする、という意味である。
例えば、サブフレームｆ１において、Ｒのパネル画素ａ１は、表示画素Ａ１におけるＲの階調レベルおよび表示画素Ａ２におけるＲの階調レベルの平均値を表現する。図６のパネル画素においてパネル画素ａ１の「Ａ１Ａ２」は、表示画素Ａ１の階調レベルおよび表示画素Ａ２の階調レベルの平均値を表現することを意味する。
なお、図６のパネル画素においてパネル画素ａ２の「Ａ３Ａ４」についても、表示画素Ａ３の階調レベルおよび表示画素Ａ４の階調レベルの平均値を表現することを意味する。他のパネル画素についても同様である。

サブフレームｆ２におけるＲのパネル画素の投写位置は、Ｇと同様に投写位置（Ｂ）である。また、サブフレームｆ２において、Ｒの１つのパネル画素は、サブフレームｆ１から引き続き、２×２の表示画素のうち、左上の表示画素におけるＲの階調レベルおよび右上の表示画素におけるＲの階調レベルの平均値を表現する。このため、Ｒの１つのパネル画素は、サブフレームｆ１からサブフレームｆ２まで当該平均値に相当する透過率が継続する。

サブフレームｆ３におけるＲのパネル画素の投写位置は、Ｇと同様に投写位置（Ｃ）である。
サブフレームｆ３において、Ｒの１つのパネル画素は、２×２の表示画素のうち、右下の表示画素におけるＲの階調レベルおよび左下の表示画素におけるＲの階調レベルの平均値を表現する。
例えば、サブフレームｆ１において、Ｒのパネル画素ａ１は、表示画素Ｂ２におけるＲの階調レベルおよび表示画素Ｂ１におけるＲの階調レベルの平均値を表現する。

サブフレームｆ４におけるＲのパネル画素の投写位置は、Ｇと同様に投写位置（Ｄ）である。また、サブフレームｆ４において、Ｒの１つのパネル画素は、サブフレームｆ３から引き続き、２×２の表示画素のうち、右下の表示画素におけるＲの階調レベルおよび左下の表示画素におけるＲの階調レベルの平均値を表現する。
このため、Ｒの１つのパネル画素は、サブフレームｆ３からサブフレームｆ４まで当該平均値に相当する透過率が継続する。

Ｂに対応する液晶パネル１００Ｂのパネル画素が、映像データＶid-inのうち、Ｂの成分の表示画素を、どの投写位置で表示されるのかについてもＲと同様である。

再び説明を図２に戻すと、表示制御回路２１は、液晶パネル１００の走査をサブフレーム毎に制御するための制御信号Ｃtrを生成する。この制御信号Ｃtrには、液晶パネル１００の走査線１２の選択を制御するための制御信号や、データ線１４にデータ信号を供給するための制御信号が含まれる。なお、本実施形態において制御信号Ｃtrは、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂに共通に供給される。
また、表示制御回路２１は、サブフレーム毎に光学シフト素子２３０による投写位置を制御するための制御信号Ｌacを出力する。

なお、制御信号Ｌacには、スクリーンＳcrにおいて投写位置を上下にシフトさせる制御信号Ｌac_Ｙと、左右にシフトさせる制御信号Ｌac_Ｘとが含まれる。具体的には、光学シフト素子２３０による投写位置のうち、上または下方向が制御信号Ｌac_Ｙの電圧で指定され、左または右方向が制御信号Ｌac_Ｘの電圧で指定される。

より具体的には、後述するが、光学シフト素子２３０は、制御信号Ｌac_Ｙの電圧が最高値であれば、投写位置を（Ａ）または（Ｂ）とし、最低値であれば、投写位置を（Ｃ）または（Ｄ）とする。光学シフト素子２３０は、制御信号Ｌac_Ｙの電圧が最高値から最低値までであれば、当該電圧に応じて、投写位置（Ａ）または（Ｂ）から投写位置（Ｃ）または（Ｄ）までの間の位置とさせる。

また、光学シフト素子２３０は、制御信号Ｌac_Ｘの電圧が最高値であれば、投写位置を（Ａ）または（Ｄ）とし、最低値であれば、投写位置を（Ｂ）または（Ｃ）とする。光学シフト素子２３０は、制御信号Ｌac_Ｘの電圧が最高値から最低値までであれば、当該電圧に応じて、投写位置（Ａ）または（Ｄ）から投写位置（Ｂ）または（Ｃ）までの間の位置とさせる。

映像処理回路２２は、記憶装置２２１、処理装置２２２Ｒ、２２２Ｇおよび２２２Ｂを含む。
記憶装置２２１は、上位装置から供給された映像データＶid-inを一旦蓄積する。
処理装置２２２Ｒは、記憶装置２２１に蓄積された映像データＶid-inのうちＲの映像データを読み出し、当該映像データのうち、２つの階調レベルを平均化し、当該平均化した階調レベルをアナログ信号に変換して、データ信号Ｖid-Rとして出力する。
処理装置２２２Ｂについても、処理装置２２２Ｒと同様に、記憶装置２２１に蓄積された映像データＶid-inのうちＢの映像データを読み出して、当該映像データのうち、２つの階調レベルを平均化し、当該平均化した階調レベルをアナログ信号に変換して、データ信号Ｖid-Bとして出力する。

なお、平均化の対象は、上述したように、サブフレームｆ１、ｆ２では、２×２の表示画素のうち、左上および右上の表示画素の階調レベルであり、サブフレームｆ３、ｆ４では、２×２の表示画素のうち、右下および左下の表示画素の階調レベルである。
また、サブフレームｆ１において、階調レベルを平均化したデータ信号Ｖid-R、Ｖid-Bを出力するには、平均化する時点で、サブフレームｆ２の映像データＶid-inを取得できる状態でなければならない。このため、実際には、上位装置から、サブフレームｆ２に相当する映像データＶid-inが記憶装置２２１に蓄積された時点以後に、処理装置２２２Ｒ、２２２Ｂが平均化を実行する。

処理装置２２２Ｇは、記憶装置２２１に蓄積された映像データＶid-inのうちＧの映像データを読み出して、当該読み出した映像データの階調レベルをアナログ信号に変換して、データ信号Ｖid-Gとして出力する。
なお、処理装置２２２Ｇは、ＲＢとは異なり、平均化処理を実行しないが、処理装置２２２Ｒによるデータ信号Ｖid-Rおよび処理装置２２２Ｂによるデータ信号Ｖid－Bに合わせたタイミングで、データ信号Ｖid-Gを出力する。

次に、液晶パネル１００Ｒ、１００Ｇおよび１００Ｇについて、色を特定しないで一般的な液晶パネル１００として説明する。

図７は、液晶パネル１００の要部を示す図であり、図８は、図７におけるＨ－ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、図示省略のスペーサーを含むシール材９０によって一定のセルギャップｄを保ちつつ、互いに電極形成面が対向するように貼り合わせられ、当該セルギャップに液晶１０５が封入されている。

素子基板１００ａおよび対向基板１００ｂとしては、それぞれガラスや石英などの光透過性を有する基板が用いられる。図７に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域に、当該一辺に沿って複数の端子１０６が設けられている。複数の端子１０６には、ＦＰＣ基板の一端が接続される。ＦＰＣ基板の他端は、制御回路２０に接続されて、上述した各種の信号などが供給される。

素子基板１００ａにおいて対向基板１００ｂに向かう面には、画素電極１１８が、例えばＩＴＯなどの透明性を有する導電層のパターニングによって形成される。なお、ＩＴＯは、Indium Tin Oxideの略語である。また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図では省略されている。

図９は、液晶パネル１００の電気的な構成を示すブロック図である。液晶パネル１００には、表示領域１０の周縁に、走査線駆動回路１３０およびデータ線駆動回路１４０が設けられる。

液晶パネル１００の表示領域１０においては、画素回路１１０がマトリクス状に配列する。詳細には、表示領域１０において、複数本の走査線１２が図において横方向に延在して設けられ、また、複数本のデータ線１４が図において縦方向に延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路１１０がマトリクス状に設けられる。

走査線１２の本数をｍとし、データ線１４の本数をｎとした場合、画素回路１１０は、上述したように、縦ｍ行×横ｎ列でマトリクス状に配列する。走査線１２と画素回路１１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、ｎ列と呼ぶ場合がある。

走査線駆動回路１３０は、表示制御回路２１による制御にしたがって、走査線１２を例えば１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路１３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。
データ線駆動回路１４０は、映像処理回路２２から供給されたデータ信号を、表示制御回路２１による制御にしたがって１行分ラッチし、走査線１２への走査信号がＨレベルとなった期間に当該走査線１２に位置する画素回路１１０に、データ線１４を介して出力する。

図１０は、隣り合う２本の走査線１２と、隣り合う２本のデータ線１４との交差に対応する２行２列の計４個の、画素回路１１０の等価回路を示す図である。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で略正方形の画素電極１１８に接続される。

画素電極１１８に対向するようにコモン電極１０８が全画素回路に対して共通に設けられる。コモン電極１０８には電圧ＬＣcomが印加される。そして、画素電極１１８とコモン電極１０８との間には液晶１０５が挟持される。したがって、画素回路１１０毎に、画素電極１１８およびコモン電極１０８によって液晶１０５を挟持した液晶素子１２０が構成される。
なお、液晶素子１２０に対して並列に蓄積容量が設けられることもあるが、本件では重要ではないので省略されている。

走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路１１０のトランジスター１１６がオンする。トランジスター１１６のオンにより、データ線１４と画素電極１１８とが電気的に接続された状態となるので、データ線１４に供給されたデータ信号が、オンしたトランジスター１１６を介して画素電極１１８に到達する。走査線１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子１２０の容量性によって保持される。

周知のように、液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶分子の配向が変化する。したがって、液晶素子１２０は、印加された電圧の実効値に応じた透過率となる。なお、本実施形態では、液晶素子１２０への印加電圧が高くなるにつれて、透過率が高くなるノーマリーブラックモードである。

液晶素子１２０の画素電極１１８にデータ信号を供給する動作が、１サブフレームの期間において、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路１１０の液晶素子１２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって各液晶素子１２０が目的とする透過率となり、ｍ行ｎ列で配列する液晶素子１２０によって、対応する色の変調画像が生成される。

図１１は、走査線１２の選択推移の一例を示す図である。
走査線１２の選択推移とは、走査線１２の１行目からｍ行目までを縦軸にとり、経過時間を横軸とったときに、選択される走査線１２が時間的にどうように移行するかを示すことである。走査線１２が選択される状態を黒の太線で示したとき、走査線１２はサブフレームｆ１～ｆ４の各期間において１行ずつ排他的に選択される。この選択の順序は、上述したように１、２、３、…、ｍ行目である。
あるサブフレームにおいて、ある走査線１２が選択されたとき、あるデータ線１４には、次のようなデータ信号が供給される。詳細には、あるデータ線１４には、当該パネル画素に対応した４つの表示画素のうち、当該サブフレームに対応した表示画素の階調レベル、または、２つの階調レベルの平均値を変換したデータ信号が供給される。

なお、図１１において、タイミングｔ１０は、サブフレームｆ１の開始タイミングであり、詳細には、１～ｍ行目のうち、先頭の１行目の走査線１２への走査信号がＨレベルとなるタイミングである。同様に、タイミングｔ１２、ｔ１４およびｔ１６は、この順でサブフレームｆ２、ｆ３およびｆ４の開始タイミングである。
また、タイミングｔ２０は、サブフレームｆ１において、１～ｍ行目のうち、中間の（ｍ／２）行目の走査線１２への走査信号がＨレベルとなるタイミングである。同様に、タイミングｔ２２、ｔ２４およびｔ２６は、この順でサブフレームｆ２、ｆ３およびｆ４において、（ｍ／２）行目の走査線１２への走査信号がＨレベルとなるタイミングである。

図１２は、サブフレームｆ１～ｆ４における映像処理回路２２の動作を示すフローチャートである。

ここで、映像データＶid-inに示される画像の２×２の表示画素を便宜的に１つのブロックとする。ブロックはパネル画素と同じｍ行ｎ列で配列する。このため、ブロックとパネル画素とは一対一に対応し、ある１つのパネル画素は、当該パネル画素に対応するブロックの２×２の表示画素を、サブフレームｆ１～ｆ４で順番に投写位置をシフトしながら表現する。ブロックの２×２の表示画素は、例えば、左上、右上、右下、および左下の４つの表示画素である。
以下のサブフレームｆ１～ｆ４における処理については、１つのブロックについて説明するが、実際には、ｍ行ｎ列で配列するブロックの各々について実行される。

まず、映像処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの駆動タイミングが、サブフレームｆ１の開始タイミングであるか否かを判定する（ステップＳ１１）。なお、液晶パネル１００Ｒ、１００Ｇ、１００Ｂと光学シフト素子２３０とは、表示制御回路２１によって制御される。このため、映像処理回路２２は、表示制御回路２１の制御によって、サブフレームｆ１の開始タイミングであるか否か判定することができる。

駆動タイミングがサブフレームｆ１の開始タイミングでなければ（ステップＳ１１の判定結果が「Ｎｏ」であれば）、映像処理回路２２は処理手順をステップＳ１１に戻す。したがって、駆動タイミングがサブフレームｆ１の開始タイミングに至るまで、映像処理回路２２は待機状態となる。

駆動タイミングがサブフレームｆ１の開始タイミングになれば（ステップＳ１１の判定結果が「Ｙｅｓ」になれば）、映像処理回路２２は、次のようなデータ信号Ｖid-R、Ｖid-G、Ｖid-Bを出力する（ステップＳ１２）。
詳細には、映像処理回路２２は、Ｇについて２×２の表示画素（１ブロック）のうち、左上の表示画素の映像データＶid-inを記憶装置２２１から読み出して、当該映像データで指定される階調レベルをアナログ信号に変換し、データ信号Ｖid-Gとして液晶パネル１００Ｇに供給する。

また、映像処理回路２２は、Ｒについて１ブロックのうち、左上の表示画素の映像データＶid-inおよび右上の表示画素の映像データＶid-inを記憶装置２２１から読み出し、当該２つの映像データで指定される階調レベルの平均値を算出し、当該階調レベルの平均値をアナログ信号に変換し、データ信号Ｖid-Rとして液晶パネル１００Ｒに供給する。
映像処理回路２２は、Ｂについても同様に１ブロックのうち、左上の表示画素の階調レベルおよび右上の表示画素の階調レベルの平均値を算出し、当該階調レベルの平均値をアナログ信号に変換し、データ信号Ｖid-Bとして液晶パネル１００Ｂに供給する。
サブフレームｆ１では、このような動作が１行目からｍ行目までの各ブロックについて順番に実行される。この後、映像処理回路２２は、処理手順を、ステップＳ１３に移行させる。

映像処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの駆動タイミングが、サブフレームｆ２の開始タイミングであるか否かを判定する（ステップＳ１３）。駆動タイミングがサブフレームｆ２の開始タイミングに至れば（ステップＳ１３の判定結果が「Ｙｅｓ」になれば）、映像処理回路２２は、次のようなデータ信号Ｖid-R、Ｖid-G、Ｖid-Bを出力する（ステップＳ１４）。

詳細には、映像処理回路２２は、Ｇについて１ブロックのうち、右上の表示画素の映像データＶid-inで指定される階調レベルをアナログ信号に変換して、データ信号Ｖid-Gとして液晶パネル１００Ｇに供給する。
また、映像処理回路２２は、Ｒについて１ブロックのうち、左上の表示画素の階調レベルおよび右上の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Rとして液晶パネル１００Ｒに供給する。このため、同じブロックおよびパネル画素で比較したとき、サブフレームｆ１およびｆ２におけるデータ信号Ｖid-Rは同一である。
映像処理回路２２は、Ｂについても同様に、１ブロックのうち、左上の表示画素の階調レベルおよび右上の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Bとして液晶パネル１００Ｂに供給する。このため、同じブロックおよびパネル画素で比較したとき、サブフレームｆ１およびｆ２におけるデータ信号Ｖid-Bは同一である。
サブフレームｆ２では、このような動作が１行目からｍ行目までの各ブロックについて順番に実行される。この後、映像処理回路２２は、処理手順を、ステップＳ１５に移行させる。

映像処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの駆動タイミングが、サブフレームｆ３の開始タイミングであるか否かを判定する（ステップＳ１５）。駆動タイミングがサブフレームｆ３の開始タイミングに至れば（ステップＳ１５の判定結果が「Ｙｅｓ」になれば）、映像処理回路２２は、次のようなデータ信号Ｖid-R、Ｖid-G、Ｖid-Bを出力する（ステップＳ１６）。

詳細には、映像処理回路２２は、Ｇについて１ブロックのうち、右下の表示画素の映像データＶid-inで指定される階調レベルをアナログ信号に変換して、データ信号Ｖid-Gとして液晶パネル１００Ｇに供給する。
また、映像処理回路２２は、Ｒについて１ブロックのうち、右下の表示画素の階調レベルおよび左下の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Rとして液晶パネル１００Ｒに供給する。
映像処理回路２２は、Ｂについても同様に、１ブロックのうち、右下の表示画素の階調レベルおよび左下の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Bとして液晶パネル１００Ｂに供給する。
サブフレームｆ３では、このような動作が１行目からｍ行目までの各ブロックについて順番に実行される。この後、映像処理回路２２は、処理手順を、ステップＳ１７に移行させる。

映像処理回路２２は、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂの駆動タイミングが、サブフレームｆ４の開始タイミングであるか否かを判定する（ステップＳ１７）。駆動タイミングがサブフレームｆ４の開始タイミングに至れば（ステップＳ１７の判定結果が「Ｙｅｓ」になれば）、映像処理回路２２は、次のようなデータ信号Ｖid-R、Ｖid-G、Ｖid-Bを出力する（ステップＳ１８）。

詳細には、映像処理回路２２は、Ｇについて１ブロックのうち、左下の表示画素の映像データＶid-inで指定される階調レベルをアナログ信号に変換して、データ信号Ｖid-Gとして液晶パネル１００Ｇに供給する。
また、映像処理回路２２は、Ｒについて１ブロックのうち、右下の表示画素の階調レベルおよび左下の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Rとして液晶パネル１００Ｒに供給する。このため、同じブロックおよびパネル画素で比較したとき、サブフレームｆ３およびｆ４におけるデータ信号Ｖid-Rは同一である。
映像処理回路２２は、Ｂについても同様に、１ブロックのうち、右下の表示画素の階調レベルおよび左下の表示画素の階調レベルの平均値を、アナログ信号に変換して、データ信号Ｖid-Bとして液晶パネル１００Ｂに供給する。このため、同じブロックおよびパネル画素で比較したとき、サブフレームｆ３およびｆ４におけるデータ信号Ｖid-Bは同一である。
サブフレームｆ４では、このような動作が１行目からｍ行目までの各ブロックについて順番に実行される。この後、映像処理回路２２は、処理手順を、ステップＳ１１に戻して、次のフレームに備える。
なお、このようなステップＳ１１～Ｓ１８の動作は電源が遮断されるまで、あるいは、上位装置からの映像データＶid-inの供給が途絶えるまで、繰り返し実行される。

図１３は、液晶パネル１００Ｇにおける液晶素子１２０の光学応答と、液晶パネル１００Ｒ（または１００Ｂ）における液晶素子の光学応答との関係等を示す図である。
なお、光学応答とは、液晶素子１２０に電圧が印加されてからの透過率の変化を意味する。

この例は、１ブロックのうち、左上および右下の表示画素の階調レベルがＲＧＢにおいて最高値であり、右上および左下の表示画素の階調レベルがＲＧＢにおいて最低値が指定されている場合を示している。また、この例では、液晶素子１２０が、中間の（ｍ／２）行に位置する場合を想定している。

この例において、Ｇの液晶素子１２０における透過率は、タイミングｔ２０からタイミングｔ２２まで１００％となり、タイミングｔ２２からタイミングｔ２４まで０％となり、タイミングｔ２４からタイミングｔ２６まで１００％となり、タイミングｔ２２からタイミングｔ２８まで０％となるのが理想的である。なお、ここでいう透過率とは、最低値を０％とし、最高値を１００％として正規化した相対透過率である。
このため、Ｇの液晶素子１２０の光学応答は、１つのサブフレーム毎に、表示画素の階調レベルの変化に応じて変化することが要求される。すなわち、液晶パネル１００Ｇでは、高解像の表現のためには、比較的速い光学応答が要求される。
なお、Ｇの液晶素子１２０の光学応答は、実際には図に示されるように時間的な遅れを伴って変化する。

一方、ＲおよびＢでは、サブフレームｆ１およびｆ２において、１ブロックのうち、左上および右下の表示画素の階調レベルの平均値が指定される。このため、Ｒ、Ｂの液晶素子１２０における透過率は、タイミングｔ２０からタイミングｔ２４まで５０％となるのが理想的である。
また、ＲおよびＢでは、サブフレームｆ３およびｆ４において、１ブロックのうち、右下および左上の表示画素の階調レベルの平均値が指定される。このため、Ｒ、Ｂの液晶素子１２０における透過率は、タイミングｔ２４からタイミングｔ２８まで５０％となるのが理想的である。
このため、Ｒ、Ｂの液晶素子１２０の光学応答は、２つサブフレーム毎に、表示画素の階調レベルの変化に応じて変化すればよいので、液晶パネル１００Ｒおよび１００Ｂでは、液晶パネル１００Ｇと比較して速い光学応答が要求されない、すなわち、光学応答は遅くで済む。

図１３は、セルギャップが狭い場合において、液晶素子１２０への印加電圧に対する透過率の特性例を示す図である。また、図１４は、セルギャップが広い場合において、液晶素子１２０への印加電圧に対する透過率の特性例を示す図である。

図１３および図１４に示されるように、液晶素子１２０への印加電圧が同じであっても、入射光の波長（色）が異なれば透過率が異なる。具体的には、液晶素子１２０への印加電圧が同じあれば、入射光の波長が短くなるにつれて、透過率が高くなる傾向があり、透過率について波長依存性がある。この波長依存性は、セルギャップが狭くても、広くても同様に現れる。
次に、セルギャップが狭い場合と広い場合とでは、液晶素子１２０への印加電圧が同じであれば、透過率はセルギャップが広い場合の方が高くなる傾向がある。換言すれば、セルギャップを狭い場合、印加電圧が同じであれば、得られる透過率が低くなり、明るさが低下する傾向がある。

液晶パネル１００の光学応答を速くするためには、温度を高くすることや、セルギャップを狭くする等が必要となるが、上述したように、図１３および図１４に示されるように、セルギャップを狭くすると、高い透過率が得られにくくなり、明るさが低下する。
本実施形態によれば、液晶パネル１００Ｒおよび１００Ｂでは、光学応答が遅くて済むので、当該液晶パネル１００Ｒおよび１００Ｂのセルギャップを、液晶パネル１００Ｇのセルギャップよりも広くすることができる。
換言すれば、液晶パネル１００Ｒおよび１００Ｂの光学応答が遅くて済むので、当該液晶パネル１００Ｒおよび１００Ｂのセルギャップを狭くする構成や、当該液晶パネル１００Ｒおよび１００Ｂの温度を高くするための構成が必要でない。また、液晶パネル１００Ｒおよび１００Ｂの明るさ低下させる構成とする必要でない。当該液晶パネル１００Ｒおよび１００Ｂは、特殊な構成とする必要でないので、コストを抑制できる。

図１５には、光学シフト素子２３０による投写位置と、制御信号Ｌac_Ｙ、Ｌac_Ｘとの関係についても示されている。
詳細には、制御信号Ｌac_Ｙの電圧は、タイミングｔ２０からｔ２１までの期間において最低値から最高値まで上昇し、タイミングｔ２４まで最高値を維持し、タイミングｔ２４からｔ２６までの期間において最高値から最低値まで低下し、次のフレームのタイミングｔ２０まで最低値を維持する。
また、制御信号Ｌac_Ｘの電圧は、タイミングｔ２２からｔ２３までの期間で最高値から最低値まで低下し、タイミングｔ２６まで最低値を維持し、タイミングｔ２６からｔ２７までの期間で最低値から最高値まで上昇し、次フレームのタイミングｔ２２まで最高値を維持する。
このように制御信号Ｌac_Ｙ、Ｌac_Ｘの電圧となっている理由について説明する。

液晶素子１２０の画素電極１１８にデータ信号の電圧が印加されるタイミングは、図１１に示されるように、当該液晶素子１２０に対応する走査線１２の行が小さいほど早く、行が大きいほど遅い。第１行から第ｍ行に向かって走査が行われるため、すべての液晶素子１２０を同じ透過率に書き換える場合であっても、各行において透過率が異なる状況が発生する。
これに対して、光学シフト素子２３０は、合成像の出射光路をシフトするため、各行におけるシフトは共通である。

このため、光学シフト素子２３０は、例えば中間の（ｍ／２）行目における実際のＧの透過率が目的とする値に近くなる期間で、当該サブフレームの投写位置となるように制御され、他の期間では、投写位置を移動するように制御される。
詳細には、例えばサブフレームｆ１において、（ｍ／２）行目のＧの液晶素子１２０における実際の透過率が目的の透過率と同視できる値となるタイミングｔ２１からｔ２２までの期間で、光学シフト素子２３０は、投写位置（Ａ）に固定されるように制御される。 同様にして、光学シフト素子２３０は、サブフレームｆ２では、タイミングｔ２３からｔ２４までの期間で投写位置（Ｂ）に固定されるように制御され、サブフレームｆ３では、タイミングｔ２５からｔ２６までの期間で投写位置（Ｃ）に固定されるように制御され、サブフレームｆ４では、タイミングｔ２７からｔ２８（次のフレームのタイミングｔ２０）までの期間で投写位置（Ｄ）に固定されるように制御される。

また、タイミングｔ２２からｔ２３までは、光学シフト素子２３０は、投写位置（Ａ）から投写位置（Ｂ）までシフトするように制御される。同様に、光学シフト素子２３０は、タイミングｔ２４からｔ２５までは投写位置（Ｂ）から投写位置（Ｃ）までシフトするように制御され、タイミングｔ２６からｔ２７までは投写位置（Ｃ）から投写位置（Ｄ）までシフトするように制御され、タイミングｔ２８から次のフレームにおけるタイミングｔ２１までは投写位置（Ｄ）から投写位置（Ａ）までシフトするように制御される。

なお、中間の（ｍ／２）行目におけるＧの液晶素子１２０の透過率が目的値となるように、光学シフト素子２３０の投写位置を制御する場合、他の行については、特に１行目とｍ行目とについては、目的値から乖離した透過率の状態で投写位置が固定されるが、表示領域１０の中心から離れているので、表示品位の低下として視認されにくい。

実施形態に係る液晶プロジェクター１では、実施形態に限られるものではなく、以下に述べる各種の変形が可能である。また、実施形態および各変形例を適宜組み合わせてもよい。

実施形態では、ＲＢについて、サブフレームｆ１およびｆ２と、サブフレームｆ３およびｆ４とで階調レベルの平均値を算出する構成としたが、サブフレームｆ１～ｆ４の階調レベルの平均値を算出する構成としてもよい。また、平均化に限られず、例えば、階調レベルの変化を滑らかにするローパスフィルターを介して出力された階調レベルをアナログのデータ信号に変換して出力する構成としてもよい。
すなわち、複数の連続するサブフレームの期間でみたときに、液晶パネル１００Ｒ、１００Ｂで表現される変調画像の解像度を、液晶パネル１００Ｇで表現される変調画像の解像度よりも低下させることによって、液晶パネル１００Ｒ、１００Ｂの光学応答を、液晶パネル１００Ｇの光学応答よりも遅くすればよい。

実施形態では、ノーマリーブラックモードで説明したが、ノーマリーホワイトモードとしてもよい。また、液晶パネル１００Ｒ、１００Ｇ、１００Ｂを透過型としたが、反射型としてもよい。液晶パネル１００Ｒ、１００Ｇ、１００Ｂを反射型とする場合、上述した説明において、透過率を反射率に読み替えればよい。

実施形態において、光学シフト素子２３０は、投写面に上下方向および左右方向の２軸でシフトする構成としたが、例えば上下方向、左右方向または斜め方向の１軸でシフトする構成としてもよい。

以上に説明した実施形態および変形例（以下、実施形態等と表記する）から、例えば以下の態様が把握される。

ひとつの態様（態様１）に係る液晶プロジェクターは、第１色光の第１変調画像を生成する第１液晶パネルと、前記第１色光の波長よりも短い第２色光の第２変調画像を生成する第２液晶パネルと、前記第２色光の波長よりも短い第３色光の第３変調画像を生成する第３液晶パネルと、を含み、前記第１変調画像、前記第２変調画像および前記第３変調画像を合成する合成部と、前記合成部による合成像の出射光路をシフトさせる光学シフト素子と、前記第１液晶パネル、前記第２液晶パネル、前記第３液晶パネルおよび前記光学シフト素子を制御する制御回路と、を含み、前記制御回路は、前記光学シフト素子を制御して、前記出射光路を、第１期間で第１位置にシフトさせ、前記第１期間の後の第２期間で第２位置にシフトさせ、前記第１液晶パネル、前記第２液晶パネルおよび前記第３液晶パネルを制御して、前記第１期間および前記第２期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる。
この態様によれば、第１液晶パネルまたは第３液晶パネルに要求される光学応答が、第２液晶パネルに要求される光学応答よりも緩和されるので、第１液晶パネルまたは第３液晶パネルによる表示画像の明るさの低下を抑えることができる。なお、第１色光および第３色光の視認性は、第２色光の視認性よりも劣るので、第１色光および第３色光の画像の解像度が、第２色光の画像の解像度よりも低下しても、３色の変調画像の合成像の解像度に与える影響は少ない。よって、第１液晶パネル、第２液晶パネルおよび第３液晶パネルにより、高解像で明るい表示画像を表現することができる。
なお、赤色光が第１色光の一例であり、緑色光が第２色光の一例であり、青色光が第３色光の一例である。また、液晶パネル１００Ｒが第１液晶パネルの一例であり、液晶パネル１００Ｇが第２液晶パネルの一例であり、液晶パネル１００Ｂが第３液晶パネルの一例である。例えば光学シフト素子２３０によって投写画素を投写位置（Ａ）とさせる出射光路の位置が第１位置の例であり、投写画素を投写位置（Ｂ）とさせる出射光路の位置が第２位置の例である。

態様１の具体的な態様（態様２）において、前記制御回路は、前記第１期間および前記第２期間で表現される前記第１変調画像の解像度、および、前記第１期間および前記第２期間で表現される前記第３変調画像の解像度を、前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる。
この態様によれば、第１液晶パネルおよび第３液晶パネルの双方による表示画像の明るさの低下を抑えることができる。

態様２の具体的な態様（態様３）に係る液晶プロジェクターにおいて、前記制御回路は、前記第１液晶パネルにおける一のパネル画素を、前記第１期間および前記第２期間で、映像データで指定される第１表示画素の階調レベルのうち前記第１色光の階調レベルと第２表示画素のうち前記第１色光の階調レベルとを処理したレベルに基づいた階調とし、前記第２液晶パネルにおける前記一のパネル画素を、前記第１期間で、前記第１表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、前記第２期間で、前記第２表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、前記第１期間および前記第２期間で、前記第１表示画素の階調レベルのうち前記第３色光の階調レベルと前記第２表示画素のうち前記第３色光の階調レベルとを処理したレベルに基づいた階調とする。
この態様によれば、第１液晶パネルは第１期間および第２期間で同じ階調、詳細には、第１表示画素における第１色光の階調レベルと第２表示画素における第１色光の階調レベルとを処理したレベルに基づいた階調、となる。第３液晶パネルについても同様に第１期間および第２期間で同じ階調となる。このため、第１液晶パネルおよび第３液晶パネルは、第１期間および第２期間で同じ階調を表示すれば済む。

態様３の具体的な態様（態様４）に係る液晶プロジェクターにおいて、前記処理は、前記第１期間における階調レベルおよび前記第２期間における階調レベルの平均化処理、変換処理、または、フィルタリング処理である。
なお、変換処理とは、例えば第１期間における階調レベルおよび第２期間における階調レベルを、ルックアップテーブルを参照して求めた階調レベルなどをいい、また、フィルタリング処理とは、例えば第１期間における階調レベルから第２期間における階調レベルへの変化をローパスフィルターで鈍化させることによって得られる階調レベルをいう。

態様４の具体的な態様（態様５）に係る液晶プロジェクターにおいて、前記制御回路は、前記光学シフト素子を制御して、前記出射光路を、前記第２期間の後に第３位置にシフトさせ、前記第３期間の後の第４期間で第４位置にシフトさせ、前記第３期間および前記第４期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第３期間および前記第４期間で表現される前記第２変調画像の解像度よりも低下させる。
この態様によれば、合成像の出射光路が第１位置乃至第４位置にシフトされるので、解像度を第１態様よりも高めることができる。

なお、態様１乃至態様５については、液晶プロジェクターの制御方法として表現することも可能である。

１…液晶プロジェクター、２０…制御回路、２１…走査制御回路、２２…映像処理回路、１００、１００Ｒ、１００Ｇ、１００Ｂ…液晶パネル、１１０…画素回路、１２０…液晶素子、２３０…光学シフト素子。

Claims (10)

1. 第１色光の第１変調画像を生成する第１液晶パネルと、
   前記第１色光の波長よりも短い第２色光の第２変調画像を生成する第２液晶パネルと、
   前記第２色光の波長よりも短い第３色光の第３変調画像を生成する第３液晶パネルと、
   を含み、前記第１変調画像、前記第２変調画像および前記第３変調画像を合成する合成部と、
   前記合成部による合成像の出射光路をシフトさせる光学シフト素子と、
   前記第１液晶パネル、前記第２液晶パネル、前記第３液晶パネルおよび前記光学シフト素子を制御する制御回路と、
   を含み、
   前記制御回路は、
   前記光学シフト素子を制御して、前記出射光路を、第１期間で第１位置にシフトさせ、前記第１期間の後の第２期間で第２位置にシフトさせ、
   前記第１液晶パネル、前記第２液晶パネルおよび前記第３液晶パネルを制御して、前記第１期間および前記第２期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる、
   液晶プロジェクター。
2. 前記制御回路は、
   前記第１期間および前記第２期間で表現される前記第１変調画像の解像度、および、前記第１期間および前記第２期間で表現される前記第３変調画像の解像度を、
   前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる、
   請求項１に記載の液晶プロジェクター。
3. 前記制御回路は、
   前記第１液晶パネルにおける一のパネル画素を、
   前記第１期間および前記第２期間で、映像データで指定される第１表示画素の階調レベルのうち前記第１色光の階調レベルと第２表示画素のうち前記第１色光の階調レベルとを処理したレベルに基づいた階調とし、
   前記第２液晶パネルにおける前記一のパネル画素を、
   前記第１期間で、前記第１表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、前記第２期間で、前記第２表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、
   前記第１期間および前記第２期間で、前記第１表示画素の階調レベルのうち前記第３色光の階調レベルと前記第２表示画素のうち前記第３色光の階調レベルとを処理したレベルに基づいた階調とする、
   請求項２に記載の液晶プロジェクター。
4. 前記処理は、
   前記第１期間における階調レベルおよび前記第２期間における階調レベルの平均化処理、変換処理、または、フィルタリング処理である、
   請求項３に記載の液晶プロジェクター。
5. 前記制御回路は、
   前記光学シフト素子を制御して、前記出射光路を、
   前記第２期間の後に第３位置にシフトさせ、前記第３期間の後の第４期間で第４位置にシフトさせ、
   前記第３期間および前記第４期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第３期間および前記第４期間で表現される前記第２変調画像の解像度よりも低下させる、
   請求項１に記載の液晶プロジェクター。
6. 第１色光の第１変調画像を生成する第１液晶パネルと、
   前記第１色光の波長よりも短い第２色光の第２変調画像を生成する第２液晶パネルと、
   前記第２色光の波長よりも短い第３色光の第３変調画像を生成する第３液晶パネルと、
   を含み、前記第１変調画像、前記第２変調画像および前記第３変調画像を合成する合成部と、
   前記合成部による合成像の出射光路をシフトさせる光学シフト素子と、
   を含む液晶プロジェクターの制御方法において、
   前記光学シフト素子を制御して、前記出射光路を、第１期間で第１位置にシフトさせ、前記第１期間の後の第２期間で第２位置にシフトさせ、
   前記第１液晶パネル、前記第２液晶パネルおよび前記第３液晶パネルを制御して、前記第１期間および前記第２期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる、
   液晶プロジェクターの制御方法。
7. 前記第１期間および前記第２期間で表現される前記第１変調画像の解像度、および、前記第１期間および前記第２期間で表現される前記第３変調画像の解像度を、
   前記第１期間および前記第２期間で表現される前記第２変調画像の解像度よりも低下させる、
   請求項６に記載の液晶プロジェクターの制御方法。
8. 前記第１液晶パネルにおける一のパネル画素を、
   前記第１期間および前記第２期間で、映像データで指定される第１表示画素の階調レベルのうち前記第１色光の階調レベルと第２表示画素のうち前記第１色光の階調レベルとを処理したレベルに基づいた階調とし、
   前記第２液晶パネルにおける前記一のパネル画素を、
   前記第１期間で、前記第１表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、前記第２期間で、前記第２表示画素の階調レベルのうち前記第２色光の階調レベルに基づいた階調とし、
   前記第１期間および前記第２期間で、前記第１表示画素の階調レベルのうち前記第３色光の階調レベルと前記第２表示画素のうち前記第３色光の階調レベルとを処理したレベルに基づいた階調とする、
   請求項７に記載の液晶プロジェクターの制御方法。
9. 前記処理は、
   前記第１期間における階調レベルおよび前記第２期間における階調レベルの平均化処理、変換処理、または、フィルタリング処理である、
   請求項８に記載の液晶プロジェクターの制御方法。
10. 前記光学シフト素子を制御して、前記出射光路を、
    前記第２期間の後に第３位置にシフトさせ、前記第３期間の後の第４期間で第４位置にシフトさせ、
    前記第３期間および前記第４期間で表現される前記第１変調画像または前記第３変調画像の少なくとも一方の解像度を、前記第３期間および前記第４期間で表現される前記第２変調画像の解像度よりも低下させる、
    請求項６に記載の液晶プロジェクターの制御方法。

Images