JP3385849B2 - Comparator with hysteresis adjustment function and current detection circuit - Google Patents

Comparator with hysteresis adjustment function and current detection circuit

Info

Publication number
JP3385849B2
JP3385849B2 JP13190196A JP13190196A JP3385849B2 JP 3385849 B2 JP3385849 B2 JP 3385849B2 JP 13190196 A JP13190196 A JP 13190196A JP 13190196 A JP13190196 A JP 13190196A JP 3385849 B2 JP3385849 B2 JP 3385849B2
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
voltage
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13190196A
Other languages
Japanese (ja)
Other versions
JPH09321587A (en
Inventor
雅之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP13190196A priority Critical patent/JP3385849B2/en
Publication of JPH09321587A publication Critical patent/JPH09321587A/en
Application granted granted Critical
Publication of JP3385849B2 publication Critical patent/JP3385849B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明はヒステリシス調整
機能付コンパレータ及び同コンパレータを含む電流検出
回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a comparator with a hysteresis adjusting function and a current detection circuit including the comparator.

【0002】[0002]

【従来の技術】この種のヒステリシス調整機能付コンパ
レータは例えば特開平5−167405号に提案されて
いる。このヒステリシスを可変とするコンパレータは、
入力電圧と閾値とを比較して出力端子に二値電圧を出力
させるようにされており、入力電圧に応じてヒステリシ
スを可変にするようされている。
2. Description of the Related Art A comparator with a hysteresis adjusting function of this type is proposed in, for example, Japanese Patent Laid-Open No. 5-167405. The comparator that makes this hysteresis variable is
The input voltage and the threshold value are compared to output a binary voltage to the output terminal, and the hysteresis is made variable according to the input voltage.

【0003】従来のヒステリシス調整機能付コンパレー
タを適用して出力電流の検出回路を構成した場合、出力
電流を検出抵抗により電圧に変換する必要がある。
When a conventional comparator with a hysteresis adjusting function is applied to form an output current detection circuit, it is necessary to convert the output current into a voltage by a detection resistor.

【0004】[0004]

【発明が解決しようとする課題】ところが、この検出抵
抗の絶対値のバラツキにより正確に出力電流を検出でき
ない問題が生じる。又、検出対象の出力電流、すなわ
ち、電気負荷からの出力電流は、電気負荷がPMW駆動
等によりオンオフ制御されている場合には、出力電流に
リップルが生じているため、出力電流の大小により電流
検出回路のヒステリシスを可変する機能が不可欠であ
る。すなわち、電圧ではなく電流にてヒステリシスを可
変できるヒステリシス自動調整機能付電流検出回路が必
要となってくる。
However, there is a problem that the output current cannot be accurately detected due to the variation in the absolute value of the detection resistor. Further, the output current to be detected, that is, the output current from the electric load, has a ripple due to the output current when the electric load is on / off controlled by PMW driving or the like. The function of varying the hysteresis of the detection circuit is essential. That is, a current detection circuit with a hysteresis automatic adjustment function, which can change the hysteresis not by the voltage but by the current, is required.

【0005】そこで、本発明の目的は電流値によりヒス
テリシスが変化するため、入力電圧に比例してヒステリ
シスを可変とするコンパレータに比し、検出抵抗のバラ
つきによる検出精度の低下がないヒステリシス調整機能
付コンパレータ及び同ヒステリシス調整機能付コンパレ
ータを使用した電流検出回路を提供することを目的とし
ている。
Therefore, the object of the present invention is that the hysteresis changes depending on the current value. Therefore, as compared with a comparator in which the hysteresis is variable in proportion to the input voltage, there is no decrease in the detection accuracy due to variations in the detection resistance. It is an object of the present invention to provide a current detection circuit using a comparator and a comparator with a hysteresis adjusting function.

【0006】[0006]

【課題を解決するための手段】上記問題点を解決するた
めに請求項1の発明は、検出電圧と、閾値電圧とを比較
して出力側に二値電圧を出力する差動回路を含むコンパ
レータにおいて、前記差動回路を構成するとともに前記
検出電圧と閾値電圧とにより、各々作動する差動対の各
トランジスタQ4,Q5には、カレントミラー回路を構
成し、かつ、定電流負荷となるトランジスタQ6,Q7
をそれぞれ接続し、前記差動対の一方のトランジスタQ
4と前記定電流負荷となる一方のトランジスタQ6との
接続点には、一対のトランジスタQ13,Q14の直列
回路を接続し、前記差動対の他方のトランジスタQ5と
前記定電流負荷となる他方のトランジスタQ7との接続
点には、一対のトランジスタQ15,Q16の直列回路
を接続し、前記各直列回路を構成する一対のトランジス
タのうち、一方のトランジスタQ14,Q16は定電流
負荷となるカレントミラー回路を構成し、前記各直列回
路を構成する一対のトランジスタのうち、他方のトラン
ジスタQ13,Q15は前記出力側の二値電圧により互
いに逆にオン・オフ作動する構成とすることにより、前
記両直列回路を、オン時に前記差動対のトランジスタか
ら流れる一部の電流をバイパスする差動段電流バイパス
回路とし、電源とGND間に、一対のトランジスタQ1
8,Q17の直列回路を備えるバイパス電流設定回路を
設け、前記バイパス電流設定回路の一方のトランジスタ
Q17は、前記差動段電流バイパス回路の定電流負荷と
なる各トランジスタQ14,Q16とともに、カレント
ミラー回路を構成することにより、他方のトランジスタ
Q18がオン時に、同バイパス電流設定回路に流れる電
流値が変化した際、前記差動段電流バイパス回路に流れ
る電流値が変化するようにしたことを特徴とするヒステ
リシス調整機能付コンパレータをその要旨としている。
In order to solve the above problems, the invention of claim 1 is a comparator including a differential circuit for comparing a detection voltage with a threshold voltage and outputting a binary voltage to the output side. In the above, while configuring the differential circuit,
Depending on the detection voltage and the threshold voltage,
A current mirror circuit is configured for the transistors Q4 and Q5.
Transistors Q6 and Q7 that form a constant current load
And one of the transistors Q of the differential pair.
4 and one of the transistors Q6 serving as the constant current load
At the connection point, a pair of transistors Q13 and Q14 are connected in series.
The circuit is connected to the other transistor Q5 of the differential pair.
Connection with the other transistor Q7 serving as the constant current load
The point is a series circuit of a pair of transistors Q15 and Q16.
And a pair of transistors that form each of the series circuits.
One of the transistors Q14 and Q16 is a constant current
Configure a current mirror circuit that serves as a load, and
Of the pair of transistors that make up the path, the other transistor
The transistors Q13 and Q15 are connected to each other by the binary voltage on the output side.
On the contrary, by configuring to turn on and off,
When the two series circuits are turned on, whether they are the transistors of the differential pair.
Differential current bypass to bypass some current flowing from the
As a circuit, a pair of transistors Q1 is connected between the power supply and GND.
Bypass current setting circuit with 8 and Q17 series circuit
Provided, one transistor of the bypass current setting circuit
Q17 is a constant current load of the differential stage current bypass circuit.
With each transistor Q14, Q16
By configuring the mirror circuit, the other transistor
When Q18 is on, the current flowing in the bypass current setting circuit
Flow to the differential stage current bypass circuit when the current value changes.
The gist is a comparator with a hysteresis adjusting function, which is characterized in that the current value to be changed is changed .

【0007】請求項2の発明は、検出抵抗の検出電圧に
基づいて同検出抵抗に流れる検出電流に比例した電流を
流す電圧電流変換回路を設け、前記電圧電流変換回路が
前記検出抵抗に流れる検出電流に比例した電流を流す回
路に対してトランジスタQ19を接続し、前記トランジ
スタQ19に対して、同トランジスタQ19と請求項1
に記載のヒステリシス調整機能付コンパレータにおける
バイパス電流設定回路の他方のトランジスタQ18とに
よりカレントミラー回路を構成するように、請求項1に
記載のコンパレータを接続し、同コンパレータは、前記
検出抵抗の検出電圧と、閾値電圧とを比較して出力側に
二値電圧を出力することを特徴とする電流検出回路をそ
の要旨としている。なお、この発明においては、比例と
は、1:1の関係も含むものとする。
According to a second aspect of the invention, there is provided a voltage-current conversion circuit for flowing a current proportional to the detection current flowing through the detection resistor based on the detection voltage of the detection resistor, and the voltage-current conversion circuit is
The number of times a current proportional to the detection current flowing through the detection resistor is passed.
Connect the transistor Q19 to the
The transistor Q19 and the transistor Q19 are connected to the transistor Q19.
In the comparator with hysteresis adjustment function described in
To the other transistor Q18 of the bypass current setting circuit
According to claim 1, the current mirror circuit is further configured.
Connect the described comparator, the comparator is the
The detection voltage of the detection resistor and the threshold voltage are compared and output to the output side.
The gist of the present invention is a current detection circuit characterized by outputting a binary voltage . In the present invention, the term “proportional” includes a 1: 1 relationship.

【0008】(作用) 請求項1の発明によれば、差動対のトランジスタの差動
段電流バイパス回路のうち、一方を出力側の電圧がハイ
レベルとなったときオン作動し、他方をオフさせる。
ン作動している差動段電流バイパス回路は、差動対の一
方のトランジスタから流れる電流の一部をバイパスす
る。又、このバイパスされた電流は、バイパス電流設定
回路により、同バイパス電流設定回路に流れる電流値が
変化した際、その電流と比例する電流値となる。又、出
力側の電圧がローレベルとなったとき、一方の差動段電
流バイパス回路をオフし、他方の差動段電流バイパス回
路をオン作動させる。オン作動している差動段電流バイ
パス回路は、差動対の他方のトランジスタから流れる電
流の一部をバイパスする。又、このバイパスされた電流
は、バイパス電流設定回路により、同バイパス電流設定
回路に流れる電流値が変化した際、その電流と比例する
電流値となる。
According to the invention of claim 1, one of the differential stage current bypass circuits of the transistors of the differential pair is turned on when the voltage on the output side becomes high level, and the other is turned off. Let The on-operation differential stage current bypass circuit bypasses a part of the current flowing from one transistor of the differential pair. In addition, the bypass current setting circuit causes the bypass current setting circuit to change the value of the current flowing through the bypass current setting circuit.
When changed, the current value is proportional to the current. When the voltage on the output side becomes low level, one differential stage current bypass circuit is turned off and the other differential stage current bypass circuit is turned on. The differential stage current bypass circuit that is on-state bypasses a part of the current flowing from the other transistor of the differential pair. Also, this bypassed current is set by the bypass current setting circuit.
When the value of the current flowing through the circuit changes, the current value becomes proportional to the current.

【0009】請求項2の発明によれば、電圧電流変換回
路は、検出抵抗の検出電圧に基づいて同検出抵抗に流れ
る検出電流に比例した電流を流す。コンパレータは、差
動対のトランジスタの差動段電流バイパス回路のうち、
一方を出力側の電圧がハイレベルとなったときオン作動
し、他方をオフさせる。オン作動している差動段電流バ
イパス回路は、差動対の一方のトランジスタから流れる
電流の一部をバイパスする。又、このバイパスされた電
流は、バイパス電流設定回路により検出抵抗の検出電圧
と関連した電流と比例する電流値となる。又、出力側の
電圧がローレベルとなったとき、一方の差動段電流バイ
パス回路をオフし、他方の差動段電流バイパス回路をオ
ン作動させる。オン作動している差動段電流バイパス回
路は、差動対の他方のトランジスタから流れる電流の一
部をバイパスする。又、このバイパスされた電流は、バ
イパス電流設定回路により検出抵抗の検出電圧と関連し
た電流と比例する電流値となる。
According to the second aspect of the invention, the voltage-current conversion circuit causes a current proportional to the detection current flowing through the detection resistor to flow based on the detection voltage of the detection resistor. Comparator of the differential stage current bypass circuit of the transistor of the differential <br/> pair,
One of them turns on when the voltage on the output side becomes high level, and the other turns off. The differential stage current bypass circuit that is on-state bypasses a part of the current flowing from one transistor of the differential pair. Further, the bypassed current has a current value proportional to the current related to the detection voltage of the detection resistor by the bypass current setting circuit. When the voltage on the output side becomes low level, one differential stage current bypass circuit is turned off and the other differential stage current bypass circuit is turned on. The differential stage current bypass circuit that is on-state bypasses a part of the current flowing from the other transistor of the differential pair. Further, the bypassed current has a current value proportional to the current related to the detection voltage of the detection resistor by the bypass current setting circuit.

【0010】従って、この電流検出回路のコンパレータ
は、検出抵抗の検出電流に応じたヒステリシスを備える
ため、電流検出回路は検出抵抗のバラつきによる検出精
度の低下がない。
Therefore, the comparator of the current detection circuit has a hysteresis corresponding to the detection current of the detection resistor, so that the detection accuracy of the current detection circuit does not deteriorate due to the variation of the detection resistor.

【0011】[0011]

【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図1乃至図3及び図5に従って説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIGS. 1 to 3 and 5.

【0012】図1は電流検出回路の電気回路を示してい
る。図2はヒステリシス調整機能付コンパレータの電気
回路を示している。図3は電流検出電圧発生回路の特性
図、図5はヒステリシス調整機能付コンパレータの特性
図を示している。
FIG. 1 shows an electric circuit of the current detection circuit. FIG. 2 shows an electric circuit of the comparator with hysteresis adjusting function. FIG. 3 is a characteristic diagram of the current detection voltage generating circuit, and FIG. 5 is a characteristic diagram of the comparator with hysteresis adjusting function.

【0013】なお、以下で説明されるトランジスタQ1
〜Q5、Q9,Q18、Q19,Q21はPチャネルM
OSトランジスタにて構成され、又、トランジスタQ6
〜Q8、Q10〜Q17、Q20はNチャネルMOSト
ランジスタにて構成されている。
The transistor Q1 described below is used.
~ Q5, Q9, Q18, Q19, Q21 are P channel M
It is composed of an OS transistor, and also a transistor Q6.
-Q8, Q10-Q17, and Q20 are composed of N-channel MOS transistors.

【0014】図1に示すように本実施の形態の電流検出
回路1は、電圧電流変換回路2、ヒステリシス調整機能
付コンパレータ(以下、コンパレータという)3、電流
検出電圧発生回路4、出力制御回路5等により構成さ
れ、ICチップ化されている。
As shown in FIG. 1, the current detection circuit 1 of the present embodiment includes a voltage / current conversion circuit 2, a comparator with hysteresis adjustment function (hereinafter referred to as comparator) 3, a current detection voltage generation circuit 4, and an output control circuit 5. Etc., and is made into an IC chip.

【0015】電気負荷6はトランジスタQ21を介して
電源VBBに接続され、出力制御回路5から印加される制
御信号に基づいてトランジスタQ21がオン・オフ制御
されることにより駆動される。電気負荷6の接地側端子
は検出抵抗RSを介して接地されている。前記出力制御
回路5は図示しない制御回路からの出力ON/OFF信
号に基づいて前記トランジスタQ21に制御信号を印加
する。なお、トランジスタQ21のドレイン・ソース間
には保護用のダイオードDが接続されている。
The electric load 6 is connected to the power supply VBB via the transistor Q21, and is driven by the transistor Q21 being on / off controlled based on a control signal applied from the output control circuit 5. The ground side terminal of the electric load 6 is grounded via the detection resistor RS. The output control circuit 5 applies a control signal to the transistor Q21 based on an output ON / OFF signal from a control circuit (not shown). A protective diode D is connected between the drain and source of the transistor Q21.

【0016】電源VccとGND間にはトランジスタQ1
9、Q20、抵抗R1の直列回路が接続されている。前
記トランジスタQ19のゲートはドレインに接続されて
いる。前記抵抗R1は抵抗RSと同じ抵抗値とされてい
る。オペアンプ7はその非反転入力端子が前記電気負荷
6と検出抵抗RSとの接続点aに接続され、反転入力端
子は、抵抗R1とトランジスタQ20との接続点bに接
続されている。前記オペアンプ7の出力端子はトランジ
スタQ20のゲートに接続されている。オペアンプ7は
電気負荷6の駆動時に検出抵抗RSに検出電流としての
出力電流I1が流れ、検出抵抗RSによる電圧降下V1
(検出電圧)が非反転入力端子に印加されると、この印
加電圧V1と接続点bの電圧(抵抗R1による電圧降
下)とが同じとなるようにトランジスタQ20のゲート
に出力制御電圧を印加するようにされている。すなわ
ち、このオペアンプ7により、抵抗RSに流れる出力電
流I1と同じ電流値であるI2が抵抗R1に流れること
になる。
A transistor Q1 is connected between the power source Vcc and GND.
A series circuit of 9, Q20 and resistor R1 is connected. The gate of the transistor Q19 is connected to the drain. The resistor R1 has the same resistance value as the resistor RS. The operational amplifier 7 has its non-inverting input terminal connected to the connection point a between the electric load 6 and the detection resistor RS, and its inverting input terminal connected to the connection point b between the resistor R1 and the transistor Q20. The output terminal of the operational amplifier 7 is connected to the gate of the transistor Q20. In the operational amplifier 7, an output current I1 as a detection current flows through the detection resistor RS when the electric load 6 is driven, and a voltage drop V1 due to the detection resistor RS.
When the (detection voltage) is applied to the non-inverting input terminal, the output control voltage is applied to the gate of the transistor Q20 so that the applied voltage V1 and the voltage at the connection point b (voltage drop due to the resistor R1) become the same. Is being done. That is, the operational amplifier 7 causes the current I2 having the same current value as the output current I1 flowing through the resistor RS to flow through the resistor R1.

【0017】前記オペアンプ7と、トランジスタQ2
0、抵抗R1とにより電圧電流変換回路2が構成されて
いる。コンパレータ3はオペアンプにより構成され、そ
の非反転入力端子IN+は接続点aに接続され、反転入
力端子IN−は電流検出電圧発生回路4に接続されてい
る。前記電流検出電圧発生回路4は図3に示すように印
加電圧VBBが大きくなるほど反転入力端子IN−に印加
する閾値電圧としての電圧Vrefがリニアに小となる特
性を有する。又、コンパレータ3は単電源にて駆動され
ている。コンパレータ3のVR端子はトランジスタ19
のゲートに接続されている。さらに、コンパレータ3の
出力端子OUTは前記出力制御回路5に接続され、コン
パレータ3の出力制御電圧を出力制御回路5に印加す
る。出力制御回路5は出力ON/OFF信号が入力され
ているときにこの出力制御電圧のハイレベル(H)が印
加されると、出力ON/OFF信号を無効化し、トラン
ジスタQ21のオン制御を停止するようにされている。
The operational amplifier 7 and the transistor Q2
The voltage-current conversion circuit 2 is composed of 0 and the resistor R1. The comparator 3 is composed of an operational amplifier, its non-inverting input terminal IN + is connected to the connection point a, and its inverting input terminal IN− is connected to the current detection voltage generating circuit 4. As shown in FIG. 3, the current detection voltage generation circuit 4 has a characteristic that the voltage Vref as a threshold voltage applied to the inverting input terminal IN- linearly decreases as the applied voltage VBB increases. The comparator 3 is driven by a single power source. The VR terminal of the comparator 3 is the transistor 19
Is connected to the gate. Further, the output terminal OUT of the comparator 3 is connected to the output control circuit 5, and the output control voltage of the comparator 3 is applied to the output control circuit 5. When the high level (H) of the output control voltage is applied while the output ON / OFF signal is being input, the output control circuit 5 invalidates the output ON / OFF signal and stops the ON control of the transistor Q21. Is being done.

【0018】前記コンパレータ3の電気回路を図2を参
照して説明する。コンパレータ3は、差動回路としての
差動増幅回路11、電圧増幅回路12、電力増幅回路1
3、バイアス電流設定回路14、ヒステリシス電圧調整
回路15とから構成されている。
The electric circuit of the comparator 3 will be described with reference to FIG. The comparator 3 includes a differential amplifier circuit 11 as a differential circuit, a voltage amplifier circuit 12, and a power amplifier circuit 1.
3, a bias current setting circuit 14, and a hysteresis voltage adjusting circuit 15.

【0019】差動増幅回路11は図2に示すようにトラ
ンジスタQ4,Q5,Q6,Q7及び定電流源となるト
ランジスタQ1とから構成されている。前記トランジス
タQ6,Q7とによりカレントミラー回路が構成され、
トランジスタQ4,Q5の定電流負荷とされている。
As shown in FIG. 2, the differential amplifier circuit 11 comprises transistors Q4, Q5, Q6, Q7 and a transistor Q1 serving as a constant current source. A current mirror circuit is formed by the transistors Q6 and Q7,
The constant current load is applied to the transistors Q4 and Q5.

【0020】電圧増幅回路12は図2に示すようにトラ
ンジスタQ8及び定電流源となるトランジスタQ2とか
ら構成され、差動増幅回路11からの信号を電圧増幅す
る。電力増幅回路13はトランジスタQ9,Q10とか
ら構成され、前記電圧増幅回路12からの信号を電力増
幅する。
As shown in FIG. 2, the voltage amplifier circuit 12 is composed of a transistor Q8 and a transistor Q2 serving as a constant current source, and amplifies the signal from the differential amplifier circuit 11 by voltage amplification. The power amplifier circuit 13 is composed of transistors Q9 and Q10, and power-amplifies the signal from the voltage amplifier circuit 12.

【0021】バイアス電流設定回路14はトランジスタ
Q11,Q12、抵抗R2及び定電流源となるトランジ
スタQ3とから構成され、このコンパレータ3のバイア
ス電流を設定している。前記Q11,Q12とによりカ
レントミラー回路が構成され、定電流負荷とされてい
る。又、前記トランジスタQ1,Q2,Q3によりカレ
ントミラー回路が構成され、それぞれ定電流源とされて
いる。
The bias current setting circuit 14 is composed of transistors Q11 and Q12, a resistor R2 and a transistor Q3 serving as a constant current source, and sets the bias current of the comparator 3. A current mirror circuit is constituted by Q11 and Q12, and is a constant current load. Further, a current mirror circuit is constituted by the transistors Q1, Q2 and Q3, each of which serves as a constant current source.

【0022】ヒステリシス電圧設定回路15は差動段電
流バイパス回路(以下、バイパス回路という)15aと
バイパス電流設定回路15bとから構成されている。前
記バイパス回路15aはトランジスタQ4,Q6間の接
続点とGNDとの間に接続されたトランジスタQ13,
Q14からなる直列回路、及びトランジスタQ5,Q7
間の接続点とGNDとの間に接続されたトランジスタQ
15,Q16からなる直列回路とから構成されている。
The hysteresis voltage setting circuit 15 is composed of a differential stage current bypass circuit (hereinafter referred to as a bypass circuit) 15a and a bypass current setting circuit 15b. The bypass circuit 15a includes a transistor Q13, which is connected between the connection point between the transistors Q4 and Q6 and GND.
Series circuit composed of Q14, and transistors Q5 and Q7
Transistor Q connected between the connection point and GND
And a series circuit including Q16.

【0023】又、バイパス電流設定回路15bは電源V
ccとGND間に接続されたトランジスタQ18,Q17
の直列回路にて構成されている。前記Q14,Q16,
Q17とによりカレントミラー回路が構成され、定電流
負荷とされている。又、前記Q18,Q19とによりカ
レントミラー回路が構成され、定電流源とされている。
Further, the bypass current setting circuit 15b is connected to the power source V
Transistors Q18 and Q17 connected between cc and GND
It is composed of a series circuit of. Q14, Q16,
A current mirror circuit is formed by Q17 and serves as a constant current load. Further, a current mirror circuit is constituted by Q18 and Q19, which serves as a constant current source.

【0024】なお、上述した各カレントミラー回路のう
ち、トランジスタQ19とトランジスタQ18とはチャ
ネル長を異ならしめることにより、電流比がQ19:Q
18=1:X(Xは1未満の任意の値である)とされ、
残りの他の各カレントミラー回路は、それぞれ回路を構
成する各トランジスタ間の電流比が1:1とされてい
る。
In the current mirror circuits described above, the transistor Q19 and the transistor Q18 have different channel lengths so that the current ratio becomes Q19: Q.
18 = 1: X (X is any value less than 1),
Each of the other remaining current mirror circuits has a current ratio of 1: 1 between the transistors forming the circuits.

【0025】まず、上記のように構成されたコンパレー
タ3の作用について説明する。差動増幅回路11につい
て説明する。図2において、トランジスタQ4,Q6,
Q13に流れる電流をそれぞれIA0,IA1,IA2とし、
トランジスタQ5,Q7,Q15に流れる電流をそれぞ
れIB0,IB1,IB2とする。
First, the operation of the comparator 3 configured as described above will be described. The differential amplifier circuit 11 will be described. In FIG. 2, transistors Q4, Q6,
The currents flowing in Q13 are IA0, IA1, and IA2,
The currents flowing through the transistors Q5, Q7 and Q15 are IB0, IB1 and IB2, respectively.

【0026】この差動増幅回路11は、仮にバイパス回
路15aを備えていない場合、反転入力端子の印加電圧
V(IN-)と非反転入力端子の印加電圧V(IN+)との大
小関係により、下記の出力電圧となる。
If the differential amplifier circuit 11 is not provided with the bypass circuit 15a, the difference between the voltage V (IN-) applied to the inverting input terminal and the voltage V (IN +) applied to the non-inverting input terminal is The output voltage is as follows.

【0027】V(IN-)=V(IN+)のとき、IA0=IB0
となり、 Vout=Vcc V(IN-)>V(IN+)のときは、又はV(IN-)<V(I
N+)のとき、 Vout=(V(IN+)−V(IN-))A0+Vcc なお、A0はコンパレータ3の増幅度である。
When V (IN-) = V (IN +), IA0 = IB0
When Vout = Vcc V (IN-)> V (IN +), or V (IN-) <V (I
When N +), Vout = (V (IN +)-V (IN-)) A0 + Vcc where A0 is the amplification degree of the comparator 3.

【0028】次に、今、VoutがVccを越えた「ハイ」
レベル(以下、Hという)のとき、トランジスタQ13
がオン動作するとともに、トランジスタQ14がVR電
圧により、オン動作するものとする。又、このとき、ト
ランジスタQ15はトランジスタQ9,Q10のゲート
間の接続点cの電圧は「ロー」レベルとなっているた
め、トランジスタQ15はオフとなっている。この状態
では、差動増幅回路11の差動段電流バイパス回路15
aのトランジスタQ13に電流IA2が分流するため、 IA0=IA1+IA2,IB0=IB1 となる。そして、トランジスタQ6,Q7は定電流負荷
であるため、 IA1=IB1(=IB0) この結果、IA0>IB0となる。
Next, Vout now exceeds Vcc and is "high".
At the level (hereinafter referred to as H), the transistor Q13
Is turned on and the transistor Q14 is turned on by the VR voltage. At this time, the transistor Q15 is off because the voltage at the connection point c between the gates of the transistors Q9 and Q10 is "low" level. In this state, the differential stage current bypass circuit 15 of the differential amplifier circuit 11
Since the current IA2 is shunted to the transistor Q13 of a, IA0 = IA1 + IA2, IB0 = IB1. Since the transistors Q6 and Q7 are constant current loads, IA1 = IB1 (= IB0) As a result, IA0> IB0.

【0029】すなわち、バイパス回路15aのトランジ
スタQ13に流れる分流IA2のため、トランジスタQ4
に流れる電流IA0が増加するのである。従って、このト
ランジスタQ4,Q5に流れる電流IA0と電流IB0とを
バランスするためには、反転入力端子の印加電圧V(IN
-)を一定とした場合には、ヒステリシスがない場合よ
りも非反転入力端子の印加電圧V(IN+)を低くしてや
る必要がある。
That is, because of the shunt IA2 flowing through the transistor Q13 of the bypass circuit 15a, the transistor Q4
That is, the current IA0 flowing through it increases. Therefore, in order to balance the currents IA0 and IB0 flowing through the transistors Q4 and Q5, the applied voltage V (IN
When-) is kept constant, it is necessary to lower the applied voltage V (IN +) to the non-inverting input terminal than when there is no hysteresis.

【0030】このバイパス回路15aのトランジスタQ
13がオン状態で、IA0=IB0となったとき、すなわ
ち、Voutが0となったときの両入力端子の印加電圧の
差をVh2すると、 V(IN+)−V(IN-)=−Vh2 となり、図5に示すようになる。なお、Vh2>0であ
る。
Transistor Q of this bypass circuit 15a
When IA0 = IB0 when 13 is on, that is, when the difference between the voltages applied to both input terminals when Vout is 0 is Vh2, V (IN +)-V (IN-) =-Vh2 , As shown in FIG. Note that Vh2> 0.

【0031】すなわち、両入力端子間の印加電圧の差が
−Vh2以下となったとき、図5に示すようにαの線に沿
ってLとなるようにコンパレータ3の出力電圧が変化す
る。又、逆に、VoutがVcc未満の「ロー」レベル(以
下、Lという)のとき、トランジスタQ13がオフ動作
するとともに、トランジスタQ16がVR電圧により、
オン動作するものとする。又、このとき、トランジスタ
Q15はトランジスタQ9,Q10のゲート間の接続点
cの電圧は「ハイ」レベルとなっているため、トランジ
スタQ15はオンとなっている。この状態では、差動増
幅回路11の差動段電流バイパス回路15aのトランジ
スタQ15に電流IB2が分流するため、 IB0=IB1+IB2,IA0=IA1 となる。そして、トランジスタQ6,Q7は定電流負荷
であるため、 IB1=IA1(=IA0) この結果、IB0>IA0となる。
That is, when the difference in applied voltage between both input terminals becomes -Vh2 or less, the output voltage of the comparator 3 changes so as to become L along the line α as shown in FIG. Conversely, when Vout is at a "low" level (hereinafter referred to as "L") that is less than Vcc, the transistor Q13 is turned off and the transistor Q16 is driven by the VR voltage.
It shall be turned on. At this time, the transistor Q15 is turned on because the voltage at the connection point c between the gates of the transistors Q9 and Q10 is "high" level. In this state, the current IB2 is shunted to the transistor Q15 of the differential stage current bypass circuit 15a of the differential amplifier circuit 11, so that IB0 = IB1 + IB2 and IA0 = IA1. Since the transistors Q6 and Q7 are constant current loads, IB1 = IA1 (= IA0) As a result, IB0> IA0.

【0032】すなわち、バイパス回路15aのトランジ
スタQ15に流れる分流IB2のため、トランジスタQ5
に流れる電流IB0が増加するのである。従って、このト
ランジスタQ4,Q5に流れる電流IA0と電流IB0とを
バランスするためには、反転入力端子の印加電圧V(IN
-)を一定とした場合には、ヒステリシスがない場合よ
りも非反転入力端子の印加電圧V(IN+)を高くしてや
る必要がある。
That is, due to the shunt IB2 flowing through the transistor Q15 of the bypass circuit 15a, the transistor Q5
That is, the current IB0 flowing through is increased. Therefore, in order to balance the currents IA0 and IB0 flowing through the transistors Q4 and Q5, the applied voltage V (IN
When-) is kept constant, it is necessary to increase the applied voltage V (IN +) of the non-inverting input terminal as compared with the case where there is no hysteresis.

【0033】このバイパス回路15aのトランジスタQ
5がオン状態で、IA0=IB0となったとき、すなわち、
Voutが0となったときの両入力端子の印加電圧の差を
Vh1すると、 V(IN+)−V(IN-)=Vh1 となり、図5に示すようになる。なお、Vh1>0であ
る。
Transistor Q of this bypass circuit 15a
When 5 is on and IA0 = IB0, that is,
If the difference between the voltages applied to both input terminals when Vout becomes 0 is Vh1, then V (IN +)-V (IN-) = Vh1 is obtained, as shown in FIG. Note that Vh1> 0.

【0034】すなわち、両入力端子間の印加電圧の差が
Vh1以上となったとき、図5に示すようにβの線に沿っ
てHとなるようにコンパレータ3の出力電圧が変化す
る。なお、この実施の形態では、Q14,Q16の電流
比は1:1とされているため、Vh1=Vh2である。
That is, when the difference in applied voltage between both input terminals becomes Vh1 or more, the output voltage of the comparator 3 changes so as to become H along the line β as shown in FIG. In this embodiment, since the current ratio of Q14 and Q16 is 1: 1, Vh1 = Vh2.

【0035】又、トランジスタQ18に流れる電流I3
はトランジスタQ19に流れる電流I2のX倍(X<
1)、すなわち、電流I1のX倍となる。その結果、電
流I1の微少な変化がX倍に縮小されることになる。そ
して、トランジスタQ14,Q16はトランジスタQ1
7とカレントミラー回路を構成しているため、トランジ
スタQ14,Q16に流れる電流はこの縮小された電流
と同じ電流値となる。このトランジスタQ14,Q16
に流れる電流値が変化すると、バイパス回路15aに流
れる電流値が変化することになる。この結果、前記Vh
1,Vh2の大きさが変わり、すなわち、出力電流I1の
変化によりコンパレータ3のヒステリシスが変化するこ
とになる。
The current I3 flowing through the transistor Q18
Is X times the current I2 flowing in the transistor Q19 (X <
1), that is, X times the current I1. As a result, a slight change in the current I1 is reduced by a factor of X. The transistors Q14 and Q16 are the transistors Q1.
7 and the current mirror circuit, the current flowing through the transistors Q14 and Q16 has the same current value as the reduced current. These transistors Q14 and Q16
When the value of the current flowing in the bypass circuit changes, the value of the current flowing in the bypass circuit 15a also changes. As a result, the Vh
The magnitudes of 1 and Vh2 change, that is, the hysteresis of the comparator 3 changes due to the change of the output current I1.

【0036】次に、上記のコンパレータ3を備えた電流
検出回路1の作用を説明する。出力制御回路5から印加
される制御信号に基づいてトランジスタQ21がオン・
オフ制御されると、電気負荷6は駆動される。オペアン
プ7は電気負荷6から出力電流I1が流れると、検出抵
抗RSによる電圧降下V1が非反転入力端子に印加され
る。この結果、オペアンプ7はこの印加電圧V1と接続
点bの電圧(抵抗R1による電圧降下)とが同じとなる
ようにトランジスタQ20のゲートに出力制御電圧を印
加する。すなわち、このオペアンプ7により、抵抗RS
に流れる出力電流I1と同じ電流値であるI2が抵抗R
1に流れる。
Next, the operation of the current detection circuit 1 having the comparator 3 will be described. The transistor Q21 is turned on based on the control signal applied from the output control circuit 5.
When controlled to be off, the electric load 6 is driven. When the output current I1 of the operational amplifier 7 flows from the electric load 6, the voltage drop V1 due to the detection resistor RS is applied to the non-inverting input terminal. As a result, the operational amplifier 7 applies the output control voltage to the gate of the transistor Q20 so that the applied voltage V1 and the voltage at the connection point b (voltage drop due to the resistor R1) become the same. That is, the resistance RS
I2, which has the same current value as the output current I1 flowing through the resistor R
Flows to 1.

【0037】コンパレータ3は、その非反転入力端子I
N+に検出抵抗RSの電圧降下V1が印加されると、そ
の印加電圧V1(=V(IN+))と電流検出電圧発生回
路4から印加される電圧Vref(=V(IN-))と比較
し、A0(V1−Vref)+Vccの出力電圧を出力制御回路
5に印加する。
The comparator 3 has its non-inverting input terminal I
When the voltage drop V1 of the detection resistor RS is applied to N +, the applied voltage V1 (= V (IN +)) is compared with the voltage Vref (= V (IN-)) applied from the current detection voltage generation circuit 4. , A0 (V1-Vref) + Vcc output voltage is applied to the output control circuit 5.

【0038】そして、出力制御回路5は出力ON/OF
F信号が入力されているときに、この出力制御電圧がV
ccよりも高い電圧、すなわちハイ(H)レベルの電圧が
印加されると、出力ON/OFF信号を無効化し、トラ
ンジスタQ21のオン制御を停止する。又、出力制御回
路5は出力ON/OFF信号が入力されているときに、
この出力制御電圧がVccよりも低い電圧、すなわちロー
(L)レベルの電圧が印加されると、出力ON/OFF
信号Iに基づいて、トランジスタQ21をオンオフ制御
する。
The output control circuit 5 outputs the output ON / OF.
When the F signal is input, this output control voltage is V
When a voltage higher than cc, that is, a high (H) level voltage is applied, the output ON / OFF signal is invalidated and the ON control of the transistor Q21 is stopped. Further, the output control circuit 5, when the output ON / OFF signal is input,
When this output control voltage is lower than Vcc, that is, a low (L) level voltage is applied, the output is turned on / off.
The transistor Q21 is turned on / off based on the signal I.

【0039】(a) この実施の形態のコンパレータ3
によれば、トランジスタQ19とトランジスタQ18と
はチャネル長を異ならしめることにより、電流比がQ1
9:Q18=1:X(Xは1未満の任意の値である)と
した。この結果、出力電流I1が低い電流値から高い電
流値となるような、例えば低い電流値が10ミリアンペ
ア、高い電流値が10アンペアというような桁が相違す
るように絶対値が違う場合でも、その変化に追従してヒ
ステリシスを変化させることができる。
(A) Comparator 3 of this embodiment
According to the above, the transistor Q19 and the transistor Q18 have different channel lengths so that the current ratio is Q1.
9: Q18 = 1: X (X is an arbitrary value less than 1). As a result, even when the absolute values are different such that the output current I1 changes from a low current value to a high current value, for example, a low current value is 10 milliamperes and a high current value is 10 amperes, the absolute values are different. The hysteresis can be changed by following the change.

【0040】(b) 又、前記コンパレータ3を備えた
電流検出回路1は、抵抗RSを流れる出力電流I1に応
じた正確なヒステリシスをもってコンパレータ3が作動
するため、検出抵抗RS等のバラつきに左右されること
がないヒステリシス電圧を実現することができる。又、
このことにより、出力電流にノイズが重畳している場合
であっても、耐ノイズ性に優れた電流検出回路とするこ
とができる。
(B) Further, in the current detection circuit 1 including the comparator 3, since the comparator 3 operates with an accurate hysteresis corresponding to the output current I1 flowing through the resistor RS, it depends on the variation of the detection resistor RS and the like. It is possible to realize a hysteresis voltage that does not occur. or,
This makes it possible to provide a current detection circuit having excellent noise resistance even when noise is superimposed on the output current.

【0041】(c) この実施の形態では、電流検出
圧発生回路4は、図3に示すように印加電圧VBBが大き
くなるほど反転入力端子IN−に印加する電圧Vrefが
リニアに小となる特性を有するようにした。この結果、
この電圧を反転入力単糸に印加することにより、ICに
より消費される電力を一定にすることができる。
(C) In this embodiment, as shown in FIG. 3, the current detection voltage generation circuit 4 linearly changes the voltage Vref applied to the inverting input terminal IN- as the applied voltage VBB increases. It has a small property. As a result,
By applying this voltage to the inverting input single yarn, the power consumed by the IC can be made constant.

【0042】又、本回路を用いれば反転入力端子に印加
する電圧VBBにより出力電流I1を連続的に変化させる
場合、従来は検出抵抗RSの電圧降下(検出電圧)とそ
れに対応するヒステリシスを備えたコンパレータを数種
類用意する必要があったが、1つのコンパレータ3で電
流検出回路1を構成することが可能となる。
Further, when this circuit is used, when the output current I1 is continuously changed by the voltage VBB applied to the inverting input terminal, conventionally, the voltage drop (detection voltage) of the detection resistor RS and the hysteresis corresponding thereto are provided. It was necessary to prepare several types of comparators, but it is possible to configure the current detection circuit 1 with one comparator 3.

【0043】(d) さらに、この電流検出回路1は、
出力電流に応じて正確にヒステリシス幅を制御できるた
め、駆動方式により特異に発生するノイズ等も除去で
き、安定性の高い負荷駆動を行うことが可能となる。
(D) Further, the current detection circuit 1 is
Since the hysteresis width can be accurately controlled according to the output current, noise and the like that are uniquely generated by the driving method can be removed, and it is possible to drive the load with high stability.

【0044】なお、この発明は前記実施の形態に限定さ
れるものではなく、下記のように実施することも可能で
ある。 (イ)前記実施の形態では、トランジスタQ14,Q1
6との電流比が1:1となるように設定したが、他の電
流比にしてもよい。こうすることにより、図5における
Vh1とVh2との大小関係ができ、必要に応じたヒステリ
シスを得ることができる。
The present invention is not limited to the above embodiment, but can be carried out as follows. (A) In the above embodiment, the transistors Q14 and Q1
Although the current ratio to 6 is set to 1: 1, other current ratios may be used. By doing so, the magnitude relationship between Vh1 and Vh2 in FIG. 5 can be established, and hysteresis can be obtained as necessary.

【0045】(ロ)前記実施の形態では、トランジスタ
Q19とトランジスタQ18とはチャネル長を異ならし
めることにより、電流比がQ19:Q18=1:X(X
は1未満の任意の値である)とした。この代わりに、ト
ランジスタQ19とトランジスタQ18とのチャネル長
を同一とすることにより、電流比がQ19:Q18=
1:1としてもよい。又、微少電流を検出し、この微少
電流によってもヒステリシスを得たい場合には、Xを1
以上としてもよい。こうすることにより、微少な検出電
流I1においても、好適なヒステリシスを得ることがで
きる。
(B) In the above embodiment, the transistor Q19 and the transistor Q18 have different channel lengths so that the current ratio is Q19: Q18 = 1: X (X
Is any value less than 1). Instead, by making the channel lengths of the transistor Q19 and the transistor Q18 the same, the current ratio becomes Q19: Q18 =
It may be 1: 1. In addition, if you want to detect a small current and obtain hysteresis with this small current, set X to 1
The above may be applied. By doing so, a suitable hysteresis can be obtained even with a small detection current I1.

【0046】(ハ)前記実施の形態では、電流検出電圧
発生回路4の特性を電気負荷6に印加する電圧VBBが大
きくなれば、コンパレータ3の反転入力端子IN−に印
加する電圧Vrefを小さくなるようにしたが、図4に示
すように電気負荷6の温度Tcが大きくなればコンパレ
ータ3の反転入力端子IN−に印加する電圧Vrefを小
さくなるようにしてもよい。このようにすれば、温度が
高くなると、ノイズが重畳しやすくなるが、このノイズ
に対してもヒステリシスがあるため、問題がなくなり、
駆動時の電気負荷6の温度上昇を一定にすることができ
る。この場合でも、出力電流値I1は数10ミリアンペ
ア〜数10アンペア程度まで変化するため、誤検出を防
止することができる。
(C) In the above embodiment, the voltage VBB applied to the inverting input terminal IN- of the comparator 3 becomes smaller as the voltage VBB applied to the electric load 6 has a larger characteristic of the current detection voltage generating circuit 4. However, as shown in FIG. 4, if the temperature Tc of the electric load 6 increases, the voltage Vref applied to the inverting input terminal IN- of the comparator 3 may decrease. In this way, when the temperature rises, noise tends to be superimposed, but there is also hysteresis for this noise, so there is no problem,
The temperature rise of the electric load 6 during driving can be made constant. Even in this case, the output current value I1 changes from about several tens of milliamps to several tens of amps, so that erroneous detection can be prevented.

【0047】(ニ) 前記実施の形態のMOSトランジ
スタの構成をバイポーラトランジスタにて構成してもよ
(D) The MOS transistor of the above embodiment may be constituted by a bipolar transistor .

【0048】[0048]

【0049】[0049]

【0050】[0050]

【発明の効果】以上詳述したように、請求項1の発明に
よれば、電流値によりヒステリシスが変化するため、入
力電圧に比例してヒステリシスを可変とするコンパレー
タに比し、検出抵抗のバラつきによる検出精度の低下が
ない優れた効果を奏する。
As described above in detail, according to the first aspect of the present invention, since the hysteresis changes depending on the current value, the variation in the detection resistance is greater than that in the comparator in which the hysteresis is variable in proportion to the input voltage. It has an excellent effect that the detection accuracy does not decrease due to.

【0051】請求項2の発明によれば、検出抵抗等のバ
ラつきに左右されることがないヒステリシス電圧を実現
することができる。又、このことにより、出力電流にノ
イズが重畳している場合であっても、耐ノイズ性に優れ
た電流検出回路とすることができる。
According to the second aspect of the invention, it is possible to realize a hysteresis voltage that is not affected by variations in the detection resistance and the like. Further, this makes it possible to provide a current detection circuit having excellent noise resistance even when noise is superimposed on the output current.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施の一形態の電流検出回路の電気回路図。FIG. 1 is an electric circuit diagram of a current detection circuit according to an embodiment.

【図2】同じくヒステリシス調整機能付きコンパレータ
の回路図。
FIG. 2 is a circuit diagram of a comparator having a hysteresis adjusting function.

【図3】電流検出電圧発生回路の特性図。FIG. 3 is a characteristic diagram of a current detection voltage generation circuit.

【図4】他の電流検出電圧発生回路の特性図。FIG. 4 is a characteristic diagram of another current detection voltage generation circuit.

【図5】ヒステリシス調整機能付コンパレータの特性
図。
FIG. 5 is a characteristic diagram of a comparator with a hysteresis adjusting function.

【符号の説明】[Explanation of symbols]

1…電流検出回路、2…電流電圧変換回路、3…ヒステ
リシス調整機能付コンパレータ、4…電流検出電圧発生
回路、5…出力性回路、6…電気負荷、7…オペアン
プ、11…差動回路としての差動増幅回路、12…電圧
増幅回路、13…電力増幅回路、14…バイアス電流設
定回路、15…ヒステリシス電圧調整回路、15a…差
動段電流バイパス回路、15b…バイパス電流設定回
路、Q1〜Q21…トランジスタ、R1…抵抗、RS…
検出抵抗。
1 ... Current detection circuit, 2 ... Current-voltage conversion circuit, 3 ... Comparison with hysteresis adjustment function, 4 ... Current detection voltage generation circuit, 5 ... Output circuit, 6 ... Electrical load, 7 ... Operational amplifier, 11 ... Differential circuit Differential amplifier circuit, 12 ... Voltage amplifier circuit, 13 ... Power amplifier circuit, 14 ... Bias current setting circuit, 15 ... Hysteresis voltage adjusting circuit, 15a ... Differential stage current bypass circuit, 15b ... Bypass current setting circuit, Q1. Q21 ... Transistor, R1 ... Resistor, RS ...
Detection resistance.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 検出電圧と、閾値電圧とを比較して出力
側に二値電圧を出力する差動回路を含むコンパレータに
おいて、前記差動回路を構成するとともに前記検出電圧と閾値電
圧とにより、各々作動する差動対の各トランジスタQ
4,Q5には、カレントミラー回路を構成し、かつ、定
電流負荷となるトランジスタQ6,Q7をそれぞれ接続
し、 前記差動対の一方のトランジスタQ4と前記定電流負荷
となる一方のトランジスタQ6との接続点には、一対の
トランジスタQ13,Q14の直列回路を接続し、前記
差動対の他方のトランジスタQ5と前記定電流負荷とな
る他方のトランジスタQ7との接続点には、一対のトラ
ンジスタQ15,Q16の直列回路を接続し、前記各直
列回路を構成する一対のトランジスタのうち、一方のト
ランジスタQ14,Q16は定電流負荷となるカレント
ミラー回路を構成し、前記各直列回路を構成する一対の
トランジスタのうち、他方のトランジスタQ13,Q1
5は前記出力側の二値電圧により互いに逆にオン・オフ
作動する構成とすることにより、前記両直列回路を、オ
ン時に前記差動対のトランジスタから流れる一部の電流
をバイパスする差動段電流バイパス回路とし、 電源とGND間に、一対のトランジスタQ18,Q17
の直列回路を備えるバイパス電流設定回路を設け、 前記バイパス電流設定回路の一方のトランジスタQ17
は、前記差動段電流バイパス回路の定電流負荷となる各
トランジスタQ14,Q16とともに、カレントミラー
回路を構成することにより、他方のトランジスタQ18
がオン時に、同バイパス電流設定回路に流れる電流値が
変化した際、前記差動段電流バイパス回路に流れる電流
値が変化するようにしたことを 特徴とするヒステリシス
調整機能付コンパレータ。
1. A comparator including a differential circuit for comparing a detected voltage with a threshold voltage and outputting a binary voltage to an output side, wherein the differential circuit is configured and the detected voltage and the threshold voltage are combined.
Each transistor Q of the differential pair that operates by pressure
4 and Q5 form a current mirror circuit and
Connect transistors Q6 and Q7, which are current loads, respectively
And the one transistor Q4 of the differential pair and the constant current load
At the connection point with one transistor Q6
By connecting a series circuit of transistors Q13 and Q14,
The other transistor Q5 of the differential pair and the constant current load
The other transistor Q7 connected to
Connect a series circuit of transistors Q15 and Q16 to
One of the pair of transistors that make up the column circuit
The transistors Q14 and Q16 are currents that are constant current loads.
A pair of mirror circuits is formed, and each of the series circuits is formed.
Of the transistors, the other transistor Q13, Q1
5 is turned on / off in reverse due to the binary voltage on the output side
By adopting a configuration that operates, both series circuits are
Part of the current that flows from the differential pair transistor when
And a pair of transistors Q18 and Q17 between the power supply and GND.
The bypass current setting circuit comprising a series circuit formed of, one transistor of the bypass current setting circuit Q17
Is a constant current load of the differential stage current bypass circuit.
Current mirror with transistors Q14 and Q16
By configuring the circuit, the other transistor Q18
When is on, the current value flowing in the bypass current setting circuit is
Current that flows through the differential stage current bypass circuit when it changes
A comparator with a hysteresis adjustment function, which is characterized by changing the value .
【請求項2】 検出抵抗の検出電圧に基づいて同検出抵
抗に流れる検出電流に比例した電流を流す電圧電流変換
回路を設け、 前記電圧電流変換回路が前記検出抵抗に流れる検出電流
に比例した電流を流す回路に対してトランジスタQ19
を接続し、 前記トランジスタQ19に対して、同トランジスタQ1
9と請求項1に記載の ヒステリシス調整機能付コンパレ
ータにおけるバイパス電流設定回路の他方のトランジス
タQ18とによりカレントミラー回路を構成するよう
に、請求項1に記載のコンパレータを接続し、 同コンパレータは、前記検出抵抗の検出電圧と、閾値電
圧とを比較して出力側に二値電圧を出力することを特徴
とする 電流検出回路。
2. A voltage-current conversion circuit for flowing a current proportional to the detection current flowing through the detection resistor based on the detection voltage of the detection resistor is provided, and the detection current flowing through the detection resistor by the voltage-current conversion circuit.
Transistor Q19 for the circuit that supplies a current proportional to
Is connected to the transistor Q19 with respect to the transistor Q1.
9 and the comparator with the hysteresis adjusting function according to claim 1 .
The other transistor in the bypass current setting circuit
So as to form a current mirror circuit with
The comparator according to claim 1 is connected to the comparator , and the comparator includes a detection voltage of the detection resistor and a threshold voltage.
Characterized by comparing with pressure and outputting a binary voltage to the output side
And current detection circuit.
JP13190196A 1996-05-27 1996-05-27 Comparator with hysteresis adjustment function and current detection circuit Expired - Fee Related JP3385849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13190196A JP3385849B2 (en) 1996-05-27 1996-05-27 Comparator with hysteresis adjustment function and current detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13190196A JP3385849B2 (en) 1996-05-27 1996-05-27 Comparator with hysteresis adjustment function and current detection circuit

Publications (2)

Publication Number Publication Date
JPH09321587A JPH09321587A (en) 1997-12-12
JP3385849B2 true JP3385849B2 (en) 2003-03-10

Family

ID=15068824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13190196A Expired - Fee Related JP3385849B2 (en) 1996-05-27 1996-05-27 Comparator with hysteresis adjustment function and current detection circuit

Country Status (1)

Country Link
JP (1) JP3385849B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060692A (en) * 2004-08-23 2006-03-02 Mitsumi Electric Co Ltd Comparator
JP5940371B2 (en) * 2012-05-10 2016-06-29 ラピスセミコンダクタ株式会社 Hysteresis comparator and semiconductor device
US11349460B1 (en) 2021-03-03 2022-05-31 Saudi Arabian Oil Company Current-mode Schmitt trigger using current output stages
US11349435B1 (en) 2021-03-03 2022-05-31 Saudi Arabian Oil Company Current-mode square wave oscillator

Also Published As

Publication number Publication date
JPH09321587A (en) 1997-12-12

Similar Documents

Publication Publication Date Title
US7576524B2 (en) Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit
US6621259B2 (en) Current sense amplifier and method
US5498984A (en) High side, current sense amplifier using a symmetric amplifier
US7821333B2 (en) High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
US6208187B1 (en) Comparator circuit with built-in hysteresis offset
US6208208B1 (en) Operationally amplifying method and operational amplifier
JPH0773205B2 (en) Level conversion circuit
US9709603B2 (en) Current sensing system and method
JPH01193909A (en) Circuit for detecting and protecting state of semiconductor element
US7317358B2 (en) Differential amplifier circuit
JP3385849B2 (en) Comparator with hysteresis adjustment function and current detection circuit
US8237505B2 (en) Signal amplification circuit
US5703477A (en) Current driver circuit with transverse current regulation
KR20000075637A (en) Current-limit circuit
US7057445B2 (en) Bias voltage generating circuit and differential amplifier
US6777984B2 (en) Differential amplifying method and apparatus capable of responding to a wide input voltage range
CN115276207A (en) Wide-range high-adaptability power supply conversion circuit
JP4184245B2 (en) Current / voltage conversion circuit
US20050110470A1 (en) Analog level shifter
JPH09321555A (en) Differential amplifier for semiconductor integrated circuit
JP2001251149A (en) Amplifier circuit
US6252457B1 (en) Differential amplifier circuit
JPH08307224A (en) Operational amplifier circuit
US12068743B2 (en) Semiconductor device
US11050390B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees