JP3382249B2 - サラウンド・プロセッサ - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、音響の全方向再生のためのプロセッサに関
する。特に、本発明は、オーディオ信号の多重チャンネ
ル再分配のための改善された可変マトリックス・デコー
ダに関する。

（背景技術） いわゆるサラウンド・プロセッサの基本的原理は、感
知される性能において離散的な多重トラック・ソースと
直接比較し得る高精細音場を提供するように、聴取者を
包囲するため配置された多数のラウドスピーカを駆動す
るように２チャンネルのステレオ・ソース信号を強調す
ることである。このように、空間の錯覚が生じて、聴取
者が元の音響環境の豊かさ、方向性および音響次元即ち
「広がり」を体験することを可能にする。上記のいわゆ
る音の全方向再生は、生の音の事象と関連する残響即ち
「アンビエンス（ambience）」をシミュレートするた
め、ディジタル的に生成されたオーディオ信号の時間的
遅れに依存する従来の音場プロセッサの動作とは弁別す
ることができる。これら従来のシステムは、元の性能か
らの情報に基いて指向的に音を定位せず、結果として生
じる残響特性は著しく人工的である。

家庭用および商業的な芸能分野では、サラウンド・プ
ロセッサの領域において、特にステレオ音響媒体を用い
る送信または記録のため２チャンネルへの位相および振
幅のマトリックス化によりコード化されたオーディオ信
号の復号のための復号装置において、広範囲な研究開発
が行われてきた。従来技術による多重チャンネル復号装
置においては、固定マトリックス・デコーダおよび可変
マトリックス・デコーダの両者が存在する。固定マトリ
ックス・デコーダは、音源の方向に関するコード化され
た情報を含む複数の入力信号が適当な比率および位相で
加算されて、増幅後に室内の対応数のサラウンド・ラウ
ドスピーカを駆動するのに適する複数の出力信号を生じ
るものであり、このプロセスについてはマトリックス係
数が固定されて時間的に変化しないマトリックス変換に
関して記述される。このようなデコーダの最適性能は、
復号マトリックスがコード化マトリックスの疑似反転で
ある時に生じ、前記係数が動的に変化し得なければ、性
能のこれ以上の改善は不可能である。

可変マトリックス・デコーダはまた、多重チャンネル
・ラウドスピーカ・システムを駆動するのに適する複数
の出力信号を生じるように複数のコード化された入力信
号をマトリックス化するが、復号マトリックス係数は固
定されたままではない。実際に、これらの係数は入力信
号間の位相および振幅における相関関係を連続的に監視
して、如何なる瞬間でも最も顕著な音源に対する方向の
キューのできるだけ大きな強調を行うように復号係数を
調整する方向的検出制御システムにより変更される。種
々のマトリックス・デコーダに典型的であるいわゆる
「論理的ステアリング」即ち動的分離強調手法について
は、Scheiberの米国特許第3,632,886号、Bauerの同第3,
708,631号、ItoおよびTakahashiの米国特許第3,836,715
号、Kameoka等の米国特許第3,864,516号、Tsurushimaの
米国特許第3,883,692号、Gravereaux等の米国特許第3,9
43,287号、Willcocksの米国特許第3,944,735号、および
Scheiberの米国特許第4,704,728号において記載されて
いる。これらおよび他の多くのマトリックス・デコーダ
における復号マトリックス係数の多岐性を実現するため
に使用される詳細な論理的ステアリング回路およびその
方法は異なるが、全ての公知のデコーダ・システムは、
それらの入力端子に存在する信号から音場の主な成分を
決定し、次にこれから多数の制御信号を得るための手段
を使用し、これら制御信号は更にデコーダの利得パラメ
ータを変更することにより復号係数を修正してこれらの
音の再生における方向的なキューを最適化するため使用
される。

よく設計されたデコーダ・システムを得るために、制
御信号およびその和が一般に個々の主な音源の適正な分
離、定位および配置を行うように挙動する。しかし、耳
と頭脳の組合わせによる音の自然な感知を保証するた
め、制御信号およびその対応するマトリックス係数が変
動する心理音響学的性能に対する慎重な注意もまた必要
である。主な方向性の全ての変動に追従するように非常
に動的な条件が制御信号を迅速に変動させる場合、結果
として生じるものは、１つのチャンネルがオン／オフさ
れる時が明らかであるため、「ポンピング」または「息
継ぎ（breathing）」として知られる変則を免れ得な
い。当業者には生じることが周知である他の音響的な問
題は、音源の相互変調歪み、定位不良あるいは明瞭なワ
ンダリング（wandering）、および信号と関連する雑音
即ちランブル雑音変調を含む。

従来技術のデコーダ・システムのあるものは、上記に
対処することを試みている。Willcocksの米国特許第3,9
44,735号は、存在する他の制御信号の相対的強さに依存
する変更可能な比率で各制御信号が放電されるコンデン
サに蓄えられるアタック時定数および減衰時定数のプロ
セッサ部について記載している。この「アタック」時定
数は、これらコンデンサの各々の充電時間を指し、新し
い主要音源に対する迅速な制御信号応答を生じるように
常に短い。減衰時定数は、これらコンデンサの放電時間
を指し、その時の主要音源方向と関連する制御信号がゆ
るやかに減少することを許容し、これにより平滑な更に
現実的な音を生じる。

迅速なアタック／ゆるやかな減衰時定数の処理回路の
提供は幾つかの利点を有するが、制御係数信号の和が最
適レベルを越えることがあり、ある状況下では更に激し
いレベル変動および定位の鋭さの劣化を生じる。更に、
主要音源における急激な変化が生じると、主要であった
信号が依然として減衰しつつあり論理的ステアリング回
路により検出される有効方向が主要音源の実際の方向と
異なるため、動的分離を蒙る。このため、全ての状況下
でシステムが平滑になるよう充分に低速化される場合、
異なるコード化方向の良好な定義される「アタック」を
有する音楽に応答して劣った分離を生じることになる。
この意味におけるアタックは、オーディオ信号の振幅エ
ンベロープの急激な増加を指す。

Acheiberの米国特許第4,704,728号は、スルーレート
制限法を用いて、全体的な信号レベルおよび信号内容に
検出されたアタックに従ってアタックおよび減衰の両時
定数の調整のための方法について記載している。しか
し、このゆるやかな減衰時定数は一般に低速であり、平
滑ではあるが決定的でない性能をもたらす結果となる。
また、信号が下降するに伴い、時定数は更にゆるやかに
なり、このことは望ましくないことが判った。このこと
が生じるための唯１つの有効なコンテキストは、信号対
ノイズ比が制御信号が主としてランダム雑音に応答して
生じる如きレベルまで低下する時である。更に、信号の
アタックに応答するアタック検出回路および関連する方
法は、早い制御信号の変動が可聴歪み効果を避けるに充
分短い期間内に起こることを許容せず、最適性能のため
必要な程度まで制御されることがない。

従って、このようなデコーダ・システムの心理音響学
的性能におけるこれまで実現されなかった改善は、広い
範囲にわたり連続的に変化し得、また個々の制御信号の
強さ、およびアタックおよび減衰時定数の生成に先立ち
生じる制御信号の変化率の双方に応答して変動させられ
るこれらの時定数を含むことになる。この効果は、オー
ディオ信号のアタックが検出され、時定数の短縮の期間
が非常に短くなり、アタックの要求が満たされると直ち
に復元される時定数が長く平滑になることである。

デコーダの動的分離性能の改善は、分割帯域処理によ
っても試みられてきた。分割帯域処理は、全周波数帯域
にわたり平均化されるのとは対照的に分離が比較的小さ
なオーディオ信号周波数範囲で生じるため、改善された
音響分離を可能にし、これにより改善された方向的効果
を可能にする。演奏の不完全により生じる比較的低い周
波数における雑音および歪みもまた、帯域固有の処理法
によって有効に除去される。しかし、公知の分割帯域サ
ラウンド・プロセッサは、典型的には直接的な音響経路
において入力信号を最初に受取り、この信号を高低の周
波数帯域に分割するためのフィルタ・ネットワークを使
用し、この周波数帯域は次に１つは高い周波数帯域用、
他は低い周波数帯域用の２つの別個のデコーダによって
処理される。多数のデコーダおよび関連する回路の提供
は、これらの構成を複雑化してそのコストを著しく増加
する。更に、フィルタを音響経路内に置くことは、付加
される段および加算法の故にオーディオ信号を劣化させ
る傾向を有する。

（発明の要約） 従って、本発明の目的は、感知性能において多数の音
源からの生演奏と対比し得る方法でステレオ音源からの
音の再生のための改善されたサラウンド・プロセッサの
提供にある。

本発明の別の目的は、より迅速であるが平滑で更に現
実的なステレオ音源からの音の多重チャンネル再分配を
行う前記形式のサラウンド・プロセッサの提供にある。

上記および他の目的により、本発明は、聴取者を包囲
するように配置された多数のラウドスピーカにおけるス
テレオ素材の再生のためのサラウンド・プロセッサを目
的とする。１つ以上の制御電圧信号を生成するため、連
続的に変更可能な時定数を持つ検出回路により生じる指
向性情報信号を平滑化するための時定数処理回路が提供
される。この回路は、変化率および指向性情報信号の振
幅の両者に応答して、制御電圧信号および指向性情報信
号間の差が増加するに伴って時定数値が減少して、制御
電圧信号が指向性情報信号に追従することを可能にし、
制御電圧信号および指向性情報信号間の差が減少する伴
って時定数値が増加して、制御電圧信号における変動が
平滑になるようにする。このため、時定数は、急激なオ
ーディオ信号のアタック即ち遷移音が存在しない時平滑
な分配性能を維持しながら、これらアタックに非常に迅
速かつ正確に応答することを可能にするように連続的に
変更可能である。

本発明の望ましい実施態様においては、時定数処理あ
るいはサーボ論理回路は、制御電圧が蓄えられるコンデ
ンサと関連する２つの抵抗の一方をバイパスする電子ス
イッチに与えられる幅方向変調パルス列を含む。このパ
ルス列のデューティ・サイクルは、未処理の制御信号と
時定数処理後の同じ信号との間の差に応じて変化し、検
出された音の指向性情報の急激な変化に応答して有効時
定数が減少されるようにする。信号のアタックは、これ
により検出されて時定数の実質的な短縮の非常に短い期
間で応答されるが、アタック要求が満たされると直ちに
比較的長い平滑な時定数が復元される。

本プロセッサはまた、フィルタを直接音響経路に置く
必要もなく入力音響信号の分割帯域処理を達成する構成
を提供する。低域フィルタを用いて、入力信号の低周波
数成分を分離し、中間および高い周波数成分のみに関し
て信号に依存する処理が起生する。次いで、入力信号の
未処理の低い周波数即ちベース（bass）周波数は、ラウ
ドスピーカの供給信号を生じるため適当な比率で結果と
して生じる処理済み信号と再び組合わされる。所要のよ
り高い周波数成分のみを処理するためには、指向性情報
の取出しに先立ち入力音響信号が改善された帯域通過フ
ィルタに送られる。

更なる改善が本発明の音響プロセッサにその性能を最
適化するため盛込まれている。例えば、信号に依存する
可変マトリックス装置において使用される電圧制御増幅
器の雑音および歪みは、電圧制御増幅器の主要信号経路
ではなく側方チェーンにおける電界効果トランジスタ
（FET）減衰器を用いる改善された電圧制御増幅器構成
により実質的に低減された。他の改善は、変更可能なパ
ノラマ制御を提供する入力処理回路と、改善された２重
Ｔベース等化ネットワークとを含む。

本発明の斬新な特徴と見做される特性については、請
求の範囲に記載される。しかし、本発明自体は、その他
の特徴および利点と共に、実施例の以降の詳細な記述を
添付図面に関して参照することによりよく理解されよ
う。

（図面の簡単な説明） 図１は、本発明を包含するサラウンド・プロセッサの
構成を示すブロック図、 図２は、図１のサラウンド・プロセッサの構成を更に
詳細に示す機能的ブロック図、 図３は、図２の分割帯域サラウンド・プロセッサの対
数比検出器に与えられる信号の周波数範囲を制限する際
に使用される改善された帯域通過フィルタ構成を示す詳
細図、 図４は、図３のフィルタの利得対周波数の関係を示す
グラフ、 図５は、図２のプロセッサにおける使用に適する対数
比検出器を示す詳細図、 図６は、図２のプロセッサにおける対数比検出器から
得る制御電圧に可変時定数を与えるための本発明による
サーボ論理回路を示すブロック図、 図７は、図６によるサーボ論理回路の望ましい実施例
を示す詳細図、 図8aは、フルレンジ・サラウンド・プロセッサの機能
ブロック図、 図8bは、分割帯域サラウンド・プロセッサをして可変
マトリックス操作を比較的高い周波数に対してのみ与
え、かつ固定マトリックス操作を低い周波数に対して与
えさせるように、可変利得要素により通される周波数帯
域を制限するため用いられる高域フィルタが分割帯域サ
ラウンド・プロセッサを示す機能ブロック図、 図8cは、変更可能なマトリックス操作を比較的高い周
波数に与え、固定マトリックス操作は低域フィルタを介
して送られる如き充分に定義された低い周波数帯域にの
み与えるように、可変利得要素を通る信号経路に含まれ
る高域通過機能が低域フィルタを用いてその出力をフル
レンジ信号から差し引くことにより生成される分割帯域
プロセッサを示す機能ブロック図、 図９は、図8cによるフィルタ回路の一実施例を示す詳
細図、 図10は、図8bによる構成（カーブＢ）とは対照的な、
固定マトリックス操作が与えられる信号のレベルと、２
極（カーブＡ）または３極（カーブＣ）の低域フィルタ
のいずれか一方を用いる図8cによるプロセッサの分割帯
域構成における周波数との関係を示すグラフ、 図11は、図２の電圧制御増幅回路の一般的形態を示す
概略図、 図12は、図11による電圧制御増幅回路の一実施例を示
す詳細図、 図13は、図２のプロセッサに対する可変パノラマ制御
を行う本発明による入力信号処理回路を示す詳細図、 図14は、図２のプロセッサに対する本発明による改善
された出力マトリックスを示す詳細図、 図15は、図２のプロセッサに対する出力マトリックス
の望ましい実施例を示す概略図、 図16は、従来技術による単一素子制御の２重Ｔノッチ
・フィルタの詳細図、 図17は、図２のプロセッサに実施された如き可変ベー
ス等化器を提供する改善された単一素子制御２重Ｔノッ
チ・フィルタの詳細図である。

（実施例） 本発明は多くの形態および実施態様を取り得ることが
理解されよう。本発明の幾つかの実施態様が本発明を理
解する目的のため本文に例示される。本文に示される実
施態様は、本発明の例示を意図するもので限定するもの
ではない。添付図面においては、部品番号および構成要
素の数値が記載され、これらの部品および部品は現在商
社から市販されるものである。

図１において、信号入力端子２および４を有する本発
明の諸特徴を具現するサラウンド・プロセッサ１のブロ
ック図が示される。プロセッサ１は、入力条件付けおよ
びマトリックス装置６と、可変マトリックス装置８と、
サーボ論理制御電圧ジェネレータ（CVG）10とを含む。
入力端子２および４は、左側（Ｌ）および右側（Ｒ）の
チャンネル信号をステレオ音源からそれぞれ受取るた
め，入力条件付けおよびマトリックス装置６と接続され
ている。左側および右側の信号はサラウンド処理のため
周知の方法でコード化されあるいはされない。

６つの出力端子12、14、16、18、20および22は、本発
明により処理された指向的に強化された信号をラウドス
ピーカ24、26、28、30、32、34へ送るために可変マトリ
ックス装置８と接続されている。ラウドスピーカ24、2
6、28、30、32、34は、それぞれ左前、右前、中央前、
左側後、右側後および中央後の各位置で聴取者を包囲す
るように配置される。ラウドスピーカ24、26、28、30、
32、34により受取られた処理済み出力信号は、それぞれ
記号LF、RF、CF、LB、RBおよびCBで示される。

中央後（CB）の信号経路、出力22およびラウドスピー
カ34は、これらが省けることを示すため破線で示され、
可変マトリックス装置８において得られた中央後の信号
は等しくLBおよびRB信号チャンネルおよびラウドスピー
カ30、32へ与えられ、これにより「仮想の」中央後方の
音響イメージを生じる。同様に、中央前（CF）信号経
路、端子16およびラウドスピーカ28もまた省くことがで
き、CF信号は等しく左側前および右側前のラウドスピー
カ24、26へ与えられる。このような修正は、プロセッサ
１内部の信号経路の適当な切換えにより行うこともでき
る。出力端子およびラウドスピーカの個数ならびにラウ
ドスピーカの配置は、特定の実施例に従って変更できる
ものとする。

図示しないが、当業者には理解できるように、適当な
電力増幅器を低レベルの出力端子12〜22とラウドスピー
カ24〜34間で、プロセッサ１の一部としてあるいは１つ
以上の個々の装置として使用できることが理解されよ
う。

入力条件付けおよびマトリックス装置６は、以下に述
べるように、入力信号ＬおよびＲを条件付けして、可変
マトリックス装置８およびCVG10に対する出力信号
Ｌ′、Ｒ′、−Ｌ′および−Ｒ′により示される、結果
として生じる信号の複数の組合わせを提供する。

図示はしないが、入力条件付けおよびマトリックス装
置６が少なくとも１対のインバータおよび他の条件付け
およびマトリックス装置を含むことが理解されよう。入
力の条件付けは、以下に述べるパノラマ制御による処
理、ならびに自動的入力均衡法および当業者には周知の
他の手法による処理を含む。この理由から、出力信号
は、信号Ｌ′およびＲ′が信号ＬおよびＲとは異なるこ
とを示すため「′」を付して示される。

マトリックス装置６により条件付けされるＬ′および
Ｒ′信号を受取るCVG10は、以下に述べる方法でVcf、Vc
b、VclおよびVcrで示された制御電圧信号を生じる。こ
れらの信号は、可変マトリックス装置８へ与えられる。

制御電圧Vcf、Vcb、Vcl、Vcrが得られる入力信号Ｌ′
およびＲ′の帯域幅は、以下に述べるように、帯域通過
フィルタによりサーボ論理制御電圧ジェネレータ10内で
制限される。更に、前後の情報および左右の情報の比率
に応答する信号がCVG10内で得られ、次に全て以下に述
べるように特殊なサーボ論理可変時定数回路により平滑
化され条件付けされる。

可変マトリックス装置８は、入力条件付けおよびマト
リックス装置６からの信号Ｌ′、Ｒ′、−Ｌ′および−
Ｒ′を処理するための以下に更に詳細に述べる固定およ
び可変利得素子を含む。可変マトリックス装置８に含ま
れる可変利得素子は、外部から与えられる制御電圧Vc
f、Vcb、Vcl、Vcrにより制御されてラウドスピーカ24、
26、28、30、32、34の各々に対する指向的に強化された
出力信号LF、RF、CF、LB、RBおよびCBを生成する。

例えば、左側および右側のラウドスピーカ24、30およ
び26、32に対する別の出力（図示せず）は、可変マトリ
ックス装置８においても生成できる。１つ以上のサブウ
ーファ出力（図示せず）もまた、電子の交差点を装置８
に組込むかまたはその後に置くことにより生成できる。
以下に述べるように、改善されたベース等化器もまた、
典型的には左側前および右側前のチャンネルに対して設
けることができる。当業者には明らかなように、他の修
正もまた可能である。

再び図２において、入力条件付けおよびマトリックス
装置６は、パノラマ制御部40、低域フィルタ・ブロック
42および入力マトリックス44を含む。パノラマ制御部40
は、入力信号ＬおよびＲより広いかあるいは狭いステレ
オ音響の広がりを持つ出力信号Ｌ′およびＲ′を生じる
ため同位相あるいは逆位相のクロス・ブレンド（cross
−blending）の使用により、入力信号ＬおよびＲを修正
するように機能する。パノラマ制御部40は、図13に関し
て作動し、同図に関して後で詳細に論述する。

パノラマ制御部40からの出力信号Ｌ′およびＲ′は、
信号Ｌ′およびＲ′の低周波数成分のみを含む出力信号
Ｌ″およびＲ″を生じるように、低域フィルタ・ブロッ
ク42の同じ低域フィルタへ与えられる。ブロック42内の
低域フィルタは、周波数同じ位相応答において正確に整
合される。入力マトリックス・ブロック44内部あるいは
その後で、信号Ｌ″およびＲ″が信号Ｌ′およびＲ′か
ら差引かれて、可変マトリックス装置８の可変利得素子
により処理するため信号Ｌ′およびＲ′の中間および高
い周波数成分のみを含む信号を生じて、以下に述べるよ
うに分割帯域処理の実行が可能なようにする。入力マト
リックス44はまた、信号−Ｌ′、−Ｒ′、信号−Ｌ″お
よび−Ｒ″を生じる少なくとも１組の反転増幅器（図示
せず）、および以下に述べるように電圧制御増幅器（VC
A）ブロック46内の変更可能な利得増幅器に与えるため
必要に応じて組合わせる手段をも含む。

可変マトリックス装置８は、電圧制御増幅器（VCA）
ブロック46と、出力マトリックス48と、ベース等化回路
50とを含む。VCAブロック46は、各々がそれぞれ制御電
圧Vcf、Vcb、VclまたはVcrの１つが与えられる複数の電
圧制御増幅器を含む。VCAブロック46の電圧制御増幅器
の目的は、これら信号を出力マトリックス48へ与えるこ
とによりCVG10により検出される信号の指向性情報に従
ってマトリックス係数の変化を生じるため、上記の制御
電圧により制御されるその各々の入力信号に対する可変
利得経路を提供することである。図２に示されるよう
に、４つの制御電圧Vcf、Vcb、VclおよびVcrが２軸制御
を行い、前後の軸はVcf、Vcbにより、また左右の軸はVc
l、Vcrにより与えられる。経済性から単軸制御が要求さ
れる本発明のある実施例では、制御電圧VclおよびVcrが
生成されず対応するVCAがVCAブロック46では与えられな
いことが判るであろう。同様に、別の制御軸、従って制
御電圧が与えられ、対応する別のVCAがVCAブロック46に
含まれることが判るであろう。

ブロック46の電圧制御増幅器については、図11および
図12に関して後で更に詳細に説明する。これらVCAの各
々は、典型的には主要および取消しの両経路に対して加
算入力回路を有する。入力マトリックス44は、これら入
力に対する加算抵抗を含み、信号Ｌ′、Ｒ′、Ｌ′＋
Ｒ′、Ｌ′−Ｒ′を生じ、これらを対応する低周波信号
Ｌ″およびＲ″、Ｌ″＋Ｒ″およびＬ″−Ｒ″で差引き
的に組合わせて、ブロック46の各VCAに１つずつ中間お
よび高い周波数のみを含む組合わせ信号を生じる。VCA
ブロック46のVCAからの出力信号は、出力マトリックス4
8に与えられる時、それぞれ前、後、左および右の成分
の信号に依存する取消しのため使用される信号であるF
C、BC、LCおよびRCで示される。

出力マトリックス48は、入力マトリックス44から信号
Ｌ′、Ｒ′およびそれらの反転信号−Ｌ′、−Ｒ′を受
取り、また信号Ｌ″、Ｒ″およびそれらの反転信号を受
取り、これらはVCAブロック46からの出力信号FC、BC、L
CおよびRCとそれぞれ組合わされる。従って、入力マト
リックス44からの直接信号およびVCAブロック46のVCAか
らの取消し信号の異なる部分が従来の方法で出力マトリ
ックス48により組合わされて、適当なラウドスピーカ供
給信号を生じ、これらは望ましい実施例においては適当
な電力増幅器（図示せず）により６個のラウドスピーカ
24、26、28、30、32、34へ加えられる６つの出力12、1
4、16、18、20、22に対する信号LF、RF、CF、LB、RFお
よびCBである。

このように、取消し法は、例えば中央前（CF）信号が
優勢である時、電圧制御信号Vcfが信号をLF、RFチャン
ネル・ラウドスピーカ24、26へ印加させてこれらに直接
信号経路により通常与えられる信号を取消す。後部ラウ
ドスピーカにおける取消しは、同様に用いられる。ま
た、ある割合の逆位相ブレンドが左右前方のラウドスピ
ーカ24、26に与えられ、これが純粋な左または右の信号
が存在する時反対側のラウドスピーカで適当に取消され
ることが明らかであろう。先に述べたように、VCAブロ
ック46におけるVCAの数は、１つ、２つまたは多数の軸
検出のための入力信号の異なる特定の方向特性を生じる
ように変更することができる。以下に述べるように、本
発明の特徴によれば、この取消し法は、典型的にはベー
ス周波数が取消されることなく通される比較的高い周波
数においてのみ用いられる。

図２に示されるベース等化回路50は、典型的にはプロ
セッサ１の左前方および右前方チャンネルに対してのみ
与えられるが、所要のどのチャンネルに対しても与える
こともできる。この回路の目的は、これら２つのラウド
スピーカ34、36の有効周波数範囲をその内の低いベース
を更に有効に再生するように広げることであり、またシ
ステムにサブウーファーがない時に特に有効である。先
に述べたように、改善されたベース応答のため別のサブ
ウーファー出力を与えることができる。ベース等化回路
56については、後で更に詳細に論述する。

CVG10は、帯域フィルタ・ブロック52と、対数比検出
ブロック54と、サーボ論理回路56とを含む。複数の帯域
フィルタがブロック52に設けられる。ブロック54には１
つ以上の対数比検出器が設けられ、ブロック56には１つ
以上のサーボ論理回路が設けられて、可変時定数を対数
比検出器からの出力信号に加え、制御電圧Vcf、Vcb、Vc
lおよびVcrを生成する。

パノラマ制御部40から受取った条件付け信号Ｌ′、
Ｒ′は、以下において図10に関して更に詳細に述べる帯
域フィルタ・ブロック52内の整合された帯域フィルタに
より濾波される。記号Ｌ、Ｒおよびその逆数−Ｌ
、−Ｒにより示されるこれらの濾波された信号は、
対数比検出ブロック54における対数比検出器へ与えられ
る。典型的には、Ｒのみが濾波後に反転されるが、Ｌ
もまた反転されてこれも一般に特定の実施例において
必要に応じて対数比検出器に与えられる。

ブロック54内の対数比検出器は、プロセッサ１に対す
るステレオ入力に含まれる前後および左右の情報の比率
を決定、「即ち、検出」する。例えば、前後の検出を行
うためには、ブロック54内の対数比検出対が加算レジス
タその他により得られる入力Ｌ＋ＲおよびＬ−Ｒ
（または、Ｒ−Ｌ）を受取り、これら信号の絶対
値の対数に比例する信号を生成する。これらの信号は、
３ミリ秒程度の短い時定数で平滑化されて対数比検出回
路からの「リップル」を除去し、差引きされて入力信号
における前後情報の比の対数と対応する信号を生じる。
厳密には、これら信号は最初に差引きされ、次にその差
信号が図５に示されるように平滑化され、３ミリ秒の時
定数がコンデンサC105および抵抗R116により与えられ
る。しかし、コンデンサC103およびC104もまたある程度
平滑化を行い、リップルの除去の目的のためにある。ブ
ロック54内の第２の対数比検出対は、入力Ｌ、Ｒを
受取り、プロセッサにより受取られるステレオ入力信号
からの左右の情報間の比の対数と対応する信号を生成す
る。

帯域フィルタ・ブロック52による信号Ｌ′、Ｒ′の帯
域通過フィルタ動作の故に、ブロック54の対数比検出器
により生じる比はフィルタ動作により加重される如き信
号となり、従って可変マトリックス処理が起生する特定
の帯域幅に対してのみこれらの対数比を表わすことが判
るであろう。典型的なオーディオ用途においては、この
帯域幅は、図４に示されるようにおよそ200Hz乃至10KHz
の範囲内にある。

ブロック54からの検出器出力は、記号VfbおよそVlrに
より示され、後で詳細に述べるようにサーボ論理回路56
へ与えられる。このサーボ論理回路56の目的は、対数比
検出ブロック54から得た出力電圧Vfb、Vlrを「平滑化」
し、ブロック46の電圧制御増幅器（VCA）を駆動するた
めこれらの各電圧を反対方向に移動する１対の制御電圧
に分割することである。例えば、出力電圧Vfbは、それ
ぞれ前後の電圧制御増幅器を駆動するため反対方向に移
動する１対の制御電圧Vcf、Vcbに分割される。同様に、
出力Vlrは、それぞれブロック46の左右のVCAを駆動する
ため反対方向に移動する制御電圧VclおよびVcrを生成す
るためブロック56の第２のサーボ論理回路へ与えられ
る。別の実施例においては、出力電圧Vlrが回路制御電
圧ジェネレータ16から除去され、これにより前後方向の
みの一軸検出をもたらす結果となることが理解されよ
う。

このように先に述べたように、制御電圧Vcf、Vcb、Vc
lおよびVcrはVCAブロック46におけるVCAの利得を変動さ
せることにより、ラウドスピーカ24、26、28、30、32に
より再生される音の方向性を増すようにプロセッサ１に
より動的に受取られるオーディオ信号の分離を変化させ
る。

本発明の別の特質によれば、取消しに遭遇しないた
め、VCAブロック46におけるVCAに対する制御電圧Vcf、V
cb、VclおよびVcrは、低周波を除去するためフィルタが
先行しなければならない検出システムにより与えられ
る。更に、耳は方向の識別のため使用しないため、この
フィルタは非常に高い周波数を低減しなければならな
い。

図３は、周波数スペクトルを聴取する人間の感度と関
連するフレッチャ−マンソン・カーブと相補性のある帯
域通過特性を構成する帯域フィルタ・ブロック52内に含
まれる典型的な２つのフィルタの一方に対する回路を示
す。この回路は、コンデンサC21、抵抗R21、コンデンサ
C22および抵抗R22を持つ２極の低域通過回路網と、演算
増幅器OA6の周囲のカスケード状のコンデンサC23、抵抗
R23、コンデンサC24および抵抗R24からなる２極の高域
回路網とからなっている。演算増幅器OA6は、電圧フォ
ロワとして構成され、その後に後段の対数比検出ブロッ
ク54の仮想グラウンドと接続される抵抗R25およびコン
デンサC25からなる別の高域処理装置極が続いてある。

図４は、図３に示した値を生じるように実験的に最適
化された先に述べたブロック52内のフィルタの近似的な
周波数応答特性を示す。抵抗R25およびコンデンサC25か
らなる最後の極はこのカーブには含まれていないが、別
の低周波減衰を生じる。

次に図５には対数比検出ブロック54内に含まれる対数
比検出回路が示され、この回路の２つが提供されて一方
は信号Vfbを生じ他方が信号Vlrを生じることが理解され
よう。図示の如く、例えば産業タイプTLO84でよい増幅
器U1AおよびU1Dは、そのフィードバック・インピーダン
スとして逆並列構成で整合されたダイオードU2を用いて
対数増幅機能を生じる。両方の増幅器U1AおよびU1Dにお
けるダイオードU2は、望ましくは厳密に整合され、典型
的に同じダイオード・アレイ上にあり、例えば産業タイ
プCA3141Eでよい。増幅器U1Aは、帯域フィルタ・ブロッ
ク52（図２）の出力から得られる入力Ｌ、Ｒを有す
る。増幅器U1Dは、帯域フィルタ・ブロック52からの入
力Ｌ、−Ｒを有し、さもなければ、増幅器U1Aと同
じものである。抵抗R101およびR102、およびコンデンサ
C101は、図３に関して先に述べた、同様に抵抗R103、R1
04およびコンデンサC102からなる回路網に対する抵抗R2
5およびコンデンサC25と機能的に相当する帯域通過フィ
ルタの最後の時定数を構成する。

サラウンド抵抗R105、R106、R107、R108と共に増幅器
U1BおよびU1Cは高速インバータを構成する。この増幅器
U1AおよびU1Bの出力は、１対の整合されたダイオードU3
を介してコンデンサC103へ進み、このコンデンサが有効
に対数増幅器出力を正の出力電圧でピーク整流する。抵
抗R109は、これらの整合されたダイオードをバイアスす
るように働き、コンデンサC103に対する放電経路を形成
する。同様に、増幅器U1DおよびU1Cの出力は、整合ダイ
オードU3へ与えられ、次いでコンデンサC104へ与えら
れ、これと同時に負の電圧が生成され、抵抗R110がこれ
らダイオードに対するバイアスおよびコンデンサC104に
対する放電経路を正の供給レールに提供する。コンデン
サC103に対する主要放電経路は、抵抗R111を介し、また
コンデンサC104に対する経路は抵抗R112を介して、約３
ミリ秒の時定数を生じる。４つの全てのダイオードU2お
よびU3が正確な整合のための産業タイプCA3141Eのダイ
オード・アレイを形成することが理解されよう。

コンデンサC103およびC104に現れる２つの出力電圧は
それぞれ、プロセッサ１に対するステレオ入力信号の中
央前方および中央後方と対応する信号Ｌ＋Ｒおよび
信号Ｌ−Ｒの振幅の対数に比例する。このような回
路の出力電圧は、ダイオードに流れる電流の10倍の増加
に対して約60mVだけ増加して、コンデンサC101またはC1
02に流れる出力電流における10倍即ち20dBの増加と対応
するのが典型的である。入力が完全に左または完全に右
である場合、両方の出力電圧は同じ大きさを持つが極性
は反対であり、抵抗R111およびR112を流れる電流は加算
増幅器U4で取消すことになる。

これらの回路は、低い交差点歪みを有する産業タイプ
MC3403のカッド演算増幅器の一部をなすことが望まし
い。抵抗R116は、増幅器U4の周囲に負のフィードバック
を生じ、図に示した値75で電圧利得をセットする。抵抗
R113およびR114は、純粋に左または純粋に右のチャンネ
ル信号が与えられる時、その出力電圧をゼロにセットす
ることにより検出器を均衡させるオフセット・トリミン
グ電流を与える。増幅器U4は、典型的には＋7.5Vおよび
−6.8Vのレールから供給され、後者はダイオードD101に
より供給され、コンデンサC106により遮断される。制限
機能は増幅器U4により行われて、約６ボルトのピーク値
の各方向に最大の振れを許容する。この出力の振れは、
対数増幅器に与えられる入力電流において約21:1の比、
即ち約13.3dBと対応する約80mVの入力電圧差に対して達
成する。フィードバック・コンデンサC105は、この段付
近に約3.3ミリ秒の平滑時定数を生じる。このカッドに
おける他の演算増幅器は、後で詳細に述べるサーボ論理
回路ブロック56において使用される。

抵抗R115は、抵抗R116と並列に電子的に切換えられる
別のフィードバック抵抗であり、DET.GAINで示される入
力に対して制御電圧を与えるプロセッサ１の機能切換え
制御部（図示せず）により選択されるプロセッサのある
動作モードにおいて使用される検出器の利得を約36％即
ち3.8dBだけ低減する。このため、この回路により生成
される出力電圧Vfbは、ブロック56のサーボ論理回路に
与えられ、図示した回路においては、前方信号に対して
は負、また後方信号に対しては正となる。

図５に関して述べたものと類似の回路（図示せず）が
信号Vlrを生じるため左および右の検出のため使用でき
ることが理解されよう。この回路においては、抵抗R101
およびR102は信号Ｌが加えられる１つの10K抵抗によ
り置換され、抵抗R103およびR104は信号Ｒが加えられ
る10Kの抵抗により置換される。この回路は今述べたよ
うに動作し、これにより出力電圧Vlrを生じ、これが左
の信号に対しては負の方向に、また右の信号に対しては
正の方向に振れる。この回路においては、オフセットが
中央前方の信号により調整され、等しい振幅信号がプロ
セッサ１のＬおよびＲの両入力に加えられる。

先に述べた如き対数比検出回路における全波整流器の
前記の特定の構成は、このように、従来技術による対数
比検出器において使用される典型的な回路に比して、優
れた反復性能を有する。これは、増幅器U1BおよびU1Cに
より構成される反転増幅器の利得が正確に定義され、こ
れら増幅器が広い帯域幅と低いオフセット電圧を持ち、
アレイU3におけるダイオードが正確に整合される故であ
る。

本発明の一特徴により、ブロック56のサーボ論理回路
の詳細については、図６および図７に関して次に記述す
る。この回路の目的は、プロセッサの動作における変化
が聴取者には気にならないように非常に平滑な動作を維
持しながら、制御電圧Vcf、Vcb、VclおよびVcrが主な信
号源の方向における変化に応答する速度を変化させるこ
とにある。

図６は、制御電圧VcbおよびVcfを生成するためのブロ
ック56のサーボ論理回路の概略図を示し、制御電圧Vcl
およびVcrを生成するために同様な回路がブロック56に
含まれることが理解されよう。従って、Vfbの如き対数
比検出器出力が、２つのＲ−Ｃ時定数に送られる入力へ
与えられる。上の時定数は直列の抵抗R201およびR202、
およびコンデンサC201により形成される。下方の時定数
は、抵抗R203およびコンデンサC202により形成される。
増幅器A201は１の利得バッファであり、その出力はコン
デンサC201における電圧に追従する。増幅器A202は差動
増幅器であり、コンデンサC201からのバッファ電圧とコ
ンデンサC202におけるそれとの双方を受取ってこれら電
圧を比較し、その出力にエラー電圧を生じる。このエラ
ー電圧は、全波整流器58により整流され、従ってこの整
流器はエラーの絶対値と比例する出力を生じる。このエ
ラー信号は、抵抗R204を介して増幅器A203の反転入力に
与えられ、CMOSスイッチS202がオンならば、この信号を
与えて並列の抵抗R205、R206により、またそうでなけれ
ば抵抗R205のみにより決定される利得で反転させる。ス
イッチS202は通常オンであることが理解されよう。増幅
器A203から結果として生じる出力電圧はPWM発振器60へ
与えられ、これがエラー信号に比例するデューティ・サ
イクルを持つその出力にパルス列を生じる。これらのパ
ルスは、CMOSスイッチS202へ与えられ、これが抵抗R201
を短絡することにより上の時定数を短絡する。この時定
数は、図７において後で示す成分値で3.5乃至50ミリ秒
間に変動し得る。

スイッチS201が開くと、上の時定数は下方の時定数よ
り実質的に小さくなる。スイッチS201が閉じられると、
この時定数ははるかに短くなり、典型的には下方の典型
的より短くなる。生じるエラー電圧は、入力信号Vfbの
変化率および上下の時定数間の差に比例することにな
る。ある与えられた変化速度では、PWM発振器は一定幅
のパルス列を生じ、上の時定数が略々下方の時定数と一
致する如き時間の一部だけ抵抗R201を短絡する。変化速
度が早くなるほど、一致は密になる。上方の時定数が常
に下方の時定数より長いため、回路の応答速度は、その
入力に加えられる検出器出力電圧の変化速度に比例して
増加する。中間的な制御レベルでは、スイッチS201はあ
る時間だけオンとなり、コンデンサC201と直列の明瞭な
抵抗値を減じ、これにより上方時定数を可能な最も長い
値と最も短い値の間のある値に減じるという効果を有す
る。

再び図６において、サーボ論理回路にオフ・バランス
検出器62が提供される。入力信号VfbのAGVがある閾値を
越える時は常に、オフ・バランス検出器62がCMOSスイッ
チS202を遮断し、増幅器A203の利得を上げることにより
サーボ論理回路のループ利得を増加するという効果を有
する。このため、回路が抵抗R202およびコンデンサC201
により定義される如き最大速度に達することを可能にす
るが、スイッチS202がオフになると、より低く平滑な性
能を結果として生じる。回路62が動作する時は、通常差
信号が存在して利得における急激な変化が増幅器A203の
出力を短時間その最大値に強制し、従って、PWM発振器6
0がその最大デューティ・サイクルに駆動される故にそ
の最大論理速度を得ることに注意すべきである。スイッ
チS202は、LOGIC SPEEDと示された入力が与えられるス
イッチS206（図７に関して述べた）によりオフに保持さ
れる。このモードは、典型的には古典音楽の再生のため
使用される。

このように、先に述べたサーボ論理回路の効果は倍増
される。制御電圧信号Vfbが比較的ゆっくり変化する
時、これに与えられる時定数は長いままであり、コンデ
ンサC201の両端の出力電圧は非常に平滑に変化させられ
る。この電圧は、増幅器A201により緩衝された後Vcb制
御電圧となる。インバータA204は、この信号を反転して
その出力は電圧制御信号Vcfとなる。この信号変化が早
くなると、サーボ論理エラー電圧は上昇し、上方時定数
は下方のＲ−Ｃ回路網のそれと強制的に一致させられ
る。このエラー電圧が充分に大きくなると、この一致の
近似度は増幅器A203の利得を増すことにより更に強化さ
れる。制御電圧が充分に早く振動するならば、PWM発振
器60はパルス列の生成をやめてスイッチS201をオンに保
持し、これにより上の時定数を抵抗R202およびコンデン
サC201のそれにする。この時定数が下方の時定数より短
ければ、下の時定数は回路の性能を支配することが判っ
た。その結果、コンデンサC202を一緒に省くことが可能
となり、その代わり抵抗R202およびコンデンサC201をし
て最小の時定数を決定させることが可能となる。

動作において、ブロック56のサーボ論理回路（図２）
はこのように、検出器ブロック54から受取る方向の情報
信号を制御電圧信号Vcf、Vcb、VclおよびVcrを生じるた
め連続的に変更可能な時定数により平滑にするための手
段を提供する。この回路は、検出器信号VfbおよびVlrの
変化速度および振幅の双方に応答し、その結果制御電圧
信号と検出器信号間の差が増加するに伴い時定数の値が
減少して制御電圧信号が検出器信号に密に追従すること
を可能にする。同様に、制御電圧信号（Vcf〜Vlr）およ
び検出器信号（VfbおよびVlr）間の差が減少するに伴
い、時定数の値が増加し、その結果制御電圧信号におけ
る変化が平滑になる。

次に図７において、プロセッサ１の望ましい実施例に
おけるサーボ論理回路56の詳細図が示される。この回路
においては、電圧VfbがコンデンサC201に対するスイッ
チS203を介して直列の抵抗R201およびR202に加えられ
る。示された値では、最も長い時定数は約50ミリ秒であ
り、最も短い時定数は約3.5ミリ秒である。増幅器A201
は、ソース・フォロワとして接続されたTLO84カッド演
算増幅器の１つの増幅器U6Aであり、これがコンデンサC
201の両端に生じる電圧を緩衝する。電圧Vfbもまた、抵
抗R203へ加えられ、次いでコンデンサC202へ加えられ、
コンデンサC202はこの実施例によれば省けることが理解
されよう。

抵抗R203、R207、R208、R209および増幅器U6Dは、差
動増幅器A202を形成する。これにおける有効時定数は、
抵抗R203およびR207がコンデンサC202と有効に並列であ
るため、５ミリ秒である。コンデンサC202が取外される
と、時定数はゼロとなり、最大速度は抵抗R202およびコ
ンデンサC201の3.5ミリ秒の時定数により定まる。全体
では、図５に示された前段の検出増幅器の３ミリ秒の時
定数の故に有効時定数は約５ミリ秒である。しかし、負
の入力に対しては、（フィードバック・ループ内部のダ
イオードがないため）増幅器U6Cが１の利得を持ち、抵
抗R204に流れるものの２倍である抵抗R211を反対方向に
電流を駆動し、その結果各入力の極性毎に、回路は増幅
器U4Cに対する正の入力電流を生じる。このため、増幅
器U4Cの出力は、抵抗R203、R208を介して増幅器U6Dに加
えられる電圧間の差に比例して、この差の方向とは独立
的に負になる。抵抗R210は、典型的には図５の回路と共
有されるMC3403カッド演算増幅器の一部である増幅器U4
Cに対するオフセット電流補償を行う。この演算増幅器U
4Cは、低下した電圧レールから給電され、従ってその出
力の振動は約＋／−6Vに減少させられる。

関連する抵抗R210を持つ増幅器U4Cは図６の増幅器A20
3と等価であり、並列の抵抗R206を持つ抵抗R205は、ス
イッチS202がオンである時−0.48の電圧利得を生じ、こ
れはスイッチS202がオフになる時−2.21へ上昇する。こ
れは、先に述べたように、閾値検出器62により行われ
る。増幅器U4Cは、産業標準的なMC3403の如き低い交差
点歪み増幅器であり、CMOSスイッチS202を駆動するため
その出力の振動が制限されることが要求されるため、実
際には図５の増幅器U4と同じパッケージに含まれる。

パルス幅変調（PWM）発振器60は、TLO84演算増幅器で
ある増幅器U7と、関連する抵抗R212乃至R218およびコン
デンサC203、C204から構成される。抵抗R212を介して加
えられる入力電圧がゼロである時、増幅器の出力は抵抗
R213により負に保持され、出力電圧は、産業標準タイプ
CD4066の一部であるCMOSスイッチS201に与えられるよう
に抵抗R217、R218により細分される。

入力電圧が抵抗R215、R216により設定される閾値より
負になる時、この回路は、コンデンサC203および並列の
抵抗R212、R213、R214の有効駆動抵抗値により定まる速
度で発振し始める。コンデンサC203における高い充分に
負の入力電圧において、増幅器の出力が連続的に正の状
態を維持するまでデューティ・サイクルは増加して、切
換えられたS201をオンに保持する。発振周波数は、スイ
ッチング信号がオーディオ信号経路には入らないため必
ずしもそうではないが、典型的にはオーディオ範囲より
充分に上にある。

閾値検出回路62は、同じMC3403パッケージにおける２
つ以上の演算増幅器U4BおよびU4Dを含む。このパッケー
ジは、低下した電圧レールから給電され、その結果その
出力電圧限度は、CMOSスイッチを＋7.5ボルトと−7.5ボ
ルトの給電レール間で駆動するのに適当である。抵抗R2
19およびR220は、生の制御電圧VfbをダイオードD203、D
204によりそれぞれクランプされるコンデンサC205、C20
6へ与える。増幅器U4Bの入力における電圧が抵抗R221、
R222により設定された正の電圧より高い時は、出力は負
となって入力をダイオードD205を介してスイッチS202へ
引張り、これにより増幅器U4Cの利得を増加する。この
電圧は、抵抗R225により通常＋7.5ボルトに保持され
る。同様に、コンデンサC206における電圧が抵抗R223、
R224により設定される負の電圧より負になる、即ち−1.
28ボルトになる時、増幅器U4Dの出力は負になってダイ
オードD206を介してS202スイッチ入力を引張る。

２つのクランプ・ダイオードD203、D204は、これがな
ければ、コンデンサC205またはC206が適当なコンパレー
タをオンにするように充電されることを要する方向と反
対の高い電圧に充電されるかも知れないという点で重要
な目的を供し、その結果与えられた制御電圧が充分に正
の状態から充分に負の状態へ急激に変化するならば、電
圧がゼロボルト付近の2.5ボルトの領域を経て変動する
ため両方のコンパレータがオフになるため、利得が減少
するのに長い時間がかかる。クランプ・ダイオードにお
いては、第２のコンパレータは＋0.7ボルトから−1.28
ボルトまで充電すればよく、そのオン時間を５の因数で
減少させる。その結果は、両方のコンパレータがオンの
状態に止まり論理回路はより高速に動作する。

いずれの方向も優勢でない低い入力レベルおよび信号
の場合、あるいは完全に左または右の信号が存在する
時、制御電圧は略々ゼロの状態を維持し、サーボ・ルー
プのループ利得は低いままであり、時定数をややゆるや
かなままに保持させて非常に平滑なデコーダ動作をもた
らす。更に、大きな制御電圧変動が生じる時、PWM回路6
0は、これら変動が約５ミリ秒の最も早い総時定数（検
出器の時定数を含む）が続くことを保証し、これが迅速
に変動する音源方向ベクトルの条件における最適の結果
を与えることが判った。

先に述べたように、増幅器U6Bおよび抵抗R226、R227
を含む増幅器A204は、Vcb制御電圧である増幅器A201の
出力を反転し、これによりこの対の他方の制御電圧であ
る制御電圧Vcfを生成する。

スイッチS203は、抵抗R201、R202を通る経路を遮断す
ることにより、サーボ論理システムをオフにするため使
用される。システムS204、S205は、制御装置（図示せ
ず）によりユーザが選択した異なる構成においてオンに
され、コンデンサC207と共に抵抗R228、R229がある非常
に遅い時定数を構成する。スイッチS205がオン、スイッ
チS204がオフの状態では、抵抗R208はコンデンサC201と
共に22ミリ秒の時定数を構成する。スイッチS204がオ
ン、スイッチS205がオフの状態では、抵抗R227およびコ
ンデンサC207は470ミリ秒の時定数を構成する。これら
のモードでは、サーボ・ロジックは不能状態にあり、プ
ロセッサは比較的低いダイナミック分離であるが非常に
平滑な性能を生じる。実際には、これら２つの論理速度
はドルビー・プロ・ロジック・モードにより使用され、
閾値検出回路62は依然アクティブ状態にあり、早いか遅
い時定数が何時使用されるべきかを決定する。ドルビー
・プロ・ロジックが可能状態になければ、両方のスイッ
チはオフの状態を維持する。スイッチS206に対する論理
速度入力がハイの状態ならば、増幅器A203は高速に切換
えられ、サーボ・ロジックは連続的に高ループ利得モー
ドのままである。しかし、プロ・ロジックが可能状態に
なると、スイッチS206はローの状態に保持され、従っ
て、閾値検出器は不能状態にすることができない。

これと同じ第２のサーボ論理回路が左右の検出器出力
電圧Vlrに対して用いられ、この電圧が図７の右上出力
端末では制御電圧Vclに、また右下出力端末ではVcrに分
割されることが理解されよう。

閾値検出回路62はまた、図６においてオフ・バランス
検出器62とも呼ばれ、絶対マグニチュード・コンパレー
タとも呼ばれるが、これはある場合には信号を正の電圧
と、また他の場合には負の電圧と比較するためであり、
Vfb制御電圧の絶対的マグニチュードが閾値電圧を越え
るならば、一方または他方のコンパレータがダイオード
D205またはD206を介してS202の制御端末を引張るためで
ある。

別の実施例では、Fosgateの米国特許第4,932,059号に
よれば、閾値検出回路62およびスイッチS202の出力間に
ワンショットを付設でき、短い強力な中央前方あるいは
後方の事象が検出された後制限され定義された期間性能
の速度向上を生じることが理解されよう。Fosgateの米
国特許第4,932,059号に記載される如く、このような回
路の利点は、可聴歪みを避けるに充分短い期間内に比較
的遅い時定数を復元しながら、信号のアタックを検出し
た後できるだけ早く制御電圧を強制してその正しい値を
取らせることである。しかし、図７の回路の効果は既に
論理速度をその最大値に駆動することであるが、これは
上方コンデンサC201における電圧がコンデンサC202にお
ける電圧に達するまでに過ぎず、この状態は実質的にワ
ンショットなどにより設定される時間内に生じるに過ぎ
ないため、このような変更は常に必要ではない。

本発明の別の特質による分割帯域処理における改善に
ついては、図２、図8a、図8b、図8cおよび図９に関して
次に記載する。図8bにおいては、先に述べたものと似た
構成要素にはプライム（′）を付した同じ参照番号が付
され、これが図8aに示される如き本発明の一般的形態の
サラウンド・プロセッサ１に盛込まれる如き従来技術の
帯域分割装置を表わすことを示す。図8cにおいては、先
に述べたものと似た構成要素は、２重プライム（″）を
付した同じ参照番号を持ち、これが図２に示した本発明
のプロセッサの別の実施例を表わすことを示す。

実施において、ベース周波数では固定マトリックス操
作を提供しながら、中間および高い周波数のレジスタに
おいてのみオーディオ信号の方向的強化を行うことが望
ましいことが判った。上記はベース減法装置により達成
され、これについては図２、図8cおよび図９に関して以
下に記述する。

図8bは、高周波のみにおける処理を提供する従来技術
の分割帯域プロセッサ１′の簡単なブロック図である。
従来の入力マトリックス６′は、端末２′および４′に
与えられたＬおよびＲ入力を処理して、DIRECT PATHと
して示される線を介して出力マトリックス48′へ直接信
号を与える。マトリックス装置６′は、図２に示される
如き本発明の入力条件付けおよびマトリックス装置６の
低域フィルタを含まないことが理解されよう。

取消し信号は、マトリックス装置６′から電圧制御増
幅器（VCA）ブロック46′へ与えられる。この取消し信
号は、サーボ論理制御電圧ジェネレータ（CVG）10′か
ら得た信号に依存しない制御電圧により変更される。ブ
ロック47′内の高域フィルタ（HPF）は、取消し経路に
おけるVCAおよびブロック46′と直列に配置される。出
力マトリックス48′は、直接および取消し経路から信号
を受取り、幾つかの増幅器（図示せず）およびラウドス
ピーカ（図１および図２に示される如き）に与えるた
め、出力信号を出力端子12′〜20′へ与える。高域フィ
ルタ・ブロック47′をVCAブロック46′と直列に配した
結果は、高周波帯域信号がこれら信号のフルレンジ・バ
ージョンから差引かれ、低域濾波された信号を有効に生
じることである。しかし、高域フィルタ47′に対する如
何なる減衰勾配が選択されても、減法により得られる対
応した低域フィルタ結果はオクターブ勾配当たり6dB以
下に過ぎないことが判り、このことは多量の不要周波数
が依然としてプロセッサの出力端子に達することを意味
する。上記は、図10において破線の減衰カーブ「Ｂ」に
より示される。

次に図8cにおいて、本発明による分割帯域プロセッサ
１″がブロック形態で示される。プロセッサ１″は、側
方の鎖線で示された低域フィルタ・ブロック42″を含
む。低域フィルタ・ブロック42″からの出力もまた出力
マトリックス48″へ送られる。このフィルタ・ブロック
42″からの出力をVCAブロック46″の不要な出力から差
引くことにより、低周波がプロセッサの動作において取
消される。図8bに示される従来技術の高域フィルタ構成
に勝る低域フィルタ・ブロック42″を用いることの利点
は、信号が出力マトリックス48″において再び組合わさ
れる時ベース周波数がより鋭く取除かれることである。
更に詳細には、その意図が固定マトリックスを用いて低
周波を処理することであるが、上の周波数は可変マトリ
ックスを通すことを知るべきである。取消しは、直接出
力マトリックス48″に通された対応する信号からVCAの
１つに送られた信号の控除によって達成される。

再び図２において、本発明の低域フィルタおよび加算
回路42を、図２に示されるように、VCAブロック46の前
に、また入力マトリックス・ブロック44の前に置くこと
ができる。また、前記フィルタが典型的に反転２極タイ
プあるいは３極の多重フィードバック・タイプであり、
３極フィルタが選好されることに注目されたい。

次に、図8cの回路に使用される典型的なフィルタ構成
を示す図９を参照する。図示の如く、ブロック46″の典
型的な電圧制御増幅器は、演算増幅器OA1およびOA2、お
よび関連する構成要素からなっている。ブロック46″に
おけるVCAは、端子E1においてオーディオ信号を受取
り、これを可変利得で端子E2へ送る。この信号は、抵抗
R15を介して加算増幅器OA5へ与えられ、これは出力マト
リックス・ブロック48″を形成する。これはまた抵抗R1
0へ与えられ、これは出力マトリックス・ブロック48″
を形成する。これはまた抵抗R10へ与えられ、これと共
にコンデンサC10、C11、C12、抵抗R11、R12、R13および
増幅器OA4が、当業者には周知の標準的形態の３極反転
多重フィードバック・フィルタを構成する。あるいはま
た、抵抗R10およびコンデンサC10を省き他の構成要素の
値も然るべく変更することにより、２極フィルタも使用
することができる。増幅器OA4の出力はまた、抵抗R14を
介して増幅器OA5の加算入力に与えられる。従って低周
波においては、抵抗R15およびR14を通る２つの信号は等
しいが位相が反対であり、このため打消し合う。高周波
では、増幅器OA4の出力は無視でき、抵抗R15を介して増
幅器OA5に与えられる信号は打消されない。

第３の信号は、直接経路を経て入力端子E3へ与えら
れ、次いで抵抗R16を介して加算増幅器OA5へ与えられ
る。図示されたVCAは端子E1に与えられる信号を反転さ
せるため、同じ信号が端子E1および端子E3に現れるなら
ば、結果はVCAの最大利得において、抵抗R16およびR14
を通る信号が打消し合い、従って端子E4に現れる加算増
幅器OA5の出力はゼロとなる。しかし、低周波において
は、抵抗R15を経由する打消し信号はそれ自体が抵抗R14
を通る信号により打消され、その結果抵抗R16を通った
信号に対して何の効果も与え得ず、従ってこれは中間お
よび高周波において打消されるのみである。

このため、高域フィルタ動作は、フルレンジ信号から
の低域濾波信号を控除することにより打消し経路に生成
された。これが更に直接経路を経て出力マトリックス48
に与えられるフルレンジ信号から控除される時、残るも
のは低域濾波された信号のみであり、これは先に述べた
２極または３極のフィルタを通ったものである。図8bに
示された従来技術の高域フィルタの代わりに今述べた低
域フィルタ装置を使用する利点は、出力マトリックス4
8″において信号が再合成する時ベース周波数が更に鋭
くロールオフされることである。このため、図９に示さ
れるように、低周波は固定マトリックスで処理され、高
周波は可変マトリックスで送られ、取消しは直接出力マ
トリックス48″へ送られた対応信号からVCAの１つを通
された信号の控除により行われる。

図10のカーブＡは、典型的に２極フィルタを用いて得
られるものであるが、カーブＣは３極フィルタと関連す
る更に急な勾配を呈する。これらフィルタの遮断周波数
は最良の音響結果となるように調整することができる
が、両フィルタは、図10におけるカーブＢで示される図
8bの構成に対する僅かに30dBとは対照的に、2KHzで約60
dBの減衰を呈する。

本文に例示した分割帯域原理の別の実施態様（図示せ
ず）では、図９の構成要素は、加算増幅器OA4と抵抗R10
乃至R13とコンデンサC10乃至C12からなる高域フィルタ
が端子E1から駆動され、その出力が抵抗R14を介して加
算増幅器OA2の反転入力に与えられる。更に、これは第
２の抵抗を持つ可変減衰回路網へ与えられることにな
る。この場合、抵抗R14は抵抗R5と整合し、もしVCAが実
質的に図12に示される如くであれば、これらの抵抗はそ
れぞれ100Kとなり、可変減衰回路網を駆動する抵抗は20
0Kとなる。この構成の動作は、低周波ではVCAに対する
入力を取消すが、高周波においては、VCAは正規に挙動
してその出力が先に述べたように端子E3および抵抗R16
を介して加算増幅器OA5へ送られる信号を取消す。

次に、図２の電圧制御増幅器ブロック46内部に含まれ
る如き複数の回路の１つを形成する本発明による可変利
得増幅器回路が示される図11を参照する。この回路にお
いては、入力端子E1に与えられた信号電圧は、可変減衰
回路網（VAN）に経て演算増幅器OA1の仮想グラウンドで
ある反転入力に電流を流れさせる。VANはまた、記号VC
で示された制御入力を有する。

フィードバック抵抗R3の値は、増幅器OA1の動作の出
力に現れる電圧を決定する。無論端末E1の電圧に対して
反転したこの電圧は、抵抗R4を介して加算増幅器OA2の
これも仮想グラウンドである反転入力に与えられる。端
末E1における電圧は、抵抗R5を介して同じ点に与えられ
る。フィードバック抵抗R6は、増幅器OA2の利得を決定
し、従って端末E2に現れる増幅器の出力電圧を決定す
る。抵抗R3およびR4の値は、VANの減衰が最小である
時、抵抗R4に流れる電流が抵抗R4に流れる電流と等しい
が方向が反対であるように選択される。従って、増幅器
OA2の出力はゼロとなる。VANの減衰が無限である時、VC
Aの全利得は抵抗R5およびR6により設定される。中間の
減衰値では、演算増幅器OA1から抵抗R4を通る出力電流
は、抵抗R5を流れる直流入力から差引かれ、VGAは中間
の利得を有する。

可変減衰回路網は、多数の異なる回路を用いて実現さ
れる。例えば、この回路網は、図12において述べるよう
に、２つの直列抵抗およびグラウンドへの接合を分路す
る電圧制御可変抵抗として働く１つの電界効果トランジ
スタ（FET）とからなるＴ回路網を含む。更に、入力数
は、以下に詳細を述べる諸機能のあるものに要求される
如きVGA入力における信号の組合わせを行うため拡張す
ることができる。

図11の減衰器を実現する別の方法は、増幅器OA1の利
得がゼロからある特定の最大値Ａに変化することを許容
する２象限乗算器を使用し、これにおいては抵抗R4を流
れるその出力が抵抗R5を経て増幅器OA2に流れる直流入
力を打消すことになる。

この特定形態の利点は、利得が最大になる時、全ての
信号が抵抗R5、R6および増幅器OA2のみからなる信号経
路を通ることであり、この経路は非常に小さな雑音を加
えるように設計することができる。VANの減衰が最小で
ある時、VANは典型的に非常に小さな雑音を生じ、その
結果、もう一度非常に小さな雑音が信号に付加される。

図12において、本発明によるVCAの詳細図が示され
る。左（Ｌ）および反転された右（−Ｒ）信号がそれぞ
れ抵抗R1AおよびR1Bを介して増幅器OA1の反転入力に加
えられる。これらの抵抗は、典型的に200Kの値を有す
る。抵抗R2は典型的に1.5Kであり、その結果、可変抵抗
要素として働くFET Q1がオフの時、入力電圧は抵抗R1
A、R1BおよびR2の接合点で約43dBだけ減衰される。これ
は、FETが最小歪みを生じるよう低い信号電圧で動作す
ることを可能にする。

この回路においては、抵抗R3は100Kの値を持ち、抵抗
R4は46.4Kである。1Vの信号が端末E1AまたはE1Bのいず
れか一方に加えられてプロセッサ入力における純粋左方
または純粋右方信号と対応すると、増幅器OA1の出力
は、FET Q1が完全に遮断される時496mVとなる。実際に
は、ポテンショメータR9が約0.5dBだけ利得を減じるよ
うに調整され、その結果FET Q1はオンとなる。このこ
とは、これらの条件下では増幅器OA1の出力において電
圧が約464mVに設定され、その結果抵抗R4を流れる電流
が抵抗R5AまたはR5Bに流れる電流を正確に打消すことを
意味する。

中央後方のデコーダ入力と対応する1Vの信号が端子E1
AおよびE1Bの両方に加えされると、図２の制御電圧ジェ
ネレータ10は最大の後方制御電圧をVcで示される点に加
えてFET Q1を完全にオンに駆動する。その最小抵抗は
典型的に約330Ωであり、その結果増幅器OA1への電流は
著しく減衰されるが、完全に減衰されることはない。こ
の抵抗値では、入力電流は合計99.8μＡとなり、その内
約18μＡは抵抗R2に流れて増幅器OA1の出力における電
圧を180mVにさせる。この電圧は、抵抗R4を介して増幅
器OA2の仮想グラウンド電位にある反転入力に加えら
れ、抵抗R5AおよびR5Bを介して与えられる合計20μＡと
は逆位相の3.88μＡの電流を生じ、その結果増幅器OA2
の入力に対する正味電流は16.12μＡとなる。増幅器OA2
の利得は、可変抵抗R6Bの調整により端子E2におけるそ
の出力電圧がこれらの条件下でちょうど1Vとなるように
調整されて、抵抗R6AおよびR6Bの全抵抗を約62Kにす
る。

FET Q1に対する制御経路は、利得１のバッファであ
る演算増幅器OA3と、抵抗R7およびR8と、ダイオードD1
およびポテンショメータR9とからなっている。FET Q1
のドレーンにおけるDC電圧は通常ゼロであり、この場合
のAC電圧はFET Q1により生じる減衰量の機能となる。
この電圧は、増幅器OA3によりバッファされて抵抗R7、R
8、ダイオードD1およびポテンショメータR9へ与えられ
る。抵抗R7の値は、抵抗R8とダイオードD1のACインピー
ダンスとポテンショメータR9の有効インピーダンスの和
に等しくなければならない。典型的な回路においては、
抵抗R9は10Kでよく、その中間点に設定されて2.5Kの有
効抵抗値を生じる。

ポテンショメータR9の脚におけるバイアスが−7.5Vに
設定されると、ダイオード電流は約75μＡとなり、ダイ
オードの有効インピーダンスは約400Ωとなる。このた
め、抵抗R7が49.9Kならば、抵抗R8に対する適当な値は
約3K以下となり、例えばやや控えめであるが46.4Kであ
る。ダイオードD1は、FET Q1の順方向バイアスを避け
温度変動を補償するため必要である。この抵抗チェーン
の目的は、さもなければ、FET Q1により生じることに
なる偶数次の歪みを打消し、またオーディオ信号経路に
送られる制御電圧を除去することであり、当業者には周
知の標準的な手法である。FET Q1は、この回路におけ
る適正な動作のため約−3.5Vのピンチオフ電圧を持たね
ばならない。

FET Q1は、典型的にはディスク・セラミック・コン
デンサC2と並列に電解コンデンサC1により、抵抗R1およ
びR2の接合点に交流接続され、これは比較的高い周波数
における電解電流をバイパスするよう働く。これは、制
御回路によりオフセットが生じて減衰器自体へ流れるこ
とを防止する。

このデコーダ内部の別の処理機能を提供するため、図
13に示される新しいプリプロセッサ部が本システムに盛
込まれた。このプリプロセッサHA、変化する左右の分離
度を有するレコードに使用される可変パノラマ制御部を
提供する。

自動車用の典型的な用途では、前後の対のラウドスピ
ーカ間のレベルを変化させるためフェーダ制御が行われ
る。通常、このフェーダ制御は、ラジオまたはテープ音
源装置の内部制御である。サラウンド音響環境別の制御
方法については、本文ではパノラマ制御として記述され
図13に示され、破線の輪郭により示される如き図２のブ
ロック40と対応する。

この形式のフェーダ制御の利点は、走行する自動車で
は、車両が、定在波が建物や、山などからの反射により
存在する領域を通過する時、FM受信はしばしば信号の急
激なフェージングによる「ピケット・フェンス」効果を
蒙ることである。典型的な自動車ラジオでは、この効果
は、信号がステレオ受信のための所定の最小レベル以下
にフェードし、次いで信号レベルがモノーラル受信のた
め受入れ得る閾値以下に下落するに伴いこの信号を徐々
に減衰する時、通常左右のチャンネルをモノーラル受信
へ徐々にブレンドすることによりステレオ受信に対して
補償される。このようなステレオ信号がサラウンド・プ
ロセッサに与えられると、ステレオ信号は聴取者周囲で
折返され、前方への均衡の偏移を生じる時モノーラルへ
のつぶれが非常に耳障りとなる。このような状況におけ
るパノラマ制御の使用は、必要に応じてプロセッサ本体
に先立ち完全にモノーラルまで初期分離を低減すること
により、このような効果を軽減し得る。

ステレオ信号が強いかあるいはこの種のフェージング
を受けない他の状況においては、パノラマ制御の中間レ
ンジは、ステレオ信号が聴取位置周囲で折返される程度
を変化させることにより有効な前後バランス制御を行
う。制御が完全に時計方向に設定されると、信号は再び
モノーラルとなるが、後方のみに指向される。しかし、
この場合差信号（Ｌ−Ｒ）が後方へ送られるため、自動
車においてはほとんど価値がない。

1960年代の早期の「モノーラル共用」ステレオ・レコ
ードの如くより少ない分離性のレコードで使用する場合
は、このようなレコードにおいて微妙に生じる分離の低
下効果を取消すように、音響段をこの制御により広げる
ことができる。また、レコードが不適正な広い分離性で
作られた時、この制御は適当な段幅に低減するため用い
ることができる。

図13において、図２に示したパノラマ制御部40はＬお
よびＲで示したステレオ入力信号を受信する。ソース・
フォロワとして接続された演算増幅器A501、A502は、そ
れぞれこれらの左右の信号入力をバッファする。これら
増幅器の出力は、２列のパノラマ制御ポテンショメータ
R501AおよびR501Bの脚線へ与えられる。これらポテンシ
ョメータ要素の反時計方向の端子は、それぞれLFおよび
RFとして示した端子と接続され、時計方向端子は端子LB
およびRBと接続される。自動車バージョンでは、増幅器
A501、A502、および２連ポテンショメータは省かれ、こ
れら４つの端末は、パノラマ制御ポテンショメータとし
て内部のフェーダを用いて自動車ラジオの前後出力から
駆動される。

演算増幅器A503およびA504は、それぞれ端子RB、LBに
現れる信号を反転し、その出力を抵抗R506、R507を介し
てそれぞれ加算増幅器A505、A506へ与える。A505に対す
る他の入力は、抵抗R508を介して端子LF、抵抗R512を介
して端子LB、および抵抗R510を介して端子RFからのもの
である。同様に、A506は、端子LF、RFおよびRBから抵抗
R511、R509およびR13を介して入力をそれぞれ受信す
る。これら全ての抵抗は、インバータA503、A504の利得
および入力インピーダンスを決定する抵抗R502、R504、
R503およびR505と同様に、等しい値を有する。

このように、増幅器A505は、組合わせ信号（LF＋RF＋
LB−RB）を受取り、増幅器A506は組合わせ信号（LF＋RF
＋RB−LB）を受取る。

パノラマ制御部あるいは自動車ラジオのフェーダ制御
の中央位置では、等価信号がLFおよびLBに現れ、またRF
およびRBにも等価信号が存在する。抵抗R508、R512を介
して与えられた信号は、増幅器A505の反転入力において
加算されるが、抵抗R506を介した信号は抵抗R510を介し
て与えられたものを打消す。これにより、右チャンネル
は増幅器A505から打消されるが、左チャンネルに対する
１の利得は抵抗R515により確保される（増幅器A501、A5
02、およびポテンショメータA501AおよびA501Bを含むバ
ージョンでは、抵抗R515およびR516の値は全利得を所要
の値に設定するように調整することができる）。同様
に、左の信号は、右のチャンネルから打消される。図示
された値では、左の信号は左の出力Ｌ′に対して1/2の
利得を持ち、右の信号は右の出力Ｒ′に対して1/2の利
得を持つことになる。緩衝増幅器A501、A502は、これを
補償するため２の利得を持つようにされ、抵抗R515およ
びR516はそれぞれ利得を１に増加するため100Kとされ
る。

制御が時計方向に移動されると、RBおよびLB端末にお
ける信号はRFおよびLF端末における信号に対して増加
し、右の信号の割合が逆位相で左のチャンネル出力に誘
起され、またその反対となる。制御を反時計方向に移動
すると、右の信号を同位相で左の増幅器に誘起させ、同
様に左の信号を右の増幅器に誘起させる。

ポテンショメータが完全に反時計方向位置にあると、
左の信号は下記の如く与えられる。即ち、抵抗R508を経
て直接増幅器A505へ、ポテンショメータR501Aを経て抵
抗R512、503の接合点へ、電流の半分はポテンショメー
タR501Aを経てこれら抵抗の各々へ送られる。図示の値
では、１ボルトの信号が端子Ｌに与えられると、LFにお
ける信号もまた１ボルトとなり、LBにおける信号は1/3
ボルトとなる。抵抗R511に流れる信号が抵抗R507を流れ
る信号により一部打消されるため、左のチャンネルＬ′
の出力は、2/3ボルトとなり、右のチャンネルＲ′の出
力は1/3ボルトとなる。同様に、１ボルトの右信号は、
右出力Ｒ′に2/3ボルトとして現れ、左出力Ｌ′に1/3ボ
ルトとして現れる。これは、左右のチャンネル間の−6d
Bブレンドを表わす。制御が完全に時計方向である時、
同程度の逆位相ブレンドが出力端子Ｌ′およびＲ′に生
じる。誘起されるブレンドの最終的割合は、２連ポテン
ショメータR501A/R501Bの値を個別に選択することによ
り変化させられ、値が小さくなるほど最終的な制御位置
におけるブレンド度は大きくなる。

増幅器A501、A502、および２連ポテンショメータR501
A、R501Bが存在せず、入力端子がLF、LB、RFおよびRBで
あり、完全に反時計方向即ちフェーダ制御の前方位置で
対応するラジオ出力から駆動される図13の自動車ラジオ
・バージョンでは、２つの後方入力が出力を生じず、両
増幅器A506、A505がモノーラル信号の和である（LF＋R
F）を受取る。この信号は、無論両方の前方スピーカに
現れ、あるいは一方が自動車装置において使用されるな
らば、中央前方スピーカに現れる。この位置は、サラウ
ンド音響システムにより再生される時特に激しい「ピケ
ット・フェンス」雑音バーストの望ましくない減少を軽
減するため、自動車が劣化したFM受信領域を走行中であ
り主導のモノーラル受信スイッチを持たない時は有利で
ある。

フェーダ／パノラマ制御部が時計方向に回転される
と、ステレオ分離が増加して、充分なレベルが後方のラ
ウドスピーカへ送られる前に通常のステレオ受取を生じ
させる。制御が更に回転されると、通常のサラウンド音
響提供が中央位置で起生し、その付近では制御は従来の
フェーダとちょうど同じように働く。

制御が特に有効ではない位置である時計方向に完全に
移動されると、出力増幅器A505、A506に与えられる信号
はそれぞれLB−RBおよびRB−LBとなり、即ち、逆位相で
等しいレベルのステレオ・チャンネルの差である。デコ
ーダは、これらを後方スピーカにモノーラル信号として
再生するが、これが中央前方の音源位置のほとんど完全
な打消しとなり、ここでは大半の音声がステレオ音楽に
なり、モノーラル信号もまた打消されることになる。

次に、本発明による可変マトリックス装置を示す図14
によれば、同図は先に述べたある要素をも含み、下方部
分は、図２のブロック42の低域フィルタ、入力マトリッ
クス・ブロック44およびブロック46の電圧制御増幅器の
諸要素を含むため、番号46、42、44で示される。

図14の上方部分には、増幅器A301乃至A306、およびこ
れと関連する構成要素を含む出力マトリックス48の詳細
な構成が示される。

前後の検出および制御を用いるサラウンド・プロセッ
サの可変マトリックス装置48の本実施例においては、マ
トリックス係数は前方チャンネル間の16dB位相外ブレン
ドと後方チャンネルにおける8dB位相外ブレンドとを生
じるように最適化された。このことは、音楽の入力の大
半において最も満足し得る可聴性能を生じることを証明
した。これは、著しい論理的動作が生じる時中央前方の
強すぎの低減に役立つ。ロジックのゼロ電流状態では、
以下に述べるように、小さな減衰レベルが前方VCA74に
生じてこのブレンドを前方チャンネルに生じる。

左右のオーディオ信号が端子Ｌ′、Ｒ′にそれぞれ与
えられる。典型的に200Kの２つの抵抗が、図９のR11と
対応する図９に示されるものとやや似た２極低域フィル
タ70の入力加算接合点に給電する。図９のR10およびC10
は、２極フィルタでは使用されない。このフィルタの出
力は、図９のOA4と対応するインバータ72により反転さ
れるが、低域フィルタ動作および反転の機能は、図９の
回路において組合わされ、本例では明瞭にするため個々
に示される。インバータ70の出力信号は、左右のチャン
ネルにおける低域フィルタの出力の和に等価であり低周
波のみを含む−0.5（Ｌ″＋Ｒ″）である。

100Kの抵抗は、前方の制御信号Vcfを受取るVCA74の加
算接合点にそれぞれ左右の入力を接続する。典型的に6
1.9Kの別の抵抗は、インバータ72からの低域フィルタさ
れた信号をこの接合点に結合し、低周波におけるこの点
に（Ｌ′＋Ｒ′）入力を部分的に打消す。この抵抗の値
が49.9Kであれば、この打消しは完了するが、図示した
値では、低周波成分は−0.81（Ｌ′＋Ｒ′）となり、こ
のVCAに対する正味入力は低周波では0.19（Ｌ′＋
Ｒ′）であり、中間および高周波では約15dB少ない。実
際には、使用されたフィルタ特性はその遮断周波数より
僅かに低い周波数では小さな利得を有し、その結果打消
しはこの領域で完了する。フィルタのこのような特定形
態は、最大平坦２極フィルタの特性もまた使用すること
ができ、当業者には明らかなように抵抗値が適当に調整
されるが、このフィルタに対するよりも高い初期勾配を
達成する。

VCA74のFCで示される出力は、デコーダ・マトリック
スに対する前方打消し信号である。このVCAは、図12に
示される種類のものであるが、先に述べたように、
Ｌ′、Ｒ′および低域フィルタ72からの入力を有する。
図12において、今述べた３つの抵抗は、抵抗R5A、R5B、
および図12には示さない低域フィルタ入力に対する61.9
Kの第３の抵抗R5Cと対応する。R1AおよびR1Bと対応し
て、低域フィルタ入力からこのVCAにおける抵抗R1Aおよ
びR1Bの接合点への124Kの第３の抵抗R1Cも存在する。図
12と異なる他の相違は、抵抗R4が10K可変抵抗と直列の5
6.2Kの固定抵抗からなり、抵抗R6Aが52.5Kの値を持ち、
可変抵抗R6Bは10Kであることである。

このVCA74の性能を調整する際、再び図12において、
可変抵抗R6Bは、等価の同位相信号がデコーダのＬおよ
びＲ入力へ与えられる時、左前（LF）および右前（RF）
の出力における前方信号の完全な打消しを生じるように
調整され、次いでＬまたはＲのみに信号が与えられて
（この条件では、検出器および前後両方の制御電圧出力
がゼロである）、ポテンショメータR9の位置は、AMPOA1
における信号の減衰が最小減衰より約0.5dB低くなる（F
ET Q1はちょうどオンとなる）ように設定され、抵抗R4
の値は端子E2における信号が完全には打消されないよう
に選択されあるいは調整させられる。以下において判る
ように、残りの信号量は、可変マトリックス装置48のLF
およびRF出力チャンネルにおいて先に述べた逆位相交差
ブレンドを行うように選定される。

入力Ｌ′およびＲ′はまたそれぞれインバータ84およ
び82へ与えられ、その出力信号はそれぞれ−Ｌ′および
−Ｒ′で示される。信号Ｌ′、−Ｒ′HA、２つの100K抵
抗を介してVCA76へ与えられ、このVCAは後方制御電圧Vc
bを受取る。このVCAは実質的に図12に示される如くであ
り、これら抵抗は図４のR5AおよびR5Bで識別される。VC
A76の出力はBCで示される後方打消し信号である。これ
は、種類がフィルタ70と同じ低域フィルタ78およびイン
バータ80と接続され、これら２つの要素は再び図９に示
された種類の反転２極フィルタで、抵抗R10およびコン
デンサC10を省く。

両方の２極フィルタは同じものであり、図９において
は、指定された応答を生じる特定の値の抵抗およびコン
デンサは、全て100Kである抵抗R11、R12、R13、68nFの
コンデンサC11、6.8nFのコンデンサC12である。同じ周
波数応答を行うこれらフィルタ値の他の変更例は、当業
者には明らかなように、抵抗またはコンデンサのみを変
えることは遮断周波数を調整することになるが、全ての
抵抗値をある定数で乗じてコンデンサを同じ定数で除す
ことによって得ることができる。しかし、これらフィル
タが典型的に１％の公差でありコンデンサが２％より良
好に整合されるように、２つのフィルタ特性を整合する
ことは重要である。

このため、これまでに述べた図11の回路のこの部分
は、機能について次に述べるAMPA301乃至A306および関
連する抵抗およびコンデンサからなる出力マトリックス
48へ与えられる信号Ｌ′、Ｒ′、−Ｌ′、−Ｒ′、FC、
BCおよび−BLFを生じる。

増幅器A301は、典型的にはそれぞれ42.2Kの抵抗を介
して信号Ｌ′FC、−BLFを受取る。これは、作用におい
て図６の増幅器OA5と対応する。この増幅器において
は、Ｌ′、FC、BCおよび−BLFの和が生成される。典型
的な値49.9Kのフィードバック抵抗はA301の周囲に負の
フィードバックを与え、これら構成要素の各々に対して
電圧利得を−1.182に設定する。このため、更に別の反
転増幅器を介して左前方ラウドスピーカに与えられるこ
の増幅器の出力LFは下式により表わされる。即ち、 LF＝−1.182（Ｌ′＋FC＋BC−BLF） 純粋に左または右の信号がデコーダ入力に存在する
時、信号BCおよび−BLFが共にゼロとなる。信号FCは、L
F′に対する式が下記となるように、−0.154（Ｌ′＋
Ｒ′）のレベルに設定される。即ち、 LF＝−1.182（Ｌ′−0.154（Ｌ′＋Ｒ′）−0.81（Ｌ″＋Ｒ″）） ＝Ｌ′−0.182R′＋0.147（Ｌ″＋Ｒ″） 高周波では、段の広さをやや広げる有効な−16dB位相外
交差ブレンドを盛込み、低周波では、この位相外ブレン
ドを打消す傾向を有するベースの中央前方成分が存在す
る。

純粋に前方信号が与えられると、Ｌ′＝Ｒ′では、信
号FCが−0.5（Ｌ′＋Ｒ′）に設定され、その結果この
条件では、LF＝1.182（Ｌ′−0.5（Ｌ′＋Ｒ′）＋0.40
5（Ｌ″＋Ｒ″））となる。このため、中間および高周
波では完全な打消しが生じるが、低周波出力は低域フィ
ルタ70により設定された応答に一致し、電圧利得がこの
信号に対する略々１となる。

前方VCAを0.5（Ｌ′＋Ｒ′）−0.81（Ｌ″＋Ｒ″）の
信号入力および0.308から１へ変化する利得kfを有する
ものと見做すことができる。同様に、後方VCAは0.5
（Ｌ′−Ｒ′）を有するが、その利得kbは０から１へ変
化する。後方VCA出力は、先に述べたように低域フィル
タ78およびインバータ80を通り、その結果このフィルタ
出力は0.405kb（Ｌ″−Ｒ″）となる。従って、入力信
号に対するLFチャンネルの電圧利得に対する一般式は、 LF＝−1.182（Ｌ′−0.5kf（Ｌ′＋Ｒ′−0.81（Ｌ″＋Ｒ″）） −0.5kb（Ｌ′−Ｒ′−0.81（Ｌ″−Ｒ″））） 同様に、LFチャンネルに対する如き49.9Kのフィード
バック抵抗により、増幅器A302は、その反転入力に対す
る信号Ｒ′およびFCを、またその非反転入力に対する信
号BCおよび−BLFを42.2K抵抗を介して受取る。非反転入
力電圧利得もまた1.182となり、この理由から49.9Kの値
を持つように、グラウンドに対する非反転入力からの均
衡抵抗が選定される。端子RFにおいてこの増幅器の出力
は、下式により表わされる。即ち、 RF＝−1.182（Ｒ′＋FC−BC＋BLF） ＝−1.182（Ｒ−0.5kf（Ｌ′＋Ｒ′−0.81（Ｌ″＋Ｒ″）） ＋0.5kb（Ｌ′−Ｒ′−0.81（Ｌ″−Ｒ″）） kfがゼロ電流状態において0.308に設定される時、再
び位相外ブレンドを含む。

回路周回増幅器A30E3は、中央前方ラウドスピーカに
与えるための出力CFを生じる。この増幅器は、110K抵抗
を介してその反転入力に対する入力信号Ｌ′およびＲ′
を受取り、49.9Kの抵抗、およびその非反転入力に対し
て直列の49.9K抵抗と0.0018μＦコンデンサからなる並
列回路網を介して信号FCを受取る。フィードバック抵抗
は前の如く49.9Kである。フィードバック・ループはま
た、39.2Kの抵抗およびこの抵抗と並列の680pFのコンデ
ンサからなる直列RC回路網をも含む。これは、スペクト
ルの高周波成分をロールオフする効果を有する。高周波
では、増幅器A303の電圧利得が中間周波数に対して約7d
Bだけ減少される。中間周波数では、Ｌ′またはＲ′に
対するその電圧利得は0.454、即ち−7dBであり、高周波
ではその電圧利得は0.2である。

増幅器A303のFC信号に対する中間周波電圧利得は0.62
5であるが、これは周波数では1.179まで上昇する。出力
端子CFにおける信号については、下式により低周波およ
び中間周波について説明することができる。即ち、 CFmid:−0.454（Ｌ′＋Ｒ′）−0.312kf（Ｌ′＋Ｒ′−0.81（Ｌ″＋Ｒ″）） また、高周波では、下式により説明される。即ち、 CFhi＝−0.2（Ｌ′＋Ｒ′）−0.59kf（Ｌ′＋Ｒ′） このように、中央前方入力信号に対する如くkf＝１であ
る時、応答カーブは（Ｌ′＋Ｒ′）信号に対して略々平
坦であり、kf＝0.308（ゼロ電流）である時、（Ｌ′＋
Ｒ′）に対する電圧利得は中間周波における0.55から高
周波における0.384へ下落する。この応答は、前方信号
がなく左または右の信号が存在する時、中間周波分離を
改善することが判った。

増幅器A304は、その構成要素と共に、左の後方信号LB
を生じる。この増幅器は、56.2Kの抵抗を介して入力信
号Ｌ′を、215Kの抵抗を介して信号−Ｒ′を、また76.8
Kの抵抗を介して信号FCをその反転入力に対して受取
る。これは、信号BCを、39.2Kの抵抗と並列の110Kの抵
抗および並列の470pFのコンデンサからなる回路網を介
して受取る。−BLF信号はこの時与えられず、その結果
後方エンハンスメントが低周波まで働く。再び、フィー
ドバック回路網は、49.9Kのフィードバック抵抗と並列
の、直列である82Kの抵抗と270pFのコンデンサにより提
供される、高周波におけるロールオフを含む。反転入力
における均衡抵抗は22.1Kである。

中間周波では、この増幅器は、Ｌ′に対する−0.88
9、−Ｒ′に対する−0.232、およびFCに対する−0.665
を有する。これはまた、信号BCに対する0.466の電圧利
得を有する。これは、下式の如きLB信号を生じる。即
ち、 LBmid＝−0.889（Ｌ′−0.261R′） ＋0.332kf（Ｌ′＋Ｒ′−0.81（Ｌ″＋Ｒ″））−0.233kb（Ｌ′−Ｒ′） kf＝0.308およびkb＝０、即ちゼロ電流状態である時、
この式は下式に簡約される。即ち、 LBmid＝−0.787（Ｌ′＋0.334R′−0.083（Ｌ″＋Ｒ″）） また高周波であ、LB信号は下式により与えられる。即
ち、 LBhi＝−0.553（Ｌ′−0.261R′）＋0.207kf（Ｌ′＋Ｒ′） −0.457kb（Ｌ′−Ｒ′） Ｌ′、−Ｒ′に対する電圧利得が−0.553、−0.144お
よび0.414まで下がると、信号BCに対する電圧利得は0.9
14に増加する。kf＝0.308およびkb＝０（ゼロ電流）な
らば、この利得は、 LBhi＝−0.489L′＋0.206R′ kf＝０およびkb＝１の時、（全中央後方信号である）
LBは下式により表わされる。即ち、 LBmid＝−1.122L′＋0.465R′ また LBhi＝−1.01L′＋0.601R′ RBチャンネル増幅器OA5は、56.2Kの抵抗を介して信号
Ｒ′を、215Kの抵抗を介して信号−Ｌ′を、76.8Kの抵
抗を介して信号FCを、また110Kの抵抗を介して信号BCを
受取り、直列回路網は49.9Kの抵抗および470pFのコンデ
ンサからなる。このフィードバック回路網は再び、82K
の抵抗および270pFのコンデンサと並列の49.9Kの抵抗を
含む。LBチャンネルに対しては、この増幅器の中間周波
電圧利得は、信号Ｒ′に対しては−0.889、信号−Ｌ′
に対しては−0.232、また信号FCに対しては−0.665であ
り、信号BCに対する電圧利得は−0.454である。高周波
では、これらの電圧利得はそれぞれ−0.552、−0.144、
−0.414および−0.904に変化する。これらは、LBチャン
ネルに対する対応する電圧利得とは大きさが僅かに異な
るが、抵抗の最も近い望ましい値を選定する故に過ぎな
い。RB出力信号は、下式により表わされる。即ち、 RBmid＝−0.889（Ｒ′−0.261L′） ＋0.333kf（Ｌ′＋Ｒ′−0.81（Ｌ″＋Ｒ″））＋0.227kb（Ｌ′−Ｒ′） また、 RBhi＝−0.552（Ｒ′−0.261L′）＋0.207kf（Ｌ′＋Ｒ′） ＋0.452kb（Ｌ′−Ｒ′） kf＝0.308およびkb＝０（ゼロ電流）であると、これ
らは下式の如くなる。即ち、 RBmid＝−0.786R′＋0.334L′−0.083（Ｌ″＋Ｒ″） RBhi＝−0.488R′＋208L′ またkf＝０およびkb＝１（中央後方）ならば、これら
は下式の如くなる。即ち、 RBmid＝−1.116R′＋0.459L′ RBhi＝−1.004R′＋0.596L′ 図14の増幅器A306は、その関連する構成要素と共に、
中央後方フィード信号CBを生成する。この増幅器は、10
0Kの抵抗を介して信号Ｒ′を、100Kの抵抗を介して−
Ｌ′を、また121Kの抵抗を介して信号BCを受取り、直列
のRC回路網は59Kの抵抗および390pFのコンデンサからな
り、フィードバック利得が、直列の82Kの抵抗および270
pFのコンデンサと並列の49.9Kの抵抗により生じる。

信号−Ｌ′およびＲ′に対する増幅器A306の電圧利得
は、−0.501であり、中間周波においては信号BCに対し
て−0.416である。高周波においては、この電圧利得は
それぞれ−0.31および−0.784に変化する。このため、
制御信号CBは下式により説明することができる。即ち、 CBmid＝−0.501（Ｒ′−Ｌ′）＋0.208kb（Ｌ′−Ｒ′） CBhi＝−0.31（Ｒ′−Ｌ′）＋0.392kb（Ｌ′−Ｒ′） kb＝１（中央後方）の時、上式は下記となる。即ち、 CBmid＝0.709（Ｌ′−Ｒ′） CBhi＝0.702（Ｌ′−Ｒ′） これは実質的に平坦な応答を生じる。しかし、信号が前
方で強すぎる時、他の後方チャンネルにおける如く高周
波がロールオフされる。これらの後方チャンネルにおけ
るこのロールオフは、後方への対話の急増、特に高周波
の擦過音を低減するのに役立つ。

要約すれば、図14のマトリックスは、高周波領域が中
間周波領域とは異なるマトリックス動作を使用する時実
際に３つの帯域処理を容易に行い、低周波領域は論理的
に取得された処理はほとんど用いない。単にFC信号がベ
ース周波数を完全には打消さない故に生じない。

図15は、図１および図２に示される４つの制御信号全
てを生じる拡張された制御電圧ジェネレータとの使用に
適する可変マトリックス装置の第２の実施例を示す。

中間レンジの処理のみを説明する図15において、回路
は略々図14のそれと似ているが、係数が示される加算回
路網として演算増幅器が示され、アクティブ状態の処理
は２つではなく４つのVCA回路を含む。VCAブロック46お
よび出力マトリックス・ブロック48、および入力マトリ
ックス・ブロック44の一部が破線で示される。あるマト
リックス機能が負の係数が実現されるユーザの選定する
オプションに従ってこのプロセッサにおいて切換えられ
るため、これは通常はインバータ増幅器により行われ、
信号の全ての合計は略々図14のA301の如く構成された反
転加算増幅器において行われる。

図14におけるように、入力Ｌ′およびＲ′は、それぞ
れ反転増幅器84、82により反転される左右の信号を受取
る。−Ｌ′および−Ｒ′で示されるこれらの増幅器は、
それぞれ制御信号VclおよびVcrを受取りこれにより制御
されるVCA86、88によってそれぞれ処理される。再び図1
4に示されるように、２つの100K抵抗が、信号Ｌ′、
Ｒ′を中央前方VCA74の入力に加算し、また２つの100K
の抵抗が信号Ｌ′、−Ｒ′を後方VCA76い加算する。図1
4におけるように、これら２つのVCAはそれぞれ制御信号
VcfおよびVcbにより制御される。新しい制御電圧Vclお
よびVcrが図５乃至図７に示されるものと似た別の検出
回路から得られる。当業者には、これら回路がどのよう
に構成されるかが明らかであろうし、従って対応する図
面が本発明のこの特質を示すため本文に含まれた。

図14の低周波構成要素が図15から省かれたが、実際の
用途では、低域フィルタおよびインバータもまた先に述
べた理由から回路に存在する。この場合、ベースのフィ
ルタ操作は、図２に示される如きVCAの前に行われる。

ブロック90乃至100として示され、それぞれ図14の増
幅器A301乃至A304およびそれらの関連する構成要素と対
応する図15の加算増幅器では、中間周波係数のみが示さ
れる。図15および図14間の相違は、図15の回路におい
て、kfおよびkbの双方がゼロ電流状態ではゼロに設定さ
れ、従って位相外ブレンドはブロック90におけるLF加算
増幅器の入力において0.16の−Ｒ′を−Ｌ′NI加算し、
また同様にブロック92のRF加算増幅器において0.16の−
Ｌ′をＲ′に加算することにより個別に与えられる。こ
れらは左右の検出回路により要求される如く、VCA86、8
8からの打消し信号により打消される。このように、LF
処理ブロック90に対する第３の入力は0.16krで乗じた
Ｒ′であり、これがkr＝１である時−0.16R′を打消
し、また同様に、0.16klのＬ′信号がRF処理ブロック92
の入力に与えられて、kl＝１なる時−0.16L′信号を打
消す。

後方VCA76は、プロセッサの本実施例において−0.5kb
（Ｌ′−Ｒ′）の出力を有する（図12の詳細なVCA回路
における抵抗はこの条件に対して最適化される）。LF処
理ブロック90に対する主要入力がこの信号合計1.16であ
るため、信号BCに対する1.16の係数がこの信号を有効に
打消す。RF処理ブロック92に対しては、対応するBC係数
が−1.16でなければならない。同様に、−0.5kf（Ｌ′
＋Ｒ′）である前方VCA74からのFC信号に対する0.84の
係数がこれをLF処理ブロック90において打消させる。RF
処理ブロック92における対応する係数もまた0.84であ
る。図14とは異なり、この実施例に対するkfは０から１
へ変化することに注意すべきである。

従って、LFおよびRFに対する中間レンジ処理を定義す
るため下記の式を書込むことができる。即ち、 LFmid＝Ｌ′−0.16R′＋0.16krR′−0.58kb（Ｌ′−Ｒ′） −0.42kf（Ｌ′＋Ｒ′） RFmid＝Ｒ′−0.16L′＋0.16klL′＋0.58kb（Ｌ′−Ｒ′） −0.42kf（Ｌ′＋Ｒ′） 先に述べたように、中央前方出力およびラウドスピー
カは、このサラウンド・プロセッサの幾つかの実施例に
おける回路から切換えることができ、この場合左前方お
よび右前方処理ブロック90、92におけるFC信号の打消し
がスイッチによりオフにされる。

ブロック94におけるCF処理が0.5（Ｌ′＋Ｒ′）を加
算し、次にＬ′またはＲ′信号成分をこれが混合におい
て優勢である時−0.5klL′および−0.5krR′を加算する
ことにより打消す。また、前方信号FCが反転出力−0.5k
f（Ｌ′＋Ｒ′）であるため、このFCが優勢である時は
常に、−0.41FCを加算することによりこのFCが増加した
レベルで加算される。これにより、中央前方信号に対し
て3dBの利得増加を生じて、左前方および右前方の出力
からのその打消しを補償する。このため、CFプロセッサ
に対する式は下記の如くである。即ち、 CFmid＝0.5（Ｌ′＋Ｒ′）−0.5klL′−0.5krR′＋0.205kf（Ｌ′＋Ｒ′） 左後方プロセッサ・ブロック96および右後方プロセッ
サ・ブロック98においては、図13とは相違がある。両チ
ャンネルは信号Ｌ′、−Ｒ′または−Ｌ′、Ｒ′の等価
部分を受取り、FC打消し信号が要求されることなく前方
対話が自動的に打消されるようにする。Ｌ′信号のみが
存在する時、ブロック96に与えられた−Ｒ′信号が打消
され、Ｒ′のみが存在するときは、−Ｌ′信号がブロッ
ク98で打消され、それぞれの場合には反対のチャンネル
がスピーカから除去されるようにする。これらチャンネ
ルは、下式により説明することができる。即ち、 LBmid＝0.71（Ｌ′−Ｒ′）＋0.71krR′ RBmid＝0.71（Ｒ′−Ｌ′）＋0.71klL′ ブロック100における中央後方チャンネル・プロセッ
サは、Ｌ′および−Ｒ′入力、およびＬ′信号が優勢で
ある時この信号を打消すＬ′およびＲ′信号の各々から
の打消し経路からなる。CBに対する式は、 CBmid＝0.71（Ｒ′−Ｌ′）＋0.71klL′−0.71krR′ サラウンド・プロセッサ全体の中央後方出力端子が省
かれる時、この信号の0.71の一部がこの出力マトリック
ス処理の後、図示しない別の加算増幅器回路において左
後方および右後方出力に加えられ、サラウンド・プロセ
ッサ全体の設計を構成する上の柔軟性を許容する。

これらの関係は、ハイの状態いなる４つの制御電圧の
各々に対する出力を示す表にようやくすることができ
る。比較のため、表Ｉはまた、全てのｋがゼロであるよ
うにロジックがオフされる時の出力を示す。

本実施例の全回路において、Ｒ′低域フィルタの出力
Ｒ″からの別の入力に−0.71の係数をLBプロセッサ・ブ
ロック96へ与えて、図示の如く係数0.71が与えられた信
号−Ｒ′を打消し、−0.71L″をRBプロセッサ・ブロッ
ク98へ与えることが有利であることが判った。これら２
つのベース打消し信号は、ベースを全てのスピーカにお
いて同位相となるよう強制し、これが音響的に望ましい
ことが判った。これらの別の入力に対する要件もまた、
入力マトリックス・ブロック44前のベース・フィルタ42
の位置決めを指令する。

本発明の別の特質による改善されたベース等化回路50
が図17に示される。これは、演算増幅器のフィードバッ
ク・ループにおける２連Ｔ回路網を使用する。この等化
回路の目的は、低周波応答を拡張しなかった形式のラウ
ドスピーカと共に使用する時、サラウンド・プロセッサ
の明瞭な低周波応答を改善することである。

図16は、本出願人の従来技術である米国特許第3,883,
832号による２連Ｔ回路網を示し、これは、同特許に記
載の通り、調整可能な中心周波数で変更可能なベース・
ブーストを生じるため演算増幅器のフィードバック・ル
ープにおいて用いることができる。この２連Ｔ回路網
は、当業者には周知の標準的な構成におけるコンデンサ
C401、C402、C403、および抵抗R401、R402、R403からな
る。ポテンショメータR404は、中心周波数とノッチ深さ
の双方を同時に変化させ、あるいは演算増幅器R404のフ
ィードバック・ループにおいて使用される時、中心周波
数およびベース・ブースト量を変化させる。

図17の回路では、抵抗R401、R402、R403、およびコン
デンサC401、C402、C403からなる同じ２連Ｔ回路網が増
幅器A401のフィードバック・ループに配置されるが、ブ
ーストの程度および中心周波数を変化させるため図16に
おける如き簡単な可変抵抗を使用する変わりに、改善さ
れた回路は、演算増幅器A401の出力からグラウンドに対
してポテンショメータR404を使用し、下の部分に線形化
抵抗R406を用い、ポテンショメータR404の脚部が第３の
抵抗R405を介して２連Ｔ回路網の分路線に接続されてい
る。この回路は、破線の輪郭により示される如く図２の
ブロック50に適用する。

従来技術の方法に勝るこの制御方法の利点は、等化器
の動作を完全に遮断できることであり、これはポテンシ
ョメータR404の脚部がこのポテンショメータの上端部に
あり、テーパ状ポテンショメータを使用することなく制
御則が線形に近い時に生じる。

本発明の範囲内では、本発明によるベース等化器は、
図２に示されるように、２系統ポテンショメータを用い
て左前方および右前方出力に対して使用されるのが典型
的である。また、適当数のセクションを持つ多重系ポテ
ンショメータを用いて、更に多くのチャンネルに用いる
ことも可能である。

本文の開示においては修正、変更および置換が意図さ
れ、幾つかの事例においては他の特徴を対応して使用す
ることなく本発明の特徴の一部が使用される。従って、
請求の範囲は本発明の範囲に従って広く解釈されること
が明らかであろう。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04S 5/02 H04S 7/00

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】変動する方向情報を含むオーディオ入力信
   号から得た複数のラウドスピーカにおける音の全方向的
   再生のための装置において、 前記入力信号から複数の組合わせ信号を生じる入力マト
   リックス手段と、 １つ以上の制御電圧信号に応答して、前記組合わせ信号
   のマトリックス復号を行い、前記音再生のため前記複数
   のラウドスピーカと対応する複数の出力信号を生じる可
   変マトリックス手段とを設け、該組合わせ信号は固定比
   率および変化する比率で再び組合わされ、前記変動する
   比率が前記制御電圧信号に応答して変化させられ、 １つ以上の方向情報信号を前記入力信号から提供する検
   出手段と、 前記方向情報信号を連続的に変更可能な時定数で平滑化
   して、前記１つ以上の制御電圧信号を生成する手段を設
   け、該手段は、前記方向情報信号の変化率および振幅の
   双方に応答して、前記制御電圧信号および前記方向情報
   信号間の差が増加するに伴い、前記時定数値が減少して
   前記制御電圧信号が前記方向情報信号に緊密に追従する
   ことを許容し、前記制御電圧信号と前記方向情報信号間
   の差が減少するに伴い、前記制御電圧信号における変化
   が平滑になるように前記時定数値が増加するようにする
   ことを特徴とする装置。
2. 【請求項２】変化する方向情報を含むオーディオ入力信
   号から得た音の複数のラウドスピーカでの全方向的再生
   のための分割帯域処理装置において、 前記オーディオ入力信号から複数の組合わせ信号を生じ
   る入力マトリックス手段と、 １つ以上の制御電圧信号に応答して、前記組合わせ信号
   のマトリックス復号を行って前記音の再生のための前記
   複数のラウドスピーカと対応する複数の出力信号を生じ
   る可変マトリックス手段とを設け、該組合わせ信号が固
   定された比率で直接信号経路から、また変化する比率で
   打消し信号経路から再び出力マトリックスにより組合わ
   され、前記変化する比率は前記制御電圧信号に応答して
   一つ以上の電圧制御増幅器により変更され、 前記オーディオ入力信号から前記制御電圧信号を生成す
   る手段と、 前記オーディオ入力信号の低周波成分が前記打消し経路
   に流れることを阻止する帯域分割手段とを設け、該帯域
   分割手段は・低周波の定義された帯域を通す入出力を有
   する複数の低域フィルタ手段と、各々が前記低域フィル
   タ手段の出力信号をその入力信号から差引いて、その出
   力に低周波成分が除去された対応する信号を生じるため
   の入力および出力を有する対応する複数の減算手段とを
   含む ことを特徴とする分割帯域処理装置。
3. 【請求項３】変更可能な方向情報を含む、左右のチャン
   ネル情報をそれぞれ含む左右のオーディオ入力信号から
   得る音の複数のラウドスピーカにおける全方向的再生の
   ための装置において、 前記左右のオーディオ入力信号から、左チャンネル情報
   を含み、ユーザによって制御されたそれらの間の調整可
   能なレベル差を有する第１及び第３のオーディオ信号
   と、及び右チャンネル情報を含み、前記第１及び第３の
   オーディオ信号間の差に対応するレベル差を有する第２
   及び第４のオーディオを得るユーザ変更可能な制御手段
   と、 前記第１、第２、第３および第４のオーディオ入力信号
   を組合わせて第１および第２の変更可能に交差ブレンド
   （クロス−ブレンド）されたオーディオ信号を生じて、
   前記第１の変更可能に交差ブレンドされたオーディオ信
   号が、右チャンネル情報の変更可能な比率で一緒に混合
   された左チャンネル情報を含むようにし、前記第２の変
   更可能に交差ブレンドされたオーディオ信号が、左チャ
   ンネル情報の同じ変更可能な比率で一緒に混合された右
   チャンネル情報を含むようにし、また前記変更可能な比
   率が、前記第１および第２の変更可能に交差ブレンドさ
   れたオーディオ信号の各々における前記左右のチャンネ
   ル情報の同位相または逆位相のいずれかで所要のブレン
   ド量を生じるよう前記ユーザ変更可能な制御手段により
   調整できるようにし、これにより前記左右のチャンネル
   情報に含まれる前記変更可能な方向情報から得たその中
   の方向情報を修正するパノラマ手段と、 前記第１および第２の変更可能に交差ブレンドされたオ
   ーディオ信号から複数の組合わせ信号を生じる入力マト
   リックス手段と、 前記組合わせオーディオ信号に含まれる前記修正された
   方向情報に応答して、前記音の再生のための前記複数の
   ラウドスピーカと対応する複数の出力信号を生じる可変
   マトリックス手段とを設け、前記組合わせ信号は固定お
   よび変化する比率で出力マトリックスにより再び組合わ
   され、該変化する比率は１つ以上の制御電圧信号に応答
   して一つ以上の電圧制御増幅器により変化させられ、 前記制御電圧信号を前記変更可能な交差ブレンドされた
   オーディオ信号に含まれる方向情報から生成する手段を 設けてなることを特徴とする装置。
4. 【請求項４】前記パノラマ手段が、 第１、第２、第３および第４のオーディオ入力信号をそ
   れぞれ受取るための第１、第２、第３および第４のパノ
   ラマ入力端子と、 前記第１および第２の変更可能に交差ブレンドされたオ
   ーディオ信号をそれぞれ生じる第１および第２の加算手
   段とを含み、 前記第１の加算手段が、前記第１、第２、第３のオーデ
   ィオ入力信号を等しい比率で加算し、前記第４のオーデ
   ィオ入力信号を等しい比率であるが反対の極性で加算す
   るように構成され、 前記第２の加算手段が、前記第１、第３および第４のオ
   ーディオ信号を等しい比率で、また前記第２のオーディ
   オ信号を等しい比率であるが反対の極性で加算するよう
   に構成されることを特徴とする請求項３記載の装置。
5. 【請求項５】前記第１、第２、第３および第４のパノラ
   マ入力端子が等しいインピーダンスを有し、前記ユーザ
   変更可能な制御手段が、 左右のチャンネル情報をそれぞれ含む前記左右のオーデ
   ィオ入力信号を受取る左右のステレオ入力端子と、 前記左右のオーディオ入力信号をそれぞれバッファする
   第１および第２のバッファ増幅器と、 第１のセクションと第２のセクションとを有し、該各セ
   クションが最小端子と、最大端子と、脚部端子（ワイパ
   ー端子）とを有する２連ポテンショメータ手段とを設
   け、 前記ポテンショメータ手段の前記第１のセクションの前
   記脚部端子が前記第１のバッファ増幅器の出力と接続さ
   れ、前記第１のセクションの前記最小端子が前記第１の
   パノラマ入力端子と接続され、前記第１のセクションの
   前記最大端子が前記第２のセクション入力端子と接続さ
   れ、 前記ポテンショメータ手段の前記第２のセクションの前
   記脚部端子が前記第２のバッファ増幅器の出力と接続さ
   れ、前記第２のセクションの前記最小端子が前記第３の
   パノラマ入力端子と接続され、前記第２のセクションの
   前記最大端子が前記第４のパノラマ入力端子と接続さ
   れ、 前記２連ポテンショメータ手段が、前記第１および第２
   の変更可能に交差ブレンドされたオーディオ信号におけ
   る前記左右のチャンネル情報の交差ブレンドを変更し
   て、有効ステレオ・パノラマを最小位置の比較的狭いイ
   メージから最大位置の比較的広いイメージへ変化させる
   ようにすることを特徴とする請求項４記載の装置。
6. 【請求項６】前記第１および第３の入力信号が、フェー
   ダ制御を含むステレオ・ヘッド装置の前方左と前方右の
   端子から得られ、前記第２および第４のオーディオ信号
   が、前記ヘッド装置の後方左および後方右の出力端子か
   ら得られ、該ヘッド装置のフェーダ制御を、前記変更可
   能に交差ブレンドされた出力に含まれる左右のチャンネ
   ル情報の交差ブレンド度を変化させることにより、該フ
   ェーダ制御が一方の極限から他方の極限まで変化させら
   れる時、ステレオ・イメージを狭い方から広い方へ変化
   させ、前記ヘッド装置の前記フェーダ制御がこれにより
   前記ユーザ変更可能な制御手段の機能を実施することを
   特徴とする請求項４記載の装置。
7. 【請求項７】単一の制御要素により可変中央周波数と変
   更可能な程度のブーストを与えるための調整可能な帯域
   通過等化装置において、 反転および非反転入力および１つの出力を有する増幅手
   段を設け、該非反転入力がその等化のためのオーディオ
   入力信号を受取り、前記出力が前記入力信号の等化バー
   ジョンを生じ、 入出力、および共通端子を有する並列丁字回路網手段を
   設け、該回路網の入力端子が前記増幅器出力端子と接続
   され、該回路網出力端子が前記反転入力と接続されて周
   波数選択負帰還を生じ、 前記増幅器出力とグラウンド間に接続され、脚部端子
   （ワイパー端子）を有する制御ポテンショメータ手段を
   設け、該脚部端子が抵抗手段を介して前記回路網の共通
   端子と接続されて、前記ポテンショメータ手段が１つの
   極値から他の極値に変化させられる時、前記等化器の応
   答が平坦な応答から前記回路網手段により定義される特
   定の周波数における最大値および前記抵抗手段により定
   義される最大ブースト度を持つピーク応答へ変化させら
   れるように、前記制御ポテンショメータ手段の中間位置
   において比較的小さなブースト度がより高い中央周波数
   において与えられるようにすることを特徴とする装置。
8. 【請求項８】更に、 前記ポテンショメータ手段の前記脚部端子（ワイパー端
   子）とグラウンド間に接続され、該ポテンショメータ手
   段の抵抗値の変化則を修正して、収得されたブースト度
   が前記ポテンショメータ手段の回転と共に線形的に変化
   するようにする抵抗手段を設けることを特徴とする請求
   項７記載の装置。
9. 【請求項９】前記並列丁字回路網が、 前記入出力端子間の直列の２つのコンデンサと、前記共
   通端子に対する該２つのコンデンサの接合点間に接続さ
   れた抵抗とを含む第１の丁字回路網と、 前記回路網の入出力端子間に接続された直列の２つの抵
   抗と、該２つの抵抗と前記共通端子間に接続されたコン
   デンサとを含む第２の丁字回路網とを含むことを特徴と
   する請求項７記載の装置。
10. 【請求項１０】前記第１の回路網の抵抗と組合わされた
    前記２つのコンデンサの前記並列組合わせと、前記第２
    の回路網における前記コンデンサとの前記抵抗の並列組
    合わせとが等価な時定数を有することを特徴とする請求
    項９記載の装置。
11. 【請求項１１】前記回路網手段が対称的回路網であるこ
    とを特徴とする請求項７記載の装置。