JP3373267B2 - LC element and semiconductor device - Google Patents

LC element and semiconductor device

Info

Publication number
JP3373267B2
JP3373267B2 JP29611693A JP29611693A JP3373267B2 JP 3373267 B2 JP3373267 B2 JP 3373267B2 JP 29611693 A JP29611693 A JP 29611693A JP 29611693 A JP29611693 A JP 29611693A JP 3373267 B2 JP3373267 B2 JP 3373267B2
Authority
JP
Japan
Prior art keywords
electrodes
junction layer
spiral
input
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29611693A
Other languages
Japanese (ja)
Other versions
JPH07130962A (en
Inventor
毅 池田
進 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP29611693A priority Critical patent/JP3373267B2/en
Priority to TW083107265A priority patent/TW275152B/zh
Priority to US08/329,520 priority patent/US5557138A/en
Priority to FI945061A priority patent/FI113910B/en
Priority to DE69423568T priority patent/DE69423568T2/en
Priority to EP94117177A priority patent/EP0653837B1/en
Priority to KR1019940028119A priority patent/KR100320001B1/en
Priority to CN94113747A priority patent/CN1084549C/en
Publication of JPH07130962A publication Critical patent/JPH07130962A/en
Application granted granted Critical
Publication of JP3373267B2 publication Critical patent/JP3373267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるLC素子,半導体装置及びLC素子の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC element, a semiconductor device and a method for manufacturing an LC element, which can be incorporated in a semiconductor device or the like or can attenuate a predetermined frequency band by itself.

【0002】[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。
2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields. Therefore, it is desirable to operate these electronic circuits stably and reliably without being affected by the outside. Be done.

【0003】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。
However, noise enters the electronic circuit directly or indirectly from the outside. For this reason,
There is a problem that various electronic devices using electronic circuits often cause malfunctions.

【0004】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ICのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やS/
N比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。
In particular, electronic circuits often use a switching regulator as a DC power source. Therefore, a large amount of noise having various frequency components is often generated in the power supply line of the switching regulator due to a transient current such as switching or due to a load change caused by the switching operation of the digital IC used. Then, these noises are propagated to other circuits in the same device through the power supply line or by radiation to cause malfunction or S / S.
This may have a bad effect such as a decrease in N ratio, and may cause malfunction of other electronic devices that are being used even closer.

【0005】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るLC素子の開発が望まれる。
In order to remove such noise, various noise filters are generally used in electronic circuits.
In particular, since many electronic devices with various configurations are used in recent years, regulations on noise have become more and more stringent, and as a small, high-performance noise filter that can reliably remove generated noise. Development of a functional LC element is desired.

【0006】このようなLC素子の1つとして、特開平
3−259608号公報に開示されたLCノイズフィル
タが知られている。このLCノイズフィルタは、L成分
とC成分とが分布定数的に存在するものであり、集中定
数タイプのLCノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。
As one of such LC elements, the LC noise filter disclosed in Japanese Patent Laid-Open No. 3-259608 is known. This LC noise filter has an L component and a C component in a distributed constant, and can obtain good attenuation characteristics over a relatively wide band as compared with a lumped constant type LC noise filter. is there.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述したL
Cノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。
By the way, the above-mentioned L
The C noise filter is manufactured by forming a capacitor conductor on one surface of an insulating sheet and an inductor conductor on the other surface, and then folding the insulating sheet. However, there is a problem that the manufacturing process becomes complicated because such processes are required.

【0008】また、このLCノイズフィルタをICやL
SIの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、LCノイズフィルタとIC等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。
Also, this LC noise filter is used as an IC or L
When used by inserting directly into the SI power supply line or signal line, the LC noise filter and the IC, etc. must be wired, and there is the problem that it takes time to assemble the components.

【0009】また、このLCノイズフィルタは部品単体
として形成されるため、ICやLSIの回路に含ませ
て、すなわちICやLSI等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。
Further, since this LC noise filter is formed as a single component, there is a problem that it is almost impossible to include it in an IC or LSI circuit, that is, to insert it in an internal conduit of the IC or LSI. there were.

【0010】さらに、このLCノイズフィルタにおいて
分布定数的に形成されるキャパシタは、インダクタ用導
電体とキャパシタ用導電体のそれぞれの形状や配置によ
り決定されるため、部品として完成した後はキャパシタ
ンスが一定となり、全体としての特性も固定化されてし
まい汎用性がないという問題があった。例えば、キャパ
シタンスのみを変更したい場合にはキャパシタ用導電体
の形状を変更する必要があり、組み込んだ回路中で必要
に応じてキャパシタンスを任意に変更して使用すること
は困難である。
Furthermore, the capacitor formed in a distributed constant in this LC noise filter is determined by the shape and arrangement of each of the inductor conductor and the capacitor conductor, so that the capacitance is constant after the component is completed. Therefore, there is a problem that the characteristics as a whole are fixed and there is no versatility. For example, when it is desired to change only the capacitance, it is necessary to change the shape of the capacitor conductor, and it is difficult to arbitrarily change and use the capacitance in the incorporated circuit.

【0011】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもICやLSIの一部として形成することが可
能なLC素子,半導体装置及びLC素子の製造方法を提
供することにある。
Therefore, the present invention was created in view of the above-mentioned points, and its purpose is to simplify the manufacturing process and to eliminate the work of assembling parts in the subsequent steps, and further to realize the IC and LSI. An object of the present invention is to provide an LC element that can be formed as a part, a semiconductor device, and a method for manufacturing the LC element.

【0012】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを必要に応じて変えることによ
り特性を任意に変更することができるLC素子,半導体
装置およびLC素子の製造方法を提供することにある。
Another object of the present invention is to provide an LC element, a semiconductor device and a method for manufacturing an LC element, the characteristics of which can be arbitrarily changed by changing the capacitance existing in a distributed constant as required. To do.

【0013】[0013]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1のLC素子は、同一平面内であって、
ほぼ同心状で隣接して配置された渦巻き形状の2つの電
極と、前記2つの電極に沿った位置に形成され、これら
2つの電極のいずれか一方にp領域が、他方にn領域が
電気的に接続された渦巻き形状のpn接合層と、を備
え、前記2つの電極のそれぞれによって形成されるイン
ダクタと、これら2つの電極間の前記pn接合層によっ
て形成されるキャパシタとが分布定数的に存在し、前記
2つの電極の少なくとも一方を信号入出力路として用い
ることを特徴とする。
In order to solve the above-mentioned problems, the LC element according to claim 1 is in the same plane,
Two spiral-shaped electrodes that are arranged substantially concentrically and adjacent to each other, and a p region is formed at a position along the two electrodes, and a p region is electrically connected to one of these two electrodes and an n region is electrically connected to the other. A spiral-shaped pn junction layer connected to each other, and an inductor formed by each of the two electrodes and a capacitor formed by the pn junction layer between these two electrodes exist in a distributed constant manner. However, at least one of the two electrodes is used as a signal input / output path .

【0014】請求項2のLC素子は、同一平面内であっ
て、ほぼ同心状で隣接して配置された長さが異なる渦巻
き形状の2つの電極と、前記2つの電極の短い方に沿っ
た位置に形成され、前記2つの電極のいずれか一方にp
領域が、他方にn領域が電気的に接続された渦巻き形状
のpn接合層と、を備え、前記2つの電極のそれぞれに
よって形成されるインダクタと、これら2つの電極間の
前記pn接合層によって形成されるキャパシタとが分布
定数的に存在し、前記2つの電極の少なくとも一方を
号入出力路として用いることを特徴とする。
According to another aspect of the LC element of the present invention, two spirally-shaped electrodes having different lengths, which are arranged concentrically and adjacent to each other in the same plane, are arranged along the shorter side of the two electrodes. Is formed at a position, and p is formed on either one of the two electrodes.
A spiral-shaped pn junction layer in which an n region is electrically connected to the other region, the inductor formed by each of the two electrodes, and the pn junction layer between the two electrodes. a capacitor is present in distributed constant to be, Shin at least one of the two electrodes
It is used as a signal input / output path .

【0015】請求項3のLC素子は、請求項1または2
のLC素子において、前記2つの電極のいずれか一方を
複数に分割し、あるいは前記2つの電極のいずれか一方
とともに対応する前記pn接合層を複数に分割し、分割
された複数の電極片のそれぞれの一部を電気的に接続す
ることを特徴とする。
The LC element of claim 3 is the same as that of claim 1 or 2.
In the LC element, one of the two electrodes is divided into a plurality of pieces, or the corresponding pn junction layer is divided into a plurality of pieces together with one of the two electrodes, and each of a plurality of divided electrode pieces is divided. It is characterized in that a part of is electrically connected.

【0016】請求項4のLC素子は、請求項1〜3のい
ずれかのLC素子において、渦巻き形状の前記2つの電
極のいずれか一方の両端近傍に設けられた第1及び第2
の入出力電極と、渦巻き形状の前記2つの電極の他方の
一端近傍に設けられたアース電極と、を有し、前記第1
及び第2の入出力電極のいずれか一方から信号を入力
し、他方から信号を出力するとともに、前記アース電極
を固定電位の電源に接続あるいは接地することを特徴と
する。
An LC element according to a fourth aspect is the LC element according to any one of the first to third aspects, wherein the first and second LC elements are provided near both ends of one of the two spiral electrodes.
The input / output electrode and a ground electrode provided near one end of the other of the two spiral electrodes,
And a signal is output from the other of the second input / output electrodes and a signal is output from the other, and the earth electrode is connected to a fixed potential power source or grounded.

【0017】請求項5のLC素子は、請求項1または2
のLC素子において、前記2つの電極のいずれか一方の
両端近傍に設けられた第1及び第2の入出力電極と、前
記2つの電極の他方の両端近傍に設けられた第3及び第
4の入出力電極と、を有し、前記2つの電極のそれぞれ
を信号入出力路とするコモンモード型の素子として用い
られることを特徴とする。
The LC element of claim 5 is the same as claim 1 or 2
In the LC element, the first and second input / output electrodes provided near both ends of one of the two electrodes, and the third and fourth input / output electrodes provided near both ends of the other of the two electrodes. And an input / output electrode, and each of the two electrodes is used as a common mode type element as a signal input / output path.

【0018】請求項6のLC素子は、請求項1〜5のい
ずれかのLC素子において、渦巻き形状の前記2つの電
極に対して、前記pn接合層の逆バイアスの電圧レベル
の信号の入力を行なうことを特徴とする。
An LC element according to a sixth aspect is the LC element according to any one of the first to fifth aspects, wherein a signal of a reverse bias voltage level of the pn junction layer is input to the two spiral electrodes. It is characterized by performing.

【0019】請求項7のLC素子は、請求項1〜5のい
ずれかのLC素子において、前記pn接合層に所定の逆
バイアス電圧を印加するバイアス回路と、入力信号から
直流成分を除去した信号を前記2つの電極の少なくとも
一方に入力する直流成分除去回路と、をさらに含むこと
を特徴とする。
An LC element according to a seventh aspect is the LC element according to any one of the first to fifth aspects, wherein the bias circuit applies a predetermined reverse bias voltage to the pn junction layer, and a signal obtained by removing a DC component from an input signal. Is further input to at least one of the two electrodes, and a direct current component removing circuit is further included.

【0020】請求項8のLC素子は、請求項1〜5のい
ずれかのLC素子において、渦巻き形状の前記2つの電
極の少なくとも一方と前記pn接合層との間に絶縁層を
形成するとともに、前記pn接合層に所定の逆バイアス
電圧を印加するバイアス回路を設けることを特徴とす
る。
An LC element according to claim 8 is the LC element according to any one of claims 1 to 5, wherein an insulating layer is formed between at least one of the two spiral electrodes and the pn junction layer, A bias circuit for applying a predetermined reverse bias voltage is provided to the pn junction layer.

【0021】請求項9のLC素子は、請求項7または8
のLC素子において、前記バイアス回路は前記pn接合
層に印加する逆バイアス電圧を変更可能であり、前記p
n接合層に印加する逆バイアス電圧を変えることにより
前記pn接合層が有するキャパシタンスを任意に変更す
ることを特徴とする。
The LC device according to claim 9 is the LC device according to claim 7 or 8.
In the LC element, the bias circuit can change the reverse bias voltage applied to the pn junction layer,
The capacitance of the pn junction layer is arbitrarily changed by changing the reverse bias voltage applied to the n junction layer.

【0022】請求項10の半導体装置は、請求項1〜9
のいずれかのLC素子を基板の一部として形成し、渦巻
き形状の前記2つの電極の少なくとも一方を信号ライン
あるいは電源ラインに挿入して一体成形したことを特徴
とする。
A semiconductor device according to claim 10 is the semiconductor device according to any one of claims 1 to 9.
One of the LC elements is formed as a part of the substrate, and at least one of the two spiral electrodes is inserted into a signal line or a power supply line for integral molding.

【0023】請求項11のLC素子は、請求項1〜3の
いずれかのLC素子において、半導体基板上に前記pn
接合層を、さらにその上に渦巻き形状の前記2つの電極
を形成し、この半導体基板の全表面に化学液相法により
絶縁膜を形成し、この絶縁膜の一部をエッチングあるい
はレーザ光照射によって除去して孔をあけ、その孔を半
田で表面に盛り上がる程度に封じることにより端子付け
を行なうことを特徴とする。
The LC element according to claim 11 is the LC element according to any one of claims 1 to 3, wherein the pn is formed on a semiconductor substrate.
A bonding layer is further formed on the bonding layer, and the two spiral electrodes are formed on the entire surface of the semiconductor substrate by a chemical liquid phase method.
It is characterized in that an insulating film is formed, a part of the insulating film is removed by etching or laser light irradiation to form a hole, and the hole is sealed with solder so that it is raised to the surface for terminal attachment.

【0024】請求項12のLC素子の製造方法は、半導
体基板に、渦巻き形状のp領域あるいはn領域を形成す
る第1の工程と、前記第1の工程において形成されたp
領域あるいはn領域の表面の一部に、反転層であるn領
域あるいはp領域を形成することにより、渦巻き形状の
pn接合層を形成する第2の工程と、前記pn接合層の
表面であって、p領域及びn領域のそれぞれに電気的に
接続された渦巻き形状の2つの電極を形成する第3の工
程と、渦巻き形状の前記2つの電極のそれぞれに接続さ
れる配線層を形成する第4の工程と、を含むことを特徴
とする。
According to a twelfth aspect of the present invention, there is provided a method of manufacturing an LC device, comprising: a first step of forming a spiral p-type region or an n-type region on a semiconductor substrate;
A second step of forming a spiral pn junction layer by forming an n region or a p region which is an inversion layer on a part of the surface of the region or the n region, and the surface of the pn junction layer. , A third step of forming two spiral-shaped electrodes electrically connected to each of the p-region and the n-region, and a fourth step of forming a wiring layer connected to each of the two spiral-shaped electrodes The process of and is included.

【0025】[0025]

【作用】請求項1のLC素子では、渦巻き形状の2つの
電極がほぼ同心状に、すなわちほぼ平行に周回するよう
に形成されている。したがって、これら2つの電極のそ
れぞれはインダクタとして機能する。また、これら2つ
の電極間にはpn接合層がこれら2つの電極に沿って形
成されており、このpn接合層によって2つの電極の間
には分布定数的なキャパシタが形成される。
In the LC device of the first aspect, the two spiral electrodes are formed so as to be substantially concentric, that is, to circulate substantially in parallel. Therefore, each of these two electrodes functions as an inductor. Further, a pn junction layer is formed between these two electrodes along these two electrodes, and a distributed constant capacitor is formed between the two electrodes by this pn junction layer.

【0026】したがって、上述した2つの電極の少くと
も一方に入力された信号は、分布定数的に存在するイン
ダクタおよびキャパシタを介して伝搬され、広い帯域に
わたり良好な減衰特性が得られる。
Therefore, the signal input to at least one of the above-mentioned two electrodes is propagated through the inductor and the capacitor existing in a distributed constant, and a good attenuation characteristic can be obtained over a wide band.

【0027】特に、請求項1のLC素子は、半導体基板
上に渦巻き形状のpn接合層を形成するとともに、さら
にその表面側に渦巻き形状の2つの電極を形成すること
により製造することができ、製造が非常に容易となる。
また、このLC素子は、半導体基板上に形成されるた
め、ICやLSIの一部として形成することも可能であ
り、このような部品の一部として形成した場合には、後
工程における部品の組み付け作業を省略することができ
る。
In particular, the LC element of claim 1 can be manufactured by forming a spiral pn junction layer on a semiconductor substrate and further forming two spiral electrodes on the surface side thereof. Very easy to manufacture.
Further, since this LC element is formed on a semiconductor substrate, it can be formed as a part of an IC or an LSI. Assembly work can be omitted.

【0028】また、請求項2のLC素子では、上述した
渦巻き形状の2つの電極のいずれか一方を短く形成して
いる。この場合であっても同様に、長さが異なる2つの
電極のそれぞれはインダクタとして機能し、これらの電
極間にはpn接合層によって形成されるキャパシタが分
布定数的に存在する。したがって、このLC素子は広い
帯域にわたって良好な減衰特性を有するとともに、製造
容易及び基板の一部として形成することが可能であると
いう効果がある。
Further, in the LC element of the second aspect, either one of the above-mentioned two spiral electrodes is formed short. Even in this case, similarly, each of the two electrodes having different lengths functions as an inductor, and a capacitor formed by the pn junction layer exists between these electrodes in a distributed constant manner. Therefore, this LC element has an effect that it has good attenuation characteristics over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0029】また、請求項3のLC素子は、上述した2
つの電極のいずれか一方を複数の電極片に分割するとと
もにこれらの一部を電気的に接続して使用する。この場
合には、分割されていない他方の渦巻き形状の電極を信
号入出力路として用いることにより、上述したLC素子
とは特性の異なる分布定数型のLC素子となる。
The LC element according to claim 3 has the above-mentioned 2
Either one of the two electrodes is divided into a plurality of electrode pieces, and a part of these is electrically connected for use. In this case, by using the other undivided spiral-shaped electrode as a signal input / output path, a distributed constant type LC element having characteristics different from those of the LC element described above is obtained.

【0030】特に、請求項4では、上述した各LC素子
の渦巻き形状の電極のいずれか一方の両端近傍に第1及
び第2の入出力電極を設けるとともに、渦巻き形状の他
方の電極の一方端近傍にアース電極を設けることによ
り、第1及び第2の入出力電極が設けられた側の渦巻き
形状の電極が信号入出力路として使用される3端子型の
LC素子が形成される。
In particular, in claim 4, the first and second input / output electrodes are provided near both ends of one of the spiral electrodes of each of the LC elements described above, and one end of the other spiral electrode is provided. By providing the ground electrode in the vicinity, a three-terminal type LC element in which the spiral electrode on the side where the first and second input / output electrodes are provided is used as a signal input / output path is formed.

【0031】また、請求項5では、他方の渦巻き形状の
電極の両端にも第3及び第4の入出力電極を設けること
により、4端子コモンモード型のLC素子が形成され
る。
Further, in the present invention, a four-terminal common mode type LC element is formed by providing the third and fourth input / output electrodes at both ends of the other spiral electrode.

【0032】また、請求項6のLC素子では、上述した
渦巻き形状の2つの電極のそれぞれに対して、pn接合
層に逆バイアスがかかるような電圧レベルの信号を入力
することにより、2つの電極間に分布定数的にキャパシ
タが確実に形成されるようになっている。
Further, in the LC element according to the sixth aspect, a signal having a voltage level such that a reverse bias is applied to the pn junction layer is input to each of the above-mentioned two spiral electrodes, so that the two electrodes are formed. Capacitors are surely formed in the distribution constant.

【0033】すなわち、pn接合層においては逆バイア
スをかけたときにキャパシタとして機能させることがで
きるため、渦巻き形状のpn接合層がキャパシタとして
機能するような信号を入力することにより、全体として
広い帯域で良好な減衰特性を有するLC素子として動作
することができる。
That is, since the pn junction layer can function as a capacitor when a reverse bias is applied, by inputting a signal such that the spiral pn junction layer functions as a capacitor, a wide band is obtained as a whole. Therefore, it can operate as an LC element having good attenuation characteristics.

【0034】また、請求項7のLC素子においては、こ
のpn接合層に対する逆バイアス電圧をバイアス回路に
よって印加している。また、これに対応して直流成分除
去回路が設けられており、入力信号から直流成分が除去
された信号がバイアス回路から印加される逆バイアス電
圧に重畳されて入力される。これにより、pn接合層を
完全に逆バイアスで用いることができ、渦巻き形状の2
つの電極間に確実にキャパシタを形成することができ
る。
Further, in the LC element of the seventh aspect, the reverse bias voltage to the pn junction layer is applied by the bias circuit. Further, a DC component removing circuit is provided corresponding to this, and the signal from which the DC component has been removed from the input signal is input while being superimposed on the reverse bias voltage applied from the bias circuit. As a result, the pn junction layer can be used with a complete reverse bias, and the spiral-shaped 2
A capacitor can be reliably formed between two electrodes.

【0035】また、請求項8のLC素子では、上述した
渦巻き形状の2つの電極の少なくとも一方とpn接合層
との間に絶縁層を形成し、バイアス回路によってpn接
合層に逆バイアス電圧を印加している。したがって、こ
の場合もpn接合層を確実にキャパシタとして動作させ
ることができ、全体として広い帯域において良好な減衰
特性を有するLC素子として動作する。また、この場合
には絶縁層によって渦巻き形状の電極とpn接合層とが
直流的に分離されているため、上述した請求項7で用い
るような直流成分除去回路を付加する必要はない。
Further, in the LC element of claim 8, an insulating layer is formed between at least one of the two spiral electrodes and the pn junction layer, and a reverse bias voltage is applied to the pn junction layer by a bias circuit. is doing. Therefore, also in this case, the pn junction layer can be surely operated as a capacitor, and as a whole, it operates as an LC element having a good attenuation characteristic in a wide band. Further, in this case, since the spiral electrode and the pn junction layer are separated from each other in terms of direct current by the insulating layer, it is not necessary to add the direct current component removing circuit as used in the above-mentioned claim 7.

【0036】また、請求項9のLC素子では、上述した
バイアス回路によって印加する逆バイアス電圧を可変に
設定することができる。これにより、渦巻き形状の2つ
の電極間に形成されるキャパシタの容量を任意に変更す
ることができ、減衰特性を必要に応じて可変に制御する
ことができる。
Further, in the LC element of the ninth aspect, the reverse bias voltage applied by the bias circuit described above can be variably set. As a result, the capacitance of the capacitor formed between the two spiral electrodes can be arbitrarily changed, and the attenuation characteristic can be variably controlled as necessary.

【0037】また、請求項10の半導体装置では、上述
した各請求項のLC素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。
According to a tenth aspect of the semiconductor device, the LC element according to each of the above-mentioned aspects is formed so as to be inserted into a signal line or a power supply line in a part of the substrate. As a result, it can be manufactured integrally with other components on the semiconductor substrate, which facilitates the manufacturing and eliminates the work of assembling the components in the subsequent process.

【0038】また、請求項11のLC素子は、上述した
請求項1〜3のいずれかのLC素子を半導体基板上に形
成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のLC素子
を簡単に製造することができ、表面実装型とすることに
よりこのLC素子の組み付け作業も容易となる。
In the LC element of claim 11, an insulating film is formed on the entire surface by a chemical liquid phase method after the LC element of any of claims 1 to 3 described above is formed on a semiconductor substrate. After that, a hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface mount type LC element, and the surface mount type LC element also facilitates the assembling work of the LC element.

【0039】また、請求項12のLC素子の製造方法
は、上述した各LC素子を半導体製造技術を適用して製
造するための方法である。すなわち、第1の工程におい
て渦巻き形状のp領域あるいはn領域を形成し、次に第
2工程においてその一部に反転層であるn領域あるいは
p領域を形成することにより、全体として渦巻き形状を
有するpn接合層が形成される。そして、第3の工程に
おいて渦巻き形状の2つの電極を形成することにより上
述したLC素子が完成する。また、必要に応じてその後
の工程で渦巻き形状の2つの電極のそれぞれに接続され
る配線層が形成される。
A method of manufacturing an LC element according to a twelfth aspect is a method for manufacturing each of the above-mentioned LC elements by applying a semiconductor manufacturing technique. That is, a spiral p-type region or n-type region is formed in the first step, and then an inversion layer n-type region or p-type region is formed in a part of it in the second step to have a spiral shape as a whole. A pn junction layer is formed. Then, in the third step, the two electrodes having a spiral shape are formed to complete the LC element described above. Further, if necessary, a wiring layer connected to each of the two spiral electrodes is formed in a subsequent step.

【0040】このように、上述したLC素子は一般的な
半導体製造技術を応用することにより製造することがで
き、小型化あるいは低コスト化が可能であるとともに、
複数個同時に大量生産することも可能となる。
As described above, the above-mentioned LC element can be manufactured by applying a general semiconductor manufacturing technique, and it is possible to reduce the size and cost, and
It is possible to mass-produce a plurality of pieces at the same time.

【0041】[0041]

【実施例】以下、本発明を適用した一実施例のLC素子
について、図面を参照しながら具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An LC device of one embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0042】第1実施例 図1は、本発明を適用した第1実施例のLC素子の平面
図である。また、図2は図1のA−A線拡大断面図であ
る。
First Embodiment FIG. 1 is a plan view of an LC device of a first embodiment to which the present invention is applied. 2 is an enlarged sectional view taken along the line AA of FIG.

【0043】これらの図に示すように、本実施例のLC
素子100は、半導体基板であるp型シリコン基板(p
−Si基板)24の表面付近に形成された渦巻き形状の
+領域22と、さらにその一部に形成された渦巻き形
状のp+ 領域20とを含んでおり、これらのn+ 領域2
2とp+ 領域20とがpn接合層26を形成している。
また、上述したp−Si基板24に比べて、n+ 領域2
2およびp+ 領域20のそれぞれは不純物濃度が高目に
設定されており、このp−Si基板24とn+領域22
との間に逆バイアス電圧を印加することによりアイソレ
ーション領域として機能するようになっている。実際
は、後述するアース電極18と同電位とすることにより
確実に逆バイアスの電圧を印加すればよい。
As shown in these figures, the LC of this embodiment is
The device 100 is a p-type silicon substrate (p
And -Si substrate) of spiral shape formed in the vicinity of 24 the surface of the n + regions 22, it includes further and its p + region 20 of the part which is formed in a spiral shape, these n + regions 2
2 and the p + region 20 form a pn junction layer 26.
Further, as compared with the p-Si substrate 24 described above, the n + region 2
2 and the p + region 20 are set to have a high impurity concentration, and the p-Si substrate 24 and the n + region 22 are
A reverse bias voltage is applied between and to function as an isolation region. Actually, the reverse bias voltage may be surely applied by setting the same potential as that of the ground electrode 18 described later.

【0044】また、本実施例のLC素子100は、上述
したn+ 領域22の表面側であって、このn+ 領域22
に沿った位置に渦巻き形状の第1のスパイラル電極10
が形成されている。同様に、p+ 領域20の表面側であ
って、p+ 領域20に沿った位置に第2のスパイラル電
極12が形成されている。そして、第1のスパイラル電
極10の両端には2つの入出力電極14,16が接続さ
れている。第2のスパイラル電極12の一方端(例えば
外周側)にはアース電極18が設けられている。このよ
うに、第1及び第2のスパイラル電極10,12に対す
る入出力電極14,16あるいはアース電極18の取り
付けは、図1に示すように薄いn+ 領域22あるいはp
+ 領域20を傷付けないように能動領域の外側で行われ
る。
Further, the LC element 100 of this embodiment is on the surface side of the above-mentioned n + region 22, and the n + region 22 is
Spiral-shaped first spiral electrode 10 at a position along the
Are formed. Similarly, a surface side of the p + region 20, the second spiral electrode 12 is formed at a position along the p + region 20. Two input / output electrodes 14 and 16 are connected to both ends of the first spiral electrode 10. A ground electrode 18 is provided at one end (for example, the outer peripheral side) of the second spiral electrode 12. As described above, the attachment of the input / output electrodes 14 and 16 or the ground electrode 18 to the first and second spiral electrodes 10 and 12 is performed by using the thin n + region 22 or p as shown in FIG.
+ Outside the active area so as not to damage the area 20.

【0045】このような構造を有する本実施例のLC素
子100は、渦巻き形状を有している第1及び第2のス
パイラル電極10,12がそれぞれインダクタ導体とし
て機能することになる。また、第1及び第2のスパイラ
ル電極10,12のそれぞれに電気的に接続されたpn
接合層26が逆バイアスの状態で使用されると渦巻き形
状のキャパシタとして機能する。したがって、第1及び
第2のスパイラル電極10,12により形成されるイン
ダクタとpn接合層26によって形成されるキャパシタ
が分布定数的に存在するLC素子100が形成される。
In the LC element 100 of this embodiment having such a structure, the spiral first and second spiral electrodes 10 and 12 respectively function as inductor conductors. In addition, the pn electrically connected to each of the first and second spiral electrodes 10 and 12
When the bonding layer 26 is used in the reverse bias state, it functions as a spiral capacitor. Therefore, the LC element 100 in which the inductor formed by the first and second spiral electrodes 10 and 12 and the capacitor formed by the pn junction layer 26 exist in a distributed constant is formed.

【0046】図3は、本実施例のLC素子100の等価
回路を示す図である。同図(A)に示すように、第1の
スパイラル電極10がインダクタンスL1を有するイン
ダクタとして機能し、一方の入出力電極14から入力さ
れた信号がこの第1のスパイラル電極10を介して伝搬
され他方の入出力電極16から出力される。また、第2
のスパイラル電極12がインダクタンスL2を有するイ
ンダクタとして機能し、一方端に設けられたアース電極
18が接地され、あるいは固定電位Eの電源に接続され
て使用される。
FIG. 3 is a diagram showing an equivalent circuit of the LC element 100 of this embodiment. As shown in FIG. 3A, the first spiral electrode 10 functions as an inductor having an inductance L1, and a signal input from one of the input / output electrodes 14 is propagated through the first spiral electrode 10. It is output from the other input / output electrode 16. Also, the second
The spiral electrode 12 functions as an inductor having the inductance L2, and the ground electrode 18 provided at one end is grounded or is used by being connected to the power supply of the fixed potential E.

【0047】このような接続状態において、入出力電極
14に入力される電圧レベルをアース電極18の電圧レ
ベル(0Vあるいは固定電位E)よりも高く設定した場
合には、n+ 領域22とp+ 領域20とからなるpn接
合層26に逆バイアス電圧がかかるため、このpn接合
層26がキャパシタタンスCを有するキャパシタとして
機能する。また、このキャパシタは第1のスパイラル電
極10と第2のスパイラル電極12との全長にわたって
分布定数的に形成されており、従来の集中定数型のLC
素子にはない優れた減衰特性を発揮することができる。
In such a connection state, when the voltage level input to the input / output electrode 14 is set higher than the voltage level of the ground electrode 18 (0 V or fixed potential E), the n + region 22 and the p + region 22 are connected. Since a reverse bias voltage is applied to the pn junction layer 26 including the region 20, the pn junction layer 26 functions as a capacitor having the capacitor C. In addition, this capacitor is formed in a distributed constant over the entire length of the first spiral electrode 10 and the second spiral electrode 12, and is a conventional lumped constant LC.
It is possible to exhibit excellent damping characteristics that the element does not have.

【0048】また、図3(B)は、pn接合層26に強
制的に逆バイアス電圧を印加したものであり、これによ
り確実にpn接合層26をキャパシタとして動作させる
ことができる。具体的には、入出力電極14とアース電
極18との間に所定の逆バイアス電圧を印加するための
バイアス用電源28を接続するとともに、入力信号の中
の直流成分のみを除去するためのコンデンサ30を入出
力電極14側に接続する。このような回路を付加するこ
とにより、pn接合層26に対して一定の逆バイアス電
圧を常に印加することができるとともに、この逆バイア
ス電圧に重畳された信号を本実施例のLC素子100に
入力することができる。
In FIG. 3B, a reverse bias voltage is forcibly applied to the pn junction layer 26, which allows the pn junction layer 26 to reliably operate as a capacitor. Specifically, a bias power supply 28 for applying a predetermined reverse bias voltage is connected between the input / output electrode 14 and the ground electrode 18, and a capacitor for removing only the DC component in the input signal. 30 is connected to the input / output electrode 14 side. By adding such a circuit, a constant reverse bias voltage can be constantly applied to the pn junction layer 26, and a signal superimposed on this reverse bias voltage is input to the LC element 100 of this embodiment. can do.

【0049】なお、入出力電極16から出力される信号
には逆バイアス電圧が加わっているため、さらにその外
側にコンデンサ32を接続することにより、この逆バイ
アス電圧分を除去することが望ましい。
Since the signal output from the input / output electrode 16 is applied with a reverse bias voltage, it is desirable to remove the reverse bias voltage by connecting a capacitor 32 to the outside of the signal.

【0050】また、図3(C)は、上述したバイアス用
電源28に代えて、逆バイアスの電圧レベルを任意に変
更することができる可変バイアス用電源34を接続した
ものである。一般に、pn接合層26に印加される逆バ
イアス電圧の大小に応じてpn接合面に生じる空乏層の
幅が変化するため、これにともないキャパシタンスCも
変動する。したがって、2つの入出力電極14,16を
介してpn接合層26に印加される逆バイアス電圧を変
えることより、分布定数的に存在するキャパシタンス
Cを任意に変化させ、LC素子100全体としての減衰
特性を調整あるいは変更することができる。
Further, in FIG. 3C, instead of the bias power source 28 described above, a variable bias power source 34 capable of arbitrarily changing the reverse bias voltage level is connected. In general, the width of the depletion layer generated at the pn junction surface changes according to the magnitude of the reverse bias voltage applied to the pn junction layer 26, and the capacitance C also changes accordingly. Therefore, more varying the reverse bias voltage applied to the pn junction layer 26 via the two output electrodes 14 and 16, distributed constant arbitrarily varying the capacitance C present, LC element 100 as a whole The damping characteristics can be adjusted or changed.

【0051】図4は、本実施例のLC素子100の製造
工程を示す図であり、図1のB−B線断面の各製造工程
毎の状態が示されている。
FIG. 4 is a view showing the manufacturing process of the LC element 100 of this embodiment, and shows the state of each manufacturing process of the cross section taken along the line BB of FIG.

【0052】エピタキシャル層の成長:まず最初に、
p−Si基板24(ウエハ)表面の酸化膜を除去した後
に、p−Si基板24の表面全体にn+ 形エピタキシャ
ル層25を成長させる(同図(A))。
Growth of Epitaxial Layer: First of all,
After removing the oxide film on the surface of the p-Si substrate 24 (wafer), the n + -type epitaxial layer 25 is grown on the entire surface of the p-Si substrate 24 (FIG. 8A).

【0053】アイソレーション領域の形成:次に、図
1に示したn+ 領域22及びp+ 領域20を除く領域を
アイソレーション領域とするために、p形不純物の拡散
あるいはイオン注入を行なう。
Formation of isolation region: Next, p-type impurities are diffused or ions are implanted to make the region other than the n + region 22 and the p + region 20 shown in FIG. 1 into an isolation region.

【0054】具体的には、まずエピタキシャル層25の
表面を熱酸化して酸化膜70を形成する。そして、フォ
トリソグラフィによってp領域を形成すべき位置の酸化
膜70を除去した後に、p形不純物を熱拡散あるいはイ
オン注入により選択的に添加することにより、p領域が
選択的に形成される。このようにして形成されたp領域
は、p−Si基板24の一部となってアイソレーション
領域を形成する(同図(B))。
Specifically, first, the surface of the epitaxial layer 25 is thermally oxidized to form the oxide film 70. Then, after removing the oxide film 70 at the position where the p region is to be formed by photolithography, the p region is selectively formed by selectively adding p-type impurities by thermal diffusion or ion implantation. The p region thus formed becomes a part of the p-Si substrate 24 to form an isolation region (FIG. 2 (B)).

【0055】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層25によ
って渦巻き形状のn+ 領域22が形成される。
As a result of forming the isolation region in this way, the spiral-shaped n + region 22 is formed by the remaining epitaxial layer 25.

【0056】pn接合層の形成:次に、渦巻き形状に
形成されたn+ 領域22の一部にp形不純物を熱拡散あ
るいはイオン注入により導入することにより、渦巻き形
状のp+ 領域20を形成する。
Formation of pn junction layer: Next, a p-type impurity is introduced into a part of the spirally formed n + region 22 by thermal diffusion or ion implantation to form a spiral p + region 20. To do.

【0057】具体的には、まずn+ 領域22を含むp−
Si基板24の表面を熱酸化して酸化膜72を形成す
る。そして、フォトリソグラフィによってp+ 領域20
を形成すべき位置の酸化膜72を除去した後に、p形不
純物を熱拡散あるいはイオン注入により選択的に添加す
ることにより、p+ 領域20が選択的に形成される。
Specifically, first, p- containing the n + region 22
The surface of the Si substrate 24 is thermally oxidized to form an oxide film 72. Then, the p + region 20 is formed by photolithography.
After removing the oxide film 72 at the position where the p + region is to be formed, the p + region 20 is selectively formed by selectively adding p-type impurities by thermal diffusion or ion implantation.

【0058】このp+ 領域20は、先に形成されたn+
領域22中に形成する必要があるため、既に導入されて
いるn形不純物の量以上のp形不純物を添加することに
より、p+ 領域20が形成される(同図(C))。
The p + region 20 is formed by the n + formed previously.
Since it needs to be formed in the region 22, the p + region 20 is formed by adding the p-type impurity in an amount equal to or larger than the amount of the n-type impurity that has already been introduced (FIG. 7C).

【0059】このようにして、n+ 領域22とp+ 領域
20とからなる渦巻き形状のpn接合層26が形成され
る。
In this way, the spiral pn junction layer 26 consisting of the n + region 22 and the p + region 20 is formed.

【0060】スパイラル電極の形成:次に、熱酸化に
より表面に酸化膜74を形成した後にフォトリソグラフ
ィによってn+ 領域22とp+ 領域20のそれぞれの表
面に渦巻き形状の孔あけを行ない、その後この渦巻き形
状に孔あけされた部分に、例えばアルミニウムを蒸着す
ることにより第1及び第2のスパイラル電極10,12
を形成する(同図(D))。また、その後2つの入出力
電極14,16及びアース電極18のそれぞれをアルミ
ニウムの蒸着により形成する。
Formation of spiral electrode: Next, an oxide film 74 is formed on the surface by thermal oxidation, and then spiral holes are formed on the respective surfaces of the n + region 22 and the p + region 20 by photolithography. The first and second spiral electrodes 10 and 12 are formed by, for example, vapor-depositing aluminum on the spirally formed portion.
Are formed ((D) in the figure). Further, thereafter, each of the two input / output electrodes 14 and 16 and the ground electrode 18 is formed by vapor deposition of aluminum.

【0061】最後に、全面にP−ガラスを付着させた
後、加熱して平坦な表面を形成することによりLC素子
100が完成する。
Finally, P-glass is deposited on the entire surface and then heated to form a flat surface, whereby the LC element 100 is completed.

【0062】本実施例のLC素子100を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程と類似しており、pn接合層
26やその間のアイソレーション領域の形状等が異なる
ものである。したがって、一般のバイポーラトランジス
タを製造する工程においてフォトマスクの形状を変更す
ることにより対応することができ、製造が容易になると
ともに小型化にも適している。また、一般のバイポーラ
トランジスタやMOS−FET等の半導体部品と同一基
板上に形成することが可能であり、ICやLSIの一部
として形成することができる。しかも、ICやLSIの
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。
The process of manufacturing the LC element 100 of this embodiment is basically similar to the process of manufacturing a normal bipolar transistor or diode, and the shape of the pn junction layer 26 and the isolation region between them are different. It is different. Therefore, it can be dealt with by changing the shape of the photomask in the process of manufacturing a general bipolar transistor, which facilitates manufacturing and is suitable for downsizing. Further, it can be formed on the same substrate as semiconductor components such as general bipolar transistors and MOS-FETs, and can be formed as a part of IC or LSI. Moreover, when it is formed as a part of an IC or an LSI, it is possible to omit the work of assembling the parts in the subsequent process.

【0063】なお、上述した本実施例の製造工程におい
ては、最初にエピタキシャル成長によりn+領域を表面
全体に形成した後にアイソレーションを行なう場合を例
にとり説明したが、p−Si基板24の表面に酸化膜を
形成した後にフォトリソグラフィにより渦巻き形状のn
+領域22に対応する窓あけを行ない、この部分に熱拡
散あるいはイオン注入によりn形不純物を導入すること
によりn+領域22を形成した後に、同様の方法により
直接的にp+領域20を形成してもよい。また、pn接
合層を形成する方法については、一般的な半導体製造技
術を用いることができる。
In the above-described manufacturing process of the present embodiment, the case where the n + region is first formed on the entire surface by epitaxial growth and then isolation is performed has been described as an example. However, on the surface of the p-Si substrate 24, After forming the oxide film, the spiral n-shaped film is formed by photolithography.
+ Performs Apertures corresponding to the region 22, formed directly p + region 20 after formation of the n + region 22 by introducing n-type impurities by thermal diffusion or ion implantation in this part, in the same manner You may. Further, as a method of forming the pn junction layer, a general semiconductor manufacturing technique can be used.

【0064】このように、本実施例のLC素子100
は、第1及び第2のスパイラル電極10,12のそれぞ
れがインダクタを形成するとともに、これらの電極間に
形成された渦巻き形状のpn接合層26が逆バイアスで
使用されることによりキャパシタとして機能する。しか
も、第1及び第2のスパイラル電極10,12の全長に
わたってpn接合層26が形成されているため、第1及
び第2のスパイラル電極10,12に形成されるインダ
クタンスL1,L2とpn接合層26によって形成され
るキャパシタンスCとが分布定数的に存在する。
As described above, the LC device 100 of this embodiment is used.
Each of the first and second spiral electrodes 10 and 12 forms an inductor, and the spiral pn junction layer 26 formed between these electrodes functions as a capacitor by being used in reverse bias. . Moreover, since the pn junction layer 26 is formed over the entire length of the first and second spiral electrodes 10 and 12, the inductances L1 and L2 formed in the first and second spiral electrodes 10 and 12 and the pn junction layer are formed. The capacitance C formed by 26 exists in a distributed constant.

【0065】したがって、第2のスパイラル電極12の
一方端に設けられたアース電極18を接地あるいは固定
電位に接続するとともに、第1のスパイラル電極10を
信号の入出力路として用いた場合には、入力された信号
に対して広い帯域で良好な減衰特性を有するLC素子と
なる。
Therefore, when the ground electrode 18 provided at one end of the second spiral electrode 12 is connected to ground or a fixed potential and the first spiral electrode 10 is used as a signal input / output path, The LC element has a good attenuation characteristic in a wide band with respect to the input signal.

【0066】また、上述したようにこのLC素子100
は、一般のバイポーラトランジスタ等の製造技術を応用
して製造することができるため、製造が容易であり小型
化等にも適している。また、半導体基板の一部としてこ
のLC素子を製造した場合には他の部品との配線も同時
に行なうことができ、後工程における組み付け作業等が
不要となる。
Further, as described above, this LC device 100
Can be manufactured by applying the manufacturing technology of a general bipolar transistor and the like, and is therefore easy to manufacture and suitable for miniaturization. In addition, when this LC element is manufactured as a part of a semiconductor substrate, wiring with other components can be performed at the same time, which eliminates the need for assembling work in a subsequent process.

【0067】また、本実施例のLC素子100は、pn
接合層26に加える逆バイアス電圧の値を変えることに
より、分布定数的に形成されるキャパシタの容量Cを可
変に制御することができ、LC素子100の全体の周波
数特性を調整あるいは変更することができる。
In addition, the LC element 100 of this embodiment has a pn
By changing the value of the reverse bias voltage applied to the junction layer 26, the capacitance C of the capacitor formed in a distributed constant can be variably controlled, and the overall frequency characteristic of the LC element 100 can be adjusted or changed. it can.

【0068】第2実施例 次に、本発明の第2実施例のLC素子について、図面を
参照しながら具体的に説明する。
Second Embodiment Next, an LC element according to a second embodiment of the present invention will be specifically described with reference to the drawings.

【0069】上述した第1実施例のLC素子100は、
第1及び第2のスパイラル電極10,12がほぼ全長に
わたって平行に、すなわちほぼ同一の長さに形成された
ものであるが、本実施例のLC素子200は、図1に示
した第2のスパイラル電極12を約1ターン分短くする
とともに、これに対応するpn接合層26も約1ターン
分短くした点に特徴がある。
The LC device 100 of the first embodiment described above is
Parallel over the entire length first and second spiral electrode 10, 12 is substantially, ie, those that are formed on substantially the same length, LC element 200 of this embodiment, the second as shown in FIG. 1 The spiral electrode 12 is shortened by about 1 turn, and the corresponding pn junction layer 26 is shortened by about 1 turn.

【0070】図5は、第2実施例のLC素子200の平
面図である。図5に示すように第2のスパイラル電極1
2及び対応するpn接合層26を部分的に省略した場合
であっても、短くなった第2のスパイラル電極12によ
り形成されるインダクタと、短くなったpn接合層26
により形成されるキャパシタとが分布定数的に形成され
るため、図1に示したLC素子100と同様に良好な減
衰特性を有することになる。
FIG. 5 is a plan view of the LC device 200 of the second embodiment. As shown in FIG. 5, the second spiral electrode 1
2 and the corresponding pn junction layer 26 are partially omitted, the inductor formed by the shortened second spiral electrode 12 and the shortened pn junction layer 26
Since the capacitor formed by the above is formed in a distributed constant, it has a good attenuation characteristic as in the LC element 100 shown in FIG.

【0071】図6は、本実施例のLC素子200の等価
回路を示す図である。同図(A)に示すように、第2の
スパイラル電極12のターン数が少くなった分だけイン
ダクタンスL3も小さくなり、これに対応して分布定数
的に存在するキャパシタンスC1も小さくなる。
FIG. 6 is a diagram showing an equivalent circuit of the LC element 200 of this embodiment. As shown in FIG. 7A, the inductance L3 is reduced by the number of turns of the second spiral electrode 12, and correspondingly the capacitance C1 existing in a distributed constant is also reduced.

【0072】また、同図(B)及び同図(C)に示すよ
うに、入出力電極14とアース電極18との間にバイア
ス用電源28あるいは可変バイアス用電源34とともに
コンデンサ30を接続することにより、pn接合層26
の逆バイアスを確実に実現することができるとともに、
この逆バイアス電圧の値を可変に制御することにより特
性値が変更できる点は上述した第1実施例と同様であ
る。
Further, as shown in FIGS. 6B and 6C, a capacitor 30 is connected between the input / output electrode 14 and the ground electrode 18 together with the bias power source 28 or the variable bias power source 34. As a result, the pn junction layer 26
It is possible to reliably realize the reverse bias of
As in the first embodiment, the characteristic value can be changed by variably controlling the value of the reverse bias voltage.

【0073】このように、本実施例のLC素子200
は、一方が短い第1及び第2のスパイラル電極10,1
2とともに、これらの間にpn接合層26を形成するこ
とによりインダクタとキャパシタとが分布定数的に存在
し、良好な減衰特性を持った素子として機能することが
できる。また、LC素子200を半導体製造技術を利用
して製造できる点や、LSI等の一部として形成するこ
とができるとともにこの場合には後工程における配線処
理を省略できる等については上述した第1実施例のL
C素子100と同じである。
As described above, the LC device 200 of this embodiment
Is the first and second spiral electrodes 10, 1 whose one is short.
In addition, by forming the pn junction layer 26 between them, the inductor and the capacitor exist in a distributed constant manner and can function as an element having a good attenuation characteristic. The first described above the LC element 200 and that can be produced by using a semiconductor manufacturing technique, the points can be omitted wiring process in a subsequent step in this case or the like it is possible to form a part such as an LSI L of the embodiment
It is the same as the C element 100.

【0074】第3実施例 次に、本発明の第3実施例のLC素子300について図
面を参照しながら具体的に説明する。
[0074]Third embodiment Next, a diagram of the LC element 300 of the third embodiment of the present invention is shown.
A specific description will be given with reference to the surface.

【0075】上述した第1実施例のLC素子100及び
第2の実施例のLC素子200は、3端子型のノーマル
モード型素子として機能するものであるが、本実施例の
LC素子300は、4端子型のコモンモード型素子とし
て機能するよう形成されている点に特徴がある。
Although the LC element 100 of the first embodiment and the LC element 200 of the second embodiment described above function as a three-terminal type normal mode element, the LC element 300 of this embodiment is It is characterized in that it is formed so as to function as a 4-terminal common mode element.

【0076】図7は、第3実施例のLC素子の平面図で
ある。同図に示すように、第3実施例のLC素子300
は、第2のスパイラル電極12の両端に入出力電極3
6,38が設けられており、この点が図1に示したLC
素子100と異なっている。
FIG. 7 is a plan view of the LC device of the third embodiment. As shown in the figure, the LC device 300 of the third embodiment.
The input / output electrodes 3 on both ends of the second spiral electrode 12.
6 and 38 are provided, and this point shows the LC shown in FIG.
Different from the element 100.

【0077】図8は、第3実施例のLC素子の等価回路
を示す図である。同図(A)に示すように、2つの入出
力電極14,16の間に形成された第1のスパイラル電
極10がインダクタンスL1を有するインダクタとして
機能するとともに、2つの入出力電極36,38間に形
成された第2のスパイラル電極12がインダクタンスL
2を有するインダクタとして機能する。しかも、これら
2つのインダクタの間には、第1実施例のLC素子10
0と同様にキャパシタンスCを有するキャパシタがpn
接合層26により分布定数的に形成される。
FIG. 8 is a diagram showing an equivalent circuit of the LC element of the third embodiment. As shown in FIG. 3A, the first spiral electrode 10 formed between the two input / output electrodes 14 and 16 functions as an inductor having an inductance L1 and the space between the two input / output electrodes 36 and 38. The second spiral electrode 12 formed on the
2 functions as an inductor. Moreover, the LC element 10 of the first embodiment is provided between these two inductors.
A capacitor having a capacitance C similar to 0 is pn
The bonding layer 26 is formed in a distributed constant manner.

【0078】このように、本実施例のLC素子300は
第1のスパイラル電極10のみならず第2のスパイラル
電極12の両端にも2つの入出力電極36,38を設け
ることにより、良好な減衰特性をもった4端子コモンモ
ード型素子として機能することができる。
As described above, in the LC device 300 of this embodiment, the two input / output electrodes 36 and 38 are provided not only on the first spiral electrode 10 but also on the opposite ends of the second spiral electrode 12, so that good attenuation is achieved. It can function as a 4-terminal common mode element having characteristics.

【0079】また、pn接合層26は、第2のスパイラ
ル電極12に対して第1のスパイラル電極10の相対的
電位が高い逆バイアスのときにキャパシタとして動作す
るため、上述した4端子コモンモード素子として動作さ
せるためには、第1のスパイラル電極10側に入力する
信号レベルを第2のスパイラル電極12側に入力する信
号レベルよりも高く設定する必要がある。
Further, since the pn junction layer 26 operates as a capacitor when the first spiral electrode 10 has a high relative potential with respect to the second spiral electrode 12 in reverse bias, the above-mentioned four-terminal common mode element is used. In order to operate as, the signal level input to the first spiral electrode 10 side needs to be set higher than the signal level input to the second spiral electrode 12 side.

【0080】図8(B)は、第1及び第2のスパイラル
電極10,12間に強制的に逆バイアス電圧を印加する
ようにしたものであり、この逆バイアス電圧の印加はバ
イアス用電源28により行われる。また、本実施例のL
C素子300においては入出力電極14及び36の両方
に対して信号が入力されるため、第1実施例で用いたコ
ンデンサ30の他にコンデンサ40を入出力電極36側
に接続する。
In FIG. 8B, the reverse bias voltage is forcibly applied between the first and second spiral electrodes 10 and 12. The application of the reverse bias voltage is performed by the bias power supply 28. Done by. In addition, L of this embodiment
In the C element 300, since signals are input to both the input / output electrodes 14 and 36, the capacitor 40 is connected to the input / output electrode 36 side in addition to the capacitor 30 used in the first embodiment.

【0081】このように、2つのコンデンサ30,40
を用いることにより2つの入出力電極14,36のそれ
ぞれに入力される信号からは直流成分が取り除かれ、そ
れぞれの信号の交流成分のみがバイアス用電源28から
印加される逆バイアス電圧に重畳されて本実施例のLC
素子300に入力されるようになる。
Thus, the two capacitors 30, 40
By using, the DC component is removed from the signals input to the two input / output electrodes 14 and 36, and only the AC component of each signal is superimposed on the reverse bias voltage applied from the bias power supply 28. LC of this example
It is input to the element 300.

【0082】したがって、本実施例のLC素子300
は、pn接合層26に対して確実に逆バイアス電圧を印
加することができ、インダクタとともにキャパシタが分
布定数的に形成される。これにより、良好な減衰特性が
得られる。
Therefore, the LC device 300 of the present embodiment.
Can surely apply a reverse bias voltage to the pn junction layer 26, and a capacitor is formed in a distributed constant manner together with the inductor. As a result, good damping characteristics can be obtained.

【0083】また、図8(C)は、同図(B)のバイア
ス用電源28を可変バイアス用電源34に置き換えたも
のである。すなわち、可変バイアス用電源34により逆
バイアス電圧を可変に設定することができ、これにより
pn接合層26が有するキャパシタンスCの変更、すな
わちLC素子300全体の特性値の変更が可能となる。
Further, FIG. 8C is a diagram in which the bias power source 28 in FIG. 8B is replaced with a variable bias power source 34. That is, the reverse bias voltage can be variably set by the variable bias power supply 34, which allows the capacitance C of the pn junction layer 26 to be changed, that is, the characteristic value of the entire LC element 300 to be changed.

【0084】第4実施例 次に、本発明の第4実施例のLC素子について、図面を
参照しながら具体的に説明する。
Fourth Embodiment Next, an LC device according to a fourth embodiment of the present invention will be specifically described with reference to the drawings.

【0085】上述した各実施例のLC素子100,20
0,300のそれぞれは、第2のスパイラル電極12を
1本の導体で形成していたが、本実施例のLC素子40
0はこの第2のスパイラル電極12を複数の(例えば3
本の)分割電極片12−1,12−2,12−3に分割
した点に特徴がある。
The LC elements 100 and 20 of the above-mentioned respective embodiments
In each of 0 and 300, the second spiral electrode 12 was formed of one conductor, but the LC element 40 of the present embodiment was used.
0 is a plurality of second spiral electrodes 12 (for example, 3
It is characterized in that it is divided into (piece) divided electrode pieces 12-1, 12-2, 12-3.

【0086】図9は、第4実施例のLC素子の平面図で
ある。同図に示すように、第4実施例のLC素子400
は、図1に示したLC素子100に用いられている第2
のスパイラル電極12を3本の分割電極片12−1,1
2−2,12−3に置き換えた構造を有している。全体
として渦巻き形状を有するこれらの分割電極片12−1
〜12−3のそれぞれには、アース電極18が接続され
ており、3つのアース電極18を接地することにより、
各分割電極片12−1〜12−3のそれぞれによって形
成されるインダクタの一方端が接地される。あるいは、
3つのアース電極18を固定電位の電源に接続すること
により、各分割電極片12−1〜12−3のそれぞれに
よって形成されるインダクタの一方端がこの固定電位と
なる。
FIG. 9 is a plan view of the LC device of the fourth embodiment. As shown in the figure, the LC device 400 of the fourth embodiment
Is a second element used in the LC device 100 shown in FIG.
The spiral electrode 12 of the three divided electrode pieces 12-1, 1
It has a structure replaced with 2-2, 12-3. These divided electrode pieces 12-1 having a spiral shape as a whole
The ground electrode 18 is connected to each of ~ 12-3, and by grounding the three ground electrodes 18,
One end of the inductor formed by each of the divided electrode pieces 12-1 to 12-3 is grounded. Alternatively,
By connecting the three ground electrodes 18 to a power source having a fixed potential, one end of the inductor formed by each of the divided electrode pieces 12-1 to 12-3 has the fixed potential.

【0087】図10は、第4実施例のLC素子400の
等価回路を示す図である。同図(A)に示すように、第
1のスパイラル電極10の全体がインダクタンスL1を
有するインダクタとして機能するとともに、各分割電極
片12−1,12−2,12−3のそれぞれがインダク
タンスL3,L4,L5を有するインダクタとして機能
する。そして、第1のスパイラル電極10と各分割電極
片12−1〜12−3のそれぞれの間にあるpn接合層
26がキャパシタンスC1,C2,C3を有するキャパ
シタとして機能し、しかもこれらのキャパシタが分布定
数的に存在する。
FIG. 10 is a diagram showing an equivalent circuit of the LC element 400 of the fourth embodiment. As shown in FIG. 4A, the entire first spiral electrode 10 functions as an inductor having an inductance L1, and each of the divided electrode pieces 12-1, 12-2, 12-3 has an inductance L3. It functions as an inductor having L4 and L5. The pn junction layer 26 between the first spiral electrode 10 and each of the divided electrode pieces 12-1 to 12-3 functions as a capacitor having capacitances C1, C2, C3, and these capacitors are distributed. There is a constant number.

【0088】また、図10(B)及び同図(C)には、
強制的な逆バイアス電圧あるいは可変に設定可能な逆バ
イアス電圧を印加する場合の回路が示されている。これ
らの図は、図3(B)及び(C)に対応するものであ
り、このような回路構成とすることにより、pn接合層
26を確実にキャパシタとして動作させることができ、
あるいはこのキャパシタの容量を変えることによりLC
素子400全体としての特性を変更することができる。
Further, in FIG. 10 (B) and FIG. 10 (C),
A circuit for applying a forced reverse bias voltage or a variably settable reverse bias voltage is shown. These drawings correspond to FIGS. 3B and 3C. With such a circuit configuration, the pn junction layer 26 can be reliably operated as a capacitor,
Or by changing the capacity of this capacitor, LC
The characteristics of the element 400 as a whole can be changed.

【0089】本実施例のLC素子400においては、各
分割電極片12−1,12−2,12−3の自己インダ
クタンスL3,L4,L5が小さくなる。したがって、
これらの自己インダクタンスによるLC素子400全体
の特性の影響は小さくなり、第1のスパイラル電極10
が有するインダクタンスL1と分布定数的に形成される
キャパシタンスC1,C2,C3とによってLC素子全
体の特性がほぼ決定されることになる。
In the LC element 400 of this embodiment, the self-inductances L3, L4, L5 of the divided electrode pieces 12-1, 12-2, 12-3 are small. Therefore,
The influence of the characteristics of the entire LC element 400 due to these self-inductances is reduced, and the first spiral electrode 10
The characteristic of the LC element as a whole is substantially determined by the inductance L1 and the capacitances C1, C2, C3 formed in a distributed constant.

【0090】その他の実施例 次に、本発明のその他の実施例に係るLC素子につい
て、図面を参照しながら具体的に説明する。
Other Examples Next, LC elements according to other examples of the present invention will be specifically described with reference to the drawings.

【0091】図11及び図12は、化学液相法を用いて
端子付けを行なう場合の概略を示す図である。図11
は、図1等に対応する本実施例のLC素子500の平面
図であり、同図に示すように、LC素子500の第1及
び第2のスパイラル電極10,12の両端には、入出力
電極14等が設けられていない。このような形状を有す
る第1及び第2のスパイラル電極10,12を含む半導
体基板を切り離した後に、図12に図11のC−C線断
面を示すように、個別に切り離されたチップ(素子)の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
42を形成する。その後、エッチングにより第1及び第
2のスパイラル電極10,12の端部上のシリコン酸化
膜42を除去して孔をあけ、その孔を半田44で表面に
盛り上がる程度に封じることにより、突出した半田44
をプリント配線基板のランド等と直接接触させることが
できるので、表面実装に際して好都合である。
FIG. 11 and FIG. 12 are diagrams showing the outline of the case where terminals are attached using the chemical liquid phase method. Figure 11
FIG. 3 is a plan view of the LC element 500 of this embodiment corresponding to FIG. 1 and the like. As shown in the figure, input and output are provided at both ends of the first and second spiral electrodes 10 and 12 of the LC element 500. The electrode 14 and the like are not provided. After separating the semiconductor substrate including the first and second spiral electrodes 10 and 12 having such a shape, as shown in FIG. 12 showing a cross section taken along the line CC of FIG. A silicon oxide film 42 is formed as an insulating film on the entire surface of (1) by a chemical liquid phase method. After that, the silicon oxide film 42 on the end portions of the first and second spiral electrodes 10 and 12 is removed by etching to make a hole, and the hole is sealed with solder 44 to the extent that it rises on the surface, so that the protruding solder 44
Can be brought into direct contact with the land of the printed wiring board, which is convenient for surface mounting.

【0092】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。
Incidentally, another insulating material such as synthetic resin may be used for the protective film on the surface of the element, and a laser beam may be used for perforating the protective film.

【0093】図13は、上述した各実施例のLC素子1
00等をLSI等の一部として形成する場合の説明図で
ある。同図に示すように、半導体チップ46上の各種信
号あるいは電源のライン48に上述した各LC素子10
0等を挿入する形で組み込む。特に、上述した各実施例
のLC素子100等は、半導体チップ46上に各種回路
を形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。
FIG. 13 shows the LC element 1 of each of the above-mentioned embodiments.
It is explanatory drawing at the time of forming 00 etc. as a part of LSI etc. As shown in the figure, each of the LC elements 10 described above is connected to a line 48 of various signals or a power source on the semiconductor chip 46.
Incorporate by inserting 0 etc. In particular, the LC element 100 and the like of each of the above-described embodiments can be manufactured at the same time in the process of forming various circuits on the semiconductor chip 46, so that there is an advantage that the wiring process and the like in the subsequent process are unnecessary.

【0094】図14は、上述した各実施例のLC素子1
00等の出力側にバッファを接続した例を示す図であ
る。同図(A)は、バッファとしてMOS−FETと抵
抗からなるソースホロワ回路50を用いた場合を示して
いる。このソースホロワ回路50を構成するMOS−F
ETは、上述した各実施例のLC素子とは若干異なる構
成を有するものの同一の半導体基板上に形成することが
可能であるため、ソースホロワ回路50を含めた全体を
LC素子として一体的に形成することができる。
FIG. 14 shows the LC element 1 of each of the above-mentioned embodiments.
It is a figure which shows the example which connected the buffer to the output side, such as 00. FIG. 1A shows a case where a source follower circuit 50 including a MOS-FET and a resistor is used as a buffer. MOS-F which constitutes this source follower circuit 50
Although the ET has a configuration slightly different from that of the LC element of each of the above-described embodiments, it can be formed on the same semiconductor substrate, so that the entire source-follower circuit 50 is integrally formed as an LC element. be able to.

【0095】また、同図(B)は、バッファとして2つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路52を用いた場合を示している。このエミッタホ
ロワ回路52を構成するバイポーラトランジスタは、上
述した各実施例のLC素子とと同じ構造を有しているた
め、このエミッタホロワ回路52を含めた全体をLC素
子として一体的に形成することができる。
Further, FIG. 6B shows a case where an emitter follower circuit 52 composed of two bipolar transistors and a resistor is used as a buffer. Since the bipolar transistor forming the emitter follower circuit 52 has the same structure as the LC element of each of the above-described embodiments, the whole including the emitter follower circuit 52 can be integrally formed as an LC element. .

【0096】なお、図14(A),(B)は一例として
第1実施例のLC素子100を用いた場合を示したが、
その他の実施例のLC素子200〜400を用いる場合
も同様である。ただし、第3実施例のLC素子300
は、第1及び第2のスパイラル電極10,12の両方を
信号入出力路として用いるため、第2のスパイラル電極
12の出力側にも上述したソースホロワ回路50あるい
はエミッタホロワ回路52を接続するようにする。
14A and 14B show the case where the LC element 100 of the first embodiment is used as an example,
The same applies when the LC elements 200 to 400 of the other examples are used. However, the LC element 300 of the third embodiment
Since both the first and second spiral electrodes 10 and 12 are used as signal input / output paths, the source follower circuit 50 or the emitter follower circuit 52 described above is connected to the output side of the second spiral electrode 12 as well. .

【0097】このように出力側にバッファを設けること
により、LC素子100等によって比較的広帯域の周波
数成分が除去されるとともに、第1のスパイラル電極1
0等を介することにより減衰した信号レベルが増幅によ
って復元され、SN比が良好な出力信号を得ることが可
能となる。
By thus providing the buffer on the output side, the frequency component of a relatively wide band is removed by the LC element 100 and the like, and the first spiral electrode 1
A signal level attenuated by passing through 0 or the like is restored by amplification, and it becomes possible to obtain an output signal having a good SN ratio.

【0098】図15は、上述した各実施例のLC素子の
出力側にレベル変換回路を接続した例を示す図である。
同図(A)には、レベル変換回路として2つのエミッタ
ホロワ回路54,56を直列に接続した場合を示してい
る。同図(B)は、レベル変換回路として2つのソース
ホロワ回路58,60を直列に接続した場合を示してい
る。このように出力側にレベル変換回路を接続すること
により、LC素子の第1のスパイラル電極10等を介す
ることにより減衰した信号レベルが増幅されるととも
に、所定のレベル変換あるいはレベル補正を容易に行な
うことができる。
FIG. 15 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each of the above-mentioned embodiments.
FIG. 1A shows a case where two emitter follower circuits 54 and 56 are connected in series as a level conversion circuit. FIG. 2B shows a case where two source follower circuits 58 and 60 are connected in series as a level conversion circuit. By connecting the level conversion circuit to the output side in this way, the signal level attenuated by the first spiral electrode 10 of the LC element and the like is amplified, and predetermined level conversion or level correction is easily performed. be able to.

【0099】なお、これらのレベル変換回路を各実施例
のLC素子と同一の半導体基板に一体的に形成すること
ができる点は、上述したバッファの場合と同じである。
Note that the level conversion circuits can be integrally formed on the same semiconductor substrate as the LC element of each embodiment, as in the case of the buffer described above.

【0100】また、第3実施例のLC素子300につい
ては、図15(A),(B)に示した回路を第2のスパ
イラル電極12の出力側にも接続する点も上述したバッ
ファの場合と同じである。
In the LC element 300 of the third embodiment, the circuit shown in FIGS. 15A and 15B is also connected to the output side of the second spiral electrode 12 in the case of the buffer described above. Is the same as.

【0101】図16は、上述した各実施例のLC素子1
00等を用いて電圧制御発振器(VCO)を構成した場
合の一例を示す図である。同図に示すように、上述した
各実施例のLC素子の出力側にアンプ61を接続すると
ともに、このアンプの出力をLC素子の入力側に帰還さ
せる。このような帰還ループを形成することにより発振
動作が行われる。しかも、この発振周波数は入出力電極
14側に外部から印加される制御用電圧を逆バイアス電
圧として用いることにより、すなわちこれにともない分
布定数的に存在するキャパシタンスを変更することによ
り、一定範囲で任意に変えることができる。
FIG . 16 shows the LC element 1 of each of the above-mentioned embodiments .
It is a figure which shows an example at the time of comprising a voltage control oscillator (VCO) using 00 etc. As shown in the figure, an amplifier 61 is connected to the output side of the LC element of each of the above-described embodiments, and the output of this amplifier is fed back to the input side of the LC element. The oscillation operation is performed by forming such a feedback loop. Moreover, the oscillation frequency is arbitrarily set within a certain range by using the control voltage applied from the outside to the input / output electrode 14 side as the reverse bias voltage, that is, by changing the capacitance existing in a distributed constant accordingly. Can be changed to

【0102】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.

【0103】例えば、上述した各実施例においては、p
n接合層26の表面に第1及び第2のスパイラル電極1
0,12を直接接触させて形成するようにしたが、これ
らの第1及び第2のスパイラル電極10,12の少くと
も一方とpn接合層26との間にSiO2 等の絶縁層6
2を介在させるようにしてもよい。
For example, in each of the above-mentioned embodiments, p
The first and second spiral electrodes 1 are formed on the surface of the n-junction layer 26.
0 and 12 are formed in direct contact with each other, but an insulating layer 6 such as SiO 2 is formed between at least one of the first and second spiral electrodes 10 and 12 and the pn junction layer 26.
2 may be interposed.

【0104】図17は、pn接合層26と第1及び第2
のスパイラル電極10,12の少くとも一方との間に
縁層を形成した場合の断面構造を示す図である。
FIG. 17 shows the pn junction layer 26 and the first and second layers.
Absolute between at least one of the spiral electrodes 10, 12 and the
It is a figure which shows the cross-section structure in the case of forming an edge layer .

【0105】同図(A)は、2つのスパイラル電極1
0,12の両方を絶縁層62を介して形成した場合であ
り、この場合にはpn接合層26に直接逆バイアス電圧
を印加するとともに、第1のスパイラル電極10の一方
端に設けられた入出力電極14に直接信号の入力を行な
うことができる。すなわち、絶縁層62を介して配置さ
れた第1のスパイラル電極10とn+ 領域22との間、
あるいは第2のスパイラル電極12とp+ 領域20との
間がコンデンサとして機能することになり、上述した図
3等に示したような直流成分除去のためのコンデンサ3
0が不要となる。
FIG. 10A shows two spiral electrodes 1
This is a case where both 0 and 12 are formed via the insulating layer 62. In this case, a reverse bias voltage is directly applied to the pn junction layer 26, and an input provided at one end of the first spiral electrode 10 is also applied. A signal can be directly input to the output electrode 14. That is, between the first spiral electrode 10 and the n + region 22 arranged via the insulating layer 62,
Alternatively, the part between the second spiral electrode 12 and the p + region 20 functions as a capacitor, and the capacitor 3 for removing the DC component as shown in FIG.
0 becomes unnecessary.

【0106】また、図17(B)は、第2のスパイラル
電極12側のみに絶縁層62を形成した場合を、同図
(C)は反対に第1のスパイラル電極10側のみに絶縁
層62を形成した場合をそれぞれ示している。これらの
場合も、同図(A)と同様に、pn接合層26に直接逆
バイアス電圧を印加するとともに、第1のスパイラル電
極10の一方端側に設けられた入出力電極14に直接信
号を入力することができる。
Further, FIG. 17B shows the case where the insulating layer 62 is formed only on the second spiral electrode 12 side, and conversely, FIG. 17B shows the case where the insulating layer 62 is formed only on the first spiral electrode 10 side. In each case, the case is formed. Also in these cases, as in the case of FIG. 7A, a reverse bias voltage is directly applied to the pn junction layer 26, and a signal is directly applied to the input / output electrode 14 provided on one end side of the first spiral electrode 10. You can enter.

【0107】また、上述した各実施例では、最後の工程
においてアルミニウム等の蒸着を行なうことにより第1
及び第2のスパイラル電極10,12を形成するように
したため、これらの各スパイラル電極10,12が図2
に示すように突出した断面形状となるが、エッチング等
によりpn接合層26の一部に渦巻き形状の溝を形成す
ることにより、図18に示すようにpn接合層26にこ
れら各スパイラル電極10,12を埋め込むようにして
もよい。このようにすることにより、表面側に凹凸がな
くほぼ平坦なLC素子を形成することができ、組み付け
作業等が容易になる。
In each of the above-described embodiments, the first step is performed by depositing aluminum or the like in the last step.
Since the second spiral electrodes 10 and 12 are formed as shown in FIG.
As shown in FIG. 18, a spiral groove is formed in a part of the pn junction layer 26 by etching or the like, so that the spiral electrodes 10 are formed on the pn junction layer 26 as shown in FIG. 12 may be embedded. By doing so, it is possible to form a substantially flat LC element without unevenness on the surface side, and the assembling work and the like become easy.

【0108】また、上述した各実施例においてはp−S
i基板24を含むpnp構造を利用してLC素子の形成
を行なったが、同様にnpn構造とすることもできる。
図19はnpn構造とした場合のLC素子の部分的断面
を示す図である。このような構造とした場合には、pn
接合層に印加する逆バイアス電圧の極性を反対にする必
要がある。図20は、このようにして印加する逆バイア
ス電圧の極性を反対にした場合の構成を示す図であり、
図3(C)に対応する回路が示されている。
In each of the above embodiments, p-S
Although the LC element was formed using the pnp structure including the i-substrate 24, the npn structure may be used in the same manner.
FIG. 19 is a diagram showing a partial cross section of an LC element having an npn structure. With such a structure, pn
It is necessary to reverse the polarity of the reverse bias voltage applied to the bonding layer. FIG. 20 is a diagram showing a configuration in which the polarities of the reverse bias voltage applied in this manner are reversed.
A circuit corresponding to FIG. 3C is shown.

【0109】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有する第1及び第2のスパイラル電
極10,12及びpn接合層26を考えたが、全体とし
て渦巻き形状を有していれば、四角形やその他の渦巻き
形状であってもよい。
Further, in each of the above-described embodiments, the first and second spiral electrodes 10 and 12 and the pn junction layer 26 having a substantially circular spiral shape were considered, but the spiral shape as a whole may be used. For example, it may be a square or other spiral shape.

【0110】但し、一般には第1及び第2のスパイラル
電極10,12及びpn接合層26を渦巻き形状とする
ことにより、これらの電極がインダクタンス成分を有す
るインダクタ導体として機能することになるが、入力さ
れる信号の周波数帯域を高周波に限った場合には、渦巻
き形状以外の形状、例えば、波形等の任意の蛇行形状や
単純な直線形状あるいは曲線形状であってもインダクタ
ンス成分を有するインダクタ導体として機能し、良好な
減衰特性をもったLC素子となる。
However, generally, by forming the first and second spiral electrodes 10 and 12 and the pn junction layer 26 in a spiral shape, these electrodes function as an inductor conductor having an inductance component. When the frequency band of the generated signal is limited to high frequency, it functions as an inductor conductor having an inductance component even if it has a shape other than the spiral shape, for example, an arbitrary meandering shape such as a waveform, a simple linear shape or a curved shape. As a result, the LC element has a good attenuation characteristic.

【0111】また、上述した各実施例においては、LC
素子100等をLSI等の一部として形成できる点を効
果としてあげたが、必ずしもLSI等の一部として形成
する必要はなく、半導体基板上にLC素子100等を形
成した後に入出力電極14,16及びアース電極18の
それぞれに端子付けを行なって、あるいは図12に示し
たような化学液相法を利用した端子付けを行なって、単
体の素子として形成するようにしてもよい。この場合に
は、同一の半導体基板上に複数個のLC素子100等を
同時に形成し、その後半導体基板を切り離して各LC素
子100等に端子付けを行なうようにすれば、容易に大
量生産が可能となる。
In each of the above embodiments, LC
Although the advantage that the element 100 or the like can be formed as a part of the LSI or the like has been described, it is not always necessary to form it as a part of the LSI or the like, and the input / output electrodes 14, Terminals may be attached to each of 16 and the ground electrode 18, or may be attached using the chemical liquid phase method as shown in FIG. 12 to form a single element. In this case, if a plurality of LC elements 100 etc. are formed simultaneously on the same semiconductor substrate and then the semiconductor substrate is separated and each LC element 100 etc. is terminal-attached, mass production is easily possible. Becomes

【0112】また、上述した第1実施例等においては外
側に位置する第2のスパイラル電極12を接地し、ある
いは固定電位に接続するようにしたが、これら第1及び
第2のスパイラル電極10,12の配置を反対にしても
よい。また、第2のスパイラル電極12の外周側の一端
にアース電極18を設けるようにしたが、このアース電
極18は内周側の一端に設けるようにしてもよい。ま
た、必ずしも入出力電極14,16及びアース電極18
は最端部に設ける必要はなく、必要に応じてその取り付
け位置をずらすようにしてもよい。
Further, in the above-described first embodiment and the like, the second spiral electrode 12 located outside is grounded or connected to a fixed potential. However, the first and second spiral electrodes 10, The arrangement of 12 may be reversed. Although the ground electrode 18 is provided at one end on the outer peripheral side of the second spiral electrode 12, the ground electrode 18 may be provided at one end on the inner peripheral side. Further, the input / output electrodes 14 and 16 and the ground electrode 18 are not always required.
Does not have to be provided at the extreme end, and its mounting position may be shifted as necessary.

【0113】また、上述した各実施例のLC素子100
等は、逆バイアス電圧を変えることにより、分布定数的
に存在するキャパシタの容量も変わり、これによりLC
素子としての周波数特性が可変に制御できるというもの
である。したがって、LC素子100等を回路の一部と
して用いることにより、同調回路,変調回路,発振回
路,フィルタ等を容易に構成することができる。
Further, the LC element 100 of each of the above-mentioned embodiments
Etc., the capacitance of a capacitor existing in a distributed constant also changes by changing the reverse bias voltage.
The frequency characteristics of the element can be variably controlled. Therefore, by using the LC element 100 or the like as a part of the circuit, it is possible to easily configure a tuning circuit, a modulation circuit, an oscillation circuit, a filter and the like.

【0114】また、上述した各実施例のLC素子100
等は、p−Si基板24上にpn接合層26を形成する
場合を例にとり説明したが、ゲルマニウム等の他の種類
の半導体を用いた場合や、アモルファスシリコン等の非
晶質材料を用いる場合であってもよい。
Further, the LC device 100 of each of the above-mentioned embodiments.
In the above, the case where the pn junction layer 26 is formed on the p-Si substrate 24 has been described as an example. However, when another type of semiconductor such as germanium is used, or when an amorphous material such as amorphous silicon is used. May be

【0115】また、上述した各実施例のLC素子100
等は、pn接合層26の一方の面(表面)側に第1及び
第2のスパイラル電極10,12の両方を設けるように
したが、これら2つの電極10,12のそれぞれをほぼ
対向させて配置し、これらの間にpn接合層を挿入する
よううにしてもよい。
Further, the LC device 100 of each of the above-mentioned embodiments.
And the like, both the first and second spiral electrodes 10 and 12 are provided on one surface (front surface) side of the pn junction layer 26, but these two electrodes 10 and 12 are substantially opposed to each other. It may be arranged so that a pn junction layer is inserted between them.

【0116】[0116]

【発明の効果】上述したように、請求項1の発明によれ
ば、渦巻き形状の2つの電極の少なくとも一方に入力さ
れた信号は、分布定数的に存在するインダクタ及びキャ
パシタを介して伝搬され、広い帯域にわたり良好な減衰
特性が得られる。また、このLC素子は、半導体基板上
に渦巻き形状のpn接合層を形成するとともに、さらに
その表面側に渦巻き形状の2つの電極を形成することに
より製造することができ、製造が非常に容易となる。し
かも、このLC素子は半導体基板上に形成されるため、
ICやLSIの一部として形成することも可能であり、
このような部品の一部として形成した場合には、後工程
における部品の組み付け作業を省略することができる。
As described above, according to the first aspect of the present invention, the signal input to at least one of the two spiral electrodes is propagated through the inductor and the capacitor existing in a distributed constant, Good attenuation characteristics can be obtained over a wide band. Further, this LC element can be manufactured by forming a spiral pn junction layer on a semiconductor substrate and further forming two spiral electrodes on the surface side thereof, which is extremely easy to manufacture. Become. Moreover, since this LC element is formed on the semiconductor substrate,
It is also possible to form it as part of an IC or LSI,
When it is formed as a part of such a component, the work of assembling the component in the subsequent process can be omitted.

【0117】また、請求項2の発明によれば、いずれか
一方を短くした渦巻き形状の2つの電極のそれぞれがイ
ンダクタとして機能するとともに、pn接合層によって
形成されるキャパシタが分布定数的に存在するため、上
述した請求項1の場合と同様に広い帯域にわたり良好な
減衰特性が得られるとともに、製造が容易であり基板の
一部として製造することが可能である。
According to the second aspect of the present invention, each of the two spiral-shaped electrodes, one of which is shortened, functions as an inductor, and the capacitor formed by the pn junction layer exists in a distributed constant manner. Therefore, as in the case of claim 1 described above, good attenuation characteristics can be obtained over a wide band, and the manufacturing is easy, and it is possible to manufacture as a part of the substrate.

【0118】また、請求項3の発明によれば、上述した
2つの電極のいずれか一方を複数の電極片に分割すると
ともにこれらの一部を電気的に接続して使用しており、
分割されていない他方の渦巻き形状の電極を信号入出力
路として用いることにより、上述したLC素子とは特性
の異なる分布定数型のLC素子とすることができる。
Further, according to the invention of claim 3, one of the above-mentioned two electrodes is divided into a plurality of electrode pieces and a part of these is electrically connected for use.
By using the other undivided spiral-shaped electrode as the signal input / output path, a distributed constant type LC element having characteristics different from those of the above-described LC element can be obtained.

【0119】また、請求項4の発明によれば、上述した
各LC素子の渦巻き形状の電極のいずれか一方の両端近
傍に第1及び第2の入出力電極を設けるとともに、渦巻
き形状の他方の電極の一方端近傍にアース電極を設ける
ことにより、第1及び第2の入出力電極が設けられた側
の渦巻き形状の電極が信号入出力路として使用される3
端子型のLC素子とすることができる。
According to the fourth aspect of the invention, the first and second input / output electrodes are provided near both ends of one of the spiral electrodes of each of the LC elements described above, and the other spiral electrode is provided. By providing a ground electrode near one end of the electrode, the spiral electrode on the side where the first and second input / output electrodes are provided is used as a signal input / output path.
It can be a terminal type LC element.

【0120】また、請求項5の発明によれば、他方の渦
巻き形状の電極の両端にも第3及び第4の入出力電極を
設けることにより、4端子コモンモード型のLC素子と
することができる。
According to the fifth aspect of the invention, a four-terminal common mode type LC element can be obtained by providing the third and fourth input / output electrodes also at both ends of the other spiral-shaped electrode. it can.

【0121】また、請求項6の発明によれば、上述した
渦巻き形状の2つの電極のそれぞれに対して、pn接合
層に逆バイアスのかかるような電圧レベルの信号を入力
することにより、2つの電極間に分布定数的にキャパシ
タを確実に形成することができる。
According to the sixth aspect of the present invention, by inputting a signal of a voltage level such that a reverse bias is applied to the pn junction layer to each of the two spiral-shaped electrodes described above, two electrodes are input. Capacitors can be reliably formed between electrodes in a distributed constant manner.

【0122】また、請求項7の発明によれば、pn接合
層に対する逆バイアス電圧をバイアス回路によって印加
するとともに、これに対応して直流成分除去回路が設け
られており、入力信号から直流成分が除去された信号が
バイアス回路から印加される逆バイアス電圧に重畳され
て入力されるため、pn接合層を完全に逆バイアスで用
いることができ、渦巻き形状の2つの電極間に確実にキ
ャパシタを形成することができる。
According to the seventh aspect of the invention, the reverse bias voltage to the pn junction layer is applied by the bias circuit, and the DC component removing circuit is provided corresponding to this, and the DC component is removed from the input signal. Since the removed signal is input by being superimposed on the reverse bias voltage applied from the bias circuit, the pn junction layer can be used with a complete reverse bias, and a capacitor is reliably formed between two spiral electrodes. can do.

【0123】また、請求項8の発明によれば、渦巻き形
状の2つの電極の少なくとも一方とpn接合層との間に
絶縁層を形成し、バイアス回路によってpn接合層に逆
バイアス電圧が印加されている。したがって、この場合
もpn接合層を確実にキャパシタとして確実に動作させ
ることができ、全体として広い帯域において良好な減衰
特性を有するLC素子として動作することができる。ま
た、この場合には絶縁層によって渦巻き形状の電極とp
n接合層とが直流的に分離されているため、上述した請
求項7で用いるような直流成分除去回路を付加する必要
はない。
Further, according to the invention of claim 8, an insulating layer is formed between at least one of the two spiral electrodes and the pn junction layer, and a reverse bias voltage is applied to the pn junction layer by the bias circuit. ing. Therefore, also in this case, the pn junction layer can be surely operated as a capacitor, and can be operated as an LC element having good attenuation characteristics in a wide band as a whole. In this case, the insulating layer and the spiral electrode and p
Since the n-junction layer is DC-separated, it is not necessary to add the DC component removing circuit as used in the above-mentioned claim 7.

【0124】また、請求項9の発明によれば、上述した
バイアス回路によって印加される逆バイアス電圧を可変
に設定することができるため、渦巻き形状の2つの電極
間に形成されるキャパシタの容量を任意に変更すること
ができ、減衰特性を必要に応じて可変に制御することが
できる。
According to the ninth aspect of the invention, since the reverse bias voltage applied by the bias circuit described above can be variably set, the capacitance of the capacitor formed between the two spiral electrodes can be reduced. It can be arbitrarily changed, and the damping characteristic can be variably controlled as needed.

【0125】また、請求項10の発明によれば、上述し
た各請求項のLC素子を基板の一部に信号ラインあるい
は電源ラインに挿入するように形成しており、半導体基
板上の他の部品と一体的に製造することができ、製造が
容易になるとともに後工程における部品の組み付け作業
が不要となる。
According to the invention of claim 10, the LC element of each of the above-mentioned claims is formed so as to be inserted into a signal line or a power supply line in a part of the substrate, and other parts on the semiconductor substrate. Since it can be manufactured integrally, the manufacturing is facilitated and the work of assembling parts in the subsequent process is not required.

【0126】また、請求項11の発明によれば、LC素
子を半導体基板上に形成した後に化学液相法により絶縁
膜を形成し、その後この絶縁膜の一部に孔をあけ、この
孔に半田を盛ることにより端子付けが行われており、表
面実装型のLC素子を簡単に製造することができ、表面
実装型とすることによりこのLC素子の組み付け作業も
容易となる。
According to the eleventh aspect of the present invention, after the LC element is formed on the semiconductor substrate, the insulating film is formed by the chemical liquid phase method, and then a hole is formed in a part of the insulating film. Terminals are formed by placing solder, and a surface mount type LC element can be easily manufactured. By using the surface mount type, the assembling work of this LC element becomes easy.

【0127】また、請求項12の発明によれば、上述し
た各LC素子を一般的な半導体製造技術を応用すること
により製造することができ、小型化あるいは低コスト化
が可能であるとともに、複数個同時に大量生産すること
も可能となる。
According to the twelfth aspect of the present invention, each of the above-mentioned LC elements can be manufactured by applying a general semiconductor manufacturing technique, and it is possible to reduce the size and cost, and at the same time, to reduce a plurality of elements. It is also possible to mass-produce individual pieces at the same time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例のLC素子の平面
図である。
FIG. 1 is a plan view of an LC device according to a first embodiment of the present invention.

【図2】図1のA−A線拡大断面図である。FIG. 2 is an enlarged cross-sectional view taken along the line AA of FIG.

【図3】第1実施例のLC素子の等価回路を示す図であ
る。
FIG. 3 is a diagram showing an equivalent circuit of the LC element of the first embodiment.

【図4】第1実施例のLC素子の製造工程を示す図であ
る。
FIG. 4 is a diagram showing a manufacturing process of the LC element of the first embodiment.

【図5】第2実施例のLC素子の平面図である。FIG. 5 is a plan view of an LC device according to a second embodiment.

【図6】第2実施例のLC素子の等価回路を示す図であ
る。
FIG. 6 is a diagram showing an equivalent circuit of the LC element of the second embodiment.

【図7】第3実施例のLC素子の平面図である。FIG. 7 is a plan view of an LC device according to a third embodiment.

【図8】第3実施例のLC素子の等価回路を示す図であ
る。
FIG. 8 is a diagram showing an equivalent circuit of the LC element of the third embodiment.

【図9】第4実施例のLC素子の平面図である。FIG. 9 is a plan view of an LC device according to a fourth embodiment.

【図10】第4実施例のLC素子の等価回路を示す図で
ある。
FIG. 10 is a diagram showing an equivalent circuit of an LC element of the fourth embodiment.

【図11】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 11 is a diagram schematically showing a case where terminals are attached using a chemical liquid phase method.

【図12】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 12 is a diagram schematically showing a case where terminals are attached using a chemical liquid phase method.

【図13】各実施例のLC素子をLSI等の一部として
形成する場合の説明図である。
FIG. 13 is an explanatory diagram when the LC element of each example is formed as a part of an LSI or the like.

【図14】各実施例のLC素子の出力側にバッファを接
続した例を示す図である。
FIG. 14 is a diagram showing an example in which a buffer is connected to the output side of the LC element of each example.

【図15】各実施例のLC素子の出力側にレベル変換回
路を接続した例を示す図である。
FIG. 15 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each example.

【図16】各実施例のLC素子を用いて電圧制御発振器
を構成した場合の一例を示す図である。
FIG. 16 is a diagram showing an example of a case where a voltage controlled oscillator is configured using the LC element of each example.

【図17】pn接合層と第1及び第2のスパイラル電極
の少なくとも一方との間に絶縁膜を形成した場合の断面
構造を示す図である。
FIG. 17 is a diagram showing a cross-sectional structure when an insulating film is formed between the pn junction layer and at least one of the first and second spiral electrodes.

【図18】スパイラル電極を埋め込んだ場合の断面構造
を示す図である。
FIG. 18 is a diagram showing a cross-sectional structure when a spiral electrode is embedded.

【図19】npn構造とした場合のLC素子の部分的断
面を示す図である。
FIG. 19 is a diagram showing a partial cross section of an LC element having an npn structure.

【図20】印加する逆バイアス電圧の極性を反対にした
場合の構成を示す図である。
FIG. 20 is a diagram showing a configuration in which the reverse bias voltage to be applied has opposite polarities.

【符号の説明】[Explanation of symbols]

10 第1のスパイラル電極 12 第2のスパイラル電極 14,16 入出力電極 18 アース電極 20 p+ 領域 22 n+ 領域 24 p−Si基板 25 エピタキシャル層 26 pn接合層 28 バイアス用電源 30,32 コンデンサ 34 可変バイアス用電源 10 First spiral electrode 12 Second spiral electrode 14, 16 Input / output electrodes 18 Earth electrode 20 p + area 22 n + area 24 p-Si substrate 25 Epitaxial layer 26 pn junction layer 28 Bias power supply 30, 32 capacitors 34 Variable bias power supply

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01F 27/00 H01L 27/04 H03H 7/075 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/822 H01F 27/00 H01L 27/04 H03H 7/075

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に形成されるLC素子であっ
て、 前記半導体基板の表面側に渦巻き形状に形成されるp及
びnの一方の極性の領域、前記一方の極性の領域内に一
方の極性の領域に沿って形成されたp及びnの他方の極
性の領域を含むpn接合層と、 前記一方の極性の領域及び他方の極性の領域に上にほぼ
隣接して配置された渦巻き形状の2つの電極と、 を備え、 前記2つの電極に対して、前記pn接合層の逆バイアス
の電圧レベルの信号の入力を行なうことにより、これら
2つの電極間の前記pn接合層によってキャパシタを分
布定数的に形成し、 記2つの電極のそれぞれによって形成されるインダク
タと、これら2つの電極間の前記pn接合層によって形
成されるキャパシタとが分布定数的に存在し、前記2つ
の電極の少なくとも一方を信号入出力路として用いるこ
とを特徴とするLC素子。
1. An LC device formed on a semiconductor substrate.
To form a spiral shape on the surface side of the semiconductor substrate.
And n in one polarity region, and one in the one polarity region.
The other pole of p and n formed along the region of one polarity
Of the pn junction layer including a conductive region and the one-polarity region and the other-polarity region.
It comprises two electrodes adjacent to arranged spiral shape, for the two electrodes, the reverse bias of the pn junction layer
By inputting the signal of the voltage level of
The pn junction layer between the two electrodes divides the capacitor.
Cloth constant manner to form an inductor formed by respective front SL two electrodes, these two capacitors formed by the pn junction layer between the electrodes is present distributed constant type, of the two electrodes An LC element using at least one of them as a signal input / output path.
【請求項2】 半導体基板に形成されるLC素子であっ
て、 前記半導体基板の表面側に渦巻き形状に形成されるp及
びnの一方の極性の領域、前記一方の極性の領域内に一
方の極性の領域に沿って形成されたp及びnの他方の極
性の領域を含むpn接合層と、 前記一方の極性の領域及び他方の極性の領域に上にほぼ
隣接して配置され、長さの異なる渦巻き形状の2つの電
極と、 を備え、 前記2つの電極に対して、前記pn接合層の逆バイアス
の電圧レベルの信号の入力を行なうことにより、これら
2つの電極間の前記pn接合層によってキャパシタを分
布定数的に形成し、 記2つの電極のそれぞれによって形成されるインダク
タと、これら2つの電極間の前記pn接合層によって形
成されるキャパシタとが分布定数的に存在し、前記2つ
の電極の少なくとも一方を信号入出力路として用いるこ
とを特徴とするLC素子。
2. An LC device formed on a semiconductor substrate.
To form a spiral shape on the surface side of the semiconductor substrate.
And n in one polarity region, and one in the one polarity region.
The other pole of p and n formed along the region of one polarity
Of the pn junction layer including a conductive region and the one-polarity region and the other-polarity region.
Two spirally-shaped electrodes that are placed adjacent to each other and have different lengths
Comprising a pole, the said to the two electrodes, the reverse bias of the pn junction layer
By inputting the signal of the voltage level of
The pn junction layer between the two electrodes divides the capacitor.
Cloth constant manner to form an inductor formed by respective front SL two electrodes, these two capacitors formed by the pn junction layer between the electrodes is present distributed constant type, of the two electrodes An LC element using at least one of them as a signal input / output path.
【請求項3】 請求項1または2において、 前記2つの電極のいずれか一方を複数に分割し、あるい
は前記2つの電極のいずれか一方とともに対応する前記
pn接合層を複数に分割し、分割された複数の電極片の
それぞれの一部を電気的に接続することを特徴とするL
C素子。
3. The method according to claim 1, wherein either one of the two electrodes is divided into a plurality of pieces, or the corresponding pn junction layer is divided into a plurality of pieces together with one of the two electrodes. L, characterized in that a part of each of the plurality of electrode pieces is electrically connected
C element.
【請求項4】 請求項1〜3のいずれかにおいて、 渦巻き形状の前記2つの電極のいずれか一方の両端近傍
に設けられた第1及び第2の入出力電極と、 渦巻き形状の前記2つの電極の他方の一端近傍に設けら
れたアース電極と、 を有し、前記第1及び第2の入出力電極のいずれか一方
から信号を入力し、他方から信号を出力するとともに、
前記アース電極を固定電位の電源に接続あるいは接地す
ることを特徴とするLC素子。
4. The first and second input / output electrodes according to claim 1, wherein the first and second input / output electrodes are provided near both ends of one of the two spiral electrodes, and the two spiral electrodes are provided. A ground electrode provided in the vicinity of the other end of the electrode, and a signal is input from one of the first and second input / output electrodes and a signal is output from the other,
An LC element, wherein the ground electrode is connected to a power source having a fixed potential or grounded.
【請求項5】 請求項1または2において、 前記2つの電極のいずれか一方の両端近傍に設けられた
第1及び第2の入出力電極と、 前記2つの電極の他方の両端近傍に設けられた第3及び
第4の入出力電極とを有し、前記2つの電極のそれぞれ
を信号入出力路とするコモンモード型の素子として用い
られることを特徴とするLC素子。
5. The first and second input / output electrodes according to claim 1, wherein the first and second input / output electrodes are provided near both ends of one of the two electrodes, and the two input and output electrodes are provided near both ends of the other of the two electrodes. An LC element having a third and a fourth input / output electrodes and used as a common mode type element using each of the two electrodes as a signal input / output path.
【請求項6】 請求項1〜5のいずれかにおいて、 前記pn接合層に所定の逆バイアス電圧を印加するバイ
アス回路と、 入力信号から直流成分を除去した信号を前記2つの電極
の少なくとも一方に入力する直流成分除去回路と、 をさらに含むことを特徴とするLC素子。
6. The bias circuit for applying a predetermined reverse bias voltage to the pn junction layer according to claim 1, and a signal obtained by removing a DC component from an input signal to at least one of the two electrodes. An LC device further comprising: a DC component removing circuit for inputting.
【請求項7】 請求項1〜5のいずれかにおいて、 渦巻き形状の前記2つの電極の少なくとも一方と前記p
n接合層との間に絶縁層を形成するとともに、前記pn
接合層に所定の逆バイアス電圧を印加するバイアス回路
を設けることを特徴とするLC素子。
7. The method according to claim 1, wherein at least one of the two spiral electrodes and the p
An insulating layer is formed between the n-junction layer and
An LC element, comprising a bias circuit for applying a predetermined reverse bias voltage to the bonding layer.
【請求項8】 請求項またはにおいて、 前記バイアス回路は前記pn接合層に印加する逆バイア
ス電圧を変更可能であり、前記pn接合層に印加する逆
バイアス電圧を変えることにより前記pn接合層が有す
るキャパシタンスを任意に変更することを特徴とするL
C素子。
8. The system of claim 6 or 7, wherein the bias circuit is capable of changing the reverse bias voltage applied to the pn junction layer, the pn junction layer by varying the reverse bias voltage applied to the pn junction layer L characterized by arbitrarily changing the capacitance of
C element.
【請求項9】 請求項1〜のいずれかのLC素子を基
板の一部として形成し、渦巻き形状の前記2つの電極の
少なくとも一方を信号ラインあるいは電源ラインに挿入
して一体成形したことを特徴とする半導体装置。
Any of the LC element 9. claims 1-8 formed as part of the substrate, that is integrally formed by inserting at least one of the two electrodes of spiral shape signal lines or power lines Characteristic semiconductor device.
【請求項10】 請求項1〜3のいずれかにおいて、 半導体基板上に前記pn接合層を、さらにその上に渦巻
き形状の前記2つの電極を形成し、この半導体基板の全
表面に化学液相法により絶縁層を形成し、この絶縁膜の
一部をエッチングあるいはレーザ光照射によって除去し
て孔をあけ、その孔を半田で表面に盛り上がる程度に封
じることにより端子付けを行なうことを特徴とするLC
素子。
10. The pn junction layer according to claim 1, wherein the pn junction layer is further formed on the semiconductor substrate, and the two spiral electrodes are formed on the pn junction layer, and the chemical liquid phase is formed on the entire surface of the semiconductor substrate. Characterized in that an insulating layer is formed by a method, a part of this insulating film is removed by etching or laser light irradiation to form a hole, and the hole is sealed to the extent that it rises on the surface for terminal attachment. LC
element.
JP29611693A 1993-11-01 1993-11-01 LC element and semiconductor device Expired - Fee Related JP3373267B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP29611693A JP3373267B2 (en) 1993-11-01 1993-11-01 LC element and semiconductor device
TW083107265A TW275152B (en) 1993-11-01 1994-08-09
US08/329,520 US5557138A (en) 1993-11-01 1994-10-26 LC element and semiconductor device
FI945061A FI113910B (en) 1993-11-01 1994-10-27 LC element, semiconductor device and manufacturing process for the LC element
DE69423568T DE69423568T2 (en) 1993-11-01 1994-10-31 LC element, semiconductor device and method for producing the LC element
EP94117177A EP0653837B1 (en) 1993-11-01 1994-10-31 LC element, semiconductor device, and LC element manufacturing method
KR1019940028119A KR100320001B1 (en) 1993-11-01 1994-10-31 LC device, semiconductor device and manufacturing method of LC device
CN94113747A CN1084549C (en) 1993-11-01 1994-11-01 LC element, semiconductor device, and LC element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29611693A JP3373267B2 (en) 1993-11-01 1993-11-01 LC element and semiconductor device

Publications (2)

Publication Number Publication Date
JPH07130962A JPH07130962A (en) 1995-05-19
JP3373267B2 true JP3373267B2 (en) 2003-02-04

Family

ID=17829350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29611693A Expired - Fee Related JP3373267B2 (en) 1993-11-01 1993-11-01 LC element and semiconductor device

Country Status (1)

Country Link
JP (1) JP3373267B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942264B2 (en) 1998-03-11 2007-07-11 富士通株式会社 Inductance element formed on a semiconductor substrate
US7199443B2 (en) * 2002-02-22 2007-04-03 Arizona Board Of Regents, Acting On Behalf Of Arizona State University Integration of filters using on-chip transformers for RF and wireless applications

Also Published As

Publication number Publication date
JPH07130962A (en) 1995-05-19

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
KR100315267B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100320001B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100299714B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3373267B2 (en) LC element and semiconductor device
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3419525B2 (en) LC element and semiconductor device
JP3461886B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3290276B2 (en) LC element, semiconductor device and method of manufacturing LC element
JPH07147383A (en) Lc element, semiconductor element, and method of manufacturing lc element
JPH0897373A (en) Lc element, semiconductor device and manufacture of lc element
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3442841B2 (en) LC element and semiconductor device
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
KR100334004B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3597879B2 (en) LC element, semiconductor device
EP0760165B1 (en) Electronic device comprising means for compensating an undesired capacitance
JP3474636B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JPH07297664A (en) Low-pass filter and phase shifter
JPH10256467A (en) Silicon high frequency integrated circuit
JPH02292853A (en) Compound semiconductor integrated circuit and its manufacture
JPS63202958A (en) Semiconductor integrated circuit
JPH09307393A (en) Band pass filter
JPH03201557A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021029

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees