JP3419525B2 - LC element and semiconductor device - Google Patents

LC element and semiconductor device

Info

Publication number
JP3419525B2
JP3419525B2 JP34284693A JP34284693A JP3419525B2 JP 3419525 B2 JP3419525 B2 JP 3419525B2 JP 34284693 A JP34284693 A JP 34284693A JP 34284693 A JP34284693 A JP 34284693A JP 3419525 B2 JP3419525 B2 JP 3419525B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
spiral
semiconductor substrate
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34284693A
Other languages
Japanese (ja)
Other versions
JPH07169920A (en
Inventor
毅 池田
進 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP34284693A priority Critical patent/JP3419525B2/en
Publication of JPH07169920A publication Critical patent/JPH07169920A/en
Application granted granted Critical
Publication of JP3419525B2 publication Critical patent/JP3419525B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるLC素子及び半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC element and a semiconductor device which can be incorporated in a semiconductor device or the like or can attenuate a predetermined frequency band by itself.

【0002】[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。
2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields. Therefore, it is desirable to operate these electronic circuits stably and reliably without being affected by the outside. Be done.

【0003】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。
However, noise enters the electronic circuit directly or indirectly from the outside. For this reason,
There is a problem that various electronic devices using electronic circuits often cause malfunctions.

【0004】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ICのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やS/
N比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。
In particular, electronic circuits often use a switching regulator as a DC power source. Therefore, a large amount of noise having various frequency components is often generated in the power supply line of the switching regulator due to a transient current such as switching or due to a load change caused by the switching operation of the digital IC used. Then, these noises are propagated to other circuits in the same device through the power supply line or by radiation to cause malfunction or S / S.
This may have a bad effect such as a decrease in N ratio, and may cause malfunction of other electronic devices that are being used even closer.

【0005】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るLC素子の開発が望まれる。
In order to remove such noise, various noise filters are generally used in electronic circuits.
In particular, since many electronic devices with various configurations are used in recent years, regulations on noise have become more and more stringent, and as a small, high-performance noise filter that can reliably remove generated noise. Development of a functional LC element is desired.

【0006】このようなLC素子の1つとして、特開平
3−259608号公報に開示されたLCノイズフィル
タが知られている。このLCノイズフィルタは、L成分
とC成分とが分布定数的に存在するものであり、集中定
数タイプのLCノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。
As one of such LC elements, the LC noise filter disclosed in Japanese Patent Laid-Open No. 3-259608 is known. This LC noise filter has an L component and a C component in a distributed constant, and can obtain good attenuation characteristics over a relatively wide band as compared with a lumped constant type LC noise filter. is there.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述したL
Cノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。
By the way, the above-mentioned L
The C noise filter is manufactured by forming a capacitor conductor on one surface of an insulating sheet and an inductor conductor on the other surface, and then folding the insulating sheet. However, there is a problem that the manufacturing process becomes complicated because such processes are required.

【0008】また、このLCノイズフィルタをICやL
SIの電源ラインあるいは信号ラインを直接挿入して使
用する場合には、LCノイズフィルタとIC等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。
Also, this LC noise filter is used as an IC or L
When the SI power supply line or the signal line is directly inserted and used, the LC noise filter and the IC or the like must be wired, and there is a problem that it takes time to assemble the components.

【0009】また、このLCノイズフィルタは部品単体
として形成されるため、ICやLSIの回路に含ませ
て、すなわちICやLSI等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。
Further, since this LC noise filter is formed as a single component, there is a problem that it is almost impossible to include it in an IC or LSI circuit, that is, to insert it in an internal conduit of the IC or LSI. there were.

【0010】さらに、このLCノイズフィルタにおいて
分布定数的に形成されるキャパシタンスは、インダクタ
用導電体とキャパシタ用導電体のそれぞれの形状や配置
により決定されるため、部品として完成した後はキャパ
シタンスが一定となり、全体としての特性も固定化され
てしまい汎用性がないという問題があった。例えば、キ
ャパシタンスを変更したい場合にはインダクタ用導電体
あるいはキャパシタ用導電体の形状を変更する必要があ
り、組み込んだ回路中で必要に応じてキャパシタンスを
任意に変更して使用することは困難である。
Further, the capacitance formed in a distributed constant in this LC noise filter is determined by the shapes and arrangements of the inductor conductor and the capacitor conductor, so that the capacitance is constant after the parts are completed. Therefore, there is a problem that the characteristics as a whole are fixed and there is no versatility. For example, when it is desired to change the capacitance, it is necessary to change the shape of the conductor for the inductor or the conductor for the capacitor, and it is difficult to arbitrarily change and use the capacitance in the incorporated circuit. .

【0011】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもICやLSIの一部として形成することが可
能なLC素子及び半導体装置を提供することにある。
Therefore, the present invention was created in view of the above-mentioned points, and its purpose is to simplify the manufacturing process and to eliminate the work of assembling parts in the subsequent steps, and further to realize the IC and LSI. An object is to provide an LC element and a semiconductor device that can be formed as a part.

【0012】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを変更することができるLC素
子及び半導体装置を提供することにある。
Another object of the present invention is to provide an LC element and a semiconductor device capable of changing the capacitance existing in a distributed constant.

【0013】[0013]

【課題を解決するための手段】(1)上述した課題を解
決するために、本発明のLC素子は、n領域あるいはp
領域のいずれか一方の単一層が表面側に形成された半導
体基板と、前記半導体基板上に形成された渦巻き形状の
第1の電極と、渦巻き形状の前記第1の電極に対して、
ほぼ同一平面内であってほぼ同心状で隣接して形成され
た渦巻き形状の第2の電極と、渦巻き形状の前記第1お
よび第2の電極の少なくとも一方と、前記半導体基板と
の間に形成された絶縁層と、を備え、渦巻き形状の前記
第1の電極と前記第2の電極のそれぞれによって形成さ
れるインダクタと、これらの間に形成されるキャパシタ
とが分布定数的に存在し、渦巻き形状の前記第1の電極
および前記第2の電極の少なくとも一方を信号入出力路
として用いることを特徴とする。
Means for Solving the Problems (1) In order to solve the above-mentioned problems, an LC element of the present invention has an n region or p region.
With respect to the semiconductor substrate on which one of the regions is formed on the front surface side, the spiral-shaped first electrode formed on the semiconductor substrate, and the spiral-shaped first electrode,
Formed between a spirally-shaped second electrode that is substantially concentrically adjacent to each other in the same plane, at least one of the spirally-shaped first and second electrodes, and the semiconductor substrate. And a capacitor formed between the inductor formed by each of the spirally shaped first electrode and the second electrode, and the capacitor formed between them. At least one of the first electrode and the second electrode having a shape is used as a signal input / output path.

【0014】(2)本発明のLC素子は、半導体基板の
一方の面側に形成された渦巻き形状の第1の電極と、前
記半導体基板の他方の面側に形成され、渦巻き形状の前
記第1の電極とほぼ対向する位置に形成された渦巻き形
状の第2の電極と、渦巻き形状の前記第1および第2の
電極の少なくとも一方と前記半導体基板との間に形成さ
れた絶縁層と、を備え、渦巻き形状の前記第1の電極と
前記第2の電極のそれぞれによって形成されるインダク
タと、これらの間に形成されるキャパシタとが分布定数
的に存在し、渦巻き形状の前記第1の電極および前記第
2の電極の少なくとも一方を信号入出力路として用いる
ことを特徴とする。
(2) In the LC element of the present invention , the spiral first electrode formed on one surface side of the semiconductor substrate and the spiral first electrode formed on the other surface side of the semiconductor substrate. A second spiral-shaped electrode formed at a position substantially opposite to the first electrode, and an insulating layer formed between at least one of the first and second spiral-shaped electrodes and the semiconductor substrate, And the inductor formed by each of the spiral-shaped first electrode and the second electrode and the capacitor formed between them are distributed constant, and the spiral-shaped first electrode is formed. At least one of the electrode and the second electrode is used as a signal input / output path.

【0015】(3)本発明のLC素子は、上記(1),
(2)のLC素子において、前記半導体基板表面であっ
て渦巻き形状の前記第1の電極に対応する位置に、予め
キャリアを注入することを特徴とする。
[0015] (3) LC element of the present invention, the above (1),
In the LC element of (2), the carrier is injected in advance at a position corresponding to the spirally shaped first electrode on the surface of the semiconductor substrate.

【0016】(4)本発明のLC素子は、上記(1)〜
(3)のいずれかのLC素子において、渦巻き形状の前
記第1の電極に対して、前記第2の電極の長さを長くあ
るいは短く設定することにより、これら第1および第2
の電極を部分的に対応させることを特徴とする。
(4) The LC element of the present invention is the same as the above (1) to
In the LC element according to any one of (3) , the length of the second electrode is set longer or shorter than that of the first electrode having a spiral shape, so that the first and second electrodes are formed.
It is characterized by partially corresponding the electrodes of.

【0017】(5)本発明のLC素子は、上記(1),
(3),(4)のいずれかのLC素子において、前記半
導体基板に代えて、渦巻き形状の前記第1および第2の
電極に沿って渦巻き形状のn領域あるいはp領域からな
る反転層が形成された半導体基板を用いることを特徴と
する。
[0017] (5) LC element of the present invention, the above (1),
In the LC element according to any one of (3) and (4) , an inversion layer including a spiral n region or p region is formed along the spiral first and second electrodes instead of the semiconductor substrate. It is characterized in that the semiconductor substrate is used.

【0018】(6)本発明のLC素子は、上記(2)〜
(4)のいずれかのLC素子において、前記半導体基板
に代えて、渦巻き形状の前記第1および第2の電極の各
周回部分の間に渦巻き形状のn領域あるいはp領域から
なる反転層が形成された半導体基板を用いることを特徴
とする。
(6) The LC element of the present invention is the same as the above (2) to
In the LC element according to any one of (4) , instead of the semiconductor substrate, an inversion layer composed of a spiral n region or p region is formed between respective spiraling portions of the spiral first and second electrodes. It is characterized in that the semiconductor substrate is used.

【0019】(7)本発明のLC素子は、上記(1)〜
(6)のいずれかのLC素子において、渦巻き形状の前
記第1および第2の電極のいずれか一方を複数に分割
し、分割された複数の電極片のそれぞれの一部を電気的
に接続することを特徴とする。
(7) The LC element of the present invention has the above (1) to
In the LC element according to any one of (6) , one of the first and second spiral electrodes is divided into a plurality of pieces, and a part of each of the divided plurality of electrode pieces is electrically connected. It is characterized by

【0020】(8)本発明のLC素子は、上記(1)〜
(6)のいずれかのLC素子において、渦巻き形状の前
記第1および第2の電極の一方の両端付近のそれぞれに
電気的に接続された第1および第2の入出力電極と、渦
巻き形状の前記第1および第2の電極の他方の一方端付
近に電気的に接続されたアース電極と、を有し、前記第
1および第2の入出力電極のいずれか一方から信号を入
力し、他方から信号を出力するとともに、前記アース電
極を固定電位の電源に接続あるいは接地することを特徴
とする。
(8) The LC element of the present invention has the above (1) to
In the LC element according to any one of (6) , the first and second input / output electrodes electrically connected to each of the spiral-shaped first and second electrodes near both ends thereof, respectively, and the spiral-shaped A ground electrode electrically connected to one end of the other of the first and second electrodes, and a signal is input from any one of the first and second input / output electrodes, and the other And a signal is output from the ground electrode, and the ground electrode is connected to or grounded to a power source having a fixed potential.

【0021】(9)本発明のLC素子は、上記(1)〜
(6)のいずれかにおいて、渦巻き形状の前記第1およ
び第2の電極の一方の両端付近のそれぞれに電気的に接
続された第1および第2の入出力電極と、渦巻き形状の
前記第1および第2の電極の他方の両端付近のそれぞれ
に電気的に接続された第3および第4の入出力電極と、
を有し、渦巻き形状の前記第1の電極と前記第2の電極
の両方を信号入出力路とするコモンモード型の素子とし
て用いられることを特徴とする。
(9) The LC element of the present invention has the above (1) to
In any one of (6) , the first and second input / output electrodes electrically connected to each of the spiral-shaped first and second electrodes near both ends thereof, respectively, and the spiral-shaped first and second input / output electrodes. And third and fourth input / output electrodes electrically connected to the other ends of the second electrode, respectively, and
And is used as a common mode type element in which both the first electrode and the second electrode having a spiral shape are used as signal input / output paths.

【0022】(10)本発明のLC素子は、上記(1)
〜(9)のいずれかのLC素子において、渦巻き形状の
前記第1の電極および前記第2の電極のそれぞれに印加
する電圧を可変に設定することにより、渦巻き形状の前
記第1の電極あるいは前記第2の電極の少なくとも一方
に対応した前記半導体基板表面の位置に渦巻き形状の反
転領域を発生させ、あるいは発生したこの反転領域を消
滅させることを特徴とする。
(10) The LC element according to the present invention has the above (1)
In any one of (9) to (9) , the voltage applied to each of the spiral-shaped first electrode and the second electrode is variably set, so that the spiral-shaped first electrode or the spiral-shaped first electrode It is characterized in that a spiral inversion region is generated at a position corresponding to at least one of the second electrodes on the surface of the semiconductor substrate, or the generated inversion region is eliminated.

【0023】(11)本発明の半導体装置は、上記
(1)〜(10)のいずれかのLC素子を基板の一部と
して形成し、渦巻き形状の前記第1の電極および前記第
2の電極の少なくとも一方を信号ラインあるいは電源ラ
インに挿入して一体成形したことを特徴とする。
[0023] (11) A semiconductor device of the present invention, the
The LC element according to any one of (1) to (10) is formed as a part of a substrate, and at least one of the spiral first electrode and the second electrode is inserted into a signal line or a power supply line to be integrated. It is characterized by being molded.

【0024】(12)本発明のLC素子は、上記(1)
〜(7)のいずれかのLC素子において、全表面に化学
液相法により絶縁膜を形成し、この絶縁膜の一部をエッ
チングあるいはレーザ光照射によって除去して孔をあ
け、その孔を半田で表面に盛り上がる程度に封じること
により端子付けを行うことを特徴とする。
(12) The LC element of the present invention has the above (1)
In any of the LC elements of (7) to (7), an insulating film is formed on the entire surface by a chemical liquid phase method, a part of the insulating film is removed by etching or laser light irradiation to form a hole, and the hole is soldered. It is characterized in that terminals are attached by sealing it to the extent that it rises on the surface.

【0025】(13)本発明のLC素子は、上記(1)
〜(7)のいずれかのLC素子において、渦巻き形状の
前記第1および第2の電極の少なくとも一方に過電圧を
動作電源ライン側あるいはアース側にバイパスさせる保
護回路を設けたことを特徴とする。
(13) The LC element of the present invention has the above (1)
In any one of (7) to (7) , at least one of the spirally shaped first and second electrodes is provided with a protection circuit for bypassing an overvoltage to the operating power supply line side or the ground side.

【0026】[0026]

【作用】上記(1)のLC素子では、半導体基板の表面
側に渦巻き形状の第1および第2の電極がほぼ同心状
に、すなわちほぼ平行に周回するように形成されてい
る。また、これら2つの電極の少なくとも一方と半導体
基板との間には絶縁層が形成されており、これら第1あ
るいは第2の電極と絶縁層と半導体基板とからなるMO
S構造となっている。
In the LC element of the above (1) , the spiral first and second electrodes are formed on the surface side of the semiconductor substrate so as to be substantially concentric, that is, to circulate substantially in parallel. An insulating layer is formed between at least one of these two electrodes and the semiconductor substrate, and an MO including the first or second electrode, the insulating layer and the semiconductor substrate is formed.
It has an S structure.

【0027】このような構造を有する上記(1)のLC
素子は、渦巻き形状の第1および第2の電極のそれぞれ
がインダクタとして機能することになり、しかも、これ
ら第1および第2の電極のそれぞれは半導体基板と直
接、あるいは絶縁層を介して間接的に接続されているた
め、結果として第1および第2の電極間には渦巻き方向
に分布定数的にキャパシタが形成されることになる。
LC of the above (1) having such a structure
In the element, each of the spiral-shaped first and second electrodes functions as an inductor, and each of the first and second electrodes is directly connected to the semiconductor substrate or indirectly through an insulating layer. As a result, a capacitor is formed between the first and second electrodes as a distributed constant in the spiral direction.

【0028】従って、渦巻き形状の第1あるいは第2の
電極の一方端に入力された信号は、分布定数的に存在す
るインダクタおよびキャパシタを介して伝搬される際
に、広い帯域にわたり良好な減衰特性が得られる。
Therefore, when the signal input to one end of the spirally shaped first or second electrode is propagated through the inductor and the capacitor existing in a distributed constant, a good attenuation characteristic is obtained over a wide band. Is obtained.

【0029】特に、上記(1)のLC素子は、半導体基
板表面に絶縁層と渦巻き形状の第1および第2の電極を
形成することにより製造することができ、製造が非常に
容易となる。また、このLC素子は、半導体基板上に形
成されるため、ICやLSIの一部として形成すること
も可能であり、このような部品の一部として形成した場
合には、後工程における部品の組み付け作業を省略する
ことができる。
In particular, the LC element of the above (1) can be manufactured by forming the insulating layer and the first and second spiral electrodes on the surface of the semiconductor substrate, and the manufacturing is very easy. Further, since this LC element is formed on a semiconductor substrate, it can be formed as a part of an IC or an LSI. Assembly work can be omitted.

【0030】また、上記(2)のLC素子は、上述した
渦巻き形状の第1および第2の電極のそれぞれを半導体
基板を挟んでほぼ対向配置したものであり、これらの各
電極がインダクタ導体として機能するとともにこれら各
電極間に分布定数的にキャパシタが形成される点は上記
(1)のLC素子と全く同様に考えることができる。従
って、上記(2)のLC素子によれば、広い帯域にわた
って良好な減衰特性を有するとともに、製造容易および
基板の一部として形成することが可能となる。
Further, in the LC element of (2) above , each of the above-mentioned spiral-shaped first and second electrodes is arranged substantially opposite to each other with the semiconductor substrate interposed therebetween, and each of these electrodes serves as an inductor conductor. The point that a capacitor is formed in a distributed constant manner between these electrodes while functioning is described above.
It can be considered in exactly the same manner as the LC element of (1) . Therefore, according to the LC element of the above (2) , it is possible to have good attenuation characteristics over a wide band, to facilitate manufacturing, and to form the LC element as a part of the substrate.

【0031】また、上記(3)のLC素子では、第1の
電極に対応する位置に予めキャリアが注入されている。
一般に、上述した(1),(2)のLC素子はMOS構
造を有しているため、ゲートとして機能する第1あるい
は第2の電極に所定の電圧を印加しているときに半導体
基板表面に反転領域が発生し、さらにこの反転領域の回
りには空乏層が形成される。従って、この反転領域およ
び空乏層の有無により第1および第2の電極間に形成さ
れるキャパシタンスの値が変化することになるが、半導
体基板表面に予めキャリアを注入しておくことにより、
この反転領域および空乏層が形成されるタイミングをず
らしてLC素子の特性を変更することができる。
Further, in the above-mentioned (3) LC element, carriers are preliminarily injected into the position corresponding to the first electrode.
In general, the above-described LC elements (1) and (2) have a MOS structure, and therefore, when a predetermined voltage is applied to the first or second electrode functioning as a gate, the LC element is applied to the surface of the semiconductor substrate. An inversion region is generated, and a depletion layer is formed around this inversion region. Therefore, although the value of the capacitance formed between the first and second electrodes changes depending on the presence or absence of the inversion region and the depletion layer, by injecting carriers into the surface of the semiconductor substrate in advance,
The characteristics of the LC element can be changed by shifting the timing of forming the inversion region and the depletion layer.

【0032】また、上記(4)のLC素子では、第1お
よび第2の電極のいずれか一方を短く形成しており、こ
の場合であっても同様に、長さが異なる第1および第2
の電極のそれぞれはインダクタとして機能し、これらの
電極間には半導体基板と絶縁層を挟んで形成されるキャ
パシタが分布定数的に存在する。したがって、このLC
素子は広い帯域にわたって良好な減衰特性を有するとと
もに、製造が容易であり基板の一部として形成すること
が可能であるという効果がある。
Further, in the LC element of the above (4) , one of the first and second electrodes is formed to be short, and even in this case, similarly, the first and second electrodes having different lengths are formed.
Each of these electrodes functions as an inductor, and a capacitor formed with a semiconductor substrate and an insulating layer sandwiched between these electrodes exists in a distributed constant manner. Therefore, this LC
The device has an effect that it has a good attenuation characteristic over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0033】また、上記(5)のLC素子では、上述し
た各LC素子(上記(2)のLC素子を除く)がn領域
あるいはp領域からなる単一層を利用して形成されてい
たのに対し、第1および第2の電極に沿って渦巻き形状
の反転層であるn領域あるいはp領域の反転層が形成さ
れた半導体基板を用いている点が異なっている。すなわ
ち、この場合には周回数が異なる第1および第2の電極
同士は、半導体基板内のnpn構造あるいはpnp構造
を介して接続されることになり、良好なアイソレーショ
ンを行うことができる。従って、平行して形成された1
組の第1および第2の電極の間にのみ分布定数的にキャ
パシタが形成される状態を容易につくることができ、こ
のLC素子は広い帯域にわたって良好な減衰特性を有す
ることができる。
Further, in the LC element of the above (5) , each of the above-mentioned LC elements (excluding the LC element of the above (2) ) is formed using a single layer composed of the n region or the p region. On the other hand, it is different in that a semiconductor substrate in which an inversion layer of an n region or a p region which is a spiral inversion layer is formed along the first and second electrodes is used. That is, in this case, the first and second electrodes having different numbers of turns are connected to each other via the npn structure or the pnp structure in the semiconductor substrate, and good isolation can be performed. Therefore, one formed in parallel
It is possible to easily form a state in which a capacitor is formed in a distributed constant only between the first and second electrodes of the set, and this LC element can have good attenuation characteristics over a wide band.

【0034】また、上記(6)のLC素子では、上述し
た各LC素子(上記(1)のLC素子を除く)に比べる
と、半導体基板内であって第1の電極間および第2の電
極間に反転層が形成されている点が異なっている。すな
わち、この反転層を形成することにより、渦巻き形状の
第1及び第2の電極の半径方向にnpn構造あるいはp
np構造となるため、第1及び第2の電極に対応する半
導体基板内の周回部分同士について良好なアイソレーシ
ョンを行うことができる。従って、対向して配置された
1組の第1および第2の電極の間にのみ分布定数的にキ
ャパシタが形成される状態を容易につくることができ、
このLC素子は広い帯域にわたって良好な減衰特性を有
することができる。
Further, in the LC element of the above (6) , as compared with the above-mentioned LC elements (excluding the LC element of the above (1)) , in the semiconductor substrate, between the first electrodes and between the second electrodes. The difference is that an inversion layer is formed between them. That is, by forming this inversion layer, the npn structure or p is formed in the radial direction of the spiral first and second electrodes.
Since it has the np structure, it is possible to perform good isolation between the lapped portions in the semiconductor substrate corresponding to the first and second electrodes. Therefore, it is possible to easily form a state in which the capacitor is formed in a distributed constant manner only between the pair of first and second electrodes arranged to face each other,
This LC element can have good attenuation characteristics over a wide band.

【0035】また、上記(7)のLC素子では、第1あ
るいは第2の電極を複数の電極片に分割するとともにこ
れら各電極片の一部を電気的に接続して使用する。この
場合には、各電極片の自己インダクタンスが小さくな
り、この各電極片の自己インダクタンスの影響が少ない
分布定数型のLC素子となる。
In the LC element of (7) , the first or second electrode is divided into a plurality of electrode pieces, and a part of each of the electrode pieces is electrically connected for use. In this case, the self-inductance of each electrode piece becomes small, and the distributed constant type LC element is less affected by the self-inductance of each electrode piece.

【0036】また、上記(8)のLC素子では、第1お
よび第2の電極のいずれか一方の両端付近のそれぞれに
接続される第1および第2の入出力電極を設けるととも
に、第1および第2の電極のいずれか他方の一方端近傍
にアース電極を設けることにより、渦巻き形状の一方の
電極が信号入出力路として使用される3端子型のLC素
子を容易に形成することができる。
Further, in the LC element of the above (8) , the first and second input / output electrodes connected to both ends of one of the first and second electrodes are provided, and the first and second input / output electrodes are provided. By providing a ground electrode near one end of the other of the second electrodes, a three-terminal type LC element in which one spiral electrode is used as a signal input / output path can be easily formed.

【0037】また、上記(9)のLC素子では、上述し
た第1および第2の電極のいずれか他方の両端近傍にも
第3および第4の入出力電極を設けており、渦巻き形状
の2つの電極の両方が信号入出力路として使用される4
端子コモンモード型のLC素子を容易に形成することが
できる。
Further, in the LC element of (9) , third and fourth input / output electrodes are provided near both ends of the other of the first and second electrodes described above, and the spiral-shaped 2 Both of the two electrodes are used as signal input / output paths 4
A terminal common mode type LC element can be easily formed.

【0038】また、上記(10)のLC素子では、第1
および第2の電極に印加する電圧を可変に設定すること
により、すなわちこれら2つの電極間の電位差を変更す
ることにより、半導体基板表面に反転領域を発生、ある
いは発生した反転領域を消滅させている。上述したよう
に、反転領域の外周には空乏層が形成されるため、反転
領域を発生させるか否かによって渦巻き形状の2つの電
極間のキャパシタンスも変化することになり、必要に応
じて減衰特性を切り替えることができる。
In the LC element of (10) above , the first
By variably setting the voltage applied to the second electrode, that is, by changing the potential difference between these two electrodes, an inversion region is generated on the surface of the semiconductor substrate, or the generated inversion region is eliminated. . As described above, since the depletion layer is formed on the outer periphery of the inversion region, the capacitance between the two spiral electrodes changes depending on whether or not the inversion region is generated. Can be switched.

【0039】また、上記(11)の半導体装置では、上
述した(1)〜(10)のLC素子を基板の一部に、信
号ラインあるいは電源ラインに挿入するように形成して
いる。これにより、半導体基板上の他の部品と一体的に
製造することができ、製造が容易になるとともに後工程
における部品の組み付け作業が不要となる。
Further, in the semiconductor device of (11) , the LC elements of (1) to (10) described above are formed on a part of the substrate so as to be inserted into the signal line or the power supply line. As a result, it can be manufactured integrally with other components on the semiconductor substrate, which facilitates the manufacturing and eliminates the work of assembling the components in the subsequent process.

【0040】また、上記(12)のLC素子は、上述し
(1)〜(7)のいずれかのLC素子を、半導体基板
上に形成した後に化学液相法により全表面に絶縁膜を形
成する。その後、この絶縁膜の一部にエッチングやレー
ザ光照射により孔をあけ、この孔に半田を盛ることによ
り端子付けが行われる。したがって、表面実装型のLC
素子を簡単に製造することができ、表面実装型とするこ
とによりこのLC素子の組み付け作業も容易となる。
Further, in the LC element of (12) , an insulating film is formed on the entire surface by the chemical liquid phase method after the LC element of any of (1) to (7) described above is formed on a semiconductor substrate. To do. After that, a hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, surface mount type LC
The element can be easily manufactured, and the surface mounting type also facilitates the assembling work of this LC element.

【0041】また、上記(13)のLC素子では、第1
および第2の電極の少なくとも一方に保護回路が接続さ
れており、これらの電極に対して過電圧が印加される
と、動作電源ライン側あるいは筐体アース側にバイパス
電流が流れ、第1および第2の電極と半導体基板との間
の絶縁破壊を防止することができる。
In the LC element of (13) above , the first
A protection circuit is connected to at least one of the second electrode and the second electrode, and when an overvoltage is applied to these electrodes, a bypass current flows to the operation power supply line side or the housing ground side, and the first and second electrodes are connected. It is possible to prevent dielectric breakdown between the electrode and the semiconductor substrate.

【0042】[0042]

【実施例】以下、本発明を適用した一実施例のLC素子
について図面を参照しながら具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An LC device of an embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0043】第1実施例 図1は、本発明を適用した第1実施例のLC素子の平面
図である。また、図2は図1のA−A線拡大断面図、図
3は図1のB−B線拡大断面図、図4は図1のC−C線
拡大断面図、図5は図1のD−D線拡大断面図である。
First Embodiment FIG. 1 is a plan view of an LC device of the first embodiment to which the present invention is applied. 2 is an enlarged sectional view taken along the line AA of FIG. 1, FIG. 3 is an enlarged sectional view taken along the line BB of FIG. 1, FIG. 4 is an enlarged sectional view taken along the line CC of FIG. 1, and FIG. It is a DD line expanded sectional view.

【0044】これらの図に示すように、本実施例のLC
素子100は、半導体基板であるp型シリコン基板(p
−Si基板)30の一方の面側に形成された第1の電極
10および第2の電極26と、p−Si基板30の一方
の面側に形成された絶縁層28を含んでいる。
As shown in these figures, the LC of this embodiment is
The device 100 is a p-type silicon substrate (p
The first electrode 10 and the second electrode 26 are formed on one surface side of the -Si substrate 30 and the insulating layer 28 is formed on one surface side of the p-Si substrate 30.

【0045】第1および第2の電極10,26のそれぞ
れは、例えばアルミニウムや銅あるいは金の薄膜を蒸着
することにより、あるいは拡散またはイオン注入でPを
多量にドープすることにより形成する。
Each of the first and second electrodes 10 and 26 is formed, for example, by depositing a thin film of aluminum, copper or gold, or by heavily doping P by diffusion or ion implantation.

【0046】絶縁層28は、p−Si基板30の表面に
おいて、このp−Si基板30と第1の電極10とを絶
縁するためのものである。図2(A)に示すように、第
2の電極26を除くp−Si基板30の全表面がこの絶
縁層28によって覆われており(あるいは第1の電極1
0に対応する部分にのみ絶縁層28を形成するようにし
てもよい)、さらにこの絶縁層28の表面に上述した第
1の電極10が形成される。この絶縁層28は、例えば
Pを添加したSiO(P−ガラス)によって形成され
ている。
The insulating layer 28 serves to insulate the p-Si substrate 30 from the first electrode 10 on the surface of the p-Si substrate 30. As shown in FIG. 2A, the entire surface of the p-Si substrate 30 excluding the second electrode 26 is covered with this insulating layer 28 (or the first electrode 1).
The insulating layer 28 may be formed only in the portion corresponding to 0), and the first electrode 10 described above is formed on the surface of the insulating layer 28. The insulating layer 28 is formed of, for example, P 2 -added SiO 2 (P-glass).

【0047】また、上述した第1の電極10とほぼ平行
であって、ほぼ同心状に第2の電極26が形成されてい
る。この第2の電極26と第1の電極10との間に所定
の電圧を印加することにより、第1の電極10に対向す
るp−Si基板30の表面にn型の反転領域22が形成
されるようになっている。
The second electrode 26 is formed substantially concentrically and substantially in parallel with the above-mentioned first electrode 10. By applying a predetermined voltage between the second electrode 26 and the first electrode 10, the n-type inversion region 22 is formed on the surface of the p-Si substrate 30 facing the first electrode 10. It has become so.

【0048】また、上述した第1の電極10および第2
の電極26のそれぞれには、図1,3,4に示すよう
に、アース電極16および入出力電極18,20が接続
されている。
In addition, the above-mentioned first electrode 10 and second electrode
As shown in FIGS. 1, 3 and 4, the ground electrode 16 and the input / output electrodes 18 and 20 are connected to each of the electrodes 26 of FIG.

【0049】上述したように、本実施例のLC素子10
0は、第1の電極10と絶縁層28とp−Si基板30
とからなるMOS構造あるいはMIS構造を有してお
り、p−Si基板30の表面に予めキャリアが注入され
ていないエンハンスメント型の構造を有しているものと
すれば、第1の電極10に正の電圧が印加されたときに
初めて反転領域22が形成されることになる。
As described above, the LC element 10 of this embodiment
0 is the first electrode 10, the insulating layer 28, and the p-Si substrate 30.
Assuming that the first electrode 10 has a MOS structure or a MIS structure and is an enhancement type structure in which carriers are not injected in advance on the surface of the p-Si substrate 30, The inversion region 22 is formed only when the voltage of 1 is applied.

【0050】図2(A)および(B)は、反転領域が形
成される状態を示す図である。第1の電極10に対し
て、すなわち第1の電極10に接続された入出力電極1
8,20に所定の正電圧(アース電極16に印加する電
圧に対して正電圧)が印加されていない状態では、同図
(A)に示すようにp−Si基板30の表面には反転領
域22が現われない。
FIGS. 2A and 2B are views showing a state in which the inversion region is formed. The input / output electrode 1 connected to the first electrode 10, that is, connected to the first electrode 10.
In the state where a predetermined positive voltage (positive voltage with respect to the voltage applied to the ground electrode 16) is not applied to 8 and 20, the inversion region is formed on the surface of the p-Si substrate 30 as shown in FIG. 22 does not appear.

【0051】ところが、第1の電極10に対して所定の
正電圧を印加すると、図2(B)に示すように、第1の
電極10に対応するp−Si基板30の表面付近にn領
域からなる反転領域22が出現する。また、p−Si基
板30の内部であってこの反転領域22の外側には、第
1の電極10に印加された正電圧によって正孔が排除さ
れた空乏層32が形成される。したがって、反転領域2
2が現れた場合には、この空乏層32を挟んで反転領域
22内の電子とp−Si基板30内の正孔とが対向して
配置され、キャパシタが形成される。しかも、このキャ
パシタは第1の電極10のほぼ全長にわたって形成され
るため、p−Si基板30に接続された第2の電極26
と第1の電極10との間には分布定数的にキャパシタが
形成され、絶縁層28を挟んで形成されるキャパシタと
この空乏層32を挟んで形成されるキャパシタとが直列
に接続されることになる。
However, when a predetermined positive voltage is applied to the first electrode 10, as shown in FIG. 2B, an n region is formed near the surface of the p-Si substrate 30 corresponding to the first electrode 10. The inversion area 22 consisting of appears. Further, inside the p-Si substrate 30 and outside the inversion region 22, a depletion layer 32 in which holes are eliminated by the positive voltage applied to the first electrode 10 is formed. Therefore, the inversion area 2
When 2 appears, the electrons in the inversion region 22 and the holes in the p-Si substrate 30 are arranged to face each other with the depletion layer 32 sandwiched therebetween, and a capacitor is formed. Moreover, since this capacitor is formed over substantially the entire length of the first electrode 10, the second electrode 26 connected to the p-Si substrate 30 is formed.
A capacitor is formed between the first electrode 10 and the first electrode 10 in a distributed constant manner, and the capacitor formed with the insulating layer 28 interposed and the capacitor formed with the depletion layer 32 interposed are connected in series. become.

【0052】図6は、第1実施例のLC素子100の等
価回路を示す図である。同図(A)に示す等価回路は、
図2(A)に対応する回路であり、絶縁層28を挟んで
配置された第1の電極10とp−Si基板30との間
に、すなわちp−Si基板30に直接接続された第2電
極26と第1の電極10との間にキャパシタが形成され
た様子が示されている。
FIG. 6 is a diagram showing an equivalent circuit of the LC device 100 of the first embodiment. The equivalent circuit shown in FIG.
It is a circuit corresponding to FIG. 2A, and is a second circuit directly connected to the p-Si substrate 30 between the first electrode 10 and the p-Si substrate 30 which are arranged with the insulating layer 28 interposed therebetween. It is shown that a capacitor is formed between the electrode 26 and the first electrode 10.

【0053】一般にp−Si基板30は比抵抗が大きい
ため、最も接近して配置された第1の電極10と第2の
電極26との間に形成されたキャパシタのキャパシタン
スに比べて、周回数が異なる第1の電極10と第2の電
極26との間に形成されたキャパシタのキャパシタンス
は極端に小さくなる。したがって、隣接して配置された
1組の電極10,26のみの間に分布定数的にキャパシ
タが形成されることになる。
Since the p-Si substrate 30 generally has a large specific resistance, the number of circuit cycles is greater than the capacitance of the capacitor formed between the first electrode 10 and the second electrode 26 arranged closest to each other. The capacitance of the capacitor formed between the first electrode 10 and the second electrode 26 having different values is extremely small. Therefore, the capacitors are formed in a distributed constant manner only between the pair of electrodes 10 and 26 arranged adjacent to each other.

【0054】また、同図(A)に示す回路は、第1の電
極10を信号の入出力路に用いるとともに、アース電極
16を接地した場合が示されており、3端子型の素子と
して機能するものである。
The circuit shown in FIG. 9A shows the case where the first electrode 10 is used as a signal input / output path and the ground electrode 16 is grounded, which functions as a three-terminal type element. To do.

【0055】この場合には、第1の電極10がインダク
タンスL1を有するインダクタ導体として機能するとと
もに、第2の電極26がインダクタンスL2を有するイ
ンダクタ導体として機能する。また、上述したように、
これら2つのインダクタ導体間(第1および第2の電極
間)には所定のキャパシタンスCを有するキャパシタが
分布定数的に形成される。したがって、このLC素子1
00は従来の集中定数型の素子にはない優れた減衰特性
を発揮することができ、入出力電極18,20のいずれ
か一方から入力された信号からは所定の周波数成分のみ
が除去され他方から出力されるようになる。
In this case, the first electrode 10 functions as an inductor conductor having the inductance L1, and the second electrode 26 functions as an inductor conductor having the inductance L2. Also, as mentioned above,
A capacitor having a predetermined capacitance C is formed in a distributed constant manner between these two inductor conductors (between the first and second electrodes). Therefore, this LC device 1
00 is capable of exerting an excellent attenuation characteristic which is not present in the conventional lumped element type element, and only a predetermined frequency component is removed from the signal input from one of the input / output electrodes 18 and 20, and the other is output from the other. It will be output.

【0056】なお、同図(A)にはアース電極16を接
地する場合を示したが、このアース電極16を所定の電
位を有する電源に接続するようにしてもよい。
Although FIG. 9A shows the case where the earth electrode 16 is grounded, the earth electrode 16 may be connected to a power source having a predetermined potential.

【0057】また、図6(B)は、入出力電極18とア
ース電極16との間に可変のバイアス電圧を印加するた
めの可変バイアス回路12を接続した場合の等価回路を
示すものである。上述したように、第1の電極10側に
所定の正電圧を印加した場合にp−Si基板30表面に
反転領域22および空乏層32が現れる。このため、同
図(B)に示すように、絶縁層28を挟んで形成される
キャパシタとこの空乏層32を挟んで形成されるキャパ
シタとが直列に接続される状態となり、同図(A)に示
す場合に比べると分布定数的に形成されるキャパシタの
キャパシタンスCが小さくなる。
FIG. 6B shows an equivalent circuit when the variable bias circuit 12 for applying a variable bias voltage is connected between the input / output electrode 18 and the ground electrode 16. As described above, the inversion region 22 and the depletion layer 32 appear on the surface of the p-Si substrate 30 when a predetermined positive voltage is applied to the first electrode 10 side. Therefore, as shown in FIG. 2B, the capacitor formed with the insulating layer 28 sandwiched therebetween and the capacitor formed with the depletion layer 32 sandwiched are connected in series. The capacitance C of the capacitor formed in a distributed constant becomes smaller than that shown in FIG.

【0058】したがって、可変バイアス回路12によっ
て印加するバイアス電圧を切り替えることにより、第1
の電極10と第2の電極26との間に分布定数的に形成
されるキャパシタンスCも切り替わることになり、全体
としてLC素子100の減衰特性が変化することにな
る。
Therefore, by switching the bias voltage applied by the variable bias circuit 12,
The capacitance C formed in a distributed constant manner between the electrode 10 and the second electrode 26 also changes, and the attenuation characteristic of the LC element 100 changes as a whole.

【0059】なお、同図(B)では可変バイアス回路1
2を追加することにより第2の電極26よりも第1の電
極10に印加される電圧レベルの方を高く設定する場合
を説明したが、可変バイアス回路12を追加せずに、入
出力電極18に入力される信号の平均電圧レベル自体を
アース電極16に印加する電圧よりも高く保つようにし
てもよい。
In FIG. 6B, the variable bias circuit 1
Although the case where the voltage level applied to the first electrode 10 is set higher than that of the second electrode 26 by adding 2 has been described, the variable bias circuit 12 is not added and the input / output electrode 18 is added. The average voltage level itself of the signal input to the terminal may be kept higher than the voltage applied to the ground electrode 16.

【0060】次に、本実施例のLC素子100の製造工
程について説明する。
Next, the manufacturing process of the LC device 100 of this embodiment will be described.

【0061】(1)酸化膜の形成: まず最初に、p−Si基板30の表面を熱酸化すること
により、酸化膜(SiO)を形成する。
(1) Formation of oxide film: First, the surface of the p-Si substrate 30 is thermally oxidized to form an oxide film (SiO 2 ).

【0062】(2)第1の電極に対応する部分の除去: 次に、第1の電極10を形成したい部分の酸化膜を除去
することにより開口部を形成する。本実施例のLC素子
100の場合は、第1の電極10を渦巻き形状に形成す
る必要があるため、この開口部の形成も渦巻き形状にな
るように行われる。このようにして第1の電極10に対
応する部分のp−Si基板30が露出することになる。
(2) Removal of the part corresponding to the first electrode: Next, the opening is formed by removing the oxide film in the part where the first electrode 10 is to be formed. In the case of the LC element 100 of the present embodiment, since the first electrode 10 needs to be formed in a spiral shape, this opening is also formed so as to have a spiral shape. In this way, the portion of the p-Si substrate 30 corresponding to the first electrode 10 is exposed.

【0063】(3)酸化膜の形成: 次に、このようにして部分的に露出したp−Si基板3
0に対して新しい酸化膜、すなわち絶縁層28の形成を
行なう。
(3) Formation of Oxide Film: Next, the p-Si substrate 3 partially exposed in this way
A new oxide film, that is, an insulating layer 28 is formed for 0.

【0064】(4)第1の電極およびその他の電極の形
成: 次に、例えばアルミニウムを蒸着することにより第1の
電極10を形成するとともに、この第1の電極に接続さ
れる入出力電極18,20を形成する。
(4) Formation of first electrode and other electrodes: Next, the first electrode 10 is formed by vapor deposition of aluminum, for example, and the input / output electrode 18 connected to this first electrode is formed. , 20 are formed.

【0065】なお、上述した(2)〜(4)の工程に前後し
て、あるいは(2)〜(4)の工程と並行して第2の電極2
6に対応する部分の窓あけを行ない、この第2の電極2
6およびそれに接続されるアース電極16の形成を行な
う。
The second electrode 2 is formed before or after the steps (2) to (4) or in parallel with the steps (2) to (4).
The second electrode 2 is opened by opening a window corresponding to
6 and the ground electrode 16 connected thereto are formed.

【0066】(5)絶縁層の形成: 最後に、全面にP−ガラスを付着させた後、加熱して平
滑な表面を形成する。
(5) Formation of insulating layer: Finally, P-glass is attached to the entire surface and then heated to form a smooth surface.

【0067】このようにしてLC素子100を製造する
工程は、基本的には通常のMOS・FETを製造する工
程と類似しており、あるいは通常のMOS・FETを製
造する工程を簡略化したものである。したがって、製造
そのものは、フォトマスクの形状を変更したり、一般の
MOS・FETを製造する工程の順序を一部変更するこ
とにより対応することができ、そのため一般のMOS・
FETやバイポーラトランジスタと同一基板上に形成す
ることも可能となる。したがって、ICやLSIの一部
として形成することができ、これらの部品の一部として
形成した場合には、後工程における部品の組み付け作業
を省略することができる。
The process of manufacturing the LC element 100 in this manner is basically similar to the process of manufacturing a normal MOS • FET, or is a simplified process of manufacturing a normal MOS • FET. Is. Therefore, the manufacturing itself can be dealt with by changing the shape of the photomask or by partially changing the order of the steps for manufacturing a general MOS • FET.
It can be formed on the same substrate as the FET and the bipolar transistor. Therefore, it can be formed as a part of an IC or LSI, and when it is formed as a part of these parts, the work of assembling the parts in the subsequent process can be omitted.

【0068】このように、本実施例のLC素子100
は、第1の電極10および第2の電極26のそれぞれが
インダクタを形成するとともに、これら第1の電極10
と第2の電極26との間には分布定数的にキャパシタが
形成される。したがって、第2の電極26の一方端に設
けられたアース電極16を接地あるいは固定電位に接続
するとともに、第1の電極10を信号の入出力路として
用いた場合には、入力された信号に対して広い帯域で良
好な減衰特性を有するLC素子となる。
In this way, the LC device 100 of this embodiment is
Each of the first electrode 10 and the second electrode 26 forms an inductor, and
A capacitor is formed between the second electrode 26 and the second electrode 26 in a distributed constant manner. Therefore, when the ground electrode 16 provided at one end of the second electrode 26 is connected to the ground or a fixed potential and the first electrode 10 is used as a signal input / output path, the input signal On the other hand, the LC element has a good attenuation characteristic in a wide band.

【0069】また、上述したようにこのLC素子100
は、一般のMOS・FET等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてLC素子を
製造した場合には、他の部品との配線も同時に行なうこ
とができ、後工程における組み付け作業等が不要とな
る。
Further, as described above, this LC device 100
Can be manufactured by applying general MOS / FET manufacturing techniques, and is therefore easy to manufacture and suitable for miniaturization. In addition, when the LC element is manufactured as a part of the semiconductor substrate, wiring with other components can be performed at the same time, which eliminates the need for assembling work in the subsequent process.

【0070】また、本実施例のLC素子100は、第1
の電極10に印加するバイアス電圧を変えて、第1の電
極10に対向する位置に反転領域22を発生させ、ある
いはこの発生させた反転領域22を消滅させることによ
り、第1の電極10と第2の電極26との間に分布定数
的に形成されるキャパシタのキャパシタンスを切り替え
ることができ、LC素子100の全体の周波数特性を調
整あるいは変更することができる。
In addition, the LC element 100 of this embodiment is the first
By changing the bias voltage applied to the electrode 10 of the first electrode 10 to generate the inversion region 22 at a position facing the first electrode 10 or extinguishing the generated inversion region 22, the first electrode 10 and the It is possible to switch the capacitance of the capacitor formed between the second electrode 26 and the second electrode 26 in a distributed constant manner, and to adjust or change the overall frequency characteristics of the LC element 100.

【0071】なお、上述した第1実施例は、第1の電極
10を信号の入出力路として用いたが、第2の電極26
を信号の入出力路として用いるようにしてもよい。すな
わち、図7に示すように、第2の電極26の両端に入出
力電極18,20を接続することによりこの第2の電極
26を信号の入出力路として用いるとともに、第1の電
極10の一方端にアース電極16を接続し、このアース
電極16を接地あるいは固定電位に接続する。このよう
にした場合には、接地あるいは固定電位に接続される第
1の電極10に対向する位置に反転領域22が形成され
ることになるが、図6(B)に示したように2つのキャ
パシタが直列に接続される状態に変わりはなく、入出力
電極18とアース電極16との相対的電位を変えること
によりLC素子100全体としての周波数特性を変える
ことができる点も同じである。
Although the first electrode 10 is used as a signal input / output path in the above-described first embodiment, the second electrode 26 is used.
May be used as a signal input / output path. That is, as shown in FIG. 7, by connecting the input / output electrodes 18 and 20 to both ends of the second electrode 26, the second electrode 26 is used as a signal input / output path, and at the same time the first electrode 10 is connected. The ground electrode 16 is connected to one end, and the ground electrode 16 is grounded or connected to a fixed potential. In this case, the inversion region 22 is formed at a position facing the first electrode 10 connected to the ground or the fixed potential, but two inversion regions 22 are formed as shown in FIG. 6B. The same applies to the fact that the capacitors are connected in series and the frequency characteristics of the LC element 100 as a whole can be changed by changing the relative potentials of the input / output electrode 18 and the ground electrode 16.

【0072】図8は、第2の電極26をp−Si基板3
0の反対の面(裏面)側に第1の電極10にほぼ対向す
るように配置した場合の変形例を示す図である。また、
図9は図8のA−A線拡大断面を示す図であり、図2に
対応するものである。図10は、第2の電極26の両端
に入出力電極18,20を接続することによりこの第2
の電極26を信号の入出力路として用いるとともに、第
1の電極10の一方端にアース電極16を接続し、この
アース電極16を接地あるいは固定電位に接続する場合
の変形例を示す図であり、図7に対応するものである。
In FIG. 8, the second electrode 26 is formed on the p-Si substrate 3
It is a figure which shows the modification at the time of arrange | positioning so that it may oppose the 1st electrode 10 on the surface (back surface) opposite to 0. Also,
FIG. 9 is a view showing an enlarged cross section taken along the line AA of FIG. 8 and corresponds to FIG. FIG. 10 shows that by connecting the input / output electrodes 18 and 20 to both ends of the second electrode 26,
FIG. 11 is a diagram showing a modification example in which the electrode 26 of FIG. 4 is used as a signal input / output path, the ground electrode 16 is connected to one end of the first electrode 10, and the ground electrode 16 is grounded or connected to a fixed potential. , Which corresponds to FIG.

【0073】このように、渦巻き形状の2つの電極1
0,26をほぼ対向させて配置した場合であっても、図
1あるいは図7に示したLC素子100と同様に、第1
および第2の電極10,26のそれぞれがインダクタと
して機能するとともに、これらの間に分布定数的にキャ
パシタが形成されることに変わりはなく、良好な周波数
特性を有するとともに製造容易等の利点を有することに
なる。
Thus, the two spiral electrodes 1
Even when 0 and 26 are arranged so as to face each other, as in the LC element 100 shown in FIG.
Each of the second electrode 10 and the second electrode 26 functions as an inductor, and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics and is easy to manufacture. It will be.

【0074】第2実施例 次に、本発明の第2実施例のLC素子について、図面を
参照しながら具体的に説明する。
Second Embodiment Next, an LC device according to a second embodiment of the present invention will be specifically described with reference to the drawings.

【0075】上述した第1実施例のLC素子100は、
第1の電極10と第2の電極26とがほぼ全長にわたっ
て平行に、すなわちほぼ同一の長さに形成されたもので
あるが、本実施例のLC素子200は、図1等に示した
第2の電極26を約1ターン分短くした点に特徴があ
る。
The LC element 100 of the first embodiment described above is
The first electrode 10 and the second electrode 26 are formed in parallel over substantially the entire length, that is, in substantially the same length. The LC element 200 of the present embodiment is the same as that shown in FIG. The feature is that the second electrode 26 is shortened by about one turn.

【0076】図11は、第2の実施例のLC素子200
の平面図である。図11に示すように、第2の電極26
の一部を省略した場合であっても、短くなった第2の電
極26とそれよりも長い第1の電極10とにより形成さ
れる各インダクタと、これら第1の電極10と第2の電
極26とにより形成されるキャパシタとが分布定数的に
形成されるため、図1に示した第1実施例のLC素子1
00と同様に良好な減衰特性を有することになる。
FIG. 11 shows an LC device 200 of the second embodiment.
FIG. As shown in FIG. 11, the second electrode 26
Even if a part of the first electrode is omitted, each inductor formed by the shortened second electrode 26 and the first electrode 10 longer than that, and the first electrode 10 and the second electrode Since the capacitors formed by 26 and 26 are formed in a distributed constant manner, the LC element 1 of the first embodiment shown in FIG.
As with 00, it has a good attenuation characteristic.

【0077】図12は、本実施例のLC素子200の等
価回路を示す図である。同図に示すように、第2の電極
26のターン数が少くなった分だけインダクタンスL3
も小さくなり、これに対応して分布定数的に存在するキ
ャパシタンスC1も小さくなる。
FIG. 12 is a diagram showing an equivalent circuit of the LC element 200 of this embodiment. As shown in the figure, the inductance L3 is reduced by the number of turns of the second electrode 26 which is reduced.
Becomes smaller, and correspondingly, the capacitance C1 existing in a distributed constant also becomes smaller.

【0078】また、第1の電極10に印加する電圧(入
出力電極18に印加するバイアス電圧)を変えることに
より、第1の電極10とターン数を短くした第2の電極
26との間に形成されるキャパシタンスも変化し、LC
素子200の減衰特性を可変に制御できる点は上述した
第1実施例のLC素子100と同様である。
By changing the voltage applied to the first electrode 10 (bias voltage applied to the input / output electrode 18), the voltage between the first electrode 10 and the second electrode 26 having a reduced number of turns is changed. The formed capacitance also changes and LC
The point that the attenuation characteristic of the element 200 can be variably controlled is the same as the LC element 100 of the first embodiment described above.

【0079】このように、本実施例のLC素子200
は、第1の電極10とこの第1の電極10より短い第2
の電極26とによりインダクタとキャパシタが分布定数
的に形成され、良好な減衰特性をもった素子として機能
することができる。
As described above, the LC device 200 of this embodiment is used.
Is a first electrode 10 and a second electrode shorter than the first electrode 10.
An inductor and a capacitor are formed in a distributed constant manner by the electrode 26 of, and can function as an element having a good attenuation characteristic.

【0080】また、LC素子200を半導体製造技術を
利用して製造できる点や、LSI等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、第1の電極10に印加する相
対的な電圧を変えることにより周波数特性を変更できる
点等については上述した第1実施例のLC素子100と
同じである。
In addition, the LC element 200 can be manufactured by utilizing the semiconductor manufacturing technology, and can be formed as a part of LSI or the like, and in this case, the wiring process in the subsequent process can be omitted. The fact that the frequency characteristic can be changed by changing the relative voltage applied to the electrode 10 of is similar to the LC element 100 of the first embodiment described above.

【0081】なお、本実施例のLC素子200は、第1
の電極10を信号の入出力路として用いたが、第2の電
極26を信号の入出力路として用い、第1の電極10側
を接地あるいは固定電位に接続するようにしてもよい。
The LC element 200 of this embodiment is the first
Although the electrode 10 is used as a signal input / output path, the second electrode 26 may be used as a signal input / output path and the first electrode 10 side may be connected to ground or a fixed potential.

【0082】図13は、第2の電極26を信号の入出力
路として使用する場合の変形例を示す図であり、第1実
施例の図7に対応するものである。この場合は、第2の
電極26の両端に入出力電極18,20を接続するとと
もに、第1の電極10の一方端にアース電極16を接続
する。
FIG. 13 is a diagram showing a modified example in which the second electrode 26 is used as a signal input / output path, and corresponds to FIG. 7 of the first embodiment. In this case, the input / output electrodes 18 and 20 are connected to both ends of the second electrode 26, and the ground electrode 16 is connected to one end of the first electrode 10.

【0083】このような場合であっても、短い第1の電
極10と長い第2の電極26とがそれぞれインダクタと
して機能するとともに、これらの間に分布定数的にキャ
パシタが形成されるため、図11に示すLC素子200
と同様に良好な減衰特性が得られる。
Even in such a case, the short first electrode 10 and the long second electrode 26 each function as an inductor, and a capacitor is formed between them in a distributed constant manner. LC device 200 shown in FIG.
Good damping characteristics can be obtained as well.

【0084】図14は、第2の電極26をp−Si基板
30の反対の面側に第1の電極10にほぼ対向するよう
に配置した場合の変形例を示す図である。また、図15
は第2の電極26の両端に入出力電極18,20を接続
することによりこの第2の電極26を信号の入出力路と
して用いるとともに、第1の電極10の一方端にアース
電極16を接続し、このアース電極16を接地あるいは
固定電位に接続する場合の変形例を示す図である。
FIG. 14 is a diagram showing a modified example in which the second electrode 26 is arranged on the opposite surface side of the p-Si substrate 30 so as to substantially face the first electrode 10. In addition, FIG.
Uses the second electrode 26 as a signal input / output path by connecting the input / output electrodes 18 and 20 to both ends of the second electrode 26, and connects the ground electrode 16 to one end of the first electrode 10. Then, it is a diagram showing a modified example in the case of connecting the ground electrode 16 to the ground or to a fixed potential.

【0085】このように、渦巻き形状で長さが異なる2
つの電極10,26をほぼ対向させて配置した場合であ
っても、図11あるいは図13に示したLC素子200
と同様に、第1および第2の電極10,26のそれぞれ
がインダクタとして機能するとともに、これらの間に分
布定数的にキャパシタが形成されることに変わりはな
く、良好な周波数特性を有するとともに製造容易等の利
点を有することになる。
In this way, the spiral shape is different in length 2
Even when the two electrodes 10 and 26 are arranged so as to face each other, the LC device 200 shown in FIG.
Similarly, each of the first and second electrodes 10 and 26 functions as an inductor, and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics and is manufactured. It has advantages such as ease.

【0086】第3実施例 次に、本発明の第3実施例のLC素子300について、
図面を参照しながら具体的に説明する。
Third Embodiment Next, regarding the LC device 300 of the third embodiment of the present invention,
A specific description will be given with reference to the drawings.

【0087】上述した第1実施例のLC素子100およ
び第2実施例のLC素子200は、3端子のノーマルモ
ード型素子として機能するものであるが、本実施例のL
C素子300は、4端子型のコモンモード型素子として
機能するように形成されている点に特徴がある。
The LC element 100 of the first embodiment and the LC element 200 of the second embodiment described above function as a three-terminal normal mode type element.
The C element 300 is characterized in that it is formed so as to function as a 4-terminal common mode element.

【0088】図16は、第3実施例のLC素子の平面図
である。同図に示すように、第3実施例のLC素子30
0は、第2の電極26の両端に入出力電極36,38が
設けられており、この点が図1に示したLC素子100
と異なっている。
FIG. 16 is a plan view of the LC device of the third embodiment. As shown in the figure, the LC device 30 of the third embodiment
0 is provided with input / output electrodes 36 and 38 at both ends of the second electrode 26, and this point shows that the LC element 100 shown in FIG.
Is different from

【0089】図17は、第3実施例のLC素子の等価回
路を示す図である。同図に示すように、2つの入出力電
極18,20の間に形成された第1の電極10がインダ
クタンスL1を有するインダクタとして機能するととも
に、2つの入出力電極36,38間に形成された第2の
電極26がインダクタンスL2を有するインダクタとし
て機能する。しかも、これら第1および第2の電極1
0,26がそれぞれ信号の入出力路として使用されると
ともに、これらの間には第1実施例のLC素子100と
同様にキャパシンタンスCを有するキャパシタが分布定
数的に形成される。
FIG. 17 is a diagram showing an equivalent circuit of the LC element of the third embodiment. As shown in the figure, the first electrode 10 formed between the two input / output electrodes 18 and 20 functions as an inductor having the inductance L1 and is formed between the two input / output electrodes 36 and 38. The second electrode 26 functions as an inductor having the inductance L2. Moreover, these first and second electrodes 1
0 and 26 are respectively used as signal input / output paths, and capacitors having a capacitance C are formed between them in a distributed constant manner as in the LC element 100 of the first embodiment.

【0090】このように、本実施例のLC素子300
は、第1の電極10のみならず第2の電極26の両端に
も2つの入出力電極36,38を設けることにより、良
好な減衰特性をもった4端子コモンモード型素子として
機能することができる。また、入出力電極18,36間
に印加するバイアス電圧、あるいはこれらに入力する信
号の平均電圧差を変えることにより、第1の電極10と
第2の電極26との間に分布定数的に形成されるキャパ
シタのキャパシタンスCを変えることでき、LC素子3
00全体の減衰特性を可変に制御することができる。
As described above, the LC device 300 of this embodiment is used.
By providing the two input / output electrodes 36 and 38 at both ends of the second electrode 26 as well as the first electrode 10, it is possible to function as a four-terminal common mode element having good attenuation characteristics. it can. Further, the bias voltage applied between the input / output electrodes 18 and 36 or the average voltage difference between the signals input to the input / output electrodes 18 and 36 is changed to form a distributed constant between the first electrode 10 and the second electrode 26. It is possible to change the capacitance C of the capacitor to
It is possible to variably control the damping characteristic of the entire 00.

【0091】図18は、第2の電極26をp−Si基板
30の反対の面側に第1の電極10にほぼ対向するよう
に配置した場合の変形例を示す図である。
FIG. 18 is a diagram showing a modified example in which the second electrode 26 is arranged on the opposite surface side of the p-Si substrate 30 so as to substantially face the first electrode 10.

【0092】このように、渦巻き形状の2つの電極1
0,26をほぼ対向させて配置した場合であっても、図
16に示したLC素子300と同様に、第1および第2
の電極10,26のそれぞれがインダクタとして機能
し、これらの間に分布定数的にキャパシタが形成される
4端子コモンモード型素子とすることができ、良好な周
波数特性を有するとともに製造容易等の利点を有するこ
とになる。
As described above, the two spiral electrodes 1
Even when 0 and 26 are arranged so as to face each other, as in the LC device 300 shown in FIG.
Each of the electrodes 10 and 26 functions as an inductor, and a 4-terminal common-mode element in which a capacitor is formed between them in a distributed constant manner can be formed, and has advantages of good frequency characteristics and easy manufacture. Will have.

【0093】第4実施例 次に、本発明の第4実施例のLC素子について、図面を
参照しながら具体的に説明する。
Fourth Embodiment Next, an LC device according to a fourth embodiment of the present invention will be specifically described with reference to the drawings.

【0094】上述した各実施例のLC素子100,20
0,300のそれぞれは、第2の電極26を1本の導体
で形成していたが、本実施例のLC素子400はこの第
2の電極26を複数の(例えば3本の)分割電極片26
−1,26−2,26−3に分割した点に特徴がある。
The LC devices 100 and 20 of the above-mentioned respective embodiments
In each of 0 and 300, the second electrode 26 was formed of one conductor, but in the LC element 400 of this embodiment, the second electrode 26 is divided into a plurality of (for example, three) divided electrode pieces. 26
It is characterized in that it is divided into -1, 26-2, 26-3.

【0095】図19は、第4実施例のLC素子の平面図
である。同図に示すように、第4実施例のLC素子40
0は、図1に示したLC素子100に用いられている第
2の電極26を3本の分割電極片26−1,26−2,
26−3に置き換えた構造を有している。全体として渦
巻き形状を有するこれらの分割電極片26−1〜26−
3のそれぞれにはアース電極16が接続されており、3
つのアース電極16を接地することにより、各分割電極
片26−1〜26−3のそれぞれによって形成されるイ
ンダクタの一部が接地される。あるいは3つのアース電
極16を固定電位の電源に接続することにより、各分割
電極片26−1〜26−3のそれぞれによって形成され
るインダクタの一部がこの固定電位となる。
FIG. 19 is a plan view of the LC element of the fourth embodiment. As shown in the figure, the LC device 40 of the fourth embodiment
0 indicates that the second electrode 26 used in the LC element 100 shown in FIG. 1 is divided into three divided electrode pieces 26-1, 26-2,
26-3 has the structure replaced. These divided electrode pieces 26-1 to 26-having a spiral shape as a whole
A ground electrode 16 is connected to each of the 3
By grounding one ground electrode 16, a part of the inductor formed by each of the divided electrode pieces 26-1 to 26-3 is grounded. Alternatively, by connecting the three ground electrodes 16 to a power source having a fixed potential, a part of the inductor formed by each of the divided electrode pieces 26-1 to 26-3 becomes the fixed potential.

【0096】図20は、第4実施例のLC素子400の
等価回路を示す図である。同図に示すように、第1の電
極10の全体がインダクタンスL1を有するインダクタ
として機能するとともに、各分割電極片26−1,26
−2,26−3のそれぞれがインダクタンスL3,L
4,L5を有するインダクタとして機能する。そして、
第1の電極10と各分割電極片26−1〜26−3とが
キャパシンタスC2,C3,C4を有するキャパシタと
して機能し、しかもこれらのキャパシタが分布定数的に
形成される。
FIG. 20 is a diagram showing an equivalent circuit of the LC element 400 of the fourth embodiment. As shown in the figure, the entire first electrode 10 functions as an inductor having an inductance L1, and each of the divided electrode pieces 26-1, 26
-2 and 26-3 are inductances L3 and L, respectively
4 and L5 function as an inductor. And
The first electrode 10 and the divided electrode pieces 26-1 to 26-3 function as capacitors having capacitors C2, C3, C4, and these capacitors are formed in a distributed constant manner.

【0097】本実施例のLC素子400は、各分割電極
片26−1,26−2,26−3の自己インダクタンス
L3,L4,L5が小さくなる。したがって、これらの
自己インダクタンスによるLC素子400全体の特性へ
の影響は小さくなり、第1の電極10が有するインダク
タンスL1と分布定数的に形成されるキャパシンタスC
2,C3,C4とによってLC素子400全体の特性が
ほぼ決定されることになる。
In the LC element 400 of this embodiment, the self-inductances L3, L4 and L5 of the divided electrode pieces 26-1, 26-2 and 26-3 are small. Therefore, the influence of these self-inductances on the characteristics of the LC element 400 as a whole becomes small, and the capacitance L formed with the inductance L1 of the first electrode 10 in a distributed constant manner.
2, C3 and C4 determine the characteristics of the LC element 400 as a whole.

【0098】また、入出力電極18とアース電極16と
の間に印加するバイアス電圧、あるいは入出力電極18
に入力する信号の平均電圧レベルを変えることにより、
第1の電極10と各分割電極片26−1,26−2との
間に分布定数的に形成されるキャパシタのキャパシタン
スC2,C3とを変えることでき、LC素子400全体
の減衰特性を可変に制御することができる。
The bias voltage applied between the input / output electrode 18 and the ground electrode 16, or the input / output electrode 18
By changing the average voltage level of the signal input to
The capacitances C2 and C3 of the capacitors formed in a distributed constant manner between the first electrode 10 and the divided electrode pieces 26-1 and 26-2 can be changed, and the attenuation characteristic of the LC element 400 as a whole can be changed. Can be controlled.

【0099】なお、図19に平面構造を示した本実施例
のLC素子400は、第1の電極10を信号の入出力路
として用いるとともに第2の電極26を3分割したが、
これとは反対に第2の電極26を信号の入出力路として
用いるとともに第1の電極10側を複数に分割するよう
にしてもよい。この場合には、複数に分割された第1の
電極10のそれぞれにアース電極16を接続するととも
に、第2の電極26の両端付近に入出力電極18,20
を接続すればよい。
In the LC element 400 of the present embodiment whose planar structure is shown in FIG. 19, the first electrode 10 is used as a signal input / output path and the second electrode 26 is divided into three parts.
On the contrary, the second electrode 26 may be used as a signal input / output path and the first electrode 10 side may be divided into a plurality of parts. In this case, the ground electrode 16 is connected to each of the plurality of divided first electrodes 10, and the input / output electrodes 18, 20 are provided near both ends of the second electrode 26.
Should be connected.

【0100】図21は、3本の分割電極片26−1,2
6−2,26−3をp−Si基板30の反対の面側に第
1の電極10にほぼ対向するように配置した場合の変形
例を示す図である。
FIG. 21 shows three divided electrode pieces 26-1 and 26-2.
It is a figure which shows the modification when 6-2 and 26-3 are arrange | positioned so that it may oppose the 1st electrode 10 in the surface side opposite to the p-Si substrate 30 substantially.

【0101】このように、渦巻き形状の第1の電極10
と3本の分割電極片26−1,26−2,26−3とを
ほぼ対向させて配置した場合であっても、図19に示し
たLC素子400と同様に、第1の電極10および各分
割電極片26−1,26−2,26−3のそれぞれがイ
ンダクタとして機能するとともに、これらの間に分布定
数的にキャパシタが形成されることに変わりはなく、良
好な周波数特性を有するとともに製造容易等の利点を有
することになる。
Thus, the spirally shaped first electrode 10
And the three divided electrode pieces 26-1, 26-2, and 26-3 are arranged so as to face each other, as in the LC element 400 shown in FIG. Each of the divided electrode pieces 26-1, 26-2, and 26-3 functions as an inductor, and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics. It has advantages such as easy manufacturing.

【0102】その他の実施例 次に、本発明のその他の実施例に係るLC素子につい
て、図面を参照しながら具体的に説明する。
Other Examples Next, LC elements according to other examples of the present invention will be specifically described with reference to the drawings.

【0103】図22および図23は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図22
は図1等に対応する本実施例のLC素子500の平面図
であり、同図に示すように、LC素子500の第1の電
極10および第2の電極26両端あるいは一方端にはア
ース電極16や入出力電極18,20が設けられていな
い。
22 and 23 are schematic views showing a case where terminals are attached using the chemical liquid phase method. FIG. 22
2 is a plan view of the LC element 500 of this embodiment corresponding to FIG. 1 and the like. As shown in the figure, the first electrode 10 and the second electrode 26 of the LC element 500 have ground electrodes at both ends or one end. 16 and the input / output electrodes 18 and 20 are not provided.

【0104】このような形状を有する第1および第2の
電極10,26を含む半導体基板を1個のLC素子50
0ごとに切り離した後に、図23に図22のE−E線断
面を示すように、個別に切り離されたチップ(素子)の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
40を形成する。その後、エッチングにより第1および
第2の電極10,26の一方端上のシリコン酸化膜40
を除去して孔をあけ、その孔を半田42で表面に盛り上
がる程度に封じることにより、突出した半田42をプリ
ント配線基板のランド等と直接接触させることができ
る。したがって、表面実装する場合には好都合となる。
A single LC element 50 is a semiconductor substrate including the first and second electrodes 10 and 26 having such a shape.
After cutting every 0, a silicon oxide film 40 is formed as an insulating film on the entire surface of the individually cut chips (elements) by a chemical liquid phase method, as shown in the cross section taken along line EE of FIG. To do. After that, the silicon oxide film 40 on one end of the first and second electrodes 10 and 26 is etched.
Is removed to form a hole, and the hole is sealed with solder 42 to the extent that it rises on the surface, so that the protruding solder 42 can be brought into direct contact with the land or the like of the printed wiring board. Therefore, it is convenient for surface mounting.

【0105】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図23に示すように第1の
電極10と第2の電極26の高さが同じになるように各
電極の膜厚を調整することにより突出した半田42の高
さもほぼ同一となるため、表面実装に際してさらに好都
合となる。
Incidentally, another insulating material such as synthetic resin may be used for the protective film on the element surface, and a laser beam may be used for perforating the protective film. Further, as shown in FIG. 23, the height of the protruding solder 42 becomes substantially the same by adjusting the film thickness of each electrode so that the first electrode 10 and the second electrode 26 have the same height. , Which is more convenient for surface mounting.

【0106】図24は、上述した各実施例のLC素子1
00等をLSI等の一部として形成する場合の説明図で
ある。同図に示したように、半導体チップ46上の各種
信号あるいは電源のライン48に上述した各LC素子1
00等を挿入する形で組み込む。特に、上述した各実施
例のLC素子100等は、半導体チップ46上に各種回
路を形成する工程において同時に製造することができる
ため、後工程における配線処理等が不要になるといった
利点がある。
FIG. 24 shows the LC element 1 of each of the above-mentioned embodiments.
It is explanatory drawing at the time of forming 00 etc. as a part of LSI etc. As shown in the figure, each of the LC elements 1 described above is connected to a line 48 for various signals or power on the semiconductor chip 46.
Incorporate by inserting 00 etc. In particular, the LC element 100 and the like of each of the above-described embodiments can be manufactured at the same time in the process of forming various circuits on the semiconductor chip 46, so that there is an advantage that the wiring process and the like in the subsequent process are unnecessary.

【0107】次に、上述したLC素子を実際の回路の一
部として使用する場合の一例について説明する。
Next, an example of using the above-mentioned LC element as a part of an actual circuit will be described.

【0108】例えば、上述した第1および第2の電極1
0,26のそれぞれは、小型化等を考慮して線幅を細く
すると高抵抗となり、入出力電極18,20間で信号レ
ベルの減衰が生じる。そのため、実際にLC素子100
等を回路の一部として使用する場合には、出力側に高入
力インピーダンスのバッファを接続することにより実用
的な構成となる。
For example, the above-mentioned first and second electrodes 1
When the line width of each of 0 and 26 is reduced in consideration of miniaturization and the like, the resistance becomes high and the signal level is attenuated between the input / output electrodes 18 and 20. Therefore, the LC element 100 is actually
When using, etc. as a part of the circuit, a practical configuration can be obtained by connecting a buffer with high input impedance to the output side.

【0109】図25は、出力側にバッファを接続した例
を示す図である。同図(A)は、バッファとしてMOS
・FETと抵抗とからなるソースホロワ回路50を用い
た場合を示している。このソースホロワ回路50を構成
するMOS・FETは上述した各実施例のLC素子10
0等と同じMOS構造を有しているため、このソースホ
ロワ回路50を含めた全体をLC素子として一体的に形
成することができる。
FIG. 25 is a diagram showing an example in which a buffer is connected to the output side. FIG. 1A shows a MOS as a buffer.
-The case where the source follower circuit 50 which consists of FET and resistance is used is shown. The MOS • FET which constitutes the source follower circuit 50 is the LC element 10 of each of the above-mentioned embodiments.
Since it has the same MOS structure as 0 or the like, the whole including the source follower circuit 50 can be integrally formed as an LC element.

【0110】また、同図(B)は、バッファとして2つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路52を用いた場合を示している。バイポーラトラ
ンジスタは、LC素子100等を構成するp−Si基板
30を利用して形成することが可能であるため、このエ
ミッタホロワ回路52を含めた全体をLC素子として一
体的に形成することができる。
Further, FIG. 10B shows a case where an emitter follower circuit 52 composed of two bipolar transistors and a resistor is used as a buffer. Since the bipolar transistor can be formed by using the p-Si substrate 30 that constitutes the LC element 100 or the like, the entire body including the emitter follower circuit 52 can be integrally formed as an LC element.

【0111】このように出力側にバッファを設けること
により、LC素子100等のインダクタ部分(第1の電
極10あるいは第2の電極26)によって減衰した信号
レベルが増幅によって復元されて、SN比が良好な出力
信号を得ることが可能になる。
By providing the buffer on the output side in this way, the signal level attenuated by the inductor portion (the first electrode 10 or the second electrode 26) of the LC element 100 or the like is restored by amplification, and the SN ratio is increased. It becomes possible to obtain a good output signal.

【0112】図26は、出力側にレベル変換回路を接続
した例を示す図である。同図(A)は、レベル変換回路
として2つのエミッタホロワ回路54,56を直列に接
続した場合を示している。同図(B)は、レベル変換回
路として2つのソースホロワ回路58,60を直列に接
続した場合を示している。
FIG. 26 is a diagram showing an example in which a level conversion circuit is connected to the output side. FIG. 1A shows a case where two emitter follower circuits 54 and 56 are connected in series as a level conversion circuit. FIG. 2B shows a case where two source follower circuits 58 and 60 are connected in series as a level conversion circuit.

【0113】このように、出力側にレベル変換回路を接
続することにより、LC素子100等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行なうこと
ができる。
As described above, by connecting the level conversion circuit to the output side, the signal level attenuated by the inductor portion of the LC element 100 or the like is amplified, and predetermined level conversion or level correction can be easily performed. it can.

【0114】なお、これらのレベル変換回路をLC素子
100等と同一の基板に一体的に形成することができる
点は、上述したバッファの場合と同じである。
The point that these level conversion circuits can be integrally formed on the same substrate as the LC element 100 and the like is the same as in the case of the buffer described above.

【0115】図27は、上述した各実施例のLC素子1
00等に入力保護回路を追加した場合の構成の一例を示
す図である。MOS構造を有する各実施例のLC素子1
00等は、第1の電極10に静電気によって発生する高
電圧が印加されると、第1の電極10とp−Si基板3
0との間に介在する絶縁層28が破壊される。したがっ
て、この静電気による絶縁層28の破壊を防止するため
に保護回路が必要となる。
FIG. 27 shows the LC element 1 of each of the above-mentioned embodiments.
It is a figure which shows an example of a structure at the time of adding an input protection circuit to 00 etc. LC element 1 of each embodiment having a MOS structure
00 and the like are applied to the first electrode 10 and the p-Si substrate 3 when a high voltage generated by static electricity is applied to the first electrode 10.
The insulating layer 28 interposed between the insulating layer 28 and 0 is destroyed. Therefore, a protection circuit is required to prevent the insulating layer 28 from being damaged by this static electricity.

【0116】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、電極10に高電
圧が印加されると、動作電源ライン側あるいは筐体アー
ス側に電流がバイパスされるようになっている。特に同
図(A)の回路では数100V、同図(B)の回路では
1000〜2000Vの静電耐量があり、使用環境等に
応じて使用する保護回路を適宜選択することができる。
The protection circuit shown in the same figure is composed of a plurality of diodes and resistors, and when a high voltage is applied to the electrode 10, a current is bypassed to the operating power supply line side or the case earth side. It is like this. In particular, the circuit of FIG. 9A has an electrostatic withstand voltage of several hundreds of volts, and the circuit of FIG. 9B has an electrostatic withstand voltage of 1000 to 2000V, and the protection circuit to be used can be appropriately selected according to the environment of use.

【0117】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.

【0118】例えば、上述した各実施例は、第1の電極
10に所定の正電圧(バイアス電圧)が印加されたとき
に初めて反転領域22が形成されるようにしたが、図1
等に示した反転領域22の位置に予めキャリア(n型不
純物あるいはp型不純物)を注入するようにしてもよ
い。これにより、第1の電極10に所定の正電圧を印加
すると反転領域22が消滅し、あるいは反転領域22が
発生あるいは消滅する第1の電極10に対する電圧レベ
ルを変更することができる。
For example, in each of the embodiments described above, the inversion region 22 is formed only when the predetermined positive voltage (bias voltage) is applied to the first electrode 10.
Carriers (n-type impurities or p-type impurities) may be preliminarily injected into the position of the inversion region 22 shown in FIG. Accordingly, the inversion region 22 disappears when a predetermined positive voltage is applied to the first electrode 10, or the voltage level with respect to the first electrode 10 where the inversion region 22 occurs or disappears can be changed.

【0119】また、上述した各実施例においては、p−
Si基板30の表面に第2の電極26を直接接触させて
形成するとともに、第1の電極10を絶縁層28を介在
させて形成するようにしたが、第1および第2の電極1
0,26の両方を絶縁層28の表面に形成するようにし
てもよい。
In each of the above embodiments, p-
While the second electrode 26 was formed in direct contact with the surface of the Si substrate 30 and the first electrode 10 was formed with the insulating layer 28 interposed, the first and second electrodes 1 and 2 were formed.
Both 0 and 26 may be formed on the surface of the insulating layer 28.

【0120】また、第1および第2の電極10,26を
ほぼ同一面に配置した各実施例のLC素子100等は、
p領域の単一層からなる基板上に第1および第2の電極
10,26等を形成するようにしたが、これらの電極に
沿ってほぼ渦巻き形状の反転層を形成することにより隣
接する電極10,26同士のアイソレーションを確実に
行なうようにしてもよい。
Further, the LC element 100 and the like of the respective embodiments in which the first and second electrodes 10 and 26 are arranged on substantially the same plane,
Although the first and second electrodes 10, 26, etc. are formed on the substrate made of a single layer in the p region, the adjacent electrodes 10 are formed by forming a substantially spiral inversion layer along these electrodes. , 26 may be reliably isolated.

【0121】図28は、第1および第2の電極10,2
6にほぼ沿って渦巻き形状の反転層66を形成した場合
の断面構造を示す図であり、上述した図2に対応するも
のである。すなわち、n- 領域からなる基板64の一部
に、第1および第2の電極10,26に対応した渦巻き
形状のp領域からなる反転層66を形成する。第1の電
極10に印加される電圧と第2の電極26に印加される
電圧との差が大きい場合には、同図(B)に示すように
反転層66内に反転領域22(およびその外周部に空乏
層)が形成され、差が小さい場合には同図(A)に示す
ようにこの反転領域22が形成されない。したがって、
この反転領域22の有無により、分布定数的に形成され
るキャパシタのキャパシタンスを切り替えることができ
る点は上述した各実施例のLC素子と同じである。
FIG. 28 shows the first and second electrodes 10, 2
6 is a diagram showing a cross-sectional structure in the case where a spirally-shaped inversion layer 66 is formed substantially along 6, and corresponds to FIG. 2 described above. That is, the inversion layer 66 composed of a spiral p region corresponding to the first and second electrodes 10 and 26 is formed on a part of the substrate 64 composed of the n − region. When the difference between the voltage applied to the first electrode 10 and the voltage applied to the second electrode 26 is large, as shown in FIG. When the depletion layer is formed in the outer peripheral portion and the difference is small, the inversion region 22 is not formed as shown in FIG. Therefore,
It is the same as the LC element of each of the above-described embodiments that the capacitance of the capacitor formed in a distributed constant can be switched depending on the presence or absence of the inversion region 22.

【0122】また、同図(A)にその一部を示すよう
に、周回数が異なる第1および第2の電極10,26同
士についてみると、基板64の内部にpnp構造が形成
されるため、周回数が異なる第1および第2の電極1
0,26間が相互に電気的に分離され、最も接近した第
1の電極10と第2の電極26との間に確実に分布定数
的なキャパシタが形成されるようになる。
Further, as shown in a part of FIG. 9A, regarding the first and second electrodes 10 and 26 having different numbers of turns, a pnp structure is formed inside the substrate 64. , The first and second electrodes 1 having different numbers of turns
0 and 26 are electrically separated from each other, and a distributed constant capacitor is reliably formed between the first electrode 10 and the second electrode 26 that are closest to each other.

【0123】また、第1および第2の電極10,26を
p−Si基板30の両面に対向して配置した各実施例の
LC素子100等は、p領域の単一層からなる基板を挟
んで第1および第2の電極10,26等を形成したもの
であるが、これらの電極10,26の各周回部分の合間
に渦巻き形状の反転層を形成することにより、電極1
0,26の各周回部分同士のアイソレーションを確実に
行なうようにしてもよい。
Further, in the LC element 100 of each embodiment in which the first and second electrodes 10 and 26 are arranged so as to face each other on both sides of the p-Si substrate 30, the substrate made of a single layer in the p region is sandwiched. The first and second electrodes 10 and 26 and the like are formed. The electrode 1 is formed by forming a spiral inversion layer between the circumferential portions of the electrodes 10 and 26.
It is also possible to ensure the isolation between the orbiting portions of 0 and 26.

【0124】図29は、第1および第2の電極10,2
6の各周回部分の合間に渦巻き形状の反転層を形成した
場合の断面構造を示す図であり、上述した図7に対応す
るものである。すなわち、同図に示すように、p−Si
基板30の一部にn領域74からなる渦巻き形状の反転
層を形成する。このような構造を有するLC素子におい
て、周回部分が異なる第2の電極26に接続されたp−
Si基板30同士に着目すると、間にn領域74が形成
されているためpnp構造となって電気的に分離されて
おり、確実にアイソレーションを行うことができる。
FIG. 29 shows the first and second electrodes 10, 2
FIG. 8 is a diagram showing a cross-sectional structure in the case where a spiral-shaped inversion layer is formed between the circumferential portions of 6 and corresponds to FIG. 7 described above. That is, as shown in FIG.
A spiral inversion layer composed of the n region 74 is formed on a part of the substrate 30. In the LC element having such a structure, p− connected to the second electrode 26 having a different circulating portion is used.
Focusing on the Si substrates 30, the n regions 74 are formed between them, so that the Si substrates 30 have a pnp structure and are electrically separated from each other, so that isolation can be surely performed.

【0125】また、実際にウエハの状態にあるp−Si
基板30を利用して各実施例のLC素子100等を製造
する場合には、p−Si基板30の比抵抗が一般の金属
に比べて高いことを考慮して、p−Si基板30の厚み
をウエハの状態よりも薄くする必要がある。また、一般
にはn型ウエハの方が入手し易いことを考慮して、図3
0に示すような構造としてもよい。
In addition, p-Si which is actually in a wafer state
When manufacturing the LC element 100 or the like of each embodiment using the substrate 30, the thickness of the p-Si substrate 30 is taken into consideration in consideration that the specific resistance of the p-Si substrate 30 is higher than that of a general metal. Needs to be thinner than the state of the wafer. In addition, considering that an n-type wafer is generally more easily available,
The structure shown in 0 may be used.

【0126】すなわち、同図(A)に示すように、n−
Si基板76の一方の面に渦巻き形状のエッチングを行
い、このエッチングを行った部分に第1あるいは第2の
電極10,26を形成する。また、同図(B)に示すよ
うに、n−Si基板76の一部に第1及び第2の電極1
0,26のそれぞれにほぼ沿うようにp+領域78を形
成し、その後n−Si基板76の裏面側であって第2の
電極26に対応する部分のエッチングを行い、最後に第
1及び第2の電極10,26を形成する。
That is, as shown in FIG.
Spiral etching is performed on one surface of the Si substrate 76, and the first or second electrode 10, 26 is formed on the etched portion. Further, as shown in FIG. 3B, the first and second electrodes 1 are formed on a part of the n-Si substrate 76.
The p + region 78 is formed so as to extend substantially along each of 0 and 26, and then the back surface side of the n-Si substrate 76 corresponding to the second electrode 26 is etched, and finally the first and second regions are formed. Electrodes 10 and 26 are formed.

【0127】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有する第1および第2の電極10,
26を考えたが、全体として渦巻き形状を有していれ
ば、四角形やその他の渦巻き形状であってもよい。
Further, in each of the above-mentioned embodiments, the first and second electrodes 10, which have a substantially circular spiral shape,
However, if it has a spiral shape as a whole, it may have a square shape or another spiral shape.

【0128】また、上述した各実施例においては、LC
素子100等をLSI等の一部として形成できる点を効
果としてあげたが、必ずしもLSI等の一部として形成
する必要はなく、半導体基板上にLC素子100等を形
成した後に入出力電極18,20,アース電極16のそ
れぞれに端子付けを行なって、あるいは図23に示した
ような化学液相法を利用して端子付けを行なって、単体
の素子として形成するようにしてもよい。この場合に
は、同一の半導体基板上に複数個のLC素子100等を
同時に形成し、その後半導体基板を切り離して各LC素
子等に端子付けを行なうようにすれば、容易に大量生産
が可能となる。
In each of the above embodiments, LC
Although the advantage that the element 100 or the like can be formed as a part of the LSI or the like has been described, it is not always necessary to form it as a part of the LSI or the like, and the input / output electrode 18, after the LC element 100 or the like is formed on the semiconductor substrate, Terminals may be attached to each of the 20 and the ground electrode 16, or may be attached using the chemical liquid phase method as shown in FIG. 23 to form a single element. In this case, if a plurality of LC elements 100 and the like are simultaneously formed on the same semiconductor substrate and then the semiconductor substrate is separated and terminals are attached to each LC element and the like, mass production can be easily performed. Become.

【0129】また、上述した各実施例においては、第2
の電極26の外周側の一方端にアース電極16を接続す
るようにしたが、このアース電極16は内周側の一方端
に設けるようにしてもよい。また、必ずしも入出力電極
18,20およびアース電極16は最端部に設ける必要
なく、周波数特性を検討した後に必要に応じてその取り
付け位置をずらすようにしてもよい。
In each of the above embodiments, the second
Although the ground electrode 16 is connected to one end on the outer peripheral side of the electrode 26, the ground electrode 16 may be provided on one end on the inner peripheral side. Further, the input / output electrodes 18 and 20 and the ground electrode 16 do not necessarily have to be provided at the outermost end, and the mounting positions thereof may be shifted as necessary after examining the frequency characteristics.

【0130】また、上述した各実施例のLC素子100
等はp−Si基板30を利用して形成する場合を例にと
り説明したが、ゲルマニウム等の他の種類の半導体を用
いる場合や、アモルファスシリコン等の非晶質材料を用
いるようにしてもよい。
Further, the LC device 100 of each of the above-mentioned embodiments.
In the above description, the case of using the p-Si substrate 30 is described as an example, but other types of semiconductors such as germanium may be used, or an amorphous material such as amorphous silicon may be used.

【0131】[0131]

【0132】[0132]

【0133】[0133]

【0134】[0134]

【0135】[0135]

【0136】[0136]

【0137】[0137]

【0138】[0138]

【0139】[0139]

【0140】[0140]

【0141】[0141]

【0142】[0142]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例のLC素子の平面
図である。
FIG. 1 is a plan view of an LC device according to a first embodiment of the present invention.

【図2】図1のA−A線拡大断面図である。FIG. 2 is an enlarged cross-sectional view taken along the line AA of FIG.

【図3】図1のB−B線拡大断面図である。FIG. 3 is an enlarged sectional view taken along line BB of FIG.

【図4】図1のC−C線拡大断面図である。4 is an enlarged cross-sectional view taken along line CC of FIG.

【図5】図1のD−D線拡大断面図である。5 is an enlarged sectional view taken along line DD of FIG.

【図6】第1実施例のLC素子の等価回路を示す図であ
る。
FIG. 6 is a diagram showing an equivalent circuit of the LC element of the first embodiment.

【図7】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 7 is a diagram showing a modification of the LC element of the first embodiment.

【図8】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 8 is a diagram showing a modification of the LC element of the first embodiment.

【図9】図8のA−A線拡大断面図である。9 is an enlarged cross-sectional view taken along the line AA of FIG.

【図10】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 10 is a diagram showing a modification of the LC element of the first embodiment.

【図11】第2実施例のLC素子の平面図である。FIG. 11 is a plan view of an LC device according to a second embodiment.

【図12】第2実施例のLC素子の等価回路を示す図で
ある。
FIG. 12 is a diagram showing an equivalent circuit of the LC element of the second embodiment.

【図13】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 13 is a diagram showing a modification of the LC element of the second embodiment.

【図14】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 14 is a diagram showing a modification of the LC element of the second embodiment.

【図15】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 15 is a diagram showing a modification of the LC element of the second embodiment.

【図16】第3実施例のLC素子の平面図である。FIG. 16 is a plan view of an LC device according to a third embodiment.

【図17】第3実施例のLC素子の等価回路を示す図で
ある。
FIG. 17 is a diagram showing an equivalent circuit of the LC device of the third embodiment.

【図18】第3実施例のLC素子の変形例を示す図であ
る。
FIG. 18 is a diagram showing a modification of the LC element of the third embodiment.

【図19】第4実施例のLC素子の平面図である。FIG. 19 is a plan view of an LC device according to a fourth embodiment.

【図20】第4実施例のLC素子の等価回路を示す図で
ある。
FIG. 20 is a diagram showing an equivalent circuit of the LC device of the fourth embodiment.

【図21】第4実施例のLC素子の変形例を示す図であ
る。
FIG. 21 is a diagram showing a modification of the LC element of the fourth embodiment.

【図22】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 22 is a diagram schematically showing a case where terminals are attached using a chemical liquid method.

【図23】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 23 is a diagram schematically showing a case where terminals are attached using a chemical liquid method.

【図24】各実施例のLC素子をLSI等の一部として
形成する場合の説明図である。
FIG. 24 is an explanatory diagram of a case where the LC element of each example is formed as a part of an LSI or the like.

【図25】各実施例のLC素子の出力側にバッファを接
続した例を示す図である。
FIG. 25 is a diagram showing an example in which a buffer is connected to the output side of the LC element of each example.

【図26】各実施例のLC素子の出力側にレベル変換回
路を接続した例を示す図である。
FIG. 26 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each example.

【図27】各実施例のLC素子の入力側に保護回路を接
続した例を示す図である。
FIG. 27 is a diagram showing an example in which a protection circuit is connected to the input side of the LC element of each example.

【図28】半導体基板表面に渦巻き形状の反転層を形成
した場合の断面構造を示す図である。
FIG. 28 is a diagram showing a cross-sectional structure when a spiral inversion layer is formed on the surface of a semiconductor substrate.

【図29】半導体基板内部の電極の合間に渦巻き形状の
反転層を形成した場合の断面構造を示す図である。
FIG. 29 is a view showing a cross-sectional structure when a spiral inversion layer is formed between electrodes inside a semiconductor substrate.

【図30】基板の一部をエッチングする場合の部分的断
面を示す図である。
FIG. 30 is a diagram showing a partial cross section when a part of a substrate is etched.

【符号の説明】[Explanation of symbols]

10 第1の電極 12 可変バイアス回路 16 アース電極 18,20 入出力電極 22 反転領域 26 第2の電極 28 絶縁層 30 p−Si基板 32 空乏 10 First electrode 12 Variable bias circuit 16 Earth electrode 18, 20 Input / output electrodes 22 Inversion area 26 Second electrode 28 Insulation layer 30 p-Si substrate 32 depletion

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 27/04 H03H 7/01 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/822 H01L 27/04 H03H 7/01

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 n領域あるいはp領域のいずれか一方の
単一層が表面側に形成された半導体基板と、 前記半導体基板上に形成された渦巻き形状の第1の電極
と、 前記第1の電極に隣接するように前記半導体基板上に形
成された渦巻き形状の第2の電極と、 前記第1の電極と、前記半導体基板との間に形成された
絶縁層と、 を備え、前記第1の電極によって形成されるインダクタ
と、前記第1の電極と前記第2の電極の間に形成される
キャパシタとが分布定数的に存在し、渦巻き形状の前記
第1の電極および前記第2の電極の少なくとも一方を信
号入出力路として用い、 前記第1の電極および前記第2の電極のそれぞれに印加
する電圧を可変に設定することにより、渦巻き形状の前
記第1の電極対応した前記半導体基板表面の位置に渦
巻き形状の反転領域を発生させ、あるいは発生したこの
反転領域を消滅させることを特徴とするLC素子。
1. A semiconductor substrate on which a single layer of either an n region or a p region is formed on a front surface side, a spiral-shaped first electrode formed on the semiconductor substrate, and the first electrode. A second spiral-shaped electrode formed on the semiconductor substrate so as to be adjacent to the first substrate; an insulating layer formed between the first electrode and the semiconductor substrate; The inductor formed by the electrodes and the capacitor formed between the first electrode and the second electrode exist in a distributed constant manner, and the inductor of the spiral shape is formed between the first electrode and the second electrode. by setting using at least one as a signal input and output paths, the voltage applied to each of the first electrode and the second electrode variably, the semiconductor substrate surface corresponding to the first electrode of the spiral Swirl in position To generate Jo inversion region, or generated LC elements, characterized in that extinguish the inversion region.
【請求項2】 半導体基板の一方の面側に形成された渦
巻き形状の第1の電極と、 前記半導体基板の他方の面側に形成され、渦巻き形状の
前記第1の電極とほぼ対向する位置に形成された渦巻き
形状の第2の電極と、 前記第1の電極と前記半導体基板との間に形成された絶
縁層と、 を備え、前記第1の電極によって形成されるインダクタ
と、前記第1の電極と前記第2の電極の間に形成される
キャパシタとが分布定数的に存在し、渦巻き形状の前記
第1の電極および前記第2の電極の少なくとも一方を信
号入出力路として用い、 前記第1の電極および前記第2の電極のそれぞれに印加
する電圧を可変に設定することにより、渦巻き形状の前
記第1の電極対応した前記半導体基板表面の位置に渦
巻き形状の反転領域を発生させ、あるいは発生したこの
反転領域を消滅させることを特徴とするLC素子。
2. A spiral-shaped first electrode formed on one surface side of a semiconductor substrate, and a position formed on the other surface side of the semiconductor substrate and substantially facing the spiral-shaped first electrode. An inductor formed by the first electrode, comprising: a spiral second electrode formed on the first electrode; and an insulating layer formed between the first electrode and the semiconductor substrate. A capacitor formed between the first electrode and the second electrode exists in a distributed constant, and at least one of the spiral-shaped first electrode and the second electrode is used as a signal input / output path, by setting the voltage applied to each of the first electrode and the second electrode variably generating the inversion region of the spiral at the position of the semiconductor substrate surface corresponding to the first electrode of the spiral Or let LC elements, characterized in that extinguishing the the inversion region.
【請求項3】 請求項1又は2において、 前記半導体基板表面であって渦巻き形状の前記第1の電
極に対応する位置に、予めキャリアを注入することを特
徴とするLC素子。
3. The LC element according to claim 1, wherein carriers are preliminarily injected at a position on the surface of the semiconductor substrate corresponding to the spirally shaped first electrode.
【請求項4】 請求項1〜3のいずれかにおいて、 渦巻き形状の前記第1の電極に対して、前記第2の電極
の長さを長くあるいは短く設定することにより、これら
第1および第2の電極を部分的に対応させることを特徴
とするLC素子。
4. The first and second electrodes according to claim 1, wherein the length of the second electrode is set longer or shorter than the length of the first electrode having a spiral shape. An LC device characterized in that the electrodes of the above are partially corresponded.
【請求項5】 請求項1,請求項1に従属する請求項
3,4のいずれかにおいて、 前記半導体基板に代えて、渦巻き形状の前記第1および
第2の電極に沿って渦巻き形状のn領域あるいはp領域
からなる反転層が形成された半導体基板を用いることを
特徴とするLC素子。
5. The spiral-shaped n according to claim 1, wherein the semiconductor substrate is replaced with a spiral-shaped n along the first and second electrodes. An LC element using a semiconductor substrate on which an inversion layer composed of a region or a p region is formed.
【請求項6】 請求項2,請求項2に従属する請求項
3,4のいずれかにおいて、 前記半導体基板に代えて、渦巻き形状の前記第1および
第2の電極の各周回部分の間に渦巻き形状のn領域ある
いはp領域からなる反転層が形成された半導体基板を用
いることを特徴とするLC素子。
6. The method according to any one of claims 3 and 4, which depends on claim 2 and claim 2, in place of the semiconductor substrate, between each spiraling portion of the spirally shaped first and second electrodes. An LC device comprising a semiconductor substrate on which an inversion layer composed of a spiral n region or p region is formed.
【請求項7】 請求項1〜6のいずれかにおいて、 渦巻き形状の前記第1および第2の電極の一方の両端付
近のそれぞれに電気的に接続された第1および第2の入
出力電極と、 渦巻き形状の前記第1および第2の電極の他方の一方端
付近に電気的に接続されたアース電極と、 を有し、前記第1および第2の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするLC素子。
7. The first and second input / output electrodes according to claim 1, wherein the first and second input / output electrodes are electrically connected to both ends of one of the first and second spiral electrodes, respectively. A ground electrode electrically connected to the other end of the spiral-shaped first and second electrodes in the vicinity of the other end thereof, and a signal is output from one of the first and second input / output electrodes. An LC element, characterized in that it inputs and outputs a signal from the other, and the ground electrode is connected to a power source of a fixed potential or grounded.
【請求項8】 請求項1〜6のいずれかにおいて、 渦巻き形状の前記第1および第2の電極の一方の両端付
近のそれぞれに電気的に接続された第1および第2の入
出力電極と、 渦巻き形状の前記第1および第2の電極の他方の両端付
近のそれぞれに電気的に接続された第3および第4の入
出力電極と、 を有し、渦巻き形状の前記第1の電極と前記第2の電極
の両方を信号入出力路とするコモンモード型の素子とし
て用いられることを特徴とするLC素子。
8. The first and second input / output electrodes according to claim 1, wherein the first and second input / output electrodes are electrically connected to both ends of one of the first and second spiral electrodes, respectively. A third and a fourth input / output electrode electrically connected near the other ends of the other of the spiral-shaped first and second electrodes, respectively, and the spiral-shaped first electrode An LC element used as a common mode type element having both of the second electrodes as signal input / output paths.
【請求項9】 請求項1〜8のいずれかのLC素子を基
板の一部として形成し、渦巻き形状の前記第1の電極お
よび前記第2の電極の少なくとも一方を信号ラインある
いは電源ラインに挿入して一体成形したことを特徴とす
る半導体装置。
9. The LC element according to claim 1 is formed as a part of a substrate, and at least one of the spirally-shaped first electrode and the second electrode is inserted into a signal line or a power supply line. The semiconductor device is characterized by being integrally molded.
【請求項10】 請求項1〜6のいずれかにおいて、 渦巻き形状の前記第1および第2の電極の少なくとも一
方に過電圧を動作電源ライン側あるいはアース側にバイ
パスさせる保護回路を設けたことを特徴とするLC素
子。
10. The protection circuit according to claim 1, wherein at least one of the spirally shaped first and second electrodes is provided with a protection circuit for bypassing an overvoltage to an operating power supply line side or an earth side. LC element.
JP34284693A 1993-12-15 1993-12-15 LC element and semiconductor device Expired - Fee Related JP3419525B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34284693A JP3419525B2 (en) 1993-12-15 1993-12-15 LC element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34284693A JP3419525B2 (en) 1993-12-15 1993-12-15 LC element and semiconductor device

Publications (2)

Publication Number Publication Date
JPH07169920A JPH07169920A (en) 1995-07-04
JP3419525B2 true JP3419525B2 (en) 2003-06-23

Family

ID=18356951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34284693A Expired - Fee Related JP3419525B2 (en) 1993-12-15 1993-12-15 LC element and semiconductor device

Country Status (1)

Country Link
JP (1) JP3419525B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936312A (en) * 1995-07-18 1997-02-07 Nec Corp Inductance element and its manufacture
JP4613425B2 (en) * 2001-02-06 2011-01-19 パナソニック株式会社 Heating coil for induction heating device
JP4765173B2 (en) * 2001-02-06 2011-09-07 パナソニック株式会社 Heating coil for induction heating device
JP2005528819A (en) * 2002-02-22 2005-09-22 アリゾナ ボード オブ リージェンツ Filter integration using on-chip transformers for wireless and wireless applications
WO2007129384A1 (en) * 2006-05-01 2007-11-15 Niigata Seimitsu Co., Ltd. Lc noise filter

Also Published As

Publication number Publication date
JPH07169920A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
US8039925B2 (en) Integrated radio frequency circuits
US20020125537A1 (en) Integrated radio frequency circuits
EP0661805B1 (en) LC element, semiconductor device, and LC element manufacturing method
KR100299714B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100320001B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3419525B2 (en) LC element and semiconductor device
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3442841B2 (en) LC element and semiconductor device
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
US6684371B2 (en) Layout of semiconductor integrated circuit
KR100334004B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3597879B2 (en) LC element, semiconductor device
US10580856B2 (en) Structure for improved noise signal isolation
JP3373267B2 (en) LC element and semiconductor device
JP3474636B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3461886B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3290276B2 (en) LC element, semiconductor device and method of manufacturing LC element
JPH0897373A (en) Lc element, semiconductor device and manufacture of lc element
JPH07147383A (en) Lc element, semiconductor element, and method of manufacturing lc element
JPH07176700A (en) Inductor element and semiconductor device
JP2002124631A (en) Semiconductor integrated circuit and surge-protecting circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030325

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees