JP3497221B2 - LC element, semiconductor device and method of manufacturing LC element - Google Patents

LC element, semiconductor device and method of manufacturing LC element

Info

Publication number
JP3497221B2
JP3497221B2 JP35381093A JP35381093A JP3497221B2 JP 3497221 B2 JP3497221 B2 JP 3497221B2 JP 35381093 A JP35381093 A JP 35381093A JP 35381093 A JP35381093 A JP 35381093A JP 3497221 B2 JP3497221 B2 JP 3497221B2
Authority
JP
Japan
Prior art keywords
electrode
channel
semiconductor substrate
electrodes
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35381093A
Other languages
Japanese (ja)
Other versions
JPH07202134A (en
Inventor
毅 池田
進 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP35381093A priority Critical patent/JP3497221B2/en
Priority to US08/335,420 priority patent/US5497028A/en
Priority to EP94117428A priority patent/EP0653838B1/en
Priority to DE69425474T priority patent/DE69425474T2/en
Priority to KR1019940029043A priority patent/KR100334004B1/en
Priority to FI945242A priority patent/FI112406B/en
Priority to US08/460,165 priority patent/US5492856A/en
Priority claimed from US08/460,165 external-priority patent/US5492856A/en
Publication of JPH07202134A publication Critical patent/JPH07202134A/en
Application granted granted Critical
Publication of JP3497221B2 publication Critical patent/JP3497221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Connection Structure (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるLC素子,半導体装置及びLC素子の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC element, a semiconductor device and a method for manufacturing an LC element, which can be incorporated in a semiconductor device or the like or can attenuate a predetermined frequency band by itself.

【0002】[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。
2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields. Therefore, it is desirable to operate these electronic circuits stably and reliably without being affected by the outside. Be done.

【0003】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。
However, noise enters the electronic circuit directly or indirectly from the outside. For this reason,
There is a problem that various electronic devices using electronic circuits often cause malfunctions.

【0004】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ICのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やS/
N比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。
In particular, electronic circuits often use a switching regulator as a DC power source. Therefore, a large amount of noise having various frequency components is often generated in the power supply line of the switching regulator due to a transient current such as switching or due to a load change caused by the switching operation of the digital IC used. Then, these noises are propagated to other circuits in the same device through the power supply line or by radiation to cause malfunction or S / S.
This may have a bad effect such as a decrease in N ratio, and may cause malfunction of other electronic devices that are being used even closer.

【0005】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るLC素子の開発が望まれる。
In order to remove such noise, various noise filters are generally used in electronic circuits.
In particular, since many electronic devices with various configurations are used in recent years, regulations on noise have become more and more stringent, and as a small, high-performance noise filter that can reliably remove generated noise. Development of a functional LC element is desired.

【0006】このようなLC素子の1つとして、特開平
3−259608号公報に開示されたLCノイズフィル
タが知られている。このLCノイズフィルタは、L成分
とC成分とが分布定数的に存在するものであり、集中定
数タイプのLCノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。
As one of such LC elements, the LC noise filter disclosed in Japanese Patent Laid-Open No. 3-259608 is known. This LC noise filter has an L component and a C component in a distributed constant, and can obtain good attenuation characteristics over a relatively wide band as compared with a lumped constant type LC noise filter. is there.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述したL
Cノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。
By the way, the above-mentioned L
The C noise filter is manufactured by forming a capacitor conductor on one surface of an insulating sheet and an inductor conductor on the other surface, and then folding the insulating sheet. However, there is a problem that the manufacturing process becomes complicated because such processes are required.

【0008】また、このLCノイズフィルタをICやL
SIの電源ラインあるいは信号ラインを直接挿入して使
用する場合には、LCノイズフィルタとIC等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。
Also, this LC noise filter is used as an IC or L
When the SI power supply line or the signal line is directly inserted and used, the LC noise filter and the IC or the like must be wired, and there is a problem that it takes time to assemble the components.

【0009】また、このLCノイズフィルタは部品単体
として形成されるため、ICやLSIの回路に含ませ
て、すなわちICやLSI等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。
Further, since this LC noise filter is formed as a single component, there is a problem that it is almost impossible to include it in an IC or LSI circuit, that is, to insert it in an internal conduit of the IC or LSI. there were.

【0010】さらに、このLCノイズフィルタにおいて
分布定数的に形成されるキャパシタの容量や各導電体の
抵抗は、インダクタ用導電体とキャパシタ用導電体のそ
れぞれの形状や配置により決定されるため、部品として
完成した後はキャパシタンスや抵抗が一定となり、全体
としての特性も固定化されてしまい汎用性がないという
問題があった。例えば、キャパシタンスや抵抗を変更し
たい場合にはインダクタ用導電体あるいはキャパシタ用
導電体の形状を変更する必要があり、組み込んだ回路中
で必要に応じてキャパシタンスや抵抗を任意に変更して
使用することは困難である。
Further, the capacitance of the capacitor and the resistance of each conductor formed in a distributed constant in this LC noise filter are determined by the respective shapes and arrangements of the conductor for inductors and the conductor for capacitors. After completion, the capacitance and resistance became constant, and the characteristics as a whole were fixed, so there was the problem of not being versatile. For example, if you want to change the capacitance or resistance, you need to change the shape of the conductor for inductors or the conductor for capacitors, and change the capacitance or resistance as needed in the built-in circuit before use. It is difficult.

【0011】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもICやLSIの一部として形成することが可
能なLC素子,半導体装置及びLC素子の製造方法を提
供することにある。
Therefore, the present invention was created in view of the above-mentioned points, and its purpose is to simplify the manufacturing process and to eliminate the work of assembling parts in the subsequent steps, and further to realize the IC and LSI. An object of the present invention is to provide an LC element that can be formed as a part, a semiconductor device, and a method for manufacturing the LC element.

【0012】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスや抵抗を必要に応じて変えるこ
とにより特性を任意に変更することができるLC素子,
半導体装置およびLC素子の製造方法を提供することに
ある。
Another object of the present invention is to provide an LC element whose characteristics can be arbitrarily changed by changing the capacitance or resistance existing in a distributed constant as necessary.
It is to provide a method for manufacturing a semiconductor device and an LC element.

【0013】[0013]

【課題を解決するための手段】(1)上述した課題を解
決するために、本発明のLC素子は、半導体基板上に形
成され、ゲートとして機能する非スパイラル形状の第1
の電極と、前記第1の電極に対して隣接して前記半導体
基板上に形成された非スパイラル形状の第2の電極と、
前記第1電極、前記半導体基板との間に形成された
絶縁層と、前記半導体基板内にあって、前記第1の電極
に対応して形成されるチャネルの両端に形成されるソー
スおよびドレインと、を備え、前記第1の電極に対応し
て形成されるチャネルと前記第2の電極のそれぞれによ
って形成されるインダクタと、これらの間に形成される
キャパシタとが分布定数的に存在し、少なくとも前記第
1の電極に対応して形成されるチャネルを信号入出力路
として用いることを特徴とする。
(1) In order to solve the above-mentioned problems, the LC element of the present invention is formed on a semiconductor substrate and has a first non-spiral shape which functions as a gate.
A second electrode of non-spiral shape formed on the semiconductor substrate adjacent to the first electrode,
Said first electrode, said insulating layer formed between the semiconductor substrate, in the said semiconductor substrate, a source is formed at both ends of the channel formed in correspondence to the first electrode and A drain, a inductor formed by each of the channel formed corresponding to the first electrode and the second electrode, and a capacitor formed between them exist in a distributed constant manner. , At least a channel formed corresponding to the first electrode is used as a signal input / output path.

【0014】 (2)本発明のLC素子は、半導体基板
上に形成され、ゲートとして機能する非スパイラル形状
の第1の電極と、前記第1の電極に対して隣接して前記
半導体基板上に形成された非スパイラル形状の第2の電
極と、前記第1電極、前記半導体基板との間に形成
された絶縁層と、前記半導体基板内にあって、前記第1
の電極に対応して形成されるチャネルの一方端に形成さ
れるソースあるいはドレインと、を備え、前記第1の電
極に対応して形成されるチャネルと前記第2の電極のそ
れぞれによって形成されるインダクタと、これらの間に
形成されるキャパシタとが分布定数的に存在し、前記第
2の電極を信号入出力路として用いることを特徴とす
る。
(2) The LC element of the present invention is formed on a semiconductor substrate and has a non-spiral-shaped first electrode functioning as a gate and a first electrode on the semiconductor substrate adjacent to the first electrode. a second electrode of the non-spiral shape formed, the first electrode, an insulating layer formed between said semiconductor substrate, in the said semiconductor substrate, said first
A source or drain formed at one end of a channel formed corresponding to the electrode, and formed by each of the channel formed corresponding to the first electrode and the second electrode. An inductor and a capacitor formed between these inductors exist in a distributed constant manner, and the second electrode is used as a signal input / output path.

【0015】 (3)本発明のLC素子は、半導体基板
の一方の面側に形成され、ゲートとして機能する非スパ
イラル形状の第1の電極と、前記半導体基板の他方の面
側に形成され、前記第1の電極と対向する位置に形成さ
れた非スパイラル形状の第2の電極と、前記第1電極
、前記半導体基板との間に形成された絶縁層と、前記
半導体基板内にあって、前記第1の電極に対応して形成
されるチャネルの両端に形成されるソースおよびドレイ
ンと、を備え、前記第1の電極に対応して形成されるチ
ャネルと前記第2の電極のそれぞれによって形成される
インダクタと、これらの間に形成されるキャパシタとが
分布定数的に存在し、少なくとも前記第1の電極に対応
して形成されるチャネルを信号入出力路として用いるこ
とを特徴とする。
(3) The LC element of the present invention is formed on one surface side of a semiconductor substrate, and is formed on the other surface side of the semiconductor substrate, and a non-spiral-shaped first electrode that functions as a gate. a second electrode of the non-spiral shape formed in a position facing the first electrode, the first electrode
And an insulating layer formed between the semiconductor substrate and a source and a drain formed at both ends of a channel formed in the semiconductor substrate corresponding to the first electrode. , A channel formed corresponding to the first electrode, an inductor formed by each of the second electrodes, and a capacitor formed between them are distributed constant, and at least the first electrode is formed. The channel formed corresponding to the electrode of is used as a signal input / output path.

【0016】 (4)本発明のLC素子は、半導体基板
の一方の面側に形成され、ゲートとして機能する非スパ
イラル形状の第1の電極と、前記半導体基板の他方の面
側に形成され、前記第1の電極と対向する位置に形成さ
れた非スパイラル形状の第2の電極と、前記第1電極
、前記半導体基板との間に形成された絶縁層と、前記
半導体基板内にあって、前記第1の電極に対応して形成
されるチャネルの一方端に形成されるソースあるいはド
レインと、を備え、前記第1の電極に対応して形成され
るチャネルと前記第2の電極のそれぞれによって形成さ
れるインダクタと、これらの間に形成されるキャパシタ
とが分布定数的に存在し、前記第2の電極を信号入出力
路として用いることを特徴とする。
(4) The LC element of the present invention is formed on one surface side of a semiconductor substrate, and is formed on the other surface side of the non-spiral-shaped first electrode that functions as a gate, a second electrode of the non-spiral shape formed in a position facing the first electrode, the first electrode
And an insulating layer formed between the semiconductor substrate and a source or drain formed at one end of a channel formed in the semiconductor substrate corresponding to the first electrode. A channel formed corresponding to the first electrode, an inductor formed by each of the second electrodes, and a capacitor formed between them are distributed constant, and Is used as a signal input / output path.

【0017】(5)本発明のLC素子は、記第1およ
び第2の電極の形状は、蛇行形状としてもよい
[0017] (5) LC element of the present invention, the shape of the pre-Symbol first and second electrode may be a serpentine shape.

【0018】(6)本発明のLC素子は、記第1およ
び第2の電極の形状は、波形形状としてもよい
[0018] (6) LC element of the present invention, the shape of the pre-Symbol first and second electrode may be a wave shape.

【0019】(7)本発明のLC素子は、C素子にお
いて、前記第1および第2の電極の形状は、曲線形状
してもよい
[0019] (7) LC element of the present invention is the L C elements, the shape of the first and second electrode includes a curved shape
You may .

【0020】(8)本発明のLC素子は、記第1およ
び第2の電極の形状は、直線形状としてもよい
[0020] (8) LC element of the present invention, the shape of the pre-Symbol first and second electrode may be a linear shape.

【0021】(9)本発明のLC素子は、記半導体基
板表面であって前記第1の電極に対応する位置に、予め
キャリアを注入するように構成してもよい
[0021] (9) LC element of the present invention, before Symbol semiconductor substrate surface at a in a position corresponding to the first electrode, may be configured to advance inject carriers.

【0022】(10)本発明のLC素子は、記第1の
電極に対して、前記第2の電極の長さを長くあるいは短
く設定することにより、前記第1の電極に対応して形成
されるチャネルと前記第2の電極とを部分的に対応させ
ように構成してもよい
[0022] (10) LC element of the present invention, relative to prior Symbol first electrode, by longer or shorter length of said second electrode, formed in correspondence to the first electrode may be configured so as to correspond to said channel second electrode partially is.

【0023】(11)本発明のLC素子は、前記半導体
基板として、前記第1および第2の電極に沿って半導体
基板とは逆極性の層が形成された半導体基板を用いるよ
うに構成してもよい。
(11) The LC element of the present invention is the semiconductor
As a substrate, a semiconductor along the first and second electrodes
Use a semiconductor substrate with a layer opposite in polarity to the substrate.
It may be configured as follows.

【0024】(12)本発明のLC素子は、前記半導体
基板として、前記第1および第2の電極の各導体部分の
間に両者間をアイソレートする層として、半導体基板と
逆極性の層が形成された半導体基板を用いるように構成
してもよい。
[0024] (12) LC element of the present invention, as the semiconductor substrate, as a layer to isolate between them between each conductor portions of the first and second electrodes, and the semiconductor substrate
Configured to use a semiconductor substrate with opposite polarity layers
You may.

【0025】(13)本発明のLC素子は、記第2の
電極を複数に分割し、分割された複数の電極片のそれぞ
れの一部を電気的に接続するように構成してもよい
[0025] (13) LC element of the present invention divides the previous SL second electrode into a plurality, each of the some of the plurality of divided electrode segments may be configured to electrically connect .

【0026】(14)本発明のLC素子は、記第1の
電極を複数に分割し、分割された複数の電極片のそれぞ
れに対応して形成される複数のチャネルのそれぞれの一
方端付近にソースあるいはドレインを設け、これらの複
数のソースあるいはドレインを電気的に接続するように
構成してもよい
[0026] (14) LC element of the present invention divides the previous SL first electrode into a plurality, near each one end of a plurality of channels formed in correspondence to each of the plurality of divided electrode segments the source or drain is provided, these plurality of source or drain so as to be electrically connected to the
You may comprise .

【0027】(15)本発明のLC素子は、記第1の
電極に対応して形成されるチャネルの両端付近に形成さ
れたソースおよびドレインのそれぞれに電気的に接続さ
れた第1および第2の入出力電極と、前記第2の電極の
一方端付近に電気的に接続されたアース電極と、を有
し、前記第1および第2の入出力電極のいずれか一方か
ら信号を入力し、他方から信号を出力するとともに、前
記アース電極を固定電位の電源に接続あるいは接地する
ように構成してもよい
[0027] (15) LC element of the present invention, first and second are pre Symbol electrically connected to the source and drain formed near both ends of the channel formed in correspondence to the first electrode Two input / output electrodes and a ground electrode electrically connected to one end of the second electrode, and a signal is input from one of the first and second input / output electrodes. , Output a signal from the other, and connect or ground the earth electrode to a fixed potential power source
It may be configured as follows .

【0028】(16)本発明のLC素子は、記第2の
電極の両端付近に電気的に接続された第1および第2の
入出力電極と、前記第1の電極あるいは前記第1の電極
を分割した電極片に対応して形成されるチャネルの一方
端付近に形成されたソースあるいはドレインに電気的に
接続されたアース電極と、を有し、前記第1および第2
の入出力電極のいずれか一方から信号を入力し、他方か
ら信号を出力するとともに、前記アース電極を固定電位
の電源に接続あるいは接地するように構成してもよい
[0028] (16) LC element of the present invention, prior to SL and the first and second input-output electrode electrically connected near both ends of the second electrode, the first electrode or the first A ground electrode electrically connected to a source or a drain formed in the vicinity of one end of a channel formed corresponding to the electrode piece obtained by dividing the electrode;
A signal may be input from any one of the input / output electrodes and a signal may be output from the other of the input / output electrodes, and the ground electrode may be connected to a fixed-potential power source or grounded.

【0029】(17)本発明のLC素子は、記第1の
電極に対応して形成されるチャネルの両端付近に形成さ
れたソースおよびドレインのそれぞれに電気的に接続さ
れた第1および第2の入出力電極と、前記第2の電極の
両端付近に電気的に接続された第3および第4の入出力
電極と、を有し、前記第1の電極に対応して形成される
チャネルと前記第2の電極との両方を信号入出力路とす
るコモンモード型の素子として用いられるように構成し
てもよい
[0029] (17) LC element of the present invention, first and second are pre Symbol electrically connected to the source and drain formed near both ends of the channel formed in correspondence to the first electrode A channel having two input / output electrodes and third and fourth input / output electrodes electrically connected near both ends of the second electrode, the channel being formed corresponding to the first electrode. and configured for use as a common mode type element both the signal input and output path with the second electrode and
May be .

【0030】(18)本発明のLC素子は、記第1の
電極に対して印加するゲート電圧を可変に設定すること
により、前記第1の電極に対応して形成されるチャネル
の抵抗値と、このチャネルと前記第2の電極との間に分
布定数的に形成されるキャパシタの容量値とを可変に制
御するように構成してもよい
[0030] (18) LC element of the present invention, by setting the gate voltage to be applied to the front Symbol first electrode variably, the resistance of the channel formed in correspondence to the first electrode And a capacitance value of a capacitor formed in a distributed constant between this channel and the second electrode may be variably controlled.

【0031】(19)本発明の半導体装置は、前記
(1)〜(18)のいずれかのLC素子を基板の一部と
して形成し、前記第1の電極に対応して形成されたチャ
ネルおよび前記第2の電極の少なくとも一方を信号ライ
ンあるいは電源ラインに挿入して一体成形するように構
成してもよい
[0031] (19) The semiconductor device of the present invention, the
The LC element according to any one of (1) to (18) is formed as a part of a substrate, and at least one of a channel formed corresponding to the first electrode and the second electrode is a signal line or a power supply line. configured so as to integrally molded and inserted into the
May be done .

【0032】(20)本発明のLC素子は、表面に化
学液相法により絶縁膜を形成し、この絶縁膜の一部をエ
ッチングあるいはレーザ光照射によって除去して孔をあ
け、その孔を半田で表面に盛り上がる程度に封じること
により端子付けを行うように構成してもよい
(20) In the LC device of the present invention, an insulating film is formed on the entire surface by a chemical liquid phase method, and a part of the insulating film is removed by etching or laser light irradiation to form a hole, and the hole is formed. The terminals may be attached by sealing with solder to the extent that they rise up on the surface.

【0033】(21)本発明の半導体装置は、前記
(1),(3),(5)〜(13),(15),(1
7)のいずれかのLC素子の前記ソースおよびドレイン
のいずれか一方に、前記チャネルを介して出力される信
号を増幅するバッファを接続するように構成してもよ
[0033] (21) The semiconductor device of the present invention, the
(1), (3), (5) to (13), (15), (1
A buffer for amplifying a signal output through the channel may be connected to either one of the source and the drain of any of the LC elements of 7) .
Yes .

【0034】(22)本発明の半導体装置は、前記
(1),(3),(5)〜(13),(15),(1
7)のいずれかのLC素子の前記ソースおよびドレイン
のいずれか一方に、前記チャネルを介して出力される信
号の電圧レベルを変更するレベル変換回路を接続するよ
うに構成してもよい
(22) The semiconductor device according to the present invention is as described above.
(1), (3), (5) to (13), (15), (1
A level conversion circuit that changes the voltage level of the signal output through the channel is connected to either the source or the drain of any of the LC elements in 7) .
It may be configured as follows .

【0035】(23)本発明の半導体装置は、前記
(1)〜(17)のいずれかのLC素子の信号入出力路
に増幅器を直列に接続するとともにこの増幅出力を前記
信号入出力路に帰還させ、前記第1の電極に印加するゲ
ート電圧を変更することにより、周波数を可変に制御す
ように構成してもよい
[0035] (23) The semiconductor device of the present invention, the
An amplifier is connected in series to the signal input / output path of the LC element according to any one of (1) to (17), and the amplified output is fed back to the signal input / output path to apply the gate voltage applied to the first electrode. by changing, it may be configured to control the frequency variable.

【0036】(24)本発明のLC素子は、記第1お
よび第2の電極の少なくとも一方に過電圧を動作電源ラ
イン側あるいはアース側にバイパスさせる保護回路を設
るように構成してもよい
[0036] (24) LC element of the present invention, a protection circuit for bypassing the operating power supply line side or the ground side overvoltage on at least one of the previous SL first and second electrode set <br/> only in so that You may comprise .

【0037】 (25)本発明のLC素子の製造方法
は、半導体基板に部分的に不純物を注入することにより
ソースとドレインを形成する第1の工程と、前記半導体
基板上絶縁層を介して、前記ソースとドレインを結び
インダクタとして機能するチャネルを生成するための非
スパイラル形状の第1の電極を形成するとともに、前記
半導体基板上に、この第1の電極に隣接してインダクタ
として機能するとともに、前記チャネルとの間でキャパ
シタを生成するための非スパイラル形状の第2の電極
成する第2の工程と、前記ソース,ドレインと第1お
よび第2の電極のそれぞれに電気的に接続される配線層
を形成する第3の工程と、を含むことを特徴とする。
(25) In the method of manufacturing an LC element of the present invention, the first step of forming a source and a drain by partially implanting an impurity into a semiconductor substrate, and an insulating layer on the semiconductor substrate are interposed. , to form a first electrode of the non-spiral to produce a channel that serves as an inductor concluded the source and drain, the
A non-spiral-shaped second electrode, which functions as an inductor adjacent to the first electrode and forms a capacitor with the channel, is formed on the semiconductor substrate.
A second step that form, wherein the includes a source, a drain and a third step of forming a wiring layer electrically connected to each of the first and second electrodes.

【0038】 (26)本発明のLC素子の製造方法
は、半導体基板に部分的に不純物を注入することにより
ソースあるいはドレインを形成する第1の工程と、前記
半導体基板上絶縁層を介して、前記ソースあるいはド
レインの近傍に一方端が位置しインダクタとして機能す
るチャネルを生成するための非スパイラル形状の第1の
電極を形成するとともに、前記半導体基板上に、この第
1の電極に隣接してインダクタとして機能するととも
に、前記チャネルとの間でキャパシタを生成するための
非スパイラル形状の第2の電極を形成する第2の工程
と、前記ソースあるいはドレインと第1および第2の電
極のそれぞれに電気的に接続される配線層を形成する第
3の工程と、を含むことを特徴とする。
(26) In the method of manufacturing an LC element of the present invention, a first step of forming a source or a drain by partially implanting an impurity into a semiconductor substrate, and an insulating layer on the semiconductor substrate are interposed. A first electrode having a non-spiral shape, one end of which is located near the source or the drain and which functions as an inductor, is formed on the semiconductor substrate and adjacent to the first electrode. converting mechanism functions as an inductor, and a second step that form the second electrode of the non-spiral to produce a capacitor between said channel, said source or drain and the first and second electrodes And a third step of forming a wiring layer electrically connected to each of them.

【0039】[0039]

【作用】(1)の発明のLC素子では、半導体基板の表
面側に非スパイラル形状の第1および第2の電極がほぼ
平行に形成されている。また、これら2つの電極の少な
くとも一方と半導体基板との間には絶縁層が形成されて
おり、これら第1あるいは第2の電極と絶縁層と半導体
基板とからなるMOS構造となっている。
In the LC element of the invention of (1) , the non-spiral-shaped first and second electrodes are formed substantially parallel to each other on the front surface side of the semiconductor substrate. An insulating layer is formed between at least one of these two electrodes and the semiconductor substrate, and has a MOS structure composed of the first or second electrode, the insulating layer and the semiconductor substrate.

【0040】一般には、導体を渦巻き形状に形成するこ
とによりインダクタとして機能するが、その導体の形状
を工夫することにより、あるいは使用する周波数帯域に
よっては導体を渦巻き形状以外の形状とした場合でもイ
ンダクタとして機能するようになる。
Generally, the inductor functions by forming the conductor into a spiral shape. However, even if the conductor has a shape other than the spiral shape by modifying the shape of the conductor or depending on the frequency band used. Will work as.

【0041】このように、(1)の発明のLC素子にお
いては、非スパイラル形状の第1の電極に対応して形成
されるチャネルと第2の電極とがそれぞれインダクタと
して機能することになる。また、一般のMOS・FET
と同様に、このチャネルの外周には空乏層が生じるた
め、チャネルとその回りの半導体基板との間には分布定
数的にキャパシタが発生する。しかも、この半導体基板
は第2の電極と直接、あるいは絶縁層を介して間接的に
接続されており、結果としてチャネルと第2の電極との
間に分布定数的にキャパシタが形成されることになる。
As described above, in the LC element of the invention (1), the channel and the second electrode formed corresponding to the non-spiral-shaped first electrode respectively function as inductors. In addition, general MOS ・ FET
Similarly, since a depletion layer is formed on the outer periphery of the channel, a capacitor is distributedly distributed between the channel and the semiconductor substrate around the channel. Moreover, this semiconductor substrate is directly or indirectly connected to the second electrode via the insulating layer, and as a result, a capacitor is formed in a distributed constant manner between the channel and the second electrode. Become.

【0042】したがって、上述したチャネルの一方端に
形成されたソースあるいはドレインに入力された信号
は、分布定数的に存在するインダクタおよびキャパシタ
を介して伝搬される際に、広い帯域にわたり良好な減衰
特性が得られる。
Therefore, the signal input to the source or the drain formed at one end of the above-mentioned channel, when being propagated through the inductor and the capacitor existing in a distributed constant, has a good attenuation characteristic over a wide band. Is obtained.

【0043】特に、(1)の発明のLC素子は、半導体
基板にソースおよびドレインを形成するとともに、さら
にその表面に絶縁層と非スパイラル形状の第1および第
2の電極を形成することにより製造することができ、製
造が非常に容易となる。また、このLC素子は、半導体
基板上に形成されるため、ICやLSIの一部として形
成することも可能であり、このような部品の一部として
形成した場合には、後工程における部品の組み付け作業
を省略することができる。
In particular, the LC element of the invention (1) is manufactured by forming a source and a drain on a semiconductor substrate, and further forming an insulating layer and non-spiral-shaped first and second electrodes on the surface thereof. It is possible and very easy to manufacture. Further, since this LC element is formed on a semiconductor substrate, it can be formed as a part of an IC or an LSI. Assembly work can be omitted.

【0044】また、(2)の発明のLC素子では、上述
したLC素子がチャネルを信号入出力路として使用して
いたのに対し、非スパイラル形状の第2の電極を信号入
出力路として使用したものであり、チャネルを介して信
号を伝搬しないためソースあるいはドレインのいずれか
一方が省略されている。
Further, in the LC element of the invention of (2) , while the above-mentioned LC element uses the channel as the signal input / output path, the second electrode having a non-spiral shape is used as the signal input / output path. One of the source and the drain is omitted because the signal does not propagate through the channel.

【0045】従って、チャネルと第2の電極とがそれぞ
れインダクタとして機能するとともに、これらの間に分
布定数的にキャパシタが形成される点は、上述した請求
項1のLC素子と同じであり、広い帯域にわたって良好
な減衰特性を有するとともに、製造容易および基板の一
部として形成することが可能となる。
Therefore, the point that the channel and the second electrode each function as an inductor and a capacitor is formed between them in a distributed constant manner is the same as the LC element of the above-mentioned claim 1, and is wide. It has good attenuation properties over the band and is easy to manufacture and can be formed as part of the substrate.

【0046】また、(3)の発明のLC素子は、上述し
(1)の発明のLC素子ではほぼ同一面内で平行に配
置されていた非スパイラル形状の第1および第2の電極
を、半導体基板を挟んでほぼ対向するように配置してお
り、第1の電極に対応して形成されるチャネルと第2の
電極のそれぞれがインダクタとして機能し、これらの間
には空乏層を挟んで形成されるキャパシタが分布定数的
に存在する。したがって、このLC素子は広い帯域にわ
たって良好な減衰特性を有するとともに、製造が容易で
あり基板の一部として形成することが可能であるという
効果がある。
Further, the LC element of the invention of (3) has the non-spiral-shaped first and second electrodes which are arranged in parallel in substantially the same plane in the LC element of the invention of (1) described above. They are arranged so as to face each other with the semiconductor substrate sandwiched therebetween, and the channel formed corresponding to the first electrode and the second electrode each function as an inductor, and a depletion layer is sandwiched between them. The capacitors formed are distributed constant. Therefore, this LC element has an effect that it has good attenuation characteristics over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0047】同様に、(4)の発明のLC素子は、上述
した(2)の発明のLC素子ではほぼ同一面内でほぼ平
行に配置されていた非スパイラル形状の2つの電極を、
半導体基板を挟んでほぼ対向するように配置しており、
第1の電極に対応して形成されるチャネルと第2の電極
のそれぞれがインダクタとして機能し、これらの間には
キャパシタが分布定数的に存在する。したがって、この
LC素子は広い帯域にわたって良好な減衰特性を有する
とともに、製造が容易であり基板の一部として形成する
ことが可能であるという効果がある。
Similarly, in the LC element of the invention (4), the two electrodes of non-spiral shape, which are arranged substantially parallel to each other in the substantially same plane in the LC element of the invention (2), are provided.
They are arranged so as to face each other across the semiconductor substrate,
Each of the channel formed corresponding to the first electrode and the second electrode functions as an inductor, and a capacitor exists between them in a distributed constant manner. Therefore, this LC element has an effect that it has good attenuation characteristics over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0048】また、(5)〜(8)の発明のLC素子
は、上述した電極の非スパイラル形状を具体的に蛇行形
状,波形形状,曲線形状,直線形状に特定したものであ
る。
Further, in the LC element of the inventions (5) to (8) , the above-mentioned non-spiral shape of the electrode is specifically specified as a meandering shape, a corrugated shape, a curved shape, or a linear shape.

【0049】すなわち、電極を蛇行形状あるいは波形形
状とした場合には、各凹凸部の1つ1つが約1/2ター
ンのコイルとなってこれらが直列に接続されるため、全
体として所定のインダクタンスを有することになる。特
に、蛇行形状とすることにより、隣接する電極を接近さ
せることができるため、スペースの有効利用を図ること
ができる。また、使用する周波数帯域を高周波領域に限
った場合には、電極を曲線形状あるいは直線形状とした
場合にも所定のインダクタンスを有することになり、電
極を蛇行形状等に形成した場合と同様の動作を行わせる
ことができる。
That is, when the electrodes are formed in a meandering shape or a wavy shape, each of the uneven portions becomes a coil of about 1/2 turn and these are connected in series, so that the predetermined inductance as a whole is obtained. Will have. In particular, the meandering shape allows the adjacent electrodes to come close to each other, so that the space can be effectively used. Further, when the frequency band used is limited to the high frequency region, the electrode has a predetermined inductance even when the electrode is formed into a curved shape or a linear shape, and the same operation as when the electrode is formed in a meandering shape or the like. Can be done.

【0050】また、(9)のLC素子では、第1の電極
に対応する位置に予めキャリアを注入することにより、
デプレション型の素子として形成したものである。この
場合には、LC素子の特性そのものは変えずに、第1の
電極に電圧(ゲート電圧)を印加しない状態でチャネル
を形成し、あるいは印加するゲート電圧とチャネル幅等
との関係を変更することができる。
Further, in the LC element of (9) , by injecting carriers in advance to the position corresponding to the first electrode,
It is formed as a depletion type element. In this case, a channel is formed without applying a voltage (gate voltage) to the first electrode or the relationship between the applied gate voltage and the channel width is changed without changing the characteristics of the LC element itself. be able to.

【0051】また、(10)のLC素子では、第1およ
び第2の電極のいずれか一方を短く形成しており、この
場合であっても同様に、長さが異なる第1および第2の
電極のそれぞれはインダクタとして機能し、これらの電
極間には空乏層を挟んで形成されるキャパシタが分布定
数的に存在する。したがって、このLC素子は広い帯域
にわたって良好な減衰特性を有するとともに、製造が容
易であり基板の一部として形成することが可能であると
いう効果がある。
Further, in the LC element of (10) , one of the first and second electrodes is formed short, and even in this case, the first and second electrodes having different lengths are similarly formed. Each of the electrodes functions as an inductor, and a capacitor formed with a depletion layer sandwiched between these electrodes exists in a distributed constant manner. Therefore, this LC element has an effect that it has good attenuation characteristics over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0052】また、(11)のLC素子では、接する
非スパイラル形状の逆導電型層同士に着目するとnpn
構造あるいはpnp構造となるため、良好なアイソレー
ションを行うことができる。したがって、第1の電極に
対応して形成されるチャネルとこのチャネルに隣接して
配置された第2の電極との間にのみ分布定数的にキャパ
シタが形成される状態を容易につくることができ、この
LC素子は広い帯域にわたって良好な減衰特性を有する
ことができる。
[0052] Further, (11) In the LC elements, focusing on the opposite conductivity type layer between the non-spiral shaped contacting adjacent npn
Since the structure or the pnp structure is obtained, good isolation can be performed. Therefore, it is possible to easily form a state in which the capacitor is formed in a distributed constant manner only between the channel formed corresponding to the first electrode and the second electrode arranged adjacent to this channel. The LC element can have good attenuation characteristics over a wide band.

【0053】また、(12)の発明のLC素子では、
ぼ対向して配置されるチャネルと第2の電極以外は、間
にあるnpn構造あるいはpnp構造を介して接続され
ることになるため、良好なアイソレーションを行うこと
ができる。したがって、対向して配置された1組のチャ
ネルと第2の電極の間にのみ分布定数的にキャパシタが
形成される状態を容易につくることができ、このLC素
子は広い帯域にわたって良好な減衰特性を有することが
できる。
[0053] Further, connected via an npn structure or pnp structure in LC devices, channels are arranged ho <br/> pot facing the other than the second electrode, which is between the invention of (12) Therefore, good isolation can be performed. Therefore, it is possible to easily form a state in which a capacitor is formed in a distributed constant manner only between a pair of channels and a second electrode arranged opposite to each other, and this LC element has a good attenuation characteristic over a wide band. Can have.

【0054】また、(13)の発明のLC素子では、第
2の電極を複数の電極片に分割するとともにこれらの一
部を電気的に接続して使用する。この場合には、各分割
片の自己インダクタンスが小さくなり、この各分割片の
自己インダクタンスの影響が少ない分布定数型のLC素
子を形成することができる。
Further, in the LC element of the invention of (13) , the second electrode is divided into a plurality of electrode pieces and a part of these is electrically connected for use. In this case, the self-inductance of each segment becomes small, and it is possible to form a distributed constant type LC element that is less affected by the self-inductance of each segment.

【0055】また、(14)の発明のLC素子では、第
1の電極を複数の電極片に分割するとともに、これに対
応するチャネルも分割して形成されるようになる。従っ
て、請求項13のLC素子と同様に、各分割チャネルの
自己インダクタンスが小さくなり、これによる影響が少
ない分布定数型のLC素子を形成することができる。
Further, in the LC element of the invention of (14) , the first electrode is divided into a plurality of electrode pieces, and the channel corresponding thereto is also divided and formed. Therefore, similarly to the LC element of the thirteenth aspect, the self-inductance of each divided channel becomes small, and it is possible to form a distributed constant type LC element that is less affected by this.

【0056】また、(15)の発明のLC素子では、第
1の電極に対応して形成されるチャネルの両端付近のソ
ースおよびドレインに接続される第1および第2の入出
力電極を設けるとともに、第2の電極の一方端近傍にア
ース電極を設けることにより、チャネルが信号入出力路
として使用される3端子型のLC素子を容易に形成する
ことができる。
Further, in the LC element of the invention of (15), the first and second input / output electrodes connected to the source and drain near both ends of the channel formed corresponding to the first electrode are provided. By providing the ground electrode near one end of the second electrode, it is possible to easily form a three-terminal type LC element in which the channel is used as a signal input / output path.

【0057】また、(16)の発明のLC素子では、第
2の電極の両端付近に第1および第2の入出力電極を設
けるとともに、チャネルの一方端に形成されたソースあ
るいはドレインに接続されたアース電極を設けることに
より、第2の電極が信号入出力路として使用される3端
子型のLC素子を容易に成形することができる。
Further, in the LC element of the invention of (16) , the first and second input / output electrodes are provided near both ends of the second electrode and connected to the source or drain formed at one end of the channel. By providing the ground electrode, it is possible to easily form a three-terminal type LC element in which the second electrode is used as a signal input / output path.

【0058】また、(17)の発明のLC素子では、上
述したチャネルの両端に形成されたソースおよびドレイ
ンに第1および第2の入出力電極を設けるとともに、第
2の電極の両端付近に第3および第4の入出力電極を設
けることにより、4端子コモンモード型のLC素子を容
易に形成することができる。
Further, in the LC element of the invention of (17) , the first and second input / output electrodes are provided on the source and drain formed at both ends of the above-mentioned channel, and the first and second input / output electrodes are provided near both ends of the second electrode. By providing the third and fourth input / output electrodes, a 4-terminal common mode type LC element can be easily formed.

【0059】また、(18)の発明のLC素子では、第
1の電極に印加するゲート電圧を可変に設定することに
より、この第1の電極に対応して形成される非スパイラ
ル形状のチャネルの幅、すなわちチャネルの抵抗値が変
化する。また、チャネルの外周に形成される空乏層にも
変化が生じるため、チャネルと第2の電極との間に形成
されるキャパシタの容量も変化する。したがって、ゲー
ト電圧を変えることにより、チャネルの抵抗値と、この
チャネルと第2の電極との間に分布定数的に形成される
キャパシタの容量を変更することが可能であり、減衰特
性を必要に応じて可変に制御することができる。
Further, in the LC element of the invention of (18), the gate voltage applied to the first electrode is variably set so that the non-spiral shaped channel formed corresponding to the first electrode is formed. The width, that is, the resistance value of the channel changes. Further, since the depletion layer formed on the outer periphery of the channel also changes, the capacitance of the capacitor formed between the channel and the second electrode also changes. Therefore, it is possible to change the resistance value of the channel and the capacitance of the capacitor formed in a distributed constant manner between the channel and the second electrode by changing the gate voltage, and the attenuation characteristic is required. It can be variably controlled accordingly.

【0060】また、(19)の発明の半導体装置では、
上述した各請求項のLC素子を基板の一部に、信号ライ
ンあるいは電源ラインに挿入するように形成している。
これにより、半導体基板上の他の部品と一体的に製造す
ることができ、製造が容易になるとともに後工程におけ
る部品の組み付け作業が不要となる。
Further, in the semiconductor device of the invention (19) ,
The LC element of each of the above claims is formed on a part of the substrate so as to be inserted into the signal line or the power supply line.
As a result, it can be manufactured integrally with other components on the semiconductor substrate, which facilitates the manufacturing and eliminates the work of assembling the components in the subsequent process.

【0061】また、(20)の発明のLC素子は、上述
した(1)〜(14)の発明のいずれかのLC素子を、
半導体基板上に形成した後に化学液相法により全表面に
絶縁膜を形成する。その後、この絶縁膜の一部にエッチ
ングやレーザ光照射により孔をあけ、この孔に半田を盛
ることにより端子付けが行われる。したがって、表面実
装型のLC素子を簡単に製造することができ、表面実装
型とすることによりこのLC素子の組み付け作業も容易
となる。
The LC element of the invention of (20) is the LC element of any one of the inventions of (1) to (14) described above.
After being formed on the semiconductor substrate, an insulating film is formed on the entire surface by the chemical liquid phase method. After that, a hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface mount type LC element, and the surface mount type LC element also facilitates the assembling work of the LC element.

【0062】また、(21)の発明の半導体装置では、
上述したLC素子のチャネルを介して出力される信号を
増幅するバッファが接続されており、アルミニウム等の
金属材料に比べて抵抗値が大きいチャネルを介すること
により、電圧レベルが減衰した信号をSN比が良好な元
の信号に復元することが可能となる。
Further, in the semiconductor device of the invention (21) ,
A buffer that amplifies a signal output through the channel of the above-described LC element is connected, and a signal whose voltage level is attenuated by passing through a channel having a larger resistance value than a metal material such as aluminum is used. Can be restored to a good original signal.

【0063】また、(22)の発明の半導体装置では、
上述したバッファの代わりにレベル変換回路が接続され
ている。このレベル変換回路を接続することにより、チ
ャネルを介して減衰した信号レベルを復元するととも
に、所定のレベルの変換あるいはレベル補正を行なうこ
とが可能となる。
In the semiconductor device of (22) ,
A level conversion circuit is connected instead of the buffer described above. By connecting this level conversion circuit, it is possible to restore the signal level attenuated via the channel and perform conversion or level correction of a predetermined level.

【0064】また、(23)の発明の半導体装置では、
上述したLC素子の信号入出力路に増幅器が直列接続さ
れ、しかもこの増幅出力が入力側に帰還されている。こ
のようなフィードバックループを形成することにより発
振動作が行われ、しかも上述したLC素子は第1の電極
に印加するゲート電圧を変更することによりチャネルの
抵抗値およびチャネルと第2の電極との間に分布定数的
に形成されるキャパシタの容量を変えることが可能であ
り、これによりゲート電圧に応じて出力周波数が制御可
能な電圧制御発振器を簡単に構成することができる。
Further, in the semiconductor device of the invention (23) ,
An amplifier is connected in series to the signal input / output path of the LC element described above, and the amplified output is fed back to the input side. Oscillation is performed by forming such a feedback loop, and the LC element described above changes the resistance of the channel and the channel between the second electrode and the channel by changing the gate voltage applied to the first electrode. It is possible to change the capacitance of the capacitor formed in a distributed constant, so that the voltage controlled oscillator whose output frequency can be controlled according to the gate voltage can be easily configured.

【0065】また、(24)の発明のLC素子では、第
1および第2の電極の少なくとも一方に保護回路が接続
されており、これらの電極に対して過電圧が印加される
と、動作電源ライン側あるいはアース側にバイパス電流
が流れ、第1および第2の電極と半導体基板との間の絶
縁破壊を防止することができる。
Further, in the LC element of the invention of (24) , the protection circuit is connected to at least one of the first and second electrodes, and when an overvoltage is applied to these electrodes, the operating power supply line A bypass current flows to the side or the ground side, and dielectric breakdown between the first and second electrodes and the semiconductor substrate can be prevented.

【0066】また、(25)および(26)の発明のL
C素子の製造方法は、上述した各LC素子を半導体製造
技術を適用して製造するための方法である。すなわち、
第1の工程において半導体基板にソース・ドレインの両
方を、あるいはいずれか一方を形成し、次に第2の工程
において半導体基板表面に絶縁層と第1および第2の電
極が形成される。そして、第3の工程において入出力電
極等を含む配線層が形成されて上述したLC素子が完成
する。
Further, L of the inventions of (25) and (26)
The C element manufacturing method is a method for manufacturing each of the LC elements described above by applying a semiconductor manufacturing technique. That is,
In the first step, both or one of the source and drain is formed on the semiconductor substrate, and then, in the second step, the insulating layer and the first and second electrodes are formed on the surface of the semiconductor substrate. Then, in the third step, a wiring layer including input / output electrodes and the like is formed to complete the LC element described above.

【0067】このように、上述したLC素子は、一般的
な半導体製造技術(特にMOS製造技術)を応用するこ
とにより製造することができ、小型化あるいは低コスト
化が可能であるとともに、複数個同時に大量生産するこ
とも可能となる。
As described above, the above-mentioned LC element can be manufactured by applying a general semiconductor manufacturing technique (particularly MOS manufacturing technique), and can be miniaturized or reduced in cost, and a plurality of LC devices can be manufactured. It is also possible to mass-produce at the same time.

【0068】[0068]

【実施例】以下、本発明を適用した一実施例のLC素子
について図面を参照しながら具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An LC device of an embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0069】第1実施例 図1は、本発明を適用した第1実施例のLC素子の平面
図である。また、図2は図1のA−A線拡大断面図、図
3は図1のB−B線拡大断面図、図4は図1のC−C線
拡大断面図である。
First Embodiment FIG. 1 is a plan view of an LC device of the first embodiment to which the present invention is applied. 2 is an enlarged sectional view taken along the line AA of FIG. 1, FIG. 3 is an enlarged sectional view taken along the line BB of FIG. 1, and FIG. 4 is an enlarged sectional view taken along the line CC of FIG.

【0070】これらの図に示すように、本実施例のLC
素子100は、半導体基板であるp型シリコン基板(p
−Si基板)30の表面付近の隔たった位置に形成され
たソース12とドレイン14の間を、蛇行形状の第1の
電極10に対する電圧の印加によって形成されるチャネ
ル22によって接続することにより形成されている。
As shown in these figures, the LC of this embodiment is
The device 100 is a p-type silicon substrate (p
(Si substrate) 30 is formed by connecting a source 12 and a drain 14 formed at a separated position near the surface of the substrate by a channel 22 formed by applying a voltage to the meandering first electrode 10. ing.

【0071】上述したソース12およびドレイン14
は、p−Si基板30を反転させたn+ 領域として形成
される。例えば、As+ イオンを熱拡散あるいはイオン
打ち込みにより注入して不純物濃度を高めることにより
形成される。
Source 12 and drain 14 described above
Is formed as an n + region obtained by inverting the p-Si substrate 30. For example, it is formed by implanting As @ + ions by thermal diffusion or ion implantation to increase the impurity concentration.

【0072】第1の電極10は、ゲートとして機能する
ものであり、蛇行形状の一方の端部がソース12の一部
に、他方の端部がドレイン14の一部にオーバラップす
るように、p−Si基板30の表面側に形成された絶縁
層28を挟んで形成されている。第1の電極10は、例
えばアルミニウム膜を形成することによって、あるいは
拡散またはイオン注入でPを多量にドープすることによ
り形成する。
The first electrode 10 functions as a gate, and one end of the meandering shape overlaps part of the source 12 and the other end overlaps part of the drain 14, The insulating layer 28 formed on the front surface side of the p-Si substrate 30 is sandwiched. The first electrode 10 is formed, for example, by forming an aluminum film or by heavily doping P by diffusion or ion implantation.

【0073】また、絶縁層28は、p−Si基板30の
表面において、このp−Si基板30と第1の電極10
とを絶縁するためのものである。図2(A)に示すよう
に、後述する第2の電極26を除くp−Si基板30の
全表面がこの絶縁層28によって覆われており、さらに
この絶縁層28の表面に上述した第1の電極10が形成
される。この絶縁層28は、例えばPを添加したSiO
2 (P−ガラス)によって形成されている。
The insulating layer 28 is formed on the surface of the p-Si substrate 30 and the p-Si substrate 30 and the first electrode 10.
It is to insulate and. As shown in FIG. 2A, the entire surface of the p-Si substrate 30 except for a second electrode 26 described later is covered with this insulating layer 28, and the surface of this insulating layer 28 is covered with the above-mentioned first layer. The electrode 10 is formed. The insulating layer 28 is made of, for example, P-added SiO 2.
2 (P-glass).

【0074】また、上述した第1の電極10とほぼ平行
に第2の電極26が形成されている。この第2の電極2
6と第1の電極10との間に所定のゲート電圧を印加す
ることにより、第1の電極10に対向するp−Si基板
30の表面にチャネル22が形成されるようになってい
る。
A second electrode 26 is formed substantially parallel to the above-mentioned first electrode 10. This second electrode 2
A channel 22 is formed on the surface of the p-Si substrate 30 facing the first electrode 10 by applying a predetermined gate voltage between the electrode 6 and the first electrode 10.

【0075】また、上述した第1の電極10,ソース1
2,ドレイン14,第2の電極26のそれぞれには、図
1〜図4に示すように、アース電極16,入出力電極1
8,20および制御用電極24が接続されている。すな
わち、第1の電極10に対する制御用電極24の取り付
けは、図1に示すように、薄いゲート膜を傷付けないよ
うに能動領域の外側で行われる。また、ソース12への
入出力電極18の取り付け、およびドレイン14への入
出力電極20の取り付けは、図3および図4に示すよう
に、ソース12およびドレイン14の一部を露出させた
後に、アルミニウムなどの金属膜を付けることにより行
われる。さらに、第2の電極26に対するアース電極1
6の取り付けは、制御用電極24と同様に薄いゲート膜
を傷付けないように能動領域から隔たった位置で行われ
る。
Further, the above-mentioned first electrode 10 and source 1
2, the drain 14 and the second electrode 26 respectively include a ground electrode 16 and an input / output electrode 1 as shown in FIGS.
8, 20 and the control electrode 24 are connected. That is, the control electrode 24 is attached to the first electrode 10 outside the active region so as not to damage the thin gate film, as shown in FIG. Further, as shown in FIGS. 3 and 4, the mounting of the input / output electrode 18 to the source 12 and the mounting of the input / output electrode 20 to the drain 14 are performed after exposing a part of the source 12 and the drain 14. It is performed by attaching a metal film such as aluminum. Furthermore, the ground electrode 1 for the second electrode 26
The attachment of 6 is performed at a position separated from the active region so as not to damage the thin gate film like the control electrode 24.

【0076】上述した構造を有する本実施例のLC素子
100は、nチャネルエンハンスメント型の構造を有し
ているものとすれば、第1の電極10に正の電圧が印加
されたときに初めてチャネル22が形成されることにな
る。
Assuming that the LC element 100 of the present embodiment having the above-mentioned structure has an n-channel enhancement type structure, the channel is not formed until the positive voltage is applied to the first electrode 10. 22 will be formed.

【0077】図2(A)および(B)は、チャネルが形
成される状態を示す図である。第1の電極10に対し
て、すなわち第1の電極10に接続された制御用電極2
4に正のゲート電圧が印加されていない状態では、同図
(A)に示すようにp−Si基板30の表面にはチャネ
ル22が現われない。したがって、この状態では図1に
示したソース12とドレイン14とが絶縁された状態に
ある。
FIGS. 2A and 2B are views showing a state in which a channel is formed. The control electrode 2 connected to the first electrode 10, that is, the first electrode 10
In the state in which the positive gate voltage is not applied to No. 4, the channel 22 does not appear on the surface of the p-Si substrate 30 as shown in FIG. Therefore, in this state, the source 12 and the drain 14 shown in FIG. 1 are insulated.

【0078】ところが、第1の電極10に対して正のゲ
ート電圧を印加すると、図2(B)に示すように、第1
の電極10に対応するp−Si基板30の表面付近にn
領域からなるチャネル22が出現する。また、p−Si
基板30の内部であってこのチャネル22の外側には、
第1の電極10に印加された正のゲート電圧によって正
孔が排除された空乏層32が形成される。したがって、
この空乏層32を挟んでチャネル22内の電子とp−S
i基板30内の正孔とが対向して配置され、キャパシタ
が形成される。しかも、このキャパシタは第1の電極1
0のほぼ全長にわたって形成されるため、p−Si基板
30に接続された第2の電極26とチャネル22との間
には分布定数的にキャパシタが形成されることになる。
However, when a positive gate voltage is applied to the first electrode 10, as shown in FIG.
N near the surface of the p-Si substrate 30 corresponding to the electrode 10 of
A channel 22 consisting of a region appears. In addition, p-Si
Inside the substrate 30 and outside this channel 22,
A positive gate voltage applied to the first electrode 10 forms a depletion layer 32 in which holes are excluded. Therefore,
Electrons in the channel 22 and pS are sandwiched by the depletion layer 32.
The holes in the i-substrate 30 are arranged to face each other to form a capacitor. Moreover, this capacitor is the first electrode 1
Since it is formed over substantially the entire length of 0, a capacitor is formed in a distributed constant manner between the second electrode 26 connected to the p-Si substrate 30 and the channel 22.

【0079】なお、第1の電極10に印加する正のゲー
ト電圧とは、サブストレートに相当するp−Si基板3
0の電圧、すなわちこのp−Si基板30表面に形成さ
れた第2の電極26に印加されている電圧に対して正電
圧の意味であり、さらにソース12とドレイン14との
間がチャネル22によって接続されるためにはソース1
2およびドレイン14の電圧に対しても相対的に正電圧
である必要がある。
The positive gate voltage applied to the first electrode 10 means the p-Si substrate 3 corresponding to the substrate.
The voltage of 0, that is, a positive voltage with respect to the voltage applied to the second electrode 26 formed on the surface of the p-Si substrate 30, means that the channel 22 is provided between the source 12 and the drain 14. Source 1 to be connected
2 and the voltage of the drain 14 also need to be relatively positive.

【0080】図5は、本実施例のLC素子100の断面
構造であり、第1の電極10の蛇行方向にとった断面が
示されている。同図に示すように、第1の電極10に平
行にチャネル22が形成され、このチャネル22によっ
てソース10とドレイン14とが導通状態になる。例え
ば、エンハンスメント型の場合は、第1の電極10にゲ
ート電圧を印加した状態で初めてこのチャネル22が形
成されてソース12とドレイン14とが導通状態になる
が、第1の電極10に印加するゲート電圧を変えること
によりチャネル22の幅および深さが変わるため、ソー
ス12とドレイン14との間の抵抗値を変化させること
ができる。
FIG. 5 shows a cross-sectional structure of the LC element 100 of this embodiment, and shows a cross section of the first electrode 10 taken in the meandering direction. As shown in the figure, a channel 22 is formed in parallel with the first electrode 10, and the channel 22 makes the source 10 and the drain 14 conductive. For example, in the case of the enhancement type, the channel 22 is formed and the source 12 and the drain 14 are brought into conduction only when the gate voltage is applied to the first electrode 10, but the channel is applied to the first electrode 10. Since the width and depth of the channel 22 are changed by changing the gate voltage, the resistance value between the source 12 and the drain 14 can be changed.

【0081】また、図2(B)に示すように、チャネル
22の幅および深さを変えることによりチャネル22の
表面積も変化し、これに伴い空乏層32の表面積も変化
する。すなわち、この表面積の変化に伴いチャネル22
と第2の電極26との間に分布定数的に形成されるキャ
パシタの容量も変化し、結果的にゲート電圧を変えるこ
とによりキャパシタンスも変化させることができる。
Further, as shown in FIG. 2B, the surface area of the channel 22 is changed by changing the width and depth of the channel 22, and the surface area of the depletion layer 32 is changed accordingly. That is, as the surface area changes, the channel 22
The capacitance of the capacitor formed in a distributed constant between the second electrode 26 and the second electrode 26 also changes, and as a result, the capacitance can be changed by changing the gate voltage.

【0082】図6は、蛇行形状の電極によって形成され
るインダクタの原理を示す図である。同図に示すよう
に、凹凸状に屈曲した蛇行形状を有するチャネル22あ
るいは第2の電極26に一方向の電流を流した場合に
は、隣接する凹凸部分で向きが反対となるような磁束が
交互に発生し、あたかも1/2ターンのコイルが直列に
接続された状態になる。実際に、蛇行形状の電極と渦巻
き形状の電極とを比較すると、電極の幅および隣接する
電極の間隔を同一にしたときには、同じ面積に形成する
ことができる電極の長さは、蛇行形状の電極の方が渦巻
き形状の電極よりも長くなり、インダクタンスの値には
あまり差がないことが確認されている。
FIG. 6 is a diagram showing the principle of an inductor formed by meandering electrodes. As shown in the figure, when a current in one direction is applied to the channel 22 or the second electrode 26 having a meandering shape that is bent in a concavo-convex shape, a magnetic flux whose direction is opposite in the adjacent concavo-convex portion is generated. They are generated alternately, and it is as if 1/2 turn coils were connected in series. Actually, comparing the meandering electrode and the spiral electrode, the length of the electrode that can be formed in the same area when the width of the electrode and the interval between the adjacent electrodes are the same is the meandering electrode. It has been confirmed that is longer than the spiral electrode and there is not much difference in the value of inductance.

【0083】また、渦巻き形状の電極にした場合には、
電極の両端部の内の一方が中心部に位置し、他方が周辺
部に位置するのに対し、蛇行形状の電極では電極の両端
が周辺部に位置するので、端子を設けたり他の回路素子
と接続する際に好都合である。
When a spiral electrode is used,
One of the two ends of the electrode is located in the central part and the other is located in the peripheral part, whereas the meandering electrode has both ends of the electrode located in the peripheral part. It is convenient when connecting with.

【0084】このような構造を有する本実施例のLC素
子100は、蛇行形状の第1の電極10に対応して形成
されるチャネル22および第2の電極がそれぞれインダ
クタ導体として機能することになる。また、チャネル2
2の外周部に形成される空乏層32を挟んでチャネル2
2と第2の電極26との間にキャパシタが形成される。
したがって、チャネル22と第2の電極26により形成
されるインダクタと空乏層32を挟んで形成されるキャ
パシタとが分布定数的に存在するLC素子100とな
る。
In the LC element 100 of this embodiment having such a structure, the channel 22 and the second electrode formed corresponding to the meandering first electrode 10 respectively function as inductor conductors. . Also, channel 2
Channel 2 with a depletion layer 32 formed on the outer periphery of
A capacitor is formed between the second electrode 26 and the second electrode 26.
Therefore, the LC element 100 has the inductor formed by the channel 22 and the second electrode 26 and the capacitor formed by sandwiching the depletion layer 32 in a distributed constant manner.

【0085】図7は、第1実施例のLC素子100の等
価回路を示す図である。同図(A)に示す等価回路は、
制御用電極24に所定のゲート電圧を印加することによ
りチャネル22を形成し、このチャネル22を信号の入
出力路に用いるとともに、アース電極16を接地した場
合が示されており、3端子型の素子として機能するもの
である。
FIG. 7 is a diagram showing an equivalent circuit of the LC device 100 of the first embodiment. The equivalent circuit shown in FIG.
It is shown that the channel 22 is formed by applying a predetermined gate voltage to the control electrode 24, the channel 22 is used as a signal input / output path, and the ground electrode 16 is grounded. It functions as an element.

【0086】この場合には、チャネル22がインダクタ
ンスL1を有するインダクタ導体として機能するととも
に、第2の電極26がインダクタンスL2を有するイン
ダクタ導体として機能する。また、これら2つのインダ
クタ導体間には所定のキャパシタンスCを有するキャパ
シタが分布定数的に形成される。したがって、このLC
素子100は従来の集中定数型の素子にはない優れた減
衰特性を発揮することができ、入出力電極18,20の
いずれか一方から入力された信号からは所定の周波数成
分のみが除去され他方から出力されるようになる。
In this case, the channel 22 functions as an inductor conductor having the inductance L1, and the second electrode 26 functions as an inductor conductor having the inductance L2. Further, a capacitor having a predetermined capacitance C is formed in a distributed constant manner between these two inductor conductors. Therefore, this LC
The element 100 can exhibit an excellent attenuation characteristic that the conventional lumped-constant type element does not have, and only a predetermined frequency component is removed from the signal input from one of the input / output electrodes 18 and 20 and the other. Will be output from.

【0087】なお、同図(A)にはアース電極16を接
地する場合を示したが、このアース電極16を所定の電
位を有する電源に接続するようにしてもよい。
Although the ground electrode 16 is grounded in FIG. 9A, the ground electrode 16 may be connected to a power source having a predetermined potential.

【0088】また、図7(B)は、制御用電極24に対
して可変のコントロール用電圧Vcを印加する場合の等
価回路を示すものである。制御用電極24に印加するコ
ントロール電圧Vcはゲート電圧そのものであり、この
電圧Vcを変えることによりチャネル22の深さが変わ
るためチャネル22自体の移動度が変わって、結果的に
ソース12とドレイン14との間の抵抗値を任意に変化
させることができる。また、これと同時に、チャネル2
2と第2の電極26との間のキャパシタンスCも変更で
きる点は上述した通りである。
Further, FIG. 7B shows an equivalent circuit in the case of applying a variable control voltage Vc to the control electrode 24. The control voltage Vc applied to the control electrode 24 is the gate voltage itself. By changing the voltage Vc, the depth of the channel 22 is changed, so that the mobility of the channel 22 itself is changed, and as a result, the source 12 and the drain 14 are changed. The resistance value between and can be changed arbitrarily. At the same time, channel 2
As described above, the capacitance C between the second electrode 26 and the second electrode 26 can be changed.

【0089】したがって、チャネル22の抵抗値とこの
チャネル22と第2の電極26との間に分布定数的に存
在するキャパシタンスCが変わることにより、全体とし
てLC素子100の減衰特性が変化することになる。換
言すれば、このコントロール用電圧Vcを変化させるこ
とにより、本実施例のLC素子100の特性をある範囲
で任意に変化させることができる。
Therefore, when the resistance value of the channel 22 and the capacitance C existing between the channel 22 and the second electrode 26 in a distributed constant are changed, the attenuation characteristic of the LC element 100 is changed as a whole. Become. In other words, by changing the control voltage Vc, the characteristics of the LC element 100 of this embodiment can be arbitrarily changed within a certain range.

【0090】図7(C)は、同図(B)に示す等価回路
をさらに機能的に表わしたものであり、コントロール電
圧Vcを変えることにより、チャネル22に直列に接続
されている可変抵抗器の抵抗値と、チャネル22と第2
の電極26との間に分布定数的に形成された可変容量の
キャパシタンスとが変更可能である状態が示されてい
る。
FIG. 7C is a functional block diagram of the equivalent circuit shown in FIG. 7B. The variable resistor connected in series to the channel 22 by changing the control voltage Vc. Resistance of the channel 22 and the second
It is shown that the capacitance of the variable capacitance formed in a distributed constant manner between the electrode 26 and the electrode 26 can be changed.

【0091】なお、上述したLC素子100は、ソース
12とドレイン14との間にnチャネルを形成する場合
を説明したが、この場合はキャリアとして電子が使用さ
れるため移動度が大きく、チャネル22の抵抗が小さく
なる。これに対し、n−Si基板上にpチャネルを形成
することにより、上述したLC素子100を形成するよ
うにしてもよい。この場合はキャリアとしてホールが用
いられるため、チャネル22の抵抗が比較的大きくな
り、上述したnチャネルの場合と比較すると異なる特性
を有することになる。
In the above-mentioned LC element 100, the case where the n channel is formed between the source 12 and the drain 14 has been described. In this case, since electrons are used as carriers, the mobility is large and the channel 22 Resistance is reduced. On the other hand, the LC element 100 described above may be formed by forming a p-channel on the n-Si substrate. In this case, since holes are used as carriers, the resistance of the channel 22 becomes relatively large, and it has different characteristics as compared with the case of the n channel described above.

【0092】図8は、第1の電極10に印加するゲート
電圧(コントロール電圧Vc)を変化させてチャネル2
2の深さ等を変えた場合のチャネル抵抗Rを説明するた
めの図である。同図(A)は、実際には蛇行形状の第1
の電極10を直線形状と仮定した場合の平面図であり、
同図(B)は、そのA−A線断面図である。
FIG. 8 shows that the gate voltage (control voltage Vc) applied to the first electrode 10 is changed to change the channel 2
2 is a diagram for explaining the channel resistance R when the depth of 2 is changed. FIG. In the figure (A), the first meandering shape is actually used.
FIG. 6 is a plan view when the electrode 10 of FIG.
FIG. 3B is a sectional view taken along the line AA.

【0093】同図において、Wはゲート幅であり、Xは
チャネルの深さである。このような幅Wの第1の電極1
0によってチャネル22が形成されると、この形成され
たチャネル幅は(W+2X)となる。したがって、チャ
ネル22のソース12およびドレイン14間の抵抗R
は、 R=ρ/(W+2X) で計算することができる。ここで、ρはチャネル22の
単位面積当たりの抵抗であり、上述した式はチャネル抵
抗Rがチャネルの長さLに比例し、チャネル幅(W+2
X)に反比例していることを示す。
In the figure, W is the gate width and X is the channel depth. The first electrode 1 having such a width W
When the channel 22 is formed by 0, the formed channel width becomes (W + 2X). Therefore, the resistance R between the source 12 and the drain 14 of the channel 22 is
Can be calculated by R = ρ / (W + 2X). Here, ρ is the resistance per unit area of the channel 22, and in the above equation, the channel resistance R is proportional to the channel length L, and the channel width (W + 2
X) is inversely proportional to.

【0094】次に、本実施例のLC素子100の製造工
程について説明する。
Next, the manufacturing process of the LC device 100 of this embodiment will be described.

【0095】図9は、本実施例のLC素子100の製造
工程を示す図であり、一例としてエンハンスメント型の
LC素子100について示されている。なお、同図は第
1の電極10の蛇行方向に断面をとったものである。
FIG. 9 is a diagram showing the manufacturing process of the LC element 100 of this embodiment, and shows the enhancement type LC element 100 as an example. The drawing shows a cross section in the meandering direction of the first electrode 10.

【0096】(1)酸化膜の形成: まず最初に、p−Si基板30の表面を熱酸化すること
により、SiO2 を形成する(同図(A))。
(1) Formation of Oxide Film: First, the surface of the p-Si substrate 30 is thermally oxidized to form SiO2 (FIG. 9 (A)).

【0097】(2)ソース・ドレインの窓あけ: 次に、p−Si基板30表面の酸化膜に対してフォトエ
ッチングを行なうことにより、ソース12およびドレイ
ン14に対応する部分の窓あけを行なう(同図
(B))。
(2) Source / drain window opening: Next, the oxide film on the surface of the p-Si substrate 30 is photo-etched to open windows corresponding to the source 12 and the drain 14 ( The same figure (B)).

【0098】(3)ソース・ドレインの形成: 次に、窓あけした部分からn型不純物を注入することに
よりソース12およびドレイン14を形成する(同図
(C))。例えば、n型不純物としてAs+ が用いら
れ、この不純物が熱拡散により注入される。なお、イオ
ン打ち込みにより注入する場合には、上述した(2)にお
ける窓開けは不要となる。
(3) Formation of Source / Drain: Next, the source 12 and the drain 14 are formed by implanting an n-type impurity from the windowed portion (FIG. 7C). For example, As + is used as the n-type impurity, and this impurity is implanted by thermal diffusion. When implanting by ion implantation, the window opening in (2) described above is unnecessary.

【0099】(4)ゲート領域の除去: 次に、第1の電極10を形成したい部分の酸化膜を除去
することにより、ゲート領域の開口部を形成する(同図
(D))。本実施例のLC素子100の場合は、第1の
電極10を蛇行形状に形成する必要があるため、このゲ
ート領域開口部の形成も蛇行形状になるように行われ
る。このようにして第1の電極10に対応する部分のp
−Si基板30が露出することになる。
(4) Removal of gate region: Next, the opening of the gate region is formed by removing the oxide film in the portion where the first electrode 10 is to be formed (FIG. 3D). In the case of the LC element 100 of the present embodiment, since the first electrode 10 needs to be formed in a meandering shape, the gate region opening is also formed in a meandering shape. In this way, p of the portion corresponding to the first electrode 10
-Si substrate 30 will be exposed.

【0100】(5)ゲート酸化膜の形成: 次に、このようにして部分的に露出したp−Si基板3
0に対して新しい酸化膜、すなわち絶縁層28の形成を
行なう(同図(E))。
(5) Formation of Gate Oxide Film: Next, p-Si substrate 3 partially exposed in this way
A new oxide film, that is, an insulating layer 28 is formed for 0 (FIG. 7E).

【0101】(6)ゲートおよびその他の電極の形成: 次に、例えばアルミニウムを蒸着することにより、ゲー
トして機能する第1の電極10を形成するとともに、こ
の第1の電極に接続される制御用電極24およびソース
12とドレイン14とに接続される入出力電極18,2
0とをそれぞれ形成する(同図(F))。
(6) Formation of Gate and Other Electrodes: Next, the first electrode 10 functioning as a gate is formed by vapor-depositing aluminum, for example, and the control connected to the first electrode is performed. Electrodes 24 and input / output electrodes 18, 2 connected to the source 12 and the drain 14
0 and 0 are formed, respectively (FIG. (F)).

【0102】なお、上述した(4)〜(6)の工程に前後し
て、あるいは(4)〜(6)の工程と並行して第2の電極2
6に対応する部分の窓あけを行ない、この第2の電極2
6およびそれに接続されるアース電極16の形成を行な
う。
The second electrode 2 is formed before or after the steps (4) to (6) or in parallel with the steps (4) to (6).
The second electrode 2 is opened by opening a window corresponding to
6 and the ground electrode 16 connected thereto are formed.

【0103】(7)絶縁層の形成: 最後に、全面にP−ガラスを付着させた後、加熱して平
滑な表面を形成する(同図(G))。
(7) Formation of Insulating Layer: Finally, P-glass is adhered to the entire surface and then heated to form a smooth surface (FIG. (G)).

【0104】このようにしてLC素子100を製造する
工程は、基本的には通常のMOS・FETを製造する工
程と類似しており、第1の電極10の形状等が異なって
いる。したがって、製造そのものは、フォトマスクの形
状を変更したり、一般のMOS・FETを製造する工程
の順序を一部変更することにより対応することができ、
そのため一般のMOS・FETやバイポーラトランジス
タと同一基板上に形成することも可能となる。したがっ
て、ICやLSIの一部として形成することができ、こ
れらの部品の一部として形成した場合には、後工程にお
ける部品の組み付け作業を省略することができる。
The process of manufacturing the LC element 100 in this manner is basically similar to the process of manufacturing a normal MOS • FET, and the shape of the first electrode 10 is different. Therefore, the manufacturing itself can be dealt with by changing the shape of the photomask or by partially changing the order of steps for manufacturing a general MOS • FET.
Therefore, it can be formed on the same substrate as a general MOS FET or bipolar transistor. Therefore, it can be formed as a part of an IC or LSI, and when it is formed as a part of these parts, the work of assembling the parts in the subsequent process can be omitted.

【0105】このように、本実施例のLC素子100
は、第1の電極10に対応して形成されるチャネル22
と第2の電極26とのそれぞれがインダクタを形成する
とともに、これらチャネル22と第2の電極26との間
には分布定数的にキャパシタが形成される。
As described above, the LC device 100 of this embodiment is used.
Is a channel 22 formed corresponding to the first electrode 10.
And the second electrode 26 form an inductor, and a capacitor is formed between the channel 22 and the second electrode 26 in a distributed constant manner.

【0106】したがって、第2の電極26の一方端に設
けられたアース電極16を接地あるいは固定電位に接続
するとともに、チャネル22を信号の入出力路として用
いた場合には、入力された信号に対して広い帯域で良好
な減衰特性を有するLC素子となる。
Therefore, when the ground electrode 16 provided at one end of the second electrode 26 is connected to the ground or a fixed potential and the channel 22 is used as a signal input / output path, the input signal On the other hand, the LC element has a good attenuation characteristic in a wide band.

【0107】また、上述したようにこのLC素子100
は、一般のMOS・FET等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてLC素子を
製造した場合には、他の部品との配線も同時に行なうこ
とができ、後工程における組み付け作業等が不要とな
る。
In addition, as described above, this LC device 100
Can be manufactured by applying general MOS / FET manufacturing techniques, and is therefore easy to manufacture and suitable for miniaturization. In addition, when the LC element is manufactured as a part of the semiconductor substrate, wiring with other components can be performed at the same time, which eliminates the need for assembling work in the subsequent process.

【0108】また、本実施例のLC素子100は、第1
の電極10に印加するゲート電圧(コントロール電圧V
c)を変えることにより、チャネル22の抵抗値とこの
チャネル22と第2の電極26との間に分布定数的に形
成されるキャパシタの容量とを可変に制御することがで
き、LC素子100の全体の周波数特性を調整あるいは
変更することができる。
In addition, the LC element 100 of this embodiment is the first
Gate voltage (control voltage V
By changing c), it is possible to variably control the resistance value of the channel 22 and the capacitance of the capacitor formed in a distributed constant manner between the channel 22 and the second electrode 26. The entire frequency characteristic can be adjusted or changed.

【0109】なお、上述した第1実施例は、第1の電極
10に対応して形成されるチャネル22を信号の入出力
路として用いたが、チャネル22と第2の電極26とを
入れ替えるようにしてもよい。すなわち、図10に示す
ように、第2の電極26の両端に入出力電極18,20
を接続することによりこの第2の電極26を信号の入出
力路として用いるとともに、チャネル22の一方端に形
成されたソース12(あるいはドレイン14でもよい)
にアース電極16を接続し、このアース電極16を接地
あるいは固定電位に接続する。但し、この場合にはソー
ス12およびドレイン14のいずれか一方にアース電極
16を接続することになるため、他方を省略することが
できる。
In the first embodiment described above, the channel 22 formed corresponding to the first electrode 10 was used as the signal input / output path, but the channel 22 and the second electrode 26 may be replaced with each other. You may That is, as shown in FIG. 10, the input / output electrodes 18, 20 are provided on both ends of the second electrode 26.
This second electrode 26 is used as a signal input / output path by connecting to each other, and the source 12 (or the drain 14 may be formed) formed at one end of the channel 22.
The ground electrode 16 is connected to, and the ground electrode 16 is grounded or connected to a fixed potential. However, in this case, since the ground electrode 16 is connected to either one of the source 12 and the drain 14, the other can be omitted.

【0110】また、図11は第2の電極26をp−Si
基板30の反対の面(裏面)側に第1の電極10にほぼ
対向するように配置した場合の変形例を示す図である。
また、図12は図11のA−A線拡大断面を示す図であ
り、図2に対応するものである。図13は、図11に示
したLC素子において、第2の電極26を信号の入出力
路として使用したものであり、上述した図10に対応す
るものである。
Further, in FIG. 11, the second electrode 26 is replaced with p-Si.
FIG. 9 is a diagram showing a modification example in which the first electrode 10 is arranged so as to substantially face the first electrode 10 on the opposite surface (back surface) side of the substrate 30.
12 is a view showing an enlarged cross section taken along the line AA of FIG. 11 and corresponds to FIG. FIG. 13 shows the LC element shown in FIG. 11 in which the second electrode 26 is used as a signal input / output path, and corresponds to FIG. 10 described above.

【0111】このように、蛇行形状の第1および第2の
電極10,26をp−Si基板30を挟んでほぼ対向さ
せて、すなわちチャネル22と第2の電極26をほぼ対
向させて配置した場合であっても、図1等に示したLC
素子100と同様に、チャネル22および第2の電極2
6のそれぞれがインダクタとして機能するとともに、こ
れらの間には分布定数的にキャパシタが形成されること
に変わりはなく、良好な周波数特性を有するとともに製
造容易等の利点を有することになる。特に、このように
第1および第2の電極10,26をほぼ対向させる場合
には、図1に示したようにほぼ同一面内に平行に配置し
た場合に比べて、実装面積を小さくできる利点もある。
As described above, the meandering first and second electrodes 10 and 26 are arranged substantially opposite to each other with the p-Si substrate 30 interposed therebetween, that is, the channel 22 and the second electrode 26 are arranged substantially opposite to each other. Even if the LC shown in FIG.
Like the device 100, the channel 22 and the second electrode 2
Each of 6 functions as an inductor, and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics and is easy to manufacture. In particular, when the first and second electrodes 10 and 26 are made to face each other in this manner, the mounting area can be made smaller than in the case where they are arranged in parallel in substantially the same plane as shown in FIG. There is also.

【0112】第2実施例 次に、本発明の第2実施例のLC素子について、図面を
参照しながら具体的に説明する。
Second Embodiment Next, an LC device according to a second embodiment of the present invention will be specifically described with reference to the drawings.

【0113】上述した第1実施例のLC素子100は、
第1の電極10に対応して形成されるチャネル22と第
2の電極26とがほぼ全長にわたって平行に、すなわち
ほぼ同一の長さに形成されたものであるが、本実施例の
LC素子200は、図1に示した第2の電極26を約半
分の長さにした点に特徴がある。
The LC element 100 of the first embodiment described above is
The channel 22 formed corresponding to the first electrode 10 and the second electrode 26 are formed in parallel over substantially the entire length, that is, in substantially the same length. However, the LC element 200 of the present embodiment. Is characterized in that the second electrode 26 shown in FIG. 1 is approximately half the length.

【0114】図14は、第2の実施例のLC素子200
の平面図である。同図に示すように、第2の電極26の
一部を省略した場合であっても、短くなった第2の電極
26およびそれよりも長い第1の電極10に対応して形
成されるチャネル22とにより形成される各インダクタ
と、これらチャネル22と第2の電極26とにより形成
されるキャパシタとが分布定数的に形成されるため、図
1に示した第1実施例のLC素子100と同様に良好な
減衰特性を有することになる。
FIG. 14 shows an LC device 200 of the second embodiment.
FIG. As shown in the figure, even when a part of the second electrode 26 is omitted, a channel formed corresponding to the shortened second electrode 26 and the longer first electrode 10 22 and the capacitor formed by the channel 22 and the second electrode 26 are formed in a distributed constant manner, so that the LC element 100 of the first embodiment shown in FIG. It will also have good damping characteristics.

【0115】図15は、本実施例のLC素子200の等
価回路を示す図である。同図に示すように、第2の電極
26の蛇行数が少くなった分だけインダクタンスL3も
小さくなり、これに対応して分布定数的に存在するキャ
パシタンスC1も小さくなる。
FIG. 15 is a diagram showing an equivalent circuit of the LC element 200 of this embodiment. As shown in the figure, the inductance L3 also decreases as the number of meandering of the second electrode 26 decreases, and correspondingly the capacitance C1 existing in a distributed constant also decreases.

【0116】また、制御用電極24に印加するゲート電
圧を変えることにより、第1の電極10に対応して形成
されるチャネル22の抵抗値およびこのチャネル22と
蛇行数を少なくした第2の電極26との間に形成される
キャパシタンスも変化し、LC素子200の減衰特性を
可変に制御できる点は上述した第1実施例のLC素子1
00と同様である。
Further, by changing the gate voltage applied to the control electrode 24, the resistance value of the channel 22 formed corresponding to the first electrode 10 and the second electrode in which the number of meandering with the channel 22 is reduced. The capacitance formed between the LC device 1 and the device 26 also changes, and the attenuation characteristic of the LC device 200 can be variably controlled.
The same as 00.

【0117】このように、本実施例のLC素子200
は、第1の電極10に対応して形成されるチャネル22
とこの第1の電極10より短い第2の電極26とにより
インダクタとキャパシタが分布定数的に形成され、良好
な減衰特性をもった素子として機能することができる。
As described above, the LC device 200 of this embodiment is used.
Is a channel 22 formed corresponding to the first electrode 10.
The second electrode 26 shorter than the first electrode 10 forms the inductor and the capacitor in a distributed constant manner, and can function as an element having a good attenuation characteristic.

【0118】また、LC素子200を半導体製造技術を
利用して製造できる点や、LSI等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、制御用電極24に印加するゲ
ート電圧を変えることにより上述したインダクタのイン
ダクタンスやキャパシタの容量値を可変に制御して素子
としての減衰特性を変更できる点等については上述した
第1実施例のLC素子100と同じである。
Further, the LC element 200 can be manufactured by utilizing a semiconductor manufacturing technique, can be formed as a part of an LSI, etc., and in this case, a wiring process in a subsequent process can be omitted, and it can be used for control. The LC element 100 of the first embodiment described above is capable of changing the attenuation voltage as an element by variably controlling the inductance of the inductor and the capacitance value of the capacitor by changing the gate voltage applied to the electrode 24. Is the same.

【0119】なお、本実施例のLC素子200は、第1
の電極10に対応して形成されるチャネル22を信号の
入出力路として用いたが、第2の電極26を信号の入出
力路として用い、第1の電極10に対応して形成される
チャネル22側を接地あるいは固定電位に接続するよう
にしてもよい。
The LC element 200 of this embodiment is the first
Although the channel 22 formed corresponding to the electrode 10 of FIG. 2 was used as a signal input / output path, the channel formed corresponding to the first electrode 10 using the second electrode 26 as a signal input / output path. The 22 side may be connected to ground or a fixed potential.

【0120】図16は、第2の電極26を信号の入出力
路として使用する場合の変形例を示す図であり、第1実
施例の図10に対応するものである。この場合は、第2
の電極26の両端に入出力電極18,20を接続すると
ともに、第1の電極10に対応して形成されるチャネル
22の一方端に設けられたソース22(あるいはドレイ
ン14)にアース電極16を接続する。また、第1の電
極10を第2の電極26に対して約半分の長さに形成す
ることにより、この第1の電極10に対応して形成され
るチャネル22も約半分の長さになる。
FIG. 16 is a diagram showing a modification in which the second electrode 26 is used as a signal input / output path, and corresponds to FIG. 10 of the first embodiment. In this case, the second
The input / output electrodes 18 and 20 are connected to both ends of the electrode 26, and the ground electrode 16 is connected to the source 22 (or drain 14) provided at one end of the channel 22 formed corresponding to the first electrode 10. Connecting. Further, by forming the first electrode 10 to be about half the length of the second electrode 26, the channel 22 formed corresponding to the first electrode 10 is also about half the length. .

【0121】このような場合であっても、第1の電極1
0に対応して形成されるチャネル22と第2の電極26
とがそれぞれインダクタとして機能するとともに、これ
らの間に分布定数的にキャパシタが形成されるため、図
14に示すLC素子200と同様に良好な減衰特性が得
られる。
Even in such a case, the first electrode 1
Channel 22 and second electrode 26 formed corresponding to 0
And function as inductors, respectively, and capacitors are formed between them in a distributed constant manner, so that good attenuation characteristics can be obtained as in the LC element 200 shown in FIG.

【0122】図17は、短い第2の電極26をp−Si
基板30の反対の面側に第1の電極10(すなわちチャ
ネル22)にほぼ対向するように配置した場合の変形例
を示す図であり、図14に対応している。また、図18
は第2の電極26をp−Si基板30の反対の面側に第
1の電極10にほぼ対向するように配置するとともに、
第1の電極10および対応して形成されるチャネル22
を短くした変形例を示す図であり、図16に対応してい
る。
In FIG. 17, the short second electrode 26 is replaced with p-Si.
FIG. 15 is a diagram showing a modified example in which the first electrode 10 (that is, the channel 22) is arranged on the opposite surface side of the substrate 30 so as to substantially face the first electrode 10 and corresponds to FIG. 14. In addition, FIG.
Arranges the second electrode 26 on the opposite surface side of the p-Si substrate 30 so as to substantially face the first electrode 10, and
First electrode 10 and correspondingly formed channel 22
It is a figure which shows the modification which shortened, and corresponds to FIG.

【0123】これらの図に示すように、蛇行形状で長さ
が異なるチャネル22と第2の電極26をほぼ対向させ
て配置した場合であっても、図14等に示したLC素子
200と同様に、チャネル22と第2の電極26のそれ
ぞれがインダクタとして機能することともに、これらの
間に分布定数的にキャパシタが形成されることに変わり
はなく、良好な周波数特性を有するとともに製造容易等
の利点を有することになる。
As shown in these figures, even when the channel 22 having a meandering shape and different length and the second electrode 26 are arranged so as to face each other, the same as in the LC element 200 shown in FIG. 14 and the like. In addition, each of the channel 22 and the second electrode 26 functions as an inductor and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics and is easy to manufacture. Will have advantages.

【0124】第3実施例 次に、本発明の第3実施例のLC素子300について、
図面を参照しながら具体的に説明する。
Third Embodiment Next, regarding the LC device 300 of the third embodiment of the present invention,
A specific description will be given with reference to the drawings.

【0125】上述した第1実施例のLC素子100およ
び第2実施例のLC素子200は、3端子のノーマルモ
ード型素子として機能するものであるが、本実施例のL
C素子300は、4端子型のコモンモード型素子として
機能するように形成されている点に特徴がある。
The LC element 100 of the first embodiment and the LC element 200 of the second embodiment described above function as a normal mode type element with three terminals.
The C element 300 is characterized in that it is formed so as to function as a 4-terminal common mode element.

【0126】図19は、第3実施例のLC素子の平面図
である。同図に示すように、第3実施例のLC素子30
0は、第2の電極26の両端に入出力電極36,38が
設けられており、この点が図1に示したLC素子100
と異なっている。
FIG. 19 is a plan view of the LC device of the third embodiment. As shown in the figure, the LC device 30 of the third embodiment
0 is provided with input / output electrodes 36 and 38 at both ends of the second electrode 26, and this point shows that the LC element 100 shown in FIG.
Is different from

【0127】図20は、第3実施例のLC素子の等価回
路を示す図である。同図に示すように、2つの入出力電
極18,20の間にソース12およびドレイン14を介
して形成されたチャネル22がインダクタンスL1を有
するインダクタとして機能するとともに、2つの入出力
電極36,38間に形成された第2の電極26がインダ
クタンスL2を有するインダクタとして機能する。しか
も、これらチャネル22と第2の電極26とがそれぞれ
信号の入出力路として使用されるとともに、これらの間
には第1実施例のLC素子100と同様にキャパシンタ
ンスCを有するキャパシタが分布定数的に形成される。
FIG. 20 is a diagram showing an equivalent circuit of the LC element of the third embodiment. As shown in the figure, the channel 22 formed between the two input / output electrodes 18 and 20 via the source 12 and the drain 14 functions as an inductor having the inductance L1 and the two input / output electrodes 36 and 38. The second electrode 26 formed therebetween functions as an inductor having the inductance L2. Moreover, the channel 22 and the second electrode 26 are used as signal input / output paths, respectively, and a capacitor having the capacitance C is distributed between these channels and the second electrode 26, like the LC element 100 of the first embodiment. It is formed constantly.

【0128】このように、本実施例のLC素子300
は、第1の電極10に対応して形成されるチャネル22
のみならず第2の電極26の両端にも2つの入出力電極
36,38を設けることにより、良好な減衰特性をもっ
た4端子コモンモード型素子として機能することができ
る。また、制御用電極24に印加するゲート電圧を変え
ることにより、上述したインダクタンスL1を有するイ
ンダクタに含まれる抵抗値と分布定数的なキャパシタン
スCとを変えることでき、LC素子300全体の減衰特
性を可変に制御することができる。
As described above, the LC device 300 of this embodiment is used.
Is a channel 22 formed corresponding to the first electrode 10.
By providing two input / output electrodes 36 and 38 on both ends of the second electrode 26 as well, it is possible to function as a four-terminal common mode element having good attenuation characteristics. Further, by changing the gate voltage applied to the control electrode 24, the resistance value and the distributed constant capacitance C included in the inductor having the above-described inductance L1 can be changed, and the attenuation characteristic of the LC element 300 as a whole can be changed. Can be controlled.

【0129】図21は、第2の電極26をp−Si基板
30の反対の面側に第1の電極10(すなわちチャネル
22)にほぼ対向するように配置した場合の変形例を示
す図である。同図に示すように、蛇行形状のチャネル2
2および第2の電極26をほぼ対向させて配置した場合
であっても、図19に示したLC素子300と同様に、
これらの間に分布定数的にキャパシタが形成される4端
子コモンモード型素子とすることができ、良好な周波数
特性を有するとともに製造容易等の利点を有することに
なる。
FIG. 21 is a view showing a modified example in which the second electrode 26 is arranged on the opposite surface side of the p-Si substrate 30 so as to substantially face the first electrode 10 (that is, the channel 22). is there. As shown in the figure, the meandering channel 2
Even when the second electrode 26 and the second electrode 26 are arranged so as to face each other, like the LC element 300 shown in FIG.
A four-terminal common mode element in which a capacitor is formed in a distributed constant manner between these elements can be obtained, which has advantages such as good frequency characteristics and easy manufacture.

【0130】第4実施例 次に、本発明の第4実施例のLC素子について、図面を
参照しながら具体的に説明する。
Fourth Embodiment Next, an LC device according to a fourth embodiment of the present invention will be specifically described with reference to the drawings.

【0131】上述した各実施例のLC素子100,20
0,300のそれぞれは、第2の電極26を1本の導体
で形成していたが、本実施例のLC素子400はこの第
2の電極26を複数の(例えば2本の)分割電極片26
−1,26−2に分割した点に特徴がある。
The LC elements 100 and 20 of the above-mentioned respective embodiments
In each of 0 and 300, the second electrode 26 was formed by one conductor, but the LC element 400 of the present embodiment has a plurality of (for example, two) divided electrode pieces for the second electrode 26. 26
It is characterized in that it is divided into -1, 26-2.

【0132】図22は、第4実施例のLC素子の平面図
である。同図に示すように、第4実施例のLC素子40
0は、図1に示したLC素子100に用いられている第
2の電極26を2本の分割電極片26−1,26−2に
置き換えた構造を有している。全体として蛇行形状を有
するこれらの分割電極片26−1,26−2のそれぞれ
にはアース電極16が接続されており、2つのアース電
極16を接地することにより、2つの分割電極片26−
1,26−2のそれぞれによって形成されるインダクタ
の一部が接地される。あるいは2つのアース電極16を
固定電位の電源に接続することにより、2つの分割電極
片26−1,26−2のそれぞれによって形成されるイ
ンダクタの一部がこの固定電位となる。
FIG. 22 is a plan view of the LC device of the fourth embodiment. As shown in the figure, the LC device 40 of the fourth embodiment
0 has a structure in which the second electrode 26 used in the LC element 100 shown in FIG. 1 is replaced with two divided electrode pieces 26-1 and 26-2. The ground electrode 16 is connected to each of the split electrode pieces 26-1 and 26-2 having a meandering shape as a whole. By grounding the two ground electrodes 16, two split electrode pieces 26-
A part of the inductor formed by each of 1 and 26-2 is grounded. Alternatively, by connecting the two ground electrodes 16 to a power source having a fixed potential, a part of the inductor formed by each of the two divided electrode pieces 26-1 and 26-2 has the fixed potential.

【0133】図23は、第4実施例のLC素子400の
等価回路を示す図である。同図に示すように、第1の電
極10に対応して形成されるチャネル22の全体がイン
ダクタンスL1を有するインダクタとして機能するとと
もに、各分割電極片26−1,26−2のそれぞれがイ
ンダクタンスL3,L4を有するインダクタとして機能
する。そして、チャネル22と各分割電極片26−1,
26−2とがキャパシンタスC2,C3を有するキャパ
シタとして機能し、しかもこれらのキャパシタが分布定
数的に形成される。
FIG. 23 is a diagram showing an equivalent circuit of the LC element 400 of the fourth embodiment. As shown in the figure, the entire channel 22 formed corresponding to the first electrode 10 functions as an inductor having an inductance L1, and each of the divided electrode pieces 26-1 and 26-2 has an inductance L3. , L4. Then, the channel 22 and each divided electrode piece 26-1,
26-2 functions as a capacitor having capacitors C2 and C3, and these capacitors are formed in a distributed constant.

【0134】本実施例のLC素子400は、各分割電極
片26−1,26−2の自己インダクタンスL3,L4
が小さくなる。したがって、これらの自己インダクタン
スによるLC素子400全体の特性への影響は小さくな
り、第1の電極10に対応して形成されるチャネル22
が有するインダクタンスL1と分布定数的に形成される
キャパシンタスC2,C3とによってLC素子400全
体の特性がほぼ決定されることになる。
In the LC element 400 of this embodiment, the self-inductances L3 and L4 of the divided electrode pieces 26-1 and 26-2 are used.
Becomes smaller. Therefore, the influence of these self-inductances on the characteristics of the LC element 400 as a whole is reduced, and the channel 22 formed corresponding to the first electrode 10 is formed.
The characteristics of the LC element 400 as a whole are substantially determined by the inductance L1 and the capacitance constants C2, C3 formed in a distributed constant.

【0135】また、制御用電極24に印加するゲート電
圧を変えることによりLC素子400全体の特性を可変
に制御できる点は上述した各実施例と同様である。
Further, the characteristics of the LC element 400 as a whole can be variably controlled by changing the gate voltage applied to the control electrode 24, as in the above-described embodiments.

【0136】なお、図22に平面構造を示した本実施例
のLC素子400は、第1の電極10に対応して形成さ
れるチャネル22を信号の入出力路として用いるととも
に第2の電極26を2分割したが、これとは反対に第2
の電極26を信号の入出力路として用いるとともに第1
の電極10側を複数に分割するようにしてもよい。この
場合には、複数に分割された第1の電極10のそれぞれ
に対応してチャンネル22が形成されるため、各チャネ
ルの一方端付近にソース12あるいはドレイン14を設
け、これらにアース電極16を接続すればよい。
In the LC element 400 of the present embodiment, the planar structure of which is shown in FIG. 22, the channel 22 formed corresponding to the first electrode 10 is used as a signal input / output path and the second electrode 26 is used. Was divided into two, but on the contrary, the second
The electrode 26 of the
The electrode 10 side may be divided into a plurality of parts. In this case, since the channel 22 is formed corresponding to each of the plurality of divided first electrodes 10, the source 12 or the drain 14 is provided near one end of each channel, and the ground electrode 16 is provided thereto. Just connect.

【0137】図24は、2本の分割電極片26−1,2
6−2をp−Si基板30の反対の面側に第1の電極1
0にほぼ対向するように配置した場合の変形例を示す図
である。同図に示すように、蛇行形状のチャネル22と
2本の分割電極片26−1,26−2とをほぼ対向させ
て配置した場合でもっても、図22に示したLC素子4
00と同様に、チャネル22および各分割電極片26−
1,26−2のそれぞれがインダクタとして機能すると
ともに、これらの間には分布定数的にキャパシタが形成
されることに変わりはなく、良好な周波数特性を有する
とともに製造容易等の利点を有することになる。
FIG. 24 shows two divided electrode pieces 26-1 and 26-2.
6-2 on the opposite surface side of the p-Si substrate 30 to the first electrode 1
It is a figure which shows the modification at the time of arrange | positioning so that it may oppose 0 substantially. As shown in the figure, even when the meandering channel 22 and the two divided electrode pieces 26-1 and 26-2 are arranged so as to face each other, the LC element 4 shown in FIG.
00, each channel 22 and each divided electrode piece 26-
Each of 1 and 26-2 functions as an inductor, and a capacitor is formed between them in a distributed constant manner, which has good frequency characteristics and has advantages such as easy manufacturing. Become.

【0138】第5実施例 次に、本発明の第5実施例のLC素子について、図面を
参照しながら具体的に説明する。
Fifth Embodiment Next, an LC element according to a fifth embodiment of the present invention will be specifically described with reference to the drawings.

【0139】一般に、導電体は渦巻き形状とすることに
より所定のインダクタンスを有するインダクタ導体とし
て機能する。また、上述したようにチャネル22および
第2の電極26を蛇行形状とした場合であっても所定の
インダクタンスを有するインダクタ導体として機能す
る。ところが、入力される信号の周波数帯域を高周波に
限った場合には、渦巻き形状や蛇行形状以外の形状、極
端な場合には直線形状であってもインダクタンス成分を
有するインダクタ導体として機能する。本実施例のLC
素子は、このような点に着目して、第1の電極10に対
応して形成されるチャネル22および第2の電極26を
蛇行形状以外の形状に形成した点に特徴がある。
In general, the conductor has a spiral shape and functions as an inductor conductor having a predetermined inductance. In addition, as described above, even when the channel 22 and the second electrode 26 have a meandering shape, they function as an inductor conductor having a predetermined inductance. However, when the frequency band of the input signal is limited to high frequencies, it functions as an inductor conductor having an inductance component even if it has a shape other than a spiral shape or a meandering shape, or in the extreme case a linear shape. LC of this example
Focusing on such a point, the element is characterized in that the channel 22 and the second electrode 26 formed corresponding to the first electrode 10 are formed in a shape other than the meandering shape.

【0140】図25および図26は、第1の電極10に
対応して形成されるチャネル22と第2の電極26のそ
れぞれを直線形状とした本実施例のLC素子の平面図で
ある。
FIG. 25 and FIG. 26 are plan views of the LC element of this embodiment in which the channel 22 formed corresponding to the first electrode 10 and the second electrode 26 are each linear.

【0141】図25(A)は上述した図1に対応してお
り、チャネル22と第2の電極26の長さがほぼ等し
く、しかもほぼ平行に形成された3端子型のLC素子が
示されている。同図(B)は図14に対応しており、第
2の電極26が第1の電極10に対応して形成されるチ
ャネル22の一部に対応して設けられたLC素子が示さ
れている。
FIG. 25A corresponds to FIG. 1 described above, and shows a three-terminal type LC element in which the channel 22 and the second electrode 26 have substantially the same length and are formed substantially parallel to each other. ing. 14B corresponds to FIG. 14, and shows an LC element in which the second electrode 26 is provided corresponding to a part of the channel 22 formed corresponding to the first electrode 10. There is.

【0142】図26(A)は図19に対応しており、第
2の電極26の両端のそれぞれに入力電極36,38を
設けて4端子のコモンモード型素子とした場合が示され
ている。同図(B)は図22に対応しており、第2の電
極26側を2本の分割電極片26−1,26−2に分割
したLC素子が示されている。
FIG. 26A corresponds to FIG. 19 and shows the case where input electrodes 36 and 38 are provided at both ends of the second electrode 26 to form a four-terminal common mode type element. . 22B corresponds to FIG. 22, and shows an LC element in which the second electrode 26 side is divided into two divided electrode pieces 26-1 and 26-2.

【0143】上述した図25および図26には、第1の
電極10と第2の電極26とがほぼ同一面内に形成され
たLC素子が示されているが、図11等に示したように
第1の電極10と第2の電極26とをp−Si基板30
を挟んでほぼ対向するように配置する場合についても同
様である。
25 and 26 described above show an LC element in which the first electrode 10 and the second electrode 26 are formed in substantially the same plane, but as shown in FIG. 11 and the like. The first electrode 10 and the second electrode 26 are connected to the p-Si substrate 30.
The same applies to the case where they are arranged so as to be substantially opposite to each other with sandwiching therebetween.

【0144】図27は、第1の電極10とこれに対応し
て形成されるチャネル22および第2の電極26を曲線
形状とした場合のLC素子の平面図であり、曲率半径が
大きな曲線形状の場合が示されている。2つの入出力電
極18,20を直線で結んだ位置に他の部品等を配置し
なければならない場合には、同図に示すように第1およ
び第2の電極10,26を曲線形状とすればよい。
FIG. 27 is a plan view of an LC element in which the first electrode 10 and the channel 22 and the second electrode 26 formed corresponding thereto have a curved shape, and the curved shape has a large radius of curvature. The case of is shown. When another component or the like has to be arranged at a position where the two input / output electrodes 18 and 20 are connected by a straight line, the first and second electrodes 10 and 26 may have a curved shape as shown in FIG. Good.

【0145】図28は、第1の電極10とこれに対応し
て形成されるチャネル22および第2の電極26を波形
形状とした場合のLC素子の平面図である。このLC素
子は、図1等に示した蛇行形状ほどではないが、チャネ
ル22および第2の電極26を直線形状あるいは曲率半
径の大きな曲線形状とした場合に比べると大きなインダ
クタンスを有することになる。
FIG. 28 is a plan view of an LC element in which the first electrode 10 and the channel 22 and the second electrode 26 formed corresponding to the first electrode 10 have a corrugated shape. This LC element has a larger inductance than that of the case where the channel 22 and the second electrode 26 have a linear shape or a curved shape with a large radius of curvature, though not so much as the meandering shape shown in FIG.

【0146】図29は、第1の電極10とこれに対応し
て形成されるチャネル22および第2の電極26を1周
に満たない周回形状とした場合のLC素子の平面図であ
る。同図に示すように、チャネル22および第2の電極
26をほぼ周回形状に形成することにより、小さなイン
ダクタンスを有するLC素子を形成することができる。
また、第1の電極10(チャネル22)および第2の電
極26の一方端あるいは両端を部分的に折り返すことに
より、チャネル22等が発生する磁束を部分的に打ち消
してインダクタンスを減らし、LC素子全体のインダク
タンス、すなわち周波数特性を調整することができる。
FIG. 29 is a plan view of an LC element in the case where the first electrode 10, the channel 22 and the second electrode 26 formed corresponding to the first electrode 10 have a circular shape less than one round. As shown in the figure, by forming the channel 22 and the second electrode 26 in a substantially circular shape, an LC element having a small inductance can be formed.
In addition, by partially folding back one or both ends of the first electrode 10 (channel 22) and the second electrode 26, the magnetic flux generated by the channel 22 and the like is partially canceled to reduce the inductance, and the entire LC element is reduced. , The frequency characteristic can be adjusted.

【0147】なお、上述した図27〜図29のそれぞれ
は、説明を簡単にするために、図25(A)に対応する
LC素子のみが示されているが、図25(B),図26
のそれぞれに対応するタイプおよび第1の電極10と第
2の電極26とをp−Si基板30を挟んでほぼ対向す
るように配置するタイプについても同様に考えることが
できる。
Note that, in each of FIGS. 27 to 29 described above, only the LC element corresponding to FIG. 25A is shown for simplification of description, but FIGS.
The type corresponding to each of the above and the type in which the first electrode 10 and the second electrode 26 are arranged so as to face each other with the p-Si substrate 30 interposed therebetween can be considered in the same manner.

【0148】このように、図25〜図29に示したLC
素子は、第1の電極10とこれに対応して形成されるチ
ャネル22および第2の電極26を蛇行形状以外の形状
としたものであり、上述した第1実施例〜第4実施例と
同様に、良好な減衰特性を有する素子として機能するこ
とができる。また、制御用電極24を介して第1の電極
10に印加するゲート電圧を変えることによりチャネル
22の抵抗値が変わるとともに分布定数的に形成される
キャパシタのキャパシタンスも変わり、LC素子全体の
特性を可変に制御することができる点も上述した各実施
例と同じである。
As described above, the LC shown in FIGS.
The element has the first electrode 10 and the channel 22 and the second electrode 26 formed corresponding thereto having a shape other than the meandering shape, and is similar to the above-described first to fourth embodiments. In addition, it can function as an element having good attenuation characteristics. Further, by changing the gate voltage applied to the first electrode 10 via the control electrode 24, the resistance value of the channel 22 is changed and the capacitance of the capacitor formed in a distributed constant is also changed, so that the characteristics of the entire LC element are changed. The point that it can be variably controlled is also the same as in each of the above-described embodiments.

【0149】その他の実施例 次に、本発明のその他の実施例に係るLC素子につい
て、図面を参照しながら具体的に説明する。
Other Examples Next, LC elements according to other examples of the present invention will be specifically described with reference to the drawings.

【0150】図30および図31は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図30
は図1等に対応する本実施例のLC素子500の平面図
であり、同図に示すように、LC素子500の第1の電
極10および第2の電極26両端あるいは一方端には制
御用電極24やアース電極16が設けられていない。
FIG. 30 and FIG. 31 are diagrams showing the outline of the case where terminals are attached using the chemical liquid phase method. Figure 30
2 is a plan view of the LC element 500 of this embodiment corresponding to FIG. 1 and the like. As shown in the figure, the first electrode 10 and the second electrode 26 of the LC element 500 are provided at both ends or one end for control. The electrode 24 and the ground electrode 16 are not provided.

【0151】このような形状を有する第1および第2の
電極10,26を含む半導体基板を1個のLC素子50
0ごとに切り離した後に、図31に図30のE−E線断
面を示すように、個別に切り離されたチップ(素子)の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
40を形成する。その後、エッチングにより第1および
第2の電極10,26の一方端上のシリコン酸化膜40
を除去して孔をあけ、その孔を半田42で表面に盛り上
がる程度に封じることにより、突出した半田42をプリ
ント配線基板のランド等と直接接触させることができ
る。したがって、表面実装する場合には好都合となる。
A single LC element 50 is a semiconductor substrate including the first and second electrodes 10 and 26 having such a shape.
After separating by 0, as shown in the cross section taken along the line EE of FIG. 30 in FIG. 31, a silicon oxide film 40 is formed as an insulating film on the entire surface of the individually separated chips (elements) by the chemical liquid phase method. To do. After that, the silicon oxide film 40 on one end of the first and second electrodes 10 and 26 is etched.
Is removed to form a hole, and the hole is sealed with solder 42 to the extent that it rises on the surface, so that the protruding solder 42 can be brought into direct contact with the land or the like of the printed wiring board. Therefore, it is convenient for surface mounting.

【0152】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図31に示すように入出力
電極18,第1の電極10,第2の電極26等の高さが
同じになるように各電極の膜厚を調整することにより突
出した半田42の高さもほぼ同一となるため、表面実装
に際してさらに好都合となる。また、図11に示すよう
に第2の電極26を第1の電極10にほぼ対向させて配
置する場合には、スルーホールを利用して一方の面側に
のみ半田42を突出させることにより、後工程における
配線処理等が容易になる。
Incidentally, another insulating material such as synthetic resin may be used for the protective film on the element surface, and a laser beam may be used for perforating the protective film. Further, as shown in FIG. 31, by adjusting the film thickness of each electrode so that the heights of the input / output electrode 18, the first electrode 10, the second electrode 26, etc. are the same, the height of the protruding solder 42 is increased. Since they are almost the same, it is more convenient for surface mounting. Further, as shown in FIG. 11, when the second electrode 26 is arranged so as to substantially face the first electrode 10, the solder 42 is projected only on one surface side by utilizing the through hole, Wiring processing and the like in the subsequent process becomes easy.

【0153】図32は、上述した各実施例のLC素子1
00等をLSI等の一部として形成する場合の説明図で
ある。同図に示したように、半導体チップ46上の各種
信号あるいは電源のライン48に上述した各LC素子1
00等を挿入する形で組み込む。特に、上述した各実施
例のLC素子100等は、半導体チップ46上に各種回
路を形成する工程において同時に製造することができる
ため、後工程における配線処理等が不要になるといった
利点がある。
FIG. 32 shows the LC element 1 of each of the above-mentioned embodiments.
It is explanatory drawing at the time of forming 00 etc. as a part of LSI etc. As shown in the figure, each of the LC elements 1 described above is connected to a line 48 for various signals or power on the semiconductor chip 46.
Incorporate by inserting 00 etc. In particular, the LC element 100 and the like of each of the above-described embodiments can be manufactured at the same time in the process of forming various circuits on the semiconductor chip 46, so that there is an advantage that the wiring process and the like in the subsequent process are unnecessary.

【0154】次に、上述したLC素子を実際の回路の一
部として使用する場合の一例について説明する。
Next, an example of using the above-mentioned LC element as a part of an actual circuit will be described.

【0155】一般に、上述した各実施例のLC素子10
0等においてインダクタを形成するチャネル22は高抵
抗を有しており、しかもこのチャネル22の全長が長い
ため2つの入出力電極18,20間で信号レベルの減衰
が生じる。そのため、実際にLC素子100等を回路の
一部として使用する場合には、出力側に高入力インピー
ダンスのバッファを接続することにより実用的な構成と
なる。
In general, the LC device 10 of each of the above-mentioned embodiments
At 0 or the like, the channel 22 forming the inductor has a high resistance, and since the channel 22 has a long total length, the signal level is attenuated between the two input / output electrodes 18 and 20. Therefore, when the LC element 100 or the like is actually used as a part of the circuit, a practical configuration is achieved by connecting a buffer having a high input impedance to the output side.

【0156】図33は、出力側にバッファを接続した例
を示す図である。同図(A)は、バッファとしてMOS
・FETと抵抗とからなるソースホロワ回路50を用い
た場合を示している。このソースホロワ回路50を構成
するMOS・FETは上述した各実施例のLC素子10
0等と同じMOS構造を有しているため、このソースホ
ロワ回路50を含めた全体をLC素子として一体的に形
成することができる。
FIG. 33 is a diagram showing an example in which a buffer is connected to the output side. FIG. 1A shows a MOS as a buffer.
-The case where the source follower circuit 50 which consists of FET and resistance is used is shown. The MOS • FET which constitutes the source follower circuit 50 is the LC element 10 of each of the above-mentioned embodiments.
Since it has the same MOS structure as 0 or the like, the whole including the source follower circuit 50 can be integrally formed as an LC element.

【0157】また、同図(B)は、バッファとして2つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路52を用いた場合を示している。LC素子100
等とバイポーラトランジスタでは構造は若干異なるもの
の同一の基板上に形成することが可能であるため、この
エミッタホロワ回路52を含めた全体をLC素子として
一体的に形成することができる。
Further, FIG. 19B shows a case where an emitter follower circuit 52 composed of two bipolar transistors and a resistor is used as a buffer. LC element 100
However, since the bipolar transistor and the like can be formed on the same substrate although the structures thereof are slightly different, the whole including the emitter follower circuit 52 can be integrally formed as an LC element.

【0158】このように出力側にバッファを設けること
により、LC素子100等のインダクタ部分(チャネル
22)によって減衰した信号レベルが増幅によって復元
されて、SN比が良好な出力信号を得ることが可能にな
る。
By thus providing the buffer on the output side, the signal level attenuated by the inductor portion (channel 22) of the LC element 100 or the like is restored by amplification, and an output signal with a good SN ratio can be obtained. become.

【0159】図34は、出力側にレベル変換回路を接続
した例を示す図である。同図(A)は、レベル変換回路
として2つのエミッタホロワ回路54,56を直列に接
続した場合を示している。同図(B)は、レベル変換回
路として2つのソースホロワ回路58,60を直列に接
続した場合を示している。
FIG. 34 is a diagram showing an example in which a level conversion circuit is connected to the output side. FIG. 1A shows a case where two emitter follower circuits 54 and 56 are connected in series as a level conversion circuit. FIG. 2B shows a case where two source follower circuits 58 and 60 are connected in series as a level conversion circuit.

【0160】このように、出力側にレベル変換回路を接
続することにより、LC素子100等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行なうこと
ができる。
As described above, by connecting the level conversion circuit to the output side, the signal level attenuated by the inductor portion of the LC element 100 or the like is amplified, and predetermined level conversion or level correction can be easily performed. it can.

【0161】なお、これらのレベル変換回路をLC素子
100等と同一の基板に一体的に形成することができる
点は、上述したバッファの場合と同じである。
Note that the point that these level conversion circuits can be integrally formed on the same substrate as the LC element 100 and the like is the same as in the case of the buffer described above.

【0162】図35は、上述した各実施例のLC素子1
00等を用いて電圧制御発振器(VCO)を構成した場
合の一例を示す図である。同図に示すように、上述した
各実施例のLC素子100等の出力側にアンプ61を接
続するとともに、このアンプ61の出力をLC素子の入
力側に帰還させる。このような帰還ループを形成するこ
とにより発振動作が行われる。しかも、この発振周波数
は制御用電極24に外部から印加されるゲート電圧を変
えることにより、すなわち、これに伴い分布定数的に形
成されるキャパシタンスとチャネル22の抵抗値とを変
えることにより、一定範囲で任意に変えることができ
る。
FIG. 35 shows the LC device 1 of each of the above-mentioned embodiments.
It is a figure which shows an example at the time of comprising a voltage control oscillator (VCO) using 00 etc. As shown in the figure, an amplifier 61 is connected to the output side of the LC element 100 or the like of each of the above-described embodiments, and the output of this amplifier 61 is fed back to the input side of the LC element. The oscillation operation is performed by forming such a feedback loop. Moreover, the oscillation frequency is within a certain range by changing the gate voltage applied from the outside to the control electrode 24, that is, by changing the capacitance formed in a distributed constant and the resistance value of the channel 22 accordingly. Can be changed arbitrarily.

【0163】図36は、上述した各実施例のLC素子1
00等に入力保護回路を追加した場合の構成の一例を示
す図である。MOS構造を有する各実施例のLC素子1
00等は、制御用電極24に静電気によって発生する高
電圧が印加されると、制御用電極24に接続されている
第1の電極10と半導体基板30との間に介在する絶縁
層28が破壊される。したがって、この静電気による絶
縁層28の破壊を防止するために保護回路が必要とな
る。
FIG. 36 shows the LC element 1 of each of the above-mentioned embodiments.
It is a figure which shows an example of a structure at the time of adding an input protection circuit to 00 etc. LC element 1 of each embodiment having a MOS structure
00, etc., when a high voltage generated by static electricity is applied to the control electrode 24, the insulating layer 28 interposed between the first electrode 10 connected to the control electrode 24 and the semiconductor substrate 30 is destroyed. To be done. Therefore, a protection circuit is required to prevent the insulating layer 28 from being damaged by this static electricity.

【0164】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、第1の電極10
に接続された制御用電極24に高電圧が印加されると、
動作電源ライン側あるいは筐体アース側に電流がバイパ
スされるようになっている。特に同図(A)の回路では
数100V、同図(B)の回路では1000〜2000
Vの静電耐量があり、使用環境等に応じて使用する保護
回路を適宜選択することができる。
The protection circuit shown in the figure is composed of a plurality of diodes and resistors, and the first electrode 10
When a high voltage is applied to the control electrode 24 connected to
Current is bypassed to the operating power line side or the chassis ground side. In particular, the circuit shown in FIG. 10A is several hundreds of volts, and the circuit shown in FIG.
There is an electrostatic withstand voltage of V, and the protection circuit to be used can be appropriately selected according to the usage environment and the like.

【0165】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.

【0166】例えば、上述した各実施例は、制御用電極
24に対して所定のゲート電圧を印加したときにチャネ
ル22が形成されるエンハンスメント型のLC素子10
0等について説明したが、デプレション型とすることも
できる。すなわち、図1等に示したチャネル22の領域
に予めキャリア(n型不純物)を注入することによりn
チャネルを形成しておく。これにより、ゲート電圧を印
加しない状態においてもチャネル22が形成され、ある
いは印加するゲート電圧とチャネル幅等との関係を変え
ることができる。また、注入するキャリアは第1の電極
に沿った一部の領域のみに注入してもよく、キャリアを
注入した部分に対応する第1の電極の全部あるいは一部
を省略するようにしてもよい。
For example, in each of the above-described embodiments, the enhancement type LC element 10 in which the channel 22 is formed when a predetermined gate voltage is applied to the control electrode 24.
Although 0 and the like have been described, a depletion type can also be used. That is, by injecting carriers (n-type impurities) into the region of the channel 22 shown in FIG.
The channel is formed. Thereby, the channel 22 is formed even when the gate voltage is not applied, or the relationship between the applied gate voltage and the channel width can be changed. Further, the carrier to be injected may be injected only into a part of the region along the first electrode, or all or part of the first electrode corresponding to the part into which the carrier is injected may be omitted. .

【0167】また、上述した各実施例においては、p−
Si基板30に第2の電極26を直接接触させて形成す
るとともに、第1の電極10を絶縁層28を介在させて
形成するようにしたが、これとは反対に、第1の電極1
0をp−Si基板30に直接接触させて形成するととも
に、第2の電極26を絶縁層28を介在させて形成する
ようにしてもよい。また、第1および第2の電極10,
26の両方を絶縁層28の表面に形成するようにしても
よい。
In each of the above embodiments, p-
While the second electrode 26 was formed in direct contact with the Si substrate 30 and the first electrode 10 was formed with the insulating layer 28 interposed, on the contrary, the first electrode 1 was formed.
0 may be formed by directly contacting the p-Si substrate 30, and the second electrode 26 may be formed by interposing the insulating layer 28. Also, the first and second electrodes 10,
Both 26 may be formed on the surface of the insulating layer 28.

【0168】また、ほぼ同一面上に第1および第2の電
極10,26が形成された各実施例のLC素子は、p領
域の単一層からなるp−Si基板30上に第1および第
2の電極10,26等を形成したものであるが、これら
の電極に沿った蛇行形状等の逆導電型層を形成すること
により、隣接するチャネル22同士のアイソレーション
を確実に行なうようにしてもよい。
In addition, the LC element of each embodiment in which the first and second electrodes 10 and 26 are formed on substantially the same surface is the first and the first on the p-Si substrate 30 which is a single layer of the p region. The second electrodes 10, 26, etc. are formed, but by forming a meandering shape or the like of the opposite conductivity type along these electrodes, it is possible to ensure the isolation between the adjacent channels 22. Good.

【0169】図37は、第1および第2の電極10,2
6にほぼ沿った蛇行形状の逆導電型 66を形成した場
合の断面構造を示す図であり、上述した図2に対応する
ものである。すなわち、同図(A)に示すように、n-
領域からなる基板64の一部に、第1および第2の電極
10,26に対応した蛇行形状のp領域からなる逆導電
型層66を形成する。このような構造を有するLC素子
において、第1の電極10に接続された制御用電極24
に対して所定のゲート電圧を印加すると、同図(B)に
示すように、この第1の電極10に対応する表面付近に
チャネル22が形成される。しかも、基板64と逆導電
型層66とに逆バイアス電圧を印加しておくことによ
り、蛇行形状の逆導電型層66が相互に電気的に分離さ
れ、チャネル22と第2の電極26との間に確実に分布
定数的なキャパシタが形成されるようになる。
FIG. 37 shows the first and second electrodes 10, 2
6 is a diagram showing a cross-sectional structure in the case where a serpentine-shaped reverse conductivity type layer 66 substantially along 6 is formed, and corresponds to FIG. 2 described above. That is, as shown in FIG.
Reverse conductivity consisting of a meandering p region corresponding to the first and second electrodes 10 and 26 on a part of the substrate 64 consisting of regions.
The mold layer 66 is formed. In the LC element having such a structure, the control electrode 24 connected to the first electrode 10
When a predetermined gate voltage is applied to, a channel 22 is formed near the surface corresponding to the first electrode 10, as shown in FIG. Moreover, the conductivity is opposite to that of the substrate 64 .
By applying a reverse bias voltage to the mold layer 66, the meandering reverse conductivity type layers 66 are electrically separated from each other, and the channel 22 and the second electrode 26 are reliably distributed constant. Capacitors are formed.

【0170】また、第1および第2の電極10,26を
ほぼ対向させて配置した各実施例のLC素子において
は、p領域の単一層からなるp−Si基板30上に第1
および第2の電極10,26等を形成したが、隣接する
第1の電極10間あるいは隣接する第2の電極26間に
逆導電型層を形成することにより、隣接するチャネル2
2同士のアイソレーションを確実に行うようにしてもよ
い。
In addition, in the LC element of each embodiment in which the first and second electrodes 10 and 26 are arranged so as to face each other, the first element is formed on the p-Si substrate 30 formed of a single layer in the p region.
Although the second electrodes 10 and 26 and the like are formed, they are formed between the adjacent first electrodes 10 or between the adjacent second electrodes 26.
Adjacent channels 2 are formed by forming a layer of opposite conductivity type.
It is also possible to ensure the isolation between the two.

【0171】図38は、第1の電極10間および第2の
電極26間に逆導電型層を形成した場合の断面構造を示
す図であり、上述した図12に対応するものである。す
なわち、同図に示すように、p−Si基板30の一部に
n領域74からなる逆導電型層を形成する。このような
構造を有するLC素子において、隣接する第2の電極2
6に接続されたp−Si基板30同士に着目すると、間
にn領域74が形成されているため電気的に分離されて
おり、確実にアイソレーションを行うことができる。
FIG. 38 is a diagram showing a cross-sectional structure in the case where the opposite conductivity type layer is formed between the first electrodes 10 and between the second electrodes 26, and corresponds to FIG. 12 described above. That is, as shown in the figure, an opposite conductivity type layer composed of the n region 74 is formed on a part of the p-Si substrate 30. In the LC element having such a structure, the adjacent second electrode 2
Focusing on the p-Si substrates 30 connected to each other, the n regions 74 are formed therebetween so that they are electrically separated from each other and reliable isolation can be performed.

【0172】また、実際にウエハの状態にあるp−Si
基板30を利用して、第1および第2の電極10,26
がほぼ対向したLC素子を製造する場合には、p−Si
基板30の比抵抗が一般の金属に比べて高いことを考慮
して、p−Si基板30の厚みをウエハの状態よりも薄
くする必要がある。また、一般にはn型ウエハの方が入
手し易いことを考慮して、図39に示すような構造とし
てもよい。
In addition, p-Si which is actually in a wafer state
Using the substrate 30, the first and second electrodes 10, 26
When manufacturing LC elements that face each other, p-Si
Considering that the specific resistance of the substrate 30 is higher than that of general metal, it is necessary to make the thickness of the p-Si substrate 30 thinner than that of the wafer. Further, in consideration of the fact that n-type wafers are generally easier to obtain, the structure shown in FIG. 39 may be adopted.

【0173】すなわち、同図(A)に示すように、n−
Si基板76の一方の面に蛇行形状等のエッチングを行
い、このエッチングを行った部分に第1あるいは第2の
電極26を形成する。また、同図(B)に示すように、
n−Si基板76の一部に第1および第2の電極10,
26のそれぞれにほぼ沿うようにp+ 領域78を形成
し、その後n−Si基板76の裏面側であって第2の電
極26に対応する部分のエッチングを行い、最後に第1
および第2の電極10,26を形成する。
That is, as shown in FIG.
Etching in a meandering shape or the like is performed on one surface of the Si substrate 76, and the first or second electrode 26 is formed on the etched portion. Further, as shown in FIG.
A part of the n-Si substrate 76 is provided with the first and second electrodes 10,
P + regions 78 are formed so as to extend substantially along each of the regions 26, and then the backside of the n-Si substrate 76 corresponding to the second electrode 26 is etched, and finally the first region is formed.
And the second electrodes 10 and 26 are formed.

【0174】また、上述した各実施例においては、LC
素子100等をLSI等の一部として形成できる点を効
果としてあげたが、必ずしもLSI等の一部として形成
する必要はなく、半導体基板上にLC素子100等を形
成した後に入出力電極18,20,アース電極16およ
び制御用電極24のそれぞれに端子付けを行なって、あ
るいは図30および図31に示したような化学液相法を
利用して端子付けを行なって、単体の素子として形成す
るようにしてもよい。この場合には、同一の半導体基板
上に複数個のLC素子100等を同時に形成し、その後
半導体基板を切り離して各LC素子等に端子付けを行な
うようにすれば、容易に大量生産が可能となる。
In each of the above embodiments, LC
Although the advantage that the element 100 and the like can be formed as a part of the LSI and the like has been described, it is not always necessary to form the element and the like as the LSI and the input / output electrode 18, after the LC element 100 and the like are formed on the semiconductor substrate. 20, each of the ground electrode 16 and the control electrode 24 is provided with a terminal, or the chemical liquid phase method shown in FIGS. 30 and 31 is used to provide a terminal to form a single element. You may do it. In this case, if a plurality of LC elements 100 and the like are simultaneously formed on the same semiconductor substrate and then the semiconductor substrate is separated and terminals are attached to each LC element and the like, mass production can be easily performed. Become.

【0175】また、上述した各実施例においては、第1
および第2の電極10,26の最端部にアース電極16
やソース12,ドレイン14を設けるようにしたが、必
ずしも最端部に設ける必要なく、周波数特性を検討した
後に必要に応じてその取り付け位置をずらすようにして
もよい。
In each of the above embodiments, the first
And the earth electrode 16 at the end of the second electrodes 10 and 26.
Although the source 12, and the drain 14 are provided, they are not necessarily provided at the outermost end, and the mounting positions may be shifted as needed after examining the frequency characteristics.

【0176】また、上述した各実施例においては、第1
の電極10の両端付近であって隔たった位置に2つの入
出力電極18,20を配置するようにしたが、第1の電
極10の形状を工夫して2つの入出力電極18,20を
接近させて配置するようにしてもよい。
In each of the above embodiments, the first
Although the two input / output electrodes 18 and 20 are arranged in the vicinity of both ends of the electrode 10 of the above, and the two input / output electrodes 18 and 20 are approached by devising the shape of the first electrode 10. You may make it arrange | position.

【0177】例えば、図40に示すように、ソース12
とドレイン14とを隣接させて配置するとともに、図1
に示したLC素子100の第1および第2の電極10,
26の一方端をドレイン14まで延長する。あるいは、
図41に示すように、ソース12とドレイン14とを隣
接させて配置するとともに、図1に示したLC素子10
0の第1および第2の電極10,26を蛇行形状を維持
したまま折り返す。
For example, as shown in FIG.
1 and the drain 14 are arranged adjacent to each other, and FIG.
The first and second electrodes 10 of the LC device 100 shown in FIG.
One end of 26 is extended to the drain 14. Alternatively,
As shown in FIG. 41, the source 12 and the drain 14 are arranged adjacent to each other, and the LC element 10 shown in FIG.
The first and second electrodes 10 and 26 of 0 are folded back while maintaining the meandering shape.

【0178】このように、第1の電極10(あるいは第
1および第2の電極10,26の両方)の形状を工夫す
ることにより、2つの入出力電極18,20の位置が接
近し、アース電極16,制御用電極24および入出力電
極18,20の全部をほぼ同一位置に形成することがで
きる。したがって、端子付けに際しての配線を容易に行
うことができ、製造工程の簡略化が可能となる。
As described above, by devising the shape of the first electrode 10 (or both the first and second electrodes 10 and 26), the positions of the two input / output electrodes 18 and 20 come close to each other, and The electrode 16, the control electrode 24, and the input / output electrodes 18, 20 can all be formed at substantially the same position. Therefore, it is possible to easily perform wiring at the time of attaching terminals, and it is possible to simplify the manufacturing process.

【0179】また、上述した各実施例のLC素子等は、
制御用電極24に印加するゲート電圧を変えることによ
り、チャネル22の抵抗と分布定数的に形成されるキャ
パシタの容量の変わり、これによりLC素子全体の周波
数特性が可変に制御できるというものである。したがっ
て、LC素子100等を回路の一部として用いることに
より、同調回路,変調回路,発振回路,フィルタ等を容
易に構成することができる。
Further, the LC element and the like of each of the above-mentioned embodiments are
By changing the gate voltage applied to the control electrode 24, the resistance of the channel 22 and the capacitance of the capacitor formed in a distributed constant change, whereby the frequency characteristics of the entire LC element can be variably controlled. Therefore, by using the LC element 100 or the like as a part of the circuit, it is possible to easily configure a tuning circuit, a modulation circuit, an oscillation circuit, a filter and the like.

【0180】また、上述した各実施例のLC素子100
等は、p−Si基板30上にpn接合層26を形成する
場合を例にとり説明したが、ゲルマニウム等の他の種類
の半導体を用いた場合や、アモルファスシリコン等の非
晶質材料を用いる場合であってもよい。
Further, the LC device 100 of each of the above-mentioned embodiments.
In the above description, the case where the pn junction layer 26 is formed on the p-Si substrate 30 has been described as an example. However, when another type of semiconductor such as germanium is used, or when an amorphous material such as amorphous silicon is used. May be

【0181】[0181]

【0182】[0182]

【0183】[0183]

【0184】[0184]

【0185】[0185]

【0186】[0186]

【0187】[0187]

【0188】[0188]

【0189】[0189]

【0190】[0190]

【0191】[0191]

【0192】[0192]

【0193】[0193]

【0194】[0194]

【0195】[0195]

【0196】[0196]

【0197】[0197]

【0198】[0198]

【0199】[0199]

【0200】[0200]

【0201】[0201]

【0202】[0202]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例のLC素子の平面
図である。
FIG. 1 is a plan view of an LC device according to a first embodiment of the present invention.

【図2】図1のA−A線拡大断面図である。FIG. 2 is an enlarged cross-sectional view taken along the line AA of FIG.

【図3】図1のB−B線拡大断面図である。FIG. 3 is an enlarged sectional view taken along line BB of FIG.

【図4】図1のC−C線拡大断面図である。4 is an enlarged cross-sectional view taken along line CC of FIG.

【図5】第1実施例のLC素子の蛇行方向の断面構造を
示す図である。
FIG. 5 is a diagram showing a cross-sectional structure in the meandering direction of the LC device of the first embodiment.

【図6】蛇行形状の電極によって形成されるインダクタ
の原理を示す図である。
FIG. 6 is a diagram showing the principle of an inductor formed by meandering electrodes.

【図7】第1実施例のLC素子の等価回路を示す図であ
る。
FIG. 7 is a diagram showing an equivalent circuit of the LC element of the first embodiment.

【図8】チャネルの抵抗値を説明するための図である。FIG. 8 is a diagram for explaining a resistance value of a channel.

【図9】第1実施例のLC素子の製造工程を示す図であ
る。
FIG. 9 is a diagram showing a manufacturing process of the LC element of the first embodiment.

【図10】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 10 is a diagram showing a modification of the LC element of the first embodiment.

【図11】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 11 is a diagram showing a modification of the LC element of the first embodiment.

【図12】図11に示すLC素子のA−A線拡大断面図
である。
12 is an enlarged cross-sectional view taken along the line AA of the LC element shown in FIG.

【図13】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 13 is a diagram showing a modification of the LC element of the first embodiment.

【図14】第2実施例のLC素子の平面図である。FIG. 14 is a plan view of an LC device according to a second embodiment.

【図15】第2実施例のLC素子の等価回路を示す図で
ある。
FIG. 15 is a diagram showing an equivalent circuit of the LC device of the second embodiment.

【図16】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 16 is a diagram showing a modification of the LC element of the second embodiment.

【図17】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 17 is a diagram showing a modification of the LC element of the second embodiment.

【図18】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 18 is a diagram showing a modification of the LC element of the second embodiment.

【図19】第3実施例のLC素子の平面図である。FIG. 19 is a plan view of an LC device according to a third embodiment.

【図20】第3実施例のLC素子の等価回路を示す図で
ある。
FIG. 20 is a diagram showing an equivalent circuit of the LC element of the third embodiment.

【図21】第3実施例のLC素子の変形例を示す図であ
る。
FIG. 21 is a diagram showing a modification of the LC element of the third embodiment.

【図22】第4実施例のLC素子の平面図である。FIG. 22 is a plan view of an LC device according to a fourth embodiment.

【図23】第4実施例のLC素子の等価回路を示す図で
ある。
FIG. 23 is a diagram showing an equivalent circuit of the LC device of the fourth embodiment.

【図24】第4実施例のLC素子の変形例を示す図であ
る。
FIG. 24 is a diagram showing a modification of the LC element of the fourth embodiment.

【図25】第5実施例のLC素子の平面図である。FIG. 25 is a plan view of an LC device according to a fifth embodiment.

【図26】第5実施例のLC素子の平面図である。FIG. 26 is a plan view of an LC device according to a fifth embodiment.

【図27】第5実施例のLC素子の変形例を示す図であ
る。
FIG. 27 is a diagram showing a modification of the LC element of the fifth embodiment.

【図28】第5実施例のLC素子の変形例を示す図であ
る。
FIG. 28 is a diagram showing a modification of the LC element of the fifth embodiment.

【図29】第5実施例のLC素子の変形例を示す図であ
る。
FIG. 29 is a diagram showing a modification of the LC element of the fifth embodiment.

【図30】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 30 is a diagram schematically showing a case where terminals are attached using a chemical liquid phase method.

【図31】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 31 is a diagram schematically showing a case where terminals are attached using a chemical liquid method.

【図32】各実施例のLC素子をLSI等の一部として
形成する場合の説明図である。
FIG. 32 is an explanatory diagram of a case where the LC element of each example is formed as a part of an LSI or the like.

【図33】各実施例のLC素子の出力側にバッファを接
続した例を示す図である。
FIG. 33 is a diagram showing an example in which a buffer is connected to the output side of the LC element of each example.

【図34】各実施例のLC素子の出力側にレベル変換回
路を接続した例を示す図である。
FIG. 34 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each example.

【図35】各実施例のLC素子を用いて電圧制御発振器
を構成した場合の一例を示す図である。
FIG. 35 is a diagram showing an example of a case where a voltage controlled oscillator is configured using the LC element of each example.

【図36】各実施例のLC素子の入力側に保護回路を接
続した例を示す図である。
FIG. 36 is a diagram showing an example in which a protection circuit is connected to the input side of the LC element of each example.

【図37】半導体基板内に逆導電型層を形成した場合の
断面構造を示す図である。
FIG. 37 is a diagram showing a cross-sectional structure when an opposite conductivity type layer is formed in a semiconductor substrate.

【図38】半導体基板内に逆導電型層を形成した場合の
断面構造を示す図である。
FIG. 38 is a diagram showing a cross-sectional structure when an opposite conductivity type layer is formed in a semiconductor substrate.

【図39】基板の一部をエッチングする場合の部分的断
面を示す図である。
FIG. 39 is a diagram showing a partial cross-section when a part of the substrate is etched.

【図40】入出力電極の位置を変更した変形例を示す図
である。
FIG. 40 is a diagram showing a modification in which the positions of input / output electrodes are changed.

【図41】入出力電極の位置を変更した変形例を示す図
である。
FIG. 41 is a diagram showing a modification in which the positions of input / output electrodes are changed.

【符号の説明】[Explanation of symbols]

10 第1の電極 12 ソース 14 ドレイン 16 アース電極 18,20 入出力電極 22 チャネル 24 制御用電極 26 第2の電極 28 絶縁層 30 p−Si基板 32 空乏層 10 First electrode 12 sources 14 drain 16 Earth electrode 18, 20 Input / output electrodes 22 channels 24 Control electrodes 26 Second electrode 28 Insulation layer 30 p-Si substrate 32 depletion layer

フロントページの続き (51)Int.Cl.7 識別記号 FI H01P 1/203 H01G 4/40 321A H03H 7/01 (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01F 17/00 H01G 4/40 H01L 27/04 H01P 1/00 H01P 1/203 H03H 7/01 Front page continuation (51) Int.Cl. 7 identification code FI H01P 1/203 H01G 4/40 321A H03H 7/01 (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/822 H01F 17 / 00 H01G 4/40 H01L 27/04 H01P 1/00 H01P 1/203 H03H 7/01

Claims (22)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成され、ゲートとして
機能する非スパイラル形状の第1の電極と、 前記第1の電極に対して隣接して前記半導体基板上に形
成された非スパイラル形状の第2の電極と、 前記第1電極、前記半導体基板との間に形成された
絶縁層と、 前記半導体基板内にあって、前記第1の電極に対応して
形成されるチャネルの両端に形成されるソースおよびド
レインと、 を備え、前記第1の電極に対応して形成されるチャネル
と前記第2の電極のそれぞれによって形成されるインダ
クタと、これらの間に形成されるキャパシタとが分布定
数的に存在し、少なくとも前記第1の電極に対応して形
成されるチャネルを信号入出力路として用いることを特
徴とするLC素子。
1. A non-spiral-shaped first electrode formed on a semiconductor substrate and functioning as a gate, and a non-spiral-shaped first electrode adjacent to the first electrode and formed on the semiconductor substrate. and second electrodes, said first electrode, an insulating layer formed between said semiconductor substrate, in the said semiconductor substrate, at both ends of the channel formed in correspondence to the first electrode A source and a drain formed, and an inductor formed by each of the channel formed corresponding to the first electrode and the second electrode, and a capacitor formed between them are distributed. An LC element characterized by using a channel which exists in a constant number and which is formed corresponding to at least the first electrode as a signal input / output path.
【請求項2】 半導体基板上に形成され、ゲートとして
機能する非スパイラル形状の第1の電極と、 前記第1の電極に対して隣接して前記半導体基板上に形
成された非スパイラル形状の第2の電極と、 前記第1電極、前記半導体基板との間に形成された
絶縁層と、 前記半導体基板内にあって、前記第1の電極に対応して
形成されるチャネルの一方端に形成されるソースあるい
はドレインと、 を備え、前記第1の電極に対応して形成されるチャネル
と前記第2の電極のそれぞれによって形成されるインダ
クタと、これらの間に形成されるキャパシタとが分布定
数的に存在し、前記第2の電極を信号入出力路として用
いることを特徴とするLC素子。
2. A non-spiral-shaped first electrode which is formed on a semiconductor substrate and functions as a gate, and a non-spiral-shaped first electrode which is formed on the semiconductor substrate adjacent to the first electrode. and second electrodes, the first electrode, an insulating layer formed between said semiconductor substrate, in the said semiconductor substrate, one end of the channel formed in correspondence to the first electrode A source or drain formed in the first electrode, an inductor formed by each of the channel formed corresponding to the first electrode and the second electrode, and a capacitor formed between them. An LC element, which is present in a distributed constant and uses the second electrode as a signal input / output path.
【請求項3】 半導体基板の一方の面側に形成され、ゲ
ートとして機能する非スパイラル形状の第1の電極と、 前記半導体基板の他方の面側に形成され、前記第1の電
極と対向する位置に形成された非スパイラル形状の第2
の電極と、 前記第1電極、前記半導体基板との間に形成された
絶縁層と、 前記半導体基板内にあって、前記第1の電極に対応して
形成されるチャネルの両端に形成されるソースおよびド
レインと、 を備え、前記第1の電極に対応して形成されるチャネル
と前記第2の電極のそれぞれによって形成されるインダ
クタと、これらの間に形成されるキャパシタとが分布定
数的に存在し、少なくとも前記第1の電極に対応して形
成されるチャネルを信号入出力路として用いることを特
徴とするLC素子。
3. A non-spiral-shaped first electrode that is formed on one surface side of the semiconductor substrate and functions as a gate, and is formed on the other surface side of the semiconductor substrate and faces the first electrode. Second non-spiral shape formed in position
And the electrode, the first electrode, an insulating layer formed between said semiconductor substrate, in the said semiconductor substrate, formed at both ends of the channel formed in correspondence to the first electrode A source and a drain, and an inductor formed by each of the channel formed corresponding to the first electrode and the second electrode, and a capacitor formed between the inductor and the distributed constant. An LC element, which is present as a signal, and uses at least a channel formed corresponding to the first electrode as a signal input / output path.
【請求項4】 半導体基板の一方の面側に形成され、ゲ
ートとして機能する非スパイラル形状の第1の電極と、 前記半導体基板の他方の面側に形成され、前記第1の電
極と対向する位置に形成された非スパイラル形状の第2
の電極と、 前記第1電極、前記半導体基板との間に形成された
絶縁層と、 前記半導体基板内にあって、前記第1の電極に対応して
形成されるチャネルの一方端に形成されるソースあるい
はドレインと、 を備え、前記第1の電極に対応して形成されるチャネル
と前記第2の電極のそれぞれによって形成されるインダ
クタと、これらの間に形成されるキャパシタとが分布定
数的に存在し、前記第2の電極を信号入出力路として用
いることを特徴とするLC素子。
4. A non-spiral-shaped first electrode that is formed on one surface side of the semiconductor substrate and functions as a gate, and is formed on the other surface side of the semiconductor substrate and faces the first electrode. Second non-spiral shape formed in position
And electrodes, said first electrode, an insulating layer formed between said semiconductor substrate, in the said semiconductor substrate, to one end of the channel formed in correspondence to the first electrode A source or drain formed, and an inductor formed by each of the channel formed corresponding to the first electrode and the second electrode, and a capacitor formed between them are distributed. An LC element which is present in a constant number and uses the second electrode as a signal input / output path.
【請求項5】 請求項1〜4のいずれかにおいて、 前記第1および第2の電極の形状は、蛇行形状、波形形
状、曲線形状、直線形状のいずれかであることを特徴と
するLC素子。
5. The LC element according to claim 1, wherein the first and second electrodes have a meandering shape, a wavy shape, a curved shape, or a straight line shape. .
【請求項6】 請求項1〜5のいずれかにおいて、 前記半導体基板表面であって前記第1の電極に対応する
位置に、予めキャリアを注入することを特徴とするLC
素子。
6. The LC according to claim 1, wherein a carrier is preliminarily injected into a position on the surface of the semiconductor substrate corresponding to the first electrode.
element.
【請求項7】 請求項1〜6のいずれかにおいて、 前記第1の電極に対して、前記第2の電極の長さを長く
あるいは短く設定することにより、前記第1の電極に対
応して形成されるチャネルと前記第2の電極とを部分的
に対応させることを特徴とするLC素子。
7. The method according to claim 1, wherein the length of the second electrode is set to be longer or shorter than that of the first electrode so as to correspond to the first electrode. An LC element characterized in that a formed channel partially corresponds to the second electrode.
【請求項8】 請求項1,2,5〜7のいずれかにおい
て、 前記半導体基板として、前記第1および第2の電極に沿
って半導体基板とは逆極性の層が形成された半導体基板
を用いることを特徴とするLC素子。
8. The semiconductor substrate according to claim 1, wherein a layer having a polarity opposite to that of the semiconductor substrate is formed along the first and second electrodes as the semiconductor substrate. An LC device characterized by being used.
【請求項9】 請求項3〜7のいずれかにおいて、 前記半導体基板として、前記第1および第2の電極の各
導体部分の間に両者間をアイソレートする層として、半
導体基板と逆極性の層が形成された半導体基板を用いる
ことを特徴とするLC素子。
9. The semiconductor substrate according to claim 3, wherein the semiconductor substrate is a layer having a polarity opposite to that of the semiconductor substrate, as a layer for isolating between the conductor portions of the first and second electrodes. An LC device using a semiconductor substrate on which a layer is formed.
【請求項10】 請求項1,3,5〜9のいずれかにお
いて、 前記第2の電極を複数に分割し、分割された複数の電極
片のそれぞれの一部を電気的に接続することを特徴とす
るLC素子。
10. The method according to claim 1, wherein the second electrode is divided into a plurality of pieces, and a part of each of the divided electrode pieces is electrically connected. Characteristic LC element.
【請求項11】 請求項2,4〜9のいずれかにおい
て、 前記第1の電極を複数に分割し、分割された複数の電極
片のそれぞれに対応して形成される複数のチャネルのそ
れぞれの一方端にソースあるいはドレインを設け、これ
らの複数のソースあるいはドレインを電気的に接続する
ことを特徴とするLC素子。
11. The method according to claim 2, wherein the first electrode is divided into a plurality of portions, and each of a plurality of channels formed corresponding to each of the plurality of divided electrode pieces. An LC device characterized in that a source or a drain is provided at one end and a plurality of these sources or drains are electrically connected.
【請求項12】 請求項1,3,5〜10のいずれかに
おいて、 前記第1の電極に対応して形成されるチャネルの両端に
形成されたソースおよびドレインのそれぞれに電気的に
接続された第1および第2の入出力電極と、 前記第2の電極の一方端に電気的に接続されたアース電
極と、 を有し、前記第1および第2の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするLC素子。
12. The method according to claim 1, wherein the source and the drain are formed at both ends of a channel formed corresponding to the first electrode, respectively. A first and second input / output electrodes, and a ground electrode electrically connected to one end of the second electrode, and a signal from one of the first and second input / output electrodes Is input and a signal is output from the other, and the earth electrode is connected to or grounded with a power source having a fixed potential.
【請求項13】 請求項2,4〜9,11のいずれかに
おいて、 前記第2の電極の両端に電気的に接続された第1および
第2の入出力電極と、 前記第1の電極あるいは前記第1の電極を分割した電極
片に対応して形成されるチャネルの一方端に形成された
ソースあるいはドレインに電気的に接続されたアース電
極と、 を有し、前記第1および第2の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするLC素子。
13. The first and second input / output electrodes electrically connected to both ends of the second electrode according to any one of claims 2, 4 to 9 and 11, A ground electrode electrically connected to a source or a drain formed at one end of a channel formed corresponding to the electrode piece obtained by dividing the first electrode; An LC element, wherein a signal is input from any one of the input / output electrodes and a signal is output from the other, and the earth electrode is connected to or grounded with a power source having a fixed potential.
【請求項14】 請求項1,3,5〜9のいずれかにお
いて、 前記第1の電極に対応して形成されるチャネルの両端に
形成されたソースおよびドレインのそれぞれに電気的に
接続された第1および第2の入出力電極と、 前記第2の電極の両端に電気的に接続された第3および
第4の入出力電極と、 を有し、前記第1の電極に対応して形成されるチャネル
と前記第2の電極との両方を信号入出力路とするコモン
モード型の素子として用いられることを特徴とするLC
素子。
14. The method according to claim 1, wherein the source and the drain are formed at both ends of a channel formed corresponding to the first electrode, respectively. First and second input / output electrodes, and third and fourth input / output electrodes electrically connected to both ends of the second electrode, and formed corresponding to the first electrode. Used as a common mode type device having both a channel to be formed and the second electrode as a signal input / output path.
element.
【請求項15】 請求項1〜14のいずれかにおいて、 前記第1の電極に対して印加するゲート電圧を可変に設
定することにより、前記第1の電極に対応して形成され
るチャネルの抵抗値と、このチャネルと前記第2の電極
との間に分布定数的に形成されるキャパシタの容量値と
を可変に制御することを特徴とするLC素子。
15. The resistance of a channel formed corresponding to the first electrode according to claim 1, wherein the gate voltage applied to the first electrode is variably set. An LC element, wherein a value and a capacitance value of a capacitor formed in a distributed constant between the channel and the second electrode are variably controlled.
【請求項16】 請求項1〜15のいずれかのLC素子
を基板の一部として形成し、前記第1の電極に対応して
形成されたチャネルおよび前記第2の電極の少なくとも
一方を信号ラインあるいは電源ラインに挿入して一体成
形したことを特徴とする半導体装置。
16. The LC element according to claim 1 is formed as a part of a substrate, and at least one of a channel formed corresponding to the first electrode and the second electrode is a signal line. Alternatively, the semiconductor device is characterized by being inserted into a power supply line and integrally molded.
【請求項17】 請求項1,3,5〜10,12,14
のいずれかのLC素子の前記ソースおよびドレインのい
ずれか一方に、前記チャネルを介して出力される信号を
増幅するバッファを接続したことを特徴とする半導体装
置。
17. The method according to claim 1, 3, 5 to 10, 12, and 14.
A semiconductor device, wherein a buffer for amplifying a signal output via the channel is connected to either one of the source and the drain of any one of the LC elements.
【請求項18】 請求項1,3,5〜10,12,14
のいずれかのLC素子の前記ソースおよびドレインのい
ずれか一方に、前記チャネルを介して出力される信号の
電圧レベルを変更するレベル変換回路を接続したことを
特徴とする半導体装置。
18. The method according to claim 1, 3, 5 to 10, 12, and 14.
2. A semiconductor device, wherein a level conversion circuit for changing a voltage level of a signal output via the channel is connected to either one of the source and the drain of any one of the LC elements.
【請求項19】 請求項1〜14のいずれかのLC素子
の信号入出力路に増幅器を直列に接続するとともにこの
増幅出力を前記信号入出力路に帰還させ、前記第1の電
極に印加するゲート電圧を変更することにより、周波数
を可変に制御することを特徴とする半導体装置。
19. An amplifier is connected in series to the signal input / output path of the LC element according to claim 1, and the amplified output is fed back to the signal input / output path and applied to the first electrode. A semiconductor device characterized in that a frequency is variably controlled by changing a gate voltage.
【請求項20】 請求項1〜14のいずれかにおいて、 前記第1および第2の電極の少なくとも一方に過電圧を
動作電源ライン側あるいはアース側にバイパスさせる保
護回路を設けたことを特徴とするLC素子。
20. The LC according to claim 1, wherein at least one of the first and second electrodes is provided with a protection circuit for bypassing an overvoltage to an operating power supply line side or an earth side. element.
【請求項21】 半導体基板に部分的に不純物を注入す
ることによりソースとドレインを形成する第1の工程
と、 前記半導体基板上絶縁層を介して、前記ソースとドレ
インを結びインダクタとして機能するチャネルを生成す
るための非スパイラル形状の第1の電極を形成するとと
もに、前記半導体基板上に、この第1の電極に隣接して
インダクタとして機能するとともに、前記チャネルとの
間でキャパシタを生成するための非スパイラル形状の第
2の電極を形成する第2の工程と、 前記ソース,ドレインと第1および第2の電極のそれぞ
れに電気的に接続される配線層を形成する第3の工程
と、 を含むことを特徴とするLC素子の製造方法。
21. A first step of forming a source and a drain by partially implanting an impurity into a semiconductor substrate, and connecting the source and the drain via an insulating layer on the semiconductor substrate to function as an inductor. Forming a non-spiral-shaped first electrode for creating a channel
Moni, wherein on a semiconductor substrate, and it functions as an inductor adjacent to the first electrode, a second that form the second electrode of the non-spiral to produce a capacitor between said channel And a third step of forming a wiring layer electrically connected to each of the source and drain and the first and second electrodes, the method of manufacturing an LC element.
【請求項22】 半導体基板に部分的に不純物を注入す
ることによりソースあるいはドレインを形成する第1の
工程と、 前記半導体基板上絶縁層を介して、前記ソースあるい
はドレインの近傍に一方端が位置しインダクタとして機
能するチャネルを生成するための非スパイラル形状の第
1の電極を形成するとともに、前記半導体基板上に、
の第1の電極に隣接してインダクタとして機能するとと
もに、前記チャネルとの間でキャパシタを生成するため
の非スパイラル形状の第2の電極を形成する第2の工程
と、 前記ソースあるいはドレインと第1および第2の電極の
それぞれに電気的に接続される配線層を形成する第3の
工程と、 を含むことを特徴とするLC素子の製造方法。
A first step of forming a source or drain by 22. partially implanting impurities into the semiconductor substrate through an insulating layer on the semiconductor substrate, the one end in the vicinity of the source or drain A first electrode having a non-spiral shape for forming a channel positioned and functioning as an inductor is formed, and while functioning as an inductor adjacent to the first electrode on the semiconductor substrate , a second step that form the second electrode of the non-spiral to produce a capacitor between the wiring layer electrically connected to each of the source or drain and the first and second electrodes A third step of forming, and a method of manufacturing an LC element, comprising:
JP35381093A 1993-11-10 1993-12-28 LC element, semiconductor device and method of manufacturing LC element Expired - Fee Related JP3497221B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP35381093A JP3497221B2 (en) 1993-12-28 1993-12-28 LC element, semiconductor device and method of manufacturing LC element
US08/335,420 US5497028A (en) 1993-11-10 1994-11-02 LC element and semiconductor device having a signal transmission line and LC element manufacturing method
DE69425474T DE69425474T2 (en) 1993-11-10 1994-11-04 LC element, semiconductor device, and method for producing the LC element
EP94117428A EP0653838B1 (en) 1993-11-10 1994-11-04 LC element, semiconductor device, and LC element manufacturing method
KR1019940029043A KR100334004B1 (en) 1993-11-10 1994-11-07 LC device, semiconductor device and manufacturing method of LC device
FI945242A FI112406B (en) 1993-11-10 1994-11-08 LC element, semiconductor device and manufacturing process for the LC element
US08/460,165 US5492856A (en) 1993-11-10 1995-06-02 Method of forming a semiconductor device having a LC element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35381093A JP3497221B2 (en) 1993-12-28 1993-12-28 LC element, semiconductor device and method of manufacturing LC element
US08/460,165 US5492856A (en) 1993-11-10 1995-06-02 Method of forming a semiconductor device having a LC element

Publications (2)

Publication Number Publication Date
JPH07202134A JPH07202134A (en) 1995-08-04
JP3497221B2 true JP3497221B2 (en) 2004-02-16

Family

ID=26579927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35381093A Expired - Fee Related JP3497221B2 (en) 1993-11-10 1993-12-28 LC element, semiconductor device and method of manufacturing LC element

Country Status (1)

Country Link
JP (1) JP3497221B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3698206B2 (en) * 2002-09-27 2005-09-21 横河電機株式会社 Switching power supply
WO2005013412A1 (en) 2003-07-30 2005-02-10 Nec Corporation Parallel flat plate line-type element and circuit substrate
JP3823322B2 (en) * 2005-05-26 2006-09-20 横河電機株式会社 Distributed constant structure
WO2007129384A1 (en) * 2006-05-01 2007-11-15 Niigata Seimitsu Co., Ltd. Lc noise filter

Also Published As

Publication number Publication date
JPH07202134A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
KR101166032B1 (en) Integrated semiconductor inductor and method therefor
KR100315267B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100299714B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100320001B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3318086B2 (en) Variable inductance element
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3563113B2 (en) Variable inductance element
JP3419525B2 (en) LC element and semiconductor device
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3442841B2 (en) LC element and semiconductor device
JP3597879B2 (en) LC element, semiconductor device
JP3512472B2 (en) Sine wave oscillation circuit
KR100334004B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3373267B2 (en) LC element and semiconductor device
JP3474636B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3290276B2 (en) LC element, semiconductor device and method of manufacturing LC element
JPH0897373A (en) Lc element, semiconductor device and manufacture of lc element
JP3461886B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3482008B2 (en) Inductor element and semiconductor device
JP3482004B2 (en) Sine wave oscillation circuit
JP3468851B2 (en) Monolithic microwave IC
JP3522334B2 (en) Sine wave oscillation circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031118

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees