JP3371973B2

JP3371973B2 - 電流比較回路

Info

Publication number: JP3371973B2
Application number: JP20794292A
Authority: JP
Inventors: 工宮下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-08-04
Filing date: 1992-08-04
Publication date: 2003-01-27
Anticipated expiration: 2018-01-27
Also published as: JPH0658962A

Description

【発明の詳細な説明】

【０００１】〔目次〕産業上の利用分野従来の技術（図９）発明が解決しようとする課題課題を解決するための手段（図１〜３）作用実施例（１）第１の実施例の説明（図４〜６）（２）第２の実施例の説明（図７）（３）第３の実施例の説明（図８）発明の効果

【０００２】

【産業上の利用分野】本発明は、電流比較回路に関する
ものであり、更に詳しく言えば、被比較電流と比較基準
電流とを比較し、その大小関係を出力する回路の改善に
関するものである。

【０００３】近年、半導体集積回路装置の高集積，高密
度化に伴い各種電子機器において、Ａ／Ｄコンバータ，
各種センサ回路及び神経回路網等が用いられ、それ等に
電流を検出する電流比較回路が組み込まれる。

【０００４】これによれば、電流入力コード回路により
コード化された被比較電流に直接依存する１〜ｎ倍に重
み付けされた定電流が比較回路に入力され、それが間接
的な比較対象になっている。このため、定電流源が増加
されると、その定電流を伝搬する信号配線が長くなり、
信号伝搬時間が増加することで、電流比較動作の高速化
の妨げとなる。

【０００５】そこで、定電流源の選択に係わり被比較電
流に直接依存することなく、間接的に選択された比較基
準電流と被比較電流とを直接比較することにより、その
比較動作の高速化及び比較精度の向上を図ることができ
る回路が望まれている。

【０００６】

【従来の技術】図９は、従来例に係る電流比較回路の説
明図である。例えば、コード化された被比較電流ｉｘを
その基準値と比較して「Ｈ」レベル又は「Ｌ」レベルの
電圧出力をする電流比較回路は、図９において、電流入
力コード回路１，定電流源選択回路２及び比較回路３か
ら成る。

【０００７】なお、定電流源選択回路２はｎ個の定電流
源Ｉ１〜Ｉｎ，ｎ型の電界効果トランジスタＴ１〜Ｔｎ
から成り、電流入力コード回路１で発生されたｎビット
のコードに基づいて１〜ｎ倍に重み付けされた定電流Σ
ｉを選択出力するものである。また、選択出力された定
電流ΣｉはスイッチングトランジスタＴ１〜Ｔｎのドレ
インＤが共通に接続された信号配線Ｌを介して当該選択
回路２の出力部ｏutに延在される。

【０００８】さらに、比較回路３はｐ型の電界効果トラ
ンジスタＴP1，ＴP2と定電流源Ｉ０から成り、該トラン
ジスタＴP1，ＴP2の各ゲートＧが接続されてカレントミ
ラー回路を構成する。また、両トランジスタＴP1，ＴP2
のソースＳが電源線ＶCCに接続され、一方のトランジス
タＴP1のドレインＤが定電流源選択回路２の出力部ｏut
に接続される。

【０００９】なお、他のトランジスタＴP2のドレインＤ
が定電流源Ｉ０に接続され、そのドレインＤと定電流源
Ｉ０との接続点が出力部ＯUTに延在される。当該回路の
機能は、被比較電流ｉｘが電流入力コード回路１により
ｎビットの電流コードに変換されると、そのｎビットの
電流コードに基づいてスイッチングトランジスタＴ１〜
Ｔｎがゲート制御され、その結果、選択出力された定電
流Σｉ，例えば、重み付けされた電流ｉ１が比較回路３
のトランジスタＴP1のドレイン・ソース間に流れること
で、カレントミラー接続されているトランジスタＴP2の
ドレイン・ソース間にｉ１＝ｉ２が流れる。

【００１０】これにより、その基準値となる定電流源Ｉ
０の電流ｉ０と比較され、その比較結果となる「Ｈ」レ
ベル又は「Ｌ」レベルの電圧が出力部ＯUTに出力され
る。

【００１１】

【発明が解決しようとする課題】ところで、従来例によ
れば、電流入力コード回路１によりコード化された被比
較電流ｉｘに直接依存する１〜ｎ倍に重み付けされた定
電流Σｉが信号配線Ｌを経て定電流源選択回路２の出力
部ｏutに至る。

【００１２】このため、当該電流比較回路の機能の向上
要求に伴い定電流源選択回路２の定電流源が増加される
と、その定電流Σｉを伝搬する信号配線Ｌが長くなり、
これにより浮遊容量や入力端子容量が増大する。このこ
とで、信号伝搬時間が増加することから当該電流比較回
路の全体的な電流比較時間が遅延し、電流比較動作の高
速化の妨げとなる。

【００１３】また、各スイッチングトランジスタＴ１〜
Ｔｎへの入力数，入力配線長等の増大により、入力容量
に極端な相違がある場合に、各トランジスタＴ１〜Ｔｎ
に供給されるゲート制御電圧が変動することにより、定
電流Σｉに誤差が介入することとなり、電流比較精度の
低下を招くという問題がある。

【００１４】なお、比較回路３のトランジスタ動作は、
トランジスタＴP1の形状やカレントミラー接続されてい
るトランジスタＴP2の形状により閾値電圧が固定される
ことから、パワーセイブ制御や電流利得の可変要求があ
った場合に対処することが困難となる。

【００１５】また、当該電流比較回路を神経回路（ニュ
ーロン）に適用する場合であって、その多層ネットワー
クを平面的なＬＳＩ装置に集積する要求があった場合
に、その閾値関数の調整が困難となるという問題があ
る。これは、各ニューロン毎の入力容量が広い範囲で変
動する状態が多くなることによる。

【００１６】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、定電流源の選択に係わり被比較電
流に直接依存することなく、間接的に選択された比較基
準電流と被比較電流とを直接比較することにより、その
比較動作の高速化及び比較精度の向上を図ることが可能
となる電流比較回路の提供を目的とする。

【００１７】

【課題を解決するための手段】図１〜３は、本発明に係
る電流比較回路の原理図（その１〜３）をそれぞれ示し
ている。

【００１８】本発明の第１の電流比較回路は、図１に示
すように、第１，第２の負荷素子11Ａ，11Ｂ，定電流源
選択回路１２，電流／電圧変換回路１３及び比較回路１
４を具備し、少なくとも、前記第１の負荷素子11Ａが電
流／電圧変換回路１３の第１の入力部in１に接続され、
前記第２の負荷素子11Ｂが定電流源選択回路１２の出力
部ｏutに接続され、前記定電流源選択回路１２の出力部
ｏutが電流／電圧変換回路１３の第２の入力部in２に接
続され、前記電流／電圧変換回路１３の第１の出力部ｏ
ut１が比較回路１４の第１の入力部in１に接続され、前
記電流／電圧変換回路１３の第２の出力部ｏut２が比較
回路１４の第２の入力部in２に接続され、前記電流／電
圧変換回路１３が被比較電流ｉｘと比較基準電流ｉｒと
に基づいて被比較電圧ｖｘを出力することを特徴とす
る。

【００１９】また、本発明の第２の電流比較回路は、第
１の電流比較回路において、前記電流／電圧変換回路１
３の第１，第２の出力部ｏut１，ｏut２に他の比較回路
１５が設けられ、前記電流／電圧変換回路１３の第１の
出力部ｏut１が該比較回路１５の第２の入力部in２に接
続され、前記電流／電圧変換回路１３の第２の出力部ｏ
ut２が該比較回路１５の第１の入力部in１に接続される
ことを特徴とする。

【００２０】なお、本発明の第１，第２の電流比較回路
において、前記電流／電圧変換回路１３が動作設定信号
Ｓｇに基づいて制御されることを特徴とする。さらに、
本発明の第１，第２の電流比較回路において、前記第
１，第２の負荷素子11Ａ，11Ｂが、ソースＳ及びゲート
Ｇを共に電源線ＶCC又はＧNDに接続した一導電型の電界
効果トランジスタＴＰ又は反対導電型の電界効果トラン
ジスタＴＮや、抵抗素子Ｒから成ることを特徴とする。

【００２１】また、本発明の第１，第２の電流比較回路
において、前記定電流源選択回路１２がｎ個の定電流源
Ｃ１〜Ｃｎとｎ個のスイッチング素子ＳＷ１〜ＳＷｎか
ら成り、前記ｎ個の定電流源Ｃ１〜Ｃｎの一端が共に接
続されて電源線ＶCC又はＧNDに接続され、前記ｎ個のス
イッチング素子ＳＷｎの一端が共に接続されて当該定電
流源選択回路１２の出力部ｏutに延在され、前記各定電
流源Ｃｎの他の一端が各スイッチング素子ＳＷｎに接続
され、前記ｎ個のスイッチング素子ＳＷ１〜ＳＷｎが電
流源選択データＤinに基づいて制御されることを特徴と
する。

【００２２】さらに、本発明の第１，第２の電流比較回
路において、前記電流／電圧変換回路１３が第１〜第６
のトランジスタｍ１〜ｍ６から成り、前記第１，第３，
第５のトランジスタｍ１，ｍ３，ｍ５が第１の入力部in
１と電源線ＶCC又はＧNDとの間に直列に接続され、か
つ、前記第２，第４，第６のトランジスタｍ２，ｍ４，
ｍ６が第２の入力部in２と電源線ＶCC又はＧNDとの間に
直列に接続され、前記第１のトランジスタｍ１のドレイ
ンＤが第３のトランジスタｍ３のソースＳに接続され、
かつ、該第１のトランジスタｍ１のゲートＧが第２，第
４のトランジスタｍ２，ｍ４のドレイン・ソース接続点
に接続され、前記第２のトランジスタｍ２のドレインＤ
が第４のトランジスタｍ４のソースＳに接続され、か
つ、該第２のトランジスタｍ２のゲートＧが第１，第３
のトランジスタｍ１，ｍ３のドレイン・ソース接続点に
接続され、前記第３のトランジスタｍ３のドレインＤが
第５のトランジスタｍ５のドレインＤに接続され、か
つ、該第３のトランジスタｍ３のゲートＧが第４のトラ
ンジスタｍ４のゲートＧに接続され、前記第４のトラン
ジスタｍ４のドレインＤが第６のトランジスタｍ６のド
レインＤに接続され、前記第５のトランジスタｍ５のソ
ースＳが第６のトランジスタｍ６のソースＳに接続され
て電源線ＶCC又はＧNDに接続され、かつ、該第５のトラ
ンジスタｍ５のゲートＧが第３，第５のトランジスタｍ
３，ｍ５の共通ドレイン接続点に接続されて第１の出力
部ｏut１に延在され、前記第６のトランジスタｍ６のゲ
ートＧが第４，第６のトランジスタｍ４，ｍ６の共通ド
レイン接続点に接続されて第２の出力部ｏut２に延在さ
れること特徴とする。

【００２３】また、本発明の第２の電流比較回路におい
て、前記比較回路１４や他の比較回路１５が第７〜第10
のトランジスタｍ７〜ｍ10から成り、前記第７〜第10の
トランジスタｍ７〜ｍ10の各ソースＳが電源線ＶCCやＧ
NDに接続され、前記第７のトランジスタｍ７のドレイン
Ｄが第８のトランジスタｍ８のドレインＤに接続され、
かつ、該第７のトランジスタｍ７のゲートＧが当該比較
回路１４の第１の入力部in１に延在され、前記第８のト
ランジスタｍ８のゲートＧが第10のトランジスタｍ10の
ゲートＧに接続されて第７，第８のトランジスタｍ７，
ｍ８の共通ドレインに接続され、前記第９のトランジス
タｍ９のドレインＤが第10のトランジスタｍ10のドレイ
ンＤに接続されて出力部ＯUTに延在されることを特徴と
する。

【００２４】なお、本発明の第１，第２の電流比較回路
において、前記第１，第３，第４，第８，第10のトラン
ジスタｍ１，ｍ３，ｍ４，ｍ８，ｍ10が一導電型の電界
効果トランジスタＴＰから成り、前記第２，第５，第
６，第７，第９のトランジスタｍ２，ｍ５，ｍ６，ｍ
７，ｍ９が反対導電型の電界効果トランジスタＴｎから
成ることを特徴とし、上記目的を達成する。

【００２５】

【作用】本発明の第１の電流比較回路によれば、図１
に示すように、第１，第２の負荷素子11Ａ，11Ｂ，定電
流源選択回路１２，電流／電圧変換回路１３及び比較回
路１４が具備され、定電流源選択回路１２に接続された
電流／電圧変換回路１３が被比較電流ｉｘと比較基準電
流ｉｒとに基づいて被比較電圧ｖｘを発生し、それを比
較回路１４に出力している。

【００２６】例えば、第２の負荷素子11Ｂを接続した定
電流源選択回路１２のｎ個のスイッチング素子ＳＷ１〜
ＳＷｎが電流源選択データＤinに基づいてＯＮ動作をす
ると、ｎ個の定電流源Ｃ１〜Ｃｎで選択された定電流源
に基づいて定電流Σｉが流れる。また、該定電流Σｉは
電流／電圧変換回路１３の第２のトランジスタｍ２のド
レイン・ソース間に流れる比較基準電流ｉｒとなる。

【００２７】一方，第１の負荷素子11Ａを接続した電流
／電圧変換回路１３の第１の入力部in１に被比較電流ｉ
ｘが流れると、先の比較基準電流ｉｒとの差が検出され
る。すなわち、第１，第２のトランジスタｍ１，ｍ２の
各ゲートＧが互いに交叉する状態で、第２，第１のトラ
ンジスタｍ２，ｍ１の共通ドレイン接続点に接続された
電流検出回路において、被比較電流ｉｘと比較基準電流
ｉｒとの差に基づく被比較電圧ｖｘとして，例えば、第
３，第５のトランジスタｍ３，ｍ５のドレインＤに非反
転電圧が出力され、それが比較回路１４の第１の入力部
in１に入力される。

【００２８】また、その相反性の電圧（以下反転電圧と
いう）が第４，第６のトランジスタｍ４，ｍ６の共通ド
レイン接続点に出力され、それが比較回路１４の第２の
入力部in２に入力される。これにより、比較回路１４で
はカレントミラー接続された第10のトランジスタｍ10に
電流ｉ１＝ｉ２が流れ、また、第９のトランジスタｍ９
のゲートＧに供給された反転電圧に基づく電流ｉ３とが
比較される結果、その比較結果電圧が第９，第10のトラ
ンジスタｍ９，ｍ10の共通ドレイン接続点に出力され
る。

【００２９】このため、定電流源選択回路１２の定電流
源Ｃ１〜Ｃｎが増加された場合であって、その定電流Σ
ｉを伝搬する信号配線が長くなり、これにより浮遊容量
や入力端子容量が増大した場合であっても、被比較電流
ｉｘの伝搬経路と比較基準電流ｉｒとなる定電流Σｉの
伝搬経路とが分離されるこから、従来例のような被比較
電流ｉｘによる電圧変動が極力抑制される。

【００３０】このことで、被比較電流ｉｘの信号伝搬時
間が極力低減されることから当該電流比較回路の全体的
な電流比較時間を短縮することができ、その電流比較動
作の高速化を図ることが可能となる。

【００３１】また、各スイッチング素子ＳＷ１〜ＳＷｎ
へのゲート入力数，入力配線長等の増大により、入力容
量に極端な相違が生じた場合であっても、被比較電流ｉ
ｘの伝搬経路と比較基準電流ｉｒの伝搬経路とが分離さ
れることで、各スイッチング素子ＳＷ１〜ＳＷｎに供給
されるゲート制御電圧の変動が被比較電流ｉｘの伝搬経
路に直接影響しない。また、定電流Σｉに介入した誤差
は、被比較電流ｉｘの伝搬経路による誤差と相殺され
る。これは、被比較電流ｉｘと比較基準電流ｉｒとの差
を採ることにより得られる。

【００３２】これにより、電圧変動の安定化が図られ、
電流比較精度の向上を図ることが可能となる。また、本
発明の第２の電流比較回路によれば、第１の電流比較回
路において、電流／電圧変換回路１３の第１，第２の出
力部ｏut１，ｏut２に比較回路１４とは別に他の比較回
路１５が設けられる。

【００３３】例えば、電流／電圧変換回路１３の出力を
反転入力をする方法，すなわち、電流／電圧変換回路１
３の第１の出力部ｏut１が該比較回路１５の第２の入力
部in２に接続され、電流／電圧変換回路１３の第２の出
力部ｏut２が該比較回路１５の第１の入力部in１に接続
される。

【００３４】このため、比較回路１４の出力部ｏutと他
の比較回路１５の出力部ｏutから相反性の比較結果電圧
を出力することができ、当該電流比較回路の機能の向上
を図ることが可能となる。

【００３５】なお、本発明の第１，第２の電流比較回路
において、電流／電圧変換回路１３が動作設定信号Ｓｇ
に基づいて制御される。例えば、第３，第４のトランジ
スタｍ３，ｍ４のゲートＧが動作設定信号Ｓｇに制御さ
れる。

【００３６】このため、カレントミラー接続された第５
のトランジスタｍ５と第７のトランジスタｍ７や、第６
のトランジスタｍ６と第９のトランジスタｍ９の形状に
より決定される各トランジスタ回路の閾値電圧が従来例
のように固定されることなく、動作設定信号Ｓｇにより
トランジスタ動作を自由に可変することが可能となる。

【００３７】これにより、パワーセイブ制御や電流利得
の可変要求があった場合に容易に対処することが可能と
なる。

【００３８】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図４〜８は、本発明の実施例に係る電
流比較回路を説明する図である。

【００３９】（１）第１の実施例の説明図４は、本発明の各実施例に係る電流比較回路の構成図
であり、図５はその動作説明図であり、図６は本発明の
第１の実施例に係るＡ／Ｄコンバータの構成図をそれぞ
れ示している。

【００４０】例えば、被比較電流ｉｘと基準比較電流ｉ
ｒとを比較して「Ｈ」レベル又は「Ｌ」レベルの電圧出
力をする電流比較回路は、図４において、第１，第２の
低インピーダンス負荷21Ａ，21Ｂ，定電流源選択回路１
２，電流／電圧変換回路１３及び比較回路１４から成
る。

【００４１】すなわち、第１，第２の低インピーダンス
負荷21Ａ，21Ｂは第１，第２の負荷素子11Ａ，11Ｂの一
実施例であり、ソースＳ及びゲートＧが共に電源線ＶCC
に接続された一導電型の電界効果トランジスタの一例と
なるｐ型の電界効果トランジスタＴP5やＴP6から成る。
また、ｐ型の電界効果トランジスタＴP5のドレインＤが
被比較電流ｉｘの入力ＩＮに延在する電流／電圧変換回
路１３の第１の入力部in１に接続される。

【００４２】また、ｐ型の電界効果トランジスタＴP6の
ドレインＤが比較基準電流ｉｒの伝搬経路に係る定電流
源選択回路１２の出力部ｏutに接続される。なお、第
１，第２の低インピーダンス負荷21Ａ，21Ｂは電源線Ｖ
CCや接地線ＧNDの電位設定により、ｎ型の電界効果トラ
ンジスタＴＮを用いても良く、さらに、多結晶シリコン
抵抗，拡散抵抗及び金属被膜抵抗等の抵抗素子Ｒを用い
ても良い。

【００４３】定電流源選択回路１２は，例えば、４個の
定電流源Ｃ１〜Ｃ４と４個のスイッチング素子ＳＷ１〜
ＳＷ４の一例となるｎ型の電界効果トランジスタＴN1〜
ＴN4から成る。また、４個の定電流源Ｃ１〜Ｃ４の一端
が共に接続されて接地線ＧNDに接続され、４個のトラン
ジスタＴN1〜ＴN4の各ドレインＤが共に接続されて当該
定電流源選択回路１２の出力部ｏutに延在され、各定電
流源Ｃ１〜Ｃ４の他の一端が各トランジスタＴN1〜ＴN4
の各ソースＳにそれぞれ接続される。なお、定電流源選
択回路１２の出力部ｏutが電流／電圧変換回路１３の第
２の入力部in２に接続され、４個のトランジスタＴN1〜
ＴN4が４ビットの電流源選択データＤinに基づいて制御
される。

【００４４】さらに、電流／電圧変換回路１３は第１〜
第４のトランジスタｍ１〜ｍ４の一例となるｐ型の電界
効果トランジスタ（以下単に第１〜第４のトランジスタ
という）ＴP1〜ＴP4と第５，第６のトランジスタｍ５〜
ｍ６の一例となるｎ型の電界効果トランジスタ（以下単
に第５，第６のトランジスタという）ＴN5，ＴN6から成
る。

【００４５】すなわち、第１，第３，第５のトランジス
タＴP1，ＴP3，ＴP5が第１の入力部in１と接地線ＧNDと
の間に直列に接続され、かつ、第２，第４，第６のトラ
ンジスタＴP2，ＴN4，ＴN6が第２の入力部in２と電源線
ＶCC又はＧNDとの間に直列に接続される。また、第１の
トランジスタＴP1のドレインＤが第３のトランジスタＴ
P3のソースＳに接続され、かつ、該第１のトランジスタ
ＴP1のゲートＧが第２，第４のトランジスタＴP2，ＴP4
のドレイン・ソース接続点に接続される。

【００４６】さらに、第２のトランジスタＴP2のドレイ
ンＤが第４のトランジスタＴP4のソースＳに接続され、
かつ、該第２のトランジスタＴP2のゲートＧが第１，第
３のトランジスタＴP1，ＴP3のドレイン・ソース接続点
に接続される。また、第３のトランジスタＴP3のドレイ
ンＤが第５のトランジスタＴN5のドレインＤに接続さ
れ、かつ、該第３のトランジスタＴP3のゲートＧが第４
のトランジスタＴP4のゲートＧに接続される。

【００４７】なお、第４のトランジスタＴP4のドレイン
Ｄが第６のトランジスタＴN6のドレインＤに接続され、
第５のトランジスタＴN5のソースＳが第６のトランジス
タＴN6のソースＳに接続されて接地線ＧNDに接続され
る。また、第５のトランジスタＴN5のゲートＧが第３，
第５のトランジスタＴP3，ＴP4のドレイン・ソースの接
続点に接続されて第１の出力部ｏut１に延在される。さ
らに、第６のトランジスタＴN6のゲートＧが第４，第６
のトランジスタＴP4，ＴN6のドレイン・ソースの接続点
に接続されて第２の出力部ｏut２に延在される。

【００４８】なお、電流／電圧変換回路１３の第１の出
力部ｏut１が比較回路１４の第１の入力部in１に接続さ
れ、その第２の出力部ｏut２が比較回路１４の第２の入
力部in２に接続される。また、第１〜第４のトランジス
タＴP1〜ＴP4の形状係数をそれぞれβｍ１〜βｍ４とし
た場合に、βｍ１≧βｍ３，βｍ２≧βｍ４，βｍ１≒
βｍ２，βｍ３≒βｍ４とする。

【００４９】これにより、動作設定信号Ｓｇの一例とな
るゲート制御信号を第３，第５のトランジスタＴP3，Ｔ
P4の共通ゲートＧに設定することにより、電流／電圧変
換回路１３の電流利得調整を行うことができ、該変換回
路１３から比較回路１４に被比較電流ｉｘと比較基準電
流ｉｒとに基づく被比較電圧ｖｘが出力される。

【００５０】比較回路１４は第７，第９のトランジスタ
ｍ７，ｍ９の一例となるｎ型の電界効果トランジスタ
（以下単に、第７，第９のトランジスタという）ＴN7，
ＴN9と、第８，第10のトランジスタｍ８，ｍ10の一例と
なるｐ型の電界効果トランジスタ（以下単に、第８，第
10のトランジスタという）ＴP8，ＴP10 から成る。

【００５１】すなわち、各トランジスタＴN7，ＴN9の各
ソースＳが接地線ＧNDに接続され、他のトランジスタＴ
P8，ＴP10 の各ソースＳが電源線ＶCCに接続される。ま
た、第７のトランジスタＴN7のドレインＤが第８のトラ
ンジスタＴP8のドレインＤに接続され、かつ、該第７の
トランジスタＴN7のゲートＧが当該比較回路１４の第１
の入力部in１に延在される。

【００５２】さらに、第８のトランジスタＴP8のゲート
Ｇが第10のトランジスタＴP10 のゲートＧに接続されて
第７，第８のトランジスタＴN7，ＴP8の共通ドレインに
接続される。また、第９のトランジスタＴN9のドレイン
Ｄが第10のトランジスタＴP10 のドレインＤに接続され
て出力部ＯUTに延在される。

【００５３】このようにして、本発明の各実施例に係る
電流比較回路によれば、図４に示すように、第１，第２
の低インピーダンス負荷21Ａ，21Ｂ，定電流源選択回路
１２，電流／電圧変換回路１３及び比較回路１４が具備
され、該定電流源選択回路１２に接続された電流／電圧
変換回路１３が被比較電流ｉｘと比較基準電流ｉ４とに
基づいて被比較電圧ｖｘを発生し、それを比較回路１４
に出力している。

【００５４】例えば、図５に示した電流比較回路の動作
説明図（その一部を等価回路に示す）において、第２の
低インピーダンス負荷21Ｂを接続した定電流源選択回路
１２の４個のスイッチング素子ＳＷ１〜ＳＷ４が電流源
選択データＤin＝「０１１０」に基づいてＯＮ動作をす
ると、４個の定電流源Ｃ１〜Ｃ４の中の定電流源Ｃ２，
Ｃ３が選択され、その定電流源Ｃ２，Ｃ３に基づいて定
電流Σｉが流れる。また、該定電流Σｉは電流／電圧変
換回路１３の第２のトランジスタＴP2のドレイン・ソー
ス間に流れる比較基準電流ｉｒとなる。

【００５５】一方，第１の低インピーダンス負荷21Ａを
接続した電流／電圧変換回路１３の第１の入力部in１に
被測定対象２２が接続され、それに被比較電流ｉｘが流
れると、先の比較基準電流ｉｒとの差が電流／電圧変換
回路１３により検出される。すなわち、第１，第２のト
ランジスタＴP1，ＴP2の各ゲートＧが互いに交叉する状
態で、第２，第１のトランジスタＴP2，ＴP1の共通ドレ
イン接続点に接続された電流検出回路において、被比較
電流ｉｘと比較基準電流ｉｒとの差に基づく被比較電圧
ｖｘとして，例えば、第３，第５のトランジスタＴP3，
ＴN5の共通ドレイン接続点に非反転電圧ｖx1が出力さ
れ、それが比較回路１４の第１の入力部in１に入力され
る。

【００５６】また、その相反性の電圧（以下反転電圧と
いう）ｖx2が第４，第６のトランジスタＴP4，ＴN6の共
通ドレイン接続点に出力され、それが比較回路１４の第
２の入力部in２に入力される。これにより、比較回路１
４ではカレントミラー接続された第10のトランジスタＴ
P10 に電流ｉ１＝ｉ２が流れ、また、第９のトランジス
タＴN9のゲートＧに供給された反転電圧ｖx2に基づく電
流ｉ３とが比較される結果、その比較結果電圧が第９，
第10のトランジスタＴN9，ＴP10 の共通ドレイン接続点
（出力部ＯUT）に出力される。

【００５７】例えば、比較基準電流ｉｒが被比較電流ｉ
ｘよりも大きい場合に、非反転電圧ｖx1が降下し、反対
に反転電圧ｖx2が上昇することから、第10のトランジス
タＴP10 に流れる電流ｉ１＝ｉ２が小さくなり、比較回
路１４の出力部ＯUTには「Ｌ」レベルの電圧が出力され
る。また、反対に比較基準電流ｉｒが被比較電流ｉｘよ
りも小さい場合には、非反転電圧ｖx1が上昇し、反対に
反転電圧ｖx2が降下することから、第10のトランジスタ
ＴP10 に流れる電流ｉ１＝ｉ２が多くなり、比較回路１
４の出力部ＯUTには「Ｈ」レベルの電圧が出力される。

【００５８】このため、定電流源選択回路１２の定電流
源Ｃ１〜Ｃ４が増加された場合であって、その定電流Σ
ｉを伝搬する信号配線が長くなり、これにより浮遊容量
や入力端子容量が増大した場合であっても、被比較電流
ｉｘの伝搬経路と比較基準電流ｉｒとなる定電流Σｉの
伝搬経路とが分離されるこから、従来例のような被比較
電流ｉｘによる電圧変動が極力抑制される。

【００５９】このことで、被比較電流ｉｘの信号伝搬時
間が極力低減されることから当該電流比較回路の全体的
な電流比較時間を短縮することができ、その電流比較動
作の高速化を図ることが可能となる。

【００６０】また、各スイッチング素子ＳＷ１〜ＳＷ４
へのゲート入力数，入力配線長等の増大により、入力容
量に極端な相違が生じた場合であっても、被比較電流ｉ
ｘの伝搬経路と比較基準電流ｉｒの伝搬経路とが分離さ
れることで、各スイッチング素子ＳＷ１〜ＳＷ４に供給
されるゲート制御電圧の変動が被比較電流ｉｘの伝搬経
路に直接影響しない。また、定電流Σｉに介入した誤差
は、被比較電流ｉｘの伝搬経路による誤差と相殺され
る。これは、被比較電流ｉｘと比較基準電流ｉｒとの差
を採ることにより可能となる。

【００６１】これにより、当該電流比較回路の電圧変動
の安定化が図られ、その電流比較精度の向上を図ること
が可能となる。また、本発明の電流比較回路において、
電流／電圧変換回路１３、第３，第４のトランジスタＴ
P3，ＴP4のゲートＧに動作設定信号Ｓｇが供給されるこ
とにより、カレントミラー接続された第５のトランジス
タＴN5と第７のトランジスタＴN7や、第６のトランジス
タＴN6と第９のトランジスタＴN9の形状により決定され
る各トランジスタ回路の閾値電圧が従来例のように固定
されることなく、動作設定信号Ｓｇによりトランジスタ
動作を自由に可変することが可能となる。

【００６２】これにより、パワーセイブ制御や電流利得
の可変要求があった場合に容易に対処することが可能と
なり、当該電流比較回路の機能の向上を図ることが可能
となる。

【００６３】なお、図６は本発明の第１の実施例に係る
Ａ／Ｄコンバータの構成図を示している。図６におい
て、Ａ／Ｄコンバータは、本発明の電流比較回路200 に
逐次変換順序回路23を接続したものである。また、電流
／電圧変換回路１３の第１，第２の出力部ｏut１，ｏut
２に他の比較回路１５を設けられる。なお、その内部構
成は比較回路１４と同様であるため、その説明を省略す
る。

【００６４】また、電流／電圧変換回路１３の第１の出
力部ｏut１を該比較回路１５の第２の入力部in２に接続
し、該電流／電圧変換回路１３の第２の出力部ｏut２を
該比較回路１５の第１の入力部in１に接続することによ
り、比較回路１４の出力部ｏutと他の比較回路１５の出
力部ｏutから相反性の比較結果電圧を差動出力すること
が可能となる。

【００６５】例えば、アナログ電流（被比較電流）ｉｘ
が電流比較回路200 に入力されると、逐次変換順序回路
23により発生した電流源選択データＤinが定電流源選択
回路１２が逐次入力され、その定電流Σｉに基づいて、
アナログ電流ｉｘが逐次比較される。

【００６６】これにより、その差動比較電圧ｖx1やｖx2
が逐次変換順序回路23に出力され、該順序回路23からＮ
ビットのデジタルデータＤOUT を出力することが可能と
なる。

【００６７】（２）第２の実施例の説明図６は、本発明の第２の実施例に係る電流検出回路の構
成図を示している。なお、第１の実施例と異なるのは第
２の実施例では、本発明の電流比較回路の定電流源選択
回路１２を取外し、入力端子Ｔ１，Ｔ２に測定回路201
を接続したものである。

【００６８】すなわち、測定回路201 は、電源線ＶCCと
接地線ＧNDとの間にブリッジ回路が構成され、そのａ点
が入力端子Ｔ１を経由して電流／電圧変換回路１３の第
１の入力部in１に接続され、そのｂ点が入力端子Ｔ２を
経由して電流／電圧変換回路１３の第２の入力部in２に
接続される。

【００６９】また、ブリッジ回路のｃ点とａ点との間に
電流発生素子２４が接続され、そのｃ点とｂ点との間に
基準回路素子２５が接続される。例えば、電流発生素子
２４には、被測定対象２６の性質により抵抗値が変化す
るものや、光電流効果等により直接，電流を発生するも
のが含まれる。さらに、基準回路素子２５には、基準抵
抗や温度補償用抵抗等が用いられる。

【００７０】なお、電源線ＶCCとａ点やｂ点との間には
それぞれ抵抗素子Ｒ11，Ｒ12が接続される。また、第１
の実施例のＡ／Ｄコンバータのように比較回路１４に加
えて、他の比較回路１５を設けても良い。

【００７１】このようにして、本発明の第２の実施例に
係る電流検出回路によれば、本発明の電流比較回路から
定電流源選択回路１２が取外され、その入力端子Ｔ１，
Ｔ２に測定回路201 が接続される。

【００７２】このため、基準回路素子２５に係る比較基
準電流ｉｒと被測定対象２６に係る被比較電流ｉｘとの
差の検出に基づく被比較電圧ｖｘとして，電流／電圧変
換回路１３の第３，第５のトランジスタＴP3，ＴN5の共
通ドレイン接続点に非反転電圧ｖx1が出力され、それが
比較回路１４の第１の入力部in１に入力される。

【００７３】また、その相反性の電圧（以下反転電圧と
いう）ｖx2が第４，第６のトランジスタＴP4，ＴN6の共
通ドレイン接続点に出力され、それが比較回路１４の第
２の入力部in２に入力される。これにより、比較回路１
４ではカレントミラー接続された第10のトランジスタＴ
P10 に電流ｉ１＝ｉ２が流れ、また、第９のトランジス
タＴN9のゲートＧに供給された反転電圧ｖx2に基づく電
流ｉ３とが比較される結果、その比較結果電圧が第９，
第10のトランジスタＴN9，ＴP10 の共通ドレイン接続点
（出力部ＯUT）に出力される（図４，５参照）。

【００７４】これにより、定電流源選択回路１２を取外
した電流比較回路を被測定対象２６の電流を検出する回
路に応用することが可能となる。（３）第３の実施例の説明図８は、本発明の第３の実施例に係る神経回路網の構成
図を示している。なお、第１，第２の実施例と異なるの
は第３の実施例では、本発明の電流比較回路の定電流源
選択回路１２を取外し、電流／電圧変換回路１３の第
１，第２の入力部（＋）in１，（−）in２に神経回路網
２７を接続し、さらに、比較回路１４，１５を差動出力
形式にしたニューロン（神経回路）203 に応用するもの
である。

【００７５】なお、ニューロン（神経回路）203 の出力
部（＋）ｏut１，（−）ｏut２がインバータＩN1，ＩN2
を介して神経回路網２７に延在され、Ｘ方向に設けられ
た神経回路網とＹ方向に設けられた神経回路網２７とが
交叉する位置にシナップス（抵抗素子）が接続される。

【００７６】また、ニューロン203 には閾値関数調整信
号が供給される。すなわち、電流／電圧変換回路１３の
第３，第４のトランジスタＴP3，ＴP4の共通ゲートＧ
に、動作設定信号Ｓｇの一例となる閾値関数調整信号が
供給されることにより、ニューロン203 の電流利得調整
を行うことができる。

【００７７】これにより、該変換回路１３から比較回路
１４に神経回路網２７で生じた被比較電流ｉｘと比較基
準電流ｉｒとなる他の神経回路網２７で生じた被比較電
流ｉｘとに基づく被比較電圧ｖｘが該ニューロン203 の
出力部（＋）ｏut１，（−）ｏut２に出力される。

【００７８】このようにして、本発明の第３の実施例に
係る神経回路網によれば、定電流源選択回路１２を取外
した電流比較回路であって、その電流／電圧変換回路１
３の第１，第２の入力部（＋）in１，（−）in２に神経
回路網２７が接続され、比較回路１４，１５を差動出力
形式にしたニューロン（神経回路）203 に応用される。

【００７９】このため、当該電流比較回路を神経回路網
に適用する場合において、その多層ネットワークを平面
的なＬＳＩ装置に集積する要求があった場合に、その閾
値関数の調整を容易に行うことが可能となる。これは、
各ニューロン毎の入力容量が広い範囲で変動するような
状態下で、閾値関数調整信号（動作設定信号Ｓｇ）を電
流／電圧変換回路１３の第３，第４のトランジスタＴP
3，ＴP4の共通ゲートＧに供給することにより、その電
流利得制御が可能となるためである。

【００８０】これにより、比較動作の高速化や比較精度
が高度化が要求される電子機器の電流比較回路に貢献す
るところが大きい。

【００８１】

【発明の効果】以上説明したように、本発明の電流比較
回路によれば、第１，第２の負荷素子，定電流源選択回
路，電流／電圧変換回路及び比較回路が具備され、定電
流源選択回路に接続された電流／電圧変換回路が被比較
電流と比較基準電流とに基づいて被比較電圧を発生し、
それが比較回路に出力される。

【００８２】このため、定電流源選択回路の定電流源が
増加された場合であって、その定電流を伝搬する信号配
線が長くなって、浮遊容量や入力端子容量が増大した場
合であっても、被比較電流の伝搬経路と比較基準電流と
なる定電流の伝搬経路とが分離されるこから、従来例の
ような被比較電流による電圧変動が極力抑制される。

【００８３】このことで、被比較電流の信号伝搬時間が
極力低減されることから当該電流比較回路の全体的な電
流比較時間を短縮することができ、その電流比較動作の
高速化を図ることが可能となる。

【００８４】また、定電流源選択回路の各スイッチング
素子のゲート入力数，入力配線長等の増大により、入力
容量に極端な相違が生じた場合であっても、被比較電流
の伝搬経路と比較基準電流の伝搬経路とが分離されるこ
とで、電圧変動の安定化が図られ、電流比較精度の向上
を図ることが可能となる。

【００８５】また、本発明の他の電流比較回路によれ
ば、電流／電圧変換回路の第１，第２の出力部に比較回
路とは別に他の比較回路が設けられる。このため、被比
較電流に係る差動出力電圧を得ることができ、当該電流
比較回路の機能の向上を図ることが可能となる。また、
本発明の電流比較回路において、電流／電圧変換回路が
動作設定信号に基づいて制御されるため、そのトランジ
スタ動作を自由に可変することが可能となる。

【００８６】これにより、パワーセイブ制御や電流利得
の可変要求があった場合に容易に対処することが可能と
なり、また、Ａ／Ｄコンバータ，各種センサ及び神経回
路網等において、低電圧高速動作及び低電力消費型の電
流比較回路装置の提供に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係る電流比較回路の原理図（その１）
である。

【図２】本発明に係る電流比較回路の原理図（その２）
である。

【図３】本発明に係る電流比較回路の原理図（その３）
である。

【図４】本発明の各実施例に係る電流比較回路の構成図
である。

【図５】本発明の各実施例に係る電流比較回路の動作説
明図である。

【図６】本発明の第１の実施例に係るＡ／Ｄコンバータ
の構成図である。

【図７】本発明の第２の実施例に係る電流検出回路の構
成図である。

【図８】本発明の第３の実施例に係る神経回路網の構成
図である。

【図９】従来例に係る電流比較回路の説明図である。

【符号の説明】

11Ａ，11Ｂ…第１，第２の負荷素子、１２…定電流源選択回路、１３…電流／電圧変換回路、１４…比較回路、１５…他の比較回路、ＳＷ１〜ＳＷｎ…スイッチング素子、Ｃ１〜Ｃｎ…定電流源、ＴＰ…一導電型の電界効果トランジスタ、Ｔｎ…反対導電型の電界効果トランジスタ、ｉｘ…被比較電流、ｉｒ…比較基準電流、Ｄ…電流源選択データ、Ｓｇ…動作設定信号、ｖｘ…被比較電圧、ＶCC又はＧND，ＶCC又やＧND…電源線。

Claims

(57)【特許請求の範囲】

【請求項１】第１，第２の負荷素子（11Ａ，11Ｂ），
定電流源選択回路（１２），電流／電圧変換回路（１
３）及び比較回路（１４）を具備し、少なくとも、前記
第１の負荷素子（11Ａ）が電流／電圧変換回路（１３）
の第１の入力部（in１）に接続され、前記第２の負荷素
子（11Ｂ）が定電流源選択回路（１２）の出力部（ｏu
t）に接続され、前記定電流源選択回路（１２）の出力
部（ｏut）が電流／電圧変換回路（１３）の第２の入力
部（in２）に接続され、前記電流／電圧変換回路（１
３）の第１の出力部（ｏut１）が比較回路（１４）の第
１の入力部（in１）に接続され、前記電流／電圧変換回
路（１３）の第２の出力部（ｏut２）が比較回路（１
４）の第２の入力部（in２）に接続され、前記電流／電
圧変換回路（１３）が被比較電流（ｉｘ）と比較基準電
流（ｉｒ）とに基づいて被比較電圧（ｖｘ）を出力する
ことを特徴とする電流比較回路。
【請求項２】請求項１記載の電流比較回路において、
前記電流／電圧変換回路（１３）の第１，第２の出力部
（ｏut１，ｏut２）に他の比較回路（１５）が設けら
れ、前記電流／電圧変換回路（１３）の第１の出力部
（ｏut１）が該比較回路（１５）の第２の入力部（in
２）に接続され、前記電流／電圧変換回路（１３）の第
２の出力部（ｏut２）が該比較回路（１５）の第１の入
力部（in１）に接続されることを特徴とする電流比較回
路。
【請求項３】請求項１記載の電流比較回路において、
前記電流／電圧変換回路（１３）が動作設定信号（Ｓ
ｇ）に基づいて制御されることを特徴とする電流比較回
路。
【請求項４】請求項１記載の電流比較回路において、
前記第１，第２の負荷素子（11Ａ，11Ｂ）が、ソース
（Ｓ）及びゲート（Ｇ）を共に電源線（ＶCC又はＧND）
に接続した一導電型の電界効果トランジスタ（ＴＰ）又
は反対導電型の電界効果トランジスタ（ＴＮ）や、抵抗
素子（Ｒ）から成ることを特徴とする電流比較回路。
【請求項５】請求項１記載の電流比較回路において、
前記定電流源選択回路（１２）がｎ個の定電流源（Ｃ１
〜Ｃｎ）とｎ個のスイッチング素子（ＳＷ１〜ＳＷｎ）
から成り、前記ｎ個の定電流源（Ｃ１〜Ｃｎ）の一端が
共に接続されて電源線（ＶCC又はＧND）に接続され、前
記ｎ個のスイッチング素子（ＳＷｎ）の一端が共に接続
されて当該定電流源選択回路（１２）の出力部（ｏut）
に延在され、前記各定電流源（Ｃｎ）の他の一端が各ス
イッチング素子（ＳＷｎ）に接続され、前記ｎ個のスイ
ッチング素子（ＳＷ１〜ＳＷｎ）が電流源選択データ
（Ｄin）に基づいて制御されることを特徴とする電流比
較回路。
【請求項６】請求項１記載の電流比較回路において、
前記電流／電圧変換回路（１３）が第１〜第６のトラン
ジスタ（ｍ１〜ｍ６）から成り、前記第１，第３，第５
のトランジスタ（ｍ１，ｍ３，ｍ５）が第１の入力部
（in１）と電源線（ＶCC又はＧND）との間に直列に接続
され、かつ、前記第２，第４，第６のトランジスタ（ｍ
２，ｍ４，ｍ６）が第２の入力部（in２）と電源線（Ｖ
CC又はＧND）との間に直列に接続され、前記第１のトランジスタ（ｍ１）のドレイン（Ｄ）が第
３のトランジスタ（ｍ３）のソース（Ｓ）に接続され、
かつ、該第１のトランジスタ（ｍ１）のゲート（Ｇ）が
第２，第４のトランジスタ（ｍ２，ｍ４）のドレイン・
ソース接続点に接続され、前記第２のトランジスタ（ｍ２）のドレイン（Ｄ）が第
４のトランジスタ（ｍ４）のソース（Ｓ）に接続され、
かつ、該第２のトランジスタ（ｍ２）のゲート（Ｇ）が
第１，第３のトランジスタ（ｍ１，ｍ３）のドレイン・
ソース接続点に接続され、前記第３のトランジスタ（ｍ３）のドレイン（Ｄ）が第
５のトランジスタ（ｍ５）のドレイン（Ｄ）に接続さ
れ、かつ、該第３のトランジスタ（ｍ３）のゲート
（Ｇ）が第４のトランジスタ（ｍ４）のゲート（Ｇ）に
接続され、前記第４のトランジスタ（ｍ４）のドレイン（Ｄ）が第
６のトランジスタ（ｍ６）のドレイン（Ｄ）に接続さ
れ、前記第５のトランジスタ（ｍ５）のソース（Ｓ）が第６
のトランジスタ（ｍ６）のソース（Ｓ）に接続されて電
源線（ＶCC又はＧND）に接続され、かつ、該第５のトラ
ンジスタ（ｍ５）のゲート（Ｇ）が第３，第５のトラン
ジスタ（ｍ３，ｍ５）の共通ドレイン接続点に接続され
て第１の出力部（ｏut１）に延在され、前記第６のトラ
ンジスタ（ｍ６）のゲート（Ｇ）が第４，第６のトラン
ジスタ（ｍ４，ｍ６）の共通ドレイン接続点に接続され
て第２の出力部（ｏut２）に延在されることを特徴とす
る電流比較回路。
【請求項７】請求項２記載の電流比較回路において、
前記比較回路（１４）や他の比較回路（１５）が第７〜
第10のトランジスタ（ｍ７〜ｍ10）から成り、前記第７
〜第10のトランジスタ（ｍ７〜ｍ10）の各ソース（Ｓ）
が電源線（ＶCCやＧND）に接続され、前記第７のトランジスタ（ｍ７）のドレイン（Ｄ）が第
８のトランジスタ（ｍ８）のドレイン（Ｄ）に接続さ
れ、かつ、該第７のトランジスタ（ｍ７）のゲート
（Ｇ）が当該比較回路（１４）の第１の入力部（in１）
に延在され、前記第８のトランジスタ（ｍ８）のゲートＧ）が第10の
トランジスタ（ｍ10）のゲートＧ）に接続されて第７，
第８のトランジスタ（ｍ７，ｍ８）の共通ドレインに接
続され、前記第９のトランジスタ（ｍ９）のドレイン（Ｄ）が第
10のトランジスタ（ｍ10）のドレイン（Ｄ）に接続され
て出力部（ＯUT）に延在されることを特徴とする電流比
較回路。
【請求項８】請求項６，７記載の電流比較回路におい
て、前記第１〜第４，第８，第10のトランジスタ（ｍ１
〜ｍ４，ｍ８，ｍ10）が一導電型の電界効果トランジス
タ（ＴＰ）から成り、前記第５，第６，第７，第９のト
ランジスタ（ｍ５，ｍ６，ｍ７，ｍ９）が反対導電型の
電界効果トランジスタ（Ｔｎ）から成ることを特徴とす
る電流比較回路。