JP3371847B2 - Impedance / voltage conversion device and its conversion method - Google Patents

Impedance / voltage conversion device and its conversion method

Info

Publication number
JP3371847B2
JP3371847B2 JP11002199A JP11002199A JP3371847B2 JP 3371847 B2 JP3371847 B2 JP 3371847B2 JP 11002199 A JP11002199 A JP 11002199A JP 11002199 A JP11002199 A JP 11002199A JP 3371847 B2 JP3371847 B2 JP 3371847B2
Authority
JP
Japan
Prior art keywords
impedance
voltage
output
circuit
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11002199A
Other languages
Japanese (ja)
Other versions
JP2000304786A (en
Inventor
良浩 廣田
松本  俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP11002199A priority Critical patent/JP3371847B2/en
Publication of JP2000304786A publication Critical patent/JP2000304786A/en
Application granted granted Critical
Publication of JP3371847B2 publication Critical patent/JP3371847B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の技術分野】本発明は、演算増幅器を用いてイン
ピーダンスを対応する電圧に変換するインピーダンス/
電圧(Z/V)変換装置に関し、特に、温度変化等の環
境変化及び装置自身の発熱等による出力電圧のドリフト
を防止することができるZ/V変換装置に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to impedance / impedance conversion of impedance into a corresponding voltage using an operational amplifier.
The present invention relates to a voltage (Z / V) converter, and more particularly, to a Z / V converter capable of preventing output voltage drift due to environmental changes such as temperature changes and heat generation of the device itself.

【0002】[0002]

【従来の技術】図6は、特開昭61−14578号公報
に開示された静電容量−電圧(C/V)変換装置の構成
を示す概略図である。この従来例の装置は、未知の静電
容量CxをC/V変換装置に接続するための信号線に浮
遊容量が重畳されること、及び、該信号線の移動や折り
曲げ等により浮遊容量が変化すること等によって、正確
なC/V変換ができないというという課題を解決するた
めに提案されたものであり、図示のように、交流信号発
生器OSと演算増幅器OPとの間に、信号線L1及びL
2を介して未知の容量Cxを接続し、これらの信号線L
1及びL2をシールド手段s1及びs2でシールドする
ことにより、浮遊容量Cs1、Cs2、Cs3の影響を
低減しようとするものである。なお、演算増幅器OPの
出力端子と反転入力端子との間には、抵抗Rfとコンデ
ンサCfとの並列回路からなる帰還回路が接続され、反
転増幅器の非反転入力端子、交流信号発生器OSの他
端、及びシールドs1及びs2は、接地されている。
2. Description of the Related Art FIG. 6 is a schematic diagram showing the configuration of a capacitance-voltage (C / V) converter disclosed in Japanese Patent Laid-Open No. 61-14578. In the device of this conventional example, stray capacitance is superimposed on a signal line for connecting an unknown capacitance Cx to a C / V converter, and the stray capacitance changes due to movement or bending of the signal line. This is proposed in order to solve the problem that accurate C / V conversion cannot be performed, and as shown in the figure, the signal line L1 is provided between the AC signal generator OS and the operational amplifier OP. And L
An unknown capacitance Cx is connected via 2 and these signal lines L
By shielding 1 and L2 with the shield means s1 and s2, it is intended to reduce the influence of the stray capacitances Cs1, Cs2, and Cs3. A feedback circuit composed of a parallel circuit of a resistor Rf and a capacitor Cf is connected between the output terminal and the inverting input terminal of the operational amplifier OP, and the non-inverting input terminal of the inverting amplifier and the AC signal generator OS are connected. The end and the shields s1 and s2 are grounded.

【0003】このような構成を有する図6のC/V変換
装置においては、負帰還回路を備えた演算増幅器の性質
上、演算増幅器OPの2つの入力端子はイマジナル・シ
ョート状態であり、これにより、2つの入力端子はほぼ
同一の電位(接地電位)となって浮遊容量Cs2は充電
されない。また、浮遊容量Cs3は、2つのシールド手
段s1及びs2の結合容量と考えられるが、該シールド
手段は共に接地されているので、これもまた充電される
ことがない。したがって、未知の静電容量Cxを接続す
るケーブルの浮遊容量による影響は低減されるので、静
電容量Cxに誘導される電荷と等しい電荷が帰還回路の
コンデンサCfに誘導され、結局、静電容量Cxに比例
する電圧 Vo=−(Cx/Cf)Vi [ただし、Viは交流信号発生器OSの出力電圧]が得
られる。
In the C / V converter of FIG. 6 having such a configuration, the two input terminals of the operational amplifier OP are in an imaginary short state due to the nature of the operational amplifier having the negative feedback circuit. The two input terminals have almost the same potential (ground potential), and the stray capacitance Cs2 is not charged. Further, the stray capacitance Cs3 is considered to be the coupling capacitance of the two shield means s1 and s2, but since the shield means is both grounded, it is also not charged. Therefore, the influence of the stray capacitance of the cable connecting the unknown capacitance Cx is reduced, so that the same charge as the charge induced in the capacitance Cx is induced in the capacitor Cf of the feedback circuit, and eventually the capacitance is increased. The voltage Vo =-(Cx / Cf) Vi proportional to Cx [where Vi is the output voltage of the AC signal generator OS] is obtained.

【0004】[0004]

【本発明が解決しようとする課題】しかしながら、図6
のC/V変換装置においては、未知の静電容量Cxが小
さくなると、浮遊容量の影響が顕在化し、正確なC/V
変換ができないという問題がある。また、静電容量Cx
の一方の電極がある電位にバイアスされているときに
は、該静電容量に交流を印加することができないため、
C/V変換が不可能であるという問題もある。さらに、
温度変化等の環境変化または装置の経年変化等によって
出力電圧Voがドリフトしてしまう恐れもある。例え
ば、未知の静電容量Cxが変化していないにも拘わら
ず、測定環境が高温時と低温時とで出力電圧Voのレベ
ルが相違してしまい、結局、未知の静電容量に正確に対
応する出力電圧を得ることができない場合がある。本発
明は、このような問題点を解決するために提案されたも
のであり、その目的は、Z/V変換装置おいて、被測定
インピーダンスを接続するための線上の浮遊容量による
影響を低減するとともに、周囲環境等によって生じる出
力電圧のドリフトを効果的に低減して、被測定インピー
ダンスに高精度に対応する出力電圧を得ることができる
ようにすることである。
However, as shown in FIG.
In the C / V converter of, when the unknown capacitance Cx becomes small, the effect of the stray capacitance becomes apparent, and the accurate C / V
There is a problem that conversion is not possible. Also, the capacitance Cx
When one of the electrodes is biased to a certain potential, it is not possible to apply an alternating current to the capacitance,
There is also a problem that C / V conversion is impossible. further,
There is a possibility that the output voltage Vo may drift due to environmental changes such as temperature changes or aged deterioration of the device. For example, although the unknown capacitance Cx does not change, the level of the output voltage Vo is different between when the measurement environment is at high temperature and when it is at low temperature, and in the end, the unknown capacitance is accurately handled. It may not be possible to obtain the output voltage to be used. The present invention has been proposed to solve such a problem, and an object thereof is to reduce the influence of stray capacitance on a line for connecting an impedance to be measured in a Z / V converter. At the same time, it is possible to effectively reduce the drift of the output voltage caused by the surrounding environment or the like, and to obtain the output voltage that corresponds to the impedance to be measured with high accuracy.

【0005】[0005]

【課題を解決するための手段】上記した目的を達成する
ために、本発明のインピーダンス/電圧(Z/V)変換
装置は、演算増幅器と、演算増幅器の反転入力端子に接
続された既知の値のインピーダンスと、第1の信号線に
よって演算増幅器の反転入力端子と接続されるスイッチ
回路と、スイッチ回路を介して、演算増幅器の反転入力
端子と出力端子との間に選択的に接続される被測定イン
ピーダンス及び既知の値のダミー・インピーダンスと、
第1の信号線の少なくとも一部をシールドし、かつ演算
増幅器の非反転入力端子に接続された第1のシールド
と、演算増幅器の非反転入力端子と第1のシールドとに
接続された発振器とを含んでいることを特徴としてい
る。
In order to achieve the above object, the impedance / voltage (Z / V) converter of the present invention comprises an operational amplifier and a known value connected to the inverting input terminal of the operational amplifier. Impedance, a switch circuit connected to the inverting input terminal of the operational amplifier by the first signal line, and a switch circuit selectively connected between the inverting input terminal and the output terminal of the operational amplifier via the switch circuit. The measured impedance and a dummy impedance of known value,
A first shield that shields at least a part of the first signal line and is connected to the non-inverting input terminal of the operational amplifier; and an oscillator connected to the non-inverting input terminal of the operational amplifier and the first shield. It is characterized by including.

【0006】本発明の好適な実施例においては、インピ
ーダンス/電圧変換装置は、スイッチ回路と被測定イン
ピーダンスとを接続する信号線の少なくとも一部をシー
ルドする第2のシールドと、スイッチ回路とダミー・イ
ンピーダンスとを接続する信号線の少なくとも一部をシ
ールドする第3のシールドと、既知の値のインピーダン
スと演算増幅器の反転入力端子とを接続する信号線の少
なくとも一部をシールドする第4のシールドとを含み、
第2〜第4のシールドの内、少なくとも1つのシールド
が演算増幅器の非反転入力端子に接続されていることが
好ましい。また、被測定インピーダンス及びダミー・イ
ンピーダンスが共に同一特性であり、かつ同一の条件下
にさらされていることが好ましい。
In a preferred embodiment of the present invention, the impedance / voltage conversion device includes a second shield for shielding at least a part of a signal line connecting the switch circuit and the impedance to be measured, the switch circuit and the dummy circuit. A third shield that shields at least a part of the signal line that connects the impedance, and a fourth shield that shields at least a part of the signal line that connects the impedance of a known value and the inverting input terminal of the operational amplifier. Including,
At least one of the second to fourth shields is preferably connected to the non-inverting input terminal of the operational amplifier. Further, it is preferable that the measured impedance and the dummy impedance both have the same characteristic and are exposed to the same condition.

【0007】さらに、本発明の好適な実施例において
は、インピーダンス/電圧変換装置はさらに、演算増幅
器の出力に接続される交流/直流変換回路と、交流/直
流変換回路の出力に接続されるサンプルホールド回路
と、交流/直流変換回路の出力とサンプルホールド回路
の出力とに接続される減算回路と、スイッチ回路、サン
プルホールド回路、及び減算回路を制御する制御回路と
を備えることが好ましい。これにより、ドリフト成分が
除去された出力を得ることができる。なお、サンプリン
グホールド回路の代わりに、交流/直流変換回路の出力
と絶対値が等しく極性が反対のバイアス電圧を出力する
バイアス電圧発生回路を用い、減算回路の代わりに加算
回路を用いても良い。
Furthermore, in a preferred embodiment of the present invention, the impedance / voltage converter further comprises an AC / DC converter circuit connected to the output of the operational amplifier and a sample connected to the output of the AC / DC converter circuit. It is preferable to include a hold circuit, a subtraction circuit connected to the output of the AC / DC conversion circuit and the output of the sample hold circuit, a switch circuit, a sample hold circuit, and a control circuit for controlling the subtraction circuit. This makes it possible to obtain an output from which the drift component has been removed. Instead of the sampling and holding circuit, a bias voltage generating circuit that outputs a bias voltage whose absolute value is equal to and opposite in polarity to the output of the AC / DC converting circuit may be used, and an adding circuit may be used instead of the subtracting circuit.

【0008】上記した目的を達成するために、本発明の
被測定インピーダンス値を電圧に変換するインピーダン
ス/電圧変換方法においては、反転入力端子に既知の値
のインピーダンスが接続されかつ非反転入力端子に発振
器が接続された演算増幅器の反転入力端子と出力端子と
の間に、ダミー・インピーダンスを接続し、ダミー・イ
ンピーダンス接続時の演算増幅器の出力を交流/直流変
換して、ダミー・インピーダンスに対応する直流電圧を
得、ダミー・インピーダンスに対応する直流電圧をサン
プルホールドし、演算増幅器の反転入力端子と出力端子
との間に被測定インピーダンスを接続し、被測定インピ
ーダンス接続時の演算増幅器の出力を交流/直流変換し
て、被測定インピーダンスに対応する直流電圧を得、被
測定インピーダンスに対応する直流電圧からサンプルホ
ールドされたダミー・インピーダンスに対応する電圧を
減算することからなり、ドリフト成分が除去された出力
を得ることができるようにしたことを特徴としている。
なお、ダミー・インピーダンスに対応する直流電圧をサ
ンプルホールドする代わりに、該直流電圧に絶対値が等
しく極性が反対のバイアス電圧を発生し、かつ、被測定
インピーダンスに対応する直流電圧からサンプルホール
ドされたダミー・インピーダンスに対応する電圧を減算
する代わりに、被測定インピーダンスに対応する直流電
圧と発生されたバイアス電圧とを加算してもよい。
In order to achieve the above-mentioned object, in the impedance / voltage conversion method of the present invention for converting the impedance value to be measured into a voltage, an impedance having a known value is connected to the inverting input terminal and the non-inverting input terminal is connected. A dummy impedance is connected between the inverting input terminal and the output terminal of the operational amplifier to which the oscillator is connected, and the output of the operational amplifier when connecting the dummy impedance is converted to AC / DC to correspond to the dummy impedance. Obtain the DC voltage, sample and hold the DC voltage corresponding to the dummy impedance, connect the impedance to be measured between the inverting input terminal and the output terminal of the operational amplifier, and connect the output of the operational amplifier to AC when connecting the impedance to be measured. / DC conversion to obtain the DC voltage corresponding to the impedance to be measured and the impedance to be measured It is characterized in that to be able to from the corresponding DC voltage consists in subtracting the voltage corresponding to the sampled and held dummy impedance, obtain an output drift component has been removed.
Instead of sample-holding the DC voltage corresponding to the dummy impedance, a bias voltage whose absolute value is equal to and opposite in polarity to the DC voltage is generated, and the DC voltage corresponding to the measured impedance is sample-held. Instead of subtracting the voltage corresponding to the dummy impedance, the DC voltage corresponding to the measured impedance and the generated bias voltage may be added.

【0009】[0009]

【発明の実施の形態】図1は、本発明のZ/V変換装置
の原理構成を示している。このZ/V変換装置において
は、インピーダンス値Zxを測定すべき対象物である被
測定インピーダンス6が、シールド7が施された信号線
5を介して演算増幅器1の反転入力端子(−)に接続さ
れ、該演算増幅器1の出力端子と反転入力端子との間に
既知のインピーダンス値Zfの帰還インピーダンス3が
接続され、非反転入力端子(+)に発振器4及びシール
ド7が接続されている。また、演算増幅器1の出力端子
には、整流平滑回路等からなる交流/直流変換回路(A
C/DC)2が接続されている。図1に示したZ/V変
換装置においては、負帰還回路を有する演算増幅器の性
質上、演算増幅器1の反転及び非反転入力端子はイマジ
ナル・ショート状態であるため、これらは実質的に同電
位となる。したがって、信号線5とシールド7とが同電
位となるから、これらの間に生じる浮遊容量が充電され
ることがなく、演算増幅器1の入力端子には浮遊容量に
よる影響が生じることがない。これは、信号線5の長さ
に無関係に成立し、また、信号線5の移動、折り曲げ等
に関係なく成立する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the principle configuration of a Z / V converter according to the present invention. In this Z / V converter, the measured impedance 6, which is the object whose impedance value Zx is to be measured, is connected to the inverting input terminal (-) of the operational amplifier 1 via the signal line 5 provided with the shield 7. The feedback impedance 3 having a known impedance value Zf is connected between the output terminal and the inverting input terminal of the operational amplifier 1, and the oscillator 4 and the shield 7 are connected to the non-inverting input terminal (+). The output terminal of the operational amplifier 1 has an AC / DC conversion circuit (A
C / DC) 2 is connected. In the Z / V converter shown in FIG. 1, due to the nature of the operational amplifier having the negative feedback circuit, the inverting and non-inverting input terminals of the operational amplifier 1 are in an imaginary short state, so that they are substantially at the same potential. Becomes Therefore, since the signal line 5 and the shield 7 have the same potential, the stray capacitance generated between them is not charged and the input terminal of the operational amplifier 1 is not affected by the stray capacitance. This is established regardless of the length of the signal line 5, and is established regardless of the movement or bending of the signal line 5.

【0010】更に詳細に説明すると、図1に示したZ/
V変換回路において、演算増幅器1の2つの入力端子が
イマジナル・ショート状態であるため、その反転入力端
子の電圧Vmは、発振器4の発振出力電圧Viと等しく
なる。そして、被測定インピーダンス6に流れる電流i
1及び帰還インピーダンス3に流れる電流i2は、演算増
幅器1から出力される交流電圧をVoとすると、以下の
ように表される。 i1=−Vm/Zx=−Vi/Zx i2=(Vm−Vo)/Zf=(Vi−Vo)/Zf ここで、演算増幅器がその性質上、高入力インピーダン
ス特性を有しているから、i1=i2であり、よって Vo=Vi(1+Zf/Zx) (1) が得られる。
Explaining in more detail, Z / shown in FIG.
In the V conversion circuit, since the two input terminals of the operational amplifier 1 are in the imaginary short-circuit state, the voltage Vm at the inverting input terminal becomes equal to the oscillation output voltage Vi of the oscillator 4. Then, the current i flowing through the measured impedance 6
The current i 2 flowing through 1 and the feedback impedance 3 is expressed as follows, where Vo is the AC voltage output from the operational amplifier 1. i 1 = −Vm / Zx = −Vi / Zx i 2 = (Vm−Vo) / Zf = (Vi−Vo) / Zf Here, the operational amplifier has a high input impedance characteristic by its nature. , I 1 = i 2 , and thus Vo = Vi (1 + Zf / Zx) (1) is obtained.

【0011】したがって、図1のZ/V変換装置によれ
ば、被測定インピーダンスZxに依存して変化する交流
電圧Voを演算増幅器1から出力することができ、しか
も、演算増幅器1の2つの入力端子のイマジナル・ショ
ート状態により、信号線5に生じる浮遊容量が該入力端
子の間に現れることがないので、被測定インピーダンス
Zxの値に正確に対応した交流電圧Voを出力すること
ができる。よって、図6に示した従来例のC/V変換装
置に比べて、より正確に被測定インピーダンスZxに対
応する交流電圧Voを出力することができる。そして、
演算増幅器1からの交流電圧Voを整流平滑回路等の交
流/直流(AC/DC)変換回路2を介することによ
り、該交流電圧Voの振幅に対応した直流電圧Voutが
出力される。この直流出力電圧Voutのレベルの変化に
より、被測定インピーダンスZxの変化の状態を検出す
ることができ、更には、必要に応じて適宜の演算手段を
付加することにより、被測定インピーダンスZxの値を
逆算することができる。
Therefore, according to the Z / V converter of FIG. 1, the AC voltage Vo that changes depending on the impedance Zx to be measured can be output from the operational amplifier 1, and the two inputs of the operational amplifier 1 are also provided. Due to the imaginary short-circuited state of the terminals, the stray capacitance generated in the signal line 5 does not appear between the input terminals, so that it is possible to output the AC voltage Vo that accurately corresponds to the value of the measured impedance Zx. Therefore, the AC voltage Vo corresponding to the measured impedance Zx can be more accurately output as compared with the conventional C / V conversion device shown in FIG. And
By passing the AC voltage Vo from the operational amplifier 1 through an AC / DC (AC / DC) conversion circuit 2 such as a rectifying / smoothing circuit, a DC voltage Vout corresponding to the amplitude of the AC voltage Vo is output. The change state of the measured impedance Zx can be detected by the change of the level of the DC output voltage Vout, and further, the value of the measured impedance Zx can be calculated by adding an appropriate calculation means as necessary. Can be calculated backwards.

【0012】ところで、演算増幅器1の帰還回路に挿入
されたインピーダンス3を被測定インピーダンス(Z
x)とし、反転入力端子とグランドとの間に接続された
インピーダンス6を既知のインピーダンス(Zf)とし
た場合、演算増幅器1の出力Voは、式(1)から、 Vo=Vi(1+Zx/Zf) (2) と表される。式(2)から明らかなように、被測定イン
ピーダンスと既知のインピーダンスとの接続位置を取り
替えても、被測定インピーダンス値Zxに対応する交流
電圧Vo及び直流電圧Voutを得ることができる。
By the way, the impedance 3 inserted in the feedback circuit of the operational amplifier 1 is converted into the measured impedance (Z
x) and the impedance 6 connected between the inverting input terminal and the ground is a known impedance (Zf), the output Vo of the operational amplifier 1 is Vo = Vi (1 + Zx / Zf) from the equation (1). ) (2) As is clear from the equation (2), the AC voltage Vo and the DC voltage Vout corresponding to the measured impedance value Zx can be obtained even if the connection positions of the measured impedance and the known impedance are exchanged.

【0013】図2は、本発明のZ/V変換装置の第1の
実施例を示す概略図である。この実施例は、図1に原理
構成を示したZ/V変換装置に基づいて構成されたもの
であるが、さらに、環境変化や装置自身の発熱による出
力電圧のドリフトを防止することができるよう構成され
ている。図2においては、図1と同一又は同様の構成要
素には、同一の参照符号を付している。図2に示した第
1の実施例においては、図1のZ/V変換装置におい
て、値Zxの被測定インピーダンス6と既知の値Zfの
インピーダンス3との接続位置を変更するとともに、既
知の値Zdのダミー・インピーダンス8と、被測定イン
ピーダンス6及びダミー・インピーダンス8を選択的に
演算増幅器1の反転入力端子及び出力端子の間に接続す
るためのスイッチ回路9と、交流/直流変換回路2の出
力をサンプリングしてホールドするサンプルホールド回
路10と、該サンプルホールド回路の出力並びに交流/
直流変換回路2の出力Voutが入力される減算回路11
と、スイッチ回路9、サンプルホールド回路(SH)1
0及び減算回路11の動作を制御する制御回路12とを
付加したことを特徴としている。
FIG. 2 is a schematic diagram showing a first embodiment of the Z / V converter of the present invention. Although this embodiment is constructed based on the Z / V conversion device whose principle configuration is shown in FIG. 1, it is possible to further prevent the output voltage from drifting due to environmental changes or heat generation of the device itself. It is configured. In FIG. 2, the same or similar components as in FIG. 1 are designated by the same reference numerals. In the first embodiment shown in FIG. 2, in the Z / V converter of FIG. 1, the connection position between the measured impedance 6 of the value Zx and the impedance 3 of the known value Zf is changed and the known value is changed. The dummy impedance 8 of Zd, a switch circuit 9 for selectively connecting the measured impedance 6 and the dummy impedance 8 between the inverting input terminal and the output terminal of the operational amplifier 1, and the AC / DC conversion circuit 2 A sample and hold circuit 10 for sampling and holding an output, and an output of the sample and hold circuit and an alternating current /
Subtraction circuit 11 to which output Vout of DC conversion circuit 2 is input
And a switch circuit 9 and a sample hold circuit (SH) 1
0 and a control circuit 12 for controlling the operation of the subtraction circuit 11 are added.

【0014】図2においては、スイッチ回路9は被測定
インピーダンス6と演算増幅器1とを接続する信号線に
挿入されており、スイッチ回路9の両側の信号線51
2にシールド71、72を施し、かつこれら信号線とシ
ールドとの間の浮遊容量による影響を低減するために、
シールド71及び72を発振器4に接続された演算増幅器
1の非反転入力端子に接続している。そして、ダミー・
インピーダンス8を被測定インピーダンス6と同一環境
に置くことが好ましいため、スイッチ回路9とダミー・
インピーダンス8とを接続する線5dを、信号線51と同
一長とするとともに演算増幅器1の非反転入力端子(及
び発振器4)に接続したシールド7dでシールドしてい
る。なお、ダミー・インピーダンス8及び被測定インピ
ーダンス6とは、互いに抵抗同士か又は容量同士である
等の同一特性であることが好ましい。また、スイッチ回
路9を、演算増幅器1の反転入力端子の間近、または被
測定インピーダンス6及びダミー・インピーダンス8の
間近に配置することもできる。前者の場合は、信号線5
1及びシールド71が不要となり、後者の場合は、信号線
2、5d及びシールド72、7dが不要となる。
In FIG. 2, the switch circuit 9 is inserted in the signal line connecting the measured impedance 6 and the operational amplifier 1, and the signal lines 5 1 on both sides of the switch circuit 9 are
In order to apply the shields 7 1 and 7 2 to 5 2 and reduce the influence of the stray capacitance between these signal lines and the shield,
The shields 7 1 and 7 2 are connected to the non-inverting input terminal of the operational amplifier 1 connected to the oscillator 4. And a dummy
Since it is preferable to place the impedance 8 in the same environment as the measured impedance 6, the switch circuit 9 and the dummy
The line 5 d connecting to the impedance 8 has the same length as the signal line 5 1 and is shielded by the shield 7 d connected to the non-inverting input terminal (and the oscillator 4) of the operational amplifier 1. The dummy impedance 8 and the measured impedance 6 preferably have the same characteristics such as resistance or capacitance. Further, the switch circuit 9 can be arranged near the inverting input terminal of the operational amplifier 1 or near the impedance 6 to be measured and the dummy impedance 8. In the former case, signal line 5
1 and the shield 7 1 are unnecessary, and in the latter case, the signal lines 5 2 and 5 d and the shields 7 2 and 7 d are unnecessary.

【0015】図3は、図2に示したZ/V変換装置の制
御回路12から出力される制御信号S9、S10、S11
出力タイミングを示している。制御信号S9は、スイッ
チ回路9に供給され、高レベルの場合にダミー・インピ
ーダンス8側に、低レベルの場合に被測定インピーダン
ス6側に、演算増幅器1の反転入力端子が接続されるよ
う、スイッチ回路を制御する。制御信号S10は、サンプ
ルホールド回路10に供給され、高レベルの場合にサン
プルホールド回路を動作させて、交流/直流変換回路2
の出力Voutのサンプリング・ホールドを行う。制御信
号S11は、減算回路11に供給され、高レベルの場合に
減算動作を実行するよう、減算回路11を制御する。
FIG. 3 shows the output timing of the control signals S 9 , S 10 , S 11 output from the control circuit 12 of the Z / V converter shown in FIG. The control signal S 9 is supplied to the switch circuit 9 so that the inverting input terminal of the operational amplifier 1 is connected to the dummy impedance 8 side when the level is high and to the measured impedance 6 side when the level is low. Control the switch circuit. The control signal S 10 is supplied to the sample hold circuit 10, and when the signal is at a high level, the sample hold circuit is operated to operate the AC / DC conversion circuit 2
The output Vout of is sampled and held. The control signal S 11 is supplied to the subtraction circuit 11 and controls the subtraction circuit 11 so as to execute the subtraction operation when it is at a high level.

【0016】図2及び図3を参照して、本発明の第1の
実施例の動作を説明する。まず、測定動作を時点t0
開始すると、制御回路12は、制御信号S9を高レベル
にして、スイッチ回路9をダミー・インピーダンス8側
(点線の位置)に切り替えるとともに、時点t1におい
て制御信号S10を高レベルにして、サンプルホールド回
路10中のゲートをオンにしてサンプリング及びホール
ド動作を実行させる。これにより、ダミー・インピーダ
ンスZdに対応する直流電圧Vout(=Vout-d(t))が
交流/直流変換回路2から出力されて、サンプルホール
ド回路10のコンデンサに蓄積すなわちホールドされ
る。次に、時点t2において、制御信号S9を低レベルに
戻してスイッチ回路9を被測定インピーダンス6側に接
続し、これにより、交流/直流変換回路2から被測定イ
ンピーダンスZxに対応する直流電圧Vout(=Vout-x
(t))が出力される。このとき、制御信号S10が低レベル
を保持しているので、サンプルホールド回路10のゲー
トはオフ状態を保持し、したがってホールド電圧はダミ
ー・インピーダンスZdに対応する電圧Vout-d(t)を保
持する。
The operation of the first embodiment of the present invention will be described with reference to FIGS. First, when the measurement operation is started at the time point t 0 , the control circuit 12 sets the control signal S 9 to a high level to switch the switch circuit 9 to the dummy impedance 8 side (the position of the dotted line), and controls at the time point t 1 . The signal S 10 is set to a high level to turn on the gate in the sample hold circuit 10 to execute the sampling and holding operation. As a result, the DC voltage Vout (= Vout-d (t)) corresponding to the dummy impedance Zd is output from the AC / DC conversion circuit 2 and accumulated or held in the capacitor of the sample hold circuit 10. Next, at time t 2 , the control signal S 9 is returned to the low level to connect the switch circuit 9 to the measured impedance 6 side, whereby the DC voltage corresponding to the measured impedance Zx from the AC / DC conversion circuit 2 is obtained. Vout (= Vout-x
(t)) is output. At this time, since the control signal S 10 holds the low level, the gate of the sample hold circuit 10 holds the off state, and therefore the hold voltage holds the voltage Vout-d (t) corresponding to the dummy impedance Zd. To do.

【0017】そして、制御回路12は、時点t3におい
て、制御信号S11を高レベルとし、これにより、減算回
路11が、被測定インピーダンスZxに対応する直流電
圧Vout-x(t)からサンプルホールド回路10にホールド
された電圧Vout-d(t)を差し引いて、差の電圧V V=Vout-x(t)−Vout-d(t) (3) を出力する。なお、時点t0とt1とのタイムラグ及び時
点t2とt3とのタイムラグは、スイッチ回路9を切り替
えてから交流/直流変換回路2の出力電圧が安定するま
でに時間を要するために、設けたものである。
Then, the control circuit 12 sets the control signal S 11 to the high level at the time point t 3 , so that the subtraction circuit 11 samples and holds from the DC voltage Vout-x (t) corresponding to the measured impedance Zx. The voltage Vout-d (t) held in the circuit 10 is subtracted, and the difference voltage VV = Vout-x (t) -Vout-d (t) (3) is output. The time lag between the time points t 0 and t 1 and the time lag between the time points t 2 and t 3 require time from the switching of the switch circuit 9 until the output voltage of the AC / DC conversion circuit 2 stabilizes. It is provided.

【0018】ところで、式(3)におけるVout-x(t)及
びVout-d(t)には、環境温度の変化や装置自身の発熱等
によって生じるドリフト成分が含まれているが、該ドリ
フト成分は、Vout-x(t)及びVout-d(t)共に同一の値Δ
V(t)である。すなわち、 Vout-x(t)=Vout-x+ΔV(t) Vout-d(t)=Vout-d+ΔV(t) ∴V=Vout-x−Vout-d (4) ただし、Vout-x及びVout-dは、出力電圧Voutにドリ
フト成分が含まない場合の真の被測定インピーダンスZ
x及びZdに対応する出力電圧を表すものとする。これ
は、被測定インピーダンスZx(及びダミー・インピー
ダンスZd)の値に拘わらず成り立つことである。した
がって、Vout-x及びVout-dの差で表される電圧V(式
(4))には環境変化等によって生じるドリフト成分が
含まれないので、減算回路11から、被測定インピーダ
ンスZxの変化に追随して変化する出力電圧Vを得るこ
とができる。なお、被測定インピーダンスZxの変化を
継続的に監視する必要がある場合は、サンプルホールド
回路10のホールド電圧Vout-d(t)が自然放電等により
低下することを考慮して、時点t4でスイッチ回路9を
ダミー・インピーダンスZd側に再度接続して、上記し
た動作を適宜の周期で繰り返せばよい。これにより、ホ
ールド電圧Vout-d(t)がダミー・インピーダンスZdに
常に正確に対応したものとなる。
By the way, Vout-x (t) and Vout-d (t) in the equation (3) include a drift component caused by a change in environmental temperature or heat generation of the device itself. Is the same value Δ for both Vout-x (t) and Vout-d (t).
It is V (t). That is, Vout-x (t) = Vout-x + ΔV (t) Vout-d (t) = Vout-d + ΔV (t) ∴V = Vout-x-Vout-d (4) However, Vout-x and Vout-d Is the true measured impedance Z when the output voltage Vout does not include a drift component.
Let us denote the output voltage corresponding to x and Zd. This is true regardless of the value of the measured impedance Zx (and the dummy impedance Zd). Therefore, the voltage V (equation (4)) represented by the difference between Vout-x and Vout-d does not include a drift component caused by a change in the environment, so that the subtraction circuit 11 changes the measured impedance Zx. It is possible to obtain the output voltage V that changes following the change. In addition, when it is necessary to continuously monitor the change in the impedance Zx to be measured, at the time t 4 , considering that the hold voltage Vout-d (t) of the sample hold circuit 10 decreases due to spontaneous discharge or the like. It suffices to reconnect the switch circuit 9 to the dummy impedance Zd side and repeat the above operation at an appropriate cycle. As a result, the hold voltage Vout-d (t) always accurately corresponds to the dummy impedance Zd.

【0019】図2に示した第1の実施例のZ/V変換装
置において、ダミー・インピーダンスZdに対応し、か
つドリフト成分を含まない出力電圧Vout-dは、該装置
を基準温度(例えば、25℃)等の環境で用いることに
より予め得ることができる。したがって、式(4)より Vout-x=V−Vout-d (5) が得られ、式(5)から、被測定インピーダンスZxに
対応し、かつドリフト成分を含まない電圧Vout-xを得
ることができる。なお、被測定インピーダンスZxの変
化の状態のみを監視すればよい場合は、式(5)で表さ
れる処理を必要とせずに出力Vを監視すればよいこと
は、言うまでもない。
In the Z / V converter according to the first embodiment shown in FIG. 2, the output voltage Vout-d corresponding to the dummy impedance Zd and containing no drift component has a reference temperature (for example, It can be obtained in advance by using in an environment such as 25 ° C. Therefore, Vout-x = V-Vout-d (5) is obtained from the equation (4), and the voltage Vout-x corresponding to the measured impedance Zx and including no drift component is obtained from the equation (5). You can Needless to say, when it is sufficient to monitor only the state of change in the measured impedance Zx, the output V may be monitored without the process represented by the equation (5).

【0020】図4は、本発明の第2の実施例のZ/V変
換装置を示している。第2の実施例においては、図2に
示した第1の実施例と相違する点は、サンプルホールド
回路10及び減算回路11の替わりにバイアス電圧発生
回路13及び加算回路14を用いたことである。バイア
ス電圧発生回路13は、制御回路12からの制御信号S
13が高レベルとなったときに、そのときの交流/直流変
換回路2の出力と絶対値が等しく極性が反対の電圧をバ
イアス電圧として発生するためのものである。制御信号
13は、制御信号S10(図3)と同一のタイミングで発
生され、制御信号S9が高レベルの状態で高レベルとな
るよう制御されるため、ダミー・インピーダンスZdに
対応する出力電圧Vout-d(t)と絶対値が同一で符号が反
対の電圧が、バイアス電圧−Vout-d(t)として設定され
る。加算回路14は、制御信号S11(図3)と同一のタ
イミングで発生され、制御信号S14が高レベルのときに
加算動作を実行して、被測定インピーダンスZxに対応
する電圧Vout-x(t)にバイアス電圧−Vout-d(t)を加算
する。
FIG. 4 shows a Z / V converter according to the second embodiment of the present invention. The second embodiment differs from the first embodiment shown in FIG. 2 in that a bias voltage generating circuit 13 and an adding circuit 14 are used in place of the sample and hold circuit 10 and the subtracting circuit 11. . The bias voltage generation circuit 13 controls the control signal S from the control circuit 12.
This is to generate a voltage having a polarity equal to that of the output of the AC / DC conversion circuit 2 at that time and having the opposite polarity when 13 becomes a high level as a bias voltage. The control signal S 13 is generated at the same timing as the control signal S 10 (FIG. 3), and the control signal S 9 is controlled to be at a high level in a high level state, so that an output corresponding to the dummy impedance Zd is output. A voltage whose absolute value is the same as that of the voltage Vout-d (t) but whose sign is opposite is set as the bias voltage -Vout-d (t). The adder circuit 14 is generated at the same timing as the control signal S 11 (FIG. 3), executes the adding operation when the control signal S 14 is at a high level, and outputs the voltage Vout-x (corresponding to the measured impedance Zx. The bias voltage −Vout-d (t) is added to t).

【0021】すなわち、測定開始時に、制御信号S9
より信号線5dが接地されるようスイッチ回路9を切り
替え、対応する出力電圧Vout-d(t)を交流/直流変換回
路2から出力する。出力電圧Vout-d(t)が安定した後
に、制御信号S13によりバイアス電圧発生回路13に−
Vout-d(t)がバイアス電圧として設定される。その後、
スイッチ回路9を被測定インピーダンス6側に切り替
え、交流/直流変換回路2から電圧Vout-x(t)を出力
し、加算回路14において、以下の加算が実行される。 V=Vout-x(t)+(−Vout-d(t)) ∴V=Vout-x+ΔV(t)−(Vout-d+ΔV(t)) =Vout-x−Vout-d これにより、被測定インピーダンスZxに対応し、ドリ
フト成分を含まない電圧Vを得ることができる。
That is, at the start of measurement, the switch circuit 9 is switched so that the signal line 5 d is grounded by the control signal S 9 , and the corresponding output voltage Vout-d (t) is output from the AC / DC conversion circuit 2. After the output voltage Vout-d (t) becomes stable, the bias voltage generating circuit 13 receives the − by the control signal S 13.
Vout-d (t) is set as the bias voltage. afterwards,
The switch circuit 9 is switched to the measured impedance 6 side, the voltage Vout-x (t) is output from the AC / DC conversion circuit 2, and the addition circuit 14 performs the following addition. V = Vout-x (t) + (-Vout-d (t)) ∴V = Vout-x + ΔV (t)-(Vout-d + ΔV (t)) = Vout-x-Vout-d By this, the measured impedance It is possible to obtain the voltage V corresponding to Zx and not including the drift component.

【0022】図5は、図2に示した本発明の第1の実施
例のZ/V変換装置及び図1に示したZ/V変換装置を
用い、被測定インピーダンスZxを同一固定値の静電容
量として測定した場合の測定結果を示している。図5の
グラフにおいて、横軸は、図3の期間t0〜t4を一測定
サイクルとしてその反復回数Nを表しており、縦軸は被
測定インピーダンスZxである静電容量Cx(fF)の
変化量を表している。また、(A)は図2に示した本発
明の装置によるテスト結果を、(B)は図1の装置によ
るテスト結果を示している。図5から明らかなように、
本発明によれば、測定サイクルの反復回数Nが増大して
もほぼ一定の測定値を得ることができ、ドリフト補償機
能を有していない場合と対比して、ドリフトが低減され
た出力を得ることができる。
FIG. 5 shows the static impedance of the measured impedance Zx of the same fixed value using the Z / V converter of the first embodiment of the present invention shown in FIG. 2 and the Z / V converter shown in FIG. The measurement result when measured as a capacitance is shown. In the graph of FIG. 5, the horizontal axis represents the number of repetitions N of the period t 0 to t 4 of FIG. 3 as one measurement cycle, and the vertical axis represents the capacitance Cx (fF) that is the measured impedance Zx. It represents the amount of change. Further, (A) shows a test result by the apparatus of the present invention shown in FIG. 2, and (B) shows a test result by the apparatus of FIG. As is clear from FIG.
According to the present invention, it is possible to obtain a substantially constant measurement value even if the number of repetitions N of the measurement cycle increases, and to obtain an output with reduced drift as compared with the case where the drift compensation function is not provided. be able to.

【0023】本発明は、上記したように構成されている
ので、Z/V変換装置において、測定環境の変化や装置
自身の発熱等による出力ドリフトを補償することがで
き、また、被測定インピーダンスZxを接続するための
信号線上の浮遊容量等による影響を低減することができ
るので、極めて高精度のZ/V変換が可能となり、実用
性が極めて高い。
Since the present invention is configured as described above, in the Z / V converter, it is possible to compensate for output drift due to changes in the measurement environment, heat generation of the device itself, and the measured impedance Zx. Since it is possible to reduce the influence of stray capacitance or the like on the signal line for connecting to, it is possible to perform Z / V conversion with extremely high accuracy, and it is extremely practical.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のZ/V変換装置の原理構成を示す回路
図である。
FIG. 1 is a circuit diagram showing a principle configuration of a Z / V conversion device of the present invention.

【図2】本発明の第1の実施例のZ/V変換装置の構成
を示す回路図である。
FIG. 2 is a circuit diagram showing a configuration of a Z / V conversion device according to a first embodiment of the present invention.

【図3】図2に示したZ/V変換装置における制御信号
の発生タイミングを示すタイミング図である。
FIG. 3 is a timing chart showing a generation timing of a control signal in the Z / V conversion device shown in FIG.

【図4】本発明の第2の実施例のZ/V変換装置の構成
を示す回路図である。
FIG. 4 is a circuit diagram showing a configuration of a Z / V conversion device according to a second embodiment of the present invention.

【図5】図2に示した本発明のドリフト補償手段を備え
たZ/V変換装置と図1に示したZ/V変換装置とをC
/V変換装置として構成して、それぞれについて実機テ
ストした結果を示すグラフである。
5 is a schematic diagram showing the Z / V converter having the drift compensation means of the present invention shown in FIG. 2 and the Z / V converter shown in FIG.
It is a graph which shows the result of having constituted as a / V conversion device and actually tested each.

【図6】従来例のC/V変換装置の構成を示す回路図で
ある。
FIG. 6 is a circuit diagram showing a configuration of a conventional C / V conversion device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G01D 5/24 K (56)参考文献 特開 平9−280806(JP,A) 特開 平2−302628(JP,A) 特開 昭61−82103(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/02 G01R 27/26 G01R 35/00 G01D 5/24 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI G01D 5/24 K (56) References JP-A-9-280806 (JP, A) JP-A-2-302628 (JP, A) JP-A-61-82103 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G01R 27/02 G01R 27/26 G01R 35/00 G01D 5/24

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被測定インピーダンス値を電圧に変換す
るインピーダンス/電圧変換装置において、 演算増幅器と、 演算増幅器の反転入力端子に接続された既知の値のイン
ピーダンスと、 第1の信号線によって演算増幅器の反転入力端子と接続
されるスイッチ回路と、 スイッチ回路を介して、演算増幅器の反転入力端子と出
力端子との間に選択的に接続される被測定インピーダン
ス及び既知の値のダミー・インピーダンスと、 第1の信号線の少なくとも一部をシールドし、かつ演算
増幅器の非反転入力端子に接続された第1のシールド
と、 演算増幅器の非反転入力端子と第1のシールドとに接続
された発振器とを含んでいることを特徴とするインピー
ダンス/電圧変換装置。
1. An impedance / voltage converter for converting an impedance value to be measured into a voltage, an operational amplifier, an impedance of a known value connected to an inverting input terminal of the operational amplifier, and an operational amplifier by a first signal line. A switch circuit connected to the inverting input terminal of, and a measured impedance and a dummy impedance of a known value selectively connected between the inverting input terminal and the output terminal of the operational amplifier via the switch circuit, A first shield that shields at least a part of the first signal line and is connected to the non-inverting input terminal of the operational amplifier; and an oscillator connected to the non-inverting input terminal of the operational amplifier and the first shield. An impedance / voltage conversion device comprising:
【請求項2】 請求項1記載のインピーダンス/電圧変
換装置において、該装置はさらに、 スイッチ回路と被測定インピーダンスとを接続する信号
線の少なくとも一部をシールドする第2のシールドと、 スイッチ回路とダミー・インピーダンスとを接続する信
号線の少なくとも一部をシールドする第3のシールド
と、 既知の値のインピーダンスと演算増幅器の反転入力端子
とを接続する信号線の少なくとも一部をシールドする第
4のシールドとを含み、第2〜第4のシールドの内、少
なくとも1つのシールドが演算増幅器の非反転入力端子
に接続されていることを特徴とするインピーダンス/電
圧変換装置。
2. The impedance / voltage conversion device according to claim 1, further comprising a second shield for shielding at least a part of a signal line connecting the switch circuit and the impedance to be measured, and a switch circuit. A third shield that shields at least a part of the signal line connecting the dummy impedance, and a fourth shield that shields at least a part of the signal line connecting the impedance of a known value and the inverting input terminal of the operational amplifier. An impedance / voltage conversion device comprising a shield, and at least one of the second to fourth shields is connected to a non-inverting input terminal of an operational amplifier.
【請求項3】 請求項1又は2記載のインピーダンス/
電圧変換装置において、被測定インピーダンス及びダミ
ー・インピーダンスが共に同一特性であることを特徴と
するインピーダンス/電圧変換装置。
3. The impedance according to claim 1 or 2.
In the voltage converter, the impedance to be measured and the dummy impedance have the same characteristic, and the impedance / voltage converter is characterized.
【請求項4】 請求項1〜3いずれかに記載のインピー
ダンス/電圧変換装置において、被測定インピーダンス
及びダミー・インピーダンスが共に同一の条件下にさら
されていることを特徴とするインピーダンス/電圧変換
装置。
4. The impedance / voltage conversion device according to claim 1, wherein the impedance to be measured and the dummy impedance are both exposed to the same condition. .
【請求項5】 請求項1〜4いずれかに記載のインピー
ダンス/電圧変換装置において、該装置はさらに、 演算増幅器の出力に接続される交流/直流変換回路と、 交流/直流変換回路の出力に接続されるサンプルホール
ド回路と、 交流/直流変換回路の出力とサンプルホールド回路の出
力とに接続される減算回路と、 スイッチ回路、サンプルホールド回路、及び減算回路を
制御する制御回路とを備えていることを特徴とするイン
ピーダンス/電圧変換装置。
5. The impedance / voltage conversion device according to claim 1, further comprising: an AC / DC conversion circuit connected to the output of the operational amplifier, and an output of the AC / DC conversion circuit. A sample hold circuit to be connected, a subtraction circuit connected to an output of the AC / DC conversion circuit and an output of the sample hold circuit, a switch circuit, a sample hold circuit, and a control circuit for controlling the subtraction circuit An impedance / voltage conversion device characterized in that
【請求項6】 請求項1〜4いずれかに記載のインピー
ダンス/電圧変換装置において、該装置はさらに、 演算増幅器の出力に接続される交流/直流変換回路と、 交流/直流変換回路の出力に接続され、交流/直流変換
回路の出力電圧と極性が反対で絶対値が等しいバイアス
電圧を出力するバイアス電圧発生回路と、 交流/直流変換回路の出力とバイアス電圧発生回路の出
力とに接続される加算回路と、 スイッチ回路、バイアス電圧発生回路、及び加算回路を
制御する制御回路とを備えていることを特徴とするイン
ピーダンス/電圧変換装置。
6. The impedance / voltage conversion device according to claim 1, further comprising: an AC / DC conversion circuit connected to the output of the operational amplifier; and an output of the AC / DC conversion circuit. Connected to the bias voltage generation circuit that is connected and outputs a bias voltage whose polarity is opposite to the output voltage of the AC / DC conversion circuit and whose absolute value is the same, and the output of the AC / DC conversion circuit and the output of the bias voltage generation circuit. An impedance / voltage conversion device comprising an adder circuit, a switch circuit, a bias voltage generation circuit, and a control circuit for controlling the adder circuit.
【請求項7】 被測定インピーダンス値を電圧に変換す
るインピーダンス/電圧変換方法において、 反転入力端子に既知の値のインピーダンスが接続されか
つ非反転入力端子に発振器が接続された演算増幅器の反
転入力端子と出力端子との間に、ダミー・インピーダン
スを接続し、 ダミー・インピーダンス接続時の演算増幅器の出力を交
流/直流変換して、ダミー・インピーダンスに対応する
直流電圧を得、 ダミー・インピーダンスに対応する直流電圧をサンプル
ホールドし、 演算増幅器の反転入力端子と出力端子との間に被測定イ
ンピーダンスを接続し、 被測定インピーダンス接続時の演算増幅器の出力を交流
/直流変換して、被測定インピーダンスに対応する直流
電圧を得、 被測定インピーダンスに対応する直流電圧からサンプル
ホールドされたダミー・インピーダンスに対応する電圧
を減算することからなり、ドリフト成分が除去された出
力を得ることができるようにしたことを特徴とするイン
ピーダンス/電圧変換方法。
7. An impedance / voltage conversion method for converting an impedance value to be measured into a voltage, wherein an inverting input terminal of an operational amplifier has a known impedance connected to the inverting input terminal and an oscillator connected to the non-inverting input terminal. A dummy impedance is connected between the output terminal and the output terminal, and the output of the operational amplifier when the dummy impedance is connected is converted to AC / DC to obtain a DC voltage corresponding to the dummy impedance, which corresponds to the dummy impedance. Corresponds to the measured impedance by sampling and holding the DC voltage, connecting the impedance to be measured between the inverting input terminal and the output terminal of the operational amplifier, and converting the output of the operational amplifier when the measured impedance is connected to AC / DC. The DC voltage corresponding to the measured impedance An impedance / voltage conversion method comprising: subtracting a voltage corresponding to the dummy impedance that has been dropped so that an output from which a drift component is removed can be obtained.
【請求項8】 被測定インピーダンス値を電圧に変換す
るインピーダンス/電圧変換方法において、 反転入力端子に既知の値のインピーダンスが接続されか
つ非反転入力端子に発振器が接続された演算増幅器の反
転入力端子と出力端子との間に、ダミー・インピーダン
スを接続し、 ダミー・インピーダンス接続時の演算増幅器の出力を交
流/直流変換して、ダミー・インピーダンスに対応する
直流電圧を得、 ダミー・インピーダンスに対応する直流電圧に絶対値が
等しく極性が反対のバイアス電圧を発生し、 演算増幅器の反転入力端子と出力端子との間に被測定イ
ンピーダンスを接続し、 被測定インピーダンス接続時の演算増幅器の出力を交流
/直流変換して、被測定インピーダンスに対応する直流
電圧を得、 被測定インピーダンスに対応する直流電圧と発生された
バイアス電圧とを加算することからなり、ドリフト成分
が除去された出力を得ることができるようにしたことを
特徴とするインピーダンス/電圧変換方法。
8. An impedance / voltage conversion method for converting an impedance value to be measured into a voltage, wherein an inverting input terminal is connected to a known impedance, and a non-inverting input terminal is connected to an oscillator. A dummy impedance is connected between the output terminal and the output terminal, and the output of the operational amplifier when the dummy impedance is connected is converted to AC / DC to obtain a DC voltage corresponding to the dummy impedance, which corresponds to the dummy impedance. A bias voltage whose absolute value is equal to that of the DC voltage and whose polarity is opposite is generated, and the impedance to be measured is connected between the inverting input terminal and the output terminal of the operational amplifier. Converts DC to obtain a DC voltage corresponding to the measured impedance, which corresponds to the measured impedance The impedance / voltage conversion method is characterized in that an output from which a drift component has been removed can be obtained by adding a DC voltage to be generated and a generated bias voltage.
JP11002199A 1999-04-16 1999-04-16 Impedance / voltage conversion device and its conversion method Expired - Fee Related JP3371847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11002199A JP3371847B2 (en) 1999-04-16 1999-04-16 Impedance / voltage conversion device and its conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11002199A JP3371847B2 (en) 1999-04-16 1999-04-16 Impedance / voltage conversion device and its conversion method

Publications (2)

Publication Number Publication Date
JP2000304786A JP2000304786A (en) 2000-11-02
JP3371847B2 true JP3371847B2 (en) 2003-01-27

Family

ID=14525118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11002199A Expired - Fee Related JP3371847B2 (en) 1999-04-16 1999-04-16 Impedance / voltage conversion device and its conversion method

Country Status (1)

Country Link
JP (1) JP3371847B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5580709B2 (en) * 2010-10-05 2014-08-27 株式会社アドバンテスト Test apparatus and test method

Also Published As

Publication number Publication date
JP2000304786A (en) 2000-11-02

Similar Documents

Publication Publication Date Title
JP3216455B2 (en) Capacitive electrostatic servo acceleration sensor
JPS5875074A (en) Measuring device for capacity or other parameter
JP2002350477A (en) Impedance detecting circuit
JP3371847B2 (en) Impedance / voltage conversion device and its conversion method
JP3389528B2 (en) Impedance / voltage converter
JP3330704B2 (en) Battery AC constant current charge / discharge circuit and battery test apparatus using the same
JPH0638088B2 (en) Capacitance measurement circuit
RU2135987C1 (en) Coulometric plant with controlled potential
JP2977415B2 (en) Battery peak voltage and dip voltage detector
SU1017998A2 (en) Electronic coulorimeter having controlled potential
JPS63133069A (en) Apparatus for measuring dc difference voltage
RU2008690C1 (en) Method for measuring of electric capacitance and inductance
SU1122899A1 (en) Method and device for registering radiation by means of photodiode
JPH07244091A (en) Signal detector circuit and noise measuring circuit
SU798631A1 (en) Method of measuring complex-impedance components
SU1112318A1 (en) Device for measuring material electrostatic charges
SU1201686A1 (en) Capacitance level meter
KR960013754B1 (en) Condenser test circuit
JPH0643741Y2 (en) Improved resistance meter
JPH0560806A (en) Frequency/period measuring instrument
JPH04138381A (en) Capacitance measuring circuit
SU1095078A1 (en) Device for measuring voltage
SU1622843A1 (en) Device for measuring capacitor parameters
JPH0466878A (en) Apparatus and method for measuring electrostatic capacitance, resistance and inductance
RU2103676C1 (en) Method of compensation of series active resistance of electrochemical cell in voltammetry

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees