JP3367119B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に異導電型のゲート電極配線の接続方
法に関するものである。

【０００２】

【従来の技術】近年、半導体装置の高集積化、高速化に
伴い、内部構成主要素子であるＭＯＳトランジスタは微
細化され、ゲート長は0.5μｍ以下に達している。この
微細な領域のトランジスタにおいては、ショートチャネ
ル効果の増大が最も問題となる。特にチャネルが基板バ
ルク中に形成され、ゲート電界による制御を受けにくい
埋め込みチャネルを用いているＰ型のトランジスタで
は、この効果が顕著である。この問題を解決するため
に、Ｐ型トランジスタにも短チャネル効果に優れた表面
チャネルを用いることが提案されている。

【０００３】Ｐ型表面チャネルトランジスタでは、しき
い値電圧を０〜−１Ｖ程度に設定するためには、ゲート
電極金属とＮ型シリコン基板の仕事関数の関係上、従来
のＮ型多結晶シリコンゲートと異導電型で、フェルミ準
位が価電子帯に近い位置にあるＰ型多結晶シリコンゲー
トを形成しなければならない。そのため、Ｎ型トランジ
スタのＮ型多結晶シリコンゲートとＰ型トランジスタの
Ｐ型多結晶シリコンゲートが同一チップ上で混在するこ
とになる。このような状況下では、Ｎ型多結晶シリコン
とＰ型多結晶シリコンの接合面ではＰＮ接合が形成され
る。そのため、ゲート電極配線内のＰＮ接合において、
順バイアス、逆バイアスの方向性を持つことになり、信
号伝達に悪影響を及ぼすと考えられる。又、Ｎ型多結晶
シリコン内のＮ型不純物と、Ｐ型多結晶シリコン内のＰ
型不純物が相互に拡散し補償するため、配線抵抗が増大
するという問題が生じる。さらに、少なくとも一導電型
の多結晶シリコンは不純物イオンの注入及び、熱処理を
行なうことによって形成しなければならない。そのた
め、注入工程におけるプロセスのダメージのため、従来
のＮ型多結晶シリコンの熱燐拡散による方法に比べ、多
結晶シリコン内にドープできる不純物量が限られるた
め、配線抵抗が１桁以上高くなる。

【０００４】そこでこの配線の高抵抗化を抑制するため
に、多結晶シリコン配線上に低抵抗の高融点金属層を有
する多層構造の配線を用いる事が提案されている。しか
しながら、高融点金属を配線として用いた場合には、不
純物の拡散が大きくなる。そのため、例えばＮ型多結晶
シリコン中の砒素は９００℃３０分の熱処理で１００μ
ｍ以上も拡散してしまい、ＰチャネルＭＯＳトランジス
タのゲート内に入り込み、Ｐ型多結晶シリコンの仕事関
数を変化させる。このことにより、ＭＯＳトランジスタ
のしきい値電圧や、相互コンダクタンスが変動するとい
う問題が生じる。この問題は、高融点金属を用いると共
に、Ｎ型多結晶シリコン配線部と、Ｐ型多結晶シリコン
配線部を分離する事によって解決される。

【０００５】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。図８は
特開平3-169022号公報記載の第１の従来例となる、Ｎ型
ＭＯＳトランジスタのＮ型多結晶シリコン配線とＰ型Ｍ
ＯＳトランジスタのＰ型多結晶シリコン配線の接続部分
の構造断面図である。

【０００６】図８に於て、Ｎ型多結晶シリコン配線９と
Ｐ型多結晶シリコン配線１２は素子分離領域４上で分離
され、両多結晶シリコン配線上にはタングステンシリサ
イド膜１３が形成される。又、Ｎ型多結晶シリコン配線
９とＰ型多結晶シリコン配線１２上にはそれぞれコンタ
クト孔１６が層間絶縁膜１５に開けられ、このコンタク
ト孔１６内において上層の金属配線１７で接続される。
ここで２、３はＰ型シリコン基板１表面に形成されたＰ
ウェル領域、Ｎウェル領域を示し、５はゲート酸化膜を
示す。

【０００７】以上のように構成されたＮ型多結晶シリコ
ン配線とＰ型多結晶シリコン配線の接続方法において
は、Ｎ型多結晶シリコン配線とＰ型多結晶シリコン配線
が分離しているため、不純物の相互拡散、および不純物
の相補による配線抵抗の増大は無い。又、低抵抗のタン
グステンシリサイド層が高抵抗の多結晶シリコン配線上
に形成されるため、配線抵抗を低くすることができる。

【０００８】図９は特開平3-203366号公報記載の第２の
従来例となる、Ｎ型ＭＯＳトランジスタのＮ型多結晶シ
リコン配線とＰ型ＭＯＳトランジスタのＰ型多結晶シリ
コン配線の接続部分の構造断面を示すものである。

【０００９】図９に於て、Ｎ型の多結晶シリコン配線９
とＰ型の多結晶シリコン配線１３は素子分離領域４上で
接続されているが、両多結晶シリコン配線上のチタンシ
リサイド膜１４はＮ型多結晶シリコン配線９とＰ型多結
晶シリコン配線１３の接合面上部において分離してい
る。又、チタンシリサイド膜１４の分離領域上にコンタ
クト孔１６が形成され、この１個のコンタクト孔内にお
いて、Ｎ型多結晶シリコン配線９及び、Ｐ型多結晶シリ
コン配線１３が上層金属配線１７と接続される。

【００１０】以上のように構成されたＮ型多結晶シリコ
ン配線とＰ型多結晶シリコン配線の接続方法において
は、不純物の拡散係数の大きいチタンシリサイド膜を切
断することによって、不純物の相互拡散を抑制してい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、第１の
従来例の構成では、Ｎ型多結晶シリコン配線とＰ型多結
晶シリコン配線の双方上にコンタクト孔１６を形成しな
ければならない。従来のＮ型多結晶シリコン配線のみの
場合には、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトラン
ジスタの間の素子分離領域上に１個のコンタクトを設け
ればよかったのに対して、この場合２個のコンタクトを
要し、コンタクト１個分余計にマージンを確保しなけれ
ばならない。さらに、Ｎ型多結晶シリコン配線とＰ型多
結晶シリコン配線の分離のためのスペース確保も必要と
なり、さらなるマージンの確保が必要となる。この結
果、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタ
の間隔が従来に較べて大きくなり、又、素子分離領域上
のゲート電極配線の面積の増大によって、寄生容量が増
大するという問題を有していた。

【００１２】又、第１の従来例の構成では、Ｎ型多結晶
シリコン配線とＰ型シリコン配線が直接接触している。
多結晶シリコン中の不純物の拡散はシリサイド中に較べ
て小さいとはいえ、８５０℃３０分の熱処理においても
１μｍ以上拡散する。このため、図５に示すように不純
物は先ず、多結晶シリコン中を拡散し、その後シリサイ
ド中に入り込み、大きく拡散することになる。

【００１３】図６は、不純物の相互拡散の影響を調べる
評価パターンの断面図を示したものである。Ｎ型トラン
ジスタのＮ型多結晶シリコンゲート電極配線１９は、素
子分離領域４上でＰ型多結晶シリコン配線２０と接続さ
れる。Ｐ型多結晶シリコン配線とＮ型多結晶シリコンゲ
ート電極の接合面は、Ｎ型トランジスタ領域１８からＬ
₁程離されて形成される。Ｌ₁が短い場合、Ｐ型多結晶シ
リコン配線中のＢ原子は、Ｎ型多結晶シリコンゲート電
極配線を介して、Ｎ型トランジスタ領域のＮ型多結晶シ
リコンゲート電極配線内に拡散する。その結果、Ｎ型多
結晶シリコンゲート電極の仕事関数を変化させ、トラン
ジスタ特性を変動させてしまう。Ｌ₁が長い場合、Ｂ原
子は、Ｎ型トランジスタ領域にまで拡散しないため、Ｎ
型トランジスタの特性変動は起こらない。この評価パタ
ーンを用い、Ｌ₁を変化させトランジスタの特性を観測
することによって、不純物の多結晶シリコン内における
拡散距離を求めることができる。

【００１４】図７は、図６に示す評価パターンにおい
て、Ｌ₁ を１〜４μｍの範囲で変化させた場合の、Ｎ型
トランジスタのサブスレッショルド特性の変化を表わし
たものである。Ｌ₁が２μｍより小さいとき、Ｉ−Ｖ曲
線が負方向へシフトしていることがわかる。この結果、
Ｂ原子は多結晶シリコン中を２μｍ程度拡散することが
わかる。この結果、Ｎ型多結晶シリコン配線上のシリサ
イド膜１４と、Ｐ型多結晶シリコン配線上のシリサイド
膜１４の分離距離は２μｍ以上離さなければならないこ
とがわかる。何故なら、分離距離が２μｍより短いと、
Ｐ型多結晶シリコン配線中のＢ原子は、多結晶シリコン
中を、Ｎ型多結晶シリコン配線上にシリサイド膜の存在
する位置まで拡散し、その後シリサイド膜中に入り込
み、そのシリサイド膜中で大きく拡散することになるか
らである。そのため、チタンシリサイド膜と金属配線の
重ね合わせマージン等を考慮に入れると、Ｎ型ＭＯＳト
ランジスタとＰ型ＭＯＳトランジスタの間隔を３μｍ以
下にすることが不可能となる。

【００１５】さらに、本従来例の構造を実現するために
は、チタンシリサイド膜のバターニングを他の工程と独
立に行わなければならない。このため、フォトマスクを
１枚追加する必要が生じ、工程数が増大するという問題
を有していた。

【００１６】本発明は上記問題点に鑑み、Ｎ型ＭＯＳト
ランジスタとＰ型ＭＯＳトランジスタの間隔を増大させ
ることなく、不純物の相互拡散の起こらないＮ型多結晶
シリコン配線とＰ型多結晶シリコン配線の接続部の構
造、及びその製造方法を提供するものである。

【００１７】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、Ｎ型多結晶シリコン配線
と、前記Ｎ型多結晶シリコン配線と分離するＰ型多結晶
シリコン配線と、前記Ｎ型多結晶シリコン配線及び前記
Ｐ型多結晶シリコン配線双方に跨って開口されたコンタ
クト孔と、前記コンタクト孔内で前記Ｎ型多結晶シリコ
ン配線及び前記Ｐ型多結晶シリコン配線に接続された金
属配線とを具備したものである。

【００１８】また本発明の半導体装置の製造方法は、Ｎ
型多結晶シリコン配線とＰ型多結晶シリコン配線を分離
し、双方に跨るコンタクト孔を開口した後、前記コンタ
クト孔内に上層金属配線を堆積することによって、Ｎ型
多結晶シリコン配線とＰ型多結晶シリコン配線を前記コ
ンタクト孔内で接続することを特徴とする。

【００１９】

【作用】本発明は上記した構成によって、Ｎ型多結晶シ
リコン配線とＰ型多結晶シリコン配線の混在する半導体
装置において、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳト
ランジスタとの間隔を広げることなく、不純物の相互拡
散によるトランジスタの特性変動を防止することができ
る。

【００２０】

【実施例】（実施例１）以下本発明の一実施例のＮ型多
結晶シリコン配線とＰ型多結晶シリコン配線の接続方法
について、図面を参照しながら説明する。

【００２１】図１は本発明の第１の実施例におけるＮ型
多結晶シリコンゲート電極配線を有するＮ型ＭＯＳトラ
ンジスタと、Ｐ型多結晶シリコンゲート電極配線を有す
るＰ型ＭＯＳトランジスタの両電極配線接続部の製造断
面図を示すものである。

【００２２】図１(a)では、Ｐ型シリコン基板１の所望
の位置に、周知のウェル形成法を用いてＰウェル領域２
およびＮウェル領域３を形成した後、所望の位置に500n
mの素子分離領域４を形成する。次に、ドライ酸化、あ
るいはパイロ酸化を用いて、10nmのゲート酸化膜５をト
ランジスタ活性領域上に形成する。

【００２３】図１(b)では、周知の気相成長法を用い
て、200nmの多結晶シリコン膜６を堆積した後、周知の
気相成長法、あるいはスパッタ法を用いて150nmのタン
グステン膜７を堆積する。但し、タングステンの代わり
にモリブデン等の他の高融点金属を用いてもよい。次
に、フォトリソグラフィ法を用いてパターニングを行
い、異方性のドライエッチング法を用いて、タングステ
ン膜７と多結晶シリコン膜６を素子分離領域４に至るま
でエッチングし、Ｎ型ＭＯＳトランジスタのゲート電極
配線とＰ型ＭＯＳトランジスタのゲート電極配線を形成
する。

【００２４】図１(c)は、図１(b)内のa-bで示された部
分の、紙面と垂直な方向の構造断面を示すものである。
図１(c)では、Ｐ型ＭＯＳトランジスタ形成領域をフォ
トレジストで覆った後、Ｎ型ＭＯＳトランジスタ形成領
域に、加速エネルギー40KeV、注入ドーズ量4.0E15cm^-2
の条件で砒素を注入し、Ｎ型多結晶シリコン膜９、Ｎ型
ソース拡散相１０およびＮ型ドレイン拡散層１１を形成
する。Ｐ型ＭＯＳトランジスタ形成領域も同様に、Ｐ型
ＭＯＳトランジスタ形成領域のみに、加速エネルギー40
keV、注入ドーズ量6.0E15cm^-2の条件で二弗化ホウ素を
注入し、Ｐ型多結晶シリコン膜１２、Ｐ型ソース拡散層
およびＰ型ドレイン拡散層を形成する。

【００２５】図１(d)では、窒素雰囲気中で850℃３０分
の熱処理を行い、Ｎ型多結晶シリコンおよびＰ型多結晶
シリコン中の不純物の活性化を行い、又、タングステン
膜７をシリサイド化し、ダングステンシリサイド膜１３
を形成する。次に、半導体装置上に周知の気相成長法を
用いて800nmの層間絶縁膜を堆積した後、フォトリソグ
ラフィ法、ドライエッチ法を用いて、層間絶縁膜１５を
タングステンシリサイド膜１３に至るまでエッチング
し、Ｎ型多結晶シリコン膜を有するＮ型ＭＯＳトランジ
スタのＮ型ゲート電極配線と、Ｐ型多結晶シリコン膜を
有するＰ型ＭＯＳトランジスタのＰ型ゲート電極配線双
方に跨る、コンタクト孔１６を開口する。次に、コンタ
クト孔内でＮ型多結晶シリコン配線とＰ型多結晶シリコ
ン配線に接するＡｌからなる金属配線１７を形成して完
了する。

【００２６】以上のように構成された、本実施例におけ
るＮ型多結晶シリコン配線とＰ型多結晶シリコン配線の
接続方法の効果について、従来例との比較を図４(a)、
(b)を用いて説明する。但し、コンタクト径は0.6μｍ、
多結晶シリコン配線層間のスペースは0.5μｍ、コンタ
クト孔と多結晶シリコン、及びコンタクト孔と上層金属
配線との余裕は0.3μｍ、多結晶シリコン配線とトラン
ジスタ活性領域間のスペース幅は0.3μｍと考える。

【００２７】まず従来例１では図４(a)に示すように、
Ｎ型多結晶シリコン配線、Ｐ型多結晶シリコン配線接続
部に２つのコンタクト孔を形成しなければならない。そ
のため、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジ
スタの間隔は最低3.5μｍとなる。これに対して本発明
では図４(b)に示すように１つのコンタクト孔１６を開
けるだけでよい。そのため、Ｎ型ＭＯＳトランジスタと
Ｐ型ＭＯＳトランジスタの間隔は半分以下の1.7μｍに
縮小することができる。

【００２８】さらに従来例に比べて本実施例では、Ｎ型
多結晶シリコン配線とＰ型多結晶シリコン配線が完全に
分離しているため、不純物の相互拡散が全くなく、トラ
ンジスタ特性の変動を引き起こさない。そのため、従来
例２に比べて、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳト
ランジスタの分離間隔を縮小できる。更に、新規にマス
ク数、工程数等を増やすことなく実施することができ
る。

【００２９】（実施例２）図２は本発明の第２の実施例
におけるＮ型多結晶シリコンゲート電極配線を有するＮ
型ＭＯＳトランジスタと、Ｐ型多結晶シリコンゲート電
極配線を有するＰ型ＭＯＳトランジスタの両電極配線接
続部の製造断面図を示すものである。

【００３０】図２(a)では、Ｐ型シリコン基板１の所望
の位置に、周知のウェル形成法を用いてＰウェル領域２
およびＮウェル領域３を形成した後、所望の位置に素子
分離領域４を形成する。次に、ドライ酸化、あるいはパ
イロ酸化を用いて、10nmのゲート酸化膜５をトランジス
タ活性領域上に形成する。

【００３１】図２(b)では、周知の気相成長法を用い
て、200nmの多結晶シリコン膜６を堆積した後、周知の
気相成長法、あるいはスパッタ法を用いて150nmのタン
グステン膜７を堆積する。但し、タングステンの代わり
にモリブデン等の他の高融点金属を用いてもよい。次
に、フォトリソグラフィ法を用いてパターニングを行
い、異方性のドライエッチング法を用いて、タングステ
ン膜７と多結晶シリコン膜６を素子分離領域４に至るま
でエッチングし、Ｎ型ＭＯＳトランジスタのゲート電極
配線とＰ型ＭＯＳトランジスタのゲート電極配線を形成
する。次に半導体装置上に周知の気相成長法を用いて、
200nmの酸化膜を堆積した後、異方性のドライエッチン
グ法を用いて前記酸化膜をエッチングし側壁８を形成し
てＮ型ＭＯＳトランジスタのゲート電極配線とＰ型ＭＯ
Ｓトランジスタのゲート電極配線間の開口を完全に側壁
８で埋め込む。但し、酸化膜の代わりに、窒化膜等の他
の絶縁膜を用いてもよい。

【００３２】図２(c)は、図２(b)内のa-bで示された部
分の、紙面と垂直な方向の構造断面を示すものである。
図２(c)では、Ｐ型ＭＯＳトランジスタ形成領域をフォ
トレジストで覆った後、Ｎ型ＭＯＳトランジスタ形成領
域に、加速エネルギー40KeV、注入ドーズ量4.0E15cm^-2
の条件で砒素を注入し、Ｎ型多結晶シリコン膜９、Ｎ型
ソース拡散相１０およびＮ型ドレイン拡散層１１を形成
する。Ｐ型ＭＯＳトランジスタ形成領域も同様に、Ｐ型
ＭＯＳトランジスタ形成領域のみに、加速エネルギー40
keV、注入ドーズ量6.0E15cm^-2の条件で二弗化ホウ素を
注入し、Ｐ型多結晶シリコン膜１２、Ｐ型ソース拡散層
およびＰ型ドレイン拡散層を形成する。

【００３３】図２(d)では、窒素雰囲気中で850℃３０分
の熱処理を行い、Ｎ型多結晶シリコンおよびＰ型多結晶
シリコン中の不純物の活性化を行い、又、タングステン
膜７をシリサイド化し、ダングステンシリサイド膜１３
を形成する。次に、半導体装置上に周知の気相成長法を
用いて800nmの層間絶縁膜を堆積した後、フォトリソグ
ラフィ法、ドライエッチ法を用いて、層間絶縁膜１５を
タングステンシリサイド膜１３に至るまでエッチング
し、Ｎ型多結晶シリコン膜を有するＮ型ＭＯＳトランジ
スタのＮ型ゲート電極配線と、Ｐ型多結晶シリコン膜を
有するＰ型ＭＯＳトランジスタのＰ型ゲート電極配線双
方に跨る、コンタクト孔１６を開口する。次に、コンタ
クト孔内でＮ型多結晶シリコン配線とＰ型多結晶シリコ
ン配線に接するＡｌからなる金属配線１７を形成して完
了する。

【００３４】以上のように構成された、本実施例におけ
るＮ型多結晶シリコン配線とＰ型多結晶シリコン配線の
接続方法では、実施例１と同様Ｎ型多結晶シリコン配線
とＰ型多結晶シリコン配線が完全に分離しているため、
不純物の相互拡散が全くなく、トランジスタ特性の変動
を引き起こさない。又、新規にマスク、工程数等を増や
すことなく実施することができる。

【００３５】さらに、本実施例では更にＮ型多結晶シリ
コン配線とＰ型多結晶シリコン配線間の溝は殆ど側壁を
形成する絶縁膜８で埋まるために、コンタクト孔１６開
口時のオーバーエッチングによって素子分離領域をエッ
チングすることがなくなる。このため、素子分離領域の
薄膜化による多結晶シリコン−ウェル間のリーク電流、
容量の増大を抑制することができる。特に、絶縁膜に窒
化膜等の、酸化膜とのエッチング選択比の高い物質を用
いて構成した場合には、効果はさらに大きくなる。

【００３６】（実施例３）図３は本発明の第３の実施例
におけるＮ型多結晶シリコンゲート電極配線を有するＮ
型ＭＯＳトランジスタと、Ｐ型多結晶シリコンゲート電
極配線を有するＰ型ＭＯＳトランジスタの両電極配線接
続部の製造断面図を示すものである。

【００３７】図３(a)では、Ｐ型シリコン基板１の所望
の位置に、周知のウェル形成法を用いてＰウェル領域２
およびＮウェル領域３を形成した後、所望の位置に素子
分離領域４を形成する。次に、ドライ酸化、あるいはパ
イロ酸化を用いて、10nmのゲート酸化膜５をトランジス
タ活性領域上に形成する。

【００３８】図３(b)では、周知の気相成長法を用い
て、300nmの多結晶シリコン膜６を堆積する。次に、フ
ォトリソグラフィ法を用いてパターニングを行い、異方
性のドライエッチング法を用いて、多結晶シリコン膜６
を素子分離領域４に至るまでエッチングし、Ｎ型ＭＯＳ
トランジスタのゲート電極配線とＰ型ＭＯＳトランジス
タのゲート電極配線を形成する。次に半導体装置上に周
知の気相成長法を用いて、200nmの酸化膜を堆積した
後、異方性のドライエッチング法を用いて前記酸化膜を
エッチングし側壁８を形成してＮ型ＭＯＳトランジスタ
のゲート電極配線とＰ型ＭＯＳトランジスタのゲート電
極配線間の開口を完全に側壁８で埋め込む。但し、酸化
膜の代わりに、窒化膜等の他の絶縁膜を用いてもよい。

【００３９】図３(c)は、図３(b)内のa-bで示された部
分の、紙面と垂直な方向の構造断面を示すものである。
図３(c)では、Ｐ型ＭＯＳトランジスタ形成領域をフォ
トレジストで覆った後、Ｎ型ＭＯＳトランジスタ形成領
域に、加速エネルギー40KeV、注入ドーズ量4.0E15cm^-2
の条件で砒素を注入し、Ｎ型多結晶シリコン膜９、Ｎ型
ソース拡散相１０およびＮ型ドレイン拡散層１１を形成
する。Ｐ型ＭＯＳトランジスタ形成領域も同様に、Ｐ型
ＭＯＳトランジスタ形成領域のみに、加速エネルギー40
keV、注入ドーズ量6.0E15cm^-2の条件で二弗化ホウ素を
注入し、Ｐ型多結晶シリコン膜１２、Ｐ型ソース拡散層
およびＰ型ドレイン拡散層を形成する。次に、半導体装
置上に、スパッタ法を用いて50nmのチタン膜を堆積す
る。次に、ランプアニール法によって800℃窒素雰囲気
中で６０秒の熱処理を行い、前記多結晶シリコンおよび
前記ソース、ドレイン拡散層上のチタン膜をシリサイド
化し、チタンシリサイド膜１４を形成した後、硫化水を
用いて未反応のチタン膜を除去する。但し、前記シリサ
イド化の工程と、前記イオン注入の工程は順番を入れ替
えて行ってもよい。

【００４０】図３(d)では、半導体装置上に周知の気相
成長法を用いて800nmの層間絶縁膜を堆積した後、フォ
トリソグラフィ法、ドライエッチ法を用いて、層間絶縁
膜１５をチタンシリサイド膜１４に至るまでエッチング
し、Ｎ型多結晶シリコン膜を有するＮ型ＭＯＳトランジ
スタのＮ型ゲート電極配線と、Ｐ型多結晶シリコン膜を
有するＰ型ＭＯＳトランジスタのＰ型ゲート電極配線双
方に跨る、コンタクト孔１６を開口する。次に、コンタ
クト孔内でＮ型多結晶シリコン配線とＰ型多結晶シリコ
ン配線に接するＡｌからなる金属配線１７を形成して完
了する。

【００４１】以上のように構成された、本実施例では実
施例１、２と同様Ｎ型多結晶シリコン配線とＰ型多結晶
シリコン配線の接続方法では、Ｎ型多結晶シリコン配線
とＰ型多結晶シリコン配線が完全に分離しているため、
不純物の相互拡散が全くなく、トランジスタ特性の変動
を引き起こさない。又、新規にマスク、工程数等を増や
すことなく実施することができる。さらに、本実施例で
は実施例２と同様Ｎ型多結晶シリコン配線とＰ型多結晶
シリコン配線間の溝は殆ど側壁を形成する絶縁膜で埋ま
るために、コンタクト孔を開口時のオーバーエッチング
によって素子分離領域をエッチングすることがなくな
る。このため、素子分離領域の薄膜化による多結晶シリ
コン−ウェル間のリーク電流、容量の増大を抑制するこ
とができる。特に、絶縁膜に窒化膜等の、酸化膜とのエ
ッチング選択比の高い物質を用いて構成した場合には、
効果はさらに大きくなる。

【００４２】以上のように各本実施例１〜３によれば、
工程数を増やすことなく、さらにＮ型ＭＯＳトランジス
タとＰ型ＭＯＳトランジスタの分離間隔を拡げることな
く、Ｎ型多結晶シリコン配線とＰ型多結晶シリコン配線
を接続することができる。又、不純物の相互拡散を完全
に防止でき、ＭＯＳトランジスタの特性変動は起こらな
い。このことによって、集積化された、高速のデュアル
ゲートのデバイスを実現することができる。

【００４３】

【発明の効果】以上のように本発明は、Ｎ型多結晶シリ
コンゲート電極配線とＰ型多結晶シリコンゲート電極配
線を、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジス
タの分離領域上において切り離し、双方に跨る１個のコ
ンタクト孔を開口し、このコンタクト孔内で直接、上層
金属配線を介して、Ｎ型多結晶シリコンゲート電極配線
とＰ型多結晶シリコンゲート電極配線を接続することに
よって、工程数を増やすことなく、不純物の相互拡散に
よるトランジスタ特性の変動を防止し、集積化されたデ
ュアルゲートのデバイスを実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるＮ型ＭＯＳトラ
ンジスタのＮ型多結晶シリコンゲート電極配線とＰ型Ｍ
ＯＳトランジスタのＰ型多結晶シリコンゲート電極配線
の接続工程を示す構造断面図

【図２】本発明の第２の実施例におけるＮ型ＭＯＳトラ
ンジスタのＮ型多結晶シリコンゲート電極配線とＰ型Ｍ
ＯＳトランジスタのＰ型多結晶シリコンゲート電極配線
の接続工程を示す構造断面図

【図３】本発明の第３の実施例におけるＮ型ＭＯＳトラ
ンジスタのＮ型多結晶シリコンゲート電極配線とＰ型Ｍ
ＯＳトランジスタのＰ型多結晶シリコンゲート電極配線
の接続工程を示す構造断面図

【図４】第１の従来例と本発明によるＮ型多結晶シリコ
ン配線とＰ型多結晶シリコン配線の接続部のマスク図

【図５】第２の従来例におけるＮ型多結晶シリコン配線
とＰ型多結晶シリコン配線の接続部での不純物の相互拡
散の様子を示す模式図

【図６】不純物相互拡散評価パターンの構造断面図

【図７】第２の従来例における不純物の相互拡散の影響
を示す、Ｎ型トランジスタのサブスレッショルド特性図

【図８】第１の従来例におけるＮ型多結晶シリコン配線
とＰ型多結晶シリコン配線の接続部の構造断面図

【図９】第２の従来例におけるＮ型多結晶シリコン配線
とＰ型多結晶シリコン配線の接続部の構造断面図

【符号の説明】

１ Ｐ型シリコン基板 ２ Ｐウェル領域 ３ Ｎウェル領域 ４ 素子分離領域 ５ ゲート酸化膜 ６ 多結晶シリコン膜 ７ タングステン膜 ８ 側壁 ９ Ｎ型多結晶シリコン膜 １０ Ｎ型ソース拡散層 １１ Ｎ型ドレイン拡散層 １２ Ｐ型多結晶シリコン膜 １３ タングステンシリサイド膜 １４ チタンシリサイド膜 １５ 層間絶縁膜 １６ コンタクト孔 １７ 金属配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−203366（ＪＰ，Ａ) 特開 平２−239656（ＪＰ，Ａ) 特開 平２−226746（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 H01L 21/8238 H01L 27/092

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 Ｎ型ゲート電極配線及びソース、ドレイ
   ン拡散層を有したＮ型ＭＯＳトランジスタと、 前記Ｎ型ゲート電極配線と溝で分離されているＰ型ゲー
   ト電極配線及びソース、ドレイン拡散層を有したＰ型Ｍ
   ＯＳトランジスタと、 前記Ｎ型ゲート電極配線および前記Ｐ型ゲート電極配線
   の各側面上に形成された側壁絶縁膜と、前記側壁絶縁膜、前記Ｎ型ゲート電極配線および前記Ｐ
   型ゲート電極配線上に形成された層間絶縁膜と、 前記層間絶縁膜における 前記Ｎ型ゲート電極配線と前記
   Ｐ型ゲート電極配線との分離領域に、前記Ｎ型ゲート電
   極配線と前記Ｐ型ゲート電極配線双方に跨って開口され
   たコンタクト孔と、 前記コンタクト孔内で前記Ｎ型ゲート電極配線及び前記
   Ｐ型ゲート電極配線に接続された金属配線とを備え、 前記Ｎ型ゲート電極配線と前記Ｐ型ゲート電極配線との
   分離領域の前記溝には、前記側壁絶縁膜が埋め込まれて
   いることを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記Ｎ型ゲート電極配線及び前記Ｐ型ゲート電極配線
   は、多結晶シリコンと高融点金属の２層構造であること
   を特徴とする半導体装置。
3. 【請求項３】 半導体基板上に多結晶シリコンを堆積す
   る工程（ａ）と、 前記多結晶シリコン膜のパターニングを行い、互いに溝
   で分離されているＮ型ＭＯＳトランジスタの第１のゲー
   ト電極配線とＰ型ＭＯＳトランジスタの第２のゲート電
   極配線を形成する工程（ｂ）と、 前記工程（ｂ）の後に、前記第１のゲート電極配線およ
   び前記第２のゲート電極配線の各側面上に側壁絶縁膜を
   形成する工程（ｃ）と、 前記工程（ｃ）の後に、Ｎ型ＭＯＳトランジスタ形成領
   域にＮ型不純物のイオン注入を行い、ソース、ドレイン
   拡散層を形成し、前記第１のゲート電極配線内の多結晶
   シリコン層をＮ型化する工程（ｄ）と、 前記工程（ｃ）の後に、Ｐ型ＭＯＳトランジスタ形成領
   域にＰ型不純物のイオン注入を行い、ソース、ドレイン
   拡散層を形成し、前記第２のゲート電極配線内の多結晶
   シリコン層をＰ型化する工程（ｅ）と、 前記工程（ｄ）及び前記工程（ｅ）の後に、前記半導体
   基板上に層間絶縁膜を堆積した後、前記第１のゲート電
   極配線と前記第２のゲート電極配線との分離領域に、前
   記第１のゲート電極配線と前記第２のゲート電極配線双
   方に跨るコンタクト孔を開口する工程（ｆ）と、 前記コンタクト孔内で、前記第１のゲート電極配線およ
   び前記第２のゲート電極配線に接する金属配線を形成す
   る工程（ｇ）とを備え、 前記第１のゲート電極配線と前記第２のゲート電極配線
   との分離領域の前記溝には、前記側壁絶縁膜が埋め込ま
   れることを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、 前記工程（ｄ）及び前記工程（ｅ）の後で前記工程
   （ｆ）の前に、前記半導体基板上に高融点金属を堆積
   し、前記第１のゲート電極配線上部および前記第２のゲ
   ート電極配線上部と前記各ソース、ドレイン拡散層上部
   の高融点金属をシリサイド化した後、前記第１のゲート
   電極配線上部および前記第２のゲート電極配線上部と、
   前記各ソース、ドレイン拡散層上部以外の前記高融点金
   属膜を除去する工程を有していることを特徴とする半導
   体装置の製造方法。
5. 【請求項５】 請求項３記載の半導体装置の製造方法に
   おいて、 前記第１のゲート電極配線及び前記第２のゲート電極配
   線は、多結晶シリコンと高融点金属の２層構造で形成す
   ることを特徴とする半導体装置の製造方法。