JP3364455B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3364455B2 JP3364455B2 JP28548899A JP28548899A JP3364455B2 JP 3364455 B2 JP3364455 B2 JP 3364455B2 JP 28548899 A JP28548899 A JP 28548899A JP 28548899 A JP28548899 A JP 28548899A JP 3364455 B2 JP3364455 B2 JP 3364455B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor device
- resin
- semiconductor element
- universal hardness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体素子を配
線基板上にフリップチップ接続してなる半導体装置及び
その製造方法に関する。
線基板上にフリップチップ接続してなる半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】従来より、半導体素子を配線基板上にフ
リップチップ接続（Ｆ／Ｃ接続）してなる半導体装置に
おいて、実装時或いは実装後に半導体素子やバンプ電極
等にクラック等の破損が生じる問題が指摘されていた。
この問題は、半導体素子と配線基板との熱膨張率の差違
により発生する熱応力が主な原因であると考えられ、こ
れを解決するため、様々な手段が提案されているが、そ
の内の一つとして、半導体素子と配線基板との間を、フ
ィラー（例えばシリカ、アルミナ等）を含有する樹脂
（封止樹脂）で充填する技術が提案されている。
リップチップ接続（Ｆ／Ｃ接続）してなる半導体装置に
おいて、実装時或いは実装後に半導体素子やバンプ電極
等にクラック等の破損が生じる問題が指摘されていた。
この問題は、半導体素子と配線基板との熱膨張率の差違
により発生する熱応力が主な原因であると考えられ、こ
れを解決するため、様々な手段が提案されているが、そ
の内の一つとして、半導体素子と配線基板との間を、フ
ィラー（例えばシリカ、アルミナ等）を含有する樹脂
（封止樹脂）で充填する技術が提案されている。
【０００３】封止樹脂のヤング率や熱膨張率は、封止樹
脂のフィラーの含有量（フィラー含有量）により調整さ
れ、フィラー含有量が多いほど、ヤング率は大きく、熱
膨張率は小さくなり、一方、フィラー含有量が少ないほ
ど、ヤング率は小さく、熱膨張率は大きくなる。即ち、
ヤング率及び熱膨張率が適正値に調整された封止樹脂
で、半導体素子と配線基板との間に充填すれば、半導体
素子及びその周辺に発生する応力が緩和され、半導体素
子やバンプ電極等におけるクラックの発生を抑制できる
という効果が得られるのである。そして、応力緩和をよ
り確実に図るため、封止樹脂を半導体素子と配線基板と
の間に充填するだけでなく、封止樹脂で半導体素子の周
囲にフィレット部を形成する技術も知られている。
脂のフィラーの含有量（フィラー含有量）により調整さ
れ、フィラー含有量が多いほど、ヤング率は大きく、熱
膨張率は小さくなり、一方、フィラー含有量が少ないほ
ど、ヤング率は小さく、熱膨張率は大きくなる。即ち、
ヤング率及び熱膨張率が適正値に調整された封止樹脂
で、半導体素子と配線基板との間に充填すれば、半導体
素子及びその周辺に発生する応力が緩和され、半導体素
子やバンプ電極等におけるクラックの発生を抑制できる
という効果が得られるのである。そして、応力緩和をよ
り確実に図るため、封止樹脂を半導体素子と配線基板と
の間に充填するだけでなく、封止樹脂で半導体素子の周
囲にフィレット部を形成する技術も知られている。
【０００４】
【発明が解決しようとする課題】しかし、半導体装置を
使用するに当たり、その温度の上昇・下降の繰り返し
（熱サイクル）により、封止樹脂部（例えばフィレット
部）にクラックが生じることがある。あるいは半導体素
子と封止樹脂部（例えばフィレット部）との間にクラッ
クが生じることもある。そうした場合、半導体装置の耐
湿性の低下や、半導体素子と配線基板との間における電
気的接続が絶たれる事態が発生する可能性があるし、ま
た封止樹脂による上記効果が得られ難くなったりする可
能性もある。そして、延いては、半導体装置の信頼性、
或いは半導体装置が利用された機器の動作の信頼性が低
下してしまうことも考えられる。
使用するに当たり、その温度の上昇・下降の繰り返し
（熱サイクル）により、封止樹脂部（例えばフィレット
部）にクラックが生じることがある。あるいは半導体素
子と封止樹脂部（例えばフィレット部）との間にクラッ
クが生じることもある。そうした場合、半導体装置の耐
湿性の低下や、半導体素子と配線基板との間における電
気的接続が絶たれる事態が発生する可能性があるし、ま
た封止樹脂による上記効果が得られ難くなったりする可
能性もある。そして、延いては、半導体装置の信頼性、
或いは半導体装置が利用された機器の動作の信頼性が低
下してしまうことも考えられる。
【０００５】封止樹脂部にクラックが発生する原因とし
ては、封止樹脂内においてフィラーの分布が偏ることが
考えられる。すなわち、封止樹脂のヤング率や熱膨張率
はフィラー含有量に依存するが、封止樹脂内においてフ
ィラーの分布に偏りが生じると、それに伴って、封止樹
脂のヤング率および熱膨張率の分布も偏ることとなる。
そして、封止樹脂の温度上昇或いは温度降下の際に、封
止樹脂内部に発生する熱応力が、限られた箇所（例えば
熱膨張率が大きい箇所）に集中的に発生し、クラックが
発生すると考えられるのである。
ては、封止樹脂内においてフィラーの分布が偏ることが
考えられる。すなわち、封止樹脂のヤング率や熱膨張率
はフィラー含有量に依存するが、封止樹脂内においてフ
ィラーの分布に偏りが生じると、それに伴って、封止樹
脂のヤング率および熱膨張率の分布も偏ることとなる。
そして、封止樹脂の温度上昇或いは温度降下の際に、封
止樹脂内部に発生する熱応力が、限られた箇所（例えば
熱膨張率が大きい箇所）に集中的に発生し、クラックが
発生すると考えられるのである。
【０００６】従って、熱硬化後におけるフィラーの分布
の偏りが少ない封止樹脂を選んで用いるようにすれば良
いが、フィラーの分布を直接調べるのは困難である。そ
のため、各種の封止樹脂について、加熱・冷却を繰り返
す熱サイクル試験を行い、クラックの発生率を調べるこ
とにより、最適な封止樹脂を選択するようにすることも
考えられるが、その方法では大変面倒であり、延いて
は、半導体装置の開発コストが嵩む可能性もある。
の偏りが少ない封止樹脂を選んで用いるようにすれば良
いが、フィラーの分布を直接調べるのは困難である。そ
のため、各種の封止樹脂について、加熱・冷却を繰り返
す熱サイクル試験を行い、クラックの発生率を調べるこ
とにより、最適な封止樹脂を選択するようにすることも
考えられるが、その方法では大変面倒であり、延いて
は、半導体装置の開発コストが嵩む可能性もある。
【０００７】本発明は、上記課題に鑑みなされたもので
あり、信頼性の高い半導体装置およびその簡便な製造方
法を提供することを目的とする。
あり、信頼性の高い半導体装置およびその簡便な製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段及び発明の効果】上記課題
を解決するためになされた本発明（請求項１記載）の半
導体装置の製造方法は、半導体素子を配線基板上にフリ
ップチップ接続し、フィラーを有する封止樹脂を該半導
体素子と該配線基板との間に充填すると共に、該封止樹
脂で該半導体素子の周囲にフィレット部を形成し、該封
止樹脂を熱硬化させることにより半導体装置を製造する
方法であって、前記封止樹脂として、熱硬化後における
該封止樹脂のユニバーサル硬度の最小値ａと最大値ｂと
の比ａ／ｂが０．５以上となるような樹脂を用いると共
に、前記封止樹脂を熱硬化させた後、該封止樹脂のユニ
バーサル硬度を検査して、半導体装置の良否を判定する
ことを特徴とする。
を解決するためになされた本発明（請求項１記載）の半
導体装置の製造方法は、半導体素子を配線基板上にフリ
ップチップ接続し、フィラーを有する封止樹脂を該半導
体素子と該配線基板との間に充填すると共に、該封止樹
脂で該半導体素子の周囲にフィレット部を形成し、該封
止樹脂を熱硬化させることにより半導体装置を製造する
方法であって、前記封止樹脂として、熱硬化後における
該封止樹脂のユニバーサル硬度の最小値ａと最大値ｂと
の比ａ／ｂが０．５以上となるような樹脂を用いると共
に、前記封止樹脂を熱硬化させた後、該封止樹脂のユニ
バーサル硬度を検査して、半導体装置の良否を判定する
ことを特徴とする。
【０００９】上述の様に、フィラー含有量とヤング率や
熱膨張率との間には相関関係があるが、一方、フィラー
含有量と封止樹脂の硬さとの間にも相関関係があり、フ
ィラー含有量が少ないと封止樹脂の硬さは低いものとな
る。すなわち、封止樹脂内部におけるフィラーの分布が
均一であるか否かは、封止樹脂の硬さの分布に基づいて
判断すれば良い。
熱膨張率との間には相関関係があるが、一方、フィラー
含有量と封止樹脂の硬さとの間にも相関関係があり、フ
ィラー含有量が少ないと封止樹脂の硬さは低いものとな
る。すなわち、封止樹脂内部におけるフィラーの分布が
均一であるか否かは、封止樹脂の硬さの分布に基づいて
判断すれば良い。
【００１０】ここで、硬さの測定方法としてはマイクロ
ビッカース法が知られている。この方法は、設定された
荷重を圧子に加えて試料表面に押し込んだ後、荷重を除
去し、その除荷後の残留くぼみを顕微鏡による観察で測
定した結果から、試料の硬さを求めるものである。しか
し、この方法では、微小な硬さの違いを検出するのは容
易でなく、また、樹脂やゴム等の様に、圧子の押し込み
による変形の内、弾性変形の要素が比較的多く含まれる
材料の場合、弾性変形の要素が考慮された硬さを測定す
ることができない。
ビッカース法が知られている。この方法は、設定された
荷重を圧子に加えて試料表面に押し込んだ後、荷重を除
去し、その除荷後の残留くぼみを顕微鏡による観察で測
定した結果から、試料の硬さを求めるものである。しか
し、この方法では、微小な硬さの違いを検出するのは容
易でなく、また、樹脂やゴム等の様に、圧子の押し込み
による変形の内、弾性変形の要素が比較的多く含まれる
材料の場合、弾性変形の要素が考慮された硬さを測定す
ることができない。
【００１１】そこで、本発明（請求項１に記載）の半導
体装置の製造方法の様に、封止樹脂の硬さを、ウルトラ
マイクロビッカース試験法により測定されるユニバーサ
ル硬度で評価するようにすれば良い。ウルトラマイクロ
ビッカース試験法は、圧子に荷重（試験荷重）を加えて
試料表面を窪ませた状態（即ち、圧子が試料表面に押し
込まれた状態）のまま、くぼみの深さ（押し込み深さ）
を計測し、試験荷重と押し込み深さとから、試料の硬さ
を測定する。このウルトラマイクロビッカース試験法に
よれば、弾性変形分が比較的多く含まれる材料であって
も、弾性変形の要素が考慮された硬さの測定を測定する
ことができる。
体装置の製造方法の様に、封止樹脂の硬さを、ウルトラ
マイクロビッカース試験法により測定されるユニバーサ
ル硬度で評価するようにすれば良い。ウルトラマイクロ
ビッカース試験法は、圧子に荷重（試験荷重）を加えて
試料表面を窪ませた状態（即ち、圧子が試料表面に押し
込まれた状態）のまま、くぼみの深さ（押し込み深さ）
を計測し、試験荷重と押し込み深さとから、試料の硬さ
を測定する。このウルトラマイクロビッカース試験法に
よれば、弾性変形分が比較的多く含まれる材料であって
も、弾性変形の要素が考慮された硬さの測定を測定する
ことができる。
【００１２】このウルトラマイクロビッカース試験法に
よれば、フィラーの分布は、ユニバーサル硬度の分布を
測定することにより、間接的に知ることができる。そし
て、後述する実験の様にユニバーサル硬度を測定したと
ころ、熱硬化後の封止樹脂におけるユニバーサル硬度の
最小値ａと最大値ｂとの比ａ／ｂが０．５以上であれ
ば、加熱・冷却の繰り返しによるクラックの発生率が低
いことが明らかになった。
よれば、フィラーの分布は、ユニバーサル硬度の分布を
測定することにより、間接的に知ることができる。そし
て、後述する実験の様にユニバーサル硬度を測定したと
ころ、熱硬化後の封止樹脂におけるユニバーサル硬度の
最小値ａと最大値ｂとの比ａ／ｂが０．５以上であれ
ば、加熱・冷却の繰り返しによるクラックの発生率が低
いことが明らかになった。
【００１３】そして、本発明（請求項１記載）の半導体
装置の製造方法においては、半導体素子と配線基板との
間に充填されると共に半導体素子の周囲にてフィレット
部を形成する封止樹脂として、熱硬化後における封止樹
脂のユニバーサル硬度の最小値ａと最大値ｂとの比ａ／
ｂが０．５以上となるような樹脂を用いている。そのた
め、この製造方法によれば、熱サイクルによる、封止樹
脂におけるクラックの発生率を低くすることができる。
その結果、半導体装置の耐湿性の低下や、半導体素子と
配線基板との間で断線が発生する可能性が低くなり、ま
た、封止樹脂による半導体素子等の保護が確実に行われ
る。従って、半導体装置の動作の信頼性が向上するとい
う効果が得られる。
装置の製造方法においては、半導体素子と配線基板との
間に充填されると共に半導体素子の周囲にてフィレット
部を形成する封止樹脂として、熱硬化後における封止樹
脂のユニバーサル硬度の最小値ａと最大値ｂとの比ａ／
ｂが０．５以上となるような樹脂を用いている。そのた
め、この製造方法によれば、熱サイクルによる、封止樹
脂におけるクラックの発生率を低くすることができる。
その結果、半導体装置の耐湿性の低下や、半導体素子と
配線基板との間で断線が発生する可能性が低くなり、ま
た、封止樹脂による半導体素子等の保護が確実に行われ
る。従って、半導体装置の動作の信頼性が向上するとい
う効果が得られる。
【００１４】なお、フィレット部とは、図５（ａ）中の
に示す様に、封止樹脂が半導体素子の外周部よりも少
なくとも外側に張り出した部分をいい、また図５（ｂ）
中のに示す様に、更に半導体素子の底面（すなわち配
線基板に対向する面）よりも上側に盛り上がるよう形成
されたものも含む。また、図５（ｂ）において、フィレ
ット部は半導体素子の外周部に必ずしも密着するもので
はない。しかし、半導体素子の外周部を覆い、これに密
着している方が応力緩和の効果がより高いものとなる。
また、製造された半導体装置が熱サイクルに対して所望
の耐久性を有するものであるかどうかを調べる、といっ
た品質管理を行うことが望まれることから、本発明（請
求項１記載）の半導体装置の製造方法においては、封止
樹脂を熱硬化させた後、封止樹脂のユニバーサル硬度を
検査して、半導体装置の良否を判定する。例えば、封止
樹脂を熱硬化させた後の半導体装置の一つを抽出して、
複数の箇所において封止樹脂のユニバーサル硬度を測定
し、その最小値ａと最大値ｂとの比ａ／ｂが、所定の条
件を満たしているか否かを判断する。本発明（請求項１
記載）の半導体装置の製造方法においては、いちいち熱
サイクル試験を行うのではなく、ユニバーサル硬度を検
査して半導体装置の良否を判定することから、その品質
管理に手間がかからず、延いては製造コストを抑制する
ことができるという効果を奏する。
に示す様に、封止樹脂が半導体素子の外周部よりも少
なくとも外側に張り出した部分をいい、また図５（ｂ）
中のに示す様に、更に半導体素子の底面（すなわち配
線基板に対向する面）よりも上側に盛り上がるよう形成
されたものも含む。また、図５（ｂ）において、フィレ
ット部は半導体素子の外周部に必ずしも密着するもので
はない。しかし、半導体素子の外周部を覆い、これに密
着している方が応力緩和の効果がより高いものとなる。
また、製造された半導体装置が熱サイクルに対して所望
の耐久性を有するものであるかどうかを調べる、といっ
た品質管理を行うことが望まれることから、本発明（請
求項１記載）の半導体装置の製造方法においては、封止
樹脂を熱硬化させた後、封止樹脂のユニバーサル硬度を
検査して、半導体装置の良否を判定する。例えば、封止
樹脂を熱硬化させた後の半導体装置の一つを抽出して、
複数の箇所において封止樹脂のユニバーサル硬度を測定
し、その最小値ａと最大値ｂとの比ａ／ｂが、所定の条
件を満たしているか否かを判断する。本発明（請求項１
記載）の半導体装置の製造方法においては、いちいち熱
サイクル試験を行うのではなく、ユニバーサル硬度を検
査して半導体装置の良否を判定することから、その品質
管理に手間がかからず、延いては製造コストを抑制する
ことができるという効果を奏する。
【００１５】また、後述する実験結果から、熱硬化後の
封止樹脂におけるユニバーサル硬度の最小値ａと最大値
ｂとの比ａ／ｂが０．７以上であれば、熱サイクルによ
るクラックの発生率がより低くなることが明らかになっ
た。そこで、請求項２に記載のように、半導体素子と配
線基板との間に充填する封止樹脂として、熱硬化後にお
ける封止樹脂のユニバーサル硬度の最小値ａと最大値ｂ
との比ａ／ｂが０．７以上となるような樹脂を用いると
良い。
封止樹脂におけるユニバーサル硬度の最小値ａと最大値
ｂとの比ａ／ｂが０．７以上であれば、熱サイクルによ
るクラックの発生率がより低くなることが明らかになっ
た。そこで、請求項２に記載のように、半導体素子と配
線基板との間に充填する封止樹脂として、熱硬化後にお
ける封止樹脂のユニバーサル硬度の最小値ａと最大値ｂ
との比ａ／ｂが０．７以上となるような樹脂を用いると
良い。
【００１６】このように行われる請求項２記載の半導体
装置の製造方法によれば、熱サイクルによる、封止樹脂
におけるクラックの発生率をより低くすることができ
る。その結果、半導体装置の耐湿性の低下や、半導体素
子と配線基板との間で断線が発生する可能性がより低く
なり、また、封止樹脂による半導体素子等の保護がより
確実に行われる。従って、半導体装置の動作の信頼性が
更に向上する。
装置の製造方法によれば、熱サイクルによる、封止樹脂
におけるクラックの発生率をより低くすることができ
る。その結果、半導体装置の耐湿性の低下や、半導体素
子と配線基板との間で断線が発生する可能性がより低く
なり、また、封止樹脂による半導体素子等の保護がより
確実に行われる。従って、半導体装置の動作の信頼性が
更に向上する。
【００１７】そして更に、後述する実験結果から、熱硬
化後の封止樹脂におけるユニバーサル硬度の最小値ａと
最大値ｂとの比ａ／ｂが０．９以上であれば、加熱・冷
却の繰り返しによるクラックの発生率が更に低くなるこ
とが明らかになった。そこで、請求項３に記載のよう
に、半導体素子と配線基板との間に充填する封止樹脂と
して、熱硬化後における封止樹脂のユニバーサル硬度の
最小値ａと最大値ｂとの比ａ／ｂが０．９以上となるよ
うな樹脂を用いると更に良い。
化後の封止樹脂におけるユニバーサル硬度の最小値ａと
最大値ｂとの比ａ／ｂが０．９以上であれば、加熱・冷
却の繰り返しによるクラックの発生率が更に低くなるこ
とが明らかになった。そこで、請求項３に記載のよう
に、半導体素子と配線基板との間に充填する封止樹脂と
して、熱硬化後における封止樹脂のユニバーサル硬度の
最小値ａと最大値ｂとの比ａ／ｂが０．９以上となるよ
うな樹脂を用いると更に良い。
【００１８】このように行われる請求項３記載の半導体
装置の製造方法によれば、熱サイクルによる、封止樹脂
におけるクラックの発生率を更に低くすることができ
る。その結果、半導体装置の耐湿性の低下や、半導体素
子と配線基板との間で断線が発生する可能性が更に低く
なり、また、封止樹脂による半導体素子等の保護が更に
確実に行われ、半導体装置の動作の信頼性が一層向上す
る。
装置の製造方法によれば、熱サイクルによる、封止樹脂
におけるクラックの発生率を更に低くすることができ
る。その結果、半導体装置の耐湿性の低下や、半導体素
子と配線基板との間で断線が発生する可能性が更に低く
なり、また、封止樹脂による半導体素子等の保護が更に
確実に行われ、半導体装置の動作の信頼性が一層向上す
る。
【００１９】
【００２０】
【００２１】
【００２２】また、クラックは、特に、封止樹脂部のフ
ィレット部や、半導体素子とフィレット部との間におい
て生じる場合が少なくない。即ち、フィレット部及びそ
の付近にて、フィラーの分布に偏りが生じ易いと考えら
れる。そこで、請求項４に記載のように、ユニバーサル
硬度の検査は、半導体素子の周囲に形成されたフィレッ
ト部のユニバーサル硬度を測定することにより行うよう
にすると良い。
ィレット部や、半導体素子とフィレット部との間におい
て生じる場合が少なくない。即ち、フィレット部及びそ
の付近にて、フィラーの分布に偏りが生じ易いと考えら
れる。そこで、請求項４に記載のように、ユニバーサル
硬度の検査は、半導体素子の周囲に形成されたフィレッ
ト部のユニバーサル硬度を測定することにより行うよう
にすると良い。
【００２３】この様な請求項４に記載の半導体装置の製
造方法においては、クラックの発生する可能性の高いフ
ィレット部にてユニバーサル硬度を測定して、半導体装
置の良否を判断することから、より確実に封止樹脂部に
おけるクラックの発生を抑制することができる。
造方法においては、クラックの発生する可能性の高いフ
ィレット部にてユニバーサル硬度を測定して、半導体装
置の良否を判断することから、より確実に封止樹脂部に
おけるクラックの発生を抑制することができる。
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【発明の実施の形態】以下に、本発明の一実施例として
の半導体装置およびその製造方法を図面と共に説明す
る。図１は、一実施例としての半導体装置を示す説明図
である。半導体装置は、図１に示す様に、配線基板１と
半導体素子２を有するものであり、半導体素子２の電極
３を、はんだバンプ５を介して配線基板１に接続して構
成される。配線基板１（□40mm×厚さ約0.5mm）は、Ｐ
ＴＦＥ（ポリテトラフルオロエチレン）を主成分とする
複合樹脂で形成されたものであり、その表面には、金属
配線（本実施例では、銅配線）が形成されている。金属
配線の表面の内、半導体素子２との接続を図るべき部分
（即ち電極４）には、金属メッキ（本実施例では、金メ
ッキ又はニッケルメッキ）が施されている。
の半導体装置およびその製造方法を図面と共に説明す
る。図１は、一実施例としての半導体装置を示す説明図
である。半導体装置は、図１に示す様に、配線基板１と
半導体素子２を有するものであり、半導体素子２の電極
３を、はんだバンプ５を介して配線基板１に接続して構
成される。配線基板１（□40mm×厚さ約0.5mm）は、Ｐ
ＴＦＥ（ポリテトラフルオロエチレン）を主成分とする
複合樹脂で形成されたものであり、その表面には、金属
配線（本実施例では、銅配線）が形成されている。金属
配線の表面の内、半導体素子２との接続を図るべき部分
（即ち電極４）には、金属メッキ（本実施例では、金メ
ッキ又はニッケルメッキ）が施されている。
【００２９】配線基板１への半導体素子２（□11.33mm
×厚さ0.635mm）の接続は、Ｃ４（Controlled Collaps
e Chip Connection）法と呼ばれるフリップチップ接
続法により行われる。すなわち、電極３の表面に予めは
んだバンプ５が形成された半導体素子２（いわゆるフリ
ップチップ）を、はんだバンプ５を介して配線基板１の
電極４に接触させる。そして、外部から熱を加えること
によりはんだバンプ５を溶融させ、その後冷却して、配
線基板１の電極４と半導体素子２の電極３とを電気的に
接続する。
×厚さ0.635mm）の接続は、Ｃ４（Controlled Collaps
e Chip Connection）法と呼ばれるフリップチップ接
続法により行われる。すなわち、電極３の表面に予めは
んだバンプ５が形成された半導体素子２（いわゆるフリ
ップチップ）を、はんだバンプ５を介して配線基板１の
電極４に接触させる。そして、外部から熱を加えること
によりはんだバンプ５を溶融させ、その後冷却して、配
線基板１の電極４と半導体素子２の電極３とを電気的に
接続する。
【００３０】こうして、図２（ａ）に示す如く、配線基
板１に半導体素子２をフリップチップ接続した後、図２
（ｂ）に示す様に、封止樹脂を中空筒状のディスペンサ
ー６から吐出させる。この封止樹脂を配線基板１と半導
体素子２との間に充填すると共に、封止樹脂にて、半導
体素子の外周部２ａを覆い、これに密着するよう、半導
体素子の周囲にフィレット部を形成することによって封
止樹脂部８を構成する。封止樹脂部８を構成する封止樹
脂としては、予めフィラーを混入された樹脂であって、
熱硬化後のユニバーサル硬度ＨＵの最小値ａと最大値ｂ
との比ａ／ｂが所定値（本実施例では０．９）以上とな
るものが選択されている。封止樹脂の充填後、封止樹脂
が硬化する温度にまで加熱することにより封止樹脂を硬
化させ、半導体装置を完成させる。
板１に半導体素子２をフリップチップ接続した後、図２
（ｂ）に示す様に、封止樹脂を中空筒状のディスペンサ
ー６から吐出させる。この封止樹脂を配線基板１と半導
体素子２との間に充填すると共に、封止樹脂にて、半導
体素子の外周部２ａを覆い、これに密着するよう、半導
体素子の周囲にフィレット部を形成することによって封
止樹脂部８を構成する。封止樹脂部８を構成する封止樹
脂としては、予めフィラーを混入された樹脂であって、
熱硬化後のユニバーサル硬度ＨＵの最小値ａと最大値ｂ
との比ａ／ｂが所定値（本実施例では０．９）以上とな
るものが選択されている。封止樹脂の充填後、封止樹脂
が硬化する温度にまで加熱することにより封止樹脂を硬
化させ、半導体装置を完成させる。
【００３１】完成した半導体装置は、所定個数毎に１個
抽出され、封止樹脂部８のユニバーサル硬度ＨＵの最小
値ａと最大値ｂとの比ａ／ｂが、上記所定値以上となっ
ているか否かが検査される。すなわち、熱硬化された封
止樹脂のユニバーサル硬度をフィレット部にて測定する
ことにより検査して、半導体装置の良否を判定し、製造
状態の監視・制御を行う。
抽出され、封止樹脂部８のユニバーサル硬度ＨＵの最小
値ａと最大値ｂとの比ａ／ｂが、上記所定値以上となっ
ているか否かが検査される。すなわち、熱硬化された封
止樹脂のユニバーサル硬度をフィレット部にて測定する
ことにより検査して、半導体装置の良否を判定し、製造
状態の監視・制御を行う。
【００３２】以上説明した半導体装置の製造方法の様
に、封止樹脂として、「熱硬化後におけるユニバーサル
硬度ＨＵの最小値ａと最大値ｂとの比ａ／ｂが所定値以
上である」条件を満たすものを用いれば良いこと、およ
び、その条件が満たされているか否かにより半導体装置
の良否を判定することができることは、本願発明者によ
って見出された。
に、封止樹脂として、「熱硬化後におけるユニバーサル
硬度ＨＵの最小値ａと最大値ｂとの比ａ／ｂが所定値以
上である」条件を満たすものを用いれば良いこと、およ
び、その条件が満たされているか否かにより半導体装置
の良否を判定することができることは、本願発明者によ
って見出された。
【００３３】即ち発明者は、封止樹脂として複数の種類
のもので作成した半導体装置に対して、熱サイクル試験
（Ｔ／Ｓ）を行い、封止樹脂部８におけるクラックの発
生状況を調べると共に、ウルトラマイクロビッカース試
験法により、封止樹脂部８のユニバーサル硬度ＨＵを測
定した。そして、その結果、クラックの発生状況とユニ
バーサル硬度ＨＵとの間には所定の相関関係があること
を見出した。以下、その実験及び実験結果について説明
する。
のもので作成した半導体装置に対して、熱サイクル試験
（Ｔ／Ｓ）を行い、封止樹脂部８におけるクラックの発
生状況を調べると共に、ウルトラマイクロビッカース試
験法により、封止樹脂部８のユニバーサル硬度ＨＵを測
定した。そして、その結果、クラックの発生状況とユニ
バーサル硬度ＨＵとの間には所定の相関関係があること
を見出した。以下、その実験及び実験結果について説明
する。
【００３４】ウルトラマイクロビッカース試験法は、図
３（ａ）に示す様に、圧子に荷重（試験荷重）を加えて
試料表面を窪ませた状態（即ち、圧子が試料表面に押し
込まれた状態）のまま、くぼみの深さ（押し込み深さ
ｔ）を計測し、試験荷重と押し込み深さとから、試料の
硬さを評価するものである。本実験では、圧子に加える
荷重を、予め設定された設定値（試験荷重Ｆ）まで徐々
に増加させ（図３（ｂ）における行程αβ）、設定値
（試験荷重Ｆ）が加わった状態βで所定時間（例えば１
０秒）経過した後、徐々に減少させる（図３（ｂ）にお
ける行程βγ）というようにして変化させながら、荷重
毎の押し込み深さｔを計測する。
３（ａ）に示す様に、圧子に荷重（試験荷重）を加えて
試料表面を窪ませた状態（即ち、圧子が試料表面に押し
込まれた状態）のまま、くぼみの深さ（押し込み深さ
ｔ）を計測し、試験荷重と押し込み深さとから、試料の
硬さを評価するものである。本実験では、圧子に加える
荷重を、予め設定された設定値（試験荷重Ｆ）まで徐々
に増加させ（図３（ｂ）における行程αβ）、設定値
（試験荷重Ｆ）が加わった状態βで所定時間（例えば１
０秒）経過した後、徐々に減少させる（図３（ｂ）にお
ける行程βγ）というようにして変化させながら、荷重
毎の押し込み深さｔを計測する。
【００３５】ウルトラマイクロビッカース試験法におけ
る硬さの測定値は、ユニバーサル硬度ＨＵと呼ばれ、具
体的には、試験荷重Ｆと、試料に接触する圧子の表面積
Ｓ（以下、圧子表面積Ｓという）とから、次の式（１）
で求められる。 ユニバーサル硬度ＨＵ＝（試験荷重Ｆ）／（圧子表面積Ｓ） …（１） 圧子の先端は、対面角度が１３６°である四角錐形状に
形成されており、圧子表面積Ｓは、圧子の先端の幾何学
的形状を考慮して、押し込み深さｔから、次の式（２）
で求められる。
る硬さの測定値は、ユニバーサル硬度ＨＵと呼ばれ、具
体的には、試験荷重Ｆと、試料に接触する圧子の表面積
Ｓ（以下、圧子表面積Ｓという）とから、次の式（１）
で求められる。 ユニバーサル硬度ＨＵ＝（試験荷重Ｆ）／（圧子表面積Ｓ） …（１） 圧子の先端は、対面角度が１３６°である四角錐形状に
形成されており、圧子表面積Ｓは、圧子の先端の幾何学
的形状を考慮して、押し込み深さｔから、次の式（２）
で求められる。
【００３６】
圧子表面積Ｓ＝２６．４３×(押し込み深さｔ)2 …（２）
従って、試験荷重Ｆが加えられた状態の圧子による、試
料表面への押し込み深さｔを計測することにより、式
（１）、（２）からユニバーサル硬度ＨＵが得られるこ
ととなる。
料表面への押し込み深さｔを計測することにより、式
（１）、（２）からユニバーサル硬度ＨＵが得られるこ
ととなる。
【００３７】発明者は、完成した半導体装置を切断し必
要に応じ研磨した後、上記ウルトラマイクロビッカース
試験法により、熱硬化後の各封止樹脂Ａ〜Ｅのユニバー
サル硬度を測定した。測定個所は、図４（ａ）に示すよ
うに、半導体装置の切断面の、封止樹脂のフィレット部
における位置ア〜ウの３箇所である。例えば、封止樹脂
Ａについて、位置ア、イ、ウにおけるユニバーサル硬度
ＨＵを測定したところ、夫々、位置アにおいてＨＵ＝１
１０、位置イにおいてＨＵ＝３４３、位置ウにおいてＨ
Ｕ＝４９７という結果が得られた。
要に応じ研磨した後、上記ウルトラマイクロビッカース
試験法により、熱硬化後の各封止樹脂Ａ〜Ｅのユニバー
サル硬度を測定した。測定個所は、図４（ａ）に示すよ
うに、半導体装置の切断面の、封止樹脂のフィレット部
における位置ア〜ウの３箇所である。例えば、封止樹脂
Ａについて、位置ア、イ、ウにおけるユニバーサル硬度
ＨＵを測定したところ、夫々、位置アにおいてＨＵ＝１
１０、位置イにおいてＨＵ＝３４３、位置ウにおいてＨ
Ｕ＝４９７という結果が得られた。
【００３８】この場合、表１に示す実験例１の様に、ユ
ニバーサル硬度ＨＵの最小値ａは１１０、最大値ｂは４
９７であり、最小値ａと最大値ｂとの比ａ／ｂ（即ち、
最大値ｂに対する最小値ａの比率）は０．２２と計算さ
れる。他の封止樹脂Ｂ〜Ｅについても、実験例２〜５と
して、略同じ位置において同様のユニバーサル硬度ＨＵ
を測定し、最小値ａと最大値ｂとの比ａ／ｂについて調
べ、表１の様な結果を得た。
ニバーサル硬度ＨＵの最小値ａは１１０、最大値ｂは４
９７であり、最小値ａと最大値ｂとの比ａ／ｂ（即ち、
最大値ｂに対する最小値ａの比率）は０．２２と計算さ
れる。他の封止樹脂Ｂ〜Ｅについても、実験例２〜５と
して、略同じ位置において同様のユニバーサル硬度ＨＵ
を測定し、最小値ａと最大値ｂとの比ａ／ｂについて調
べ、表１の様な結果を得た。
【００３９】
【表１】
【００４０】なお、本実験では、図４（ｂ）、（ｃ）に
示す様に、測定点（圧子の頂点）を中心として、押し込
み深さｔの１０倍の直径を持つ円（φ１０ｔ）の範囲内
は、測定対象（すなわち封止樹脂部８）のみであるこ
と、および、測定点における測定対象の厚みは、押し込
み深さｔの１０倍以上であることを条件とした。この条
件は、図４（ｂ）に示す様に点Ｎでは満たされず、点Ｇ
では満たされることとなる。
示す様に、測定点（圧子の頂点）を中心として、押し込
み深さｔの１０倍の直径を持つ円（φ１０ｔ）の範囲内
は、測定対象（すなわち封止樹脂部８）のみであるこ
と、および、測定点における測定対象の厚みは、押し込
み深さｔの１０倍以上であることを条件とした。この条
件は、図４（ｂ）に示す様に点Ｎでは満たされず、点Ｇ
では満たされることとなる。
【００４１】さらに、試験加重Ｆが小さすぎて押し込み
深さｔが小さすぎると、局所的な硬さが測定されてしま
い、封止樹脂におけるフィラー分布の均一性を正確には
測定することができない。半導体装置の封止樹脂部８に
おけるフィラー分布の均一性が正しく反映された測定結
果を得るためには、発明者らの経験上、押し込み深さｔ
が５μｍ以上必要である。
深さｔが小さすぎると、局所的な硬さが測定されてしま
い、封止樹脂におけるフィラー分布の均一性を正確には
測定することができない。半導体装置の封止樹脂部８に
おけるフィラー分布の均一性が正しく反映された測定結
果を得るためには、発明者らの経験上、押し込み深さｔ
が５μｍ以上必要である。
【００４２】本実験では、この３つの条件が満たされる
ように試験荷重Ｆを１０００ｍＮと設定し、押し込み深
さｔが適当な値となるよう調整した。表１における”Ｈ
Ｕ1. 0（Ｎ／ｍｍ2)”は、測定値が、１．０Ｎの試験荷
重Ｆで測定されたユニバーサル硬度ＨＵであることを示
す。また本実験は、超微小硬度計（Ｆｉｓｃｈｅｒ社製
フィッシャースコープ Ｈ−１００）を用い、ＤＩＮ
５０３５９−１に準じて行った。なお、ユニバーサル硬
度ＨＵの測定は、試料の温度を約２０℃に保持した状態
で行われた。
ように試験荷重Ｆを１０００ｍＮと設定し、押し込み深
さｔが適当な値となるよう調整した。表１における”Ｈ
Ｕ1. 0（Ｎ／ｍｍ2)”は、測定値が、１．０Ｎの試験荷
重Ｆで測定されたユニバーサル硬度ＨＵであることを示
す。また本実験は、超微小硬度計（Ｆｉｓｃｈｅｒ社製
フィッシャースコープ Ｈ−１００）を用い、ＤＩＮ
５０３５９−１に準じて行った。なお、ユニバーサル硬
度ＨＵの測定は、試料の温度を約２０℃に保持した状態
で行われた。
【００４３】そして、封止樹脂Ａ〜Ｄで作成した半導体
装置について、熱サイクル試験を行い、クラックの発生
状況を調べた。本実験における熱サイクル試験は、具体
的には、１２５℃の状態に１５分間保ち、その後、−４
０℃の状態に１５分間保つという一連の加熱冷却処理を
所定サイクル数（５００回、１０００回、及び２０００
回）繰り返すものである。
装置について、熱サイクル試験を行い、クラックの発生
状況を調べた。本実験における熱サイクル試験は、具体
的には、１２５℃の状態に１５分間保ち、その後、−４
０℃の状態に１５分間保つという一連の加熱冷却処理を
所定サイクル数（５００回、１０００回、及び２０００
回）繰り返すものである。
【００４４】表１に、所定サイクル数毎に封止樹脂部８
を顕微鏡で観察して、クラックが発生しているか否かを
調べた結果を示す。クラックの発生状況は、（クラック
が発生した半導体装置数）／（試験した半導体装置総
数）で示した。なお、”−”は、クラックが発生した半
導体装置を数えなかったことを示す。
を顕微鏡で観察して、クラックが発生しているか否かを
調べた結果を示す。クラックの発生状況は、（クラック
が発生した半導体装置数）／（試験した半導体装置総
数）で示した。なお、”−”は、クラックが発生した半
導体装置を数えなかったことを示す。
【００４５】表１に示す結果から、封止樹脂部８のユニ
バーサル硬度ＨＵの最小値ａと最大値ｂとの比ａ／ｂが
大きいほど、クラックが発生した不良の半導体装置の割
合が小さいことが分かる。そして、熱サイクル試験のサ
イクル数が５００回の場合の実験結果によれば、上記比
ａ／ｂが０．５以上であれば、加熱・冷却の繰り返しに
よる不良の半導体装置の発生率を１０％程度に抑制でき
ることが分かる。
バーサル硬度ＨＵの最小値ａと最大値ｂとの比ａ／ｂが
大きいほど、クラックが発生した不良の半導体装置の割
合が小さいことが分かる。そして、熱サイクル試験のサ
イクル数が５００回の場合の実験結果によれば、上記比
ａ／ｂが０．５以上であれば、加熱・冷却の繰り返しに
よる不良の半導体装置の発生率を１０％程度に抑制でき
ることが分かる。
【００４６】従って、熱硬化後における封止樹脂のユニ
バーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが０．
５以上となるような樹脂を、封止樹脂として用いるよう
にすれば好ましいことが分かる。また、サイクル数が１
０００回の実験結果によれば、上記比ａ／ｂが０．７以
上であれば、加熱・冷却の繰り返しによる不良の半導体
装置の発生がほとんどなく、更に上記比ａ／ｂが０．９
以上であれば、サイクル数を２０００回としても、不良
の半導体装置の発生はほとんどないことが分かる。
バーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが０．
５以上となるような樹脂を、封止樹脂として用いるよう
にすれば好ましいことが分かる。また、サイクル数が１
０００回の実験結果によれば、上記比ａ／ｂが０．７以
上であれば、加熱・冷却の繰り返しによる不良の半導体
装置の発生がほとんどなく、更に上記比ａ／ｂが０．９
以上であれば、サイクル数を２０００回としても、不良
の半導体装置の発生はほとんどないことが分かる。
【００４７】従って、半導体素子と配線基板との間に充
填する封止樹脂として、熱硬化後における封止樹脂のユ
ニバーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが
０．７以上となるような樹脂を用いるようにすれば良
い。こうすれば、熱サイクルによる、封止樹脂部８にお
けるクラックの発生率をより低くすることができる。
填する封止樹脂として、熱硬化後における封止樹脂のユ
ニバーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが
０．７以上となるような樹脂を用いるようにすれば良
い。こうすれば、熱サイクルによる、封止樹脂部８にお
けるクラックの発生率をより低くすることができる。
【００４８】更に、比ａ／ｂが０．９以上となるような
樹脂を用いるようにすれば、熱サイクルによる、封止樹
脂部８におけるクラックの発生率をより低くすることが
できる。その結果、半導体装置の耐湿性の低下や、半導
体素子と配線基板との間で断線が発生する可能性を更に
抑制でき、また、封止樹脂による半導体素子等の保護を
より確実に図って、半導体装置の動作の信頼性を更に向
上させることができる。
樹脂を用いるようにすれば、熱サイクルによる、封止樹
脂部８におけるクラックの発生率をより低くすることが
できる。その結果、半導体装置の耐湿性の低下や、半導
体素子と配線基板との間で断線が発生する可能性を更に
抑制でき、また、封止樹脂による半導体素子等の保護を
より確実に図って、半導体装置の動作の信頼性を更に向
上させることができる。
【００４９】また、以上のことから、半導体装置の品質
管理、或いは製造工程の監視・制御において、封止樹脂
を熱硬化させた後、封止樹脂のユニバーサル硬度を検査
して、半導体装置の良否を判定するようにすれば良いこ
とが分かる。この様にユニバーサル硬度ＨＵを検査して
半導体装置の良否を判定するようにすれば、品質管理に
手間がかからず、延いては製造コストを抑制することが
できるという効果を奏する。そして、その検査は、熱硬
化した封止樹脂の内、クラックの発生する可能性の高い
フィレット部においてユニバーサル硬度ＨＵを測定する
ことにより行うようにすればよく、これにより、更に確
実に封止樹脂におけるクラックの発生を抑制することが
できる。
管理、或いは製造工程の監視・制御において、封止樹脂
を熱硬化させた後、封止樹脂のユニバーサル硬度を検査
して、半導体装置の良否を判定するようにすれば良いこ
とが分かる。この様にユニバーサル硬度ＨＵを検査して
半導体装置の良否を判定するようにすれば、品質管理に
手間がかからず、延いては製造コストを抑制することが
できるという効果を奏する。そして、その検査は、熱硬
化した封止樹脂の内、クラックの発生する可能性の高い
フィレット部においてユニバーサル硬度ＨＵを測定する
ことにより行うようにすればよく、これにより、更に確
実に封止樹脂におけるクラックの発生を抑制することが
できる。
【００５０】そして、以上説明した半導体装置の製造方
法により製造された半導体装置は、封止樹脂部８にクラ
ックが発生する可能性が少なく、その動作の信頼度が高
い。以上、本発明の一実施例について説明したが、本発
明は上記実施例に限定される物ではなく、種々の態様を
取ることができる。
法により製造された半導体装置は、封止樹脂部８にクラ
ックが発生する可能性が少なく、その動作の信頼度が高
い。以上、本発明の一実施例について説明したが、本発
明は上記実施例に限定される物ではなく、種々の態様を
取ることができる。
【００５１】例えば、上記実施例の半導体装置の製造方
法においては、配線基板１と半導体素子２との接続を、
フリップチップ接続法の内のＣ４法と呼ばれる方法によ
り行うものとして説明したが、これに限られるものでは
なく、フリップチップ接続法により半導体素子と配線基
板を接続するものであれば、Ｃ４法に限らず適用でき
る。
法においては、配線基板１と半導体素子２との接続を、
フリップチップ接続法の内のＣ４法と呼ばれる方法によ
り行うものとして説明したが、これに限られるものでは
なく、フリップチップ接続法により半導体素子と配線基
板を接続するものであれば、Ｃ４法に限らず適用でき
る。
【００５２】また、上記実施例では、配線基板１とし
て、ＰＴＦＥ（ポリテトラフルオロエチレン）を主成分
とする複合樹脂で形成したものを用いるものとして説明
したがこれに限られるものではなく、例えば、ＢＴ（ビ
スマレイミド−トリアジン）或いはＦＲ−４等のエポキ
シ系の耐熱樹脂を主成分としたもの等の各種のプラスチ
ック製の配線基板を用いても良い。またプラスチック製
の配線基板に限らず、各種のセラミック基板を用いても
良い。
て、ＰＴＦＥ（ポリテトラフルオロエチレン）を主成分
とする複合樹脂で形成したものを用いるものとして説明
したがこれに限られるものではなく、例えば、ＢＴ（ビ
スマレイミド−トリアジン）或いはＦＲ−４等のエポキ
シ系の耐熱樹脂を主成分としたもの等の各種のプラスチ
ック製の配線基板を用いても良い。またプラスチック製
の配線基板に限らず、各種のセラミック基板を用いても
良い。
【図１】 一実施例としての半導体装置を示す説明図で
ある。
ある。
【図２】 一実施例としての半導体装置の製造方法を示
す説明図である。
す説明図である。
【図３】 ユニバーサル硬度ＨＵの測定方法を示す説明
図である。
図である。
【図４】 ユニバーサル硬度ＨＵの測定条件を示す説明
図である。
図である。
【図５】 フィレット部を示す説明図である。
１…配線基板、２…半導体素子、３…電極（半導体素子
側）、４…電極（配線基板側）、５…はんだバンプ、８
…封止樹脂部。
側）、４…電極（配線基板側）、５…はんだバンプ、８
…封止樹脂部。
フロントページの続き
(72)発明者 加島 壽人
愛知県名古屋市瑞穂区高辻町14番18号
日本特殊陶業株式会社内
(56)参考文献 特開 平７−66326（ＪＰ，Ａ)
特開 平８−31871（ＪＰ，Ａ)
特開 昭63−193535（ＪＰ，Ａ)
特開 平９−266229（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/56
H01L 21/60 311
H01L 21/66
H01L 23/29
H01L 23/31
Claims (4)
- 【請求項１】 半導体素子を配線基板上にフリップチッ
プ接続し、フィラーを有する封止樹脂を該半導体素子と
該配線基板との間に充填すると共に、該封止樹脂で該半
導体素子の周囲にフィレット部を形成し、該封止樹脂を
熱硬化させることにより半導体装置を製造する方法であ
って、 前記封止樹脂として、熱硬化後における該封止樹脂のユ
ニバーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが
０．５以上となるような樹脂を用いると共に、前記封止
樹脂を熱硬化させた後、該封止樹脂のユニバーサル硬度
を検査して、半導体装置の良否を判定することを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記封止樹脂として、熱硬化後における該封止樹脂のユ
ニバーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが
０．７以上となるような樹脂を用いることを特徴とする
半導体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 前記封止樹脂として、熱硬化後における該封止樹脂のユ
ニバーサル硬度の最小値ａと最大値ｂとの比ａ／ｂが
０．９以上となるような樹脂を用いることを特徴とする
半導体装置の製造方法。 - 【請求項４】 請求項１〜請求項３の何れかに 記載の半
導体装置の製造方法において、 前記ユニバーサル硬度の検査は、前記半導体素子の周囲
に形成されたフィレット部のユニバーサル硬度を測定す
ることにより行うことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28548899A JP3364455B2 (ja) | 1999-02-12 | 1999-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3431699 | 1999-02-12 | ||
| JP11-34316 | 1999-02-12 | ||
| JP28548899A JP3364455B2 (ja) | 1999-02-12 | 1999-10-06 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002202882A Division JP2003037134A (ja) | 1999-02-12 | 2002-07-11 | 半導体装置の製造方法、および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299331A JP2000299331A (ja) | 2000-10-24 |
| JP3364455B2 true JP3364455B2 (ja) | 2003-01-08 |
Family
ID=26373094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28548899A Expired - Fee Related JP3364455B2 (ja) | 1999-02-12 | 1999-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364455B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001564A1 (ja) | 2007-06-28 | 2008-12-31 | Panasonic Corporation | 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール |
-
1999
- 1999-10-06 JP JP28548899A patent/JP3364455B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299331A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121576A (en) | Method and process of contact to a heat softened solder ball array | |
| Liu et al. | Effects of solder joint shape and height on thermal fatigue lifetime | |
| US6590409B1 (en) | Systems and methods for package defect detection | |
| JPH04226046A (ja) | 電子チップの非破壊電気検査方法 | |
| US6117695A (en) | Apparatus and method for testing a flip chip integrated circuit package adhesive layer | |
| JP6918518B2 (ja) | 電気特性の検査冶具 | |
| CN108225963A (zh) | 基于bga焊点可靠性测试的pcb设计方法 | |
| JP2002203879A (ja) | ウエハ検査用プローブ装置 | |
| KR101869804B1 (ko) | 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 | |
| JP3364455B2 (ja) | 半導体装置の製造方法 | |
| TWI713274B (zh) | 電氣特性之檢查方法、及半導體裝置之製造方法 | |
| JP2012042393A (ja) | はんだ接合部の非破壊による劣化診断方法 | |
| JP2003037134A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP5097046B2 (ja) | 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置 | |
| JP3303162B2 (ja) | 半導体装置及びその製造方法 | |
| Houston et al. | Low cost flip chip processing and reliability of fast-flow, snap-cure underfills | |
| JP3415413B2 (ja) | 半導体装置の製造方法 | |
| JP4471746B2 (ja) | 半導体実装方法 | |
| JP2004325363A (ja) | 実装済みプリント基板の検査方法およびプリント基板 | |
| US6472234B2 (en) | Failure analysis method for chip of ball grid array type semiconductor device | |
| Tunuguntla et al. | Performance evaluation of thermal interface material (TIM1) in FCBGA+ HS package using automatic test equipment (ATE) tester and package reliability tests | |
| KR20180119095A (ko) | 검사 지그의 제조 방법 | |
| JP2000105267A (ja) | 半導体部品検査装置 | |
| JPH06275678A (ja) | リペア性を向上させた導電性接着剤によるチップと基板との接続方法 | |
| Mayer et al. | In-situ calibration of wire bonder ultrasonic system using integrated microsensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |