JP3364406B2

JP3364406B2 - ピークホールド回路

Info

Publication number: JP3364406B2
Application number: JP08726697A
Authority: JP
Inventors: 克二上西
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-24
Filing date: 1997-03-24
Publication date: 2003-01-08
Anticipated expiration: 2017-03-24
Also published as: JPH10267967A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子数が少ない簡
単な構成回路でありながら、入力振幅のダイナミックレ
ンジが広く、かつ、高速バースト波形入力に応答する特
性を有するピークホールド回路に関する。

【０００２】

【従来の技術】最近、マルチメディア機器など、高速で
アナログ信号を取り込んでディジタル化して処理するこ
とが、不可欠な技術となってきている。アナログ・ディ
ジタル変換するためにはサンプル・ホールド回路が重要
である。かかるサンプル・ホールド回路の一つの回路と
して、高速のスイッチ回路と併せて、タイムスロットで
サンプリングされたアナログ信号を取り込み、その尖頭
値を保持する高速のピークホールド回路がある。

【０００３】また、始めからディジタル信号を処理する
回路にあって、入力信号レベルが変動する、または受信
レベルが不明であることの多い光通信や光配線、磁気及
び半導体メモリー信号読出し回路などでは、前置増幅器
の入力レベルを自動的に検出して最適動作点を決め、再
生波形パルスの波形歪みを最小に抑えることが重要であ
る。

【０００４】かかる再生波形パルスの波形歪みを最小と
するため、入力パルス信号のピークレベルを検出して規
格化し、入力レベルの変動に関係無く、常にパルス振幅
の半分のレベルで信号を弁別する自動識別型波形再生回
路が使われるようになってきた。

【０００５】以上の例で共通に重要な回路要素はピーク
ホールド回路である。特に光配線のように任意のパター
ンを持つ信号を扱う回路では、バースト波形にも応答で
きるようにすることが望ましく、最初に入力した一発目
のパルスでもピーク値を正しく検出・保持できる、ナノ
秒以下の高速応答性が重要である。また、比較的に回路
規模が小さく、かつ、外部容量を付加しなくてもＩＣ内
に搭載できるコンパクトな回路であることの要請が強く
なっている。更に、この種のピークホールド回路に要求
される仕様としては、多チャンネルのアレイに組み込む
ため、回路構成のコンパクト化と併せて、低消費電力化
も望まれている。

【０００６】従来のピークホールド回路の基本構成とし
て、図６又は図７に示す回路が知られている。これらの
回路の動作原理は次のようになっている。すなわち、図
６の回路では、トランジスタＱ１００，トランジスタＱ
１０１から構成される差動増幅器のＩｎｐｕｔ端子に入
力されたパルスは、ピークホールド出力のＯｕｔｐｕｔ
と比較増幅され、出力に対して入力電圧が高くなると、
誤差増幅されてトランジスタＱ１０２のベース電圧が上
昇する。従って、スイッチトランジスタＱ１０２がオン
し、スイッチトランジスタＱ１０２のコレクタ−エミッ
タ間に電流が流れると、電圧保持容量Ｃ１００の両端に
は、抵抗Ｒ１００の電圧とスイッチトランジスタＱ１０
２のベース−エミッタ間の電圧とを加えた電圧が印加さ
れ、電圧保持容量Ｃ１００の充電が始まる。充電が進行
してトランジスタＱ１０３によるエミッタフォロワ出力
が入力パルス値に到達すると、ベース電圧が下がり、ト
ランジスタＱ１０２の電流が遮断される。遮断される迄
の間、入力パルスの尖頭電圧が保たれている時には、電
圧保持容量Ｃ１００に充電された電圧が入力のピーク電
圧に等しくなる。

【０００７】ここに、トランジスタＱ１０３のベース電
流は小さいので、放電の時定数は長く、そのピーク値電
圧は保持される。基本動作は以上の通りであるが、もう
少し詳細にスイッチトランジスタＱ１０２の動作を見て
みる。トランジスタＱ１０２はバイポーラトランジスタ
なので、ベース・エミッタ間電圧に対して指数関数的に
電流が流れる特性を持つ。従って、ベースの入力振幅電
圧が小さい時には、インピーダンスが高くて注入電流値
が小さく、ピークに到達する時間が長い。

【０００８】一方、入力振幅がある程度以上大きくなる
と、逆にインピーダンスが非常に小さくなって充電速度
が早くなる。延いては帰還が間に合わなくなってスイッ
チの遮断が遅れ、オーバーシュートが生じる特性を示
す。

【０００９】従って、正常に動作する入力電圧は制限さ
れ、ダイナミックレンジを広くとることは難しい。ま
た、余り入力電圧が大きくなると、トランジスタの許容
電流を超えたり、遮断周波数が下がって応答が遅れる現
象も見られる。

【００１０】これらの不都合をある程度除き得る回路
が、図７に示す例である。この図７の回路は、インピー
ダンスが急激に変る図６におけるｎｐｎトランジスタの
スイッチに代って、ｐｎｐトランジスタを使った電流出
力型増幅器を用いて、増幅された誤差電圧振幅にほぼ比
例する電流にて電圧保持容量Ｃ１００を充電する回路で
ある。ただし、この図７の回路では、図６の回路に比べ
て高い電源電圧を必要とする他、高速のｐｎｐトランジ
スタを使用する必要がある。

【００１１】しかし、一般にｐｎｐトランジスタは、ｎ
ｐｎトランジスタに比べると、一桁ほど低い帯域幅を持
つものしか実現できず、図７の回路は必要な高速性を得
ることができない本質的な問題を抱えている。

【００１２】原理的に図６の回路で問題なのは、スイッ
チ素子の入力電圧に対する指数関数的な著しい非線形応
答であるが、図７の回路と同様に、図６におけるｎｐｎ
トランジスタを、線形応答するスイッチ特性を示すよう
に動作させれば問題を解決できる。

【００１３】しかし、元々著しい非線形特性を持つ素子
を線形に動作させるには、大きな利得を持つ増幅器を使
った帰還回路を採用することも考えられる。この場合に
は、通常、回路規模が大きくなってチップ面積が増えた
り、消費電力が増大する問題が提起されるに加えて、帰
還での時間遅れによって、高速動作が得られないなどの
問題があった。

【００１４】

【発明が解決しようとする課題】以上述べたように、従
来のピークホールド回路では、高速を実現できる回路で
は、入力に対する広いダイナミックレンジを確保するこ
とが難しかった。逆に、ダイナミックレンジを改善しよ
うとすると高い電源電圧を必要としたり、十分な高速性
が得られないという問題があった。

【００１５】本発明の目的は、素子数が少ない簡単な構
成回路でありながら、入力振幅のダイナミックレンジが
広く、かつ、高速バースト波形入力に応答する特性を有
するピークホールド回路を提供することにある。

【００１６】

【課題を解決するための手段】上記課題を解決すべく本
発明に係るピークホールド回路は、入力電圧を受ける第
１トランジスタ部とこの第１トランジスタ部と共に差動
型誤差増幅器を構成する第２トランジスタ部とを有し、
前記第２トランジスタ部は複数のトランジスタからなり
且つ個別動作するように並列接続してなる誤差増幅回路
と、前記第２トランジスタ部の各トランジスタの動作電
圧に応じてスイッチ動作する複数のスイッチトランジス
タを有するスイッチ回路と、キャパシタンスを有し、前
記スイッチ回路の各スイッチトランジスタのスイッチ動
作に応じ段階的に前記キャパシタンスを充電する充電回
路と、前記キャパシタンスの充電電位を前記入力電圧の
ピーク値として信号出力する出力回路とを具備すること
を特徴とする。

【００１７】かかるピークホールド回路について説明す
るに、先ず、本発明に係るピークホールド回路は、原理
的に高速応答と低い電源電圧動作とが共に実現できる図
６の回路を基本形として据える。この回路で根本的に特
性上の不都合を惹起する要因がスイッチ回路であること
は、既に述べた。すなわち、ｎｐｎスイッチトランジス
タは、入力電圧に対して指数関数的に電流を伝達する。
この著しく非線形に変化する電流伝達特性に代えて、略
線形に変化する電流を通す特性を持つスイッチを用いれ
ば良い。ただし、ピークホールド回路は帰還増幅回路で
あるから、所望の特性からのズレはループ利得で割った
値まで低減されるので、線形に近い特性を実現できれば
厳密な意味における線形特性を実現する必要は無い。

【００１８】かかる一定の誤差範囲内で線形性を実現す
る手段として、一個のスイッチトランジスタで構成する
代わりに、複数のスイッチを使い、しかも電圧入力に対
して異なる電圧値で段階的にスイッチが入り、さらに後
段になる程最大電流値を大きくなるようにして、合成電
流の積分値がほぼ線形特性になるように構成する。

【００１９】具体的には、誤差増幅用差動増幅器の一組
の増幅トランジスタの各々を２個以上の複数の基本トラ
ンジスタエレメント群で構成し、各々ベースとエミッタ
は共通接続する。ただし、片方の増幅作用を司るトラン
ジスタ群は、全てのコレクターを纏めて接続して一括使
用する。一方、他方のトランジスタ群は２個以上の小群
に分割し、かつ、各々の小群のコレクターには別々に負
荷抵抗と電圧保持容量に電荷を注入する電流スイッチト
ランジスタを接続する。ベースとエミッタは全て共通に
接続し、同じ群に属するトランジスタエレメントのコレ
クターには各々同一の単位電流が流れる。小群のエレメ
ント数と単位電流、負荷抵抗値を掛け算して得られる電
圧の差が、スイッチが入る電圧の差となる。

【００２０】複数段構成の電流スイッチトランジスタの
エミッタは、電流帰還抵抗を介して一つの電圧保持容量
に接続する。同時に、電流スイッチトランジスタのベー
ス・スイッチ開始電圧は段階的にスイッチ動作するよう
に設定し、初めに動作する段を構成するトランジスタエ
レメント数は小さく設定し、次段以降、次第にエレメン
ト数を増やす構成とする。また、必要に応じてスイッチ
のインピーダンス低下を制限する電流帰還抵抗値を調節
したり前段の電流を制限するために、トランジスタを飽
和させる役割のコレクター負荷抵抗を設ける。

【００２１】これによって段階的に小さいトランジスタ
からスイッチが入り、充電される容量の電圧は折れ線近
似ではあるが、一定時間以内に入力電圧にほぼ到達し、
かつ、入力振幅に比例して変化する特性が実現できる。

【００２２】ピークホールド回路を動作させる電源電圧
が低くて、多段のスイッチトランジスタとエミッタフォ
ロワのトランジスタの縦積み構造では動作電圧が確保で
きない場合には、電圧保持容量に直接エミッタフォロワ
回路を接続する構成に代りに保持容量の後に差動増幅回
路を介してエミッタフォロワ回路に接続ことによって、
ベース・エミッタ間電圧の０．６５Ｖ−０．８５Ｖが稼
ぎ、この電圧分だけ低い電源電圧でも動作可能となる。

【００２３】新たに挿入した差動増幅器の同相入力端子
は容量出力電圧に接続し、逆相入力端子は、ピークホー
ルド出力電圧と入力電圧の基準電圧に各々抵抗を介して
接続された節点に接続する。

【００２４】逆相入力端に接続される抵抗の値を調整す
ることによって、１以上の増幅率が得られる。増幅率を
大きくすれば、その分だけ電圧保持容量の充電出力電圧
は小さくて済み、一方スイッチの入力電圧に対する稼働
範囲は変わらないので、回路全体としては入力に対する
ダイナミックレンジを広げる効果も期待できる。

【００２５】本発明に係るピークホールド回路が応用さ
れる回路によっては、必ずしも入力の基準電圧が絶対的
に固定されていない場合がある。かかる場合は、正相と
逆相の信号が与えられ、それらの中点が基準電圧となっ
ていることがある。この場合には、基準電圧とそれに接
続された抵抗に代わって、逆相入力端子に２倍の値を持
つ別々の抵抗を介して、正相信号と逆相信号に接続する
構成を使うことによって、大掛かりな変動する外部基準
電圧を設けたものと同じ性能を得ることができる。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明に係
るピークホールド回路の好適な実施形態を説明する。図
１は、本実施形態のピークホールド回路を示しており、
誤差増幅回路１００と、スイッチ回路１１０と、充電回
路１２０と、出力回路１３０とを具備する。

【００２７】誤差増幅回路１００は、入力電圧を受ける
第１トランジスタ部１０１（１０１₁ ，１０１₂ ，…１
０１_n ）とこの第１トランジスタ部１０１と共に差動型
誤差増幅器を構成する第２トランジスタ部１０２（１０
２₁ ，１０２₂ ，…１０２_n）と、第１トランジスタ部
１０１と電源Ｖｃｃとの間に接続される抵抗１０３と、
第２トランジスタ部１０２と電源Ｖｃｃとの間に接続さ
れる抵抗１０４（１０４₁ ，１０４₂ ，…１０４_n ）
と、第２トランジスタ部１０２の各トランジスタ１０２
₁ ，１０２₂ ，…１０２_n を所定電圧にクランプするた
め、抵抗１０３と共にクランプ回路を構成するダイオー
ド１０５（１０５₁ ，１０５₂ ，…１０５_n ）とを有す
る。

【００２８】また第１トランジスタ部１０１は、一括動
作するように並列接続された複数のトランジスタ１０１
₁ ，１０１₂ ，…１０１_n を有する。さらに第２トラン
ジスタ部１０２は個別動作するように並列接続した複数
のトランジスタ１０２₁ ，１０２₂ ，…１０２_n を有す
る。

【００２９】スイッチ回路１１０は、第２トランジスタ
部１０２の各トランジスタ１０２₁，１０２₂ ，…１０
２_n の動作電圧に応じてスイッチ動作する複数のスイッ
チトランジスタを有する。

【００３０】充電回路１２０は、キャパシタンスを有
し、スイッチ回路１１０の各スイッチトランジスタのス
イッチ動作に応じ段階的にキャパシタンスを充電する。
出力回路１３０はエミッタフォロワ回路等の回路を有
し、充電回路１２０のキャパシタンスの充電電位を第１
トランジスタ部１０１に与えられる入力電圧のピーク値
として信号出力する。

【００３１】次に、図２を参照して図１に示す本実施例
の具体的な回路構成を説明する。すなわち、本例の回路
は、本発明の機能を実現するのに最小の素子数で構成し
たものであり、図１の誤差増幅回路１００に相当する差
動型誤差増幅器は、トランジスタＱ１１、抵抗Ｒ１１、
バイアス電圧Ｖｂｂから構成される電流Ｉ１を発生する
定電流回路と、トランジスタエレメントｎ＋１個からな
るトランジスタＱ１と、２個の小群の組合わせで合計ｎ
＋１個のトランジスタをなすｎ個のエレメントからなる
小トランジスタＱ２１及び１個のエレメントからなるト
ランジスタＱ２２と、負荷抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ
３とから構成されている。

【００３２】トランジスタＱ２１及びトランジスタＱ２
２のエミッタ及びベースは、共通接続されているので、
トランジスタＱ２１のコレクター電流はトランジスタＱ
２２のｎ倍の電流が流れる。ＩｎｐｕｔとＯｕｔｐｕｔ
とが同一レベルになっている定常状態では、スイッチト
ランジスタＱ４が導通と遮断のしきい値にある。また、
負荷抵抗Ｒ２と抵抗Ｒ３を適当に選んで、発生する電圧
差（抵抗Ｒ３−ｎ・抵抗Ｒ２）／２（ｎ＋１）が正とな
るように設定する。Ｉｎｐｕｔ電圧が上昇し、この値だ
けトランジスタＱ３のベース電圧が下がった時に、スイ
ッチトランジスタＱ３が遮断から導通に転ずる。この電
圧差は、トランジスタの特性やバイアス電圧に依存する
が、典型的なＳｉバイポーラトランジスタに対しては、
０．１Ｖから０．９Ｖの間に設定するのが良い。

【００３３】一般に、トランジスタＱ４のトランジスタ
エレメント数は複数であるが、非常に小さい入力電圧か
ら応答させたい場合で、しかも容量Ｃ１が小さい場合に
おけるエレメント数は１個が良い。容量Ｃ１の値が大き
くて、充電電流を大きくする必要があったり、入力電圧
がそれ程小さく無いときには、エレメント数は１以上と
するのが良い。

【００３４】一方、トランジスタＱ３のサイズｍは、Ｃ
１の最大充電電流をトランジスタエレメントの最大許容
電流で割った値と同じ、又は少し大きい整数値とする。
また、初段のスイッチトランジスタＱ４は、入力電圧が
小さいときでもインピーダンスをある程度小さくする必
要があることから、誤差電圧入力に対して許容電流を越
したり、または、線形応答の折れ線近似からはみ出す過
大電流が流れる問題が生じる。この問題の解決策とし
て、最大電流を制限するために、抵抗Ｒ６をコレクター
に接続し、抵抗値を最大制限電流で丁度トランジスタＱ
４が飽和電圧になる値に選ぶ。

【００３５】振幅が０．０３Ｖから０．４Ｖある最初の
パルスが入力した時、抵抗Ｒ４＝３０Ω、抵抗Ｒ５＝２
５０Ω、抵抗Ｒ６＝３．９ｋΩ、ｍ＝５とした場合に、
電圧保持容量Ｃ１＝４ｐＦに流入する電流をシミュレー
ションした例が図３である。図３に示すように、入力振
幅が小さい時はトランジスタＱ４だけがスイッチし、入
力が大きくなると約０．４ｍＡに制限され、続いてトラ
ンジスタＱ３がスイッチ開始して電流が次第に増えてい
く様子が判る。これを積分した値に比例して電圧が発生
し、ほぼ入力に比例した電圧が得られる。

【００３６】図３から明らかなように、電流波形は入力
振幅に応じて複雑に変化し、通常のアナログ回路で見ら
れる相似形でスムーズに変化する振る舞いとは大きく異
なっていることが特徴である。

【００３７】トランジスタに流れる電流は、ベース・エ
ミッタ間電圧に対して指数関数的になるので、エミッタ
に電流帰還抵抗Ｒ４、抵抗Ｒ５を設けて非線型性を改善
する。最適な電流帰還抵抗の値は、増幅器内で扱える誤
差増幅電圧振幅、電圧保持容量Ｃ１に充電したい電流、
トランジスタＱ３とトランジスタＱ４のトランジスタサ
イズ、ピークホールドする最大電圧振幅に応じて最適化
して決める。電圧保持容量Ｃ１に一旦充電された電圧を
保持するために、定電流発生回路Ｉ３とトランジスタＱ
１０で構成する漏れ電流の小さいエミッタフォロワ回路
でバッファ増幅して出力する。

【００３８】Ｉｎｐｕｔ入力がパルス入力の場合、ピー
ク値を示すハイから反転したロウの電圧になっている期
間は、トランジスタＱ２１とトランジスタＱ２２が飽和
する。飽和によって、次のパルスが入力した時には復帰
時間が長くなり、応答が遅くなる。また、飽和の期間に
ベースに流れる電流が著しく増えるので、トランジスタ
Ｑ１０の電流が増大して電圧保持容量Ｃ１の漏れ電流が
多くなって保持時間が短くなる現象が見られる。これを
抑える目的で、抵抗Ｒ１とダイオードＤ１、Ｄ２を接続
し、トランジスタＱ２１とトランジスタＱ２２の飽和が
浅いレベルに留まるようにした。すなわち、抵抗Ｒ１と
ダイオードＤ１とによりトランジスタＱ２１のコレクタ
電位を抵抗Ｒ１とダイオードＤ１とにより電位にクラン
プし、また、抵抗Ｒ１とダイオードＤ２とによりトラン
ジスタＱ２２のコレクタ電位を抵抗Ｒ１とダイオードＤ
２とにより電位にクランプしている。

【００３９】抵抗Ｒ１の値は、定常状態ではＤ１とＤ２
が遮断した状態が保て、かつ、トランジスタＱ２１とト
ランジスタＱ２２の飽和が浅いレベルになるように選
ぶ。以上の例では、誤差増幅回路が動作するのに必要な
負荷抵抗Ｒ３と抵抗Ｒ６の端子電圧に加えて、スイッチ
トランジスタＱ３、トランジスタＱ４のベース・エミッ
タ電圧、さらにトランジスタＱ１０のエミッタフォロワ
が正常に動作する電圧、抵抗Ｒ１３とトランジスタＱ１
３からなる定電流発生回路に必要な電圧を合計した値
が、電源電圧としての最低限必要な量となる。

【００４０】Ｓｉバイポーラーでも高速のトランジスタ
の場合には、動作点ではベース・エミッタ間電圧が０．
８５Ｖほどであるので、図２の回路構成では、０．５Ｖ
程度の振幅の場合でも、電源電圧３．３Ｖ以下で動作さ
せるのは難しくなる。この場合には図４の回路で解決で
きる。図２では電圧保持容量Ｃ１に直接にトランジスタ
Ｑ１０によるエミッタフォロワ回路を接続していたが、
トランジスタＱ１２、抵抗Ｒ１２、Ｖｂｂからなる定電
流発生回路を共通エミッタ接続したトランジスタＱ５、
トランジスタＱ６、抵抗Ｒ７からなる差動増幅回路を介
して、トランジスタＱ１０のエミッタフォロワ回路に接
続する。同相入力のトランジスタＱ５のベースにはＣ１
の電圧を、反転入力のトランジスタＱ６のベースには、
エミッタフォロワ出力のＯｕｔｐｕｔに抵抗Ｒ８を介し
たものを、同時に入力Ｉｎｐｕｔの基準電圧に等しい外
部入力Ｖｒｅｆには抵抗Ｒ９を介して接続する。

【００４１】この差動増幅回路の挿入によって、新たな
二つの効果が生じる。第１に、エミッタフォロワに必要
であったベース・エミッタ間電圧の０．６５Ｖ−０．８
５Ｖが不要となり、この電圧分だけ低い電源電圧でも動
作可能となる。

【００４２】第２に、ループ利得が、１＋抵抗Ｒ８／抵
抗Ｒ９倍だけ大きくなることである。抵抗Ｒ８が零のと
きには利得が変わらないが、零以上に選ぶことによっ
て、１以上の増幅率が得られる。増幅率が大きくなれ
ば、その分だけ電圧保持容量の充電出力電圧は小さくて
済むのが、入力電圧に対するスイッチの動作可能範囲は
変わらないので、その分、入力Ｉｎｐｕｔに対するダイ
ナミックレンジを広げる効果が得られる。

【００４３】なお、図４の実施形態ではＩｎｐｕｔに対
する基準電圧を供給する必要があった。設計したい回路
によっては、必ずしも入力の基準電圧が絶対的には固定
されていないが、正相と逆相の信号が前段で得られ、そ
れらの中点が基準電圧となる場合がある。例えば、差動
型のトランスインピーダンス回路など一般に差動増幅回
路の出力の場合である。この場合には、図５に示される
ように、基準電圧Ｖｒｅｆとそれに接続された抵抗Ｒ９
に代わって、逆相入力のトランジスタＱ６のベースに、
抵抗Ｒ９の抵抗値の２倍の抵抗Ｒ９１、抵抗Ｒ９２を介
して、正相信号Ｉｎｐｕｔと逆相信号Ｉｎｐｕｔ／に接
続する構成を使うことができる。

【００４４】このような回路では、変動する外部基準電
圧に追従する大掛かり回路を設けること無く、図４の実
施形態と同じ機能が得られる。以上、スイッチトランジ
スタを２個の小群に分ける場合の実施形態を、しかも初
段のスイッチトランジスタサイズが１の場合について説
明してきたが、初段のトランジスタサイズが２以上の場
合や、小群の分割数を３以上にして線形近似を良くする
場合にも適用できることは言うまでもない。実際のこの
様な構成を採るかどうかは、回路規模の増大や設計の複
雑さと最終的に得られる性能とのバランスで決まる。ま
た、上記実施形態では、Ｓｉバイポーラを例にとって説
明したが、ＧａＡｓ、ＩｎＰ、ＳｉＧｅなどのＨＢＴを
使った場合にも適用できることは言うまでもない。

【００４５】

【発明の効果】以上のように本発明にれば、回路規模を
それ程増やさずに、しかもピークホールド動作の高速性
を損なわずに、入力のダイナミックレンジの広がりを確
保することが可能となり、また、低い電源電圧でも動作
可能とし得るピークホールド回路を提供できる。

【図面の簡単な説明】

【図１】本発明に係るピークホールド回路を示す回路
図。

【図２】本発明の一実施形態に係るピークホールド回路
を示す回路図。

【図３】電圧保持容量に流入する電流波形のシミュレー
ション例を示す図。

【図４】本発明の一実施形態に係るピークホールド回路
を示すものであって、低電圧に対応した回路の一例を示
す回路図。

【図５】本発明の一実施形態に係るピークホールド回路
を示すものであって、低電圧に対応した回路を他の他例
を示す回路図。

【図６】従来のピークホールド回路の一例を示す回路
図。

【図７】従来のピークホールド回路の他例を示す回路
図。

【符号の説明】

Ｑ１〜Ｑ１０６…トランジスタＲ１〜Ｒ１０６…抵抗Ｃ１〜Ｃ１００…容量Ｄ１、Ｄ２…ダイオードＶｃｃ…電源入力Ｖｅｅ…接地Ｖｂｂ…定電流発生用バイアス入力

Claims

(57)【特許請求の範囲】

【請求項１】入力電圧を受ける第１トランジスタ部と
この第１トランジスタ部と共に差動型誤差増幅器を構成
する第２トランジスタ部とを有し、前記第２トランジス
タ部は複数のトランジスタからなり且つ個別動作するよ
うに並列接続してなる誤差増幅回路と、前記第２トランジスタ部の各トランジスタの動作電圧に
応じてスイッチ動作する複数のスイッチトランジスタを
有するスイッチ回路と、キャパシタンスを有し、前記スイッチ回路の各スイッチ
トランジスタのスイッチ動作に応じ段階的に前記キャパ
シタンスを充電する充電回路と、前記キャパシタンスの充電電位を前記入力電圧のピーク
値として信号出力する出力回路とを具備することを特徴
とするピークホールド回路。
【請求項２】前記誤差増幅回路の前記第１トランジス
タ部は、一括動作するように並列接続された複数のトラ
ンジスタを具備することを特徴とする請求項１に記載の
ピークホールド回路。
【請求項３】前記スイッチ回路の各スイッチトランジ
スタのうち最初にスイッチ動作するスイッチトランジス
タは、電流制限抵抗を具備することを特徴とする請求項
１又は２に記載のピークホールド回路。
【請求項４】前記出力回路は、エミッタフォロワ回路
を具備することを特徴とする請求項１乃至３に記載のピ
ークホールド回路。
【請求項５】前記出力回路は、差動型誤差増幅回路及
びエミッタフォロワ回路を具備することを特徴とする請
求項１乃至３に記載のピークホールド回路。
【請求項６】前記スイッチ回路は、前記誤差増幅回路
の前記第２トランジスタ部の各トランジスタを所定電圧
にクランプするクランプ回路を具備することを特徴とす
る請求項１乃至５に記載のピークホールド回路。
【請求項７】前記差動型誤差増幅回路は、正相信号入
力端子及び逆相信号入力端子を介して入力した正相信号
と逆相信号とを比較増幅するものであって、正相入力ト
ランジスタと逆相入力トランジスタとを具備し、当該逆
相入力トランジスタのベースと前記正相信号入力端子及
び前記逆相信号入力端子とはそれぞれ抵抗を介して接続
されていることを特徴とする請求項５記載のピークホー
ルド回路。