JP3362535B2 - 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法 - Google Patents

高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法

Info

Publication number
JP3362535B2
JP3362535B2 JP31090094A JP31090094A JP3362535B2 JP 3362535 B2 JP3362535 B2 JP 3362535B2 JP 31090094 A JP31090094 A JP 31090094A JP 31090094 A JP31090094 A JP 31090094A JP 3362535 B2 JP3362535 B2 JP 3362535B2
Authority
JP
Japan
Prior art keywords
thin film
conductor
transmission line
dielectric
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31090094A
Other languages
English (en)
Other versions
JPH08167804A (ja
Inventor
容平 石川
青路 日高
智之 伊勢
義彦 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31090094A priority Critical patent/JP3362535B2/ja
Publication of JPH08167804A publication Critical patent/JPH08167804A/ja
Application granted granted Critical
Publication of JP3362535B2 publication Critical patent/JP3362535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロ波、準ミリ波
又はミリ波の高周波帯において用いられる高周波電磁界
結合型薄膜積層電極、上記高周波電磁界結合型薄膜積層
電極を用いた高周波伝送線路、上記高周波伝送線路を用
いた高周波共振器、上記高周波共振器を備えた高周波フ
ィルタ、上記高周波電磁界結合型薄膜積層電極を備えた
高周波デバイス、並びに上記高周波電磁界結合型薄膜積
層電極の膜厚設定方法に関する。
【0002】
【従来の技術】近年、電子部品の小型化が進む中、マイ
クロ波、準ミリ波又はミリ波などの高周波帯においても
高い誘電率を有する材料を用いることによって、デバイ
スの小型化がなされてきた。デバイスの小型化を行う場
合、誘電率を大きくする一方、相似形として形状を縮小
させると、原理的には体積の立方根に反比例してエネル
ギー損失が増大するという問題点があった。
【0003】高周波デバイスのエネルギー損失は、表皮
効果による導体損失と、誘電体材料による誘電体損失と
に大きく分類することができる。近年の誘電体材料は、
高誘電率なものでも低損失な特性を有する材料が開発実
用化されており、従って、誘電体損失よりも導体損失の
方が回路の無負荷Qにおいて支配的である。また、高周
波帯においては、表皮効果によって、導体表面において
高周波電流が集中するために、導体表面に近づくほど表
面抵抗(表皮抵抗ともいう。)が大きくなり、導体損失
(ジュール損失)が大きくなる。ここで、表皮効果と
は、導体の内部では導体の表面から離れるに従って、高
周波電流が指数関数的に減衰するという高周波信号の伝
送に特有の現象である。この電流が流れる導体の薄い領
域を表皮深さと呼び、例えば銅であれば1GHzのとき
約2.2μmとなる。しかしながら、従来は、高周波応
用部品の電極に用いられる導体の膜厚は、電極を透過し
て失われる放射損失を回避するために、表皮深さよりも
十分に厚い膜厚で構成されていた。また、金属メッキや
金属の焼き付けの技術により電極を作成する場合の基板
や電極膜の表面粗さなどの問題もあり、電極の厚さを表
皮深さに比べて十分厚くすることが損失を小さくするこ
とに結び付いていた。しかし、最近では鏡面に近い基板
の上に膜厚精度のよい電極を成膜する技術ができはじめ
ており、電極を最適膜厚で構成することが可能になって
きている。
【0004】この状況を鑑みて、導体損失が効果的に低
減されて高い無負荷Qを得ることができる改良された対
称型ストリップライン共振器(以下、従来例の共振器と
いう。)が、特開平4−43703号公報において提案
されている。この従来例の共振器は、誘電体を挟んで所
定距離を隔てて対向位置せしめられた一対の接地導体間
に、ストリップ導体を配した対称型ストリップラインに
よって、共振回路を構成せしめて成る対称型ストリップ
ライン共振器において、上記ストリップ導体を、上記一
対の接地導体間において、該接地導体と平行に複数枚、
上記誘電体を介して互いに所定の間隔を隔てて積層状に
配置せしめたことを特徴としている。
【0005】そして、当該従来例の共振器を開示した公
報には次のことが開示されている。 (a)上記各ストリップ導体の厚さは、導体損失を有効
的に抑えるためには、表皮深さの3倍か又はそれよりも
大きな厚さをもって形成することが望ましい。すなわ
ち、ストリップ導体において、マイクロ波帯の高周波電
流が流れる表皮部分を増大せしめて、ストリップ導体に
おける実効断面積を増大させる。 (b)一対のストリップ導体の一端側においてスルーホ
ールを介して互いに導通される一方、他端側においても
スルーホールを介して互いに導通される。 (c)当該共振器における電界分布は、当該公報の第3
図に示すように、電界は、各ストリップ導体からそれぞ
れ接地導体に向かうように形成される。
【0006】
【発明が解決しようとする課題】しかしながら、上記
(a)の構造を有しているために、小型・軽量化するこ
とが困難であって、しかも導体損失の低減率は比較的小
さく、無負荷Qも比較的小さいという問題点があった。
本発明の第1の目的は以上の問題点を解決し、従来例に
比較して簡単な構造で、かつ導体損失を大幅に低減させ
ることができ、しかも発明実施品を小型・軽量化するこ
とができる高周波電磁界結合型薄膜積層電極を提供する
ことにある。
【0007】本発明の第2の目的は以上の問題点を解決
し、極めて小さい伝送損失を有する高周波伝送線路、極
めて大きな無負荷Qを有する高周波共振器、極めて大き
な無負荷Qを有する高周波フィルタ、並びに極めて小さ
い損失で所定の高周波動作を行うことができる高周波デ
バイスを提供することにある。
【0008】本発明の第3の目的は、上記高周波電磁界
結合型薄膜積層電極の表面抵抗が最小になるようにその
膜厚を設定することができる上記高周波電磁界結合型薄
膜積層電極の膜厚設定方法を提供することにある。
【0009】
【課題を解決するための手段】本発明に係る請求項1記
載の高周波電磁界結合型薄膜積層電極は、誘電体を1対
の導体によって挟設して構成された第1のTEMモード
伝送線路上に形成するための薄膜積層電極であって、上
記薄膜積層電極は、上記誘電体の一方の側に形成される
導体を最下層の薄膜導体として形成されて含み、薄膜導
体と薄膜誘電体とを交互に積層することによって、上記
薄膜誘電体を挟設する1対の上記薄膜導体によってそれ
ぞれ構成される少なくとも1つの第2のTEMモード伝
送線路が積層されてなり、上記第1のTEMモード伝送
線路を伝搬するTEM波の位相速度と、上記第2のTE
Mモード伝送線路を伝搬するTEM波の位相速度とを、
互いに実質的に一致させるように上記各薄膜誘電体の膜
厚と誘電率を設定し、かつ上記第2のTEMモード伝送
線路の最上層の薄膜導体の膜厚を使用周波数の表皮深さ
より厚くするとともに上記最上層以外の薄膜導体の膜厚
を使用周波数の表皮深さよりも薄くして上記第1のTE
Mモード伝送線路の電磁界と、上記第2のTEMモード
伝送線路の電磁界が互いに結合するように設定されたこ
とを特徴とする。
【0010】請求項2記載の高周波電磁界結合型薄膜積
層電極は、請求項1記載の高周波電磁界結合型薄膜積層
電極において、上記最上層の薄膜導体の膜厚を使用周波
数の表皮深さのπ/2倍にしたことを特徴とする。請求
項3記載の高周波電磁界結合型薄膜積層電極は、請求項
1又は2記載の高周波電磁界結合型薄膜積層電極におい
て、最下層から最上層までの上記各薄膜導体の膜厚を上
層ほど厚くしたことを特徴とする。請求項4記載の高周
波電磁界結合型薄膜積層電極は、請求項1、2又は3記
載の高周波電磁界結合型薄膜積層電極において、上記薄
膜導体は超電導材料にてなることを特徴とする。
【0011】本発明に係る請求項5記載の高周波伝送線
路は、少なくとも1つの導体を備えた高周波伝送線路で
あって、上記導体を、薄膜導体と薄膜誘電体とを交互に
積層することによって上記薄膜誘電体を挟設する1対の
上記薄膜導体によってそれぞれ構成される複数のTEM
モード伝送線路が積層されてなる薄膜積層電極で構成
し、上記複数のTEMモード伝送線路のうちの少なくと
も2つを伝搬する各TEM波の位相速度を互いに実質的
に一致させるように上記各薄膜誘電体の膜厚と誘電率を
設定し、かつ上記各薄膜導体のうちの最上層の薄膜導体
の膜厚を使用周波数の表皮深さより厚くするとともに最
上層以外の薄膜導体の膜厚を使用周波数の表皮深さより
も薄くして上記複数のTEMモード伝送線路のうちの少
なくとも2つの電磁界が互いに結合するように設定され
たことを特徴とする。請求項6記載の高周波伝送線路
は、請求項5記載の高周波伝送線路において、上記高周
波伝送線路は導波管であることを特徴とする。
【0012】本発明に係る請求項7記載の高周波伝送線
路は、第1の伝送線路と、薄膜導体と薄膜誘電体とを交
互に積層することによって上記薄膜誘電体を挟設する1
対の上記薄膜導体によって構成された少なくとも1つの
TEMモードの第2の伝送線路とを備えた高周波伝送線
路であって、上記第1の伝送線路を伝搬する電磁波の位
相速度と、上記第2の伝送線路の少なくとも1つを伝搬
するTEM波の位相速度とを互いに実質的に一致させる
ように上記各薄膜誘電体の膜厚と誘電率を設定し、かつ
上記各薄膜導体のうちの最上層の薄膜導体の膜厚を使用
周波数の表皮深さより厚くするとともに最上層以外の薄
膜導体の膜厚を使用周波数の表皮深さよりも薄くして、
上記第1の伝送線路の電磁界と、上記第2の伝送線路の
少なくとも1つの電磁界とが互いに結合するように設定
されたことを特徴とする。
【0013】請求項8記載の高周波伝送線路は、請求項
7記載の高周波伝送線路において、上記第2の伝送線路
を構成する薄膜誘電体の実効誘電率は、上記第1の伝送
線路を構成する誘電体の実効誘電率よりも低いことを特
徴とする。請求項9記載の高周波伝送線路は、請求項7
記載の高周波伝送線路において、上記第2の伝送線路を
構成する薄膜誘電体の厚さは、上記第1の伝送線路を構
成する誘電体の厚さよりも薄いことを特徴とする。請求
項10記載の高周波伝送線路は、請求項5乃至9のうち
の1つに記載の高周波伝送線路において、最下層から最
上層までの上記各薄膜導体の膜厚を上層ほど厚くしたこ
とを特徴とする。請求項11記載の高周波伝送線路は、
請求項5乃至9のうちの1つに記載の高周波伝送線路に
おいて、上記薄膜導体は超電導材料にてなることを特徴
とする。
【0014】請求項12記載の高周波伝送線路は、請求
項7乃至11のうちの1つに記載の高周波伝送線路にお
いて、上記高周波伝送線路はマイクロストリップ線路で
あることを特徴とする。請求項13記載の高周波伝送線
路は、請求項12記載の高周波伝送線路において、上記
マイクロストリップ線路は、誘電体基板の第1の面上に
上記第2の伝送線路がストリップ導体として形成される
一方、上記誘電体基板の第2の面上に接地導体が形成さ
れたことを特徴とする。請求項14記載の高周波伝送線
路は、請求項12記載の高周波伝送線路において、上記
マイクロストリップ線路は、誘電体基板の第1の面上に
上記第2の伝送線路がストリップ導体として形成される
一方、上記誘電体基板の第2の面上に別の上記第2の伝
送線路が接地導体として形成されたことを特徴とする。
【0015】請求項15記載の高周波伝送線路は、請求
項7乃至11のうちの1つに記載の高周波伝送線路にお
いて、上記高周波伝送線路はストリップ線路であること
を特徴とする。請求項16記載の高周波伝送線路は、請
求項7乃至11のうちの1つに記載の高周波伝送線路に
おいて、上記高周波伝送線路は同軸線路であることを特
徴とする。
【0016】請求項17記載の高周波共振器は、所定の
寸法を有する、請求項5乃至16のうちの1つに記載の
高周波伝送線路を備えたことを特徴とする。請求項18
記載の高周波共振器は、請求項17記載の高周波共振器
において、上記高周波伝送線路は、上記高周波伝送線路
を伝送する信号の管内波長の1/4に等しい伝送方向の
長さを有することを特徴とする。請求項19記載の高周
波共振器は、請求項17記載の高周波共振器において、
上記高周波伝送線路は、上記高周波伝送線路を伝送する
信号の管内波長の1/2に等しい伝送方向の長さを有す
ることを特徴とする。
【0017】請求項20記載の高周波フィルタは、所定
の長さを有する請求項17乃至19のうちの1つに記載
の高周波共振器と、上記高周波共振器に高周波信号を入
力する入力端子と、上記高周波共振器から高周波信号を
出力する出力端子とを備えたことを特徴とする。請求項
21記載の高周波帯域除去フィルタは、一端で高周波信
号を入力しかつ他端で上記高周波信号を出力する伝送線
路と、上記伝送線路と結合する請求項17乃至19のう
ちの1つに記載の高周波共振器とを備えたことを特徴と
する。
【0018】請求項22記載の誘電体共振器は、導体を
含む共振器ケースと、上記共振器ケース内に載置された
所定の形状の誘電体とを備えた誘電体共振器であって、
上記導体を請求項1乃至4のうちの1つに記載の高周波
電磁界結合型薄膜積層電極によって構成したことを特徴
とする。
【0019】請求項23記載の高周波フィルタは、請求
項22記載の誘電体共振器と、上記誘電体共振器に電磁
的に結合され、上記誘電体共振器に高周波信号を入力す
る入力端子と、上記誘電体共振器に電磁的に結合され、
上記誘電体共振器から高周波信号を出力する出力端子と
を備えたことを特徴とする。
【0020】請求項24記載の高周波デバイスは、電極
を備えて所定の高周波動作を行う高周波デバイスであっ
て、上記電極は、請求項1乃至4のうちの1つに記載の
高周波電磁界結合型薄膜積層電極を有することを特徴と
する。
【0021】本発明に係る請求項25記載の高周波電磁
界結合型薄膜積層電極の膜厚設定方法は、誘電体を1対
の導体によって挟設して構成された第1のTEMモード
伝送線路上に形成するための薄膜積層電極であって、上
記誘電体の一方の側に形成される導体を最下層の薄膜導
体として形成されて含み、同一の導電率を有する薄膜導
体と同一の誘電率を有する薄膜誘電体とを交互に積層す
ることによって、上記薄膜誘電体を挟設する1対の上記
薄膜導体によってそれぞれ構成される少なくとも1つの
第2のTEMモード伝送線路が積層されてなる薄膜積層
電極の膜厚設定方法であって、予め入力された上記薄膜
導体の使用周波数の表皮深さに基づいて、上記各薄膜導
体のうちの最上層の第1の薄膜導体の上面から空気層を
見たときの空気層のインピーダンスを計算するステップ
と、予め入力された正の実数である上記第1の薄膜導体
の膜厚と上記計算された空気層のインピーダンスとに基
づいて、上記第1の薄膜導体の下面から上面方向を見た
ときの第1の薄膜導体の第1の表面インピーダンスを計
算するステップと、上記計算された第1の表面インピー
ダンスと、それぞれ予め入力された上記誘電体の誘電率
と上記各薄膜誘電体の誘電率と、上記入力された上記薄
膜導体の使用周波数の表皮深さとに基づいて、上記第1
のTEMモード伝送線路を伝搬するTEM波の位相速度
と、第2のTEMモード伝送線路を伝搬するTEM波の
位相速度とを互いに実質的に一致させる条件のもとで上
記第1の薄膜導体の下面に形成される第1の薄膜誘電体
の膜厚を計算するステップと、上記計算された第1の表
面インピーダンスと、上記入力された上記薄膜導体の使
用周波数の表皮深さに基づいて、上記第1の薄膜導体の
下面に上記第1の薄膜誘電体を介して形成される第2の
薄膜導体の下面から上面方向を見たときの表面インピー
ダンスの実数部である表面抵抗が最小になり、上記第1
のTEMモード伝送線路の電磁界と上記第2のTEMモ
ード伝送線路の電磁界が互いに結合する条件のもとで、
上記第1の薄膜導体の下面に上記第1の薄膜誘電体を介
して形成される第2の薄膜導体の膜厚を計算するステッ
プと、上記計算された上記各薄膜導体の膜厚と上記各薄
膜誘電体の膜厚に基づいて、上記各薄膜導体の膜厚と上
記各薄膜誘電体の膜厚を設定するステップとを含むこと
を特徴とする。
【0022】請求項26記載の高周波電磁界結合型薄膜
積層電極の膜厚設定方法は、請求項25記載の高周波電
磁界結合型薄膜積層電極の膜厚設定方法においてさら
に、上記第1の薄膜導体とは異なる薄膜導体の下面から
上面方向を見たときの第2の表面インピーダンスを計算
するときに、上記第1の薄膜導体と異なる薄膜導体の計
算された膜厚に基づいて、上記第1の薄膜導体と異なる
薄膜導体の下面から上面方向を見たときの第2の表面イ
ンピーダンスを計算するステップと、上記計算された第
2の表面インピーダンスと、それぞれ予め入力された上
記誘電体の誘電率と上記各薄膜誘電体の誘電率と、上記
入力された上記薄膜導体の使用周波数の表皮深さとに基
づいて、上記第1のTEMモード伝送線路を伝搬するT
EM波の位相速度と、第2のTEMモード伝送線路を伝
搬するTEM波の位相速度とを互いに実質的に一致させ
る条件のもとで、上記第2の表面インピーダンスが計算
された薄膜導体の下面に形成される上記薄膜誘電体の膜
厚を計算するステップと、上記計算された第2の表面イ
ンピーダンスと、上記入力された上記薄膜導体の表皮深
さに基づいて、上記第2の表面インピーダンスが計算さ
れた薄膜導体の下面に上記薄膜誘電体を介して形成され
る薄膜導体の下面から上面方向を見たときの表面インピ
ーダンスの実数部である表面抵抗が最小になり、上記第
1のTEMモード伝送線路の電磁界と上記第2のTEM
モード伝送線路の電磁界が互いに結合する条件のもと
で、上記第2の表面インピーダンスが計算された薄膜導
体の下面に薄膜誘電体を介して形成される薄膜導体の膜
厚を計算するステップと、上記第2の表面インピーダン
スを計算するステップと、上記第2の表面インピーダン
スが計算された薄膜導体の下面に形成される上記薄膜誘
電体の膜厚を計算するステップと、上記第2の表面イン
ピーダンスが計算された薄膜導体の下面に薄膜誘電体を
介して形成される薄膜導体の膜厚を計算するステップと
を、上記最下層の薄膜導体の膜厚が計算されるまで繰り
返すことによって上記各薄膜誘電体の膜厚と上記各薄膜
導体の膜厚とを計算するステップと、上記計算された上
記各薄膜導体の膜厚と上記各薄膜誘電体の膜厚に基づい
て、上記各薄膜導体の膜厚と上記各薄膜誘電体の膜厚を
設定するステップとを含むことを含むことを特徴とす
る。
【0023】請求項27記載の高周波電磁界結合型薄膜
積層電極の膜厚設定方法は、請求項25又は26記載の
高周波電磁界結合型薄膜積層電極の膜厚設定方法におい
て、上記最上層の第1の薄膜導体の膜厚は、上記使用周
波数の表皮深さのπ/2倍であることを特徴とする。
【0024】
【作用】本発明に係る請求項1記載の高周波電磁界結合
型薄膜積層電極において、上記第1のTEMモード伝送
線路が高周波信号で励振されたとき、上記最下層の薄膜
導体は上記高周波信号のエネルギーの一部を上側の薄膜
導体に透過する。そして、上記最上層以外の各薄膜導体
はそれぞれ、より下側の上記薄膜誘電体を介して入射し
た高周波信号のエネルギーの一部をより上側の薄膜導体
に透過するとともに、当該高周波信号のエネルギーの一
部をより下側の薄膜誘電体を介してより下側の薄膜導体
に反射している。そして、隣接する2つの薄膜導体によ
って挟設された各薄膜誘電体内ではそれぞれ、上記反射
波と透過波とが共振しており、各導体薄膜の上側表面近
傍と下側表面近傍では互いに逆方向の対面する2つの高
周波電流(以下、対面する2つの高周波電流という。)
が流れている。すなわち、上記最上層の薄膜導体以外の
薄膜導体の膜厚が使用周波数の表皮深さよりも薄いため
に、上記対面する2つの高周波電流は干渉し、一部を残
して互いに相殺される。さらに、上記最上層の薄膜導体
の膜厚は使用周波数の表皮深さよりも厚く設定されてい
るので、放射損失が小さく抑えられる。
【0025】一方、各薄膜誘電体には、電磁界によって
変位電流が生じ、隣接する薄膜導体の表面に高周波電流
を生じさせる。さらに、上記薄膜誘電体の膜厚と誘電率
を、上記第1のTEMモード伝送線路と上記第2のTE
Mモード伝送線路を伝搬する各TEM波の位相速度が互
いに実質的に一致するように構成しているので、当該各
薄膜導体に流れる高周波電流は実質的に互いに同位相と
なる。これによって、当該各薄膜導体において同位相で
流れる高周波電流は、実効的に表皮深さを増大させる。
【0026】請求項2記載の高周波電磁界結合型薄膜積
層電極においては、最上層の薄膜導体の膜厚を使用周波
数の表皮深さのπ/2倍になるように構成しているの
で、薄膜誘電体から最上層の薄膜導体に入力された電磁
波の一部が最上層の薄膜導体と空気層の境界で反射され
るために、当該入力された電磁波と当該反射された電磁
波が強め合うように合成されて、最上層の薄膜導体が十
分厚いときのような急激な電流値の減衰はなく、表皮効
果が緩和される。これによって、最上層の薄膜導体自身
の表面抵抗が低減して、かつ表皮深さより厚くなるよう
に構成されているので電磁波の空気層への放射を小さく
する。
【0027】請求項3記載の高周波電磁界結合型薄膜積
層電極においては、上層の薄膜導体ほど、膜厚が厚くな
るように構成しているので効率的に表皮効果を緩和する
ように動作する。
【0028】請求項4記載の高周波電磁界結合型薄膜積
層電極においては、上記薄膜導体が超電導材料で構成さ
れているので表面抵抗はさらに小さくなる。
【0029】請求項5又は6記載の高周波伝送線路にお
いては、上記導体を上記高周波電磁界結合型薄膜積層電
極を用いて構成することによって、上記電極と同様によ
り小さい表面抵抗を有するので、当該高周波伝送線路
は、極めて小さい伝送損失を有する伝送線路を構成す
る。
【0030】請求項7乃至16記載の高周波伝送線路に
おいては、上記第2の伝送線路を、薄膜導体と薄膜誘電
体とを交互に積層することによって上記薄膜誘電体を挟
設する1対の上記薄膜導体によって構成し、上記薄膜誘
電体の膜厚と誘電率とを所定の値に設定して、上記第1
の伝送線路を伝搬する電磁波の位相速度と、上記第2の
伝送線路の少なくとも1つを伝搬するTEM波の位相速
度とを互いに実質的に一致させ、かつ最上層の薄膜導体
を除く上記各薄膜導体の膜厚を使用周波数の表皮深さよ
りも薄くして、上記第1の伝送線路の電磁界と、上記第
2の伝送線路の少なくとも1つの電磁界とが互いに結合
するように設定されている。当該高周波伝送線路におい
ては、上記第1の伝送線路と、上記第2の伝送線路の少
なくとも1つとの間で、上記高周波電磁界結合型薄膜積
層電極と同様の作用が生じる。すなわち、高周波の電磁
界エネルギーは、電磁的に結合された各第2の伝送線路
を介して線路の長手方向に伝搬するので、実効的により
大きな表皮深さを有してかつ少ない放射損失で、言い換
えれば、より小さい表面抵抗を有して伝搬する。それ
故、当該高周波伝送線路は、極めて小さい伝送損失を有
する伝送線路を構成する。
【0031】請求項17乃至19に記載の高周波共振器
においては、所定の寸法を有する上記高周波伝送線路を
備えているので、その伝送損失は極めて小さく、それ
故、極めて大きな無負荷Qを有する共振器を構成する。
【0032】請求項20に記載の高周波フィルタにおい
ては、所定の長さを有する上記高周波共振器を備えて、
極めて大きな無負荷Qを有する帯域通過又は帯域除去フ
ィルタを構成する。
【0033】請求項21に記載の高周波帯域除去フィル
タにおいては、所定の長さを有する上記高周波共振器が
トラップ回路として動作し、極めて大きな無負荷Qを有
する帯域除去フィルタを構成する。
【0034】請求項22に記載の誘電体共振器において
は、共振器ケースの導体を上記高周波電磁界結合型薄膜
積層電極によって形成したので、極めて大きな無負荷Q
を有する誘電体共振器を構成する。
【0035】請求項23に記載の高周波フィルタは、上
記誘電体共振器を備えて極めて大きな無負荷Qを有する
帯域通過又は帯域除去フィルタを構成する。
【0036】請求項24に記載の高周波デバイスにおい
ては、上記電極は、上記高周波電磁界結合型薄膜積層電
極を有することにより、極めて小さい導体損失を有する
高周波デバイスを構成する。
【0037】請求項25記載の高周波電磁界結合型薄膜
積層電極の膜厚設定方法においては、予め入力された上
記薄膜導体の使用周波数の表皮深さに基づいて、上記最
上層の第1の薄膜導体の上面から空気層を見たときの空
気層のインピーダンスが計算されて、予め入力された正
の実数である上記第1の薄膜導体の膜厚と上記計算され
た空気層のインピーダンスとに基づいて、上記第1の薄
膜導体の下面から上面方向を見たときの上記第1の表面
インピーダンスが計算される。上記第1の薄膜誘電体の
膜厚は、上記第1の表面インピーダンスと、それぞれ予
め入力された上記誘電体の誘電率と上記各薄膜誘電体の
誘電率と、上記薄膜導体の使用周波数の表皮深さとに基
づいて、上記第1のTEMモード伝送線路と上記第2の
TEMモード伝送線路を伝搬する各TEM波の位相速度
が互いに実質的に一致する条件のもとで計算される。そ
して、上記計算された第1の薄膜誘電体の膜厚に基づい
て上記第1の薄膜誘電体の膜厚は設定される。従って、
上記第1の薄膜誘電体の膜厚は上記第1のTEMモード
伝送線路と上記第2のTEMモード伝送線路を伝搬する
各TEM波の位相速度が互いに実質的に一致するように
設定される。
【0038】上記第2の薄膜導体の膜厚は、上記第1の
表面インピーダンスと、上記入力された上記薄膜導体の
使用周波数の表皮深さにもとづいて、上記第2の薄膜導
体の下面から上面方向を見たときの表面インピーダンス
の実数部である表面抵抗が最小になり、上記第1のTE
Mモード伝送線路の電磁界と上記第2のTEMモード伝
送線路の電磁界が互いに結合する条件のもとで計算され
る。そして、上記計算された第2の薄膜導体の膜厚に基
づいて上記第2の薄膜導体の膜厚は設定される。従っ
て、上記第2の薄膜導体の膜厚は、上記薄膜導体の使用
周波数における表皮深さより薄く、かつ上記第2の薄膜
導体の下面から上面方向を見たときの表面インピーダン
スの実数部である表面抵抗が最小になるように設定され
る。すなわち、第1と第2の薄膜導体に流れる高周波電
流が実質的に互いに同位相になり、これによって、第1
と第2の薄膜導体において同位相で流れる高周波電流が
実効的に表皮深さを増大させるように、上記第1と第2
の薄膜導体の膜厚と上記第1の薄膜誘電体の膜厚は設定
される。
【0039】請求項26記載の高周波電磁界結合型薄膜
積層電極の膜厚設定方法においては、請求項25記載の
高周波電磁界結合型薄膜積層電極の膜厚設定方法におい
てさらに、上記第1の薄膜導体とは異なる薄膜導体の下
面から上面方向を見たときの上記第2の表面インピーダ
ンスを計算するときに、上記第1の薄膜導体と異なる薄
膜導体の計算された膜厚に基づいて、上記第2の表面イ
ンピーダンスが計算される。上記第2の表面インピーダ
ンスが計算された薄膜導体の下面に形成される上記薄膜
誘電体の膜厚は、上記計算された第2の表面インピーダ
ンスと、それぞれ予め入力された上記誘電体の誘電率と
上記各薄膜誘電体の誘電率と、上記入力された上記薄膜
導体の使用周波数の表皮深さとに基づいて、上記第1の
TEMモード伝送線路と上記第2のTEMモード伝送線
路を伝搬する各TEM波の位相速度が互いに実質的に一
致する条件のもとで計算される。上記第2の表面インピ
ーダンスが計算された薄膜導体の下面に薄膜誘電体を介
して形成される薄膜導体の膜厚は、上記計算された第2
の表面インピーダンスと、上記入力された上記薄膜導体
の表皮深さに基づいて、上記第2の表面インピーダンス
が計算された薄膜導体の下面に上記薄膜誘電体を介して
形成される薄膜導体の下面から上面方向を見たときの表
面インピーダンスの実数部である表面抵抗が最小にな
り、上記第1のTEMモード伝送線路の電磁界と上記第
2のTEMモード伝送線路の電磁界が互いに結合する条
件のもとで計算される。
【0040】上記第2の表面インピーダンスの計算と、
上記第2の表面インピーダンスが計算された薄膜導体の
下面に形成される上記薄膜誘電体の膜厚の計算と、上記
第2の表面インピーダンスが計算された薄膜導体の下面
に薄膜誘電体を介して形成される薄膜導体の膜厚の計算
とが、上記最下層の薄膜導体の膜厚が計算されるまで繰
り返されて、上記各薄膜誘電体の膜厚と上記各薄膜導体
の膜厚とがすべて計算される。そして、上記各薄膜誘電
体の膜厚は、上記計算された上記各薄膜誘電体の膜厚に
基づいて設定される。従って、上記各薄膜誘電体の膜厚
は上記第1のTEMモード伝送線路と上記各第2のTE
Mモード伝送線路を伝搬する各TEM波の位相速度が互
いに実質的に一致するように設定される。また、上記各
薄膜導体の膜厚は、上記薄膜導体の使用周波数における
表皮深さより薄く、かつ上記各導体膜厚の下面から上面
方向を見たときの表面インピーダンスの実数部である表
面抵抗が最小になるように設定される。すなわち、上記
各薄膜導体に流れる高周波電流が実質的に互いに同位相
になり、これによって、上記各薄膜導体において同位相
で流れる高周波電流が実効的に表皮深さを増大させるよ
うに、上記各薄膜導体の膜厚と上記各薄膜誘電体の膜厚
は設定される。
【0041】請求項27記載の高周波電磁界結合型薄膜
積層電極の膜厚設定方法においては、第1の薄膜導体の
膜厚として、上記使用周波数の表皮深さのπ/2倍の値
が入力され、上記入力された第1の薄膜導体の膜厚に基
づいて、上記第1の薄膜導体とは異なる上記各薄膜導体
の膜厚と上記各薄膜誘電体の膜厚が計算されて設定され
る。ここで、上記第1の薄膜導体の膜厚が上記使用周波
数の表皮深さのπ/2倍である場合における上記第1の
薄膜導体の下面から上面方向を見たときの第1の表面イ
ンピーダンスの実数部である表面抵抗は、第1の薄膜導
体の膜厚が上記表皮深さのπ/2倍以外の膜厚である場
合における第1の薄膜導体の下面から上面方向を見たと
きの第1の表面インピーダンスの実数部である表面抵抗
に比べると小さくなる。これによって、最下層の薄膜導
体の下面から上面方向を見たときの表面インピーダンス
の実数部である表面抵抗が、第1の薄膜導体の膜厚が上
記表皮深さのπ/2倍以外の膜厚である場合における最
下層の薄膜導体の下面から上面方向を見たときの表面イ
ンピーダンスの実数部である表面抵抗に比べて最も小さ
くなるように上記各薄膜導体の膜厚と上記各薄膜誘電体
の膜厚が設定される。これによって、実効的に表皮深さ
が最も大きくなるように、上記各薄膜導体の膜厚と上記
各薄膜誘電体の膜厚が設定される。
【0042】
【実施例】以下、図面を参照して本発明による実施例に
ついて説明する。なお、添付図面において同一のものに
ついては同一の参照符号を付す。 <第1の実施例>図1は、本発明に係る第1の実施例で
ある電磁界結合型薄膜積層伝送線路を用いた1/2波長
線路型共振器を用いたフィルタの斜視図である。
【0043】この第1の実施例の1/2波長線路型共振
器は、薄膜導体1乃至5と薄膜誘電体30−1乃至30
−4とが交互に積層された構造を有する本発明に係る高
周波電磁界結合型薄膜積層電極を用いた電磁界結合型薄
膜積層伝送線路を用いることを特徴としている。当該電
磁界結合型薄膜積層伝送線路においては、その下面に接
地導体11が形成された誘電体基板10の上面に、最下
層である薄膜導体5が接するように上記高周波電磁界結
合型薄膜積層電極が形成される。これによって、薄膜導
体5と、接地導体11と、薄膜導体5と接地導体11間
に挟設された誘電体基板10とによってTEMモードの
マイクロストリップ線路(以下、主伝送線路という。)
LN10が構成される一方、当該主伝送線路LN10上
に、それぞれ1つの薄膜誘電体が1対の薄膜導体で挟設
されてなる4個のTEMモードのマイクロストリップ線
路(以下、副伝送線路という。)LN1乃至LN4が積
層されている。図1及び以下の図面においては、副伝送
線路の参照符号を、その副伝送線路の各誘電体に対して
括弧の中に付している。ここで、特に、(a)各薄膜誘
電体30−1乃至30−4の誘電体膜厚xa1乃至xa4
誘電率εsを詳細後述するように設定することによっ
て、主伝送線路LN10と各副伝送線路LN1乃至LN
4を伝搬するTEM波の位相速度を互いに実質的に一致
させ、かつ(b)各薄膜導体2乃至5の導体膜厚ξa2
乃至ξa5を、使用周波数の表皮深さδ0よりも薄く、か
つ上層ほど厚くなるように所定の膜厚に設定することに
よって、互いに隣接する主伝送線路LN10と副伝送線
路LN4,副伝送線路LN4と副伝送線路LN3,副伝
送線路LN3と副伝送線路LN2,副伝送線路LN2と
副伝送線路LN1間で各電磁界を互いに結合させる。こ
れにより、主伝送線路LN10に流れる高周波エネルギ
ーを副伝送線路LN4、LN3,LN2,LN1に一部
移行させ、各薄膜導体1乃至5においてそれぞれに高周
波電流が流れるように構成され、高周波による表皮効果
を大幅に抑圧することを特徴とする。さらに薄膜導体1
の導体膜厚ξa1を、薄膜導体1の導体損失と放射損失
の合計の損失が最小になる膜厚である使用周波数の表皮
深さδ0のπ/2倍になるように構成したことを特徴と
する。
【0044】図1に示すように、裏面全面に接地導体1
1が形成された誘電体基板10上に、長手方向の長さが
λg/2(λgは管内波長)である帯形状の薄膜導体5
が形成される。ここで、薄膜導体5と、接地導体11
と、薄膜導体5と接地導体11の間に挟設された誘電体
基板10とによってマイクロストリップ線路にてなる主
伝送線路LN10が構成される。次いで、上記薄膜導体
5上に、薄膜誘電体30−4、薄膜導体4、薄膜誘電体
30−3、薄膜導体3、薄膜誘電体30−2、薄膜導体
2、薄膜誘電体30−1、薄膜導体1の順で積層形成さ
れる。ここで、以下のように副伝送線路LN1乃至LN
4が構成されている。 (a)薄膜誘電体30−1が1対の薄膜導体1と薄膜導
体2によって挟設されて副伝送線路LN1が構成され
る。 (b)薄膜誘電体30−2が1対の薄膜導体2と薄膜導
体3によって挟設されて副伝送線路LN2が構成され
る。 (c)薄膜誘電体30−3が1対の薄膜導体3と薄膜導
体4によって挟設されて副伝送線路LN3が構成され
る。 (d)薄膜誘電体30−4が1対の薄膜導体4と薄膜導
体5によって挟設されて副伝送線路LN4が構成され
る。 なお、各薄膜導体1乃至5のそれぞれの膜厚である導体
膜厚ξa1乃至ξa5と各薄膜誘電体30−1乃至30−
4のそれぞれの膜厚である誘電体膜厚xa1乃至xa4は、
図8のフローチャートで示した最適膜厚設定計算処理プ
ログラムを用いて詳細後述するように設定される。
【0045】さらに、誘電体基板10上に、入力端子用
導体12が、薄膜導体5の長手方向の一端と所定のギャ
ップg1だけ離れかつ電磁的に互いに結合するように近
接して形成される一方、出力端子用導体13が、薄膜導
体5の長手方向の他端と所定のギャップg2だけ離れか
つ電磁的に互いに結合するように近接して形成される。
なお、第1の実施例においては、入力端子用導体12と
薄膜導体5の一端との結合と、出力端子用導体13と薄
膜導体5の他端との結合とは、容量結合である。ここ
で、誘電体基板10は、例えばアルミナの単結晶である
サファイアにてなり、薄膜誘電体30−1乃至30−4
は、例えばSiO2にてなる。一方、接地導体11及び
薄膜導体1乃至5は、例えばCu、Ag又はAuなどの
電気的導電性を有する導体にてなる。
【0046】図2は、図1のA−A′線の断面図であっ
て、以上のように構成された1/2波長線路型共振器に
おいて電界及び磁界分布を示す図である。ここで、図2
は断面図であるが、誘電体におけるハッチングを省略し
ている。また、図中実線の矢印は電界を示し、点線の矢
印は磁界を示す。図2から分かるように、電界は、各薄
膜導体1乃至5の表面に対して垂直な方向でかつ互いに
同じ向きで分布する。一方、磁界は各薄膜導体1乃至5
の表面に対して平行な方向でかつ互いに同じ向きで分布
する。これによって、主伝送線路LN10と副伝送線路
LN4乃至LN1の電磁界は互いに結合されていること
がわかる。
【0047】次に、各薄膜導体1乃至5の導体膜厚ξa
1乃至ξa5と各薄膜誘電体30−1乃至30−4の誘電
体膜厚xa1乃至xa4の設定方法について詳細に説明す
る。最初に、薄膜導体1の表面抵抗RAs1が最小になる
導体膜厚ξa1を求める。図3(a)は、空気層を含む
薄膜導体1の厚さ方向の分布定数型等価回路の回路図で
あって、当該等価回路は図3(a)に示すように、損失
抵抗を含む分布定数回路にてなる。図3(a)の分布定
数型等価回路は、薄膜導体1の下側の第1の面において
仮想的に設けられる2つの端子T1−3,T1−4と、
薄膜導体1の上側の第2の面において仮想的に設けられ
る2つの端子T1−1,T1−2との間に設けられる。
当該分布定数型等価回路の各単位回路は、厚さ方向と平
行な方向に設けられる単位インダクタンスldxと、そ
れぞれ厚さ方向と垂直な方向に設けられた単位キャパシ
タンスcdxと単位コンダクタンスgdxとの並列回路
とを備え、当該並列回路と上記単位インダクタンスld
xとが逆L型に接続されて構成される。そして、上記分
布定数型等価回路は、複数個の上記単位回路が厚さ方向
に縦続に接続されて構成され、当該等価回路の空気層側
の2つの端子T1−1,T1−2には空気層のインピー
ダンスZALが接続される。ここで、単位インダクタン
スldxと単位キャパシタンスcdxと単位コンダクタ
ンスgdxは、それぞれ次の数1、数2、数3で表され
る。数1,数2,数3において、σは薄膜導体1の導電
率、ε0は真空中の誘電率、μ0は真空中の透磁率、dx
は薄膜導体1の厚さ方向の微小長さ、ZALは空気層の
インピーダンス、yaは薄膜導体1の線路幅である。ま
た、β0は共振周波数における主伝送線路LN10の位
相定数であって、共振周波数に対応する角周波数ω0
誘電体基板10の誘電率εmを用いて次の数4で表され
る。
【0048】
【数1】ldx=(μ0/yaβ0)dx
【数2】cdx=ε0aβ0dx
【数3】gdx=σyaβ0dx
【数4】β0=ω0√(μ0εm
【0049】また、図3(a)の等価回路は、図3
(b)の集中定数形等価回路に変換することができる。
当該集中定数型等価回路は、厚さ方向と平行な方向に設
けられた2つの複素インピーダンスZA1と、厚さ方向
と垂直な方向に設けられた複素アドミタンスYA1とが
T型に接続されて構成される。ここで、複素インピーダ
ンスZA1、複素アドミタンスYA1、空気層のインピー
ダンスZALは、それぞれ数6、数7、数8で表され
る。また、薄膜導体1の導体膜厚ξa1を数5で表され
る表皮深さδ0で割った値を薄膜導体1の規格化導体膜
厚ξ1と定義して、数9の様に表した。
【0050】
【数5】δ0=√(2/ω0μ0σ)
【数6】ZA1=[(1+j)/(σδ0aβ0)]・tanh
[(1+j)ξ1/2]
【数7】YA1=[σδ0aβ0/(1+j)]・sinh[(1+
j)ξ1]
【数8】ZAL=(1/ya)(1/β0)√(μ0/ε0)
【数9】ξ1≡ξa1/δ0
【0051】さらに、図3(b)の等価回路を左端の端
子T1−3,T1−4から見たときの表面インピーダン
スZAs1は、数10で表される。ここで、数11に示
すように、空気層のインピーダンスZALは、複素イン
ピーダンスZA1、及び複素アドミタンスYA1に比べる
と十分大きいので、図3(b)の等価回路の端子T1−
1,T1−2が解放端であるとする近似を用いることが
でき、上記表面インピーダンスZAs1は、数12で表
される。
【0052】
【数10】 ZAs1=ZA1+[YA1+(ZA1+ZL)-1]-1
【数11】ZALσδ0aβ0=σδ0√(μ0/ε0)≒∞
【数12】ZAs1=ZA1+1/YA1
【0053】さらに、数12で表される表面インピーダ
ンスZAs1に、数6で表される複素インピーダンスZA
1と複素アドミタンスYA1を代入して整理すると、表面
インピーダンスZAs1は、数13のように表される。
【0054】
【数13】ZAs1=[(1+j)/(σδ0aβ0)]/[ta
nh{(1+j)ξ1}]
【0055】また、表面インピーダンスZAs1は、表面
抵抗RAs1と表面リアクタンスXAs1を用いて、数14
のように表わすことができる。
【0056】
【数14】ZAs1=RAs1+jXAs1
【0057】また、数13で表される表面インピーダン
スZAs1を、実部と虚部に分けて整理すると、表面抵抗
RAs1と表面リアクタンスXAs1は、それぞれ数15と
数16の様に表わすことができる。
【0058】
【数15】RAS1={sinh(2ξ1)+sin(2ξ1)}/[σδ
0aβ0{cosh(2ξ1)−cos(2ξ1)}]
【数16】XAS1={sinh(2ξ1)−sin(2ξ1)}/[σδ
0aβ0{cosh(2ξ1)−cos(2ξ1)}]
【0059】図4は、数15を使用して求めた、表面抵
抗RAs1にσδ0aβ0を乗じた規格化表面抵抗Rs1
規格化導体膜厚ξ1の関係を示したグラフである。図4
から明らかなように、規格化導体膜厚ξ1が1と2の間
の特定の値で、規格化表面抵抗Rs1は極値である最小値
をとる。規格化表面抵抗Rs1が最小になる規格化膜厚ξ
1では、数17に示す規格化表面抵抗Rs1の規格化導体
膜厚ξ1についての偏微分係数∂Rs1/∂ξ1は0にな
る。従って、規格化表面抵抗Rs1が最小になる規格化膜
厚ξ1を求めるためには、数17を満たす規格化導体膜
厚ξ1を求めれば良い。
【0060】
【数17】∂Rs1/∂ξ1=−{2sinh(2ξ1)・sin(2ξ
1)}/{cosh(2ξ1)−cos(2ξ1)}2=0
【0061】数17で表される偏微分係数∂Rs1/∂ξ
1が0になるときの規格化膜厚ξ1は、nを正の整数とし
て、数18で表される。特にn=1のときの規格化膜厚
ξ1は、数19で表され、このとき規格化表面抵抗Rs1
は数20で表される最小値Rs1minになる。
【0062】
【数18】 ξ1=nπ/2,n=1,2,3,.....
【数19】ξ1=π/2
【数20】Rs1min=tanh(π/2)≒0.917
【0063】ここで、数9で定義したように薄膜導体1
の規格化膜厚ξ1は、表皮深さδ0で規格化された値であ
るので、物理的な長さの次元をもつ薄膜導体1の導体膜
厚ξa1は、数21で与えられる。
【0064】
【数21】 ξa1=(π/2)δ0=(π/2)√[2/(ω0μ0σ)]
【0065】以上の結果から明らかなように、規格化導
体膜厚ξ1がπ/2のとき、すなわち、薄膜導体1の導
体膜厚ξa1が表皮深さδ0のπ/2倍のとき、表面抵抗
RAs1は、薄膜導体1の導体膜厚ξa1が表皮深さδ0
比べて十分厚いときの表面抵抗RAs1である1/(σδ0
aβ0)より小さい0.917/(σδ0aβ0)の最小値
になる。また、図4から明らかなように、規格化導体膜
厚ξ1を1.14≦ξ1≦2.75の範囲内の値に設定す
ると、規格化表面抵抗Rs1は1より小さくなる。すなわ
ち、規格化導体膜厚ξ1を1.14≦ξ1≦2.75の範
囲内の値に設定すると、そのときの表面抵抗RAs1は、
薄膜導体1の導体膜厚ξa1が表皮深さδ0に比べて十分
厚いときの表面抵抗RAs1より小さくなる。
【0066】次に、高周波電磁界結合型薄膜積層電極の
表面抵抗Rsが最小になるような薄膜導体2乃至5の導
体膜厚ξa2乃至膜厚ξa5と薄膜誘電体30−1乃至3
0−4の誘電体膜厚xa1乃至xa4設定方法について説明
する。図5(a)は、薄膜導体1乃至5(以下代表して
薄膜導体kと称する。)の厚さ方向の分布定数型等価回
路であって、図5(a)に示すように、損失抵抗を含む
分布定数回路にてなる。ここで、図3と同じものについ
ては、同様の記号を付している。図5(a)の分布定数
型等価回路は、薄膜導体kの第1の面において仮想的に
設けられる2つの端子Tk−3,Tk−4と、薄膜導体
1の第2の面において仮想的に設けられる2つの端子T
k−1,Tk−2との間に設けられる。当該分布定数型
等価回路の各単位回路は、図3の薄膜導体1の単位回路
と同様に、厚さ方向と平行な方向に設けられる単位イン
ダクタンスldxと、それぞれ厚さ方向と垂直な方向に
設けられた単位キャパシタンスcdxと単位コンダクタ
ンスgdxとの並列回路とを備え、当該並列回路と上記
単位インダクタンスldxとが逆L型に接続されて構成
される。そして、上記分布定数型等価回路は、複数個の
上記単位回路が厚さ方向に縦続に接続されて構成され
る。ここで、単位インダクタンスldxと単位キャパシ
タンスcdxと単位コンダクタンスgdxは、それぞれ
数1、数2、数3で表される。またξakは薄膜導体k
の膜厚であり、yaは薄膜導体kの線路幅であって薄膜
導体1の線路幅と等しくなるように設定される。またさ
らにβ0は上述した共振周波数における主伝送線路LN
10の位相定数であって数4で与えられ、σは薄膜導体
k(k=2,3,4,5)の導電率であって薄膜導体1
の値と同じ値に設定される。なお、各薄膜導体の表皮深
さδ0は同一の値になる。
【0067】また、図5(a)の等価回路は、図5
(b)の集中定数形等価回路に変換することができる。
当該集中定数型等価回路は、厚さ方向と平行な方向に設
けられた2つの複素インピーダンスZAkと、厚さ方向
と垂直な方向に設けられた複素アドミタンスYAkとが
T型に接続されて構成される。ここで、複素インピーダ
ンスZAkと複素アドミタンスYAkは、薄膜導体kの導
体膜厚ξakを表皮深さδ0で割った数22で定義される
薄膜導体kの規格化導体膜厚ξkを用いて、それぞれ数
23、数24で表される。
【0068】
【数22】ξk≡ξak/δ0
【数23】ZAk=[(1+j)/(σδ0aβ0)]・tanh
[(1+j)ξk/2]
【数24】 YA=[σδ0aβ0/(1+j)]・sinh[(1+j)ξk]
【0069】また、薄膜誘電体30−kの誘電体損失
は、薄膜導体kの導体損失より十分小さいので、当該誘
電体損失は0とすることができ、薄膜誘電体30−kの
複素インピーダンスは数27で表されるリアクタンスW
kのみで表わすことができる。ここで、数27では、
薄膜誘電体30−1乃至30−4(以下、代表して薄膜
導体30−kを付す。)の誘電体膜厚xaをそれぞれ誘
電体膜厚xa1乃至xa4(以下、代表してxakを付す。)
として、数25で表されるインダクタンスLkと数26
で表されるキャパシタンスCkを用いている。ここで、
数26中のεsは薄膜誘電体30−kの誘電率であっ
て、薄膜誘電体30−1乃至30−4はすべて同じ値に
なるように設定される。以上によって、本発明に係る高
周波電磁界結合型薄膜積層電極の等価回路は図6のよう
に表わすことができる。図6において、ZAs1乃至ZA
s5は、薄膜導体1乃至5の端子T1−3乃至T5−3と
T1−4乃至T5−4から上層である空気層の方向を見
たときの表面インピーダンスであって、以下代表して呼
ぶときはZAskを付す。
【0070】
【数25】Lk=μ0(xak/ya)(1/β0
【数26】Ck=εS(ya/xak)(1/β0
【数27】−jWAk=jω0Lk+1/(jω0Ck)
【数28】WAk=(1/σδ0)(1/ya)(2xak
/δ0)(εm/εs−1)
【0071】数28は数27のリアクタンスWAkを数
25、数26、数4を用いてさらに変形したものであ
る。また以上のようにして求めた数23、数24、数2
8を用いると表面インピーダンスZAskに関する漸化式
は次の数29と数30で与えられる。ここで数29はk
=1のときに成り立つ式であり、数30はk≧2のとき
に成り立つ式である。
【0072】
【数29】 ZAs1=ZA1+[YA1+(ZA1+ZAL)-1-1
【数30】ZAsk=ZAk+[YAk+(ZAk−jWAk-1
+ZAsk-1)-1]-1
【0073】また角周波数ω0における1rad あたりの
表面抵抗RAs0は数31で表される。ここで、表面抵抗
RAs0を規格化因子として選ぶと、規格化表面インピー
ダンスZskは、数29と数30を規格化して数32と数
33の様に表わすことができる。また、規格化複素イン
ピーダンスZkと規格化複素アドミタンスYkと規格化リ
アクタンスWkと空気層の規格化インピーダンスZLは、
それぞれ数23,数24,数28,数8を規格化してそ
れぞれ数34,数35,数36,数37の様に表わすこ
とができる。
【0074】
【数31】RAs0=1/(σδ0aβ0
【数32】Zs1=Z1+[Y1+(Z1+ZL)-1]-1
【数33】 Zsk=Zk+[Yk+(Zk−jWk-1+Zsk-1)-1]-1
【数34】Zk=(1+j)・tanh[(1+j)ξk/2]
【数35】Yk=[1/(1+j)]・sinh[(1+j)ξk]
【数36】Wk=2xk(εm/εs−1)
【数37】 ZL=σδ0√(μ0/ε0)=√{2σ/(ω0ε0)}
【0075】ここで、xkは薄膜誘電体30−kの規格化
された誘電体膜厚であり、次の数38で定義される。さ
らに、規格化表面インピーダンスZskは、規格化表面抵
抗Rskと規格化リアクタンスXskを用いて数39のよう
に表わすことができる。
【0076】
【数38】xk=xak/δ0
【数39】Zsk=Rsk+jXsk
【0077】以上で規格化された規格化表面インピーダ
ンスZskの漸化式である数32と数33が求められた。
次に、上記数33で表された規格化表面インピーダンス
Zskの漸化式を用いて、薄膜導体k−1の規格化導体膜
厚ξk-1と薄膜誘電体30−(k−2)の規格化誘電体
膜厚xk-2が与えられたときに、規格化表面抵抗Rsk
最小になるための規格化導体膜厚ξkと規格化誘電体膜
厚xk-1を求める。いま薄膜導体 k−1の規格化表面イ
ンピーダンスZsk-1は数39から明らかなように数40
のように表わすことができる。この数40を用いると数
33は数41の様に表される。
【0078】
【数40】Zsk-1=Rsk-1+jXsk-1
【数41】Zsk=Zk+[Yk+{Zk+Rsk-1−j(Wk-1
Xsk-1)}-1]-1
【0079】以下、k≧2のときに成り立つ数41につ
いて規格化表面抵抗Rskが最小になるための条件を考え
る。
【0080】上述のように規格化導体膜厚ξk-1と規格
化誘電体膜厚xk-1が与えられているので、数41で表
される薄膜導体kの規格化表面インピーダンスZskにお
ける変数は規格化導体膜厚ξkと薄膜誘電体k−1のリ
アクタンスWk-1の2つと考えることができる。従っ
て、表面インピーダンスZskの実部である規格化表面抵
抗Rskが最小になる規格化導体膜厚ξkとWk-1を求める
ことによって、規格化表面抵抗Rskが最小になる規格化
導体膜厚ξkと規格化誘電体膜厚xk-1を求めることがで
きる。
【0081】規格化表面インピーダンスZskの実部であ
る規格化表面抵抗Rskが最小になる規格化導体膜厚ξk
とWk-1を求めるために、数34で表される規格化複素
インピーダンスZkと数35で表される規格化複素アド
ミタンスYkを公知の双曲線関数の定理を用いて変形す
ると、規格化複素インピーダンスZkと規格化複素アド
ミタンスYkはそれぞれ次の数42と数43で表され
る。また、計算する上での便宜上、数41で表される規
格化表面インピーダンスZskの、Xsk-1−Wk-1をリア
クタンスXとおいて、かつ数42で表される規格化複素
インピーダンスZkと数43で表される規格化複素アド
ミタンスYkを数41に代入して、規格化表面インピー
ダンスZskを実数部Rskと虚数部Xskとの和の形式に整
理することによって、規格化表面抵抗Rskと規格化表面
リアクタンスXskは、それぞれ数45と数46で表され
ることがわかる。
【0082】
【数42】 Zk=(1+j)(sinhξk+jsinξk)/(coshξk+cosξk)
【数43】Yk=[1/(1+j)](sinhξk・cosξk+jcos
k・sinξk)
【数44】X=Xsk-1−Wk-1
【数45】Rsk=(2・cosh2ξk・Rsk-1 + 2・cosh2ξk・X
+ coshξk・sinhξk・Rsk−1 + coshξ
sinhξk・X2 + 2・coshξk・sinhξk + 2・cos2ξk・Rs
k-1 -2・cos2ξk・X + cosξk・sinξk・Rsk-1 2 + cosξk
sinξk・X2 - 2・cosξk・sinξk - 2・Rsk-1)/(cosh2ξk
Rsk-1 2 + cosh2ξk・X2 + 2・cosh2ξk + 2・coshξk・sin
k・Rsk-1+ 2・coshξk・sinhξk・X - cos2ξk・Rsk-1 2
-cos2ξk・X2 + 2・cos2ξk + 2・cosξk・sinξk・Rsk-1
- 2・cosξk・sinξk・X - 2)
【数46】Xsk=(2・cosh2ξk・Rsk-1 + 2・cosh2ξk・X
+ coshξk・sinhξk・Rsk-1 2 + coshξk・sinhξk・X2 + 2
・coshξk・sinhξk - 2・cos2ξk・Rsk-1 +2・cos2ξk・X -
cosξk・sinξk・Rsk-1 2 - cosξk・sinξk・X2 + 2・cos
ξk・sinξk - 2・X)/(cosh2ξk・Rsk-1 2 + cosh2ξk・X2
+ 2・cosh2ξk + 2・coshξk・sinhξk・Rsk-1+ 2・coshξk
・sinhξk・X - cos2ξk・Rsk-1 2 - cos2ξk・X2 + 2・cos2
ξk + 2・cosξk・sinξk・Rsk-1 - 2・cosξk・sinξk・X -
2)
【0083】次に規格化表面抵抗RskをリアクタンスX
で偏微分すると、その偏微分係数∂Rsk/∂Xは数47
で表され、規格化表面抵抗Rskをξkで偏微分すると、
その偏微分係数∂Rsk/∂ξはそれぞれ次の数47と数
48で表される。
【0084】
【数47】∂Rsk/∂X=- {2・(2・cosh2ξk・cos2ξk
Rsk-1 2 - 2・cosh2ξk・cos2ξk・X2 -4・cosh2ξk・cosξk
・sinξk・Rsk-1 - 4・cosh2ξk・cosξk・sinξk・X - cosh
2ξk・Rsk-1 2 + cosh2ξk・X2 + 4・coshξk・cos2ξk・sin
k・Rsk-1 - 4・coshξk・cos2ξk・sinhξk・X - 4・cosh
ξk・cosξk・sinhξk・sinξk・Rsk-1・X - 4・coshξk・cos
ξk・sinhξk・sinξk - 2・coshξk・sinhξk・Rsk-1 + 2・
coshξk・sinhξk・X - cos2ξk・Rsk-1 2 + cos2ξk・X2 +
2・cosξk・sinξk・Rsk-1+ 2・cosξk・sinξk・X)}/(cosh
4ξk・Rsk-1 4 + 2・cosh4ξk・Rsk-1 2・X2 + 8・cosh4ξk
Rsk-1 2 + 8・cosh4ξk・Rsk-1・X + cosh4ξk・X4 + 8・co
sh4ξk・X2 + 4・cosh4ξk + 4・cosh3ξk・sinhξk・Rsk-1
3 + 4・cosh3ξk・sinhξk・Rsk-1 2・X + 4・cosh3ξk・sinh
ξk・Rsk-1・X2 + 8・cosh3ξk・sinhξk・Rsk-1 + 4・cosh
3ξk・sinhξk・X3 + 8・cosh3ξk・sinhξk・X - 2・cosh2ξ
k・cos2ξk・Rsk-1 4 - 4・cosh2ξk・cos2ξk・Rsk-1 2・X2
- 2・cosh2ξk・cos2ξk・X4 + 8・cosh2ξk・cos2ξk + 4・c
osh2ξk・cosξk・sinξk・Rsk-1 3 - 4・cosh2ξk・cosξk
sinξk・Rsk-1 2・X + 4・cosh2ξk・cosξk・sinξk・Rsk-1
・X2 + 8・cosh2ξk・cosξk・sinξk・Rsk-1 - 4・cosh2ξk
・cosξk・sinξk・X3 -8・cosh2ξk・cosξk・sinξk・X - 8・
cosh2ξk・Rsk-1 2 - 8・cosh2ξk・Rsk-1・X -8・cosh2ξk
・X2 - 8・cosh2ξk - 4・coshξk・cos2ξk・sinhξk・Rs
k-1 3 - 4・coshξk・cos2ξk・sinhξk・Rsk-1 2・X - 4・cos
k・cos2ξk・sinhξk・Rsk-1・X2 + 8・coshξk・cos2ξk
・sinhξk・Rsk-1 - 4・coshξk・cos2ξk・sinhξk・X3 + 8
・coshξk・cos2ξk・sinhξk・X + 8・coshξk・cosξk・sinh
ξk・sinξk・Rsk-1 2 - 8・coshξk・cosξk・sinhξk・sin
ξk・X2 - 8・coshξk・sinhξk・Rsk-1 - 8・coshξk・sinh
ξk・X + cos4ξk・Rsk-1 4 + 2・cos4ξk・Rsk-1 2・X2 - 8
・cos4ξk・Rsk-1 2 + 8・cos4ξk・Rsk-1・X + cos4ξk・X4
- 8・cos4ξk・X2 + 4・cos4ξk - 4・cos3ξk・sinξk・Rs
k-1 3 + 4・cos3ξk・sinξk・Rsk-1 2・X - 4・cos3ξk・sin
ξk・Rsk-1・X2 + 8・cos3ξk・sinξk・Rsk-1 + 4・cos3ξ
k・sinξk・X3 - 8・cos3ξk・sinξk・X + 8・cos2ξk・Rs
k-1 2 - 8・cos2ξk・Rsk-1・X + 8・cos2ξk・X2 - 8・cos2
ξk - 8・cosξk・sinξk・Rsk-1 + 8・cosξk・sinξk・X +
4)
【数48】∂Rsk/∂ξk=- {4・(4・cosh2ξk・cos2ξk
Rsk-1 2 - 4・cosh2ξk・cos2ξk・X2+ 2・cosh2ξk・cosξk
・sinξk・Rsk-1 3 + 2・cosh2ξk・cosξk・sinξk・Rsk-1 2
・X+ 2・cosh2ξk・cosξk・sinξk・Rsk-1・X2 - 4・cosh2ξ
k・cosξk・sinξk・Rsk-1 +2・cosh2ξk・cosξk・sinξk・X
3 - 4・cosh2ξk・cosξk・sinξk・X - 2・cosh2ξk・Rsk-1
2 + 2・cosh2ξk・X2 + 2・coshξk・cos2ξk・sinhξk・Rs
k-1 3 - 2・coshξk・cos2ξk・sinhξk・Rsk-1 2・X + 2・cos
k・cos2ξk・sinhξk・Rsk-1・X2 + 4・coshξk・cos2ξk
・sinhξk・Rsk-1 - 2・coshξk・cos2ξk・sinhξk・X3 - 4
・coshξk・cos2ξk・sinhξk・X + coshξk・cosξk・sinhξ
k・sinξk・Rsk-1 4 + 2・coshξk・cosξk・sinhξk・sinξk
・Rsk-1 2・X2 + coshξk・cosξk・sinhξk・sinξk・X4 - 4
・coshξk・cosξk・sinhξk・sinξk - coshξk・sinhξk
Rsk-1 3 + coshξk・sinhξk・Rsk-1 2・X - coshξk・sinh
ξk・Rsk-1・X2 - 2・coshξk・sinhξk・Rsk-1 + coshξk
・sinhξk・X3 + 2・coshξk・sinhξk・X - 2・cos2ξk・Rs
k-1 2 + 2・cos2ξk・X2 - cosξk・sinξk・Rsk-1 3 - cos
ξk・sinξk・Rsk-1 2・X - cosξk・sinξk・Rsk-1・X2 +2・
cosξk・sinξk・Rsk-1 - cosξk・sinξk・X3 + 2・cosξk
・sinξk・X + Rsk-1 2- X2)}/(cosh4ξk・Rsk-1 4 + 2・co
sh4ξk・Rsk-1 2・X2 + 8・cosh4ξk・Rsk-1 2 +8・cosh4ξk
・Rsk-1・X + cosh4ξk・X4 + 8・cosh4ξk・X2 + 4・cosh4
ξk + 4・cosh3ξk・sinhξk・Rsk-1 3 + 4・cosh3ξk・sinh
ξk・Rsk-1 2・X + 4・cosh3ξk・sinhξk・Rsk-1・X2 + 8・c
osh3ξk・sinhξk・Rsk-1 + 4・cosh3ξk・sinhξk・X3 + 8
・cosh3ξk・sinhξk・X - 2・cosh2ξk・cos2ξk・Rsk-1 4 -
4・cosh2ξk・cos2ξkRsk-1 2・X2 - 2・cosh2ξk・cos2ξk
・X4 + 8・cosh2ξk・cos2ξk + 4・cosh2ξk・cosξk・sinξ
k・Rsk-1 3 - 4・cosh2ξk・cosξk・sinξk・Rsk-1 2・X + 4
・cosh2ξk・cosξk・sinξk・Rsk-1・X2 + 8・cosh2ξk・cos
ξk・sinξk・Rsk-1 - 4・cosh2ξk・cosξk・sinξk・X3 -
8・cosh2ξk・cosξk・sinξk・X - 8・cosh2ξk・Rsk-1 2 -
8・cosh2ξk・Rsk-1・X - 8・cosh2ξk・X2 - 8・cosh2ξk -
4・coshξk・cos2ξk・sinhξk・Rsk-1 3 - 4・coshξk・cos
2ξk・sinhξk・Rsk-1 2・X - 4・coshξk・cos2ξk・sinhξk
・Rsk-1・X2+ 8・coshξk・cos2ξk・sinhξk・Rsk-1 - 4・c
oshξk・cos2ξk・sinhξk・X3 + 8・coshξk・cos2ξk・sinh
ξk・X + 8・coshξk・cosξk・sinhξk・sinξk・Rsk-1 2 -
8・coshξk・cosξk・sinhξk・sinξk・X2 - 8・coshξk・sin
k・Rsk-1 - 8・coshξk・sinhξk・X + cos4ξk・Rsk-1
4 + 2・cos4ξk・Rsk-1 2・X2 - 8・cos4ξk・Rsk-1 2 +8・co
s4ξk・Rsk-1・X + cos4ξk・X4 - 8・cos4ξk・X2 + 4・cos
4ξk - 4・cos3ξk・sinξk・Rsk-1 3 + 4・cos3ξk・sinξk
・Rsk-1 2・X - 4・cos3ξk・sinξk・Rsk-1・X2+ 8・cos3ξk
・sinξk・Rsk-1 + 4・cos3ξk・sinξk・X3 - 8・cos3ξk・s
inξk・X + 8・cos2ξk・Rsk-1 2 - 8・cos2ξk・Rsk-1・X +
8・cos2ξk・X2 - 8・cos2ξk - 8・cosξk・sinξk・Rsk-1
+ 8・cosξk・sinξk・X + 4)
【0085】ここで、数47で表される偏微分係数∂R
sk/∂Xと数48で表される偏微分係数∂Rsk/∂ξk
にRsk-1=tanξkとX=−tanξkを代入すると偏微分係
数∂Rsk/∂Xと偏微分係数∂Rsk/∂ξkは共に0に
なる。すなわちRsk-1=tanξkとX=−tanξkのとき
に、規格化表面抵抗Rskは極値をとる。一方、図7は、
Q上昇率RQを規格化表面抵抗Rskの逆数で定義して、
Q上昇率RQを高さ方向にとって、Q上昇率RQの値を
規格化導体膜厚ξkとリアクタンスXWに対応させて表し
た3次元グラフである。ここで、リアクタンスXWは計
算する上での便宜上、XW=−Xになるように定義した
ものである。図7からわかるようにξk=tan-1(R
sk-1)、XW=Rsk-1のとき、すなわちRsk-1=tan
ξk,X=−tanξkのときQ上昇率RQは極大値をと
り、規格化表面抵抗Rskは極小値である最小値をとる。
【0086】以上のことから規格化表面抵抗Rskが最小
になるための条件は次の数49と数50で与えられる。
【0087】
【数49】ξk=tan-1(Rsk-1)
【数50】Wk-1=Rsk-1+Xsk-1
【0088】ここで、数49は後の便宜上のために次の
数51のように書き換えておく。
【0089】
【数51】Rsk-1=tanξk
【0090】規格化表面抵抗Rskの最小条件である数5
0と数51を数41に代入して整理すると漸化式は次の
数52のようになる。
【0091】
【数52】 Zsk=Zk+[Yk+{Zk+(1−j)tanξk}-1]-1
【0092】さらに、数34で表される規格化複素イン
ピーダンスZkと数35で表される規格化複素アドミタ
ンスYkを、次の数53と数54で与えられる公知の公
式を用いて変形した後に数52に代入して、数52を整
理すると規格化表面インピーダンスZskは次の数55の
ような簡単な式で表わすことができる。
【0093】
【数53】tanh[(1+j)ξk/2]=(sinhξk+js
inξk)/(coshξk+cosξk)
【数54】 sinh{(1+j)ξk}=sinhξkcosξk+jcoshξksinξk
【数55】Zsk=(1+j)tanhξk
【0094】またこのとき、数55から明らかなように
規格化表面抵抗Rskと規格化表面リアクタンスXskは、
一致して、次の数56で表される。
【0095】
【数56】Rsk=Xsk=tanhξk
【0096】数56を薄膜導体k−1に関して見ると、
規格化導体膜厚ξk-1を規格化表面抵抗Rsk-1が最小に
なるように設定したときには次の数57が満たされてい
る。数57と数50、数51を用いると、規格化導体膜
厚ξkと規格化導体膜厚ξk-1の関係は数58のような簡
単な式で表わすことができる。また、規格化リアクタン
スWkは数56を用いると数59のように表わすことが
できる。従って、規格化表面抵抗Rskが最小になるため
の条件は、次の数58と数59によって表すことができ
る。
【0097】
【数57】Rsk-1=Xsk-1=tanhξk-1
【数58】ξk=tan-1(tanhξk-1)
【数59】Wk=2tanhξ
【0098】またさらに、数36と数59を組み合わせ
ることにより規格化表面抵抗Rsが最小になるときの
規格化誘電体膜厚xkは、次の数60のように表わすこと
ができる。
【0099】
【数60】xk=(εms−1)-1tanhξk
【0100】以上詳述したように、k≧2のときには、
規格化表面抵抗Rskを最小にするための規格化導体膜厚
ξkは、数51又は数58を用いて容易に求めることが
できる。
【0101】次に、主伝送線路LN10を伝搬する共振
周波数f0と同じ周波数を有するTEM波の位相速度vm
と副伝送線路LNkを伝搬する共振周波数f0と同じ周
波数を有するTEM波の位相速度vsについて説明す
る。まず、誘電体基板10の誘電体損失は、薄膜導体k
の導体損失より十分小さいので、当該誘電体損失は0と
することができ、誘電体基板10の等価回路は、図6に
示すように次の数61で表されるインダクタンスL10
と数62で表されるキャパシタンスC10のみを用いて
表わすことができる。
【0102】
【数61】L10=μ0(H/ya)(1/β0
【数62】C10=εm(ya/H)(1/β0
【0103】従って、上記インダクタンスL10と上記
キャパシタンスC10を用いると、主伝送線路LN10
の特性インピーダンスZ0mは、数63のように表わすこ
とができる。また、位相速度vmは、共振周波数f0に対
応する角周波数ω0と位相速度β0を用いると数64のよ
うに定義され、角周波数ω0は数65で表される。従っ
て、位相速度vmは、上記インダクタンスL10と上記
キャパシタンスC10を用いて数66のように表すこと
ができる。
【0104】
【数63】Z0m=√(L10/C10)=(H/ya
√(μ0/εm
【数64】vm=ω0/β0
【数65】ω0=1/√(L10・C10)
【数66】vm=1/√(L10・C10)(1/β0
=1/√(μ0εm
【0105】次に、数23で表される複素インピーダン
スZAkは、規格化導体膜厚ξk<1のときには、数23
の右辺を数67で表される近似式を用いて変形すること
ができる。従って、複素インピーダンスZAkは、数6
8のように表すことができる。また、(1+j)×(1+
j)=2jであるので、数68は数69のように変形す
ることができる。さらに、数70で表される関係式を用
いて数69の右辺を変形すると、複素インピーダンスZ
kは、数71のように表すことができる。
【0106】
【数67】 tanh[(1+j)ξk/2]≒{(1+j)/2}tanhξk
【数68】ZAk≒[(1+j)/(σδ0aβ0)]{(1+
j)/2}tanhξk
【数69】ZAk≒[j/(σδ0aβ0)]tanhξk
【数70】1/σδ0=√{ω0μ0/(2σ)}=(ω0μ
0/2)√{2/(ω0μ0σ)}=ω0μ0δ0/2
【数71】 ZAk≒[jω0μ0δ0/(2yaβ0)]tanhξk
【0107】また、規格化導体膜厚ξk<1のときに
は、数24で表される複素アドミタンスYAkを、数7
2で表される近似式を用いて変形でき、複素アドミタン
スYAkは数73のように表すことができる。
【0108】
【数72】sinh[(1+j)ξk]≒(1+j)sinhξk
【数73】YAk≒σδ0aβ0sinhξk
【0109】数71から明らかなように複素インピーダ
ンスZAkは、導体膜厚ξakが表皮深さδ0よりも小さ
い場合は、正のリアクタンス成分のみを有する。すなわ
ち、導体膜厚ξakが表皮深さδ0よりも小さい場合、複
素インピーダンスZAkは、インダクタンスとして振る
舞う。また、数73から明らかなように、複素アドミタ
ンスYkは、実数部、すなわちコンダクタンス成分のみ
を有する。
【0110】次に、薄膜導体kと薄膜導体k+1によっ
て挟設された薄膜誘電体30−kによって構成される副
伝送線路LNkの位相速度について説明する。
【0111】まず、副伝送線路LNkの特性インピーダ
ンスZ0kは、次の数74で表わされる。ここで、Lkは
数25で表されるインダクタンスであり、Ckは数26
で表されるキャパシタンスである。また、Lrkは、正
のリアクタンス成分のみを有する複素インピーダンスZ
kと正のリアクタンス成分のみを有する複素インピー
ダンスZAk+1を合計した薄膜導体kと薄膜導体k+1
によるインダクタンスである。従って、インダクタンス
Lrkは、数75のように表わすことができる。
【0112】
【数74】Z0k=√{(Lk+Lrk)/Ck}
【数75】Lrk=(1/2)(μ0δ0/ya)(1/
β0)(tanhξk+tanhξk+1
【0113】また、ξk<1のときには、tanhξk≒tanh
ξk+1の近似式が成り立ち、当該近似式を用いると、数
75は数76のように表わすことができる。
【0114】
【数76】 Lrk≒(μ0δ0/ya)(1/β0)tanhξk
【0115】また、数74の右辺に数25で表されるL
kと、数26で表されるCkと数75で表されるLrk
を代入すると、特性インピーダンスZ0kは、数77のよ
うに表わすことができ、さらにその右辺を変形すること
によって、数78のように表わすことができる。
【0116】
【数77】Z0k=√[{(μ0ak/ya)+(μ0δ0/ya)t
anhξk}/(εSa/xak)]
【数78】Z0k=√(μ0/εS)(xak/ya)√{1+(1
/xk)tanhξk}
【0117】さらに、副伝送線路LNkの位相速度vs
は、次の数79で表わすことができ、数79の右辺に数
25で表されるLkと、数26で表されるCkと数75
で表されるLrkを代入すると、位相速度vsは、数8
0のように表わすことができ、さらにその右辺を変形す
ることによって、数81のように表わすことができる。
【0118】
【数79】 vs=1/√{(Lk+Lrk)Ck}(1/β0
【数80】vs=1/√[{(μ0ak/ya)+(μ0δ0/y
a)tanhξk}(εSa/xak)]
【数81】vs={1/√(μ0εs)}[1/√{1+(1
/xk)tanhξk}]
【0119】次に、数66で表される主伝送線路LN1
0の位相速度vmと、数81で表される位相速度vsの比
は、数82のように表わすことができる。
【0120】
【数82】 vm/vs=√(εs/εm)√{1+(1/xk)tanhξk}
【0121】次に、規格化リアクタンスWkを表わす式
である数36を変形することにより、誘電体基板10の
誘電率εmと、薄膜誘電体30−kの誘電率εsの比は、
数83のように表わすことができる。
【0122】
【数83】εm/εs=1+Wk/(2xk)
【0123】ここで、数82に数83を代入することに
より、位相速度vmと位相速度vsの比は、次の数84で
表わすことができる。
【0124】
【数84】vm/vs=√{1+(1/xk)tanhξk}/√
{1+Wk/(2xk)}
【0125】以上のようにして求めた数84から明らか
なように、主伝送線路LN10の位相速度vmと副伝送
線路LNkの位相速度vsが一致するのは、vm/vs
1のとき、すなわち、Wk=2tanhξkのときである。こ
こで、規格化リアクタンスWkは、薄膜誘電体30−k
の規格化誘電体膜厚xkと誘電率εsとによって計算さ
れ、薄膜導体kと薄膜導体k+1とによって挟設される
薄膜誘電体30−kからなる副伝送線路LNkの位相速
度vsは、上記規格化リアクタンスWkから計算される。
【0126】以上詳述したように、薄膜導体kの導体膜
厚ξkを表皮深さδ0より薄く設定した場合には、主伝送
線路LN10の位相速度vmと副伝送線路LNkの位相
速度vsを一致させるための条件式は、数59に一致す
る。ここで、数59は上述したように、規格化導体膜厚
ξkが与えられたときに規格化表面抵抗Rsk+1が最小に
なるように薄膜誘電体30−kの誘電体膜厚xakを設定
するための条件式である。すなわち、主伝送線路LN1
0の位相速度vmと副伝送線路LNkの位相速度vsを一
致させるように、薄膜誘電体30−kの誘電体膜厚ξa
kを設定することによって、規格化表面抵抗Rsk+1を最
小にすることができる。
【0127】次に、k=1のときの規格化表面インピー
ダンスZs1について詳述する。薄膜導体1の規格化導体
膜厚ξ1が1より十分大きいときの規格化表面インピー
ダンスZs1は、数34を用いると数85のように表わす
事ができる。ここで、規格化導体膜厚ξ1が1より十分
大きいときとは、規格化導体膜厚ξ1≧3のことをい
う。
【0128】
【数85】Z1=1+j
【0129】数85から明らかなように、薄膜導体1の
規格化表面抵抗Rs1と規格化リアクタンスXs1はともに
1となり一致する。薄膜導体1の規格化導体膜厚ξ1
1より十分大きいとき、すなわち規格化導体膜厚ξ1
3のときには、k≧1のときのすべてのkについて数5
5乃至数60は成り立つ。従って、3より大きい規格化
導体膜厚ξ1を初期値として与えることによって数55
乃至数60を用いてすべてのkについて規格化表面抵抗
Rskを最小にする規格化導体膜厚ξkと規格化誘電体膜
厚xkを求めることができる。
【0130】規格化導体膜厚ξ1が1より十分大きくな
いとき、すなわち規格化導体膜厚ξ1<3のときには、
規格化表面抵抗Rs1と規格化表面リアクタンスXs1をそ
れぞれ数32に数34と数35を代入して得られる規格
化表面インピーダンスZskの実数部と虚数部から求め、
さらに、k=2としたときの数50とk=1としたとき
の数36を用いて薄膜誘電体30−1の規格化誘電体膜
厚x1を求めることになる。
【0131】図34は、上述した規格化表面抵抗Rsk
最小にするための規格化導体膜厚ξkと規格化誘電体膜
厚xkを計算して出力する最適膜厚設定計算処理装置の
構成を示すブロック図である。上記最適膜厚設定計算処
理装置は、マイクロコンピュータ101とキーボード1
02とディスプレイ103とプリンタ104とからな
る。マイクロコンピュータ101は最適膜厚設定計算処
理を実行する。キーボード102は、詳細後述する所定
の入力パラメータと薄膜導体1の規格化導体膜厚ξ1
を入力するための入力装置であって、入力されたデータ
をマイクロコンピュータ101に出力する。ここで、上
記キーボード102から上記マイクロコンピュータ10
1への入力処理は、割り込み処理によって実行される。
ディスプレイ103は、導体膜厚ξa1乃至ξaN+1と誘
電体膜厚xa1乃至xaNと規格化表面インピーダンスZs
1乃至ZsN+1とQ上昇率RQの各計算結果を表示する。
プリンタ104は、上記ディスプレイ103で表示され
た各計算結果を印字する。以下、図8乃至図11のフロ
ーチャートを用いて、当該最適膜厚設定計算処理装置で
実行される最適膜厚設定計算処理について説明する。
【0132】図8は、図34の膜厚設定計算処理装置に
おいて実行する最適膜厚設定計算処理プログラムのメイ
ンルーチンのフローチャートである。図8に示すよう
に、上記最適膜厚設定計算処理プログラムは、ステップ
S1乃至S10の処理ステップからなる。以下図8のフ
ローチャートを用いて、最適膜厚設定計算処理プログラ
ムついて説明する。
【0133】図8に示すように、ステップS1におい
て、以下に示す所定の入力パラメータが入力されている
かどうか判断して、所定のパラメータが入力されている
場合には、ステップS2に進む。ここで、所定のパラメ
ータとは、(1)共振周波数f0、(2)誘電体基板10
の誘電率εm、(3)各薄膜誘電体30−kの誘電率
εs、(4)各薄膜導体kの導電率σ、(5)真空中の
誘電率ε0、(6)真空中の透磁率μ0の6個のパラメー
タのことである。また、各薄膜導体kの導電率σは同じ
値に設定され、各薄膜誘電体30−kの誘電率εsは同
じ値に設定される。ステップS2においては、初期値で
ある正の実数の最上層の薄膜導体1の規格化導体膜厚ξ
1が入力されているかどうか判断して、規格化導体膜厚
ξ1が入力されている場合にはステップS3に進む。
【0134】次にステップS3においては、それぞれ上
記入力された薄膜導体kの導電率σと共振周波数f0
ら共振周波数f0における表皮深さδ0を計算して、上記
計算した表皮深さδ0と真空中の誘電率ε0と真空中の透
磁率μ0とから数37を用いて空気層の規格化インピー
ダンスZLを計算してステップS4に進む。ここで、規
格化インピーダンスZLは、最上層の薄膜導体1の上面
から空気層を見たときの空気層の規格化インピーダンス
である。ステップS4においては、計算された規格化イ
ンピーダンスZLが、∞であるか否かを判断して、規格
化インピーダンスZLが∞でないときにはステップS5
に進み、規格化インピーダンスZLが、∞であるときに
はステップS6に進む。ステップS5では、上記入力さ
れた規格化導体膜厚ξ1に基づいて、後述する複素表面
インピーダンスの初期値設定計算第1の処理を実行し
て、規格化インピーダンスZLが∞でないときの規格化
表面インピーダンスZs1を計算してステップS7に進
む。一方、ステップS6では、上記入力された規格化導
体膜厚ξ1に基づいて、後述する複素表面インピーダン
スの初期値設定計算第2の処理を実行して、規格化イン
ピーダンスZLが∞であるときの規格化表面インピーダ
ンスZs1を計算してステップS7に進む。
【0135】ステップS7では、上記ステップS5又は
ステップS6で計算された規格化表面インピーダンスZ
1に基づいて、後述の規格化膜厚計算処理を実行し
て、k=2からN+1までの規格化導体膜厚ξkと、k
=1からNまでの規格化誘電体膜厚xkを計算した後、
Q上昇率RQを計算する。ここで、Nは薄膜導体kと薄
膜誘電体30−kとが交互に積層されることによって構
成される副伝送線路LNkの数である。ステップS8で
は、後述する膜厚計算処理を実行して、規格化導体膜厚
ξ1乃至ξN+1と規格化誘電体膜厚x1乃至xNに基づい
て、導体膜厚ξa1乃至ξaN+1と誘電体膜厚xa1乃至x
aNを計算する。次に、ステップS9において、導体膜厚
ξa1乃至ξaN+1と、誘電体膜厚xa1乃至xaNと、規格
化表面インピーダンスZs1乃至ZsN+1と、Q上昇率R
Qとをディスプレイ上に表示して、ステップS10に進
み、導体膜厚ξa1乃至ξaN+1と、誘電体膜厚xa1乃至
aNと、規格化表面インピーダンスZs1乃至Zs
N+1と、Q上昇率RQとを印字して、最適膜厚設定計算
処理プログラムを終了する。
【0136】図9は、ステップS5において実行される
複素表面インピーダンスの初期値設定計算第1の処理の
サブルーチンのフローチャートである。当該サブルーチ
ンは、規格化インピーダンスZLが∞でないときの複素
表面インピーダンスの初期値設定計算処理ルーチンであ
る。ここで、規格化インピーダンスZLが∞でないとき
とは、最上層の薄膜導体1の上面と空気層の境界におけ
る境界条件が開放条件でない場合のことである。以下、
図9のフローチャートを用いて当該サブルーチンについ
て説明する。
【0137】ステップS51においては、最上層の薄膜
導体1の規格化導体膜厚ξ1を数34と数35に代入す
ることによって、薄膜導体1を記述する回路パラメータ
である規格化複素インピーダンスZ1と規格化複素アド
ミタンスY1を計算してステップS52に進む。ステッ
プS52において、上記規格化複素インピーダンスZ1
と上記規格化複素アドミタンスY1とステップS3で求
めた空気層の規格化インピーダンスZLとを数32に代
入することによって、規格化表面インピーダンスZs1
計算してメインルーチンに戻る。以上のように、当該サ
ブルーチンでは、上記入力された規格化導体膜厚ξ1
基づいて、規格化複素インピーダンスZ1と規格化複素
アドミタンスY1を計算して、上記規格化複素インピー
ダンスZ1と上記規格化複素アドミタンスY1と空気層の
規格化インピーダンスZLとから、薄膜導体1の下面か
ら上面方向である空気層の方向を見たときの規格化表面
インピーダンスZs1を、空気層の規格化インピーダン
スZLの影響も考慮して計算している。
【0138】また、図10は、ステップS6において実
行される複素表面インピーダンスの初期値設定計算第2
の処理のサブルーチンのフローチャートである。当該サ
ブルーチンは、ZLが∞であるときの複素表面インピー
ダンスの初期値設定計算処理ルーチンである。ここで、
規格化インピーダンスZLが∞であるときとは、最上層
の薄膜導体1の上面と空気層の境界における境界条件が
開放条件である場合のことである。以下、図10のフロ
ーチャートを用いて当該サブルーチンについて説明す
る。
【0139】ステップS61においては、最上層の薄膜
導体1の規格化導体膜厚ξ1から薄膜導体1の下面から
上面方向である空気層の方向を見たときの規格化表面イ
ンピーダンスZs1を、次の数86を用いて計算してメイ
ンルーチンに戻る。
【0140】
【数86】Zs1=(1+j)/tanh{(1+j)ξ1}
【0141】ここで、数86の規格化表面インピーダン
スZs1は、数13で表される表面インピーダンスZAs
1を、数31で表される表面抵抗RAs0を規格化因子と
して用いて規格化したものであって、数86は、数13
の両辺を上記表面抵抗RAs0で割ったものである。以上
のようにして、当該サブルーチンでは、最上層の薄膜導
体1の上面と空気層の境界における境界条件が開放条件
である場合の規格化表面インピーダンスZs1を計算し
ている。
【0142】図11は、ステップS7において実行され
る規格化膜厚計算処理のサブルーチンのフローチャート
である。図11のフローチャートを用いて、規格化膜厚
計算処理について説明する。図11に示すように、ステ
ップS71においては、kを1に初期設定する。次にス
テップS72においては、規格化表面インピーダンスZ
skから、上記規格化表面インピーダンスZskの実数部
である規格化表面抵抗Rskと、上記規格化表面インピー
ダンスZskの虚数部である規格化表面リアクタンスX
kを計算してステップS73に進む。ここで、最上層
の薄膜導体1の下面から上面方向を見たときの規格化表
面インピーダンスZs1は、上述のようにステップS5
又はステップS6で計算され、最上層以外の薄膜導体k
の下面から上面方向を見たときの規格化表面インピーダ
ンスZsk(k≧2)は、後述するステップS76で計
算される。ステップS73では、規格化表面抵抗Rsk+1
が最小になるための2つの条件式のうちの一方の式であ
る数50を用いて、ステップS72で計算した規格化表
面抵抗Rskと規格化表面リアクタンスXskとを加えて、
規格化表面抵抗Rsk+1が最小になるときの規格化リア
クタンスWkを計算してステップS74に進む。
【0143】ステップS74においては、上記入力され
た誘電体基板10の誘電率εmと薄膜誘電体30−kの
誘電率εsとステップS73で計算した規格化リアクタ
ンスWkを、次に示す数87に代入することによって規
格化誘電体膜厚xkを計算してステップS75に進む。
ここで、数87は数36を変形することによって得られ
る。
【0144】
【数87】xk=(εm/εs−1)-1・(Wk/2)
【0145】ここで、ステップS74で計算される規格
化誘電体膜厚xkによれば、数84の説明において詳述
したように、主伝送線路LN10を伝送するTEM波の
位相速度と副伝送線路LNkを伝送するTEM波の位相
速度は一致する。言い換えれば、主伝送線路LN10を
伝送するTEM波の位相速度と副伝送線路LNkを伝送
するTEM波の位相速度を一致させる条件のもとで、上
記規格化誘電体膜厚xkを計算している。
【0146】ステップS75においては、規格化表面抵
抗Rsk+1が最小になるための2つの条件式のうちの他方
の式である数49を用いて規格化表面抵抗Rskから薄膜
導体k+1の規格化導体膜厚ξk+1を計算し、ステップ
S76においては、上記規格化導体膜厚ξk+1から数5
5を用いて、規格化表面インピーダンスZsk+1を計算
して、ステップS77に進む。ステップS76におい
て、規格化表面インピーダンスZsk+1は、最上層以外
の薄膜導体k+1の下面から上面方向をみたときのイン
ビーダンスを、数31で表される表面抵抗RAs0を規
格化因子として規格化したものである。また、規格化表
面抵抗Rsk+1は薄膜導体k+1の下面から上面方向を見
たときの規格化表面インピーダンスZsk+1の実数成分
である。ステップS75において計算される規格化導体
膜厚ξk+1は、後述する表1及び表2に示すように、1
より小さい値になる。すなわち、導体膜厚ξak+1は、
共振周波数f0における表皮深さδ0より小さい値にな
る。従って、ステップS75で計算された規格化導体膜
厚ξk+1によれば、主伝送線路LN10の電磁界と副伝
送線路LNkの電磁界は互いに結合する。また、数55
から明らかなように、ステップS76で求められる規格
化表面インピーダンスZsk+1の規格化表面抵抗Rsk+1
と規格化表面リアクタンスXsk+1は互いに等しくな
る。
【0147】ステップS77において、kの値を1だけ
増加させてkを更新して設定し、次にステップS78に
おいて、k=Nか否かを判断して、k<Nの場合にはス
テップS72に進み、k=Nの場合にはステップS79
に進む。そして、k<Nの場合には、k=Nになるまで
ステップS72乃至S77が繰り返されて、規格化導体
膜厚ξ2乃至ξN+1と規格化誘電体膜厚x1乃至xNがすべ
て計算される。k=Nの場合には、ステップS79にお
いて、以上のようにして計算された規格化導体膜厚ξ2
乃至ξN+1と規格化誘電体膜厚x1乃至xNに基づいて構
成された高周波電磁界結合型薄膜積層電極のQ上昇率R
QをRQ=1/tanhξkの関係を用いて計算して、メイ
ンルーチンに戻る。
【0148】以上のように、規格化膜厚計算処理のサブ
ルーチンでは、ステップS74において、薄膜導体k
(k≧1)の下面から上面方向を見たときの規格化表面
インピーダンスZskと誘電体基板10の誘電率εmと薄
膜誘電体30−kの誘電率εsとに基づいて、主伝送線
路LN10を伝送するTEM波の位相速度と副伝送線路
LNkを伝送するTEM波の位相速度を一致させる条件
のもとで、上記薄膜誘電体30−kの規格化誘電体膜厚
kが計算される。そして、ステップS75において、
規格化表面インピーダンスZskに基づいて、規格化表
面抵抗Rsk+1が最小になり、主伝送線路LN10の電磁
界と副伝送線路LNkの電磁界が互いに結合する条件の
もとで、薄膜導体kの下面に上記誘電体薄膜30−kを
介して形成される薄膜導体k+1の規格化導体膜厚ξ
k+1が計算される。ここで、規格化表面抵抗Rsk+1は薄
膜導体k+1の下面から上面方向を見たときの規格化表
面インピーダンスZsk+1の実数成分である。
【0149】この時、k=1の場合には、ステップS5
又はステップS6で計算された最上層の薄膜導体1の下
面から上面方向を見たときの規格化表面インピーダンス
Zs1を用いて、最上層の薄膜導体1の下面に接するよ
うに形成される薄膜誘電体30−1の規格化誘電体膜厚
1と、上記最上層の薄膜導体1の下面に上記薄膜誘電
体30−1を介して形成される薄膜導体2の規格化導体
膜厚ξ2が計算される。
【0150】また、k≧2の場合には、ステップS76
で計算される最上層以外の薄膜導体kの下面から上面方
向を見たときの規格化表面インピーダンスZskをもち
いて、薄膜導体kの下面に接するように形成される薄膜
誘電体30−kの規格化誘電体膜厚xkと、薄膜導体k
の下面に上記薄膜誘電体30−kを介して形成される薄
膜導体k+1の規格化導体膜厚ξk+1が計算される。
【0151】上記規格化膜厚計算処理のサブルーチンに
よれば、k≧1の全ての場合において、上層の薄膜導体
kの下面における表面インピーダンスZskが計算され
ると、上記表面インピーダンスZskに基づいて、同じ
数式を用いて、薄膜導体kの下面に接するように形成さ
れる薄膜誘電体30−kの規格化誘電体膜厚xkと、薄
膜導体kの下面に上記薄膜誘電体30−kを介して形成
される薄膜導体k+1の規格化導体膜厚ξk+1は、上記
薄膜導体k+1の下面における表面抵抗Rsk+1が最小
になるように計算される。従って、上記薄膜導体kの下
面から上面方向の構造が薄膜導体と薄膜誘電体が積層さ
れた構造か導体のみからなる構造かによらず上記規格化
誘電体膜厚xkと規格化導体膜厚ξk+1が上記薄膜導体k
+1の下面における表面抵抗Rsk+1が最小になるよう
に計算できる。
【0152】次に、ステップS8の膜厚計算処理のサブ
ルーチンについて説明する。ステップS7の規格化膜厚
計算処理において計算された規格化導体膜厚ξkと規格
化誘電体膜厚xkは、それぞれ数22と数38で表され
るように表皮深さδ0を規格化因子として規格化された
値である。従って、ステップS8の膜厚計算処理のサブ
ルーチンにおいては、上記各規格化導体膜厚ξkと上記
各規格化誘電体膜厚xkに表皮深さδ0を乗じることによ
り各導体膜厚ξakと各誘電体膜厚xakを計算してメイ
ンルーチンに戻る。ここで、表皮深さδ0は数5から明
らかなように、高周波電磁界結合型薄膜積層電極の使用
周波数f0に対応する角周波数ω0と真空中の透磁率μ0
と薄膜導体kの導電率σとから計算される。
【0153】以上のようにして計算された導体膜厚ξa
kと誘電体膜厚xakに基づいて、下面に接地導体11を
備えた誘電体基板10の上面に、スパッタリング装置を
用いて、連続的に金、銀、銅、又はアルミニウム等の金
属材料を上記計算された導体膜厚ξaN+1になるまで連
続的に堆積させることにより、薄膜導体N+1を形成す
る。そして、上記形成した薄膜導体N+1の上面に、ス
パッタリング装置を用いて、Si02等の誘電体材料を
上記計算された誘電体膜厚xaNになるまで連続的に堆積
させることにより薄膜誘電体30−Nを形成する。同様
にして、最上層の薄膜導体1まで、交互に薄膜導体kと
薄膜誘電体30−kを形成する。以上のようにして、上
記各導体膜厚ξakと上記各誘電体膜厚xakを各薄膜導
体kと各薄膜誘電体30−k毎に規格化表面抵抗Rsk
最小になるように各薄膜導体kと各薄膜誘電体30−k
の膜厚を設定してそれらを形成することができる。
【0154】上述のように、図8のフローチャートで示
した最適膜厚設定計算処理プログラムでは、ステップS
3において、表皮深さδ0を計算して、計算された表皮
深さδ0を用いて空気層のインピーダンスZLを計算する
ようにしたが、共振周波数f0、誘電体基板10の誘電率
εm、各薄膜誘電体30−kの誘電率εs、各薄膜導体k
の導電率σ、真空中の誘電率ε0、真空中の透磁率μ0
入力パラメータを入力するときに、共振周波数f0に換
えて表皮深さδ0を入力するようにして、入力された表
皮深さδ0を用いて、空気層のインピーダンスZLを計算
するようにしてもよい。
【0155】上述のように、上記各薄膜導体kと上記各
薄膜誘電体30−kの膜厚の設定は、スパッタリング装
置を用いたが、本発明はこれに限らず、蒸着装置、プラ
ズマCVD等の他の薄膜形成装置を用いてもよい。
【0156】以上のようにして、上記最適膜厚設定計算
処理プログラムを用いて、薄膜導体1の規格化導体膜厚
ξ1が正の実数であれば、規格化導体膜厚ξ1の値に応じ
て規格化表面抵抗Rskを最小にする規格化導体膜厚ξk
及び規格化誘電体膜厚xkを求めることができる。ま
た、規格化導体膜厚ξ1がξ1≧3のどのような値であっ
ても、数56から明らかなように規格化表面抵抗Rs1
規格化リアクタンスXs1はともに1に等しいと近似する
ことができるので、規格化表面抵抗Rskを最小にする規
格化導体膜厚ξk及び規格化誘電体膜厚xkの計算結果
は、ほぼ同じ値になる。
【0157】上記最適膜厚設定計算処理プログラムを用
いて、具体的な計算例として薄膜導体1の規格化導体膜
厚ξ1が1よりも十分大きな値である∞としたときの計
算結果を図12乃至図15に示す。
【0158】図12は、規格化表面抵抗Rskが最小にな
るときの規格化導体膜厚ξkと規格化表面抵抗Rskの値
が計算フローにしたがって求められる様子を示すグラフ
である。図12において、上述のように規格化導体膜厚
ξ1を∞としているので、k=1のときの規格化表面抵
抗Rs1は数56からtanh∞に等しく図示はしていないが
1になる。次に規格化表面抵抗Rs2が最小になるための
規格化導体膜厚ξ2は数51から1=Rs1=tanξ2を満
たす必要があるので、図12のグラフ中、規格化表面抵
抗Rskが1,規格化導体膜厚ξkがξ2である点はtanξk
上に位置する。また、規格化表面抵抗Rs2が最小になる
ときの規格化表面抵抗Rs2は数56からRs2=tanhξ2
で表され、図12のグラフ中、規格化表面抵抗RskがR
s2,規格化導体膜厚ξkがξ2である点はtanhξk上に位
置する。以下同様にして、規格化表面抵抗Rskが最小に
なるときの規格化導体膜厚ξkと規格化表面抵抗Rsk-1
で表されるグラフ上の点は、Rsk-1=tanξkの線上に位
置するように求められ、規格化表面抵抗Rskが最小にな
るときの規格化導体膜厚ξkと規格化表面抵抗Rskで表
されるグラフ上の点は、Rsk=tanhξkの線上に位置す
るように求められる。
【0159】図13は、積層数を50としたときの積層
番号kと規格化表面抵抗Rskが最小になるための規格化
導体膜厚ξkとの関係を示したグラフである。図13は
k≧2においては規格化表面抵抗Rskが最小になるため
の規格化導体膜厚ξkはすべて1より小さく、かつ規格
化導体膜厚ξkはkが大きいほど、すなわちより下層の
薄膜導体kの規格化導体膜厚ξkほど小さくなることを
示している。また、図14は積層番号kまでの規格化導
体膜厚ξ1乃至ξkと規格化誘電体膜厚x1乃至xk-1を規
格化表面抵抗Rskが最小になるように設定したときの積
層番号kと規格化表面抵抗Rskの関係を示したグラフで
ある。図14はkが大きいほどすなわち積層数が多いほ
ど、規格化導体膜厚ξ1乃至ξkと規格化誘電体膜厚x1
乃至xk-1を規格化表面抵抗Rskが最小になるように設
定することにより規格化表面抵抗Rskを小さくできるこ
とを示している。図15は、積層番号kと図14の規格
化表面抵抗Rskの逆数であるQ上昇率RQとの関係を示
すグラフである。図14の規格化表面抵抗Rskは最小に
なるように設定されているので、図15のQ上昇率RQ
は積層数kにおけるQ上昇率RQの最大値を示してい
る。図15はkが大きいほどすなわち積層数が多いほど
Q上昇率RQの最大値を大きくできることを示してい
る。
【0160】表1は薄膜導体1の規格化導体膜厚ξ1
∞としたときに規格化表面抵抗Rskが最小になるための
規格化導体膜厚ξkを積層数30まで求め、その結果と
規格化表面抵抗RskであるtanhξkとQ上昇率RQであ
る1/tanhξkの計算結果とともに表にしたものであ
る。
【0161】
【表1】 ────────────────────────────────── k ξk Rsk=tanhξk RQ=1/tanhξk ────────────────────────────────── 1 ∞ 1.00000 1.00000 2 0.78539 0.65579 1.52486 3 0.58043 0.52298 1.91210 4 0.48186 0.44773 2.23345 5 0.42096 0.39774 2.51416 6 0.37856 0.36145 2.76656 7 0.34684 0.33357 2.99782 8 0.32196 0.31128 3.21248 9 0.30177 0.29293 3.41367 10 0.28496 0.27749 3.60366 11 0.27068 0.26426 3.78412 12 0.25835 0.25275 3.95636 13 0.24757 0.24263 4.12142 14 0.23803 0.23363 4.28011 15 0.22952 0.22557 4.43313 16 0.22186 0.21829 4.58103 17 0.21491 0.21167 4.72432 18 0.20859 0.20561 4.86338 19 0.20279 0.20005 4.99858 20 0.19745 0.19492 5.13021 21 0.19250 0.19016 5.25855 22 0.18792 0.18574 5.38383 23 0.18364 0.18161 5.50627 24 0.17965 0.17774 5.62604 25 0.17590 0.17411 5.74331 26 0.17238 0.17069 5.85823 27 0.16907 0.16747 5.97095 28 0.16593 0.16443 6.08157 29 0.16297 0.16154 6.19022 30 0.16016 0.15880 6.29700 ──────────────────────────────────
【0162】また、表2は薄膜導体1の規格化導体膜厚
ξ1をπ/2としたときに規格化表面抵抗Rskが最小に
なるための規格化導体膜厚ξkを積層数30まで求め、
その結果と規格化表面抵抗RskであるtanhξkとQ上昇
率RQである1/tanhξkの計算結果とともに表にした
ものである。
【0163】
【表2】 ────────────────────────────────── k ξk Rsk=tanhξk RQ=1/tanhξk ────────────────────────────────── 1 π/2 0.91715 1.09033 2 0.74221 0.63047 1.58609 3 0.56252 0.50985 1.96135 4 0.47149 0.43940 2.27578 5 0.41401 0.39187 2.55184 6 0.37348 0.35703 2.80086 7 0.34292 0.33008 3.02949 8 0.31882 0.30844 3.24206 9 0.29918 0.29056 3.44153 10 0.28278 0.27547 3.63006 11 0.26881 0.26251 3.80927 12 0.25672 0.25122 3.98042 13 0.24613 0.24128 4.14452 14 0.23675 0.23243 4.30236 15 0.22837 0.22448 4.45461 16 0.22082 0.21730 4.60183 17 0.21397 0.21077 4.74448 18 0.20773 0.20479 4.88297 19 0.20200 0.19929 5.01764 20 0.19671 0.19422 5.14879 21 0.19183 0.18951 5.27668 22 0.18729 0.18513 5.40154 23 0.18305 0.18104 5.52358 24 0.17910 0.17721 5.64298 25 0.17539 0.17361 5.75991 26 0.17190 0.17022 5.87451 27 0.16861 0.16703 5.98692 28 0.16550 0.16400 6.09725 29 0.16256 0.16114 6.20563 30 0.15977 0.15842 6.31214 ──────────────────────────────────
【0164】表1,表2から図13乃至図15と同様、
以下のことが分かる。 (a)規格化表面抵抗Rskが最小になるための規格化導
体膜厚ξkは、k≧2ではすべて1より小さくなり、か
つkが大きいほど規格化導体膜厚ξkは小さくなる。 (b)kが大きいほど規格化表面抵抗Rskの最小値は小
さくできる。 (c)kが大きいほどQ上昇率RQは大きくできる。
【0165】また、上述の図8の最適膜厚設定計算処理
プログラムのフローチャートから明らかなように、規格
化表面抵抗Rskを最小にするための薄膜導体kの規格化
導体膜厚ξkは常に薄膜導体kの1つ下の層である薄膜
導体k−1の規格化導体膜厚ξk-1のみによって決ま
り、より上層の規格化導体膜厚ξk+1,ξk+2等には依存
しない。従って、薄膜導体層が5層の場合における規格
化表面抵抗Rs5を最小にするための薄膜導体1乃至5の
規格化導体膜厚ξ1乃至ξ5は、表1又は表2のkが1か
ら5までの規格化導体膜厚ξkで与えられ、薄膜導体層
が10層の場合における規格化表面抵抗Rs10を最小に
するための薄膜導体1乃至10の規格化導体膜厚ξ1
至ξ10は、表1又は表2のkが1から10までの規格化
導体膜厚ξkで与えられる。
【0166】次に規格化表面抵抗Rsk-1が与えられたと
きに、規格化表面抵抗Rskが規格化表面抵抗Rsk-1より
小さくなるときの規格化導体膜厚ξkと規格化リアクタ
ンスWkが取り得る値の範囲を求める。
【0167】図21乃至図28は、規格化表面抵抗Rs
k-1が後述する特定の値であると仮定した場合に、規格
化表面抵抗Rsk<規格化表面抵抗Rsk-1になるという条
件の下で規格化導体膜厚ξkと規格化リアクタンスWk
取り得る領域を数45を用いて計算して、規格化導体膜
厚ξkを縦軸にとり規格化リアクタンスWkを横軸にとっ
て、当該領域をQ上昇率RQの範囲別に表示したグラフ
である。上記規格化表面抵抗Rsk-1の特定の値とは、
1.0,0.9,0.8,0.7,0.6,0.5,0.4,0.
2でありそれぞれの結果は、図21から図29まで順に
表示している。ここでグラフ中、規格化表面抵抗の低減
される割合は、規格化表面抵抗Rsk/規格化表面抵抗R
sk-1の逆数をQ上昇率AQとして、以下のように区別し
て示している。 (a)曲線Fに囲まれた領域は、Q上昇率が50%≦Q
上昇率AQ<60%になる領域である。 (b)曲線Eと曲線Fに挟まれた領域又は曲線Fがない
ときの曲線Eに囲まれた領域は、Q上昇率AQが40%
≦Q上昇率AQ<50%になる領域である。 (c)曲線Dと曲線Eに挟まれた領域又は曲線Eがない
ときの曲線Dに囲まれた領域は、Q上昇率AQが30%
≦Q上昇率AQ<40%になる領域である。 (d)曲線Cと曲線Dに挟まれた領域又は曲線Dがない
ときの曲線Cに囲まれた領域は、Q上昇率AQが20%
≦Q上昇率AQ<30%になる領域である。 (e)曲線Bと曲線Cに挟まれた領域又は曲線Cがない
ときの曲線Bに囲まれた領域は、Q上昇率AQが10%
≦Q上昇率AQ<20%になる領域である。 (f)曲線Aと曲線Bに挟まれた領域又は曲線Bがない
ときの曲線Aに囲まれた領域は、Q上昇率AQが0≦Q
上昇率AQ<10%になる領域である。
【0168】図21乃至図28から明らかなように、規
格化表面抵抗Rsk-1の値が1より小さくなるほど、規格
化表面抵抗Rskが規格化表面抵抗Rsk-1より小さくなる
ときの規格化導体膜厚ξkと規格化リアクタンスWkのと
り得る領域は狭くなる。
【0169】また、図29は、規格化表面抵抗Rskが規
格化表面抵抗Rsk-1より小さくなるという条件の下で規
格化導体膜厚ξkと規格化表面抵抗Rsk-1が取り得る領
域を、Q上昇率AQの範囲別に表示したグラフである。
このとき、規格化表面リアクタンスWkは2Rskになる
ように設定した。また、グラフ中、Q上昇率AQは以下
のように区別して示している。 (a)曲線FとRsk-1=1のグラフ上の仮想的な直線
に囲まれた領域は、Q上昇率AQが50%≦Q上昇率A
Q<60%になる領域である。 (b)曲線Eと曲線Fに挟まれた領域は、Q上昇率AQ
が40%≦Q上昇率AQ<50%になる領域である。 (c)曲線Dと曲線Eに挟まれた領域は、Q上昇率AQ
が30%≦Q上昇率AQ<40%になる領域である。 (d)曲線Cと曲線Dに挟まれた領域は、Q上昇率AQ
が20%≦Q上昇率AQ<30%になる領域である。 (e)曲線Bと曲線Cに挟まれた領域は、Q上昇率AQ
が10%≦Q上昇率AQ<20%になる領域である。 (f)曲線A及びξk=0である横軸と曲線Bに挟まれ
た領域は、Q上昇率AQが0≦Q上昇率AQ<10%に
なる領域である。
【0170】以上の結果をもとに第一の実施例におい
て、各パラメータは以下のように設定して構成した。 (1)共振周波数f0 = 2.0 GHz、(2)誘電体基板
10の比誘電率εrm= 9.93、(3)各薄膜誘電体30
−kの比誘電率εrs = 3.80、(4)各薄膜導体kの導
電率σ = 5.18×107 S/m、(5−1)薄膜導体1の
導体膜厚ξa1 = 2.46 μm、(5−2)薄膜導体2の
導体膜厚ξa2 = 1.16 μm、(5−3)薄膜導体3の
導体膜厚ξa3 = 0.88 μm、(5−4)薄膜導体4の
導体膜厚ξa4 = 0.75 μm、(5−5)薄膜導体5の
導体膜厚ξa5 = 0.65 μm、(6)薄膜導体1乃至5
の導体幅ya=5.0mm、(7)接地導体11の厚みd =
5.00 μm、(8−1)薄膜誘電体30−1の誘電体膜
厚xa1 = 1.08 μm、(8−2)薄膜誘電体30−2
の誘電体膜厚xa2 = 0.74 μm、(8−3)薄膜誘電
体30−3の誘電体膜厚xa3 = 0.65 μm、(8−
4)薄膜誘電体30−4の誘電体膜厚xa4 = 0.52 μ
m、(9)誘電体基板10の厚みH = 330 μm。
【0171】本発明者は、以上のように構成した第1の
実施例の1/2波長線路型共振器について、図6を参照
して説明した1/2波長線路型共振器の等価回路に基づ
いてコンピュータ・シミュレーションを行い、その結果
を図16と図17に示す。図16は、図1の1/2波長
線路型共振器の各薄膜導体1乃至5を流れる電流の相対
振幅の周波数特性を示すグラフであり、図16におい
て、I1乃至I5はそれぞれ各薄膜導体1乃至5を流れ
る電流の相対振幅値である。図17は、図1の1/2波
長線路型共振器の各薄膜導体1乃至5を流れる電流の位
相差の周波数特性を示すグラフであり、ここで、図17
において、P1及びP5は周波数が2GHzのときに薄
膜導体5を流れる電流の位相を0としたときのそれぞれ
薄膜導体1及び5に流れる電流の位相差である。また、
本シミュレーションにおいて用いた誘電体基板10の実
効誘電率εm (eff)は、8.85である。当該実効誘電率
εm (eff)公知の方法を用いて誘電体基板10の厚さHと
誘電体基板の誘電率εmと薄膜導体5の導体幅yaとによ
って求めることができる。
【0172】図16から分かるように、各薄膜導体1乃
至5を流れる電流の相対振幅値は共振周波数2000M
Hzにおいて最大となり、その共振周波数におけるの薄
膜導体1乃至5を流れる電流の相対振幅値は上層の薄膜
導体1から下層の薄膜導体5に向かうほど小さくなる。
また、図17から分かるように、共振周波数2000M
Hzにおいての各薄膜導体1乃至5を流れる電流の位相
差が0°となって一致し、周波数1990,2010M
Hzにおいて概ね±90°となっている。
【0173】以上のシミュレーションの結果から、第1
の実施例の1/2波長線路型共振器では、その共振周波
数である2000MHzにおいて隣接する伝送線路間L
N1とLN2,LN2とLN3,LN3とLN4,LN
4とLN10で各電磁界が互いに結合し、かつ主伝送線
路LN10及び副伝送線路LN1乃至LN4を伝搬する
各TEM波の位相速度が実質的に一致していることが分
かる。
【0174】以上のように構成された1/2波長線路型
共振器の動作について以下に説明する。上述のように、 (a)各薄膜誘電体30−1乃至30−4の誘電体膜厚
a1乃至xa4と誘電率εsを上述したように所定値に設
定することによって、各伝送線路LN1乃至LN5を伝
搬する各TEM波の位相速度を互いに実質的に一致させ
ている。 (b)各薄膜導体2乃至5の導体膜厚ξa2乃至ξa
5を、使用周波数の表皮深さδ0よりも薄い所定の膜厚に
設定することによって、上記各隣接する伝送線路間LN
1とLN2,LN2とLN3,LN3とLN4,LN4
とLN10で各電磁界を互いに結合させている。これに
より、主伝送線路LN10に流れる高周波エネルギーを
副伝送線路LN4,LN3,LN2,LN1に移行さ
せ、各薄膜導体1乃至5においてそれぞれ高周波電流が
流れるように構成され、かつ各薄膜導体1乃至5に流れ
る高周波電流は実質的に互いに同位相となる。これによ
って、各薄膜導体1乃至5において同位相で流れる高周
波電流は、実効的に表皮深さδ0を増大させて、高周波
による表皮効果を大幅に抑圧している。
【0175】また、最上層の導体層である薄膜導体1の
導体膜厚ξa1は、より上層に高周波エネルギーを移行
させる必要はなく、薄膜導体1自身の表面抵抗が最小に
なる使用周波数の表皮深さδ0のπ/2倍に設定されて
いる。従って、薄膜導体1の内部における薄膜誘電体3
0−1から空気層に向かう方向の電流密度分布は、薄膜
導体1と空気層の境界で反射される電磁波が励起する電
流によって、薄膜導体1が十分厚いときにおける電流分
布とは異なり、指数関数的に減衰することはない。これ
によって、薄膜導体1自身においても表皮効果が緩和さ
れて薄膜導体1自身の表面抵抗が低減される。さらに薄
膜導体1は使用周波数の表皮深さδ0より大きく設定さ
れているので放射損失も小さく押えている。以上のよう
にして、薄膜導体1は使用周波数の表皮深さのπ/2倍
に設定されているので、薄膜導体1の導体損失と放射損
失を合計した全体の損失は最小になる。
【0176】図18は、図1の1/2波長線路型共振器
の動作を示すその長手方向についての図式的な縦断面図
であり、長手方向を厚さ方向に比較して大幅に短縮して
描いている。なお、図18において、高周波電流を実線
で示し、変位電流を点線で示す。
【0177】主伝送線路LN10が高周波信号で励振さ
れたとき、図18に示すように、最下層の薄膜導体5
は、上記高周波信号のエネルギーの一部を上側の薄膜導
体4に透過する。各薄膜導体1乃至4はそれぞれ、より
下側の薄膜誘電体を介して入射した高周波電力の一部を
より上側の薄膜導体に透過するとともに、当該高周波信
号のエネルギーの一部をより下側の薄膜誘電体を介して
より下側の薄膜導体に反射している。そして、隣接する
2つの薄膜導体によって挟設された各薄膜誘電体30−
1乃至30−4内ではそれぞれ、上記反射波と透過波と
が共振しており、各導体薄膜1乃至5の上側表面近傍と
下側表面近傍では互いに逆方向の対面する2つの高周波
電流(以下、対面する2つの高周波電流という。)が流
れている。すなわち、各薄膜導体2乃至5の膜厚が表皮
深さδ0よりも薄いために、対面する2つの高周波電流
は干渉し、一部を残して互いに相殺される。一方、各薄
膜誘電体30−1乃至30−4には、電磁界によって変
位電流が生じ、隣接する薄膜導体の表面に高周波電流を
生じさせる。さらに、上記各薄膜誘電体30−1乃至3
0−4の各誘電体膜厚xa1乃至xa4を、上記主伝送線路
LN10と上記各副伝送線路LN1乃至LN4を伝搬す
る各TEM波の位相速度が互いに実質的に一致するよう
に構成しているので、上記各薄膜導体1乃至5に流れる
高周波電流は実質的に互いに同位相となる。これによっ
て、上記各薄膜導体1乃至5において同位相で流れる高
周波電流は、実効的に表皮深さを増大させる。ここで、
当該1/2波長線路型共振器においては、図18に示す
ように、当該線路の長手方向の両端部で、変位電流は最
大となり、中央部で最小となる。
【0178】また、本実施例においては、より上層の薄
膜導体ほど導体膜厚が厚く設定されており、上述したよ
うにより上層の薄膜導体にゆくにつれて、高周波電流の
振幅が増加する。これによって、実質的に表皮深さを最
も増加させるように動作しする。さらに、最上層の薄膜
導体1は、表皮深さよりも厚い表皮深さのπ/2倍に設
定されているので、薄膜導体自身の表皮深さを増加させ
るように動作する一方、上記高周波信号のエネルギーが
自由空間に放射されないように遮蔽している。
【0179】従って、当該共振器を高周波信号で励振す
ると、高周波の電磁界エネルギーは、各隣接する伝送線
路の電磁界の結合によって、より上の伝送線路に移行す
る一方、当該共振器の伝送線路の長手方向に伝搬する。
このとき、当該共振器は、実効的により大きな表皮深さ
δ0を有して、言い換えれば、より小さい表面抵抗Rs
有して、上記TEM波が伝搬して1/2波長線路の両端
部で反射するため、共振状態となる。
【0180】また、入力用伝送線路と電磁界結合型薄膜
積層伝送線路との間、並びに出力用伝送線路と電磁界結
合型薄膜積層伝送線路との間を比較的強い電磁結合で結
合させて、当該電磁界結合型薄膜積層伝送線路を損失が
極めて低い伝送線路として用いることができる。以下、
当該電磁界結合型薄膜積層伝送線路のシミュレーション
結果について説明する。図19は、本発明に係る薄膜積
層導体を上述のように設定した場合の入力端からの伝送
距離に対する各薄膜導体1乃至5と接地導体11を流れ
る高周波電流の電流振幅を示すグラフであり、図20
は、本発明に係る薄膜積層導体を上述のように設定した
場合の入力端からの伝送距離に対する各薄膜導体1乃至
5と接地導体11を流れる高周波電流の位相を示すグラ
フである。尚、入力伝送電力は0.1mW、線路幅ya
5mmに設定してシミュレーションを行った。なお、図
19において、Ig,I1,I2,I3,I4,及びI
5はそれぞれ、接地導体11、薄膜導体1乃至5に流れ
る高周波電流の電流振幅である。また、図20におい
て、Pg,P1,P2,P3,P4,及びP5はそれぞ
れ、接地導体11、薄膜導体1乃至5に流れる高周波電
流の位相である。ここで、上記位相は伝送距離が0の所
における薄膜導体5を流れる高周波電流の位相を0とし
て基準にしている。
【0181】図19から明らかなように、入力端では主
伝送線路LN10のみが励振され薄膜導体5のみに電流
が流れるが、マイクロ波信号が伝搬するにつれて順次副
伝送線路LN4,LN3,LN2,LN1が励振され薄
膜導体4,3,2,1にも電流が浸透し、入力端から約
4波長伝搬したところで各薄膜導体1乃至4に流れる電
流値は定常値となる。また、図20から明らかなよう
に、マイクロ波信号が伝送するに従い薄膜導体4,3,
2,1を流れる電流の位相P4,P3,P2,P1は薄
膜導体5を流れる電流の位相と一致するようになる。こ
れは副伝送線路LN1乃至LN4の伝送距離が小さいと
ころでは、低損失の主伝送モードとともに高損失の不要
な伝送モードが発生するために薄膜導体4,3,2,1
を流れる電流の位相P4,P3,P2,P1は薄膜導体
5を流れる電流の位相に一致しないが、マイクロ波信号
が伝送するに従い当該不要な伝送モードは急激に減衰し
て主伝送モードだけが伝送するようになり、薄膜導体
4,3,2,1を流れる電流の位相P4,P3,P2,
P1は薄膜導体5を流れる電流の位相に一致するように
なる為である。また表3に上述のシミュレーションにお
ける各薄膜導体1乃至4に流れる電流値が定常値になっ
たときの主伝送線路LN10と副伝送線路LN1乃至L
N4を伝送する電磁波の電力比を示す。表3に示すよう
に当該モデルでは主伝送線路LN10に全伝送電力の9
9.36%の電力が伝送される一方、他の伝送電力が各
副伝送線路LN1乃至LN4に分配されていることがわ
かる。
【0182】
【表3】各線路の電力比 ──────────────────────────── 線路 電力比 ──────────────────────────── LN 1 0.00062 LN 2 0.00128 LN 3 0.00194 LN 4 0.00261 LN10 0.99356 ────────────────────────────
【0183】また、表4は定常値になったときの薄膜導
体1乃至5における電流比と電流密度比である。ここ
で、電流比とは各薄膜導体kの上面を流れる電流と下面
を流れる電流が相殺された後に実際に残る電流と薄膜導
体1乃至5に流れる電流を合計したものとの比である。
また電流密度比とは、各薄膜導体kの電流比を導体膜厚
ξkで割った電流密度と薄膜導体1乃至5の電流密度の
合計との比である。表4から明らかなように上層ほど電
流比は大きくなっている。これは、上層ほど膜厚を厚く
設定しているためであり、電流密度比は上層ほど小さく
なっている。また伝送線路における定常値になったとき
の電流比は共振状態にある時の電流比と一致する。
【0184】
【表4】各薄膜導体の電流比と電流密度比 ──────────────────────────── 薄膜導体 電流比 電流密度比 ──────────────────────────── 薄膜導体1 0.2852 0.1197 薄膜導体2 0.2110 0.1879 薄膜導体3 0.1826 0.2143 薄膜導体4 0.1665 0.2324 薄膜導体5 0.1546 0.2456 ────────────────────────────
【0185】それ故、本実施例の共振器は、本発明に係
る高周波電磁界結合型薄膜積層電極を備えたので、実効
的に表皮深さを増大させ、これによって、導体損失及び
表面抵抗を従来に比較して大幅に低減することができ
る。これによって、極めて大きな無負荷Qの共振器又は
フィルタを、より小型・軽量化して実現することができ
る。
【0186】以上の第1の実施例では、薄膜導体1の規
格化導体膜厚ξ1は最も好ましい値であるπ/2にな
り、すなわち、最上層の薄膜導体1の膜厚を使用周波数
の表皮深さδ0のπ/2倍になるように構成したが、本
発明はこれに限らず、好ましい範囲である1.14≦ξ
1≦2.75の範囲の任意の値になるように構成しても
良い。これによって、規格化表面抵抗Rs1は1より小さ
くすることができる。すなわち、規格化導体膜厚ξ1
1.14≦ξ1≦2.75の範囲内の値に設定すること
によって、そのときの表面抵抗RAs1を、薄膜導体1の
導体膜厚ξa1が表皮深さδ0に比べて十分厚いときの薄
膜導体1の表面抵抗RAs1より小さくすることができ
る。さらに、本発明はこれに限らず規格化導体膜厚ξ1
を1より大きい任意の値に設定しても良い。この場合積
層数を増やすことによって本実施例と同様の効果を奏す
る。
【0187】以上の第1の実施例では、薄膜導体は5
層、薄膜誘電体は4層で構成したが、本発明はこれに限
定されるものではなく、さらに多くの層を積層しても良
いし、少ない層で構成しても良い。層数を増やせば表面
抵抗は低減され、層数を少なくすると小型にかつ安価に
できる。
【0188】以上の第1の実施例の接地導体11も、上
述の高周波電磁界結合型薄膜積層電極構造にしてもよい
し、あるいは接地導体11のみを上述の高周波電磁界結
合型薄膜積層電極構造にしてもよい。さらには、第1の
実施例の最上層の薄膜導体1上に保護用誘電体を形成し
てもよいし、当該共振器全体を保護用誘電体で囲むよう
に形成してもよい。
【0189】以上の第1の実施例においては、主伝送線
路LN10と副伝送線路LN1乃至LN4を伝搬する各
TEM波の位相速度を互いに実質的に一致させるように
各薄膜誘電体30−1乃至30−4の誘電体膜厚xa
誘電率εsを設定しているが、本発明はこれに限らず、
主伝送線路LN10と、副伝送線路LN1乃至LN4の
うちの少なくとも1つとを伝搬する各TEM波の位相速
度を互いに実質的に一致させるように構成してもよい。
また、副伝送線路LN1乃至LN4は、少なくとも1つ
のみを備えるように構成してもよい。
【0190】また、以上の第1の実施例においては、上
記各隣接する伝送線路間LN1とLN2,LN2とLN
3,LN3とLN4,LN4とLN10で電磁界が互い
に結合させるように各薄膜導体1乃至5の導体膜厚ξa
kを設定しているが、本発明はこれに限らず、主伝送線
路LN10と、副伝送線路LN1乃至LN4のうちの少
なくとも1つとの間で電磁界が互いに結合させるように
構成してもよい。
【0191】さらに、以上の第1の実施例においては、
主伝送線路LN10はTEMモードの伝送線路としてい
るが、本発明はこれに限らず、主伝送線路LN10はT
EモードやTMモードなどの電磁波を伝搬させる伝送線
路であってもよい。以上の第1の実施例においては、電
磁界結合型薄膜積層伝送線路を用いた1/2波長線路型
共振器を用いたフィルタについて説明しているが、本発
明はこれに限らず、電磁界結合型薄膜積層伝送線路を用
いた1/4波長線路型共振器を用いたフィルタを構成し
てもよい。
【0192】以上の第1の実施例においては、最上層以
外の導体膜厚ξakは、上層程厚くなるように構成した
が、本発明はこれに限らず使用周波数の表皮深さよりも
薄ければ、最上層以外の膜厚を等しくしても良いし、厚
い薄膜導体と薄い薄膜導体が不規則に積層されても良
い。
【0193】<第2の実施例>図30は、本発明に係る
第2の実施例である電磁界結合型薄膜積層伝送線路を用
いた1/4波長線路型帯域除去フィルタの斜視図であ
る。第2の実施例では、図30に示すように、裏面全面
に接地導体11が形成された誘電体基板10上にストリ
ップ導体41を形成することによってマイクロストリッ
プ線路LN11が形成される。そして、各薄膜導体1乃
至5及び各薄膜誘電体30−1乃至30−4を備え1/
4λgの長さを有する第1の実施例の薄膜積層電極が、
マイクロストリップ線路LN11のストリップ導体41
に対して、最も下側の薄膜導体5が電磁的に結合するよ
うにギャップg3だけ離れて近接し、かつ、各薄膜導体
1乃至5及び各薄膜誘電体30−1乃至30−4の長手
方向がストリップ導体41の長手方向と平行となるよう
に、形成される。ここで、第2の実施例の1/4波長線
路型帯域除去フィルタの各薄膜導体1乃至5の導体膜厚
ξa1乃至ξa5と各薄膜誘電体30−1乃至30−4の
誘電体膜厚xa1乃至xa5は第1の実施例と同じ厚さに構
成される。
【0194】以上のように構成された回路においては、
1/4波長線路の電磁界結合型薄膜積層伝送線路によっ
て導体損失が極めて小さな共振器を構成することができ
るので、それに電磁的に結合するマイクロストリップ線
路LN11を形成することによって、極めて大きな無負
荷Qを有する1/4波長線路型帯域除去フィルタを構成
することができる。
【0195】以上の第2の実施例において、マイクロス
トリップ線路LN11を用いているが、本発明はこれに
限らず、コプレーナ線路、スロット線路又はトリプレー
ト型ストリップ線路などの伝送線路で構成してもよい。
【0196】<変形例>また、本発明に係る高周波電磁
界結合型薄膜積層電極は、例えば、特開平3−2920
06号公報に開示されるような、コア誘電体とキャビテ
ィとが一体成形されたTMモードシングルモード型誘電
体共振器においておけるキャビティの外表面に設けた電
極膜部分に適用することできる。また、TMモード誘電
体共振器としては、上記TMモードシングルモード型に
限らず、例えば特開昭63−313901号公報に開示
されるような二重モード型誘電体共振器に適用すること
ができるとともに、さらには、特開昭61−15710
1号公報に開示されるような三重モード型誘電体共振器
に適用することができる。すなわち、使用モード数を問
わず、TMモード誘電体共振器の電極膜部分に、本発明
に係る高周波電磁界結合型薄膜積層電極を適用すること
ができる。
【0197】図31に、変形例の二重モード型誘電体共
振器75の一例を示す。誘電体の外表面がメタライズさ
れた正方筒形状の共振器ケース77内の中央部に、ケー
ス77と一体成形された十字形状の誘電体76が設けら
れて二重モード型誘電体共振器75が構成されている。
ここで、共振器ケース77の電極は、本発明に係る高周
波電磁界結合型薄膜積層電極を用いる。これによって、
上記電極の表面抵抗を大幅に低下させることができるの
で、当該誘電体共振器の損失を低下させ無負荷Qを増大
させることができる。
【0198】図32に、変形例のTM01δモード型2段
誘電体帯域通過フィルタ80の一例を示す。当該帯域通
過フィルタ80は、以下のように構成される。外周電極
82を有する円筒形状の誘電体管81の両端部にそれぞ
れ、入出力用のSMAコネクタ83,84が取り付けら
れ、ここで、SMAコネクタ83,84の接地導体は外
周電極82に接続される一方、SMAコネクタ83,8
4の中心導体にはそれぞれ、誘電体管81内で互いに対
向するモノポールアンテナ85,86が接続される。上
記モノポールアンテナ85,86間の誘電体管81内
で、所定の間隔だけ離れて、かつ誘電体管81の内周面
に内接するリング形状の誘電体支持台89,90を介し
て円柱形状の2つの誘電体共振器87,88が設けられ
る。当該帯域通過フィルタ80においても、外周電極8
2は、本発明に係る高周波電磁界結合型薄膜積層電極を
用いる。これによって、上記外周電極82の表面抵抗を
大幅に低下させることができるので、当該誘電体フィル
タの損失を低下させ無負荷Qを増大させることができ
る。
【0199】さらに、以下に示す変形例において、本発
明に係る高周波電磁界結合型薄膜積層電極を用いること
により、電極の表面抵抗を従来に比較して大幅に低減さ
せ、これによって、伝送損失を大幅に小さくすることが
できる。図33の(a)は、本発明に係る高周波電磁界
結合型薄膜積層電極を用いたマイクロストリップ線路の
斜視図であり、当該マイクロストリップ線路のストリッ
プ導体51及び接地導体52に高周波電磁界結合型薄膜
積層電極を用いる。なお、ストリップ導体51のみに高
周波電磁界結合型薄膜積層電極を用いてもよいし、接地
導体52のみに高周波電磁界結合型薄膜積層電極を用い
てもよい。また、図33の(b)は、本発明に係る高周
波電磁界結合型薄膜積層電極を用いたトリプレート型ス
トリップ線路の斜視図であり、当該ストリップ線路のス
トリップ導体61と接地導体62,63に高周波電磁界
結合型薄膜積層電極を用いる。なお、ストリップ導体6
1のみに高周波電磁界結合型薄膜積層電極を用いてもよ
いし、接地導体62,63の少なくとも1つのみに高周
波電磁界結合型薄膜積層電極を用いてもよい。さらに、
図33の(c)は、本発明に係る高周波電磁界結合型薄
膜積層電極を用いた同軸線路の斜視図であり、当該同軸
線路の中心導体71と接地導体72に高周波電磁界結合
型薄膜積層電極を用いる。中心導体71のみに高周波電
磁界結合型薄膜積層電極を用いてもよいし、接地導体7
2のみに高周波電磁界結合型薄膜積層電極を用いてもよ
い。またさらに、図33の(d)は、本発明に係る高周
波電磁界結合型薄膜積層電極73を用いたTM01モード
円形導波管の縦断面図であり、当該円形導波管の外表面
電極に高周波電磁界結合型薄膜積層電極を用いる。ま
た、矩形導波管(図示せず。)の外面電極に高周波電磁
界結合型薄膜積層電極を用いてもよい。
【0200】さらに、アイソレータ、アンテナ、チップ
コイルなどのインダクタ、キャパシタなどのそれぞれ所
定の高周波動作を行う種々の高周波デバイスの電極に、
本発明に係る高周波電磁界結合型薄膜積層電極を用いる
ことができる。
【0201】以上の実施例において、固体の薄膜誘電体
30−1乃至30−4を用いているが、本発明はこれに
限らず、薄膜誘電体30−1乃至30−4の代わりに空
気のような気体や液体であってもよい。
【0202】以上の実施例において、接地導体11及び
薄膜導体1乃至5は、例えばCu、Ag又はAuなどの
電気的導電性を有する導体にてなるが、本発明はこれに
限らず、接地導体11及び薄膜導体1乃至5の少なくと
も1つの材料として以下に示す超電導体(超伝導体)を
用いてもよい。 (a)Nb、Pbなどの純金属系超電導材料。 (b)Nb−Ti合金系、Nb−Zr合金系などの合金
系超電導材料。 (c)Nb3Sn、V3Siなどの金属間化合物系超電導
材料。 (d)以下に一例を示すセラミック系酸化物超電導材料 (d−1)例えばLa1.85Sr0.15CuO4などのLa
2-xBaxCuO4-δ系又はLa2-xSrxCuO4-δ系。 (d−2)例えばYBa2Cu37などYBa2Cu3
7-δ(酸素欠損量δ=0〜1)。 (d−3)Bi−Sr−Ca−Cu−O系、ここで、当
該Bi−Sr−Ca−Cu−O系超電導材料は、Bi2
3、SrCO3,CaCO3及びCuOの混合された粉
末を800乃至870°Cの温度で仮焼した後、850
乃至880°Cの温度の大気中で焼結させて得られる。 (d−4)Tl−Ba−Ca−Cu−O系、ここで、当
該Tl−Ba−Ca−Cu−O系超電導材料は、Tl2
3、CaO、BaO及びCuOの各粉末を混合し成形
した後、1気圧の酸素を含む石英管中に封入し、880
°Cの温度で3時間加熱することによって主成分Tl2
CaBa2Cu2xの超電導材料が得られる。 (d−5)EBCO系、 (d−6)BPSCCO系。 (e)以下に一例を示す有機系超電導材料 (e−1)例えば(TMTSF)2ClO4などのテトラ
メチルテトラセレナフルバレン(tetramethyltetrasele
nafulvalene:TMTSF)系超電導材料。 (e−2)例えばβ(BEDT−TTF)23などのビ
ス(エチレンジチオロ)テトラチアフルバレン(bis(et
hylenedithiolo)tetrathiaful-valene:BEDT−TT
F)系超電導材料。 (e−3)dmit系超電導材料。
【0203】
【発明の効果】以上詳述したように本発明によれば、上
記高周波電磁界結合型薄膜積層電極は、誘電体を1対の
導体によって挟設して構成された第1のTEMモード伝
送線路上に形成するための薄膜積層電極であって、上記
誘電体の一方の側に形成される導体を最下層の薄膜導体
として形成されて含み、薄膜導体と薄膜誘電体とを交互
に積層することによって、上記薄膜誘電体を挟設する1
対の上記薄膜導体によってそれぞれ構成される少なくと
も1つの第2のTEMモード伝送線路が積層されてな
る。また、上記電磁界結合型薄膜積層電極において、上
記各薄膜誘電体の膜厚と誘電率は、上記第1のTEMモ
ード伝送線路と上記第2のTEMモード伝送線路を伝搬
する各TEM波の位相速度を互いに実質的に一致させる
ように設定され、かつ上記第2のTEMモード伝送線路
の最上層の薄膜導体の膜厚は使用周波数の表皮深さより
厚くするとともに上記最上層以外の薄膜導体の膜厚は使
用周波数の表皮深さよりも薄くして上記第1のTEMモ
ード伝送線路と上記第2のTEMモード伝送線路の各電
磁界が互いに結合するように設定されている。これによ
って、実効的に表皮深さを増大させることができるの
で、従来例に比較して簡単な構造で、表面抵抗を大幅に
低減させることができる高周波電磁界結合型薄膜積層電
極を提供することができる。
【0204】また、本発明に係る高周波伝送線路よれ
ば、上記高周波電磁界結合型薄膜積層電極を備えて極め
て小さい伝送損失を有する高周波伝送線路を提供するこ
とができる。
【0205】またさらに、本発明に係る高周波共振器よ
れば、所定の寸法を有する上記高周波伝送線路からなる
極めて大きな無負荷Qを有する高周波共振器を提供する
ことができる。
【0206】本発明に係る高周波フィルタよれば、上記
高周波共振器を備えて極めて大きな無負荷Qを有する高
周波フィルタを提供することができる。
【0207】本発明に係る高周波デバイスよれば、高周
波電磁界結合型薄膜積層電極を備えて極めて小さい損失
で所定の高周波動作を行うことができる高周波デバイス
を提供することができる。
【0208】本発明に係る高周波電磁界結合型薄膜積層
電極の膜厚設定方法よれば、上記各薄膜誘電体の膜厚を
上記第1のTEMモード伝送線路と上記各第2のTEM
モード伝送線路を伝搬する各TEM波の位相速度が互い
に実質的に一致するように設定することができ、上記各
薄膜導体の膜厚を上記薄膜導体の使用周波数における表
皮深さより薄く、かつ上記各導体膜厚の下面から上面方
向を見たときの表面インピーダンスの実数部である表面
抵抗が最小になるように設定することができる高周波電
磁界結合型薄膜積層電極の膜厚設定方法を提供すること
ができる。
【図面の簡単な説明】
【図1】 本発明に係る第1の実施例である電磁界結合
型薄膜積層伝送線路を用いた1/2波長線路型共振器を
用いたフィルタの斜視図である。
【図2】 図1のA−A′線の断面図であって、図1の
1/2波長線路型共振器における電界と磁界分布を示す
図である。
【図3】 (a)は、図1の1/2波長線路型共振器に
おける空気層を含む薄膜導体1の厚さ方向の分布定数型
等価回路の回路図であり、(b)は、(a)の分布定数
型等価回路を集中定数型に変換した集中定数型等価回路
の回路図である。
【図4】 図1の1/2波長線路型共振器における規格
化表面抵抗Rs1と規格化導体膜厚ξ1の関係を示したグ
ラフである。
【図5】 (a)は、図1の1/2波長線路型共振器に
おける薄膜導体kの厚さ方向の分布定数型等価回路の回
路図であり、(b)は、(a)の分布定数型等価回路を
集中定数型に変換した集中定数型等価回路の回路図であ
る。
【図6】 図1の1/2波長線路型共振器における高周
波電磁界結合型薄膜積層電極の集中定数型等価回路の回
路図である。
【図7】 図1の1/2波長線路型共振器における高周
波電磁界結合型薄膜積層電極のQ上昇率RQを規格化導
体膜厚ξkとリアクタンスXwで表した3次元グラフで
ある。
【図8】 図1の1/2波長線路型共振器における高周
波電磁界結合型薄膜積層電極の規格化表面抵抗Rskが最
小になるときの規格化導体膜厚ξkと規格化誘電体膜厚
kを求めるための最適膜厚設定計算処理プログラムの
メインルーチンのフローチャートである。
【図9】 図8の最適膜厚設定計算処理プログラムにお
ける複素表面インピーダンスの初期値設定計算第1の処
理のサブルーチンのフローチャートである。
【図10】 図8の最適膜厚設定計算処理プログラムに
おける複素表面インピーダンスの初期値設定計算第2の
処理のサブルーチンのフローチャートである。
【図11】 図8の最適膜厚設定計算処理プログラムに
おける膜厚計算処理のサブルーチンのフローチャートで
ある。
【図12】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の規格化表面抵抗Rsk
最小になるときの規格化導体膜厚ξkと規格化表面抵抗
Rskの値が計算フローにしたがって求められる様子を示
したグラフである。
【図13】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の積層番号kと規格化表
面抵抗Rskが最小になるための規格化導体膜厚ξkを積
層数50まで示したグラフである。
【図14】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の、規格化表面抵抗Rsk
が最小になるように設定されたときの積層番号kと規格
化表面抵抗Rskを積層数50まで示したグラフである。
【図15】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の規格化表面抵抗Rsk
最小になるように設定されたときの、積層番号kと規格
化表面抵抗Rskの逆数であるQ上昇率RQを積層数50
まで示したグラフである。
【図16】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の各薄膜導体1乃至5を
流れる電流の相対振幅の周波数特性を示すグラフであ
る。
【図17】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の各薄膜導体1乃至5を
流れる電流の位相差の周波数特性を示すグラフである。
【図18】 図1の1/2波長線路型共振器の動作を示
すその長手方向についての図式的な縦断面図である。
【図19】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極を伝送線路としたとき
の、伝送距離に対する各薄膜導体1乃至5と接地導体1
1を流れる高周波電流の電流振幅を示すグラフである。
【図20】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極を伝送線路としたとき
の、伝送距離に対する各薄膜導体1乃至5と接地導体1
1を流れる高周波電流の位相を示すグラフである。
【図21】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が1.0であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図22】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.9であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図23】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.8であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図24】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.7であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図25】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.6であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図26】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.5であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図27】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.4であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図28】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体k−1の規格
化表面抵抗Rsk-1が0.2であると仮定した場合に、規
格化表面抵抗Rsk<規格化表面抵抗Rsk-1の条件の下で
規格化導体膜厚ξkと規格化リアクタンスWkが取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図29】 図1の1/2波長線路型共振器における高
周波電磁界結合型薄膜積層電極の薄膜導体kの規格化表
面抵抗Rskが、その1つ下の層である薄膜導体k−1の
規格化表面抵抗Rsk-1より小さくなるという条件の下で
規格化導体膜厚ξkと規格化表面抵抗Rsk-1が取り得る
領域を、Q上昇率AQの範囲別に表示したグラフであ
る。
【図30】 本発明に係る第2の実施例である電磁界結
合型薄膜積層伝送線路を用いた1/4波長線路型帯域除
去フィルタの斜視図である。
【図31】 変形例のTM110二重モード型誘電体共振
器の一例を示す斜視図である。
【図32】 変形例のTM01δモード型2段誘電体帯域
通過フィルタの一例を示す斜視図である。
【図33】 本発明に係る高周波電磁界結合型薄膜積層
電極を用いた各種のマイクロ波線路及び導波管であり、
(a)は本発明に係る高周波電磁界結合型薄膜積層電極
を用いたマイクロストリップ線路の斜視図であり、
(b)は本発明に係る高周波電磁界結合型薄膜積層電極
を用いたストリップ線路の斜視図であり、(c)は本発
明に係る高周波電磁界結合型薄膜積層電極を用いた同軸
線路の斜視図であり、(d)は本発明に係る高周波電磁
界結合型薄膜積層電極を用いたTM01モード円形導波管
の縦断面図である。
【図34】 最適膜厚設定計算処理装置の構成を示すブ
ロック図である。
【符号の説明】
1,2,3,4,5…薄膜導体、 30−1,30−2,30−3,30−4…薄膜誘電
体、 10…誘電体基板、 11…接地導体、 12…入力端子用導体、 13…出力端子用導体、 LN1,LN2,LN3,LN4…副伝送線路、 LN10…主伝送線路、 41…ストリップ導体、 LN11…マイクロストリップ線路、 51…マイクロストリップ線路のストリップ導体、 52…マイクロストリップ線路の接地導体、 61…ストリップ線路のストリップ導体、 62,63…ストリップ線路の接地導体、 71…同軸線路の中心導体、 72…同軸線路の接地導体、 73…導波管の外表面電極、 75…TM110二重モード型誘電体共振器、 76…誘電体、 77…共振器ケース、 80…TM01δモード型2段誘電体帯域通過フィルタ、 82…外周電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01P 7/08 H01P 7/08 7/10 7/10 (72)発明者 後藤 義彦 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭51−138881(JP,A) 特開 平7−336113(JP,A) 特公 昭28−3635(JP,B1) 国際公開95/6336(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01P 3/18 H01P 1/20 H01P 1/203 H01P 1/208 H01P 3/08 H01P 7/08 H01P 7/10

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項1】 誘電体を1対の導体によって挟設して構
    成された第1のTEMモード伝送線路上に形成するため
    の薄膜積層電極であって、 上記薄膜積層電極は、上記誘電体の一方の側に形成され
    る導体を最下層の薄膜導体として形成されて含み、薄膜
    導体と薄膜誘電体とを交互に積層することによって、上
    記薄膜誘電体を挟設する1対の上記薄膜導体によってそ
    れぞれ構成される少なくとも1つの第2のTEMモード
    伝送線路が積層されてなり、 上記第1のTEMモード伝送線路を伝搬するTEM波の
    位相速度と、上記第2のTEMモード伝送線路を伝搬す
    るTEM波の位相速度とを、互いに実質的に一致させる
    ように上記各薄膜誘電体の膜厚と誘電率を設定し、 かつ上記第2のTEMモード伝送線路の最上層の薄膜導
    体の膜厚を使用周波数の表皮深さより厚くするとともに
    上記最上層以外の薄膜導体の膜厚を使用周波数の表皮深
    さよりも薄くして上記第1のTEMモード伝送線路の電
    磁界と、上記第2のTEMモード伝送線路の電磁界が互
    いに結合するように設定されたことを特徴とする高周波
    電磁界結合型薄膜積層線路。
  2. 【請求項2】 上記最上層の薄膜導体の膜厚を使用周波
    数の表皮深さのπ/2倍にしたことを特徴とする請求項
    1記載の高周波電磁界結合型薄膜積層電極。
  3. 【請求項3】 上記最下層から最上層までの上記各薄膜
    導体の膜厚を上層ほど厚くしたことを特徴とする請求項
    1又は2記載の高周波電磁界結合型薄膜積層電極。
  4. 【請求項4】 上記薄膜導体は超電導材料にてなること
    を特徴とする請求項1、2又は3記載の高周波電磁界結
    合型薄膜積層電極。
  5. 【請求項5】 少なくとも1つの導体を備えた高周波伝
    送線路であって、 上記導体を、薄膜導体と薄膜誘電体とを交互に積層する
    ことによって上記薄膜誘電体を挟設する1対の上記薄膜
    導体によってそれぞれ構成される複数のTEMモード伝
    送線路が積層されてなる薄膜積層電極で構成し、 上記複数のTEMモード伝送線路のうちの少なくとも2
    つを伝搬する各TEM波の位相速度を互いに実質的に一
    致させるように上記各薄膜誘電体の膜厚と誘電率を設定
    し、かつ上記各薄膜導体のうちの最上層の薄膜導体の膜
    厚を使用周波数の表皮深さより厚くするとともに最上層
    以外の薄膜導体の膜厚を使用周波数の表皮深さよりも薄
    くして上記複数のTEMモード伝送線路のうちの少なく
    とも2つの電磁界が互いに結合するように設定されたこ
    とを特徴とする高周波伝送線路。
  6. 【請求項6】 上記高周波伝送線路は導波管であること
    を特徴とする請求項5記載の高周波伝送線路。
  7. 【請求項7】 第1の伝送線路と、 薄膜導体と薄膜誘電体とを交互に積層することによって
    上記薄膜誘電体を挟設する1対の上記薄膜導体によって
    構成された少なくとも1つのTEMモードの第2の伝送
    線路とを備えた高周波伝送線路であって、 上記第1の伝送線路を伝搬する電磁波の位相速度と、上
    記各第2の伝送線路のを伝搬するTEM波の位相速度と
    を互いに実質的に一致させるように上記各薄膜誘電体の
    膜厚と誘電率を設定し、かつ上記各薄膜導体のうちの最
    上層の薄膜導体の膜厚を使用周波数の表皮深さより厚く
    するとともに最上層以外の薄膜導体の膜厚を使用周波数
    の表皮深さよりも薄くして、上記第1の伝送線路の電磁
    界と、上記第2の伝送線路の少なくとも1つの電磁界と
    が互いに結合するように設定されたことを特徴とする高
    周波伝送線路。
  8. 【請求項8】 上記第2の伝送線路を構成する薄膜誘電
    体の実効誘電率は、上記第1の伝送線路を構成する誘電
    体の実効誘電率よりも低いことを特徴とする請求項7記
    載の高周波伝送線路。
  9. 【請求項9】 上記第2の伝送線路を構成する薄膜誘電
    体の厚さは、上記第1の伝送線路を構成する誘電体の厚
    さよりも薄いことを特徴とする請求項7記載の高周波伝
    送線路
  10. 【請求項10】 最下層から最上層までの上記各薄膜導
    体の膜厚を上層ほど厚くしたことを特徴とする請求項5
    乃至9のうちの1つに記載の高周波伝送線路。
  11. 【請求項11】 上記薄膜導体は超電導材料にてなるこ
    とを特徴とする請求項5乃至9のうちの1つに記載の高
    周波伝送線路。
  12. 【請求項12】 上記高周波伝送線路はマイクロストリ
    ップ線路であることを特徴とする請求項7乃至11のう
    ちの1つに記載の高周波伝送線路。
  13. 【請求項13】 上記マイクロストリップ線路は、誘電
    体基板の第1の面上に上記第2の伝送線路がストリップ
    導体として形成される一方、上記誘電体基板の第2の面
    上に接地導体が形成されたことを特徴とする請求項12
    記載の高周波伝送線路。
  14. 【請求項14】 上記マイクロストリップ線路は、誘電
    体基板の第1の面上に上記第2の伝送線路がストリップ
    導体として形成される一方、上記誘電体基板の第2の面
    上に別の上記第2の伝送線路が接地導体として形成され
    たことを特徴とする請求項12記載の高周波伝送線路。
  15. 【請求項15】 上記高周波伝送線路はストリップ線路
    であることを特徴とする請求項7乃至11のうちの1つ
    に記載の高周波伝送線路。
  16. 【請求項16】 上記高周波伝送線路は同軸線路である
    ことを特徴とする請求項7乃至11のうちの1つに記載
    の高周波伝送線路。
  17. 【請求項17】 所定の寸法を有する、請求項5乃至1
    6のうちの1つに記載の高周波伝送線路を備えたことを
    特徴とする高周波共振器。
  18. 【請求項18】 上記高周波伝送線路は、上記高周波伝
    送線路を伝送する信号の管内波長の1/4に等しい伝送
    方向の長さを有することを特徴とする請求項17記載の
    高周波共振器。
  19. 【請求項19】 上記高周波伝送線路は、上記高周波伝
    送線路を伝送する信号の管内波長の1/2に等しい伝送
    方向の長さを有することを特徴とする請求項17記載の
    高周波共振器。
  20. 【請求項20】 所定の長さを有する請求項17乃至1
    9のうちの1つに記載の高周波共振器と、 上記高周波共振器に高周波信号を入力する入力端子と、 上記高周波共振器から高周波信号を出力する出力端子と
    を備えたことを特徴とする高周波フィルタ。
  21. 【請求項21】 一端で高周波信号を入力しかつ他端で
    上記高周波信号を出力する伝送線路と、 上記伝送線路と結合する請求項17乃至19のうちの1
    つに記載の高周波共振器とを備えたことを特徴とする高
    周波帯域除去フィルタ。
  22. 【請求項22】 導体を含む共振器ケースと、上記共振
    器ケース内に載置された所定の形状の誘電体とを備えた
    誘電体共振器であって、 上記導体を請求項1乃至4のうちの1つに記載の高周波
    電磁界結合型薄膜積層電極によって構成したことを特徴
    とする誘電体共振器。
  23. 【請求項23】 請求項22記載の誘電体共振器と、 上記誘電体共振器に電磁的に結合され、上記誘電体共振
    器に高周波信号を入力する入力端子と、 上記誘電体共振器に電磁的に結合され、上記誘電体共振
    器から高周波信号を出力する出力端子とを備えたことを
    特徴とする高周波フィルタ。
  24. 【請求項24】 電極を備えて所定の高周波動作を行う
    高周波デバイスであって、 上記電極は、請求項1乃至4のうちの1つに記載の高周
    波電磁界結合型薄膜積層電極を有することを特徴とする
    高周波デバイス。
  25. 【請求項25】 誘電体を1対の導体によって挟設して
    構成された第1のTEMモード伝送線路上に形成するた
    めの薄膜積層電極であって、上記誘電体の一方の側に形
    成される導体を最下層の薄膜導体として形成されて含
    み、同一の導電率を有する薄膜導体と同一の誘電率を有
    する薄膜誘電体とを交互に積層することによって、上記
    薄膜誘電体を挟設する1対の上記薄膜導体によってそれ
    ぞれ構成される少なくとも1つの第2のTEMモード伝
    送線路が積層されてなる薄膜積層電極の膜厚設定方法で
    あって、 予め入力された上記薄膜導体の使用周波数の表皮深さに
    基づいて、上記各薄膜導体のうちの最上層の第1の薄膜
    導体の上面から空気層を見たときの空気層のインピーダ
    ンスを計算するステップと、 予め入力された正の実数である上記第1の薄膜導体の膜
    厚と上記計算された空気層のインピーダンスとに基づい
    て、上記第1の薄膜導体の下面から上面方向を見たとき
    の第1の薄膜導体の第1の表面インピーダンスを計算す
    るステップと、 上記計算された第1の表面インピーダンスと、それぞれ
    予め入力された上記誘電体の誘電率と上記各薄膜誘電体
    の誘電率と、上記入力された上記薄膜導体の使用周波数
    の表皮深さとに基づいて、上記第1のTEMモード伝送
    線路を伝搬するTEM波の位相速度と、第2のTEMモ
    ード伝送線路を伝搬するTEM波の位相速度とを互いに
    実質的に一致させる条件のもとで上記第1の薄膜導体の
    下面に形成される第1の薄膜誘電体の膜厚を計算するス
    テップと、 上記計算された第1の表面インピーダンスと、上記入力
    された上記薄膜導体の使用周波数の表皮深さに基づい
    て、上記第1の薄膜導体の下面に上記第1の薄膜誘電体
    を介して形成される第2の薄膜導体の下面から上面方向
    を見たときの表面インピーダンスの実数部である表面抵
    抗が最小になり、上記第1のTEMモード伝送線路の電
    磁界と上記第2のTEMモード伝送線路の電磁界が互い
    に結合する条件のもとで、上記第1の薄膜導体の下面に
    上記第1の薄膜誘電体を介して形成される第2の薄膜導
    体の膜厚を計算するステップと、 上記計算された上記各薄膜導体の膜厚と上記各薄膜誘電
    体の膜厚に基づいて、上記各薄膜導体の膜厚と上記各薄
    膜誘電体の膜厚を設定するステップとを含むことを特徴
    とする高周波電磁界結合型薄膜積層電極の膜厚設定方
    法。
  26. 【請求項26】 上記膜厚設定方法はさらに、 上記第1の薄膜導体とは異なる薄膜導体の下面から上面
    方向を見たときの第2の表面インピーダンスを計算する
    ときに、上記第1の薄膜導体と異なる薄膜導体の計算さ
    れた膜厚に基づいて、上記第1の薄膜導体と異なる薄膜
    導体の下面から上面方向を見たときの第2の表面インピ
    ーダンスを計算するステップと、 上記計算された第2の表面インピーダンスと、それぞれ
    予め入力された上記誘電体の誘電率と上記各薄膜誘電体
    の誘電率と、上記入力された上記薄膜導体の使用周波数
    の表皮深さとに基づいて、上記第1のTEMモード伝送
    線路を伝搬するTEM波の位相速度と、第2のTEMモ
    ード伝送線路を伝搬するTEM波の位相速度とを互いに
    実質的に一致させる条件のもとで、上記第2の表面イン
    ピーダンスが計算された薄膜導体の下面に形成される上
    記薄膜誘電体の膜厚を計算するステップと、 上記計算された第2の表面インピーダンスと、上記入力
    された上記薄膜導体の表皮深さに基づいて、上記第2の
    表面インピーダンスが計算された薄膜導体の下面に上記
    薄膜誘電体を介して形成される薄膜導体の下面から上面
    方向を見たときの表面インピーダンスの実数部である表
    面抵抗が最小になり、上記第1のTEMモード伝送線路
    の電磁界と上記第2のTEMモード伝送線路の電磁界が
    互いに結合する条件のもとで、上記第2の表面インピー
    ダンスが計算された薄膜導体の下面に薄膜誘電体を介し
    て形成される薄膜導体の膜厚を計算するステップと、 上記第2の表面インピーダンスを計算するステップと、
    上記第2の表面インピーダンスが計算された薄膜導体の
    下面に形成される上記薄膜誘電体の膜厚を計算するステ
    ップと、上記第2の表面インピーダンスが計算された薄
    膜導体の下面に薄膜誘電体を介して形成される薄膜導体
    の膜厚を計算するステップとを、上記最下層の薄膜導体
    の膜厚が計算されるまで繰り返すことによって上記各薄
    膜誘電体の膜厚と上記各薄膜導体の膜厚とを計算するス
    テップと、 上記計算された上記各薄膜導体の膜厚と上記各薄膜誘電
    体の膜厚に基づいて、上記各薄膜導体の膜厚と上記各薄
    膜誘電体の膜厚を設定するステップとを含むことを含む
    ことを特徴とする請求項25記載の高周波電磁界結合型
    薄膜積層電極の膜厚設定方法。
  27. 【請求項27】 上記最上層の第1の薄膜導体の膜厚
    は、上記使用周波数の表皮深さのπ/2倍であることを
    特徴とする請求項25又は26記載の高周波電磁界結合
    型薄膜積層電極の膜厚設定方法。
JP31090094A 1994-12-14 1994-12-14 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法 Expired - Fee Related JP3362535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31090094A JP3362535B2 (ja) 1994-12-14 1994-12-14 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31090094A JP3362535B2 (ja) 1994-12-14 1994-12-14 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法

Publications (2)

Publication Number Publication Date
JPH08167804A JPH08167804A (ja) 1996-06-25
JP3362535B2 true JP3362535B2 (ja) 2003-01-07

Family

ID=18010739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31090094A Expired - Fee Related JP3362535B2 (ja) 1994-12-14 1994-12-14 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法

Country Status (1)

Country Link
JP (1) JP3362535B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199911A (ja) * 1996-01-23 1997-07-31 Murata Mfg Co Ltd 薄膜多層電極、高周波共振器及び高周波伝送線路
JP3391271B2 (ja) * 1998-09-01 2003-03-31 株式会社村田製作所 高周波用低損失電極
JP3353720B2 (ja) 1998-10-13 2002-12-03 株式会社村田製作所 非可逆回路素子および通信機装置
JP2001196817A (ja) 1999-11-05 2001-07-19 Murata Mfg Co Ltd 誘電体共振器、誘電体フィルタ、誘電体デュプレクサおよび通信装置
JP4754670B2 (ja) * 1999-11-05 2011-08-24 住友大阪セメント株式会社 光導波路素子
JP3478244B2 (ja) * 2000-05-25 2003-12-15 株式会社村田製作所 同軸共振器、フィルタ、デュプレクサおよび通信装置
JP5186375B2 (ja) * 2006-08-31 2013-04-17 清二 加川 高周波伝送線路用傾斜接合導電膜及びそれを用いた高周波伝送線路並びに高周波フィルタ
US8212634B2 (en) * 2009-06-04 2012-07-03 International Business Machines Corporation Vertical coplanar waveguide with tunable characteristic impedance design structure and method of fabricating the same

Also Published As

Publication number Publication date
JPH08167804A (ja) 1996-06-25

Similar Documents

Publication Publication Date Title
JP3089666B2 (ja) 高周波伝送線路、高周波共振器、高周波フィルタ及び高周波帯域除去フィルタ
JP3125618B2 (ja) 超電導多層電極、超電導多層電極を用いた高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び超電導多層電極の設計方法
US6895262B2 (en) High temperature superconducting spiral snake structures and methods for high Q, reduced intermodulation structures
US6700459B2 (en) Dual-mode bandpass filter with direct capacitive couplings and far-field suppression structures
JP3362535B2 (ja) 高周波電磁界結合型薄膜積層電極、高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び高周波電磁界結合型薄膜積層電極の膜厚設定方法
JPH11308009A (ja) シングルモード及びデュアルモードヘリックス装着空洞フィルタ
Sheta et al. A new class of miniature quadrature couplers for MIC and MMIC applications
US7231238B2 (en) High temperature spiral snake superconducting resonator having wider runs with higher current density
JP3391271B2 (ja) 高周波用低損失電極
Vogt et al. An HTS narrow bandwidth coplanar shunt inductively coupled microwave bandpass filter on LaAlO/sub 3
JPH07336113A (ja) 高周波電極及び高周波伝送線路
JP3475555B2 (ja) Tmモード誘電体共振器、tmモード誘電体共振器装置及び高周波帯域通過フィルタ装置
US6252475B1 (en) High-frequency circuit element
EP0917237A1 (en) Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter
JPH05299914A (ja) 超伝導高周波共振器およびフィルター
JPH0722810A (ja) マイクロストリップラインフィルター
Chaloupka et al. Applications of HTSC thin films with low microwave losses to linear devices
US20080039333A1 (en) High temperature superconducting structures and methods for high Q, reduced intermodulation structures
JPH08191208A (ja) 高周波共振器の共振周波数調整方法
EP1148577A1 (en) RF resonator
JPH10178301A (ja) フィルタ
Gashinova et al. Reduction of microwave loss by use of laminated electrodes
Hwang et al. Novel TE/sub 10/spl delta//rectangular-waveguide-type resonators and their bandpass filter applications
Finnegan Versatile microwave-integrated-circuit holder for thin-film superconducting devices
JPH09298404A (ja) 同軸共振器フィルタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees