JP3362234B2 - Electronic component and method of manufacturing the same - Google Patents

Electronic component and method of manufacturing the same

Info

Publication number
JP3362234B2
JP3362234B2 JP29227693A JP29227693A JP3362234B2 JP 3362234 B2 JP3362234 B2 JP 3362234B2 JP 29227693 A JP29227693 A JP 29227693A JP 29227693 A JP29227693 A JP 29227693A JP 3362234 B2 JP3362234 B2 JP 3362234B2
Authority
JP
Japan
Prior art keywords
pattern
circuit board
substrate
electronic component
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29227693A
Other languages
Japanese (ja)
Other versions
JPH07144424A (en
Inventor
史明 田頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29227693A priority Critical patent/JP3362234B2/en
Publication of JPH07144424A publication Critical patent/JPH07144424A/en
Application granted granted Critical
Publication of JP3362234B2 publication Critical patent/JP3362234B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願発明は、電子部品およびその
製造方法に関し、詳しくは、プリンタ、プロッタ、ファ
クシミリなどに用いられるサーマルプリントヘッド、L
EDヘッド、あるいは、ファクシミリの読み取り部やそ
の他の光学的読み取り装置に用いられるイメージセンサ
などの電子部品およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component and a method for manufacturing the same, more specifically, a thermal print head used in a printer, a plotter, a facsimile, and the like.
The present invention relates to an electronic component such as an image sensor used in an ED head, a reading unit of a facsimile, or other optical reading device, and a manufacturing method thereof.

【0002】たとえば、印字幅の長いいわゆるライン型
サーマルプリントヘッドの従来一般的な構成は次のとお
りである。すなわち、長矩形板状の絶縁ヘッド基板上に
一列に並ぶ発熱素子列が形成されるとともに、この発熱
素子列の各素子を個別に発熱駆動するための複数個の駆
動ICが搭載され、このヘッド基板はアルミニウムなど
でできた放熱機能をもつ支持基板上に貼着される。上記
ヘッド基板上にはさらに、駆動ICの出力パッドに導通
して各発熱素子にいたる個別電極パターンと、各発熱素
子に共通的に導通させられてこれに電力を供給するべく
上記発熱素子列と平行するように延ばされるコモン電極
パターンのほか、各駆動ICへの信号供給をつかさどる
信号配線パターンが形成される。各配線パターンは、絶
縁基板に薄状のガラスグレーズ層を形成した上、金など
の導体金属被膜を形成し、これにエッチング処理を施す
などして形成される。そして、コモン電極パターンは、
その電流容量を高めるため、導体金属被膜でできた配線
パターンに重ねるようにして、銀ペースト、あるいは銀
・パラジウムペーストを印刷・焼成して形成される。
For example, a conventional general structure of a so-called line type thermal print head having a long print width is as follows. That is, a row of heating elements arranged in a row is formed on an insulating head substrate having a rectangular plate shape, and a plurality of drive ICs for individually driving the elements of the row of heating elements are mounted. The substrate is attached on a supporting substrate made of aluminum or the like and having a heat dissipation function. Further, on the head substrate, an individual electrode pattern which is electrically connected to the output pad of the driving IC and reaches each heating element, and the heating element array which is commonly conducted to each heating element and supplies electric power to the heating element row. In addition to the common electrode patterns that are extended in parallel, a signal wiring pattern that controls signal supply to each drive IC is formed. Each wiring pattern is formed by forming a thin glass glaze layer on an insulating substrate, forming a conductive metal coating film such as gold, and performing etching treatment on the conductive metal coating film. And the common electrode pattern is
In order to increase the current capacity, it is formed by printing and firing a silver paste or a silver / palladium paste so as to overlap a wiring pattern made of a conductive metal film.

【0003】ところで、上記のような一般的なライン型
サーマルプリントヘッドにおける種々の問題を解決する
ために、様々な構成上の改変が加えられてきている。た
とえば、印字幅が長い場合、コモン電極パターンの中央
部での電圧ドロップが著しくなり、これによって印字品
質が低下するが、このような問題を解決するべく、特開
平4−52149号公報に提案されたサーマルプリント
ヘッドでは、ヘッド基板と支持基板との間にベース基板
を介装し、このベース基板上に補助的なコモン電極を形
成しておき、このベース基板上のコモン電極とヘッド基
板上の本来的なコモン電極パターンとを導電部材でつな
げている。そうすると、コモン電極パターンの実質的な
電流容量が補助コモン電極によって倍加させられるた
め、上記した電圧ドロップの問題は解消される。
By the way, various structural modifications have been made in order to solve various problems in the general line type thermal print head as described above. For example, when the print width is long, the voltage drop in the central portion of the common electrode pattern becomes remarkable, which deteriorates the print quality. However, in order to solve such a problem, it is proposed in JP-A-4-52149. In a thermal print head, a base substrate is interposed between a head substrate and a supporting substrate, an auxiliary common electrode is formed on the base substrate, and the common electrode on the base substrate and the head substrate are formed. The original common electrode pattern is connected by a conductive member. Then, since the substantial current capacity of the common electrode pattern is doubled by the auxiliary common electrode, the problem of the voltage drop described above is solved.

【0004】しかしながら、上記特開平4−52149
号公報に提案された構成では、ベース基板は、ヘッド基
板の下に重なりながら、上面にコモン電極を形成せねば
ならないため、その面積がヘッド基板よりも大きくな
り、全体として、サーマルプリントヘッド全体が大型化
するという問題がある。
However, the above-mentioned Japanese Patent Laid-Open No. 4-52149.
In the configuration proposed in the publication, since the base substrate has to form the common electrode on the upper surface while overlapping under the head substrate, its area becomes larger than the head substrate, and the entire thermal print head as a whole is There is a problem of increasing the size.

【0005】さらに、上記一般的な構成のサーマルプリ
ントヘッドでは、ヘッド基板上に駆動ICをも搭載され
るため、ガラスグレーズ層を形成してから配線をパター
ニング形成するという、比較的複雑な工程を経て製造さ
れるヘッド基板が大型化し、製造用基板からのヘッド基
板の取れ数が少なくなり、それだけヘッド基板のコスト
が増大するが、このような問題を解決するべく、特開平
4−338556号公報に提案されたサーマルプリント
ヘッドでは、ヘッド基板上に発熱素子列、個別電極パタ
ーン、および、コモン電極パターンを形成し、このヘッ
ド基板が載るベース基板上に、駆動ICを搭載するとと
もに、信号配線パターンを形成するという構成をとって
いる。この場合、ベース基板上の駆動ICの出力パッド
とヘッド基板上の個別配線パターン間は、ワイヤボンデ
ィング等によって接続される。
Further, in the thermal print head having the above-mentioned general structure, since the drive IC is also mounted on the head substrate, a relatively complicated process of forming the glass glaze layer and then patterning the wiring is performed. The head substrate manufactured in the past becomes large in size, the number of head substrates taken from the manufacturing substrate decreases, and the cost of the head substrate increases accordingly, but in order to solve such a problem, JP-A-4-338556. In the thermal print head proposed in, a heating element array, an individual electrode pattern, and a common electrode pattern are formed on a head substrate, a drive IC is mounted on a base substrate on which the head substrate is mounted, and a signal wiring pattern is formed. Is formed. In this case, the output pad of the drive IC on the base substrate and the individual wiring pattern on the head substrate are connected by wire bonding or the like.

【0006】上記特開平4−338556号公報に提案
された構成では、ヘッド基板上に駆動ICを搭載する必
要がないから、ヘッド基板の平面的形状をそれだけ小型
化することができ、製造用基板からの取れ数も増えて、
ヘッド基板それ自体の製造コストは低減することができ
る。
In the structure proposed in the above-mentioned Japanese Patent Laid-Open No. 4-338556, it is not necessary to mount the drive IC on the head substrate, so that the planar shape of the head substrate can be made smaller, and the manufacturing substrate can be made smaller. The number from
The manufacturing cost of the head substrate itself can be reduced.

【0007】しかしながら、ベース基板上に搭載した駆
動ICとヘッド基板上の個別配線パターンとの位置ずれ
を補償しながら、正しくこれらの間をワイヤボンディン
グするには、相当の工数が必要であり、結果的に、サー
マルプリントヘッド全体の製造コストをそれほど下げる
ことができないという問題がある。
However, it takes a considerable number of man-hours to correct the wire displacement between the drive IC mounted on the base substrate and the individual wiring pattern on the head substrate while compensating for the positional deviation. In addition, there is a problem that the manufacturing cost of the entire thermal print head cannot be reduced so much.

【0008】本願発明は、上記のような事情のもとで考
え出されたものであって、たとえば、サーマルプリント
ヘッドにおいて、発熱素子列が形成される基板(素子基
板)の下に、回路の一部が形成されるベース基板(回路
基板)が積層される場合において、全体としての平面的
形状を大幅に小型化できるとともに、簡便に製造・組立
てをすることができるようにすることをその課題として
いる。
The present invention has been devised under the circumstances as described above. For example, in a thermal print head, a circuit of a circuit is formed under a substrate (element substrate) on which a heating element array is formed. It is an object of the present invention to make it possible to significantly reduce the planar shape of the whole and to easily manufacture and assemble it when the base boards (circuit boards), which are partially formed, are laminated. I am trying.

【0009】[0009]

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention takes the following technical means.

【0010】本願の請求項1に記載した電子部品は、回
路基板と、この回路基板上に積層するように配置された
素子基板とを備えた電子部品であって、上記素子基板
は、その表面に、この基板の一側方の縁に沿って複数配
列された被駆動素子と、各被駆動素子と共通的に導通す
るようにして被駆動素子の配列の一側方において帯状に
延びるコモン電極パターンと、被駆動素子の配列の他側
方において各被駆動素子に個別的に導通する個別電極パ
ターンと、各個別電極パターンを入・切制御する駆動I
Cと、この駆動ICに対してさらに他側方において上記
駆動ICに信号を供給する信号配線パターンとを備えて
いるとともに、その裏面に、上記コモン電極パターンお
よび上記信号配線パターンに対して導電経路を介して導
通する複数のランドパターンを備えており、上記回路基
板は、素子基板の裏面側の各ランドパターンと対応する
複数の接続用パターンと、この接続用パターンに導通す
る配線パターンと、この配線パターンに導通し、この回
路基板の他側方において上記素子基板の他側方へのはみ
出し部に配置された複数の端子とを備えており、上記素
子基板の各裏面側ランドパターンと上記回路基板の各接
続用パターンとは、相互に導電性接続手段によって接続
されていることを特徴としている。
An electronic component according to claim 1 of the present application is an electronic component including a circuit board and an element substrate arranged so as to be laminated on the circuit board, and the element substrate has a surface thereof. A plurality of driven elements arranged along one side edge of the substrate, and a common electrode extending in a strip shape on one side of the array of driven elements so as to be electrically connected to each driven element in common. A pattern, an individual electrode pattern on the other side of the array of driven elements that individually conducts to each driven element, and a drive I that controls turning on / off of each individual electrode pattern
C and a signal wiring pattern for supplying a signal to the driving IC on the other side of the driving IC, and a conductive path for the common electrode pattern and the signal wiring pattern on the back surface thereof. The circuit board has a plurality of connection patterns corresponding to each land pattern on the back surface side of the element substrate, a wiring pattern that is conductive to the connection pattern, and The circuit board is provided with a plurality of terminals that are electrically connected to the wiring pattern and that are disposed on the other side of the circuit board and that are disposed on the other side of the circuit board. Each of the connection patterns of the substrate is characterized in that they are connected to each other by a conductive connection means.

【0011】上記素子基板と上記回路基板とは、上記ラ
ンドパターンと上記接続用パターンとを相互に導電性接
続手段によって接続することにより、積層状に連結する
ことができる(請求項2)。
The element substrate and the circuit board can be connected in a laminated manner by connecting the land pattern and the connecting pattern to each other by a conductive connecting means (claim 2).

【0012】上記導電経路は、スルーホール、VIAホ
ールまたは/および素子基板側面に形成された導電手段
とすることができる(請求項3)。
The conductive path may be a through hole, a VIA hole, and / or a conductive means formed on the side surface of the element substrate (claim 3).

【0013】上記導電性接続手段は、ハンダ、導電性接
着材、または導電性ペーストを塗布・焼成したものとす
ることができる(請求項4)。
The conductive connecting means may be solder, a conductive adhesive, or a conductive paste applied and fired (claim 4).

【0014】上記被駆動素子は、発熱素子とすれば、上
記電子部品は、サーマルプリントヘッドとしての構成と
なる(請求項5)。
If the driven element is a heating element, the electronic component has a structure as a thermal print head (claim 5).

【0015】この場合、上記素子基板と上記回路基板
は、ともに線膨張率が同程度の基板材料を用い(請求項
6)、かつ、上記回路基板と上記素子基板との間のすき
まには、シリコンコンパウンド等の伝熱性が良好な絶縁
部材を介装することが望ましい(請求項7,8)。
In this case, both the element board and the circuit board are made of board materials having a similar linear expansion coefficient (claim 6), and the clearance between the circuit board and the element board is: It is desirable to interpose an insulating member having a good heat transfer property such as a silicon compound (claims 7 and 8).

【0016】請求項9に記載した発明は、請求項1に記
載した電子部品の製造方法であって、その表面に、この
基板の一側方の縁に沿って複数配列された被駆動素子、
各被駆動素子と共通的に導通するようにして被駆動素子
の配列の一側方において帯状に延びるコモン電極パター
ン、被駆動素子の配列の他側方において各被駆動素子に
個別的に導通する個別電極パターン、各個別電極パター
ンを入・切制御する駆動IC、および、この駆動ICに
対してさらに他側方において上記駆動ICに信号を供給
する信号配線パターンを備えているとともに、その裏面
に、上記コモン電極パターンおよび上記信号配線パター
ンに対して導電経路を介して導通する複数のランドパタ
ーンを備えた素子基板と、素子基板の裏面側の各ランド
パターンと対応する複数の接続用パターン、この接続用
パターンに導通する配線パターン、および、この配線パ
ターンに導通し、この回路基板の他側方において上記素
子基板の他側方へのはみ出し部に配置された複数の端子
を備えた回路基板とを、上記ランドパターンと上記接続
用パターンとを相互に導電性接続手段によって接続する
ことにより、積層状に連結することを特徴とする。
According to a ninth aspect of the present invention, there is provided a method for manufacturing an electronic component according to the first aspect, wherein a plurality of driven elements are arranged on a surface of the substrate along one side edge of the substrate.
A common electrode pattern extending in a strip shape on one side of the array of driven elements so as to be electrically connected to each driven element, and individually connected to each driven element on the other side of the array of driven elements. An individual electrode pattern, a drive IC for controlling ON / OFF of each individual electrode pattern, and a signal wiring pattern for supplying a signal to the drive IC on the other side of the drive IC are provided on the back surface thereof An element substrate having a plurality of land patterns electrically connected to the common electrode pattern and the signal wiring pattern through a conductive path, and a plurality of connection patterns corresponding to the land patterns on the back surface side of the element substrate, A wiring pattern that conducts to the connection pattern, and to the other side of this circuit board that conducts to this wiring pattern and to the other side of the element substrate And a circuit board having a plurality of terminals arranged in protruding portions, by connecting the mutually electrically conductive connection means between the land pattern and the connecting patterns, characterized in that connected in layers.

【0017】この方法において、上記回路基板の各接続
用パターン上にクリームハンダを印刷塗布した後、上記
接続用パターンに上記ランドパターンを重ねるようにし
て上記回路基板上に上記素子基板を重ね、これを加熱炉
に導入の後、冷却することにより、上記回路基板と上記
素子基板とを積層状に連結することができる(請求項1
0)。
In this method, cream solder is printed and applied on each connection pattern of the circuit board, and then the element board is overlaid on the circuit board so that the land pattern is overlaid on the connection pattern. After being introduced into the heating furnace, the circuit board and the element board can be connected in a laminated manner by cooling.
0).

【0018】本願の請求項1に記載した電子部品は、被
駆動素子が形成された素子基板と、回路基板との二重基
板構造となっている。したがって、被駆動素子と導通さ
せるべき配線パターンの多くを、回路基板上に形成する
ことができ、素子基板の平面形状を小型化することがで
きる。また、素子基板上の配線パターンと回路基板上の
配線パターンとの導通は、素子基板の厚み方向に延びる
導電経路、ランドパターン、導電性接続手段によってと
られており、したがって、回路基板上の素子基板に隠れ
る部位に配線パターンを形成しても何ら差し支えなく、
その結果、回路基板の平面的形状を素子基板よりも大き
くする必要がなくなる。以上のことから、本願発明の電
子部品は、全体として、その平面的形状を小型化するこ
とができる。
The electronic component according to claim 1 of the present application has a double substrate structure including an element substrate on which a driven element is formed and a circuit board. Therefore, most of the wiring patterns to be electrically connected to the driven element can be formed on the circuit board, and the planar shape of the element board can be reduced. Further, the electrical connection between the wiring pattern on the element substrate and the wiring pattern on the circuit board is established by the conductive path extending in the thickness direction of the element substrate, the land pattern, and the conductive connecting means. There is no problem even if a wiring pattern is formed on the part hidden by the board,
As a result, it becomes unnecessary to make the planar shape of the circuit board larger than that of the element substrate. From the above, the electronic component of the present invention can be miniaturized in its planar shape as a whole.

【0019】また、請求項2および請求項9にあるよう
に、本願発明の電子部品およびその製造方法において
は、回路基板上の配線パターンと、素子基板の裏面のラ
ンドパターンとを接続する導電性接続手段は、回路基板
と素子基板間の電気的導通を図る機能と、回路基板と素
子基板とを積層上に連結する機能とを兼ね備える。した
がって、構造が簡単となるとともに、両基板を連結する
特別な手段が不要となり、組立て工数がそれだげ簡略化
される。
Further, as described in claims 2 and 9, in the electronic component and the method for manufacturing the same of the present invention, a conductive material for connecting the wiring pattern on the circuit board and the land pattern on the back surface of the element substrate. The connecting means has both the function of achieving electrical conduction between the circuit board and the element substrate and the function of connecting the circuit board and the element substrate on the stacked layers. Therefore, the structure is simplified, and no special means for connecting the two substrates is required, and the number of assembling steps is further simplified.

【0020】とりわけ、請求項10のように、いわゆる
リフローハンダ法によって素子基板の裏面ランドパター
ンと回路基板上の配線パターン間の接続を図るようにす
れば、単一の工程ですべての電気的接続部の接続が完了
し、製造工程が著しく簡略化される。
In particular, if the connection between the land pattern on the back surface of the element substrate and the wiring pattern on the circuit board is achieved by the so-called reflow soldering method as in the tenth aspect, all the electrical connections can be made in a single process. The connection of parts is completed and the manufacturing process is significantly simplified.

【0021】本願発明のその他の特徴および利点は、図
面を参照して以下に行う詳細な説明から、より明らかと
なろう。
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the drawings.

【0022】[0022]

【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照して具体的に説明する。なお、図に示す実施
例は、本願発明をライン型サーマルプリントヘッド1に
適用した例である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The preferred embodiments of the present invention will be described below.
A specific description will be given with reference to the drawings. The embodiment shown in the drawing is an example in which the present invention is applied to the line type thermal print head 1.

【0023】図1および図2に示すように、本例のサー
マルプリントヘッド1は、上位の素子基板2と、下位の
回路基板3との二重基板構造をもっている。素子基板2
は、アルミナセラミックなどの絶縁材料基板上に、蓄熱
ガラスグレーズ槽(図示略)を介して、基板一側縁2a
に沿って直線状に延びる被駆動素子としての発熱素子列
4、各発熱素子に共通的に導通するようにして発熱素子
例と基板一側縁2aとの間の領域に帯状に延びるコモン
電極パターン5、上記発熱素子列4を挟んで基板他側2
b方において各発熱素子に個別的に導通する微細な個別
電極パターン6が形成されるとともに、上記個別電極パ
ターン6を入・切制御する複数個の駆動IC7を搭載し
て大略形成される。
As shown in FIGS. 1 and 2, the thermal print head 1 of this example has a double substrate structure including an upper element substrate 2 and a lower circuit substrate 3. Element substrate 2
Is placed on an insulating material substrate such as alumina ceramics via a heat storage glass glaze tank (not shown) and is provided on one side edge 2a of the substrate.
A heating element row 4 as a driven element extending linearly along the common electrode pattern extending in a strip shape in a region between the example heating element and one side edge 2a of the substrate so as to be commonly conducted to each heating element. 5, the other side 2 of the substrate with the heating element row 4 interposed therebetween
In the direction b, a fine individual electrode pattern 6 which is individually conducted to each heating element is formed, and a plurality of drive ICs 7 for controlling the on / off of the individual electrode pattern 6 are mounted and are generally formed.

【0024】素子基板2上における駆動IC7よりも基
板他側2b方の領域には、駆動IC7に信号を供給する
ための信号配線パターン8が形成される。各配線パター
ンは、基板材料に金等の導電性金属被膜を形成した後、
エッチング処理を施すなどして形成される。また、コモ
ン電極パターン5は導電性金属被膜の上に銀ペーストあ
るいは銀・パラジウムペーストを用いて印刷・焼成する
ことにより、形成される。
A signal wiring pattern 8 for supplying a signal to the driving IC 7 is formed in a region on the element substrate 2 which is on the other side 2b of the substrate with respect to the driving IC 7. For each wiring pattern, after forming a conductive metal coating such as gold on the substrate material,
It is formed by performing etching processing or the like. The common electrode pattern 5 is formed by printing and firing a silver paste or a silver / palladium paste on the conductive metal film.

【0025】ただし、本願発明の場合、上記素子基板2
上に形成されるコモン電極パターン5は、それ自体によ
って必要な電流容量を確保するべく太幅化したり、厚肉
化したりする必要はなく、細幅状としておいて差し支え
ない。
However, in the case of the present invention, the element substrate 2 is used.
The common electrode pattern 5 formed above does not need to be thickened or thickened in order to secure the necessary current capacity by itself, and may have a narrow width.

【0026】上記素子基板2にはまた、上記コモン電極
パターン5と、裏面側に形成したランドパターン9との
間を導通させるためのスルーホール(あるいはVIAホ
ール)10が、等間隔複数箇所に形成されている。この
スルーホール10は、基板に開けた貫通孔内壁に導電材
料ペーストを吸引によって塗布し、かつ焼成するという
公知の手法によって簡単に形成することができる。ま
た、素子基板2の裏面のランドパターン9は、導電材料
ペーストを用いた厚膜印刷法によって簡単に形成するこ
とができる。
Through holes (or VIA holes) 10 for electrically connecting the common electrode pattern 5 and the land pattern 9 formed on the back surface are formed in the element substrate 2 at a plurality of equal intervals. Has been done. The through hole 10 can be easily formed by a known method in which the conductive material paste is applied to the inner wall of the through hole formed in the substrate by suction and then baked. Further, the land pattern 9 on the back surface of the element substrate 2 can be easily formed by a thick film printing method using a conductive material paste.

【0027】さらに、本実施例においては、基板他側2
b方に配置される信号配線パターン8についても、複数
箇所のスルーホール10を介して裏面ランドパターン9
に導通させている。なお、上記素子基板2の表面は、ガ
ラス保護層11によって覆われる。
Further, in this embodiment, the other side 2 of the substrate
Also for the signal wiring pattern 8 arranged in the direction b, the back surface land pattern 9 is provided via the through holes 10 at a plurality of locations.
It is conducted to. The surface of the element substrate 2 is covered with the glass protective layer 11.

【0028】一方、回路基板3は、上記素子基板2と同
様、アルミナセラミック等の絶縁材料が用いられ、その
上面に、上記素子基板2上のコモン電極パターン5と平
面的に対応するようにして、補助コモン電極パターン1
2が、たとえば、導電材料ペーストを用いた厚膜印刷法
によって形成される。なお、回路基板3の場合、上記補
助コモン電極パターン12の両端部12a,12aは、
基板の他側方の端子13まで延ばされている。また、上
記素子基板2において信号配線パターン8に対して形成
されたスルーホール10ないしランドパターン9と平面
的に対応するようにして、回路基板他側方の端子13に
つながる複数本の配線パターン14が、同じく厚膜印刷
法によって形成されている。なお、すべての端子13
は、回路基板3における、素子基板2の他側方へのはみ
出し部に並べて配置されている。
On the other hand, the circuit board 3 is made of an insulating material such as alumina ceramic as in the case of the element board 2, and its upper surface is made to correspond to the common electrode pattern 5 on the element board 2 in plan view. , Auxiliary common electrode pattern 1
2 is formed by, for example, a thick film printing method using a conductive material paste. In the case of the circuit board 3, both ends 12a and 12a of the auxiliary common electrode pattern 12 are
It extends to the terminal 13 on the other side of the substrate. In addition, a plurality of wiring patterns 14 connected to the terminals 13 on the other side of the circuit board are provided so as to planarly correspond to the through holes 10 or the land patterns 9 formed on the signal wiring pattern 8 on the element substrate 2. Is also formed by the thick film printing method. In addition, all terminals 13
Are arranged side by side in the protruding portion of the circuit board 3 to the other side of the element substrate 2.

【0029】上記の回路基板3と素子基板2とは、素子
基板2の裏面の各ランドパターン9と、これと対応する
回路基板3上の配線パターン12,14間をたとえばハ
ンダや導電性接着剤、あるいは導電材料ペーストの塗布
・焼成等の導電性接続手段15によって連結することに
より、相互積層状に連結される。たとえば、ハンダリフ
ローの手法によって両基板2,3を連結するには、ま
ず、回路基板3上の配線パターン12,14の所定の部
位にクリームハンダを印刷等により塗布し、そして、こ
の回路基板3上に素子基板2を位置決めしながら搭載
し、この積層物を加熱炉に導入し、かつ冷却するという
公知の手法がとられる。このようにすると、各電気的接
続部が、一括して確実に形成され、サーマルプリントヘ
ッドとして電気的信頼性が向上する。
The circuit board 3 and the element substrate 2 are formed by, for example, soldering or a conductive adhesive between each land pattern 9 on the back surface of the element substrate 2 and the corresponding wiring patterns 12, 14 on the circuit board 3. Alternatively, they are connected to each other in a laminated manner by connecting them by the conductive connecting means 15 such as coating and firing of a conductive material paste. For example, in order to connect the two boards 2 and 3 by the solder reflow method, first, cream solder is applied to a predetermined portion of the wiring patterns 12 and 14 on the circuit board 3 by printing or the like, and then the circuit board 3 is formed. A well-known method is adopted in which the element substrate 2 is mounted while being positioned thereon, and this laminate is introduced into a heating furnace and cooled. In this way, the electrical connection parts are collectively and reliably formed, and the electrical reliability of the thermal print head is improved.

【0030】本実施例においては、基板一側2a方にお
いて、コモン電極パターン5に関連して複数箇所におい
て両基板2,3が導電性接続手段15によって連結さ
れ、基板他側2b方において、信号配線パターン8に関
連して複数箇所において両基板2,3が導電性接続手段
15によって連結されるので、両基板を機械的に連結す
る他の手段を講じることなく、上記ハンダ等の導電性接
続手段のみをもってして、両基板の積層状態での一体化
を図ることができ、製造工数および部品点数を削減する
ことができる。
In the present embodiment, the two substrates 2 and 3 are connected by the conductive connecting means 15 at a plurality of locations in relation to the common electrode pattern 5 on the one side 2a of the substrate, and the signal is provided on the other side 2b of the substrate. Since the boards 2 and 3 are connected by the conductive connecting means 15 at a plurality of locations in relation to the wiring pattern 8, the conductive connection such as the solder can be made without any other means for mechanically connecting the boards. By using only the means, both substrates can be integrated in a laminated state, and the number of manufacturing steps and the number of parts can be reduced.

【0031】以上の構成において、回路基板3の信号端
子13から入力される信号は、配線パターン14、導電
性接続手段15、ランドパターン9、スルーホール1
0、信号配線パターン8を介して各駆動IC7に導入さ
れ、各駆動IC7は、かかる信号にしたがって個別電極
パターン6を入・切制御する。入状態となった個別信号
パターン6に導通する発熱素子は、コモン電極パターン
5からの電流供給を受けて個別に発熱する。コモン電極
パターン5には、回路基板3上の補助コモン電極パター
ン12、導電性接続手段15、素子基板2のランドパタ
ーン9、スルーホール10を介して電流が供給される。
In the above structure, the signal input from the signal terminal 13 of the circuit board 3 is the wiring pattern 14, the conductive connecting means 15, the land pattern 9, the through hole 1.
0, it is introduced into each drive IC 7 through the signal wiring pattern 8, and each drive IC 7 controls the on / off of the individual electrode pattern 6 according to the signal. The heating elements that are electrically connected to the individual signal pattern 6 in the ON state receive the current supplied from the common electrode pattern 5 and individually generate heat. A current is supplied to the common electrode pattern 5 through the auxiliary common electrode pattern 12, the conductive connecting means 15, the land pattern 9 of the element substrate 2, and the through hole 10 on the circuit board 3.

【0032】したがって、素子基板2上のコモン電極パ
ターン5が細幅薄肉状であって、それ自体の電流容量が
小さくても、回路基板3上の補助コモン電極パターン1
2ないしスルーホール10からの充分な電流が流れるの
で、コモン電極パターン5の中央部での電圧ドロップを
最小とすることができ、この電圧ドロップに起因する印
字品質の低下を都合よく回避することができる。
Therefore, even if the common electrode pattern 5 on the element substrate 2 is thin and thin and its current capacity is small, the auxiliary common electrode pattern 1 on the circuit board 3 is small.
Since a sufficient current flows from 2 to the through hole 10, the voltage drop at the central portion of the common electrode pattern 5 can be minimized, and the deterioration of the print quality due to this voltage drop can be conveniently avoided. it can.

【0033】図1および図2から明らかなように、サー
マルプリントヘッド1を形成するに必要な配線を素子基
板2と回路基板3とに分けて形成していること、素子基
板2に形成されるコモン電極パターン5は細幅でよいこ
と、回路基板3に形成される補助コモン電極パターン1
2は素子基板2のコモン電極パターン5と平面的に重合
するように形成してよく、したがって、回路基板3を素
子基板2よりも必要以上に大きく形成しなくてよいこ
と、等が総合して、本実施例では、基板幅方向寸法を大
幅に短縮したサーマルプリントヘッドが達成される。
As is apparent from FIGS. 1 and 2, the wiring necessary for forming the thermal print head 1 is formed separately on the element substrate 2 and the circuit substrate 3, and the wiring is formed on the element substrate 2. The common electrode pattern 5 may be thin, and the auxiliary common electrode pattern 1 formed on the circuit board 3
2 may be formed so as to overlap with the common electrode pattern 5 of the element substrate 2 in a plane, and therefore the circuit board 3 need not be formed larger than the element substrate 2 than necessary. In this embodiment, a thermal print head having a significantly reduced dimension in the substrate width direction is achieved.

【0034】また、図2に表れているように、回路基板
3と素子基板2との間のすきまには、熱伝導性が良い絶
縁性部材16を介装しておくと、回路基板からの熱放散
をより促進することができるので好都合である。このよ
うな絶縁性部材としては、たとえばシリコンコンパウン
ドがある。
Further, as shown in FIG. 2, if an insulating member 16 having good thermal conductivity is provided in the clearance between the circuit board 3 and the element substrate 2, the circuit board 3 and the element board 2 are separated from the circuit board. This is advantageous because heat dissipation can be further promoted. An example of such an insulating member is a silicon compound.

【0035】さらに、素子基板2と回路基板3とは、と
もにアルミナセラミック等の線膨張係数の小さい材料を
用いて形成することが、バイメタル効果に起因するサー
マルプリントヘッドの反り、ハンダ等の導電性接続手段
15による接続部への熱応力集中を避ける上で望まし
い。このような条件を満たす他の基板構成材料として
は、図3に示すように、42アロイなどの低線膨張率の
金属板材を芯材17として、その表面に絶縁樹脂被膜1
8を形成し、その上に銅や金などの導電性金属被膜から
なる配線パターン19をエッチング等のパターニング手
法を用いて形成したものがあげられる。
Further, it is preferable that both the element substrate 2 and the circuit board 3 are formed by using a material having a small linear expansion coefficient such as alumina ceramic, and the thermal print head is warped due to the bimetal effect, and the conductivity such as solder is caused. It is desirable to avoid the concentration of thermal stress on the connecting portion by the connecting means 15. As another substrate constituent material satisfying such a condition, as shown in FIG. 3, a metal plate material having a low linear expansion coefficient such as 42 alloy is used as the core material 17, and the insulating resin film 1 is formed on the surface thereof.
8 is formed, and a wiring pattern 19 made of a conductive metal film such as copper or gold is formed thereon by a patterning method such as etching.

【0036】図4は、上記の実施例と基本的構成を同じ
くするサーマルプリントヘッド1において、素子基板2
上のコモン電極パターン5と裏面ランドパターン9とを
電気的に導通する他の手法を示している。すなわち、こ
の例では、上述の実施例のようにスルーホール10によ
る手法に代え、素子基板2の一側面に導電性被膜10a
を形成し、これを表面側のコモン電極パターン5と裏面
側ランドパターン9とに導通させるという手法を採用し
ている。この導電性被膜10aは、銀ペースト、あるい
は銀・パラジウムペーストを塗布・焼成することによ
り、簡単に形成することができる。この導電性被膜10
aは、素子基板2の一側面に、基板全長にわたって形成
するほか、ところどころ離散的に形成してもよい。な
お、図4において、符号20は、上記導電性被膜10a
を覆う絶縁樹脂保護層である。
FIG. 4 shows a thermal print head 1 having the same basic structure as that of the above-described embodiment, including an element substrate 2
Another method of electrically connecting the upper common electrode pattern 5 and the back surface land pattern 9 is shown. That is, in this example, the conductive film 10a is formed on one side surface of the element substrate 2 instead of the method using the through hole 10 as in the above-described embodiment.
Is formed and is electrically connected to the common electrode pattern 5 on the front surface side and the land pattern 9 on the back surface side. The conductive coating 10a can be easily formed by applying and firing a silver paste or a silver / palladium paste. This conductive coating 10
The a may be formed on one side surface of the element substrate 2 over the entire length of the substrate, or may be formed discretely here and there. In FIG. 4, reference numeral 20 indicates the conductive film 10a.
Is an insulating resin protective layer for covering.

【0037】この例についても、上述した実施例と同様
の作用効果を期待できることは、あらためて説明するま
でもなく、あきらかであろう。
It is obvious, of course, that this example can be expected to have the same operational effects as those of the above-mentioned embodiment, without needing to explain it again.

【0038】もちろん、この発明の範囲は上述した実施
例に限定されるものではない。図に示す実施例は、素子
基板と回路基板とにより二重基板構造としているが、サ
ーマルプリントヘッドを構成する場合、放熱性能を高め
る等のために、上記二重基板構造のヘッドをアルミニウ
ムなどでできた放熱板上に貼着搭載することも、もちろ
ん本願発明の範囲である。
Of course, the scope of the present invention is not limited to the above embodiments. Although the embodiment shown in the figure has a double substrate structure composed of an element substrate and a circuit board, when a thermal print head is configured, the head having the double substrate structure is made of aluminum or the like in order to improve heat dissipation performance. It is of course within the scope of the present invention to attach and mount it on the resulting heat dissipation plate.

【0039】また、上述の実施例は、素子基板2に形成
するべき被駆動素子が発熱素子列4であるサーマルプリ
ントヘッドに本願発明を適用した例であるが、被駆動素
子としてLEDアレイチップを列状配置して形成される
LEDプリントヘッド、被駆動素子としてイメージセン
サアレイチップを列状配置して形成されるイメージセン
サにも本願発明の二重基板構造を適用しうる。
The above-described embodiment is an example in which the present invention is applied to the thermal print head in which the driven element to be formed on the element substrate 2 is the heating element array 4, but an LED array chip is used as the driven element. The dual substrate structure of the present invention can be applied to LED print heads arranged in rows and image sensors formed by arranging image sensor array chips as driven elements in rows.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の実施例の分解斜視図である。FIG. 1 is an exploded perspective view of an embodiment of the present invention.

【図2】図1に示す実施例の断面図である。2 is a cross-sectional view of the embodiment shown in FIG.

【図3】基板の他の形成例をを示す断面図である。FIG. 3 is a cross-sectional view showing another example of forming a substrate.

【図4】本願発明の他の実施例の断面である。FIG. 4 is a cross section of another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 サーマルプリントヘッド 2 素子基板 3 回路基板 4 発熱素子列 5 コモン配線パターン 6 個別電極パターン 9 ランドパターン 10 スルーホール 12 補助コモン電極パターン 14 配線パターン 15 導電性接続手段 1 Thermal print head 2 element substrate 3 circuit board 4 heating element array 5 Common wiring pattern 6 Individual electrode pattern 9 land patterns 10 through holes 12 Auxiliary common electrode pattern 14 wiring pattern 15 Conductive connection means

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B41J 2/335 H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) B41J 2/335 H01L 23/12

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路基板と、この回路基板上に積層する
ように配置された素子基板とを備えた電子部品であっ
て、 上記素子基板は、その表面に、この基板の一側方の縁に
沿って複数配列された被駆動素子と、各被駆動素子と共
通的に導通するようにして被駆動素子の配列の一側方に
おいて帯状に延びるコモン電極パターンと、被駆動素子
の配列の他側方において各被駆動素子に個別的に導通す
る個別電極パターンと、各個別電極パターンを入・切制
御する駆動ICと、この駆動ICに対してさらに他側方
において上記駆動ICに信号を供給する信号配線パター
ンとを備えているとともに、その裏面に、上記コモン電
極パターンおよび上記信号配線パターンに対して導電経
路を介して導通する複数のランドパターンを備えてお
り、 上記回路基板は、素子基板の裏面側の各ランドパターン
と対応する複数の接続用パターンと、この接続用パター
ンに導通する配線パターンと、この配線パターンに導通
し、この回路基板の他側方において上記素子基板の他側
方へのはみ出し部に配置された複数の端子とを備えてお
り、 上記素子基板の裏面側ランドパターンと上記回路基板
接続用パターンとは、相互に導電性接続手段によっ
て接続されていることを特徴とする、電子部品。
1. A circuit board and a laminate on the circuit board.
Is an electronic component that has an element substrate arranged in
Te, the element substrate, on the surface, the edge of one side of the substrate
A plurality of driven elements arranged along
One side of the array of driven elements so that
Common electrode pattern extending in strips and driven elements
In the other side of the arrangement, the elements are individually conducted to each driven element.
Individual electrode patterns that can be turned on and off
Controlling the driving IC and further side to this driving IC
Wiring pattern for supplying a signal to the drive IC in
And the common electric
Conductive traces for the pole pattern and the signal wiring pattern
It is equipped with multiple land patterns that conduct through the paths.
The above-mentioned circuit board consists of land patterns on the back side of the element board.
Multiple connection patterns corresponding to
To a wiring pattern that is electrically connected to the
The other side of the element board on the other side of the circuit board.
With a plurality of terminals arranged on the protruding portion toward
According to another aspect of the present invention, there is provided an electronic component, wherein the back surface side land patterns of the element substrate and the connection patterns of the circuit board are connected to each other by conductive connecting means.
【請求項2】 上記素子基板と上記回路基板とは、上記
ランドパターンと上記接続用パターンとを相互に導電性
接続手段によって接続することにより、積層状に連結さ
れている、請求項1に記載の電子部品。
Wherein the above element substrate and the circuit board, by connecting the mutually electrically conductive connection means between the land pattern and the connecting patterns are connected in layers, according to claim 1 Electronic components.
【請求項3】 上記導電経路は、スルーホール、VIA
ホールまたは/および素子基板側面に形成された導電手
段である、請求項1または2に記載の電子部品。
3. The conductive path is a through hole, a VIA.
The electronic component according to claim 1, which is a conductive means formed on the side surface of the hole or / and the element substrate.
【請求項4】 上記導電性接続手段は、ハンダ、導電性
接着材、または導電性ペーストを塗布・焼成したもので
ある、請求項1ないし3のいずれかに記載の電子部品。
Wherein said conductive connection means is a solder, conductive adhesive, or a conductive paste obtained by coating and firing, electronic component according to any one of claims 1 to 3.
【請求項5】 上記被駆動素子は、発熱素子である、請
求項1ないし4のいずれかに記載の電子部品。
5. The driven element is a heating element,
The electronic component according to any one of claims 1 to 4.
【請求項6】 上記素子基板と上記回路基板は、ともに
線膨張率が同程度の基板材料を用いて形成されている、
請求項5に記載の電子部品。
6. The element substrate and the circuit board are both
It is formed by using a substrate material having a linear expansion coefficient of the same degree,
The electronic component according to claim 5.
【請求項7】 上記回路基板と上記素子基板との間のす
きまには、伝熱性が良好な絶縁部材が介装されている、
請求項5または6に記載の電子部品。
7. A spacer between the circuit board and the element board.
An insulating member having good heat conductivity is interposed in the gap,
The electronic component according to claim 5.
【請求項8】 上記絶縁部材は、シリコンコンパウンド
である、請求項7に記載の電子部品。
8. The insulating member is a silicone compound.
The electronic component according to claim 7, which is
【請求項9】 その表面に、この基板の一側方の縁に沿
って複数配列された被駆動素子、各被駆動素子と共通的
に導通するようにして被駆動素子の配列の一側方におい
て帯状に延びるコモン電極パターン、被駆動素子の配列
の他側方において各被駆動素子に個別的に導通する個別
電極パターン、各個別電極パターンを入・切制御する駆
動IC、および、この駆動ICに対してさらに他側方に
おいて上記駆動ICに信号を供給する信号配線パターン
を備えているとともに、その裏面に、上記コモン電極パ
ターンおよび上記信号配線パターンに対して導電経路を
介して導通する複数のランドパターンを備えた素子基板
と、素子基板の裏面側の各ランドパターンと対応する複数の
接続用パターン、この接続用パターンに導通する配線パ
ターン、 および、この配線パターンに導通し、この回路
基板の他側方において上記素子基板の他側方へのはみ出
し部に配置された複数の端子を備えた回路基板とを、 上記ランドパターンと上記接続用パターンとを相互に導
電性接続手段によって接続することにより、積層状に連
結することを特徴とする、電子部品の製造方法。
9. The surface of the substrate along one side edge thereof.
Driven elements arranged in a plurality, common to each driven element
To one side of the array of driven elements so that
Common electrode pattern that extends in a strip shape, array of driven elements
Individually connected to each driven element on the other side
Driving to control ON / OFF of the electrode pattern and each individual electrode pattern
Moving IC and further to the side of this driving IC
Signal wiring pattern for supplying a signal to the drive IC
And the common electrode pad on the back side.
A conductive path for the turn and the signal wiring pattern
An element substrate having a plurality of land patterns that are electrically connected via the
The connection pattern and the wiring pattern that conducts to this connection pattern.
Turn and conduct to this wiring pattern, this circuit
Protrusion to the other side of the element board on the other side of the board
A circuit board having a plurality of terminals arranged in the bent portion is used to guide the land pattern and the connection pattern to each other.
By connecting with an electrical connection means
A method for manufacturing an electronic component, which comprises:
【請求項10】 上記回路基板の各接続用パターン上に
クリームハンダを印刷塗布した後、上記接続用パターン
に上記ランドパターンを重ねるようにして上記回路基板
上に上記素子基板を重ね、これを加熱炉に導入の後、冷
却することにより、上記回路基板と上記素子基板とを積
層状に連結する、請求項9に記載の方法。
10. On each connection pattern of the circuit board
After printing and applying cream solder, the above connection pattern
The land pattern on top of the circuit board
After stacking the above element substrate on top of it and introducing it into the heating furnace, cool it down.
The circuit board and the element board by stacking
The method according to claim 9, wherein the methods are connected in layers .
JP29227693A 1993-11-22 1993-11-22 Electronic component and method of manufacturing the same Expired - Fee Related JP3362234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29227693A JP3362234B2 (en) 1993-11-22 1993-11-22 Electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29227693A JP3362234B2 (en) 1993-11-22 1993-11-22 Electronic component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07144424A JPH07144424A (en) 1995-06-06
JP3362234B2 true JP3362234B2 (en) 2003-01-07

Family

ID=17779659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29227693A Expired - Fee Related JP3362234B2 (en) 1993-11-22 1993-11-22 Electronic component and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3362234B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021200401A1 (en) * 2020-04-01 2021-10-07

Also Published As

Publication number Publication date
JPH07144424A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
JP3185204B2 (en) Light emitting device assembly
JP3362234B2 (en) Electronic component and method of manufacturing the same
JPS6221559A (en) Thermal head
JPH0390365A (en) Thermal head
JP5511510B2 (en) Thermal head
JP5489836B2 (en) Thermal head
US4595934A (en) Thermal recording head
JP7481337B2 (en) Thermal Printhead
JPS6225067A (en) Electrode forming method for thermal head
JPH05254164A (en) High density mounting functional device
JP2547861B2 (en) Method of manufacturing thermal head
JP3017158B2 (en) Thermal printhead structure
JP2547470B2 (en) Print head
JP2545077Y2 (en) Chip type resistor
JP2594407B2 (en) Thermal head
JP2523729Y2 (en) Wiring structure of print head substrate
JP3846586B2 (en) Heat dissipation structure of multilayer ceramic substrate
JPS60183752A (en) Long electronic device
JP2535032Y2 (en) Thermal print head
JP3017157B2 (en) Thermal printhead structure
JPH05301359A (en) Structure of split connecting type printing head or split connecting type solid photographic element
JPH05220997A (en) Thermal head and production thereof
JP2762181B2 (en) Print head board
JPH0564906A (en) Thermal print head
JPH06210884A (en) Thermal head

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111025

LAPS Cancellation because of no payment of annual fees