JP3357457B2 - 波形記録表示装置のデータタイミング補正方法 - Google Patents
波形記録表示装置のデータタイミング補正方法Info
- Publication number
- JP3357457B2 JP3357457B2 JP11224894A JP11224894A JP3357457B2 JP 3357457 B2 JP3357457 B2 JP 3357457B2 JP 11224894 A JP11224894 A JP 11224894A JP 11224894 A JP11224894 A JP 11224894A JP 3357457 B2 JP3357457 B2 JP 3357457B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- storage unit
- waveform data
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は波形記録表示装置に関
し、さらに詳しく言えば、アナログ入力チャンネルとロ
ジック入力チャンネルとを有し、それらの各波形を同一
の表示画面上に対比的に表示する際の各波形データのタ
イミング補正方法に関するものである。
し、さらに詳しく言えば、アナログ入力チャンネルとロ
ジック入力チャンネルとを有し、それらの各波形を同一
の表示画面上に対比的に表示する際の各波形データのタ
イミング補正方法に関するものである。
【０００２】
【従来の技術】図５には、アナログ入力端子１とロジッ
ク入力端子２とを備えた波形記録表示装置の従来例が示
されている。これによると、アナログ信号はそのアナロ
グ入力端子１から増幅器１ａを介してＡ／Ｄ変換器１ｂ
に供給され、同Ａ／Ｄ変換器１ｂにてディジタル信号に
変換された後、ＲＡＭ（ランダムアクセスメモリ）など
からなる記憶部３の所定の記憶領域に取り込まれる。こ
れに対して、ロジック信号はそもそもディジタル信号で
あるため、ロジック入力端子２からコンパレータ２ａを
通して記憶部３の所定の記憶領域に取り込まれる。
ク入力端子２とを備えた波形記録表示装置の従来例が示
されている。これによると、アナログ信号はそのアナロ
グ入力端子１から増幅器１ａを介してＡ／Ｄ変換器１ｂ
に供給され、同Ａ／Ｄ変換器１ｂにてディジタル信号に
変換された後、ＲＡＭ（ランダムアクセスメモリ）など
からなる記憶部３の所定の記憶領域に取り込まれる。こ
れに対して、ロジック信号はそもそもディジタル信号で
あるため、ロジック入力端子２からコンパレータ２ａを
通して記憶部３の所定の記憶領域に取り込まれる。
【０００３】このようにして、記憶部３に取り込まれた
各波形データは、波形表示手段４により適宜読み出さ
れ、ＣＲＴやプラズマディスプレイなどからなる表示画
面５に表示される。この場合、波形表示手段４はＣＰＵ
（中央処理ユニット）からなり、アナログ入力端子１と
ロジック入力端子２から同時に入力信号が取り込まれた
場合、オペレータからの指示により、ＣＰＵ４は表示画
面５にアナログ波形とロジック波形とを重ねて表示した
り、もしくは表示画面５を上下に分割し、その分割画面
にアナログ波形とロジック波形とを対比的に表示する。
各波形データは、波形表示手段４により適宜読み出さ
れ、ＣＲＴやプラズマディスプレイなどからなる表示画
面５に表示される。この場合、波形表示手段４はＣＰＵ
（中央処理ユニット）からなり、アナログ入力端子１と
ロジック入力端子２から同時に入力信号が取り込まれた
場合、オペレータからの指示により、ＣＰＵ４は表示画
面５にアナログ波形とロジック波形とを重ねて表示した
り、もしくは表示画面５を上下に分割し、その分割画面
にアナログ波形とロジック波形とを対比的に表示する。
【０００４】
【発明が解決しようとする課題】ところで、入力信号を
取り込むサンプリング速度があまり速くない場合には、
アナログ入力とロジック入力の信号伝達経路の違いによ
るデータ間の時間的遅延は特には問題とならない。
取り込むサンプリング速度があまり速くない場合には、
アナログ入力とロジック入力の信号伝達経路の違いによ
るデータ間の時間的遅延は特には問題とならない。
【０００５】しかしながら、サンプリング速度を速くす
ると、信号伝達経路の違いによる影響が顕著になり、ア
ナログ入力とロジック入力との間で時間遅延による波形
データのずれが生ずることになる。すなわち、アナログ
入力はＡ／Ｄ変換器１ｂを通される分、ロジック入力よ
りも時間的に遅れて記憶部３に取り込まれることにな
る。これを防止するには、ロジック入力系に遅延線（デ
ィレーライン）を入れればよいのであるが、遅延線によ
る場合、リニアな調整が困難であり、サンプリング速度
に応じて適切なものを選択しなければならない、という
問題がある。
ると、信号伝達経路の違いによる影響が顕著になり、ア
ナログ入力とロジック入力との間で時間遅延による波形
データのずれが生ずることになる。すなわち、アナログ
入力はＡ／Ｄ変換器１ｂを通される分、ロジック入力よ
りも時間的に遅れて記憶部３に取り込まれることにな
る。これを防止するには、ロジック入力系に遅延線（デ
ィレーライン）を入れればよいのであるが、遅延線によ
る場合、リニアな調整が困難であり、サンプリング速度
に応じて適切なものを選択しなければならない、という
問題がある。
【０００６】本発明は、このような課題を解決するため
になされたもので、その目的は、アナログ入力波形とロ
ジック入力波形の信号伝達経路の相違に基づく時間的な
ずれをサンプリング速度に応じて自動的に補正すること
ができるようにした波形記録表示装置のデータタイミン
グ補正方法を提供することにある。
になされたもので、その目的は、アナログ入力波形とロ
ジック入力波形の信号伝達経路の相違に基づく時間的な
ずれをサンプリング速度に応じて自動的に補正すること
ができるようにした波形記録表示装置のデータタイミン
グ補正方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アナログ信号をＡ／Ｄ変換器を介してデ
ィジタル信号に変換して取り込むアナログ入力部と、ロ
ジック信号をコンパレータを介して取り込むロジック入
力部と、上記アナログ入力部および上記ロジック入力部
からの各波形データをそれぞれ所定の記憶領域に記憶す
る記憶部と、同記憶部から上記各波形データを読み出し
て同一の表示画面上に対比的に表示させる波形表示手段
とを備えてなる波形記録表示装置において、同一の波形
信号を上記アナログ入力部と上記ロジック入力部を介し
て上記記憶部に記憶させ、そのときの各波形データの時
間的なずれを測定レンジにより決められている各サンプ
リング速度について予め測定してその時間的なずれを補
正データとして保持しておき、以後は同補正データに基
づいて上記各波形データの時間的なずれを補正するよう
にしたことを特徴としている。
め、本発明は、アナログ信号をＡ／Ｄ変換器を介してデ
ィジタル信号に変換して取り込むアナログ入力部と、ロ
ジック信号をコンパレータを介して取り込むロジック入
力部と、上記アナログ入力部および上記ロジック入力部
からの各波形データをそれぞれ所定の記憶領域に記憶す
る記憶部と、同記憶部から上記各波形データを読み出し
て同一の表示画面上に対比的に表示させる波形表示手段
とを備えてなる波形記録表示装置において、同一の波形
信号を上記アナログ入力部と上記ロジック入力部を介し
て上記記憶部に記憶させ、そのときの各波形データの時
間的なずれを測定レンジにより決められている各サンプ
リング速度について予め測定してその時間的なずれを補
正データとして保持しておき、以後は同補正データに基
づいて上記各波形データの時間的なずれを補正するよう
にしたことを特徴としている。
【０００８】この場合、この補正データによる補正は、
上記記憶部から上記各波形データを読み出して上記表示
画面に表示する際に行なってもよいし、これとは反対
に、上記アナログ入力部および上記ロジック入力部から
の各波形データを上記記憶部に記憶させる際にその時間
的なずれを補正するようにしてもよい。なお、上記補正
データによる上記各波形データの時間的ずれ補正は、上
記記憶部に対する読出しアドレスもしくは書込みアドレ
スを変更することにより行なわれる。
上記記憶部から上記各波形データを読み出して上記表示
画面に表示する際に行なってもよいし、これとは反対
に、上記アナログ入力部および上記ロジック入力部から
の各波形データを上記記憶部に記憶させる際にその時間
的なずれを補正するようにしてもよい。なお、上記補正
データによる上記各波形データの時間的ずれ補正は、上
記記憶部に対する読出しアドレスもしくは書込みアドレ
スを変更することにより行なわれる。
【０００９】
【作用】記憶部にはアナログ波形データ用の第１記憶領
域とロジック波形データ用の第２記憶領域が用意されて
おり、同一の波形信号をアナログ入力部とロジック入力
部を介してその第１記憶領域と第２記憶領域とに書き込
む場合、各波形データ間に時間的なずれがあると、その
ずれは個々のデータが書き込まれる各記憶領域のアドレ
スの差に現れる。
域とロジック波形データ用の第２記憶領域が用意されて
おり、同一の波形信号をアナログ入力部とロジック入力
部を介してその第１記憶領域と第２記憶領域とに書き込
む場合、各波形データ間に時間的なずれがあると、その
ずれは個々のデータが書き込まれる各記憶領域のアドレ
スの差に現れる。
【００１０】すなわち、各波形データに時間的なずれが
ない場合には、その各波形データはともに第１記憶領域
と第２記憶領域の例えば先頭アドレスから順次書き込ま
れることになるが、ロジック波形データに対してアナロ
グ波形データが時間的に遅れている場合には、ロジック
波形データは第２記憶領域の例えば先頭アドレスから順
次書き込まれるが、アナログ波形データは第１記憶領域
において、その遅れた分先頭アドレスから数えて例えば
第ｎ番目のアドレスから順次書き込まれることになる。
ない場合には、その各波形データはともに第１記憶領域
と第２記憶領域の例えば先頭アドレスから順次書き込ま
れることになるが、ロジック波形データに対してアナロ
グ波形データが時間的に遅れている場合には、ロジック
波形データは第２記憶領域の例えば先頭アドレスから順
次書き込まれるが、アナログ波形データは第１記憶領域
において、その遅れた分先頭アドレスから数えて例えば
第ｎ番目のアドレスから順次書き込まれることになる。
【００１１】この書き込みアドレスの差が、測定レンジ
により設定される各サンプリング速度について測定さ
れ、予め補正データとして例えばＣＰＵに保持される。
そして、以後の波形測定時において、波形表示のため記
憶部から各波形データを読み出す際、上記の補正データ
に基づいて例えばアナログ波形データ側の読み出しアド
レスを変更することにより、両波形データの時間的なず
れが補正される。
により設定される各サンプリング速度について測定さ
れ、予め補正データとして例えばＣＰＵに保持される。
そして、以後の波形測定時において、波形表示のため記
憶部から各波形データを読み出す際、上記の補正データ
に基づいて例えばアナログ波形データ側の読み出しアド
レスを変更することにより、両波形データの時間的なず
れが補正される。
【００１２】
【実施例】以下、本発明の実施例について説明する。図
１には本発明に適用される波形測定表示装置のブロック
線図が示されているが、先に説明した図５の従来装置と
異なる点は、記憶部３とＣＰＵ（波形表示手段）４との
間にタイミング補正手段６が新たに接続されている点で
あり、他の構成要素については同一であるため、その説
明は省略する。
１には本発明に適用される波形測定表示装置のブロック
線図が示されているが、先に説明した図５の従来装置と
異なる点は、記憶部３とＣＰＵ（波形表示手段）４との
間にタイミング補正手段６が新たに接続されている点で
あり、他の構成要素については同一であるため、その説
明は省略する。
【００１３】まず、補正データを得るため、アナログ入
力端子１とロジック入力端子２に、同一の信号、例えば
図２（ａ）に示されているような矩形波信号を入力し、
それぞれの信号経路を通して記憶部３に書き込む。この
場合、同記憶部３には図３に示されているように、アナ
ログ波形データ用の第１記憶領域３ａと、ロジック波形
データ用の第２記憶領域３ｂとが用意されている。
力端子１とロジック入力端子２に、同一の信号、例えば
図２（ａ）に示されているような矩形波信号を入力し、
それぞれの信号経路を通して記憶部３に書き込む。この
場合、同記憶部３には図３に示されているように、アナ
ログ波形データ用の第１記憶領域３ａと、ロジック波形
データ用の第２記憶領域３ｂとが用意されている。
【００１４】アナログ入力系にはＡ／Ｄ変換器１ｂがあ
るため、サンプリング速度を速めると、このアナログ入
力系から得られる波形（図２（ｂ）参照）は、ロジック
入力系を通された波形（図２（ｃ）参照）よりも時間的
に遅れて記憶部３に現れることになる。
るため、サンプリング速度を速めると、このアナログ入
力系から得られる波形（図２（ｂ）参照）は、ロジック
入力系を通された波形（図２（ｃ）参照）よりも時間的
に遅れて記憶部３に現れることになる。
【００１５】したがって、ロジック入力波形データＤ
０，Ｄ１，Ｄ２…が第２記憶領域３ｂの例えば先頭アド
レスから順次書き込まれるのに対し、アナログ入力波形
データＡ０，Ａ１，Ａ２…は第１記憶領域３ａの先頭ア
ドレスから数えて例えば第４番目のアドレスから書き込
まれることになる。
０，Ｄ１，Ｄ２…が第２記憶領域３ｂの例えば先頭アド
レスから順次書き込まれるのに対し、アナログ入力波形
データＡ０，Ａ１，Ａ２…は第１記憶領域３ａの先頭ア
ドレスから数えて例えば第４番目のアドレスから書き込
まれることになる。
【００１６】このように、各波形データの時間的なずれ
が書き込み開始アドレスの差として現れるため、ＣＰＵ
４はこれを補正データとして保持する。これを各レンジ
により決められてるサンプリング速度について行ない、
予め各レンジごとに補正データを得ておく。
が書き込み開始アドレスの差として現れるため、ＣＰＵ
４はこれを補正データとして保持する。これを各レンジ
により決められてるサンプリング速度について行ない、
予め各レンジごとに補正データを得ておく。
【００１７】このような前段階を経て、実際の測定操作
に入る。この一連の操作のフローチャートが図４に示さ
れているが、まず、測定レンジを選択する。これによ
り、サンプリング速度が設定され、そして、各端子１，
２からアナログ入力信号とロジック入力信号を取り込
み、それぞれの入力系を介してそれらの各波形データを
記憶部３の各記憶領域３ａ，３ｂに書き込む。
に入る。この一連の操作のフローチャートが図４に示さ
れているが、まず、測定レンジを選択する。これによ
り、サンプリング速度が設定され、そして、各端子１，
２からアナログ入力信号とロジック入力信号を取り込
み、それぞれの入力系を介してそれらの各波形データを
記憶部３の各記憶領域３ａ，３ｂに書き込む。
【００１８】しかる後、この各記憶領域３ａ，３ｂから
波形データが読み出されるとともに、表示画面５が例え
ば上下に２分割され、その一方にアナログ波形が表示さ
れ、他方にロジック波形が表示される。補正が必要な場
合には、オペレータが図示しないキーボードなどの操作
部より、ＣＰＵ４に要補正の指示を出す。
波形データが読み出されるとともに、表示画面５が例え
ば上下に２分割され、その一方にアナログ波形が表示さ
れ、他方にロジック波形が表示される。補正が必要な場
合には、オペレータが図示しないキーボードなどの操作
部より、ＣＰＵ４に要補正の指示を出す。
【００１９】これにより、タイミング補正手段６により
波形データのタイミング補正が行なわれる。すなわち、
各記憶領域３ａ，３ｂから波形データを読み出すにあた
って、図３の例で説明すると、タイミング補正手段６は
ロジック波形用の第２記憶領域３ｂからはその先頭アド
レスから波形データを読み出すが、アナログ波形用の第
１記憶領域３ａからはその第４番目のアドレスから波形
データの読み出しを開始し、この両波形データがＣＰＵ
４から表示画面５に供給される。
波形データのタイミング補正が行なわれる。すなわち、
各記憶領域３ａ，３ｂから波形データを読み出すにあた
って、図３の例で説明すると、タイミング補正手段６は
ロジック波形用の第２記憶領域３ｂからはその先頭アド
レスから波形データを読み出すが、アナログ波形用の第
１記憶領域３ａからはその第４番目のアドレスから波形
データの読み出しを開始し、この両波形データがＣＰＵ
４から表示画面５に供給される。
【００２０】一般的に言えば、あるサンプリング速度の
とき、ロジック波形データとアナログ波形データとで、
その書き込みの先頭アドレス間に例えばｎアドレス分の
ずれ（アナログ波形の方が遅い）があるとすると、この
ｎアドレスを補正データとして、第１記憶領域３ａに対
する読み出しアドレスの補正が行なわれる。
とき、ロジック波形データとアナログ波形データとで、
その書き込みの先頭アドレス間に例えばｎアドレス分の
ずれ（アナログ波形の方が遅い）があるとすると、この
ｎアドレスを補正データとして、第１記憶領域３ａに対
する読み出しアドレスの補正が行なわれる。
【００２１】すなわち、第２記憶領域３ｂに対する読み
出しアドレスｍ（ｍ＝０，１，２…）に対して、第１記
憶領域３ａに対する読み出しアドレスはｍ＋ｎと補正さ
れ、これにより両波形の時間的ずれがなくなる。
出しアドレスｍ（ｍ＝０，１，２…）に対して、第１記
憶領域３ａに対する読み出しアドレスはｍ＋ｎと補正さ
れ、これにより両波形の時間的ずれがなくなる。
【００２２】上記実施例では、各波形データを記憶部３
より読み出して表示する際にそのタイミングを補正する
ようにしているが、場合によっては、各記憶領域３ａ，
３ｂに波形データを書き込む際に、上記の補正データに
基づいて書き込みアドレスの補正を行なうようにしても
よい。
より読み出して表示する際にそのタイミングを補正する
ようにしているが、場合によっては、各記憶領域３ａ，
３ｂに波形データを書き込む際に、上記の補正データに
基づいて書き込みアドレスの補正を行なうようにしても
よい。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
同一の波形信号をアナログ入力部とロジック入力部を介
して記憶部に記憶させ、そのときの各波形データの時間
的なずれを測定レンジにより決められている各サンプリ
ング速度について予め測定してその時間的なずれを補正
データとして保持するようにしたことにより、アナログ
入力波形とロジック入力波形の信号伝達経路の相違に基
づく時間的なずれをサンプリング速度に応じて自動的に
補正することとができる。
同一の波形信号をアナログ入力部とロジック入力部を介
して記憶部に記憶させ、そのときの各波形データの時間
的なずれを測定レンジにより決められている各サンプリ
ング速度について予め測定してその時間的なずれを補正
データとして保持するようにしたことにより、アナログ
入力波形とロジック入力波形の信号伝達経路の相違に基
づく時間的なずれをサンプリング速度に応じて自動的に
補正することとができる。
【図１】本発明に適用される波形記録表示装置を示した
ブロック線図。
ブロック線図。
【図２】補正データを得る方法を説明するための説明
図。
図。
【図３】記憶部に設定される各記憶領域を示した模式
図。
図。
【図４】本発明の操作を説明するためのフローチャー
ト。
ト。
【図５】従来装置のブロック線図。
１ アナログ入力端子 １ｂ Ａ／Ｄ変換器 ２ ロジック入力端子 ３ 記憶部 ４ 波形表示手段 ５ 表示画面 ６ タイミング補正手段
フロントページの続き (56)参考文献 特開 昭59−157570（ＪＰ，Ａ) 特開 平４−143666（ＪＰ，Ａ) 特開 昭61−93963（ＪＰ，Ａ) 特開 平１−242969（ＪＰ，Ａ) 特開 平５−256876（ＪＰ，Ａ) 実開 昭57−84468（ＪＰ，Ｕ) 実開 昭60−150416（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 13/00 - 13/42 G08C 13/00
Claims (4)
- 【請求項１】 アナログ信号をＡ／Ｄ変換器を介してデ
ィジタル信号に変換して取り込むアナログ入力部と、ロ
ジック信号をコンパレータを介して取り込むロジック入
力部と、上記アナログ入力部および上記ロジック入力部
からの各波形データをそれぞれ所定の記憶領域に記憶す
る記憶部と、同記憶部から上記各波形データを読み出し
て同一の表示画面上に対比的に表示させる波形表示手段
とを備えてなる波形記録表示装置において、同一の波形
信号を上記アナログ入力部と上記ロジック入力部を介し
て上記記憶部に記憶させ、そのときの各波形データの時
間的なずれを測定レンジにより決められている各サンプ
リング速度について予め測定してその時間的なずれを補
正データとして保持しておき、以後は同補正データに基
づいて上記各波形データの時間的なずれを補正するよう
にしたことを特徴とする波形記録表示装置のデータタイ
ミング補正方法。 - 【請求項２】 上記記憶部から上記各波形データを読み
出して上記表示画面に表示する際に、上記補正データに
よりその時間的なずれを補正するようにしたことを特徴
とする請求項１に記載の波形記録表示装置のデータタイ
ミング補正方法。 - 【請求項３】 上記アナログ入力部および上記ロジック
入力部からの各波形データを上記記憶部に記憶させる際
に、上記補正データによりその時間的なずれを補正する
ようにしたことを特徴とする請求項１に記載の波形記録
表示装置のデータタイミング補正方法。 - 【請求項４】 上記補正データによる上記各波形データ
の時間的ずれ補正は、上記記憶部に対する読出しアドレ
スもしくは書込みアドレスを変更することにより行なわ
れることを特徴とする請求項１に記載の波形記録表示装
置のデータタイミング補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224894A JP3357457B2 (ja) | 1994-04-27 | 1994-04-27 | 波形記録表示装置のデータタイミング補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224894A JP3357457B2 (ja) | 1994-04-27 | 1994-04-27 | 波形記録表示装置のデータタイミング補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07294558A JPH07294558A (ja) | 1995-11-10 |
| JP3357457B2 true JP3357457B2 (ja) | 2002-12-16 |
Family
ID=14581959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11224894A Expired - Fee Related JP3357457B2 (ja) | 1994-04-27 | 1994-04-27 | 波形記録表示装置のデータタイミング補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357457B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4247517B2 (ja) | 2002-11-15 | 2009-04-02 | 富士通テン株式会社 | 波形編集用プログラム、波形編集装置、及び波形編集方法 |
| JP5091287B2 (ja) | 2010-08-06 | 2012-12-05 | ファナック株式会社 | 加工点にエネルギー又は物質を供給する加工機における加工情報取得装置 |
-
1994
- 1994-04-27 JP JP11224894A patent/JP3357457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07294558A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875173A (en) | Image enlarging method and device | |
| US4068310A (en) | Display enhancement technique for video moving trace display | |
| JPH0728695A (ja) | メモリコントローラ | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JP3357457B2 (ja) | 波形記録表示装置のデータタイミング補正方法 | |
| JP2537181B2 (ja) | 映像信号補正装置 | |
| US7219025B2 (en) | Waveform measuring instrument using interpolated data | |
| US6801252B1 (en) | Electronic zooming circuit | |
| JPH06308054A (ja) | 欠陥画像再生装置 | |
| JP3279010B2 (ja) | 表示データ補間装置 | |
| JPS5876997A (ja) | 信号測定装置 | |
| JP4078965B2 (ja) | 波形測定器 | |
| US5796754A (en) | Apparatus for testing digital signal processor in optical disk player | |
| JPS6255758B2 (ja) | ||
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| US4031505A (en) | Seismic system with signal-to-noise determination | |
| JP3057275B2 (ja) | 波形表示装置 | |
| EP0582341B1 (en) | Information reading arrangement | |
| JPH07128372A (ja) | 信号測定方法 | |
| JPH035958Y2 (ja) | ||
| KR930001640B1 (ko) | 비데오신호의 재생/기록방법 및 장치 | |
| JPH06111561A (ja) | 半導体メモリ装置 | |
| KR950001559B1 (ko) | 영상신호의 시간축 오차 보정장치 | |
| JP3715784B2 (ja) | 画像処理装置、画像表示装置及びコンピュータ読み取り可能な記憶媒体 | |
| SU1697074A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020828 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |