JP3347064B2 - Image signal processing device - Google Patents
Image signal processing deviceInfo
- Publication number
- JP3347064B2 JP3347064B2 JP17989398A JP17989398A JP3347064B2 JP 3347064 B2 JP3347064 B2 JP 3347064B2 JP 17989398 A JP17989398 A JP 17989398A JP 17989398 A JP17989398 A JP 17989398A JP 3347064 B2 JP3347064 B2 JP 3347064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- output
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶プロジェクタ
において異なる入出力フレームレートを持つとき、出力
画面内での追い越しの防止に好適な画像信号処理装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing apparatus suitable for preventing overtaking in an output screen when a liquid crystal projector has different input / output frame rates.
【０００２】[0002]
【従来の技術】入力フレームレートと出力フレームレー
トを変換するためのフレームメモリ周辺のブロック図
が、図４にしめしてある。2. Description of the Related Art FIG. 4 is a block diagram around a frame memory for converting an input frame rate and an output frame rate.
【０００３】データの流れを説明すると、図４に示すよ
うにＡ／Ｄコンバータ１より出た画像データは入力バッ
ファ２に一旦保存され、アドレス制御ブロック５から出
る書き込みアドレス６により、１画面分の容量を持つフ
レームメモリ３に書き込まれる。The data flow will be described. As shown in FIG. 4, image data output from an A / D converter 1 is temporarily stored in an input buffer 2 and is written by an address control block 5 to write data 6 for one screen. The data is written to the frame memory 3 having a capacity.
【０００４】この際、データは入力フレームレートによ
るタイミングでフレームメモリ３に書き込まれていく。At this time, data is written into the frame memory 3 at a timing according to the input frame rate.
【０００５】一方、出力データは、アドレス制御ブロッ
ク５から出る読み出しアドレス７により、フレームメモ
リ３から読み出される。On the other hand, output data is read from the frame memory 3 by a read address 7 output from the address control block 5.
【０００６】この際、データは出力フレームレートによ
るタイミングでフレームメモリ３から読み出されてい
く。At this time, data is read from the frame memory 3 at a timing according to the output frame rate.
【０００７】入力フレームレートより出力フレームレー
トが大きい時、図５に示すように書き込みアドレスが示
すＭフレームＮラインの入力データを書き込んだ後、出
力データが読み出しアドレスが指すＭフレームＮライン
の出力データを読み出し、そして本来なら、Ｍフレーム
Ｎ＋１ラインの出力データを読み出すはずが、入力デー
タが書き込まれていないため、Ｍ−１フレームＮ＋１ラ
インの出力データを読み出してしまい、画面内で出力デ
ータ追い越しが生じる。When the output frame rate is higher than the input frame rate, as shown in FIG. 5, after the input data of the M frame N line indicated by the write address is written, the output data becomes the output data of the M frame N line indicated by the read address. , And the output data of line M + 1 of the frame should be read out. However, since the input data is not written, the output data of line N + 1 of the frame M-1 is read out, and the output data is overtaken in the screen. .
【０００８】出力フレームレートより入力フレームレー
トが大きい時、図６に示すように読み出しアドレスが指
すＭフレームＮラインの出力データを読み出した後、入
力データが書き込みアドレスが指すＭ＋１フレームＮラ
イン、そしてＭ＋１フレームＮ＋１ラインの入力データ
を書き込み、次に出力データを読み出そうとする際、本
来、ＭフレームＮ＋１ラインの出力データを読み出すは
ずが、Ｍ＋１フレームＮ＋１ラインデータを読み出して
しまい、画面内で入力データ追い越しが生じる。When the input frame rate is higher than the output frame rate, as shown in FIG. 6, after reading the output data of the M frame N lines indicated by the read address, the input data is changed to the M + 1 frame N lines indicated by the write address, and M + 1 When writing the input data of the frame N + 1 line and then reading the output data, the output data of the M frame N + 1 line should be read, but the M + 1 frame N + 1 line data is read, and the input data Overtaking occurs.
【０００９】[0009]
【発明が解決しようとする課題】以上のように、従来技
術では、入出力で異なるフレームレートを持つシステム
の時、画面内で追い越しが生じ、非常に見苦しい画面と
なる。As described above, in the prior art, in a system having different frame rates for input and output, overtaking occurs in the screen, resulting in a very unsightly screen.
【００１０】本発明は、入出力で異なるフレームレート
を持つシステムの時でも、出力画面が見苦しくならぬよ
うにすることを、その目的とするものである。An object of the present invention is to prevent an output screen from becoming unsightly even in a system having different frame rates for input and output.
【００１１】[0011]
【課題を解決するための手段】第１の本発明では、２画
面分のデータ容量を有し、且つ２つの第１及び第２のメ
モリ領域を有するフレームメモリと、入力フレームデー
タは、先に前記第１のメモリ領域に書き込み、後に前記
第２のメモリ領域に書き込み、出力データは、先に前記
第１のメモリ領域から読み出し、後に前記第２のメモリ
領域から読み出し、出力フレームレートより入力フレー
ムレートが大きい時、前記第１のメモリ領域に記憶され
た現フレームデータの或るラインデータを読み出した
後、次に前記第１のメモリ領域に次々フレームデータを
書き込み始める際、前記第１のメモリ領域内で入力デー
タが出力データを追い越すかどうかを判断して、追い越
すと判断した場合、以降の次々フレームデータの書き込
みを中止し、次々々フレームデータより再び前記第１の
メモリ領域に書き込みを開始するように制御するアドレ
ス制御部とを備えている。According to a first aspect of the present invention, a frame memory having a data capacity of two screens and having two first and second memory areas, and input frame data are firstly stored. the write to the first memory area, the writing to the second memory area after the output data is read from the first memory area before, after reading from the second memory area, input from the output frame rate frame When the frame rate is high, certain line data of the current frame data stored in the first memory area is read out.
After that , frame data is successively stored in the first memory area.
When writing is started , input data is stored in the first memory area .
Determine whether the data overtakes the output data and
If it is determined that the next frame data will be written
Only the first frame data,
An address control unit for controlling to start writing to the memory area .
【００１２】[0012]
【００１３】[0013]
【発明の実施の形態】図１において、フレームメモリ９
は２画面分のデータの容量を持っている。図２に示すよ
うに、その中のメモリ領域をＡ、Ｂと半分に分けそれぞ
れ１画面分のデータを保持できるものとする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG.
Has a data capacity of two screens. As shown in FIG. 2, it is assumed that the memory area therein is divided into A and B halves, each of which can hold data for one screen.
【００１４】入力フレームデータはメモリ領域Ａ、Ｂの
順番に書き込むように、アドレス制御部８でアドレスを
制御する。また出力データもメモリ領域Ａ、Ｂのデータ
を順番に読み出すよう、アドレス制御部でアドレスを制
御する。The address control unit 8 controls the address so that the input frame data is written in the order of the memory areas A and B. The address control unit controls the address so that the output data is read from the memory areas A and B in order.
【００１５】入力フレームレートより出力フレームレー
トが大きい時、図１に示すように出力データがＢ領域の
Ｍ−１フレームデータを読み出し終わり、次にＡ領域の
Ｍフレームデータを読み込む時に、Ａ領域書き込み中の
入力データ書き込みアドレスの値を考慮して、Ａ領域内
で入力Ｍフレームデータを追い越すとアドレス制御部８
で判断したら、出力データは再度Ｂ領域のＭ−１フレー
ムデータを読み出す。When the output frame rate is higher than the input frame rate, as shown in FIG. 1, the output data finishes reading the M-1 frame data in the B area, and then, when reading the M frame data in the A area, the output data is written in the A area. Considering the value of the input data write address in the area, if the input M frame data is overtaken in the area A, the address
If the judgment is made in step (1), M-1 frame data in the B area is read again as output data.
【００１６】この制御により、入力フレームレートより
出力フレームレートが大きい時に生じる画面内での出力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。With this control, it is possible to prevent the output data from overtaking in the screen when the output frame rate is higher than the input frame rate, so that the output screen does not become unsightly.
【００１７】出力フレームレートより入力フレームレー
トが大きい時、図３で示すように出力データがＡ領域の
ＭフレームＮラインデータを読み出した後、入力データ
はＡ領域にＭ＋２フレームデータを書き込み始める際
（Ｂ領域には既にＭ＋１フレームデータを書き込み済
み）、アドレス制御部８はＡ領域内で入力データが出力
データを追い越すかどうか判断して、追い越すと判断し
た場合、以降のＭ＋２フレームデータの書き込みを中止
する。When the input frame rate is higher than the output frame rate, as shown in FIG. 3, after the output data reads M frame N line data in the A area, the input data starts writing M + 2 frame data in the A area ( The M + 1 frame data has already been written in the B area), and the address control unit 8 determines whether the input data overtakes the output data in the A area, and if it determines that it overtakes, stops writing the subsequent M + 2 frame data. I do.
【００１８】そしてＭ＋３フレームデータより再びＡ領
域に書き込みを開始する。Then, writing to the area A is started again from the M + 3 frame data.
【００１９】この制御により、出力フレームレートより
入力フレームレートが大きい時に生じる画面内での入力
データ追い越しを防ぐことができるので、出力画面が見
苦しくなることがなくなる。With this control, it is possible to prevent the overtaking of input data in the screen, which occurs when the input frame rate is higher than the output frame rate, so that the output screen does not become unsightly.
【００２０】[0020]
【発明の効果】本発明では、複数画面の容量を持つフレ
ームメモリで、フレームメモリ内の異なる領域に順番に
入力フレームデータを書き込んでいくと、出力フレーム
レートが入力フレームレートより大きい時、フレームの
１番最初のデータを読み出す時に、同一フレームメモリ
領域で出力データ読み出しが入力データ書き込みを追い
越すと判断したら、もう一度、今読み出したフレームデ
ータを読み出し、画面内で追い越しが起こらないように
する。According to the present invention, in a frame memory having a capacity of a plurality of screens, when input frame data is sequentially written in different areas in the frame memory, when the output frame rate is higher than the input frame rate, the frame rate of the frame is increased. When the first data is read, if it is determined that the output data reading will overtake the input data writing in the same frame memory area, the frame data that has just been read is read again to prevent the overtaking in the screen.
【００２１】入力フレームレートが出力フレームレート
より大きい時、同一フレームメモリ領域で入力フレーム
データが出力フレームデータを追い越すと判断したら、
書き込みを中止し再び同一フレームメモリ領域に次フレ
ームデータより書き込みを開始して、画面内で追い越し
が起こらないようにする。When it is determined that the input frame data exceeds the output frame data in the same frame memory area when the input frame rate is higher than the output frame rate,
Writing is stopped, and writing is started again from the next frame data in the same frame memory area so that no overtaking occurs in the screen.
【００２２】これにより、フレームメモリ内に複数フレ
ーム分のバッファを持ち、入出力データの追い越し判定
アドレス制御により、画面内での追い越しを防止するこ
とが出来る。Thus, a buffer for a plurality of frames is provided in the frame memory, and overtaking in the screen can be prevented by the overtaking determination address control of the input / output data.
【図１】本発明のブロック図である。FIG. 1 is a block diagram of the present invention.
【図２】本発明の出力データ追い越し時のフレームメモ
リを示す図である。FIG. 2 is a diagram showing a frame memory when passing output data according to the present invention.
【図３】本発明の入力データ追い越し時のフレームメモ
リを示す図である。FIG. 3 is a diagram showing a frame memory when passing input data according to the present invention.
【図４】従来技術のブロック図を示す。FIG. 4 shows a block diagram of the prior art.
【図５】従来技術の出力データ追い越し時のフレームメ
モリを示す図である。FIG. 5 is a diagram showing a frame memory at the time of overtaking output data according to the related art.
【図６】従来技術の入力データ追い越し時のフレームメ
モリを示す図である。FIG. 6 is a diagram showing a frame memory when passing input data according to the related art.
１ Ａ／Ｄコンバータ ２ 入力バッファ ３ フレームメモリ ４ 出力バッファ ５ アドレス制御部 ６ 書き込みアドレス ７ 読み出しアドレス 1 A / D converter 2 Input buffer 3 Frame memory 4 Output buffer 5 Address control unit 6 Write address 7 Read address
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 5/12 Ｈ０４Ｎ 5/073 Ｂ 5/391 Ｇ０９Ｇ 5/00 ５２０Ｖ Ｈ０４Ｎ 5/073 (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 H04N 5/073 G09G 3/20,3/36,5/00 G09G 5/12,5/391 Continuation of the front page (51) Int.Cl. 7 identification code FI G09G 5/12 H04N 5/073 B 5/391 G09G 5/00 520V H04N 5/073 (58) Fields investigated (Int.Cl. 7 , DB Name) H04N 5/14 H04N 5/073 G09G 3 / 20,3 / 36,5 / 00 G09G 5 / 12,5 / 391
Claims (1)
の第１及び第２のメモリ領域を有するフレームメモリ
と、 入力フレームデータは、先に前記第１のメモリ領域に書
き込み、後に前記第２のメモリ領域に書き込み、出力デ
ータは、先に前記第１のメモリ領域から読み出し、後に
前記第２のメモリ領域から読み出し、出力フレームレー
トより入力フレームレートが大きい時、前記第１のメモ
リ領域に記憶された現フレームデータの或るラインデー
タを読み出した後、次に前記第１のメモリ領域に次々フ
レームデータを書き込み始める際、前記第１のメモリ領
域内で入力データが出力データを追い越すかどうかを判
断して、追い越すと判断した場合、以降の次々フレーム
データの書き込みを中止し、次々々フレームデータより
再び前記第１のメモリ領域に書き込みを開始するように
制御するアドレス制御部とを備えてなる画像信号処理装
置。1. A frame memory having a data capacity of two screens and having two first and second memory areas, and input frame data are first written into the first memory area, Writing to a second memory area, output data is first read from the first memory area, later read from the second memory area, and when the input frame rate is higher than the output frame rate, the first memory area Line data of the current frame data stored in
After reading the data, the next time begins after another write off <br/> frame data in the first memory area, said first memory territory
To determine whether input data will overtake output data
And cross-sectional, if it is determined that the overtake, after successive frames
Stop writing data, and start reading frame data one after another.
An image signal processing apparatus comprising: an address control unit that controls so as to start writing to the first memory area again .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989398A JP3347064B2 (en) | 1998-06-26 | 1998-06-26 | Image signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989398A JP3347064B2 (en) | 1998-06-26 | 1998-06-26 | Image signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000013639A JP2000013639A (en) | 2000-01-14 |
| JP3347064B2 true JP3347064B2 (en) | 2002-11-20 |
Family
ID=16073754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17989398A Expired - Fee Related JP3347064B2 (en) | 1998-06-26 | 1998-06-26 | Image signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3347064B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268566A (en) | 2000-03-16 | 2001-09-28 | Nec Corp | Image processor, its method and computer readable recording medium |
| US6545688B1 (en) * | 2000-06-12 | 2003-04-08 | Genesis Microchip (Delaware) Inc. | Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received |
| JP3912207B2 (en) | 2001-11-12 | 2007-05-09 | セイコーエプソン株式会社 | Image display method, image display apparatus, and electronic apparatus |
| US8928562B2 (en) * | 2003-11-25 | 2015-01-06 | E Ink Corporation | Electro-optic displays, and methods for driving same |
| KR101313330B1 (en) | 2007-02-28 | 2013-09-27 | 삼성전자주식회사 | Image display system capable of protecting image tearing effect and image display method thereof |
| JP2010016619A (en) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | Image processing integrated circuit, and image processing apparatus and method |
| CN110460784B (en) * | 2019-08-19 | 2022-02-25 | 京东方科技集团股份有限公司 | Display channel switching method and module, display driving device and display equipment |
-
1998
- 1998-06-26 JP JP17989398A patent/JP3347064B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000013639A (en) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025863B2 (en) | Apparatus and method for synchronizing digital video signal | |
| JP3347064B2 (en) | Image signal processing device | |
| KR930014041A (en) | Selective playback | |
| JPH07154734A (en) | Electronic still camera | |
| JPH0690423A (en) | Electronic still camera and picture record managing method | |
| JP2820048B2 (en) | Image processing system, storage device and access method therefor | |
| JP3012988B2 (en) | Image memory controller | |
| JP3094346B2 (en) | Image memory device | |
| JP3877054B2 (en) | Image reduction scaling device | |
| JPS6085681A (en) | Picture information processing system | |
| JP3031074B2 (en) | Image processing device | |
| JPS6294042A (en) | Communication control equipment | |
| JPS61175860A (en) | Picture mask processing device | |
| JPH06180619A (en) | System reset method | |
| JPH01199257A (en) | Data transfer controller | |
| JPH0567983B2 (en) | ||
| JPH09265370A (en) | Information display method | |
| JPS59119456A (en) | Access system of segmented memory | |
| JP2001167046A (en) | Image processor | |
| JP2000132498A (en) | Dma transfer controller | |
| JPH04130945A (en) | Information processor | |
| JPH0675905A (en) | Bus conversion system | |
| JPH11146196A (en) | Device and method for processing image data | |
| JPH0830502A (en) | Circuit for continuous writing in flash memory | |
| JPH04160661A (en) | Data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |