JP3342220B2 - 超低周波電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高電圧機器の電気試験
等に使用される超低周波電源装置に関する。

【０００２】

【従来の技術】高電圧機器や電力ケーブル等の交流絶縁
試験において、交流電源を機器やケーブルに接続する
と、その静電容量が大きいと、その交流電流が大きく電
源の容量が非常に大きくなる。このため電力ケーブルの
ような静電容量が特に大きな場合は交流試験の代わりに
直流試験を行っていた。しかし、本来の交流試験をする
ための１手段として、その周波数を０．１Ｈｚ程度に
し、試験電源の容量を小さくする方法がいろいろ考えら
れた。このような装置は、例えば商用電源を超低周波に
同期して駆動されるスライダックを用いて振幅変調し、
その出力を昇圧した後、包絡線を得るような回路によっ
て構成される（特開平３−１７８５６１号公報、特開昭
６２−１１１７８５号公報）。また、この他に直流高圧
電源からインバータ方式で所望の周波数の交流を得る構
成のものも紹介されている（特開昭６３−２０２２７７
号公報、特開昭６３−６５３８３号公報）。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
な従来の超低周波電源装置には次のような解決すべき課
題があった。超低周波でスライダックを駆動し商用電源
を振幅変調する構成の装置では、スライダックを機械的
に駆動しながら所望の波形の出力電圧を得る。従って、
機械的なメカニズムが必要となり、比較的大型化する
他、出力信号波形の歪等が問題となる。また、一度その
出力電圧を最大まで昇圧し、次に電圧を降下させるに
は、被試験物の静電容量に充電した電荷を放電しなくて
はならず、降下時に放電抵抗を挿入するか、常時放電抵
抗を出力端に接続しておかなくてはならず、その分だけ
電源の容量が大きくなる欠点があった。

【０００４】一方、インバータはモータ制御等で広く確
立した技術が使用され、理想に近い波形の出力を得るこ
とができるが、電力機器の電気試験等のように極めて高
い電圧を出力するためには、耐圧の大きなスイッチ素子
をいくつも使用し、コストが高くなる他、高調波の処理
も大がかりになるといった解決すべき課題があった。

【０００５】本発明は以上の点に着目してなされたもの
で、波形の整った回路コストの比較的安価な超低周波電
源装置を提供することを目的とするものである。

【０００６】

【課題を解決するための手段】本発明は、商用周波電圧
を高圧の超低周波電圧として出力する超低周波電源装置
において、超低周波の基準電圧波形を生成する基準波発
生器と、商用周波電圧を超低周波の基準電圧波形を包絡
線として振幅変調するスイッチング電圧制御回路と、該
スイッチング電圧制御回路の出力電圧を昇圧する変圧器
と、該変圧器の出力電圧を超低周波の基準電圧の極性に
同期して整流する波形整形回路と、該波形整形回路の出
力電圧を正弦波化するフィルター回路と、波形整形回路
の動作を制御する同期制御回路とを備え、波形整形回路
は、変圧器の出力側でアノードを向け合って互いに直列
接続された一対の整流素子と、カソードを向け合って互
いに直列接続された一対の整流素子とを、その両端を繋
いで互いに並列接続し、かつ、２組の整流素子のそれぞ
れの中間接続点間を連結するように、アノードを向け合
った接続点にはカソードを接続し、カソードを向け合っ
た接続点にはアノードを接続した半導体スイッチング素
子を挿入して構成され、同期制御回路は、基準電圧の正
極方向へ立ち上がる１／４サイクルで変調交流電圧が正
極に立ち上がる毎に変圧器の出力電流を被試験物に出力
すべく半導体スイッチング素子にトリガを出力し、基準
電圧の次の１／４サイクルで変調交流電圧が負極に立ち
上がる毎に被試験物からの放電電流を変圧器へ回生すべ
く半導体スイッチング素子にトリガを出力し、基準電圧
の更に１／４サイクルで変調交流電圧が負極に立ち上が
る毎に被試験物に逆極性の電流を出力すべく半導体スイ
ッチング素子にトリガを出力し、基準電圧の残りの１／
４サイクルで変調交流電圧が正極に立ち上がる毎に被試
験物からの逆極性の放電電流を変圧器へ回生すべく半導
体スイッチング素子にトリガを出力することを特徴とす
るものである。

【０００７】

【０００８】更に他の発明は、商用周波電圧を高圧の超
低周波電圧として出力する超低周波電源装置において、
超低周波の基準電圧波形を生成する基準波発生器と、商
用周波電圧を超低周波の基準電圧波形を包絡線として振
幅変調するスイッチング電圧制御回路と、出力された高
圧の超低周波電圧を分圧して得た分圧電圧と基準電圧発
生器の出力電圧とを前記スイッチング電圧制御回路に帰
還する帰還回路と、スイッチング電圧制御回路に設けら
れ、分圧電圧と基準電圧発生器の出力電圧との差が零と
なるように該スイッチング電圧制御回路の出力電圧を制
御する制御部と、スイッチング電圧制御回路の出力電圧
を昇圧する変圧器と、該変圧器の出力電圧を超低周波の
基準電圧の極性に同期して整流する波形整形回路と、該
波形整形回路の出力電圧を正弦波化するフィルター回路
と、波形整形回路の動作を制御する同期制御回路とを備
え、波形整形回路は、変圧器の出力側でアノードを向け
合って互いに直列接続された一対の整流素子と、カソー
ドを向け合って互いに直列接続された一対の整流素子と
を、その両端を繋いで互いに並列接続し、かつ、２組の
整流素子のそれぞれの中間接続点間を連結するように、
アノードを向け合った接続点にはカソードを接続し、カ
ソードを向け合った接続点にはアノードを接続した半導
体スイッチング素子を挿入して構成され、同期制御回路
は、基準電圧の正極方向へ立ち上がる１／４サイクルで
変調交流電圧が正極に立ち上がる毎に変圧器の出力電流
を被試験物に出力すべく半導体スイッチング素子にトリ
ガを出力し、基準電圧の次の１／４サイクルで変調交流
電圧が負極に立ち上がる毎に被試験物からの放電電流を
変圧器へ回生すべく半導体スイッチング素子にトリガを
出力し、基準電圧の更に１／４サイクルで変調交流電圧
が負極に立ち上がる毎に被試験物に逆極性の電流を出力
すべく半導体スイッチング素子にトリガを出力し、基準
電圧の残りの１／４サイクルで変調交流電圧が正極に立
ち上がる毎に被試験物からの逆極性の放電電流を変圧器
へ回生すべく半導体スイッチング素子にトリガを出力す
ることを特徴とするものである。

【０００９】

【作用】スイッチング電圧制御回路は商用周波電圧を超
低周波の基準電圧波形の包絡線に沿って振幅変調する。
帰還回路が基準電圧と、出力された超低周波電圧の分圧
電圧とをスイッチング電圧制御回路に帰還すると、制御
部がこれら電圧を比較し、その差が零になるようにスイ
ッチング電圧制御回路を制御し、その出力レベルを制御
するので、出力波形が安定化する。

【００１０】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の超低周波電源装置実施例を示
す結線図である。この装置は、交流電源１によって最終
的に装置の出力端子３に超低周波高電圧を出力させるた
めのものである。この装置には交流電源１を受け入れる
スイッチング電圧制御回路４とその出力を昇圧する変圧
器５と、変圧器５の出力側に挿入された波形整形回路
７、フィルター回路１０および帰還回路２０を備え、こ
の他に波形整形回路７を制御するための同期制御回路３
０が設けられている。

【００１１】交流電源１は汎用電源周波数の商用電源で
ある。スイッチング電圧制御回路４の構成は、図２に具
体的に示す。この回路は、入力端子４８Ａ，４８Ｂに交
流電源を接続し、制御端子５０，５１に入力する制御信
号に従って出力端子４９Ａ，４９Ｂに出力する交流電圧
を増減する構成の装置である。即ち、この装置は、４個
のＦＥＴ（電界効果トランジスタ）４１Ａ〜４１Ｄと、
これらのＦＥＴにそれぞれ並列に接続されたバイパス用
のダイオード４２Ａ〜４２Ｄと、ＦＥＴのオンオフタイ
ミングを制御するドライバ４３と、ドライバ４３のオン
オフ周期を制御するデューティ比コントローラ４４を備
えている。なお、出力側には出力の平滑化のために、コ
イル４５，４６とコンデンサ４７とが設けられている。

【００１２】このスイッチング電圧制御回路４は、出力
の前半の２分の１サイクルではＦＥＴ４１Ａがオンし、
ＦＥＴ４１Ａとダイオード４２Ｂによって図の左から右
方向に電流を流す。また、後半の２分の１サイクルでは
ＦＥＴ４１Ｂがオンし、ＦＥＴ４１Ｂとダイオード４２
Ａによって逆方向に電流を流す。これによって、いずれ
の場合にも半波整流回路が形成される。一方、電源電圧
信号の２分の１サイクル（半波分）に着目したとき、ド
ライバ４３は電源電圧信号よりも非常に短い周期でＦＥ
Ｔ４１Ａや４１Ｂをオンオフし入力信号を短いパルス波
形に分割する。これによって、図の上側に示したよう
に、半波中のオン時間、即ちデューティ比に応じた出力
電圧が得られる。従って、例えば各半波ごとに、このデ
ューティ比（パルス幅）を増加させれば、元の正弦波電
圧に近づき、コイル４５，４６やコンデンサ４７による
フィルター回路の出力電圧は大きくなる。また、デュー
ティ比を小さくすればオン時間が短く、フィルター回路
の出力電圧は小さくなる。即ち、このデューティ比によ
り出力端子４９Ａ，４９Ｂ間の出力電圧の制御が可能と
なる。

【００１３】なお、ＦＥＴ４１Ｃ，４１Ｄの動作は、次
のとおりである。ＦＥＴ４１Ａ，４１Ｂとダイオード４
２Ａ，４２Ｂにより構成される半波整流回路はコンデン
サ４７を半サイクルごとに充電する。デューティ比コン
トローラ４４によるオフ時間には、ドライバ４３がＦＥ
Ｔ４１Ｃ又は４１Ｄを交互にオンさせて、ダイオード４
２Ｃ，４２Ｄを含む放電回路を形成する。こうして、こ
の回路により正負半サイクルごとにコンデンサ４７を放
電させ、順次ＦＥＴ４１Ａ，４２Ｂのパルス分割動作を
容易にする。

【００１４】図３には、このスイッチング電圧制御回路
の出力電圧波形のグラフを示す。上記のスイッチング電
圧制御回路によれば、この図に示すように、前半の２分
の１サイクルでは、半波整流された正極性の正弦波状に
増減する半波列が得られ、後半の２分の１サイクルで
は、半波整流された負極性の正弦波状に増減する半波列
が得られる。その包絡線が超低周波の電圧波形となる。

【００１５】このために、図２に示したドライバ４３
は、交流電源の周波数即ち５０Ｈｚよりも十分高い周波
数、例えば数十ＫＨｚでＦＥＴ４１Ａ〜４１Ｄをオンオ
フ制御する。そのオン時間のトータルがデューティ比を
決め、このデューティ比がデューティ比コントローラ４
４によって制御される。

【００１６】図４には、図２に示したスイッチング電圧
制御回路の制御信号と出力電圧との関係を示す。なお、
この図の４＊は、図２に示す回路のデューティ比コント
ローラ４４を除外した部分の回路で、デューティ比コン
トローラ４４から例えば端子５２を介して図２に示した
ドライバ４３に時間とともに直線的に増加する制御信号
を入力したとすると、この図に見られるような出力が得
られる。即ち、入力端子４８Ａ，４８Ｂに交流電源が接
続されると、その半周期ごとに電圧制御が行われ、出力
電圧が端子５２に入力する制御信号に対応して次第に増
加していく。従って、デューティ比コントローラ４４か
ら出力する制御電圧を増減することによって、図２に示
す回路の出力電圧の包絡線波形や周波数を自由に制御で
きる。本発明では、この波形を理想的な正弦波に近くす
るために、図１に示す帰還回路２０を設け、その出力を
デューティ比コントローラ４４に入力してフィードバッ
ク制御を行っている。

【００１７】再び、図１に戻って、帰還回路の構成を説
明する。帰還回路２０は、装置の出力端子３の部分から
出力信号波形を取り出す分圧抵抗２６と絶縁増幅器２１
と、この信号を全波整流する全波整流器２２とを備えて
いる。また、この他に標準となる超低周波信号を発生す
る基準波発生器２５と、２台の絶縁増幅器２１と、この
出力を全波整流する全波整流器２３を備えている。両絶
縁増幅器２１は、装置の出力端子３や基準電圧発生器２
５と帰還回路２０内部との間の電気的な絶縁を図るため
のもので、帰還制御に必要な電圧に降圧した出力を得
る。基準波発生器２５は、目的とする超低周波の波形を
生成するオッシレータ等から構成される。

【００１８】図５に、帰還回路の主要部結線図を示す。
上記帰還回路２０の全波整流器２２，２３は、この図に
示すようにそれぞれブリッジ状に接続された４個のダイ
オード２２Ａ〜２２Ｄと、２３Ａ〜２３Ｄにより構成さ
れる。全波整流器２２は装置の出力を入力端子２５Ａ，
２５Ｂにより受け入れて全波整流し、直流に変換して出
力する。また、全波整流器２３は基準波を端子２６Ａ，
２６Ｂから受け入れて全波整流し、直流に変換して出力
する。これら全波整流器２２，２３の出力は、先に説明
したスイッチング電圧制御回路のデューティ比コントロ
ーラ４４に入力する。

【００１９】ここで、両者の差が検出され、図に示す補
正信号２８が得られる。この補正信号をパルス幅制御信
号として伝達し、その補正信号が大きい場合即ち基準波
電圧の方が検出電圧より大きい場合はその出力パルス幅
が大きくなるような制御が行われる。即ち、パルス幅制
御回路から成るデューティ比コントローラ４４の働きに
より、そのパルス幅がドライバ４３に伝達され、基準波
と検出電圧が等しくなるようなパルス幅制御がされる。

【００２０】こうして、図３に示すような出力が図１に
示すスイッチング電圧制御回路４から得られると、変圧
器５はこの電圧を機器の試験用として必要な高電圧に昇
圧する。波形整形回路７はこの変圧器５の出力側におい
て、任意のタイミングで電流を断続し、出力信号の波形
整形を行う。これによって、図３の包絡線に相当する超
低周波電圧が装置の出力端子３から取り出される。フィ
ルター回路１０は波形整形回路７の出力するオンオフ波
形を正弦波にするためのものである。

【００２１】また、図１に戻って、波形整形回路７は、
変圧器５の出力側でアノードを向け合って互いに直列接
続された一対の整流素子７Ａ，７Ｂと、カソードを向け
合って互いに直列接続された一対の整流素子７Ｃ，７Ｄ
とを、その両端を繋いで互いに並列接続している。これ
ら２組の整流素子７Ａ〜７Ｄのそれぞれの中間接続点７
１，７２間を連結するように、アノードを向け合った接
続点７１にはカソードを接続し、カソードを向け合った
接続点７２にはアノードを接続した半導体スイッチング
素子８を挿入して構成している。従って、この回路は、
サイリスタ等の半導体スイッチング素子８がオンする
と、ダイオード７Ａ，７Ｄ又はダイオード７Ｂ，７Ｃに
より双方向に電流を流すことができるスイッチング回路
として動作する。

【００２２】図６に、波形整形回路７の動作説明図を示
す。図（ａ）に示すように、半波整流され昇圧された図
の破線に示すような電圧が変圧器５から出力されるが、
この包絡線に沿う出力を得るために、波形整形回路７は
この図に示すように規則的にオンオフを繰り返す。即
ち、時刻ｔ１からｔ２の間、変圧器５の出力する充電電
流は、変圧器１５の出力端子より７Ａ，８，７Ｄ，１
１，１３を通じて流れてコンデンサ１３を充電する。こ
れにより、フィルターコンデンサ１３の端子電圧が図６
に示すように上昇する。そして、時刻ｔ２を過ぎるとこ
の端子電圧が減少を開始し、その放電電流は１１，１
２，２６を経由しようとする。しかし、このときフィル
ター回路のコンデンサ１３及び被試験物の静電容量と分
圧抵抗２６による回路の時定数が極めて大きいため、短
時間では電圧降下は微小である。

【００２３】従って、時刻ｔ２から時刻ｔ３まで、実質
的にその電圧が維持される。半導体スイッチング素子８
は、この時刻ｔ３の直前で交流の２分の１サイクルに合
わせて図の０゜〜９０゜の間オンする。ここで、変圧器
５の出力電圧は更に増加するため、出力もこれに従って
増加し、時刻ｔ４でピークに達し、再びスイッチング素
子８がオフする。ここで、時刻ｔ２以後と同様に、コン
デンサ１３の電圧が出力電圧として維持され、その後、
再び時刻ｔ５以降、次のピークに向かって出力電圧が上
昇する。このようなラインをたどることによって、装置
の出力端子３から超低周波高電圧に該当する包絡線の電
圧信号が出力される。

【００２４】図６（ｂ）に示す後半の２分の１サイクル
は充電電流を変圧器５に回生する制御が行われる。即
ち、ｔ７，ｔ８間では１３，１１，７Ｂ，８，７Ｃ，Ｅ
３に放電電流が流れ、フィルターコンデンサ１３の出力
電圧は降下する。なお、このようなスイッチング素子の
オンオフ制御をするために、図１に示す同期制御回路３
０が設けられる。この同期制御回路３０には、交流電源
１から同期信号を生成する同期回路３１と、帰還回路２
０の基準波発生器２５の出力を受け入れて同期信号選択
のための信号を出力する矩形波生成回路３５が設けられ
る。また、この他に２つのアンドゲート３２，３３と、
オアゲート３４と、絶縁トランス３６が設けられる。

【００２５】図７と図８には、この同期制御回路３０を
含めた図１に示す回路各部の信号波形を示す。各信号に
付した記号は、図１中の該当箇所に記入してある。この
図７と図１を参照しながらその動作を説明する。図７の
信号Ｅ１が例えば５０Ｈｚの交流電源信号である。同期
回路３１は、微分回路等から構成され、この交流電源の
信号Ｅ１の負から正へ極性が切り替わるタイミングでト
リガパルスＰ１を生成する。また、この他に、正から負
に極性が切り替わる部分でタイミングパルスＰ２を生成
する。基準波発生器２５からは図７のＥ２に示す波形の
信号が出力される。矩形波生成回路３５は、この信号を
コンパレータ等を利用して矩形波に変換する。

【００２６】そして、正極性の矩形波Ｐ３とそれと丁度
反対極性の矩形波Ｐ４とを生成する。矩形波Ｐ３とパル
スＰ１とはアンドゲート３２に供給され、両者の論理積
がとられる。また、矩形波Ｐ４とトリガパルスＰ２はア
ンドゲート３３に入力し、両者の論理積がとられる。こ
の結果、図７に示すように、アンドゲート３２からは、
丁度超低周波の０゜〜９０゜までの４分の１サイクルの
間、パルスＰ１がパルスＰ５となって出力する。超低周
波の９０゜〜２７０゜のサイクルでパルスＰ２がパルス
Ｐ６となって出力する。更に、超低周波の２７０゜〜３
６０゜の１／４サイクルでパルスＰ１がパルスＰ５とな
って出力する。図６に示すように、パルスＰ５は交流電
源の０〜９０゜の間、サイリスタをオンさせる。

【００２７】一方、超低周波の立下がり部分の２分の１
サイクル即ち９０゜〜２７０゜の間では、交流電源の１
８０゜〜２７０゜の間、サイリスタ８をオンさせる。従
って、この位相のずれたパルスを得るために、図１に示
すようなアンドゲート３２，３３が設けられる。図７に
示すパルスＰ５及びＰ６は、図１に示す同期制御回路３
０のオアゲート３４を通り、絶縁トランス３６を経てサ
イリスタ８のゲートに送り込まれる。その結果、変圧器
５から出力される図８に示した波形Ｅ３が、波形整形回
路７によって図８に示すＥ４のような波形とされる。そ
して、フィルター回路１０の作用によりＥ５に示すよう
な滑らかな正弦波となって出力される。

【００２８】ところで、負荷として装置の出力端子３に
電力ケーブルが接続されると、電力ケーブルはその出力
電流により充放電を周期的に繰り返す。この放電電流
は、フィルター回路１０、波形整形回路７及び変圧器５
の２次側コイルを通って回生されるため、変圧器５の出
力容量が最小に抑えられる。充放電電流による抵抗損失
を更に抑えるために、フィルター回路の抵抗１１をコイ
ルに置き換えてもよい。

【００２９】即ち、出力電圧の０゜〜９０゜までの１／
４サイクルは正電圧によるフィルター回路のコンデンサ
１３や負荷電力ケーブルの充電期間、次の９０゜〜１８
０゜の１／４サイクルはコンデンサ等から変圧器５側へ
の回生期間、１８０゜〜２７０゜の１／４サイクルは逆
極性の負電圧の充電期間で２７０゜〜３６０゜の１／４
サイクルはその回生期間となる。

【００３０】本発明は以上の実施例に限定されない。上
記波形整形回路７を同様の機能を持つ別の構成のスイッ
チング回路に置き換えても差し支えない。また、波形整
形回路７はそのままにして、スイッチング電圧制御回路
４を、同様の電圧信号を出力する機能を持つ回路に置き
換えても差し支えない。また、波形整形回路の半導体ス
イッチング素子８は、高圧対策として、複数のサイリス
タを直列接続して貫通型ＣＴパルストランス方式で制御
するようにしてもよい。更に、上記入力用の電源周波数
が高周波であればより波形が整いかつ装置の小型化も可
能である。

【００３１】

【発明の効果】以上説明した本発明の超低周波電源装置
は、商用周波電圧を、基準波発生器の超低周波の基準電
圧波形の包絡線に沿って振幅変調して出力するスイッチ
ング電圧制御回路と、出力された超低周波電圧の分圧電
圧と基準波発生器の出力電圧とを振幅の制御部に供給す
る帰還回路とを備えたので、高電圧の超低周波交流電圧
を安定させて出力することが可能である。

【００３２】 また、変調交流電圧を昇圧する変圧器と接
続された波形整形回路の半導体スイッチング素子に、同
期制御回路より所定のタイミングでトリガを出力し、変
圧器から被試験物へ電流を出力し及び被試験物からの放
電電流を変圧器へ回生するようにしたので、放電抵抗を
用いる場合に比べ電力損失が少なく効率がよい。

【００３３】更に、安定化された超低周波電源であるた
め、入力電圧の変動や負荷状態の変動による出力の変動
が極めて小さいという効果もある。

【図面の簡単な説明】

【図１】本発明の超低周波電源装置実施例を示す結線図
である。

【図２】本発明の装置に使用するスイッチング電圧制御
回路の結線図である。

【図３】スイッチング電圧制御回路の出力信号波形説明
図である。

【図４】スイッチング電圧制御回路の動作説明図であ
る。

【図５】帰還回路の主要部結線図である。

【図６】波形整形回路の動作説明図である。

【図７】本発明の装置の各部の信号波形図（その１）で
ある。

【図８】本発明の装置の各部の信号波形図（その２）で
ある。

【符号の説明】

１ 交流電圧 ４ スイッチング電圧制御回路 ５ 変圧器 ７ 波形整形回路 １０ フィルター回路

フロントページの続き (72)発明者 笠原 敏夫 神奈川県川崎市川崎区小田栄２丁目１番 １号 昭和電線電纜株式会社内 (56)参考文献 特開 昭60−256822（ＪＰ，Ａ) 特開 平４−207970（ＪＰ，Ａ) 特開 昭55−77374（ＪＰ，Ａ) 特開 昭54−113844（ＪＰ，Ａ) 特開 昭60−214023（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 5/00 - 5/48 G05F 1/00 - 1/70

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 商用周波電圧を高圧の超低周波電圧とし
   て出力する超低周波電源装置において、 超低周波の基準電圧波形を生成する基準波発生器と、 前記商用周波電圧を前記超低周波の基準電圧波形を包絡
   線として振幅変調するスイッチング電圧制御回路と、 該スイッチング電圧制御回路の出力電圧を昇圧する変圧
   器と、 該変圧器の出力電圧を前記超低周波の基準電圧の極性に
   同期して整流する波形整形回路と、 該波形整形回路の出力電圧を正弦波化するフィルター回
   路と、 前記波形整形回路の動作を制御する同期制御回路とを備
   え、 前記波形整形回路は、 前記変圧器の出力側でアノードを向け合って互いに直列
   接続された一対の整流素子と、カソードを向け合って互
   いに直列接続された一対の整流素子とを、その両端を繋
   いで互いに並列接続し、かつ、前記２組の整流素子のそ
   れぞれの中間接続点間を連結するように、アノードを向
   け合った接続点にはカソードを接続し、カソードを向け
   合った接続点にはアノードを接続した半導体スイッチン
   グ素子を挿入して構成され、 前記同期制御回路は、 前記基準電圧の正極方向へ立ち上がる１／４サイクルで
   前記変調交流電圧が正極に立ち上がる毎に前記変圧器の
   出力電流を被試験物に出力すべく前記半導体スイッチン
   グ素子にトリガを出力し、前記基準電圧の次の１／４サ
   イクルで前記変調交流電圧が負極に立ち上がる毎に前記
   被試験物からの放電電流を前記変圧器へ回生すべく前記
   半導体スイッチング素子にトリガを出力し、前記基準電
   圧の更に１／４サイクルで前記変調交流電圧が負極に立
   ち上がる毎に前記被試験物に逆極性の電流を出力すべく
   前記半導体スイッチング素子にトリガを出力し、前記基
   準電圧の残りの１／４サイクルで前記変調交流電圧が正
   極に立ち上がる毎に前記被試験物からの逆極性の放電電
   流を前記変圧器へ回生すべく前記半導体スイッチング素
   子にトリガを出力することを特徴とする超低周波電源装
   置。
2. 【請求項２】 商用周波電圧を高圧の超低周波電圧とし
   て出力する超低周波電源装置において、 超低周波の基準電圧波形を生成する基準波発生器と、 前記商用周波電圧を前記超低周波の基準電圧波形を包絡
   線として振幅変調するスイッチング電圧制御回路と、 前記出力された高圧の超低周波電圧を分圧して得た分圧
   電圧と前記基準電圧発生器の出力電圧とを前記スイッチ
   ング電圧制御回路に帰還する帰還回路と、 前記スイッチング電圧制御回路に設けられ、前記分圧電
   圧と前記基準電圧発生器の出力電圧との差が零となるよ
   うに該スイッチング電圧制御回路の出力電圧を制御する
   制御部と、 前記スイッチング電圧制御回路の出力電圧を昇圧する変
   圧器と、 該変圧器の出力電圧を前記超低周波の基準電圧の極性に
   同期して整流する波形整形回路と、 該波形整形回路の出力電圧を正弦波化するフィルター回
   路と、 前記波形整形回路の動作を制御する同期制御回路とを備
   え、 前記波形整形回路は、 前記変圧器の出力側でアノードを向け合って互いに直列
   接続された一対の整流素子と、カソードを向け合って互
   いに直列接続された一対の整流素子とを、その両端を繋
   いで互いに並列接続し、かつ、前記２組の整流素子のそ
   れぞれの中間接続点間を連結するように、アノードを向
   け合った接続点にはカソードを接続し、カソードを向け
   合った接続点にはアノードを接続した半導体スイッチン
   グ素子を挿入して構成され、 前記同期制御回路は、 前記基準電圧の正極方向へ立ち上がる１／４サイクルで
   前記変調交流電圧が正極に立ち上がる毎に前記変圧器の
   出力電流を被試験物に出力すべく前記半導体スイッチン
   グ素子にトリガを出力し、前記基準電圧の次の１／４サ
   イクルで前記変調交流電圧が負極に立ち上がる毎に前記
   被試験物からの放電電流を前記変圧器へ回生すべく前記
   半導体スイッチング素子にトリガを出力し、前記基準電
   圧の更に１／４サイクルで前記変調交流電圧が負極に立
   ち上がる毎に前記被試験物に逆極性の電流を出力すべく
   前記半導体スイッチング素子にトリガを出力し、前記基
   準電圧の残りの１／４サイクルで前記変調交流電圧が正
   極に立ち上がる毎に前記被試験物からの逆極性の放電電
   流を前記変圧器へ回生すべく前記半導体スイッチング素
   子にトリガを出力することを特徴とする超低周波電源装
   置。