JP3337601B2 - バンドパスフィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力される交流信
号の中から所定の高周波信号のみを選択的に出力するバ
ンドパスフィルタに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】従来
から、能動素子や受動素子を用いて構成される各種のバ
ンドパスフィルタが知られている。特に、数百ＭＨｚあ
るいはそれ以上の高周波信号を通過させるバンドパスフ
ィルタは、オペアンプを使ったアクティブフィルタやＬ
Ｃ共振フィルタによって実現することは難しく、弾性表
面波（ＳＡＷ）フィルタやマイクロストリップフィルタ
が用いられている。

【０００３】ところで、上述した弾性表面波フィルタや
マイクロストリップフィルタは、いずれも基板上に所定
の形状を有する複数の電極を形成し、この電極の形状や
間隔を調整することにより所望の周波数特性を実現して
いる。したがって、通過中心周波数は電極の形状等によ
り決まっており、周波数を可変するような用途には適し
ていなかった。また、弾性表面波の伝搬等を利用してい
るためこのようなフィルタを集積回路の一部として組み
込んで構成することができなかった。

【０００４】本発明は、このような点に鑑みて創作され
たものであり、その目的は周波数特性を可変することが
でき、しかも集積化が可能であって、所望の高周波信号
のみを通過させることができるバンドパスフィルタを提
供することにある。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のバンドパスフィルタは、交流信号が
入力される第１のインバータ回路と、前記第１のインバ
ータ回路の入出力端子間に並列接続されたインダクタ
と、一方端が前記第１のインバータ回路と前記インダク
タとの接続点に接続され、他方端が接地された可変容量
素子とを備えることを特徴とする。

【０００６】請求項２のバンドパスフィルタは、請求項
１において、前記第１のインバータ回路の入力端子に接
続された入力抵抗と、前記第？期インバータ回路の出力
端子に接続された第２のインバータ回路をさらに備えて
おり、前記入力抵抗を介して前記交流信号が入力される
とともに、前記第２のインバータ回路を介して出力を取
り出すことを特徴とする。

【０００７】請求項３のバンドパスフィルタは、請求項
１または２において、前記第１のインバータ回路の入出
力端子間にキャパシタを並列接続したことを特徴とす
る。

【０００８】請求項４のバンドパスフィルタは、請求項
３において、前記キャパシタを複数個備えており、前記
第１のインバータ回路に並列接続する前記キャパシタを
選択的に切り換えることを特徴とする。

【０００９】請求項５のバンドパスフィルタは、請求項
４において、前記複数のキャパシタのそれぞれに直列接
続された複数のスイッチと、前記スイッチのオンオフ状
態を切り換える制御信号を出力するアナログ−デジタル
変換回路をさらに備えており、所定のアナログ制御信号
を前記アナログ−デジタル変換回路に入力することによ
り前記複数のキャパシタの選択的な切り換えを行うこと
を特徴とする。

【００１０】請求項６のバンドパスフィルタは、請求項
１〜５のいずれかにおいて、前記第１あるいは第２のイ
ンバータ回路の出力に対して、所定の振幅以上の信号を
通過させ、それ以下の信号を遮断する減衰回路をさらに
備えており、通過中心周波数近傍の信号のみを出力する
ことを特徴とする。

【００１１】請求項７のバンドパスフィルタは、請求項
１〜６のいずれかにおいて、構成部品を半導体基板上に
一体形成したことを特徴とする。

【００１２】

【発明の実施の形態】以下、本発明のバンドパスフィル
タを適用した一の実施形態について、図面を参照しなが
ら具体的に説明する。

【００１３】〔第１の実施形態〕図１は、第１の実施形
態のバンドパスフィルタの構成を示す回路図である。同
図に示すバンドパスフィルタ１は、入力抵抗となる抵抗
１０と、縦続接続された２つのインバータ回路１２およ
び１４と、前段のインバータ回路１２に並列接続された
フィードバック・インダクタ１６と、一方端が接地され
他方端がインバータ回路１２の入力端に接続された可変
容量素子１８とを含んで構成されている。

【００１４】インバータ回路１２、１４のそれぞれは、
通常はデジタル信号が入力され、この入力信号の論理を
反転して出力するものであるが、本発明においては前段
のインバータ回路１２は遅延素子として、後段のインバ
ータ回路１４はバッファとして用いており、いずれもア
ナログ素子として動作させている。例えば、ＣＭＯＳイ
ンバータ回路が用いられている。

【００１５】可変容量素子１８は、可変容量ダイオード
あるいはゲート電圧可変によりゲート容量が変更可能な
ＦＥＴにより実現される。可変容量ダイオードを集積回
路の一部として形成する場合には、半導体基板上にｐｎ
接合層を形成してこのｐｎ接合層に逆バイアス電圧を印
加することにより可変容量ダイオードとして動作させる
ことができる。また、ゲート容量可変のＦＥＴを集積回
路の一部として形成する場合には、半導体基板上に例え
ばＭＯＳ−ＦＥＴを形成し、ソース・ドレイン間のチャ
ネルとサブストレートとの間の静電容量をゲート電圧に
応じて変化させることにより実現することができる。ま
た、インダクタ１６は、集積回路の一部として形成する
場合には、半導体基板上に渦巻き形状の導体を形成すれ
ばよい。

【００１６】このような構成を有する本実施形態のバン
ドパスフィルタ１において、抵抗１０を介して交流信号
が入力されると、前段のインバータ回路１２では回路構
成によって決まる所定の時間だけこの交流信号を遅延さ
せるとともに反転した信号を出力する。インバータ回路
１２の出力は、フィードバック・インダクタ１６を介し
てこのインバータ回路１２自身の入力側に帰還されてお
り、インダクタ１６によってインバータ回路１２の出力
をさらに遅延した信号がインバータ回路１２の入力に加
算される。

【００１７】上述したインバータ回路１２およびインダ
クタ１６によって閉ループが形成されており、抵抗１０
を介して入力される信号とインダクタ１６を介して帰還
される信号とが加算され、この加算された結果がインバ
ータ回路１２の出力となっている。そして、抵抗１０を
介して入力される信号とインダクタ１６を介して帰還さ
れる信号の位相が一致したときにインバータ回路１２の
出力振幅が最大となり、それ以外ではインバータ回路１
２の出力振幅が減衰する。後段のインバータ回路１４で
は、この前段のインバータ回路１２の出力をさらに増幅
して出力する。

【００１８】このように、前段のインバータ回路１２か
ら出力される信号には周波数依存性があるため、図１に
示す構成は所定の高周波成分のみを通過させるバンドパ
スフィルタとして動作することができる。また、インダ
クタ１６の一方端に接続された可変容量素子１８の静電
容量を可変することにより、インダクタ１６を介した信
号の遅延時間を変化させることができるため、通過させ
る中心周波数を変えることができる。

【００１９】また、図１に示したバンドパスフィルタ１
は、どの構成部品も半導体基板上に集積回路として一体
形成することができ、その際の周波数特性のばらつきは
可変容量素子１８の静電容量を可変することで調整する
ことができる。

【００２０】図２は、図１に示したバンドパスフィルタ
１の特性図である。横軸は周波数を、縦軸は出力信号の
強度をそれぞれ示している。一例として、抵抗１０が５
ｋΩ、インダクタ１６のインダクタンスが１８ｎＨであ
り、可変容量素子１８の静電容量を３段階変化させた場
合の周波数特性が示されている。

【００２１】特性曲線Ａは、可変容量素子１８の静電容
量を０ｐＦに設定した場合、すなわち可変容量素子１８
を取り除いた場合のシミュレーション結果であり、通過
中心周波数が約２ＧＨｚとなっている。約２ＧＨｚ以上
の高周波領域では急激に出力信号の強度が低下するの
は、インバータ回路１２の動作限界速度以上の信号を通
過させることができないためであると考えられる。

【００２２】同様に、特性曲線Ｂは、可変容量素子１８
の静電容量を１ｐＦに設定した場合のシミュレーション
結果であり、通過中心周波数が約１．４ＧＨｚとなって
いる。特性曲線Ｃは、可変容量素子１８の静電容量を５
ｐＦに設定した場合のシミュレーション結果であり、通
過中心周波数が約１．２ＧＨｚとなっている。

【００２３】このように、図１に示した構成は、所定の
高周波信号のみを通過させるバンドパスフィルタとして
動作しており、しかも可変容量素子１８の静電容量を可
変することにより、その通過中心周波数を変えることが
できる。特に、図１に示した各構成素子は集積化が可能
であり、集積化した際に生じる特性のばらつきは可変容
量素子１８の静電容量を変更することにより調整するこ
とができる。

【００２４】〔第２の実施形態〕図３は、第２の実施形
態のバンドパスフィルタの構成を示す回路図である。同
図に示すバンドパスフィルタ２は、入力抵抗となる抵抗
１０と、直列に接続された２つのインバータ回路１２お
よび１４と、前段のインバータ回路１２に並列接続され
たフィードバック・インダクタ１６と、一方端が接地さ
れ他方端がインバータ回路１２の入力端に接続された可
変容量素子１８と、前段のインバータ回路１２に並列接
続されたミラー・キャパシタ２０とを含んで構成されて
いる。図１に示したバンドパスフィルタ１に対して、前
段のインバータ回路１２に並列にミラー・キャパシタ２
０を追加した点が異なっている。

【００２５】上述したミラー・キャパシタ２０は、ミラ
ー効果によって前段のインバータ回路１２の動作を遅ら
す効果があり、インバータ回路１２による遅延時間がイ
ンバータ回路１２単独の場合に比べると等価的に長くな
る。したがって、ミラー・キャパシタを追加することに
より、バンドパスフィルタ２全体の通過中心周波数を低
周波側に変化させることができる。

【００２６】図４は、図３に示したバンドパスフィルタ
２の特性図である。横軸は周波数を、縦軸は出力信号の
強度をそれぞれ示している。一例として、抵抗１０が５
ｋΩ、インダクタ１６のインダクタンスが１８ｎＨ、可
変容量素子１８の静電容量が１ｐＦであって、ミラー・
キャパシタ２０の有無による周波数特性の違いが示され
ている。

【００２７】特性曲線Ａは、ミラー・キャパシタ２０の
静電容量を０ｐＦに設定した場合、すなわちミラー・キ
ャパシタ２０がない場合のシミュレーション結果であ
り、通過中心周波数が約１．４ＧＨｚとなっている。こ
れに対し、特性曲線Ｂはミラー・キャパシタ２０の静電
容量を１ｐＦに設定した場合のシミュレーション結果で
あり、通過中心周波数が約１ＧＨｚとなっている。

【００２８】このように、小さなミラー・キャパシタ２
０を追加するだけで、通過中心周波数を大きく変えるこ
とができる。

【００２９】図５は、第２の実施形態のバンドパスフィ
ルタの変形例を示す回路図である。同図に示すバンドパ
スフィルタ３は、図３に示したバンドパスフィルタ２に
対して、ミラー・キャパシタ２０を任意に切り換え可能
な複数のミラー・キャパシタに置き換えるとともに、そ
の切り換えをＡ／Ｄコンバータによって行っている点が
異なっている。

【００３０】図５に示すバンドパスフィルタ３は、静電
容量が異なる複数の（例えば４個の）ミラー・キャパシ
タを有しており、各キャパシタの両端にはＭＯＳ−ＦＥ
Ｔによるスイッチが直列接続されている。また、各ＭＯ
Ｓ−ＦＥＴによるスイッチング動作は、Ａ／Ｄコンバー
タ２２によって制御されており、一対となる２個のスイ
ッチがオン状態となって、これら２個のスイッチに挟ま
れた１つのミラー・キャパシタのみがインバータ回路１
２に並列接続されるようになっている。

【００３１】したがって、Ａ／Ｄコンバータ２２に入力
するアナログ電圧を変更することにより、択一的に選択
されるミラー・キャパシタを切り換えることができ、バ
ンドパスフィルタ３の通過中心周波数を変更することが
できる。なお、ミラー・キャパシタを択一的に選択する
のではなく、同時に複数個選択してその組み合わせを切
り換えるようにしてもよい。

【００３２】また、インダクタ１６の一方端に接続され
た可変容量素子１８の静電容量を変えることによっても
通過中心周波数が変わるため、例えばミラー・キャパシ
タの静電容量を切り換えることにより階段状の変更を行
うとともに可変容量素子１８の静電容量を連続的に変え
ることにより、周波数の可変範囲をさらに広げることが
できる。

【００３３】また、図３あるいは図５に示したバンドパ
スフィルタ２、３は、どの構成部品も半導体基板上に一
体形成して集積回路として形成することができ、その際
の周波数特性のばらつきは可変容量素子１８の静電容量
を可変することで調整することができる。

【００３４】なお、図３に示したミラー・キャパシタ２
０も可変容量素子によって構成することも考えられる
が、この可変容量素子を半導体基板上に形成すると、こ
れに付随して発生する浮遊容量が大きいため、ミラー・
キャパシタ２０の静電容量を可変した効果が小さくな
る。そのため、集積回路として形成する場合には、図５
に示したように静電容量が固定の複数のミラー・キャパ
シタを用意し、これを任意に切り換える方がよい。

【００３５】ところで、図２あるいは図４からわかるよ
うに、バンドパスフィルタ１あるいは２の特性曲線は、
通過中心周波数近傍とその周辺の減衰領域とでは約２０
ｄＢ程度の差がある。したがって、この差を２０ｄＢ以
上に設定するには何らかの工夫が必要であり、その１つ
にバンドパスフィルタ１等の出力側に減衰回路を接続す
る方法がある。

【００３６】図６は、上述した減衰回路の一例を示す回
路図である。同図に示す減衰回路５は、入力される信号
に対して所定の増幅を行うバッファ３０と、逆極性とな
るように並列接続された２つのダイオード３２、３４
と、抵抗３６とを含んで構成されている。

【００３７】例えば２つのダイオード３２、３４の順方
向電圧を０．６Ｖとすると、バッファ３０から出力され
る信号振幅の絶対値が０．６Ｖ以下の場合には、この減
衰回路５の出力端には電圧が現れない。反対に、バッフ
ァ３０から出力される信号振幅の絶対値が０．６Ｖ以上
の場合には、バッファ３０の出力電圧の絶対値から０．
６Ｖを差し引いた電圧が減衰回路５の出力端に現れる。

【００３８】このように、減衰回路５は所定の振幅以上
の信号のみを通過させ、所定の振幅以下の信号は遮断す
るため、バッファ３０の利得を調整して図２等に示す通
過中心周波数近傍の振幅が大きな信号のみを通過させる
ことにより、それ以外の周波数領域での減衰量を大きく
設定することができる。

【００３９】図７は、減衰回路の他の例を示す回路図で
ある。同図に示す減衰回路６は、入力される信号に対し
て所定の増幅を行うバッファ３０と、抵抗４４とともに
ソースホロワ回路を構成する２つのＭＯＳ−ＦＥＴ４０
および４２とを含んで構成されている。

【００４０】例えば、一方のＦＥＴ４０をｎチャネル型
で構成するとともにドレインを所定の正電源Ｖddに接続
し、他方のＦＥＴ４２をｐチャネル型で構成するととも
にドレインを所定の負電源−Ｖssに接続する。

【００４１】図８は、図７に示した減衰回路６の特性を
示す図である。同図の横軸は減衰回路の入力電圧Ｖin
を、縦軸は出力電圧Ｖout をそれぞれ示している。入力
電圧Ｖinが所定の正電圧より高くなると、一方のＦＥＴ
４０のソース・ドレイン間に電流が流れるため出力電圧
Ｖout が入力電圧Ｖinに応じて高くなる。反対に、入力
電圧Ｖinが所定の負電圧より低くなると、他方のＦＥＴ
４２のソース・ドレイン間に電流が流れるため出力電圧
Ｖout が入力電圧Ｖinに応じて低くなる。したがって、
減衰回路６は図８に斜線で示す範囲内の振幅を有する電
圧を遮断し、それより大きな振幅を有する信号のみを通
過させる。このような入出力信号間の関係は、図６に示
した減衰回路５と全く同じであるため、バッファ３０の
利得を調整して図２等に示す通過中心周波数近傍の振幅
が大きな信号のみを通過させることにより、それ以外の
周波数領域での減衰量を大きく設定することができる。

【００４２】なお、図７に示した減衰回路６ではソース
ホロワ回路を用いたが、エミッタホロワ回路を用いて減
衰回路を構成してもよい。特に、エミッタホロワ回路の
場合には、入出力電圧の差がｐｎ接合の順方向電圧とな
るため、図６に示した減衰回路５と全く等価な減衰回路
を構成することができる。

【００４３】また、上述した各種のバンドパスフィルタ
１、２、３は、入力抵抗１０を介して信号を入力してい
るが、この入力抵抗１０の抵抗値を変えることにより通
過帯域幅、すなわちバンドパスフィルタのＱを変えるこ
とができる。

【００４４】

【発明の効果】上述したように本発明によれば、所定の
高周波成分のみを通過させることができ、しかも通過さ
せる中心周波数を変えることができる。また、どの構成
部品も半導体基板上に一体形成して集積回路として形成
することができ、その際の周波数特性のばらつきは可変
容量素子の静電容量を可変することで調整することがで
きる。

【図面の簡単な説明】

【図１】第１の実施形態のバンドパスフィルタの構成を
示す回路図である。

【図２】図１に示したバンドパスフィルタの特性図であ
る。

【図３】第２の実施形態のバンドパスフィルタの構成を
示す回路図である。

【図４】図３に示したバンドパスフィルタの特性図であ
る。

【図５】第２の実施形態のバンドパスフィルタの変形例
を示す回路図である。

【図６】減衰回路の一例を示す回路図である。

【図７】減衰回路の他の例を示す回路図である。

【図８】図７に示した減衰回路の特性を示す図である。

【符号の説明】

１ バンドパスフィルタ １０ 抵抗 １２、１４ インバータ回路 １６ インダクタ １８ 可変容量素子

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 交流信号が入力される第１のインバータ
   回路と、 前記第１のインバータ回路の入出力端子間に並列接続さ
   れたインダクタと、 一方端が前記第１のインバータ回路と前記インダクタと
   の接続点に接続され、他方端が接地された可変容量素子
   と、 を備えることを特徴とするバンドパスフィルタ。
2. 【請求項２】 請求項１において、 前記第１のインバータ回路の入力端子に接続された入力
   抵抗と、前記第１のインバータ回路の出力端子に接続さ
   れた第２のインバータ回路をさらに備えており、前記入
   力抵抗を介して前記交流信号が入力されるとともに、前
   記第２のインバータ回路を介して出力を取り出すことを
   特徴とするバンドパスフィルタ。
3. 【請求項３】 請求項１または２において、 前記第１のインバータ回路の入出力端子間にキャパシタ
   を並列接続したことを特徴とするバンドパスフィルタ。
4. 【請求項４】 請求項３において、 前記キャパシタを複数個備えており、前記第１のインバ
   ータ回路に並列接続する前記キャパシタを選択的に切り
   換えることを特徴とするバンドパスフィルタ。
5. 【請求項５】 請求項４において、 前記複数のキャパシタのそれぞれに直列接続された複数
   のスイッチと、前記スイッチのオンオフ状態を切り換え
   る制御信号を出力するアナログ−デジタル変換回路をさ
   らに備えており、所定のアナログ制御信号を前記アナロ
   グ−デジタル変換回路に入力することにより前記複数の
   キャパシタの選択的な切り換えを行うことを特徴とする
   バンドパスフィルタ。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 前記第１あるいは第２のインバータ回路の出力に対し
   て、所定の振幅以上の信号を通過させ、それ以下の信号
   を遮断する減衰回路をさらに備えており、通過中心周波
   数近傍の信号のみを出力することを特徴とするバンドパ
   スフィルタ。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 構成部品を半導体基板上に一体形成したことを特徴とす
   るバンドパスフィルタ。